KR20000014258U - Voltage controlled oscillation circuit - Google Patents

Voltage controlled oscillation circuit Download PDF

Info

Publication number
KR20000014258U
KR20000014258U KR2019980027556U KR19980027556U KR20000014258U KR 20000014258 U KR20000014258 U KR 20000014258U KR 2019980027556 U KR2019980027556 U KR 2019980027556U KR 19980027556 U KR19980027556 U KR 19980027556U KR 20000014258 U KR20000014258 U KR 20000014258U
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
amplifier
resistor
input terminal
Prior art date
Application number
KR2019980027556U
Other languages
Korean (ko)
Inventor
김병철
Original Assignee
김종수
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김종수, 엘지이노텍 주식회사 filed Critical 김종수
Priority to KR2019980027556U priority Critical patent/KR20000014258U/en
Publication of KR20000014258U publication Critical patent/KR20000014258U/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 고안은 입력전압의 크기에 따라 출력주파수가 변화하는 전압제어발진회로에 관한 것으로, 종래의 전압제어발진회로가 입력전압의 극성에 제약이 있음을 해결한 것이다. 이를 위해 본 고안에 따른 전압제어발진회로는 기본적으로 비안정 멀티바이브레이터를 구성하고, 이 비안정 멀티바이브레이터의 출력주파수를 결정하는 콘덴서의 충방전전류를 입력전압에 의해 제어하도록 구성하였다. 이렇게 구성함으로써 입력전압을 극성에 관계없이 입력시킬 수 있으며 출력단에서는 입력전압의 크기에 비례하는 주파수를 출력하게 된다. 본 고안에 따른 전압제어발진회로는 모든 발진회로에 적용할 수 있으며 특히, 위상동기루프내의 전압제어발진회로로 사용할 수 있다.The present invention relates to a voltage controlled oscillator circuit whose output frequency changes according to the magnitude of the input voltage, and solves the limitation of the polarity of the input voltage in the conventional voltage controlled oscillator circuit. To this end, the voltage controlled oscillation circuit according to the present invention basically constitutes an unstable multivibrator, and is configured to control the charge / discharge current of a capacitor which determines the output frequency of the unstable multivibrator by an input voltage. In this way, the input voltage can be input irrespective of the polarity and the output terminal outputs a frequency proportional to the magnitude of the input voltage. The voltage controlled oscillation circuit according to the present invention can be applied to all oscillation circuits, in particular, it can be used as a voltage controlled oscillation circuit in a phase locked loop.

Description

전압제어발진회로Voltage controlled oscillation circuit

본 고안은 입력전압의 크기에 따라 출력주파수가 변화하는 전압제어발진회로에 관한 것으로 특히, 전압의 극성에 관계없이 입력전압에 비례하는 주파수를 출력하는 전압제어발진회로에 관한 것이다.The present invention relates to a voltage controlled oscillator circuit whose output frequency changes according to the magnitude of the input voltage, and more particularly, to a voltage controlled oscillator circuit that outputs a frequency proportional to the input voltage regardless of the polarity of the voltage.

외부로부터 가해진 전압에 의해 그 발진주파수를 변화시키는 발진회로를 일반적으로 전압제어발진회로(Voltage Controlled Oscillator, VCO)라고 한다. 최근에는 제어직류 입력전압에 정비례한 주파수를 발진시키고, 제어전압을 주파수로 변환하는 이른바 V-F변환회로로서의 VCO가 디지털회로와의 인터페이스로서 중요한 역할을 맡고 있다.An oscillation circuit that changes its oscillation frequency by a voltage applied from the outside is generally called a voltage controlled oscillator circuit (VCO). In recent years, a VCO as a V-F conversion circuit that oscillates a frequency directly proportional to the control DC input voltage and converts the control voltage into a frequency plays an important role as an interface with a digital circuit.

종래의 전압제어발진회로의 회로도와 각부의 파형도를 도1에 나타내었다.A circuit diagram of a conventional voltage controlled oscillator circuit and a waveform diagram of each part are shown in FIG.

도1의 회로도를 살펴보면, 입력전압( Ei )이 제3저항(R3)의 일측을 통해 입력되고 있고, 이 제3저항(R3)의 타측은 제1OP앰프(U1)의 반전입력단자(-)와 콘덴서(C1)의 일측에 연결되어 있다. 한편, 상기 제3저항(R3)의 일측은 제4저항(R4)의 일측과 연결되어 있고, 제4저항(R4)의 타측은 제5저항(R5)의 일측과 제1OP앰프(U1)의 반전입력단자에 연결되어 있다. 제5저항(R5)의 타측은 그라운드에 연결되어 있다. 상기 제1OP앰프(U1)의 반전입력단자에는 상기 제3저항(R3)의 타측 뿐만 아니라 제6저항(R6)의 일측도 연결되어 있다. 이 제6저항(R6)의 타측은 전자스위치(SW1)의 일측에 연결되어 있고, 전자스위치(SW1)의 타측은 그라운드에 연결되어 있다. 제1OP앰프(U1)의 출력단자는 앞서 콘덴서(C1)의 타측에 연결되어 있고 또한, 제2OP앰프(U2)의 반전입력단자에 연결되어 있다. 제2OP앰프(U2)의 비반전입력단자(+)는 제1저항(R1)과 제2저항(R2)의 일측에 연결되어 있고, 제2OP앰프(U2)의 출력단자는 상기 제1저항(R1)의 타측에 연결되어 있다. 그리고 상기 제2저항(R2)의 타측은 그라운드에 연결되어 있다. 그리고 제2OP앰프(U2)의 출력은 앞서 전자스위치(SW1)의 온/오프를 제어하고 있다.Looking at the circuit diagram of Figure 1, the input voltage ( E i ) Is input through one side of the third resistor R3, and the other side of the third resistor R3 is connected to the inverting input terminal (-) of the first OP amplifier U1 and one side of the capacitor C1. . Meanwhile, one side of the third resistor R3 is connected to one side of the fourth resistor R4, and the other side of the fourth resistor R4 is connected to one side of the fifth resistor R5 and the first OP amplifier U1. It is connected to the inverting input terminal. The other side of the fifth resistor R5 is connected to ground. The inverting input terminal of the first OP amplifier U1 is connected to one side of the sixth resistor R6 as well as the other side of the third resistor R3. The other side of the sixth resistor R6 is connected to one side of the electronic switch SW1, and the other side of the sixth resistor R6 is connected to the ground. The output terminal of the first OP amplifier U1 is previously connected to the other side of the capacitor C1 and is also connected to the inverting input terminal of the second OP amplifier U2. The non-inverting input terminal (+) of the second OP amplifier U2 is connected to one side of the first resistor R1 and the second resistor R2, and the output terminal of the second OP amplifier U2 is connected to the first resistor R1. Is connected to the other side. The other side of the second resistor R2 is connected to ground. The output of the second OP amplifier U2 controls the on / off of the electronic switch SW1.

상기 제1OP앰프(U1)는 적분회로(10)를 구성하고, 제2OP앰프(U2)는 슈미트(Schmitt)회로로 구성한다. 제3저항(R3)과 콘덴서(C1), 그리고 제1OP앰프(U1)가 기본적인 적분회로(10)를 구성하여 입력전압( Ei )을 적분한다. 제1저항(R1)과 제2저항(R2)과 제2OP앰프(U2)는 슈미트회로(20)를 구성한다. 이하 도1의 파형도를 참조하여 종래의 전압제어발진회로의 동작을 설명한다. 도1의 파형도는 제4저항(R4)과 제5저항(R5)의 저항값을 제3저항(R3)의 1/2로 설정하고, 제6저항(R6)의 저항값 또한 상기 제3저항(R3)의 1/2로 설정한 결과이다.The first OP amplifier U1 constitutes an integrating circuit 10 and the second OP amplifier U2 constitutes a Schmitt circuit. The third resistor R3, the condenser C1, and the first OP amplifier U1 form a basic integrating circuit 10 to form an input voltage ( E i ) Is integrated. The first resistor R1, the second resistor R2, and the second OP amplifier U2 form the Schmitt circuit 20. Hereinafter, an operation of a conventional voltage controlled oscillator circuit will be described with reference to the waveform diagram of FIG. 1. In the waveform diagram of FIG. 1, the resistance values of the fourth resistor R4 and the fifth resistor R5 are set to 1/2 of the third resistor R3, and the resistance values of the sixth resistor R6 are also defined as the third resistor. This is the result of setting to 1/2 of the resistor R3.

일단 현재상태를, 전자스위치(SW1)가 오프, 제2OP앰프(U2)의 출력 Eo2가 -Es의 T2기간인 것으로 가정한다. 상기 전자스위치(SW1)는 제2OP앰프(U2)의 출력 Eo2가 +Es일 때는 온하고, Eo2가 -Es일때는 오프한다.It is assumed that the current state is that the electronic switch SW1 is off and the output Eo2 of the second OP amplifier U2 is in the T2 period of -Es. The electronic switch SW1 is turned on when the output Eo2 of the second OP amplifier U2 is + Es, and turned off when Eo2 is -Es.

제1OP앰프(U1)의 비반전입력단자에는 입력전압 Ei가 제4저항(R4)과 제5저항(R5)에 의해 분압되어 나타난다. 제4저항(R4)과 제5저항(R5)은 앞서 상술한 바와 같이 제3저항(R3)의 1/2로 저항값이 같으므로 제1OP앰프(U1)이 비반전입력단자의 전압은 가 된다. 또한, OP앰프의 특성상 두 입력단자사이는 이미지널 쇼트(가상단락)상태이므로 제1OP앰프(U1)의 반전입력단자의 전압도 가 된다. 따라서, 제3저항(R3)을 통하여 콘덴서(C1)로 전류 가 흐른다.(앞서 전자스위치(SW1)가 오프라고 가정했으므로 전류는 제6저항(R6)을 통해서 흐르지 못한다.) 제1OP앰프(U1)는 상기 전류 를 적분하므로 제1OP앰프(U1)의 출력전압 Eo1은 파형도에 도시한 것처럼 직선적으로 감소한다. 이 Eo1은 제2OP앰프(U2)의 반전입력단자의 전압이기도 하므로, Eo1이 감소하다가 제2OP앰프(U2)의 비반전입력단자의 전압 보다 낮게 되면 제2OP앰프(U2)의 출력 Eo2은 반전하여 +Es가 된다. 따라서, 전자스위치(SW1)가 온하고, 이에 따라 제6저항(R6)의 일측이 그라운드에 연결된다. 그리고 제2OP앰프(U2)의 비반전입력단자의 전압 ER +ER 전압으로 반전한다.The non-inverting input terminal of the first OP amplifier U1 divides the input voltage Ei by the fourth resistor R4 and the fifth resistor R5. As described above, since the fourth resistor R4 and the fifth resistor R5 have the same resistance value as 1/2 of the third resistor R3, the voltage of the non-inverting input terminal of the first OP amplifier U1 is Becomes In addition, because of the characteristic of the OP amplifier, the voltage between the inverting input terminal of the first OP amplifier U1 since the input short between the two input terminals (virtual short) state. Becomes Therefore, the current flows through the third resistor R3 to the capacitor C1. (The current does not flow through the sixth resistor R6 because it is assumed that the electronic switch SW1 is off.) The first OP amplifier U1 is the current. Since the output voltage Eo1 of the first OP amplifier U1 decreases linearly as shown in the waveform diagram. Since Eo1 is also the voltage of the inverting input terminal of the second OP amplifier U2, Eo1 decreases and then the voltage of the non-inverting input terminal of the second OP amplifier U2. If it becomes lower, the output Eo2 of the second OP amplifier U2 is inverted and becomes + Es. Accordingly, the electronic switch SW1 is turned on, and thus one side of the sixth resistor R6 is connected to the ground. And the voltage of the non-inverting input terminal of the second OP amplifier U2. E R Degree + E R Invert to voltage.

전자스위치(SW1)가 온하므로 콘덴서(C1)는 제6저항(R6)을 통하여 방전한다. 이때 방전전류 로서, 제3저항(R3)을 통해 제6저항(R6)으로 흐르는 전류와 같다. 따라서, 제6저항(R6)을 통해 흐르는 전류는 2i가 된다. 콘덴서(C1)의 방전에 따라 제1OP앰프(U1)의 출력전압 Eo1은 T2기간과 같은 기울기로 상승을 개시한다. 이 Eo1이 +ER 보다 커지면 바로 제2OP앰프(U2)의 출력 Eo2가 -Es로 반전하여 T2기간에 들어간다. 이와 같은 상황이 되풀이 되면서 제1OP앰프(U1)의 출력은 삼각파가 되고, 제2OP앰프(U2)의 출력은 듀티비가 50%(T1=T2)인 구형파가 출력된다. 이 구형파의 주파수를 f라 하고, 삼각파의 경사도 라 할 때Since the electronic switch SW1 is turned on, the capacitor C1 discharges through the sixth resistor R6. Discharge current As the current flowing through the third resistor (R3) to the sixth resistor (R6). Therefore, the current flowing through the sixth resistor R6 becomes 2i. As the capacitor C1 discharges, the output voltage Eo1 of the first OP amplifier U1 starts rising at the same slope as the T2 period. This Eo1 + E R As soon as it becomes larger, the output Eo2 of the second OP amplifier U2 is inverted to -Es to enter the T2 period. As this situation is repeated, the output of the first OP amplifier U1 becomes a triangular wave, and the output of the second OP amplifier U2 has a square wave having a duty ratio of 50% (T1 = T2). The frequency of this square wave is called f, and the slope of the triangle wave When

--------------- 1 --------------- One

따라서, 상기 제2OP앰프(U2)는 입력전압 Ei에 비례하는 주파수를 출력한다.Therefore, the second OP amplifier U2 outputs a frequency proportional to the input voltage Ei.

이상 종래의 전압제어발진회로에 대해서 설명하였다. 그러나 식1에 나타난 것처럼 입력전압 Ei가 0[V]보다 작으면 발진이 일어나지 않기 때문에 입력전압 Ei 〉 0 이어야 한다. 즉, 종래의 전압제어발진회로는 양의 입력전압에 대해서만 동작하는 단점이 있다.The conventional voltage controlled oscillation circuit has been described above. However, as shown in Equation 1, if the input voltage Ei is less than 0 [V], oscillation does not occur, so it must be input voltage Ei> 0. That is, the conventional voltage controlled oscillation circuit has a disadvantage of operating only for a positive input voltage.

따라서, 본 고안의 목적은 양의 입력전압 뿐만 아니라 부의 입력전압에 대해서도 동작하는 전압제어발진회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a voltage controlled oscillation circuit that operates not only for a positive input voltage but also for a negative input voltage.

도1은 종래의 전압제어발진회로도 및 파형도.1 is a conventional voltage controlled oscillation circuit diagram and waveform diagram.

도2는 본 고안의 실시예에 따른 전압제어발진회로도 및 파형도.2 is a voltage controlled oscillation circuit diagram and waveform diagram according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

SW1 : 전자스위치 10 : 적분회로SW1: Electronic switch 10: Integrating circuit

20 : 슈미트회로 30 : 입력단20: Schmitt circuit 30: Input terminal

40 : 펄스폭유지회로 50 : 비안정 멀티바이브레이터회로40: pulse width maintenance circuit 50: unstable multivibrator circuit

상기 목적을 달성하기 위하여 본 고안에 따른 전압제어발진회로는, 콘덴서의 충방전에 의해 구형파를 출력하는 비안정 멀티바이브레이터회로와, 상기 구형파의 펄스폭을 일정하게 유지해주기 위한 펄스폭유지수단과, 상기 콘덴서의 충방전전류의 양을 제어하는 제어전압을 받아들이기 위한 입력수단을 포함하여 구성됨을 특징으로 한다.In order to achieve the above object, the voltage controlled oscillation circuit according to the present invention includes an unstable multivibrator circuit for outputting a square wave by charging and discharging of a capacitor, a pulse width maintaining means for maintaining a constant pulse width of the square wave; And an input means for receiving a control voltage for controlling the amount of charge / discharge current of the capacitor.

이하 본 고안의 이해를 돕기 위하여 도2의 실시예를 참조하여 상세히 설명한다. 도2의 실시예는 입력전압의 크기에 전류가 비례하도록 구성하고, 이 전류의 작용에 의해 발진을 일으키도록 구성함으로써 입력전압이 양의 전압이든 음의 전압이든 상관없이 발진회로가 동작하도록 구성한 것이다. 도2에는 실시예의 회로도와 파형도가 도시되어 있다.Hereinafter, the present invention will be described in detail with reference to the embodiment of FIG. 2. In the embodiment of Fig. 2, the current is proportional to the magnitude of the input voltage, and the oscillation circuit operates regardless of whether the input voltage is a positive voltage or a negative voltage by configuring the oscillation by the action of the current. . 2 shows a circuit diagram and a waveform diagram of an embodiment.

도2의 회로도를 살펴보면, 제7저항(R7)의 일측을 통해 입력전압( Ei )이 인가되고 있으며, 제7저항(R7)의 타측은 제2콘덴서(C2)의 일측과 제8저항(R8)의 일측에 연결되어 있다. 제8저항(R8)의 타측은 제3OP앰프(U3)의 반전입력단자와 제3콘덴서(C3)의 일측에 연결되어 있다. 상기 제2콘덴서(C2)의 타측은 제9저항(R9)의 일측에 연결되어 있고, 제9저항(R9)의 타측은 그라운드에 연결되어 있다. 상기 제3OP앰프(U3)의 비반전입력단자는 그라운드에 연결되어 있고, 제3OP앰프(U3)의 출력단자는 상기 제3콘덴서(C3)의 타측에 연결되어 있다. 제3OP앰프(U3)의 반전입력단자는 앞서 제8저항(R8)의 타측에 연결될 뿐만 아니라 제10저항(R10)의 일측, 제11저항(R11)의 일측, 제4OP앰프(U4)의 반전입력단자, 제4콘덴서(C4)의 일측에 연결되어 있다. 상기 제10저항(R10)의 타측은 상기 제4OP앰프(U4)의 출력단자에 연결되어 있고, 상기 제11저항(R11)의 타측은 다이오드(D1)의 애노드(A)에 연결되어 있다. 다이오드(D1)의 캐소드(K)는 제4OP앰프(U4)의 출력단자에 연결되어 있고, 상기 제4콘덴서(C4)의 타측은 그라운드에 연결되어 있다. 제4OP앰프(U4)의 비반전입력단자는 제12저항(R12)과 제13저항(R13)의 일측에 연결되어 있고, 제12저항(R12)의 타측은 제4OP앰프(U4)의 출력단자에 연결되어 있다. 그리고 제13저항(R13)의 타측은 그라운드에 연결되어 있다.Referring to the circuit diagram of FIG. 2, through one side of the seventh resistor R7, the input voltage ( E i ) Is applied, and the other side of the seventh resistor (R7) is connected to one side of the second capacitor (C2) and one side of the eighth resistor (R8). The other side of the eighth resistor R8 is connected to the inverting input terminal of the third OP amplifier U3 and one side of the third capacitor C3. The other side of the second capacitor C2 is connected to one side of the ninth resistor R9, and the other side of the ninth resistor R9 is connected to ground. The non-inverting input terminal of the third OP amplifier U3 is connected to ground, and the output terminal of the third OP amplifier U3 is connected to the other side of the third capacitor C3. The inverting input terminal of the third OP amplifier U3 is not only connected to the other side of the eighth resistor R8, but also one side of the tenth resistor R10, one side of the eleventh resistor R11, and the inversion of the fourth OP amplifier U4. The input terminal is connected to one side of the fourth capacitor C4. The other side of the tenth resistor R10 is connected to the output terminal of the fourth OP amplifier U4, and the other side of the eleventh resistor R11 is connected to the anode A of the diode D1. The cathode K of the diode D1 is connected to the output terminal of the fourth OP amplifier U4, and the other side of the fourth capacitor C4 is connected to ground. The non-inverting input terminal of the fourth OP amplifier U4 is connected to one side of the twelfth resistor R12 and the thirteenth resistor R13, and the other end of the twelfth resistor R12 is an output terminal of the fourth OP amplifier U4. Is connected to. The other side of the thirteenth resistor R13 is connected to ground.

상기 제4OP앰프(U4)와 주변의 제4콘덴서(C4), 제10저항(R10), 제11저항(R11), 제12저항(R12), 제13저항(R13)은 비안정 멀티바이브레이터회로(50)를 구성한다. 도2에서 상기 비안정 멀티바이브레이터회로(50)만 있다고 가정하고 이에 대해 먼저 설명한다.The fourth op amp U4 and the surrounding fourth capacitor C4, the tenth resistor R10, the eleventh resistor R11, the twelfth resistor R12, and the thirteenth resistor R13 are unstable multivibrator circuits. Configure 50. In FIG. 2, it is assumed that there is only the unstable multivibrator circuit 50.

상기 제4OP앰프(U4)는 슈미트회로로 작용한다. 즉, 제4콘덴서(C4)의 전압을 반전입력단자에 인가되는 전압이라고 보면 제4OP앰프(U4)의 반전입력단자에는 제4콘덴서(C4)의 전압이 입력되고 있고, 비반전입력단자에는 제4OP앰프(U4)의 출력전압(Eo4)이 제12저항(R12)과 제13저항(R13)에 의해 분압되어 인가되고 있다. 제4OP앰프(U4)의 비반전입력단자의 전압은 다음식과 같이 된다.The fourth OP amplifier U4 acts as a schmitt circuit. That is, when the voltage of the fourth capacitor C4 is regarded as the voltage applied to the inverting input terminal, the voltage of the fourth capacitor C4 is input to the inverting input terminal of the fourth OP amplifier U4, and the voltage of the fourth inverting input terminal is zero. The output voltage Eo4 of the 4OP amplifier U4 is divided and applied by the twelfth resistor R12 and the thirteenth resistor R13. The voltage of the non-inverting input terminal of the fourth OP amplifier U4 is as follows.

여기서 Eo4는 제4OP앰프(U4)의 출력전압이다.Here, Eo4 is an output voltage of the fourth OP amplifier U4.

제4콘덴서(C4)의 전압이 ER 보다 작다고 가정하면, 제4OP앰프(U4)는 플러스측 포화전압을 출력한다. 플러스측 포화전압을 +ES 라 하면 제4OP앰프(U4)의 출력전압 Eo4 = +ES 이다.The voltage of the fourth capacitor C4 E R Assuming smaller, the fourth OP amplifier U4 outputs a positive side saturation voltage. Plus-side saturation voltage + E S In this case, the output voltage Eo4 of the fourth OP amplifier U4 = + E S to be.

제4OP앰프(U4)가 +ES 를 출력하면 제4콘덴서(C4)는 제10저항(R10)을 거쳐 충전을 시작한다. 이때 다이오드(D1)에는 역방향전압이 걸리므로 제4콘덴서(C4)는 제11저항(R11)을 통해서 충전을 하지 못하고 제10저항(R10)을 통해서만 충전을 할 수 있다.The fourth OP amplifier U4 + E S The fourth capacitor C4 starts charging through the tenth resistor R10. In this case, since the reverse voltage is applied to the diode D1, the fourth capacitor C4 may not be charged through the eleventh resistor R11 but may be charged only through the tenth resistor R10.

상기 다이오드(D1)는 제4콘덴서(C4)의 충전시간과 방전시간을 달리할 목적으로 본 실시예에서 구비한 것이다. 후술하는 과정에서 명확해지겠지만 상기 다이오드(D1) 때문에 제4콘덴서(C4)의 충전패스와 방전패스가 달라지고 따라서, 제4OP앰프(U4)가 발생하는 출력주파수의 듀티비가 변화한다. 출력주파수의 듀티비를 50%로 하려면 다이오드(D1)는 사용하지 않아도 된다. 즉, 제11저항(R11)의 일측을 바로 제4OP앰프(U4)의 출력단자와 연결해도 된다. 이렇게 할 경우 제4콘덴서(C4)의 충전패스와 방전패스는 동일해지므로 제10저항(R10) 또는 제11저항(R11)중 어느 한 저항만 있으면 된다.The diode D1 is provided in this embodiment for the purpose of differentiating the charging time and the discharging time of the fourth capacitor C4. As will be apparent in a process to be described later, the charge path and the discharge path of the fourth capacitor C4 are different due to the diode D1, and thus the duty ratio of the output frequency at which the fourth OP amplifier U4 is generated changes. If the duty ratio of the output frequency is 50%, the diode D1 does not need to be used. That is, one side of the eleventh resistor R11 may be directly connected to the output terminal of the fourth OP amplifier U4. In this case, since the charge path and the discharge path of the fourth capacitor C4 are the same, only one of the tenth resistor R10 or the eleventh resistor R11 is required.

제4콘덴서(C4)의 충전에 따라 제4콘덴서(C4)의 전압은 시정수 R10*C4를 가지고 지수함수적으로 전압이 증가한다. 제4콘덴서(C4)의 전압이 계속 증가하여 상기 ER 보다 커지게 되면 제4OP앰프(U4)의 반전입력단자의 전압이 비반전입력단자의 전압보다 더 크므로, 제4OP앰프(U4)는 마이너스측 포화전압을 출력한다. 마이너스 포화전압을 -ES 라고 하면 제4OP앰프(U4)의 출력전압 Eo4 = -ES 이다. 그리고 제4OP앰프(U4)의 비반전입력단자의 전압은 다음과 같이 된다.As the fourth capacitor C4 is charged, the voltage of the fourth capacitor C4 has a time constant R10 * C4 and the voltage increases exponentially. The voltage of the fourth capacitor C4 continues to increase E R If it becomes larger, since the voltage of the inverting input terminal of the fourth OP amplifier U4 is greater than the voltage of the non-inverting input terminal, the fourth OP amplifier U4 outputs a negative side saturation voltage. Negative saturation voltage -E S In this case, the output voltage Eo4 of the fourth OP amplifier U4 = -E S to be. The voltage of the non-inverting input terminal of the fourth OP amplifier U4 is as follows.

그리고 제4OP앰프(U4)가 -ES 를 출력하면, 다이오드(D1)에 순방향전압이 걸리므로 다이오드(D1)가 온한다. 따라서, 제4콘덴서(C4)는 이제 제11저항(R11)을 통하여 방전을 시작한다. 따라서, 제4콘덴서(C4)의 전압은 ER 이상으로 증가하지 않고 다시 지수함수적으로 감소를 시작한다. 제4콘덴서(C4)가 계속해서 방전하여 제4OP앰프(U4)의 비반전입력단자의 전압 즉, -ER 보다 낮아지면 제4OP앰프(U4)는 반전하여 +ES 를 출력한다. 따라서, 제4콘덴서(C4)는 다시 제10저항(R10)을 통하여 충전을 하므로 제4콘덴서(C4)의 전압은 -ER 이하로 더 내려가지 않고 다시 지수함수적으로 상승한다. 이와 같이 제4콘덴서(C4)의 충방전이 반복되면서 제4OP앰프(U4)는 발진을 한다. 즉, 비안정 멀티바이브레이터로 작용한다.And the fourth OP amplifier U4 -E S Outputs the diode D1, the diode D1 is turned on because the forward voltage is applied to the diode D1. Therefore, the fourth capacitor C4 now starts to discharge through the eleventh resistor R11. Therefore, the voltage of the fourth capacitor C4 is E R It does not increase above and starts to decrease exponentially again. The fourth capacitor C4 is continuously discharged, so that the voltage of the non-inverting input terminal of the fourth OP amplifier U4, that is, -E R If lower, the fourth OP amplifier (U4) is inverted + E S Outputs Therefore, since the fourth capacitor C4 is charged again through the tenth resistor R10, the voltage of the fourth capacitor C4 is -E R It goes up again and goes up exponentially. As described above, the charging and discharging of the fourth capacitor C4 is repeated, and the fourth OP amplifier U4 oscillates. It acts as an unstable multivibrator

상기 제4OP앰프(U4)의 발진주파수는 제4콘덴서(C4)의 충방전 시정수에 따라 달라진다. 그리고 제4콘덴서(C4)의 충방전 시정수는 제4콘덴서(C4)의 충전전류와 방전전류에 의해 달라진다. 따라서, 이 제4콘덴서(C4)의 충전전류와 방전전류를 제어하면 제4OP앰프(U4)를 중심으로 한 비안정 멀티바이브레이터(50)의 발진주파수를 조절할 수 있게 된다.The oscillation frequency of the fourth OP amplifier U4 depends on the charge / discharge time constant of the fourth capacitor C4. The charge / discharge time constant of the fourth capacitor C4 depends on the charge current and the discharge current of the fourth capacitor C4. Therefore, when the charging current and the discharge current of the fourth capacitor C4 are controlled, the oscillation frequency of the unstable multivibrator 50 centering on the fourth OP amplifier U4 can be adjusted.

따라서, 본 실시예에서는 제4콘덴서(C4)의 충전전류와 방전전류의 제어를 입력전압( Ei )으로 할 수 있도록 구성하였다. 이렇게 구성함으로써 결과적으로는 전압에 의해 비안정 멀티바이브레이터(50)의 발진주파수가 변화하는 전압제어발진기가 되는 것이다. 그러나 종래처럼 전압을 직접 발진주파수의 제어에 이용하는 것이 아니라 간접적으로 전류를 제어하여 발진주파수를 제어하므로 양의 전압이든 음의 전압이든 전압의 극성에 관계없이 발진주파수의 제어가 가능해진다.Therefore, in the present embodiment, the control of the charge current and the discharge current of the fourth capacitor C4 is controlled by the input voltage ( E i ) To be configured. This configuration results in a voltage controlled oscillator in which the oscillation frequency of the unstable multivibrator 50 changes with voltage. However, since the oscillation frequency is controlled by controlling the current indirectly rather than using the voltage directly to control the oscillation frequency as in the related art, it is possible to control the oscillation frequency regardless of the polarity of the voltage whether the voltage is positive or negative.

도2에서 제7저항(R7)과 제8저항(R8), 제9저항(R9), 제2콘덴서(C2)는 상기 제4콘덴서(C4)의 충전전류와 방전전류를 제어하는 제어전압을 입력시키기 위한 입력단(30)을 구성한다.In FIG. 2, the seventh resistor R7, the eighth resistor R8, the ninth resistor R9, and the second capacitor C2 control a control voltage for controlling the charging current and the discharge current of the fourth capacitor C4. An input terminal 30 for inputting is configured.

제4콘덴서(C4)의 충전전류와 방전전류를 제어하려면 개념상으로는 제7저항(R7) 또는 제8저항(R8)만 있으면 된다. 그러나 본 실시예에서는 이 제어전압 입력단(30)을 3개의 저항(R7~R9)과 1개의 콘덴서(C2)로 구성하였다. 이와 같은 구성한 이유는 본 실시예를 타 회로의 출력단에 연결시 입력전압( Ei )의 크기와 주파수특성을 유지해주기 위함이다. 따라서, 본 실시예를 따르지 않고 저항 하나만 사용하여 제어전압 입력단(30)을 구성하는 것도 가능하다. 본 실시예를 단독으로 사용한다면 저항 하나만으로 입력단(30)을 구성하는 것이 간편할 것이다.In order to control the charge current and the discharge current of the fourth capacitor C4, only the seventh resistor R7 or the eighth resistor R8 is required. However, in this embodiment, the control voltage input terminal 30 is composed of three resistors R7 to R9 and one capacitor C2. The reason for this configuration is that when the present embodiment is connected to the output terminal of another circuit, the input voltage ( E i This is to maintain the size and frequency characteristics. Accordingly, the control voltage input terminal 30 may be configured using only one resistor without following the present embodiment. If the present embodiment is used alone, it may be easy to configure the input terminal 30 using only one resistor.

다음으로, 제3OP앰프(U3)와 제3콘덴서(C3)는 펄스폭유지회로(40)로서, 발진주파수의 펄스폭을 일정하게 유지할 목적으로 본 실시예에서 구비한 것이다. 상기 제3OP앰프(U3)와 제3콘덴서(C3)가 없으면 상술한 바 있지만 제4콘덴서(C4)는 지수함수적으로 충전과 방전을 한다. 그러나 제3OP앰프(U3)와 제3콘덴서(C3)가 있으므로 해서 제4콘덴서(C4)는 직선적으로 충전과 방전을 한다.Next, the third OP amplifier U3 and the third capacitor C3 are pulse width holding circuits 40, which are provided in this embodiment for the purpose of maintaining a constant pulse width of the oscillation frequency. If the third OP amplifier U3 and the third capacitor C3 are not provided, the fourth capacitor C4 is charged and discharged exponentially. However, since the third OP amplifier U3 and the third capacitor C3 are provided, the fourth capacitor C4 is charged and discharged linearly.

제4OP앰프(U4)가 + ES 를 출력하면 전류는 도2에 도시된 바와 같이 i1의 경로로 제3콘덴서(C3)를 먼저 충전시킨다. 그 이유는 제3OP앰프(U3)의 비반전입력단자는 그라운드에 연결되어 있기 때문이다. OP앰프는 두 입력단자간에 가상단락상태이므로 제3OP앰프(U3)의 반전입력단자는 가상접지상태가 된다. 따라서, 제4OP앰프(U4)의 출력단자에서 출력된 전류는 제10저항(R10)을 통하여 제2콘덴서(C2)나 제4콘덴서(C4)보다 제3콘덴서(C3)를 먼저 충전시킨다.4th OP amplifier U4 is + E S Outputs the current to charge the third capacitor (C3) first in the path of i1 as shown in FIG. This is because the non-inverting input terminal of the third OP amplifier U3 is connected to ground. Since the OP amplifier is in a virtual short state between two input terminals, the inverting input terminal of the third OP amplifier U3 is in a virtual ground state. Therefore, the current output from the output terminal of the fourth OP amplifier U4 charges the third capacitor C3 before the second capacitor C2 or the fourth capacitor C4 through the tenth resistor R10.

전류 i1이 제3콘덴서(C3)를 충전시키면 제3OP앰프(U3)의 출력전압(Eo3)은 음의 포화전압( -ES )까지 직선적으로 내려간다.(t1구간) 제3OP앰프(U3)의 출력전압이 -ES 까지 내려가면 더 이상 제3콘덴서(C3)는 전류 i1으로 충전하지 못하고, 도2에 도시된 바와 같이 i2의 경로로 제2콘덴서(C2)와 제4콘덴서(C4)가 충전을 시작한다. 이때 제4콘덴서(C4)의 충전전류의 양은 입력전압 Ei에 의해 결정된다.When the current i1 charges the third capacitor C3, the output voltage Eo3 of the third OP amplifier U3 becomes a negative saturation voltage ( -E S (T1 section) The output voltage of the third OP amplifier U3 -E S When the third capacitor C3 is no longer charged with the current i1, the second capacitor C2 and the fourth capacitor C4 start charging through the path i2 as shown in FIG. 2. At this time, the amount of charging current of the fourth capacitor C4 is determined by the input voltage Ei.

입력전압(Ei)이 양의 전압일 때는 입력단(30)으로부터 제4콘덴서(C4)로 전류가 유입된다. 그리고 입력전압(Ei)가 음의 전압일 때는 입력전압( Ei )이 양의 전압일 때에 비해서 입력단(30)으로부터 제4콘덴서(C4)로 유입되는 전류가 줄어든다. 즉, 입력전압( Ei )의 크기에 비례한 전류가 입력단(30)으로부터 제4콘덴서(C4)로 유입되고, 입력단(30)으로부터 유입되는 전류는 상기 i2전류와 함께 제4콘덴서(C4)를 충전하게 되므로 제4콘덴서(C4)의 충전기울기는 입력전압( Ei )에 비례하게 된다. 따라서, 입력전압( Ei )의 크기에 반비례해서 제4콘덴서(C4)의 전압이 +ER 에 도달하는 시간 t2는 짧아지고, 이는 제4OP앰프(U4)의 출력주파수를 높이는 결과를 가져온다. 즉, 입력전압( Ei )에 비례해서 제4OP앰프(U4)의 출력주파수는 높아진다.When the input voltage Ei is a positive voltage, current flows from the input terminal 30 to the fourth capacitor C4. When the input voltage Ei is a negative voltage, the input voltage ( E i ) Decreases in current flowing from the input terminal 30 to the fourth capacitor C4. That is, input voltage ( E i The current proportional to the size of the) is introduced into the fourth capacitor (C4) from the input terminal 30, the current flowing from the input terminal 30 charges the fourth capacitor (C4) with the i2 current, so the fourth capacitor (C4) charger crying input voltage ( E i Is proportional to). Therefore, input voltage ( E i Inversely proportional to the magnitude of V), the voltage of the fourth capacitor C4 + E R The time t2 to reach is shortened, which results in increasing the output frequency of the fourth OP amplifier U4. That is, input voltage ( E i In proportion to), the output frequency of the fourth OP amplifier U4 is increased.

전류 i2와 입력단(30)으로부터의 전류의 합에 의해 제4콘덴서(C4)가 충전을 시작하면 제4콘덴서(C4)의 전압은 증가한다. 제4콘덴서(C4)의 전압이 계속 증가하여 제4OP앰프(U4)의 비반전입력단자의 전압인 +ER 을 넘어서는 순간 제4OP앰프(U4)의 출력이 반전하여 -ES 가 된다. 그러면 제4OP앰프(U4)의 출력이 -ES 에 도달할 때까지 제4콘덴서(C4)는 급속히 방전을 하고 제4콘덴서(C4)의 전압이 0[V]보다 낮아지는 시점에서 제3OP앰프(U3)의 출력이 제3콘덴서(C3)를 거쳐 도2에 도시된 i4의 경로로 방전을 시작한다.(t3구간) 따라서, 제3OP앰프(U3)의 출력전압은 -ES 에서 +ES 로 변화하고, 이때 제4콘덴서(C4)는 도2에 도시된 i3의 경로로 방전을 시작한다. 제4콘덴서(C4)가 방전을 하여 제4콘덴서(C4)의 전압이 -ER 보다 낮아지면 제4OP앰프(U4)의 출력은 -ES 에서 +ES 로 반전하고, 제4콘덴서(C4)는 입력전압( Ei )에 의해 충전을 시작한다. 충전에 따라 제4콘덴서(C4)의 전압이 증가하고(t4구간), 0[V]보다 커지는 시점에서 제3OP앰프(U3)는 +ES 에서 천천히 -ES 로 감소하고, i1경로를 통하여 제3콘덴서(C3)는 충전한다. 이 기간동안 제4콘덴서(C4)의 전압은 제3OP앰프(U3)의 반전입력단자와 마찬가지로 가상접지상태이므로 0[V]를 유지한다.(t1구간) 그리고 제3OP앰프(U3)가 완전히 -ES 에 도달하면 제3콘덴서(C3)가 i1을 통한 충전을 마치고 i2의 경로로 제2콘덴서(C2)와 제4콘덴서(C4)가 충전을 시작한다.(t2구간)When the fourth capacitor C4 starts charging by the sum of the current i2 and the current from the input terminal 30, the voltage of the fourth capacitor C4 increases. The voltage of the fourth capacitor C4 is continuously increased to be the voltage of the non-inverting input terminal of the fourth OP amplifier U4. + E R The output of the fourth OP amplifier U4 is reversed -E S Becomes Then, the output of the fourth OP amplifier U4 -E S The fourth capacitor C4 discharges rapidly until it reaches, and the output of the third OP amplifier U3 turns off the third capacitor C3 when the voltage of the fourth capacitor C4 becomes lower than 0 [V]. The discharge starts in the path of i4 shown in Fig. 2 (section t3). Therefore, the output voltage of the third OP amplifier U3 is -E S in + E S In this case, the fourth capacitor C4 starts to discharge in the path of i3 shown in FIG. The fourth capacitor C4 discharges so that the voltage of the fourth capacitor C4 -E R If it is lower than the output of the fourth OP amplifier (U4) -E S in + E S The fourth capacitor C4 is inverted to E i To start charging. As the voltage increases, the voltage of the fourth capacitor C4 increases (a period t4), and when the voltage becomes greater than 0 [V], the third OP amplifier U3 + E S Slowly in -E S Is reduced, and the third capacitor C3 is charged through the i1 path. During this period, the voltage of the fourth capacitor C4 is maintained at 0 [V] as in the virtual ground state like the inverting input terminal of the third OP amplifier U3. (T1 section) and the third OP amplifier U3 is completely -E S When the third capacitor C3 reaches the end of charging through i1, the second capacitor C2 and the fourth capacitor C4 start charging through the path of i2. (T2 section)

이상과 같은 상황이 반복되면서 제4OP앰프(U4)에서는 구형파가 계속해서 출력되고, 이 구형파의 주파수는 입력전압( Ei )의 크기에 비례한다.As the above situation is repeated, the square wave is continuously output from the fourth OP amplifier U4, and the frequency of the square wave is the input voltage ( E i ) Is proportional to the size.

이상 살펴본 바와 같이 본 고안에 따른 전압제어발진회로는, 기본적으로 비안정 멀티바이브레이터를 구성하고, 이 비안정 멀티바이브레이터의 출력주파수를 결정하는 콘덴서의 충방전전류를 입력전압에 의해 제어하도록 구성하였다. 이렇게 구성함으로써 입력전압을 극성에 관계없이 입력시킬 수 있으며 출력단에서는 입력전압의 크기에 비례하는 주파수를 출력하게 된다. 본 고안에 따른 전압제어발진회로는 모든 발진회로에 적용할 수 있으며 특히, 위상동기루프내의 전압제어발진회로로 사용할 수 있다.As described above, the voltage controlled oscillation circuit according to the present invention basically constitutes an unstable multivibrator, and is configured to control the charge / discharge current of the capacitor which determines the output frequency of the unstable multivibrator by the input voltage. In this way, the input voltage can be input irrespective of the polarity and the output terminal outputs a frequency proportional to the magnitude of the input voltage. The voltage controlled oscillation circuit according to the present invention can be applied to all oscillation circuits, in particular, it can be used as a voltage controlled oscillation circuit in a phase locked loop.

Claims (2)

콘덴서의 충방전에 의해 구형파를 출력하는 비안정 멀티바이브레이터회로와,An unstable multivibrator circuit that outputs square waves by charging and discharging of a capacitor, 상기 구형파의 펄스폭을 일정하게 유지해주기 위한 펄스폭유지수단과,Pulse width holding means for maintaining a constant pulse width of the square wave; 상기 콘덴서의 충방전전류의 양을 제어하는 제어전압을 받아들이기 위한 입력수단을 포함하여 구성되는 전압제어발진회로.And an input means for receiving a control voltage for controlling the amount of charge / discharge current of said capacitor. 제 1 항에 있어서, 상기 펄스폭유지수단은, 상기 비안정 멀티바이브레이터회로의 콘덴서와 병렬로 연결되어 있으며, 반전입력단자와 출력단자간에 콘덴서가 연결되어 있고, 비반전입력단자는 그라운드에 연결되어 있는 OP앰프를 이용하는 것을 특징으로 하는 전압제어발진회로.The pulse width holding means is connected in parallel with a capacitor of the unstable multivibrator circuit, a capacitor is connected between an inverting input terminal and an output terminal, and the non-inverting input terminal is connected to ground. Voltage controlled oscillator circuit, characterized in that using an op amp.
KR2019980027556U 1998-12-30 1998-12-30 Voltage controlled oscillation circuit KR20000014258U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980027556U KR20000014258U (en) 1998-12-30 1998-12-30 Voltage controlled oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980027556U KR20000014258U (en) 1998-12-30 1998-12-30 Voltage controlled oscillation circuit

Publications (1)

Publication Number Publication Date
KR20000014258U true KR20000014258U (en) 2000-07-25

Family

ID=69503531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980027556U KR20000014258U (en) 1998-12-30 1998-12-30 Voltage controlled oscillation circuit

Country Status (1)

Country Link
KR (1) KR20000014258U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404581B1 (en) * 2002-01-24 2003-11-05 엘지전자 주식회사 Circuit for generating synchronizing signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404581B1 (en) * 2002-01-24 2003-11-05 엘지전자 주식회사 Circuit for generating synchronizing signal

Similar Documents

Publication Publication Date Title
JP2531742B2 (en) Voltage controlled oscillator
US6819154B2 (en) Constant deadtime control in a feed forward enabled pulse width modulator controller
US4963840A (en) Delay-controlled relaxation oscillator with reduced power consumption
CN114629440B (en) Programmable oscillator circuit and power management chip
EP0856935B1 (en) Charge pump circuit
KR100239601B1 (en) Charge pump
US4607238A (en) Monolithic integrated RC-oscillator
US6822884B1 (en) Pulse width modulated charge pump
US4513258A (en) Single input oscillator circuit
JPH06196976A (en) Signal generator
US5146188A (en) Constant current circuit and an oscillating circuit controlled by the same
KR20000014258U (en) Voltage controlled oscillation circuit
JPH0440112A (en) Voltage controlled oscillator
JP2999781B2 (en) Oscillation circuit
JP2718068B2 (en) Amplitude control trapezoidal wave generator
JP3769925B2 (en) Pulse width control circuit
KR910001048B1 (en) Voltage control oscillator
US11669125B1 (en) Clock generation circuit
KR970031199A (en) Leading Edge Blanking Circuit Using Current Source
JPH10506251A (en) Controllable oscillator device
US10601407B2 (en) RC oscillator with comparator offset compensation
KR960001076B1 (en) Oscillation inducing circuit
US7023289B2 (en) Programmable oscillator
JPH09121142A (en) Oscillation circuit
KR0138318B1 (en) Duty cycle control apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application