KR20000008962U

KR20000008962U - 3D multichip memory module

Info

Publication number: KR20000008962U
Application number: KR2019980020842U
Authority: KR
Inventors: 진한호; 오영균; 이상기; 박상범
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-10-29
Filing date: 1998-10-29
Publication date: 2000-05-25

Abstract

1. 청구범위에 기재된 고안이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

본 고안은 3차원 구조의 멀티 칩 메모리 모듈에 관한 것이다.The present invention relates to a multi-chip memory module having a three-dimensional structure.

2. 고안이 해결하고자 하는 기술적 과제2. The technical problem to be solved by the invention

본 고안은 서브 기판(sub-substrate)을 이용하여 고성능, 고집적화된 멀티 칩 메모리 모듈을 제공하고자 한다.The present invention aims to provide a high performance, highly integrated multi-chip memory module using a sub-substrate.

3. 고안의 해결 방법의 요지3. Summary of solution of design

본 고안에 따른 3차원 구조의 멀티 칩 메모리 모듈은 적어도 하나 이상의 쌍을 이루는 서브 기판과, 적어도 하나 이상의 칩이 실장되어 상기 서브 기판과 전기적으로 연결되도록 상기 서브 기판 사이에 적층 형태로 장착되는 하나 이상의 멀티칩 메모리 모듈과, 상기 멀티칩 메모리 모듈이 장착되며 일측단부에 형성된 접속핀부에 상기 칩이 전기적으로 접속되도록 한 메인 기판을 포함하여 이루어지는 것을 특징으로 한다.A multi-chip memory module having a three-dimensional structure according to the present invention includes at least one pair of sub-substrates, and at least one chip mounted in a stacked form between at least one chip and the sub-substrate to be electrically connected to the sub-substrate. And a main board on which the chip is electrically connected to a connection pin formed at one end of the multichip memory module and the multichip memory module.

4. 고안의 주요한 용도4. Main uses of the devise

모든 실장형 멀티 칩 메모리 모듈에 이용됨.Used for all mounted multichip memory modules.

Description

3D multi chip memory module

본 고안은 멀티 칩 모듈(multi chip module)에 관한 것으로서, 특히 서브 기판(sub-substrate)을 이용하여 집적도를 향상시킬수 있는 3차원 구조의 멀티 칩 메모리 모듈에 관한 것이다.The present invention relates to a multi chip module, and more particularly, to a multi-chip memory module having a three-dimensional structure that can improve the degree of integration using a sub-substrate.

개인용 컴퓨터(personal computer) 또는 워크 스테이션(work station)의 고집적화 및 고성능화를 실현하기 위한 방법으로는 모듈에 장착되는 소자 자체를 고집적화, 고성능화 시키거나 확장 슬롯(slot)을 넓혀야만 한다. 그러나, 이를 위해서는 경비와 시간이 소요된다.In order to realize high integration and high performance of a personal computer or work station, the device itself mounted on the module must be highly integrated, high performance, or expanded slots. However, this requires expense and time.

일반적인 멀티 칩 모듈의 구성을 살펴보면, 도 1은 일반적인 멀티 칩 메모리 모듈(10)의 구성도로서, 인쇄회로기판(11: 이하 "기판"이라 칭함)에 다수의 칩(12)이 실장되어 있는 상태를 도시한다. 기판(11)의 일면에는 슬롯(도시되지 않음)에 삽입되는 접속핀부(13)이 형성된다. 이러한 모듈(10)은 한정된 면적의 기판(11)에 다수의 칩(12)을 실장하기 때문에 모듈(10)의 고집적화, 고성능화에 한계가 있다.Referring to the configuration of a general multi-chip module, FIG. 1 is a configuration diagram of a general multi-chip memory module 10 in which a plurality of chips 12 are mounted on a printed circuit board 11 (hereinafter, referred to as a “substrate”). Shows. On one surface of the substrate 11, a connection pin 13 is inserted into a slot (not shown). Since the module 10 mounts a plurality of chips 12 on a substrate 11 having a limited area, there is a limit to high integration and high performance of the module 10.

또한, 고집적화, 고성능화를 위하여 이러한 모듈(10)의 수를 증가시키는 방안도 고려될수 있으나, 이는 모듈(10)이 삽입되는 슬롯의 수를 증가시켜야 하기 때문에 장치(컴퓨터 또는 워크 스테이션) 자체의 구성을 변경하여야 하는 문제점이 발생된다.In addition, a method of increasing the number of such modules 10 may be considered for high integration and high performance. However, since the number of slots into which the module 10 is inserted must be increased, the configuration of the device (computer or workstation) itself is increased. There is a problem that needs to be changed.

따라서 본 고안은 전체적인 구성을 변경하지 않고 보다 많은 수의 칩을 실장시켜 고성능, 고집적화된 3차원 구조의 멀티 칩 메모리 모듈을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a high-performance, highly integrated three-dimensional multi-chip memory module by mounting a larger number of chips without changing the overall configuration.

상술한 목적을 실현하기 위한 본 고안은 적어도 하나 이상의 쌍을 이루는 서브 기판과, 적어도 하나 이상의 칩이 실장되어 상기 서브 기판과 전기적으로 연결되도록 상기 서브 기판 사이에 적층 형태로 장착되는 하나 이상의 멀티칩 메모리 모듈과, 상기 멀티칩 메모리 모듈이 장착되며 일측단부에 형성된 접속핀부에 상기 칩이 전기적으로 접속되도록 한 메인 기판을 포함하여 이루어지는 것을 특징으로 한다.The present invention for realizing the above object is at least one pair of sub-substrate, and at least one multi-chip memory mounted in a stacked form between the sub-substrate so that at least one chip is mounted and electrically connected to the sub-substrate And a main board on which the chip is electrically connected to a connection pin formed at one end of the module and the multichip memory module.

각 서브 기판은 그 일면에 다수의 홈이 일정한 형태로 배열되며, 각 홈의 표면에는 도전성 물질로 코팅되어 있으며, 각 홈은 일단이 각 서브 기판 하단으로 연장되는 다수의 도전성 접속선을 통하여 상호 연결되어 있다.Each sub-substrate has a plurality of grooves arranged on one surface thereof in a uniform shape, and the surface of each groove is coated with a conductive material, and each groove is interconnected through a plurality of conductive connecting lines whose one end extends to the bottom of each sub-substrate. It is.

도 1은 일반적인 멀티 칩 메모리 모듈의 구성도.1 is a block diagram of a general multi-chip memory module.

도 2(a)는 본 고안을 구성하는 서브 기판의 측면도.Figure 2 (a) is a side view of a sub substrate constituting the present invention.

도 2(b)는 본 고안을 구성하는 서브 기판의 정면도.Figure 2 (b) is a front view of the sub substrate constituting the present invention.

도 3은 1쌍의 서브 기판과 칩의 관계를 도시한 분리 사시도.3 is an exploded perspective view showing a relationship between a pair of sub-substrates and chips;

도 4는 서브 기판에 칩을 실장한 상태의 멀티 칩의 사시도.4 is a perspective view of a multi-chip in a state where a chip is mounted on a sub board.

도 5는 본 고안에 따른 3차원 구조의 멀티 칩 메모리 모듈의 정면도.5 is a front view of a multi-chip memory module having a three-dimensional structure according to the present invention.

〈도면의 주요 부분에 대한 부호 설명〉<Description of Signs of Major Parts of Drawings>

10 : 멀티 칩 메모리 모듈 11 : 인쇄회로기판10: multi chip memory module 11: printed circuit board

12 및 30 : 칩 13 : 접속핀부12 and 30: chip 13: connection pin part

21 : 서브 기판 22 : 홈21: sub substrate 22: groove

23 : 접속선 31 : 리드23 connection line 31 lead

40 : 멀티 칩 50 : 메인 기판40: multi chip 50: main board

본 고안은 다수의 칩을 기판에 직접 실장하는 기존의 멀티 칩 모듈과는 달리 서브(sub) 기판에 다수의 칩을 1차 실장한 후 메인(main) 기판에 서브 기판을 접속하게 된다.According to the present invention, unlike a conventional multi-chip module in which a plurality of chips are directly mounted on a substrate, a plurality of chips are first mounted on a sub substrate and the sub substrate is connected to the main substrate.

이하, 첨부된 도면을 참고하여 본 고안을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in detail.

도 2(a) 및 도 2(b)는 본 고안을 구성하는 서브 기판의 측면도 및 정면도로서, 본 고안에 이용된 각 서브 기판(21; sub-substrate)의 일면에는 다수의 홈들(22)이 일정한 배열로 형성되어 있다. 각 홈들(22)은 도전성의 다수의 접속선(23; connection line)으로 상호 연결되어 있으며, 각 홈들(22)의 표면에는 도전성 물질로 코팅되어 있다.2 (a) and 2 (b) are side and front views of the sub-substrate constituting the present invention, and a plurality of grooves 22 are formed on one surface of each sub-substrate used in the present invention. It is formed in a constant arrangement. Each of the grooves 22 is interconnected by a plurality of conductive connection lines 23, and the surfaces of the grooves 22 are coated with a conductive material.

각 접속선(23)은 서브 기판(21) 하단으로 일정길이 연장된 연장부(23A)를 포함한다. 여기서, 각 서브 기판(21) 표면에 형성된 홈들(22)은 칩들의 리드들이 정확하게 위치, 접속될수 있도록 구성하였음은 물론이다.Each connection line 23 includes an extension portion 23A extending a predetermined length to the lower end of the sub-substrate 21. Here, the grooves 22 formed on the surface of each sub-substrate 21 are configured such that the leads of the chips can be accurately positioned and connected.

도 3은 서브 기판과 칩들의 관계를 도시한 분리 사시도로서, 각 칩(30)의 양측으로 연장된 리드(31)들은 서로 대향하는 1쌍의 서브 기판(21)에 형성된 홈(22)에 납땜접속(soldering)되며, 따라서 서로 이격된 1쌍의 서브 기판(21) 사이에 다수의 칩들(30)이 적층 형태로 위치하게 된다. 이때, 서브 기판(21) 표면에 높이 방향으로 형성된 홈들(22)의 수에 맞추어 다수의 칩들(30)을 실장할수 있음은 물론이다.3 is an exploded perspective view showing the relationship between the sub-substrate and the chips, wherein the leads 31 extending to both sides of each chip 30 are soldered to the grooves 22 formed in the pair of sub-substrates 21 facing each other. Thus, a plurality of chips 30 are positioned in a stacked form between the pair of sub-substrates 21 spaced apart from each other. In this case, the plurality of chips 30 may be mounted on the surface of the sub-substrate 21 in accordance with the number of the grooves 22 formed in the height direction.

도 4는 상술한 과정을 거쳐 구성된 멀티 칩의 사시도로서, 1쌍의 서브 기판(21)과 다수의 칩들(30)로 이루어진 하나의 멀티 칩(40)을 도시하고 있다. 다수의 칩(30)은 양측의 2개의 서브 기판(21)에 접속되며, 따라서 다수의 칩들(30)은 2개의 서브 기판(21) 사이에서 적층형태로 실장된다.4 is a perspective view of a multi-chip configured through the above-described process, and shows a multi-chip 40 composed of a pair of sub-substrates 21 and a plurality of chips 30. The plurality of chips 30 are connected to two sub-substrates 21 on both sides, so that the plurality of chips 30 are mounted in a stacked form between the two sub-substrates 21.

도 5는 본 고안에 따른 3차원 구조의 멀티 칩 메모리 모듈의 정면도로서, 도 4에 도시된 다수의 멀티 칩들(40)을 메인 기판(50)에 실장한 상태를 도시한다.FIG. 5 is a front view of a multi-chip memory module having a three-dimensional structure according to the present invention, and shows a state in which a plurality of multi-chips 40 shown in FIG. 4 are mounted on a main board 50.

1쌍의 서브 기판(21)사이에 적층형태로 위치한 다수의 칩들(30)은 각 서브 기판(21)에 전기적으로 접속되어 하나의 멀티 칩(40)을 형성하며, 멀티 칩들(40)은 서브 기판(21)들의 하단의 접속선(도 2(a) 및 도 2(b)의 23A)들을 통하여 메인 기판(50)에 접속된다. 한편, 각 서브 기판(21) 하단의 접속선들(23A)은 핀(pin) 또는 볼(ball)형태로 구성할 수도 있음은 물론이다. 결과적으로 각 멀티 칩(40)을 구성하는 다수의 칩들(30)은 메인 기판(50)에 전기적으로 접속되어짐은 물론이다.The plurality of chips 30 stacked between the pair of sub-substrates 21 are electrically connected to each sub-substrate 21 to form one multi-chip 40, and the multi-chips 40 are It is connected to the main board | substrate 50 through the connection line (23A of FIG. 2 (a) and FIG. 2 (b)) of the lower end of board | substrate 21. FIG. On the other hand, the connection lines 23A at the bottom of each sub-substrate 21 may be configured in the form of pins or balls. As a result, the plurality of chips 30 constituting each of the multi-chips 40 are electrically connected to the main substrate 50.

도 4 및 도 5에 도시된 바와같이 멀티 칩 모듈(50)을 구성하는 단일 멀티 칩(40)에는 다수의 칩들(30)이 양 서브 기판(21)에 높이 방향으로 실장되어 있어 고집적화 및 고성능화를 실현할수 있음은 물론이다.As shown in FIG. 4 and FIG. 5, in the single multi chip 40 constituting the multi chip module 50, a plurality of chips 30 are mounted on both sub-substrates 21 in the height direction to achieve high integration and high performance. Of course it can be realized.

이상과 같은 본 고안은 도 5에 도시된 바와같이 한정된 면적을 갖는 메인 기판상에 다수의 칩을 실장함으로서 모듈의 고집적화 및 고성능화를 실현할수 있다. 또한, 이러한 구조를 갖는 멀티 칩 모듈을 이용함으로서 메인 보드에 형성되어 지는 슬롯의 수 및 공간을 획기적으로 감소시킬 수 있으며, 조립과정도 일반적인 방법인 솔더링 방법 등을 이용함으로서 단순화 할수 있다.The present invention as described above can realize a high integration and high performance of the module by mounting a plurality of chips on the main substrate having a limited area as shown in FIG. In addition, the use of a multi-chip module having such a structure can dramatically reduce the number and space of slots formed in the main board, and the assembly process can be simplified by using a general soldering method.

Claims

At least one pair of sub-substrates,

At least one multichip memory module mounted in a stacked form between the sub-substrates such that at least one chip is mounted and electrically connected to the sub-substrate;

And a main board on which the multi-chip memory module is mounted and the chip is electrically connected to a connection pin formed at one end of the multi-chip memory module.

The method of claim 1,

Each of the sub-substrates has a plurality of grooves arranged on one surface thereof in a uniform shape, and a surface of each of the sub-substrates is coated with a conductive material. Multi-chip memory module having a three-dimensional structure characterized in that the connection.