KR19990081022A - Liquid crystal display device driving circuit for reducing power consumption - Google Patents
Liquid crystal display device driving circuit for reducing power consumption Download PDFInfo
- Publication number
- KR19990081022A KR19990081022A KR1019980014684A KR19980014684A KR19990081022A KR 19990081022 A KR19990081022 A KR 19990081022A KR 1019980014684 A KR1019980014684 A KR 1019980014684A KR 19980014684 A KR19980014684 A KR 19980014684A KR 19990081022 A KR19990081022 A KR 19990081022A
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- data
- gate
- thin film
- data signal
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
화상 정보가 저장된 데이터 신호를 수평 주사 시간을 주기로 반전시켜 출력하는 것으로서, 수평 주사 시간의 처음 일정 시간동안은 하이 임피던스 상태의 데이터 신호를 출력하는 소스 구동부와; 상기 데이터 신호를 입력받아 화상을 표시하는 다수의 화소 전극과; 게이트 전극으로 입력되는 게이트 신호에 따라 상기 화소 전극에 상기 데이터 신호가 인가되는 것을 제어하는 다수의 박막 트랜지스터와; 상기 소스 구동부에서 입력되는 데이터 신호를 상기 박막 트랜지스터에 전달하는 다수의 데이터 라인과; 게이트 구동부에서 입력되는 상기 게이트 신호를 상기 박막 트랜지스터에 전달하는 다수의 게이트 라인과; 데이터 라인에 연결되며, 수평 주사 시간의 처음 일정 시간 동안 외부에서 공급되는 전압에 의해 턴온되어 각 데이터 라인을 쇼트시키는 스위칭부를 포함하는 액정표시장치의 구동회로는 데이터 라인을 로우 상태에서 하이 상태로 또는 하이상태에서 로우상태로 반전시키는 수평 주사 시간의 일정 시간 동안 각 데이터 라인을 쇼트시켜 로우 상태인 데이터 라인에 형성된 기생 용량을 일정 용량만큼 충전 또는 방전시킨 후에 로우 상태인 데이터 라인에 인가되는 데이터 신호를 반전시키므로 데이터 라인에 형성된 기생 용량에서 소비되는 전류가 감소하여 효과가 있다.A source driver for outputting a data signal in a high impedance state for a first predetermined period of time of a horizontal scanning time, A plurality of pixel electrodes receiving the data signal and displaying an image; A plurality of thin film transistors for controlling application of the data signal to the pixel electrodes according to a gate signal input to the gate electrode; A plurality of data lines for transmitting a data signal input from the source driver to the thin film transistor; A plurality of gate lines for transmitting the gate signal input from the gate driver to the thin film transistor; The driving circuit of the liquid crystal display device includes a switching unit connected to the data line and turned on by a voltage supplied from the outside for a first predetermined time of the horizontal scanning time to short each data line, The data lines are short-circuited for a certain period of the horizontal scanning time for inverting from the high state to the low state to charge or discharge the parasitic capacitance formed in the data line in the low state by a predetermined capacitance, So that the current consumed in the parasitic capacitance formed in the data line is reduced.
Description
이 발명은 소비전력을 줄이기 위한 액정표시장치 구동회로에 관한 것으로, 더욱 상세하게 설명하면, 박막 트랜지스터 액정표시장치(thin film transistor-liquid crystal display : TFT-LCD)의 소비전력을 줄이는 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device driving circuit for reducing power consumption and, more particularly, to a driving circuit for reducing power consumption of a thin film transistor liquid crystal display (TFT-LCD) will be.
액정표시장치는 게이트(gate) 구동부에서 출력되는 고전압의 게이트 신호가 게이트 라인을 통해 게이트 전극에 인가되면 TFT가 온 상태로 되고, 이때 소스(source) 구동부에서 데이터 라인을 통해 소스 전극에 인가하는 데이터 신호가 드레인(drain) 전극에 연결된 화소 전극과 유지 용량 전극에 충전됨으로써 화상 정보를 표시하는 장치이다.In a liquid crystal display device, when a high-voltage gate signal outputted from a gate driver is applied to a gate electrode through a gate line, a TFT is turned on. At this time, data to be applied to a source electrode through a data line in a source driver A signal is charged in the pixel electrode connected to the drain electrode and the storage capacitor electrode to display image information.
도1은 종래의 액정표시장치의 패널 구조의 등가 회로를 나타낸 것으로서, 도1에 도시된 바와 같이, 소스 구동부(10)에서 출력되는 데이터 신호를 전달하는 데이터 라인(D1, D2, ... , Di)과 데이터 신호가 각 화소에 인가되는 것을 제어하기 위해 게이트(gate) 구동부(20)에서 출력되는 게이트 신호를 전달하는 게이트 라인(G1, G2, ... , Gj-1, Gj)이 액정 패널위에 서로 교차하게 형성되어 있으며, 게이트 전극이 각 게이트 라인(G1, G2, ... , Gj-1, Gj)과 연결되고 소스 전극이 각 데이터 라인(D1, D2, ... , Di)에 연결된 다수의 TFT가 형성되어 있다. 각 TFT의 드레인(drain) 전극에는 데이터 신호를 충전하는 화소 전극과 유지 용량 전극이 연결되 있는데, 도1에는 화소 전극은 액정 커패시터(liquid crystal capaciptor, Clc)로 유지 용량 전극은 유지 커패시터(storage capacitor, Cst)로 도시되어 있다.FIG. 1 shows an equivalent circuit of a panel structure of a conventional liquid crystal display device. As shown in FIG. 1, a data line D 1 , D 2 ... (G 1 , G 2 , ..., Gj-1, ..., Gj) for transferring a gate signal output from the gate driver 20 to control the application of a data signal to each pixel, Gj are formed on the liquid crystal panel so that the gate electrodes are connected to the gate lines G 1 , G 2 , ..., Gj-1, Gj and the source electrodes are connected to the data lines D 1 , D 2 , ..., Di) are formed. A pixel electrode and a storage capacitor electrode for charging a data signal are connected to a drain electrode of each TFT. In FIG. 1, a pixel electrode is a liquid crystal capacitor (Clc), and a storage capacitor electrode is a storage capacitor , Cst).
각각의 데이터 라인에는 기생 용량과 저항들이 형성되어 있는데, 데이터 라인에 형성된 기생 용량과 저항의 등가 회로는 일반적인 RC 직렬 회로와 동일하다.Parasitic capacitances and resistors are formed in each data line. The equivalent circuit of the parasitic capacitance and the resistance formed in the data line is the same as a general RC serial circuit.
도2a는 일반적인 RC 직렬 회로도이고, 도2b는 도2a에 도시된 RC 직렬 회로의 응답 특성에 대한 파형도로서, 일반적인 RC 직렬 회로에서의 소비 전류는 하기 수식 1과 같다.FIG. 2A is a general RC series circuit diagram, and FIG. 2B is a waveform diagram for a response characteristic of the RC series circuit shown in FIG. 2A. The consumption current in a general RC series circuit is shown in Equation 1 below.
여기에서, I(t) : 입력 전류, C : 커패시터의 용량, Vc(t) : 출력 전압이다.Where I (t) is the input current, C is the capacitance of the capacitor, and Vc (t) is the output voltage.
일반적인 RC 직렬 회로에서의 평균소비전류는 수학식 1의 I(t)를 0 ≤ t ≤ T 구간에 대해서 적분하여 구하며 하기의 수학식 2와 같다.The average current consumption in a general RC series circuit is obtained by integrating I (t) of Equation 1 over the interval of 0 t t T T, and is expressed by Equation 2 below.
여기에서, Iave : 평균 소비 전류, C : 커패시터의 용량, Vc(T) : t = T 일 때 커패시터에 충전되어 있는 Vc(t)의 최종치, Vc(0) : t = 0 일 때 커패시터에 충전되어 있는 Vc(t)의 초기치이다.Vc (t) is the final value of Vc (t) charged in the capacitor when t = T, Vc (0) is the capacitance of the capacitor when t = 0, Iave is the average current consumption, C is the capacitance of the capacitor, Is the initial value of Vc (t) charged.
이와 같은 액정표시장치를 구동하는 방식에는 칼럼 인버젼(column inversion)이나 도트 인버젼(dot inversion)과 같이 대향 전극에는 직류 전압을 인가하고 화소 전극에는 수평 동기(horizontal scanning) 시간을 주기로 극성이 반전되는 데이터 전압을 인가하여 구동하는 방식과 라인 인버젼(line inversion)과 같이 대향 전극에 교류 전압을 인가하고 화소 전극에는 수평 동기 시간을 주기로 극성이 반전되는 데이터 전압을 인가하여 구동하는 방식이 있다.In the method of driving such a liquid crystal display device, a direct current voltage is applied to the opposite electrode such as a column inversion or a dot inversion, and the polarity of the pixel electrode is reversed And a method of applying an alternating voltage to the opposite electrode such as a line inversion and a driving method of applying a data voltage having a reversed polarity to the pixel electrode at a period of a horizontal synchronization time.
이때, 칼럼 인버젼이나 도트 인버젼 방식은 인접한 데이터 라인에 인가되는 데이터 전압이 각각 반대 극성을 갖도록 인가되므로 소스 구동부에서 데이터 라인에 인가하는 데이터 신호의 전압 범위가 넓어지면 데이터 라인에 형성된 RC 직렬 회로에서의 평균 소비 전류가 증가한다.At this time, since the column voltage version or the dot inversion method is applied so that the data voltages applied to the adjacent data lines have opposite polarities, when the voltage range of the data signal applied to the data lines in the source driver becomes wider, The average current consumption at the < / RTI >
이하, 데이터 신호의 전압 범위에 따라 데이터 라인에 형성된 RC 직렬 회로에서의 평균 소비 전류를 설명하면 다음과 같다.Hereinafter, the average current consumption in the RC serial circuit formed on the data line according to the voltage range of the data signal will be described.
도3은 종래의 액정표시장치의 액정 패널의 대향 전극과 데이터 라인에 인가되는 전압의 파형도로서, 도3에 도시된 바와 같은 진폭(VL∼VH)을 갖는 데이터 신호가 수평 주사 시간 동안 데이터 라인에 인가되면, 데이터 라인에 형성된 RC 직렬 회로에서의 평균 소비 전류는 상기 수학식 2에 의해 하기 수학식 3과 같이 나타낼 수 있다.FIG. 3 is a waveform diagram of voltages applied to opposing electrodes and data lines of a liquid crystal panel of a conventional liquid crystal display device, in which a data signal having amplitudes (V L to V H ) as shown in FIG. 3 is applied during a horizontal scanning time When applied to the data line, the average current consumption in the RC serial circuit formed on the data line can be expressed by the following equation (3) according to Equation (2).
여기에서, Iave1: 평균 소비 전류, C : 기생 용량, VH: t = TH일 때 C에 충전되어 있는 최종값, VL: t = 0 일 때 C에 충전되어 있는 초기값이다.Here, Iave 1 : average current consumption, C: parasitic capacitance, V H : final value charged to C when t = T H , and V L : initial value charged to C when t = 0.
따라서, 종래의 기술은 칼럼 인버젼이나 도트 인버젼 방식으로 액정표시장치를 구동하는 경우에 데이터 신호의 진폭이 커지면 데이터 신호의 극성을 수평 주사 시간을 주기로 반전시킬 때 기생 용량과 저항에 의해 데이터 라인에 형성된 RC 직렬 회로에서 소비되는 전류가 증가하는 문제점이 있다.Accordingly, when the amplitude of a data signal is increased in the case of driving a liquid crystal display device in a column-inversion or a dot-inversion mode, the conventional technique has a problem in that when the polarity of a data signal is inverted by a horizontal scanning time, There is a problem that the current consumed in the RC series circuit formed in the semiconductor device increases.
그러므로, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로 인접한 데이터 라인 사이에 TFT를 형성한 후, 매 수평 주사 시간의 처음 일정 시간동안 TFT를 제어하여 인접한 데이터 라인을 쇼트(short)시킴으로써 데이터 신호의 전압 진폭을 감소시켜 반전시 데이터 라인에 형성된 RC 직렬회로에서 소비되는 전류를 줄이기 위한 것이다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to solve the above-mentioned problems of the prior art by forming TFTs between adjacent data lines and then controlling the TFTs during the first predetermined time of each horizontal scanning time to short- To reduce the voltage amplitude of the data signal to reduce the current consumed in the RC serial circuit formed in the data line in the inversion.
도1은 종래의 액정표시장치의 패널 구조의 등가 회로도이고,1 is an equivalent circuit diagram of a panel structure of a conventional liquid crystal display device,
도2a는 일반적인 RC 직렬 회로도이고,2A is a general RC series circuit diagram,
도2b는 도2a에 도시된 RC 직렬 회로의 응답 특성에 대한 파형도이고,2B is a waveform diagram for a response characteristic of the RC series circuit shown in FIG. 2A,
도3은 종래의 액정표시장치의 액정 패널의 대향 전극과 데이터 라인에 인가되는 신호의 파형도이고,3 is a waveform diagram of a signal applied to a common electrode and a data line of a liquid crystal panel of a conventional liquid crystal display device,
도4는 이 발명의 제1실시예에 따른 액정표시장치의 액정 패널의 등가 회로도이고,4 is an equivalent circuit diagram of a liquid crystal panel of a liquid crystal display device according to the first embodiment of the present invention,
도5는 이 발명의 제2실시예에 따른 액정표시장치의 액정 패널의 등가 회로도이고,5 is an equivalent circuit diagram of a liquid crystal panel of a liquid crystal display device according to a second embodiment of the present invention,
도6은 이 발명의 제1, 제2실시예에서 데이터 라인에 인가되는 데이터 신호의 파형도이다.6 is a waveform diagram of a data signal applied to a data line in the first and second embodiments of the present invention.
상기 목적을 달성하기 위한 구성은,According to an aspect of the present invention,
화상 정보가 저장된 데이터 신호를 수평 주사 시간을 주기로 반전시켜 출력하는 것으로서, 수평 주사 시간의 처음 일정 시간동안은 하이 임피던스 상태의 데이터 신호를 출력하는 소스 구동부와;A source driver for outputting a data signal in a high impedance state for a first predetermined period of time of a horizontal scanning time,
상기 데이터 신호를 입력받아 화상을 표시하는 다수의 화소 전극과;A plurality of pixel electrodes receiving the data signal and displaying an image;
게이트 전극으로 입력되는 게이트 신호에 따라 상기 화소 전극에 상기 데이터 신호가 인가되는 것을 제어하는 다수의 박막 트랜지스터와;A plurality of thin film transistors for controlling application of the data signal to the pixel electrodes according to a gate signal input to the gate electrode;
상기 소스 구동부에서 입력되는 데이터 신호를 상기 박막 트랜지스터에 전달하는 다수의 데이터 라인과;A plurality of data lines for transmitting a data signal input from the source driver to the thin film transistor;
게이트 구동부에서 입력되는 상기 게이트 신호를 상기 박막 트랜지스터에 전달하는 다수의 게이트 라인과;A plurality of gate lines for transmitting the gate signal input from the gate driver to the thin film transistor;
데이터 라인에 연결되며, 수평 주사 시간의 처음 일정 시간 동안 외부에서 공급되는 전압에 의해 턴온되어 각 데이터 라인을 쇼트시키는 스위칭부를 포함한다.And a switching unit connected to the data line and turned on by a voltage supplied from the outside for a first predetermined time of the horizontal scanning time to short each data line.
이하, 상기 구성에 의한 이 발명의 실시예를 첨부된 도면을 참조로 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도4는 이 발명의 제1실시예에 따른 액정표시장치의 액정 패널의 등가 회로도이고,4 is an equivalent circuit diagram of a liquid crystal panel of a liquid crystal display device according to the first embodiment of the present invention,
도5는 이 발명의 제2실시예에 따른 액정표시장치의 액정 패널의 등가 회로도이고,5 is an equivalent circuit diagram of a liquid crystal panel of a liquid crystal display device according to a second embodiment of the present invention,
도6은 이 발명의 제1, 제2실시예에 따른 데이터 신호의 파형도이다.6 is a waveform diagram of a data signal according to the first and second embodiments of the present invention.
도4에 도시된 바와 같이, 이 발명의 제1실시예에 따른 액정표시장치의 액정 패널에는 소스 구동부(10)에서 수평 주사 시간(t = 0 ∼ t = TH)의 처음 일정 시간동안(t = 0 ∼ t = t1) 하이 임피던스 상태로 출력되는 데이터 신호나, 일정 시간(t = t1 ∼ t = TH) 동안 하이 상태 VH(또는 로우 상태 VL)로 출력되는 데이터 신호를 전달하는 데이터 라인(D1, D2, ... , Di)과 데이터 신호가 각 화소에 인가되는 것을 제어하기 위해 게이트 구동부(20)에서 출력하는 게이트 신호를 전달하는 게이트 라인(G1, G2, ... , Gj-1, Gj)이 서로 교차하여 형성되어 있으며, 게이트 라인과 데이터 라인에 의해 구분되는 각각의 화소 영역에는 게이트 전극이 각 게이트 라인(G1, G2, ... , Gj-1, Gj)과 연결되고 소스 전극이 각 데이터 라인(D1, D2, ... , Di)에 연결된 다수의 TFT가 형성되어 있다. 각 TFT의 드레인 전극에는 데이터 신호를 충전하는 화소 전극과 유지 용량 전극이 연결되어 있는데, 도4에서는 화소 전극은 액정 커패시터(Clc)로 유지 용량 전극은 유지 커패시터(Cst)로 도시되어 있다.4, in the liquid crystal panel of the liquid crystal display according to the first embodiment of the present invention, in the source driver 10, the first and second scan periods t (t = 0 to t = T H ) = data 0 ~ t = t1) the high data signal is output to the high impedance state, or a period of time (t = t1 ~ t = t H) high level V H (or pass the data signal output to the low level V L) while lines (D 1, D 2, ... , Di) and a data signal, the gate lines for transmitting a gate signal output from the gate driver 20, for controlling is applied to each pixel (G 1, G 2,. .., Gj-1, Gj) this is formed by crossing each other, each pixel region delimited by the gate lines and data lines, the gate electrode, each gate line (G 1, G 2, ... , Gj- 1, Gj) and a source electrode is connected to each data line (D 1 , D 2 , ..., Di). A pixel electrode for charging a data signal and a storage capacitor electrode are connected to a drain electrode of each TFT. In FIG. 4, a pixel electrode is shown as a liquid crystal capacitor Clc, and a storage capacitor electrode is shown as a storage capacitor Cst.
그리고 각 데이터 라인(D1, D2, ... , Di)의 끝단부에 소스 전극이 연결된 다수의 박막 트랜지스터(100)가 형성되어 있는데, 각 박막 트랜지스터(100)의 드레인 전극은 모두 하나의 선으로 연결되고 게이트 전극은 외부 전원(Vs)에 연결되어 있다. 외부 전원(Vs)은 수평 주사 시간(t = 0 ∼ t = TH)의 처음 일정 시간동안(t = 0 ∼ t = t1) 상기 박막 트랜지스터(100)에 하이 상태의 전압을 인가한다. 그러면 상기 박막 트랜지스터(100)에 의해 i 번째 데이터 라인과 i+1 번째 데이터 라인이 쇼트되어 박막 트랜지스터(100)의 소스 전극과 드레인 전극을 통해 i 번째 데이터 라인과 i+1 번째 데이터 라인간에 전하가 이동하고, 이로 인해 각 데이터 라인에 형성된 기생 용량의 충전 전위가 (VH+ VL)/2로 같게 된다. 이때(t = 0 ∼ t = t1) 소스 구동부(10)의 출력 상태는 하이 임피던스 상태이다.A plurality of thin film transistors 100 each having a source electrode connected to the end of each data line D 1 , D 2 , ..., Di are formed. The drain electrodes of the thin film transistors 100 And the gate electrode is connected to the external power supply Vs. The external power supply Vs applies a high voltage to the thin film transistor 100 during the first predetermined time (t = 0 to t = t1) of the horizontal scanning time (t = 0 to t = T H ). Then, the i-th data line and the (i + 1) -th data line are short-circuited by the thin film transistor 100, so that charge is generated between the i-th data line and the (i + 1) -th data line through the source electrode and the drain electrode of the TFT 100 So that the charging potential of the parasitic capacitance formed on each data line becomes equal to (V H + V L ) / 2. At this time (t = 0 to t = t1), the output state of the source driver 10 is in the high impedance state.
더욱 상세하게 설명하면, 도6에 도시된 바와 같이, i+1 번째 데이터 라인에 인가하는 데이터 신호는 하이 상태 VH(또는 로우 상태 VL)로 반전시키고 i 번째 데이터 라인에 인가하는 데이터 신호는 로우 상태 VL(또는 로우 상태 VH)로 반전시키기 위한 수평 주사 시간(t = 0 ∼ t = TH)의 처음 일정 시간동안(t = 0 ∼ t = t1), 소스 구동부(100)에서 출력되는 데이터 신호는 하이 임피던스 상태이고 외부 전원(Vs)에서 상기 박막 트랜지스터(100)의 게이트 전극에 인가되는 전압은 하이 상태이다.More specifically, as shown in FIG. 6, the data signal applied to the (i + 1) th data line is inverted to the high state V H (or the low state V L ) and the data signal applied to the (T = 0 to t = t1) of the horizontal scanning time (t = 0 to t = T H ) for inverting the low state V L (or the low state V H ) And the voltage applied to the gate electrode of the thin film transistor 100 in the external power supply Vs is in the high state.
따라서, 상기 박막 트랜지스터(100)가 턴온되어 i+1 번째 데이터 라인과 i 번째 데이터 라인이 쇼트되어 하이 상태 VH인 i 번째(또는 i+1 번째) 데이터 라인에 형성된 기생 용량의 충전 전하가 로우 상태 VL인 i+1 번째(또는 i 번째) 데이터 라인에 형성된 기생 용량에 이동하여 i+1 번째 데이터 라인과 i 번째 데이터 라인에 형성된 기생 용량의 충전 전위가 (VH+ VL)/2로 같아진다.Accordingly, the thin film transistor 100 is turned on (i + 1) th data line and the i th data line is short high level V H of the i-th (or i + 1-th) the electric charge charged in the parasitic capacitance low formed in the data line state V L of i + 1-th (or i-th) moves to the parasitic capacitance formed in the data line and the charge potential of the parasitic capacitance formed at the i + 1-th data line and the i-th data line (V H + V L) / 2 .
이후, 외부 전원(Vs)으로부터 게이트 전극에 로우 상태의 전압이 인가되어 상기 박막 트랜지스터(100)가 턴오프되고, 소스 구동부(100)에서 i+1 번째 데이터 라인과 i 번째 데이터 라인에 인가되는 데이터 신호를 각각 하이 상태 VH와 로우 상태 VL로 반전시키기 위한 전압이 인가되면, 로우 상태 VL인 i+1 번째(또는 i 번째) 데이터 라인에 형성된 기생 용량이 일정 용량((VH+ VL)/2)만큼 충전되어 있어 i+1 번째(또는 i 번째) 데이터 라인에 인가되는 데이터 신호를 로우 상태 VL에서 하이 상태 VH로 반전시키기 위한 전압의 진폭이 (VH+VL)/2로 감소하므로 데이터 신호가 반전될 때 소비되는 평균 전류는 하기 수학식 4와 같이 종래의 평균 소비 전류(Iave1)보다 작아지게 된다.The thin film transistor 100 is turned off by applying a low voltage to the gate electrode from the external power source Vs so that the data applied to the (i + 1) th data line and the i th data line in the source driver 100 When the voltage for inverting the signal at each high level V H and the low level V L is applied, low level V L of i + 1-th (or i-th) a certain amount of parasitic capacitance formed in the data line ((V H + V L ) / 2) and the amplitude of the voltage for inverting the data signal applied to the (i + 1) th (or i) th data line from the low state V L to the high state V H is (V H + V L ) / 2, the average current consumed when the data signal is inverted becomes smaller than the conventional average current consumption Iave 1 as shown in Equation (4).
= 0.5
= 0.5
도5에 도시된 바와 같이, 이 발명의 제2실시예에 따른 액정표시장치의 액정 패널에는 게이트 라인(G1, G2, ... , Gj-1, Gj), 데이터 라인(D1, D2, ... , Di), TFT, 화소 전극 및 유지 용량 전극은 제1실시예와 동일하게 형성되어 있으며, i 번째 데이터 라인의 끝단부에 소스 전극이 연결되고 드레인 전극이 i+1 번째 데이터 라인에 연결되며, 게이트 전극이 외부 전원(Vs)에 연결된 다수의 박막 트랜지스터(200)가 형성되어 있다. 외부 전원(Vs)은 수평 주사 시간(t = 0 ∼ t = TH)의 처음 일정 시간동안(t = 0 ∼ t = t1) 상기 박막 트랜지스터(200)에 하이 상태의 전압을 인가한다. 그러면 상기 박막 트랜지스터(200)가 턴온되어 i 번째 데이터 라인과 i+1 번째 데이터 라인이 쇼트되어 박막 트랜지스터(200)의 소스 전극과 드레인 전극을 통해 i 번째 데이터 라인과 i+1 번째 데이터 라인간에 전하가 이동하게 되고, 이로 인해 각 데이터 라인에 형성된 기생 용량의 충전 전위가 같게 된다. 이때(t = 0 ∼ t = t1) 소스 구동부(10)의 출력은 하이 임피던스 상태이다.As shown in Figure 5, the gate lines of the liquid crystal panel LCD according to the second embodiment of this invention (G 1, G 2, ... , Gj-1, Gj), data lines (D 1, D 2 , ..., Di), a TFT, a pixel electrode, and a storage capacitor electrode are formed in the same manner as in the first embodiment. A source electrode is connected to the end of the i- A plurality of thin film transistors 200 connected to the data lines and the gate electrodes of which are connected to the external power source Vs are formed. The external power supply Vs applies a high voltage to the thin film transistor 200 during the first predetermined time period (t = 0 to t = t1) of the horizontal scanning time (t = 0 to t = T H ). Then, the thin film transistor 200 is turned on to short-circuit the i-th data line and the (i + 1) -th data line so that charges are accumulated between the ith data line and the i + 1-th data line through the source electrode and the drain electrode of the TFT 200 So that the charging potentials of the parasitic capacitances formed on the respective data lines become equal to each other. At this time (t = 0 to t = t1), the output of the source driver 10 is in a high impedance state.
더욱 상세하게 설명하면, 도6에 도시된 바와 같이, i+1 번째 데이터 라인에 인가하는 데이터 신호는 하이 상태 VH(또는 로우 상태 VL)로 반전시키고 i 번째 데이터 라인에 인가하는 데이터 신호는 로우 상태 VL(또는 로우 상태 VH)로 반전시키기 위한 수평 주사 시간(t = 0 ∼ t = TH)의 처음 일정 시간동안(t = 0 ∼ t = t1), 소스 구동부(10)에서 출력되는 데이터 신호는 하이 임피던스 상태이고 외부 전원(Vs)에서 상기 박막 트랜지스터(200)의 게이트 전극에 인가되는 전압은 하이 상태이다.More specifically, as shown in FIG. 6, the data signal applied to the (i + 1) th data line is inverted to the high state V H (or the low state V L ) and the data signal applied to the (T = 0 to t = t1) of the horizontal scanning time (t = 0 to t = T H ) for inverting the low state V L (or the low state V H ) And the voltage applied to the gate electrode of the thin film transistor 200 in the external power supply Vs is in a high state.
따라서, 상기 박막 트랜지스터(200)가 턴온되어 i+1 번째 데이터 라인과 i 번째 데이터 라인이 쇼트되어 하이 상태 VH인 i 번째(또는 i+1 번째) 데이터 라인에 형성된 기생 용량의 충전 전하가 로우 상태 VL인 i+1 번째(또는 i 번째) 데이터 라인에 형성된 기생 용량으로 이동하여 i+1 번째 데이터 라인과 i 번째 데이터 라인에 형성된 기생 용량의 충전 전위가 (VH+ VL)/2로 같아진다.Thus, the thin film transistor 200 is turned on (i + 1) th data line and the i th data line is short high level V H of the i-th (or i + 1-th) the electric charge charged in the parasitic capacitance low formed in the data line state V L of i + 1-th (or i-th) Back to the parasitic capacitance formed in the data line and the charge potential of the parasitic capacitance formed at the i + 1-th data line and the i-th data line (V H + V L) / 2 .
이후, 외부 전원(Vs)에서 게이트 전극에 로우 상태의 전압이 인가되어 상기 박막 트랜지스터(200)가 턴오프되고, 소스 구동부(10)에서 i+1 번째 데이터 라인과 i 번째 데이터 라인에 인가되는 데이터 신호를 각각 하이 상태 VH와 로우 상태 VL로 반전시키기 위한 전압을 인가하면, 로우 상태 VL인 i+1 번째 데이터 라인에 형성된 기생 용량이 일정 용량만큼 충전되어 있어 i+1 번째 데이터 라인에 인가되는 데이터 신호를 하이 상태 VH로 반전시키기 위한 전압의 진폭이 (VH+VL)/2로 감소하므로 데이터 신호가 반전될 때 소비되는 평균 전류가 상기 수학식 4와 같게 되어 종래의 평균 소비 전류(Iave1)보다 작아지게 된다.Thereafter, a low voltage is applied to the gate electrode of the external power supply Vs to turn off the thin film transistor 200. In the source driver 10, data applied to the i + 1-th data line and the i- And the signal is inverted to the high state V H and the low state V L , the parasitic capacitance formed in the (i + 1) -th data line in the low state V L is charged to a certain capacity, Since the amplitude of the voltage for inverting the applied data signal to the high state V H is reduced to (V H + V L ) / 2, the average current consumed when the data signal is inverted becomes equal to Equation (4) Becomes smaller than the consumption current (Iave 1 ).
따라서, 이 발명은 데이터 라인을 로우 상태에서 하이 상태로 또는 하이 상태에서 로우 상태로 반전시키는 수평 주사 시간의 일정 시간 동안 각 데이터 라인을 쇼트시켜 로우 상태인 데이터 라인에 형성된 기생 용량을 일정 용량만큼 충전 또는 방전시킨 후에 로우 상태인 데이터 라인에 인가되는 데이터 신호를 반전시키므로 데이터 라인에 형성된 기생 용량에서 소비되는 전류가 감소하여 효과가 있다.Therefore, the present invention shortens each data line for a predetermined time of the horizontal scanning time for inverting the data line from the low state to the high state or from the high state to the low state, and charges the parasitic capacitance formed in the data line in the low state Or the data signal applied to the data line in the low state after the discharge is inverted, the current consumed in the parasitic capacitance formed in the data line is reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980014684A KR19990081022A (en) | 1998-04-24 | 1998-04-24 | Liquid crystal display device driving circuit for reducing power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980014684A KR19990081022A (en) | 1998-04-24 | 1998-04-24 | Liquid crystal display device driving circuit for reducing power consumption |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990081022A true KR19990081022A (en) | 1999-11-15 |
Family
ID=65890500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980014684A KR19990081022A (en) | 1998-04-24 | 1998-04-24 | Liquid crystal display device driving circuit for reducing power consumption |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990081022A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928210B1 (en) * | 2003-06-20 | 2009-11-25 | 엘지디스플레이 주식회사 | LCD and its driving method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202157A (en) * | 1992-12-25 | 1994-07-22 | Sony Corp | Active matrix type liquid crystal display device |
| KR970007780A (en) * | 1995-07-18 | 1997-02-21 | 제프리 엘. 포만 | Device and method for driving liquid crystal display |
| KR970076461A (en) * | 1996-05-08 | 1997-12-12 | 구자홍 | A cross-talk compensation circuit of a liquid crystal display |
-
1998
- 1998-04-24 KR KR1019980014684A patent/KR19990081022A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202157A (en) * | 1992-12-25 | 1994-07-22 | Sony Corp | Active matrix type liquid crystal display device |
| KR970007780A (en) * | 1995-07-18 | 1997-02-21 | 제프리 엘. 포만 | Device and method for driving liquid crystal display |
| KR970076461A (en) * | 1996-05-08 | 1997-12-12 | 구자홍 | A cross-talk compensation circuit of a liquid crystal display |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928210B1 (en) * | 2003-06-20 | 2009-11-25 | 엘지디스플레이 주식회사 | LCD and its driving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624801B2 (en) | Display apparatus and portable electronic apparatus that can reduce consumptive power, and method of driving display apparatus | |
| US5798746A (en) | Liquid crystal display device | |
| US7215311B2 (en) | LCD and driving method thereof | |
| KR0123033B1 (en) | A method for driving liquid crystal display apparamethod for driving liquid crystal display apparatus tus | |
| US20080088575A1 (en) | Liquid crystal display | |
| JP2001282205A (en) | Active matrix type liquid crystal display device and method for driving the same | |
| KR101070125B1 (en) | Active matrix displays and drive control methods | |
| JPH08251518A (en) | Drive circuit | |
| JPH09134152A (en) | Liquid-crystal display device | |
| EP2219175B1 (en) | Driving circuit and voltage generating circuit and display using the same | |
| KR100877456B1 (en) | Display drive method, display element, and display | |
| KR100329406B1 (en) | Drive circuit for a lcd device | |
| JP3182350B2 (en) | Driving method of liquid crystal display | |
| KR100871366B1 (en) | Active matrix liquid crystal display device and method of driving such a device | |
| KR101750537B1 (en) | Circuit for common electrode voltage generation | |
| JP2005128101A (en) | Liquid crystal display device | |
| KR19990081022A (en) | Liquid crystal display device driving circuit for reducing power consumption | |
| US5943034A (en) | Method for driving a display device | |
| KR100640047B1 (en) | Liquid Crystal Display Device | |
| JP3160142B2 (en) | Liquid crystal display | |
| US7245296B2 (en) | Active matrix display device | |
| JPH08297302A (en) | Method for driving liquid crystal display device | |
| JPH07199157A (en) | Liquid crystal display device | |
| JP3176846B2 (en) | Driving method of liquid crystal display device | |
| KR100965824B1 (en) | Liquid crystal display and method for driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050914 Effective date: 20060714 |