KR19990012450A

KR19990012450A - 3차원 에러정정방법 및 그 장치

Info

Publication number: KR19990012450A
Application number: KR1019970035842A
Authority: KR
Inventors: 김병수
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-07-29
Filing date: 1997-07-29
Publication date: 1999-02-25
Also published as: US6247156B1; US20010016930A1; US6438727B2; CN1208926A; KR100265234B1; JPH11167778A; CN1118062C

Abstract

3차원 에러정정방법 및 그 장치는 HD-VCR등의 고압축시스템에서 채널에러정정을 강화하기 위한 것이다. 본 발명은 입력데이타영역과 에러정정처리영역 및 출력데이타영역으로 구분되는 메인메모리, 메인메모리에 구분되어진 세영역의 동작타이밍을 제어하기 위한 제어기, 메인메모리에 저장된 프레임단위의 입력데이타에서 인터리빙방식에 근거하여 선택한 데이타들로 형성되는 정보어에 대한 패리티가 부가된 부호어를 만드는 ECC3코덱, 및 ECC3코덱에 의해 에러정정처리된 데이타를 내·외부호 에러정정을 수행하는 ECC2/1코덱으로 구성된다. 따라서, 본 발명은 내·외부호 에러정정만 하던 종래에 비해서 추가적인 프레임단위의 에러정정을 수행하므로써 채널에서의 에러로 인한 화질열화를 개선할 뿐 만아니라 화면구성의 불가능사태를 방지할 수 있는 효과를 제공한다.

Description

3차원 에러정정방법 및 그 장치

본 발명은 3차원 에러정정방법 및 그 장치에 관한 것으로, 보다 상세하게는, 내·외부호 에러정정뿐만 아니라 프레임단위의 에러정정을 추가하여 3차원적으로 행함으로써 고압축 데이타에 대해 보다 정확한 에러의 검출과 정정이 가능하도록 에러정정능력을 강화시킨 3차원 에러정정방법 및 그 장치에 관한 것이다.

HD-VCR은 최근들어 개발경쟁이 한창 진행중인 고화질텔레비젼(HD-TV)에 대응하는 미국방식의 차세대 텔레비젼인 A-TV(Advanced Television) 방송을 녹화 및 재생할 수 있는 기기이다. 이는 SD-DVC(Standard-Digital Video Camcorder)의 채널처리부분을 공유하면서 MPEG Ⅱ로 압축된 데이타를 저장 및 재생할 수 있는 데이타저장부분으로써의 기능을 갖는다. 즉, HD-VCR은 MPEG Ⅱ규격에 맞추어 압축 부호화된 비트스트림의 데이타를 기록매체에 녹화하거나 재생함에 있어 내·외부호 에러정정(ECC1,ECC2) 및 디지탈 변복조를 수행하는 SD-DVC채널계의 처리를 동일하게 수행한다. 물론, NTSC방식의 경우 HD-VCR도 SD-DVC와 마찬가지로 1프레임의 데이타를 10개의 트랙에 나누어 기록하는 10세그먼트기록방식을 취하고 있어 테이프포맷도 동일하다.

그런데, 채널에서의 에러율은 SD-DVC나 HD-VCR이나 같지만, 화질과 화면 구성에서는 많은 차이를 보인다. SD-DVC에서는 약 1/5 정도의 압축이나, HD-VCR에서는 MPEG Ⅱ 고압축 가변장부호화를 사용하고 있기 때문에 SD-DVC에서 양호한 경우에도 HD-VCR에서는 심각한 화질열화 또는 화면구성 불가능의 상황도 발생할 수 있다. 채널에서의 에러가 내·외부호 에러정정에서 정정 불가능한 정도로 발생했을 때 화면구성에 심각한 영향을 미치며, 최악의 경우 화면 구성이 불가능한 상태가 오랫동안 이어질 수 있다.

따라서, 본 발명의 목적은 HD-VCR등의 고압축시스템에서 내·외부호 에러정정(ECC1,ECC2)에 부가적인 에러정정을 추가하여 3차원적으로 처리하므로써 에러정정능력을 강화할 수 있도록 한 3차원 에러정정방법을 제공함에 있다.

본 발명의 다른 목적은 전술한 3차원 에러정정방법을 구현한 장치를 제공함에 있다.

도 1은 본 발명이 적용된 HD-VCR을 나타내는 블록도,

도 2는 도 1 ECC3코덱을 나타내는 상세도,

도 3은 10트랙의 데이타를 인터리빙방식에 의해 선택하여 정보어를 만드는 과정을 설명하기 위한 도면,

도 4는 프레임, 트랙, 버스인에이블, 데이타, 클럭간의 관계를 나타내는 도면,

도 5는 도 2 ECC3코어에 의해 구성되는 부호어를 설명하기 위한 도면.

도 6은 도 2 각 구성의 동작타이밍도,

도 7은 도 2 메인메모리의 맵

도 8은 HD-VCR의 트랙포맷을 나타내는 도면.

도면의 주요부분에 대한 부호의 설명

10 : 트랜스코덱 20 : ECC3코덱

21 : 입력버퍼 22A∼22D : 메모리(SRAM)

23,25 : 스위치 24 : 메인메모리

26 : ECC코어 27 : 출력버퍼

28 : 제어기 30 : SD-DVC채널계

31 : ECC2/1코덱 32 : 디지탈변/복조기

33 : 녹화/재생기

이와 같은 목적들을 달성하기 위한 본 발명의 3차원 에러정정방법은, 기록 또는 재생하기 위한 디지탈데이타에 대해 에러정정을 수행하는 방법에 있어서, (1) 수신되는 디지탈데이타를 소정크기의 동기블록단위로 포맷변환하는 단계와, (2) 포맷변환된 동기블록단위 데이타에 대해 프레임단위로 에러정정을 수행하는 단계, 및 (3) 에러정정된 프레임단위 데이타에 대해 내·외부호 에러정정을 수행하는 단계를 포함한다.

본 발명의 다른 목적을 달성하기 위한 3차원 에러정정장치는, 기록 또는 재생하기 위한 디지탈데이타에 대해 에러정정을 수행하는 장치에 있어서, 수신되는 디지탈데이타를 소정크기의 동기블록단위로 포맷변환하고, 동기블록단위 데이타를 전송하기에 적합한 형태로 포맷변환하기 위한 트랜스코덱과, 동기블록단위 데이타에 대해 프레임단위로 에러정정인코딩을 수행하고, 프레임단위로 에러정정디코딩을 수행하는 ECC3, 및 프레임단위의 에러정정인코딩된 데이타에 대해 내·외부호 에러정정인코딩을 수행하여 기록하고, 기록된 데이타를 재생하여 내·외부호 에러정정디코딩을 수행하는 채널계를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

도 1은 본 발명이 적용된 HD-VCR의 블록도를 나타낸다. 도 1에 나타낸 HD-VCR은 수신되는 MPEG Ⅱ에 근거하여 압축 부호화된 비트스트림의 데이타를 입력받아 동기블록단위로 포맷변환하는 트랜스코덱(10)과, 디지탈데이타를 녹화하거나 재생하기 위하여 내·외부호 에러정정(ECC1,ECC2) 및 디지탈 변/복조등을 수행하는 SD-DVC채널계(30) 사이에 본 발명에 의해 제시된 ECC3코덱(20)이 추가로 포함된다. ECC3코덱(20)에 대한 보다 구체적인 구성은 도 2에 도시하였다.

도 2는 도 1 ECC3코덱(20)의 상세도를 나타낸다. 도 2에 나타낸 ECC3코덱(20)은 트랜스코덱(10)에 의해 변환된 동기블록단위 8비트데이타를 입력받아 16비트로 변환 출력하는 입력버퍼(21)와, 입력버퍼(21)의 출력데이타를 타이밍조절을 위하여 일시 저장하는 SRAM으로 된 메모리(22A)를 구비한다. ECC3코덱(20)은 또한, 소정 프레임분의 용량을 갖춘 SDRAM으로 된 메인메모리(24), 메인메모리(24)의 입출력을 조절하기 위한 스위치(23), 및 추가적인 프레임단위의 에러정정을 수행하는 ECC코어(26)를 구비한다. 물론, 메인메모리(24)은 FP(Fast Page) DRAM 또는 Rambus DRAM을 사용할 수 도 있다. 그리고, 스위치(23)와 ECC코어(26) 사이의 입출력을 조절하기 위한 다른 스위치(25), 스위치(23,25)와 ECC코어(26)의 출력데이타를 타이밍조절을 위하여 일시 저장하는 각각의 SRAM으로 된 메모리들(22B∼22D), 및 메모리(22D)를 통해 추가적인 프레임단위의 에러정정된 데이타를 입력받아 SD-DVC채널계(30)로 출력하는 출력버퍼(27)를 구비한다. 제어기(28)는 각 구성의 동작타이밍을 제어한다. 이러한 구성을 갖는 ECC3코덱(20)에 대한 동작을 도 3 내지 도 8를 참조하여 설명한다.

도 1 HD-VCR의 기록시, 트랜스코덱(10)은 방송국등으로부터 전송되는 MPEG Ⅱ 규격에 맞추어 압축 부호화된 비트스트림의 데이타를 수신하고, 수신된 MPEG Ⅱ 데이타스트림을 동기블록(sync block)단위로 포맷변환한다. 여기서, MPEG Ⅱ 데이타스트림에는 각각의 방송프로그램들이 188바이트의 패킷(packet)단위로 정열되어 있다. 트랜스코덱(10)은 2개의 패킷을 5개의 동기블록으로 변환한다. 즉, 트랜스코덱(10)은 각 패킷에 있는 동기신호 1바이트를 제거한 187바이트의 패킷 2개를 5개의 동기블록으로 구성하고, 동기블록 선단에 각각의 동기블록정보를 담고 있는 동기블록부가헤더(sync block extra header; sb_extra_header) 1바이트를 첨가하며, 패킷선단에 각각의 패킷정보를 담고 있는 타임스탬프부가헤더(time stamp extra header; tsp_extra_header) 3바이트를 첨가하여 총 385바이트의 동기블록 5개로 변환한다. 이때, 각 동기블록은 77바이트가 된다. 트랜스코덱(10)에 의해 변환된 동기블록단위 데이타는 ECC3코덱(20)에 공급된다.

ECC3코덱(20)의 입력버퍼(21)는 공급되는 동기블록단위 8비트데이타를 입력받아 메인메모리(24)의 데이타버스폭에 맞도록 16비트로 변환시켜 메모리(22A)로 출력한다. 메모리(22A)는 입력버퍼(21)로부터 동기블록단위 16비트데이타를 입력받아 저장한다. 여기서, 입력버퍼(21)와 메모리(22A)는 9㎒의 클럭으로 동작한다. 스위치(23)는 제어기(28)의 제어에 따라 입력타이밍상에서 절환접촉자가 제 2접점(b)과 절환접속되어 메모리(22A)로부터 읽혀지는 동기블록단위 16비트데이타를 메인메모리(24)로 출력한다. 메인메모리(24)는 동기블록단위 16비트데이타를 입력받기 위한 입력영역, 추가적인 프레임단위 에러정정(ECC3)을 수행하기 위한 ECC영역, 그리고 추가적인 프레임단위 에러정정(ECC3)된 데이타를 출력하기 위한 출력영역으로 구분하여 동작할 수 있도록 적어도 3프레임분의 용량을 가진다. 여기서, 입력영역과 ECC영역 및 출력영역은 메인메모리(24)상에 고정되는 것이 아니라 시간범위(time scope)상에서 계속하여 되풀이되는 것이다. 이러한 메인메모리(10)의 입력영역에 도 3에 보여지는 10트랙의 1프레임분 데이타가 모두 저장되면, 제어기(28)는 10트랙 전체의 데이타를 인터리빙(Interleaving)방식에 의해 선택하여 정보어를 형성한다. 도 3를 보면, t는 트랙번호로 0에서 9까지이며, 트랙페어번호(Trp)가 0에서 4까지일 때 짝수트랙은 [Trp*2]이고 홀수트랙은 [Trp*2+1]이다. s는 트랙에서 동기블록번호(sync block number in the track)로 21에서 155까지이며, b는 동기블록에서 바이트위치번호(byte position number in the sync block)로 6에서 81까지이다.

도 4는 프레임, 트랙, 버스인에이블, 데이타, 클럭간의 관계를 나타내는 도면이다. 도 4를 보면, 1프레임(Frame)동안 10트랙(Track)이 존재하고, 1트랙에는 많은 수의 버스인에이블(Bus enb)이 존재하여 버스인에이블이 하이(High)레벨인 구간에서 유효데이타(Valid Data)의 입출력시간으로 할당되며, 로우(Low)레벨인 구간에서 더미데이타(Dummy Data)영역으로 ECC처리를 위한 시간으로 할당된다.

제어기(28)의 제어하에 인터리빙방식에 근거하여 메인메모리(24)로 선택되어지는 정보어는 스위치(23)를 통해 다른 스위치(25)로 출력된다. 스위치(25)는 ECC타이밍상에서 절환접촉자가 제 4접점(d)과 절환접속되어 정보어를 메모리(22B)에 저장한다. 여기서, ECC3 수행을 위한 클럭은 9㎒의 입출력클럭보다 빠른 27 또는 36㎒ 클럭을 사용한다. ECC코어(26)는 메모리(22B)로부터 읽혀지는 정보어에 대해 추가적인 프레임단위 에러정정을 수행한다. ECC3 수행과정에 대해 구체적으로 설명한다.

일반적으로 에러정정용 코드로서 리드-솔로몬(Reed-Solomon; R-S)코드가 사용되고 있다. ECC3 에러정정용 코드로도 생성다항식이 g(X)=X⁸+X⁴+X³+X²+1로 주어지는 (135,125)의 R-S코드를 사용한다. 이때, 데이타다항식이 D(X)=D₁₂₄X¹²⁴+D₁₂₃X¹²³+ D₁₂₂X¹²²+………+D₁X+D₀이면 X¹⁰D(X)을 g(X)로 나눈 나머지는 다음의 식 1과 같게 된다.

P(X)=K₉X⁹+K₈X⁸+K₇X⁷+K₆X⁶+K₅X⁵+K₄X⁴+K₃X³+K₂X²+K₁X+K₀

따라서, 위의 식 1에 보여지는 계수들이 바로 에러정정을 위해 부가되는 패리티가 된다. 결국, 부호어(codeword) 다항식은 CW=D₁₂₄X¹²⁴+D₁₂₃X¹²³+D₁₂₂X¹²²+………+D₁X+D₀+K₉X⁹+K₈X⁸+K₇X⁷+K₆X⁶+K₅X⁵+K₄X⁴+K₃X³+K₂X²+K₁X+K₀으로 표현된다. 각 동기블록과 부호어의 관계는 도 5에 나타낸 바와 같으며, 다음의 식 2로 정의된다.

이처럼, ECC3에서는 부호어의 구성이 1프레임 즉, 10트랙 전체의 데이타를 일정한 규칙에 의해 선택하여 정보어로 삼고 이에 대한 패리티를 각 트랙에 흩뜨려 부호어를 구성하는 10트랙 인터리빙방식을 겸하고 있다. 즉, 1프레임 전체 ECC3에 760개의 부호어(codeword)가 있으며, 그 부호어와 ECC3블록구성과의 관계는 다음과 같이 정의된다.

codeword CWn : CWn[i]

b = (n-i) mod 76 + 6

s = i + 21

t = {n div 76 + i × 7} mod 10

여기서, n은 부호어번호(n=0..759), i는 부호어에서 바이트에 대한 인덱스를 나타내며, 76은 트랙당 부호어의 갯수이다.

이렇게 부호어를 구성하면 각 부호어들은 10트랙에 걸쳐 순차적으로 변하고, 동기블록(s)과 그 블록내의 바이트위치(b) 역시 순차적으로 증가하면서 부호어를 구성하게 된다. 물론, 순차적으로 증가하기는 하되 반드시 s=21, b=6부터 시작하는 것은 아니다.

ECC코어(26)에 의해 생성된 부호어들은 메모리(22C)에 저장되며, 메모리(22C)에 저장된 부호어들중 패리티는 스위치(23,25)를 통해 메인메모리(24)에 저장된다. 스위치(23)는 제어기(28)의 제어에 따라 출력타이밍상에서 절환접촉자가 제 3접점(c)과 절환접속되어 메인메모리(24)로부터 읽혀지는 ECC3 완료된 데이타를 메모리(22D)에 저장한다. 메모리(22D)에 저장된 ECC3 완료 데이타들은 출력버퍼(27)에 입력되고, 출력버퍼(27)는 ECC3 완료 데이타를 입력받아 뒷단의 SD-DVC채널계(30)로 전달하기 적합한 형태로 비트변환하여 출력한다. 여기서, 메모리들(22B∼22D)와 ECC코어(26) 및 출력버퍼(27)는 9㎒의 클럭으로 동작한다.

도 6은 도 2 각 구성의 동작타이밍도로서, 제어기(28)는 ECC3코덱(20)의 입출력클럭으로 9㎒를 사용하며, 내부적으로는 입출력클럭보다 높은 주파수를 사용한다. 이는 정해진 프레임내에서 입력, ECC 및 출력이 전부 완수되도록 하기 위함으로, ECC 부호어를 구성하기 위해 메인메모리(24)로부터 데이타를 읽어들일 때 10트랙 전체에서 랜덤하게 액세스하고 다시 ECC코어(26)의 출력을 메인메모리(24)에 저장할 때도 다른 행(row)과 열(colume)로 액세스해야 하기 때문이다. 제어기(28)는 버스인에이블신호를 9㎒ 사용할 때 84개 클럭단위로, 27㎒ 사용할 때 252개 클럭단위로 하이(H) 및 로우(L)를 반복하여 발생한다. 제어기(28)는 버스인에이블신호(Bus enb)의 하이(High)레벨구간 252개 클럭과 로우(Low)레벨구간내 126개 클럭동안 메인메모리(24)의 N-1번째 프레임에 대해 ECC인코딩을 위한 타이밍영역으로 할당하며, 버스인에이블신호(Bus enb)의 로우(Low)레벨구간내 나머지 126개 클럭중 63개 클럭동안 메인메모리(24)의 N번째 프레임에 대해 입력을 위한 타이밍영역으로 할당하고, 나머지 63개 클럭동안 N-2번째 프레임에 대해 출력을 위한 타이밍영역으로 할당한다. ECC인코딩을 위한 타이밍영역상에서 메인메모리(24)는 저장된 N-1번째 프레임에 대해 앞서 설명한 바와 같은 인터리빙방식에 근거하여 형성되는 125바이트의 정보어를 읽어내어 메모리(22B)에 저장한다. 이때, 약간의 시간지연을 갖고 메모리(22B)에 저장된 정보어는 ECC코어(26)에 인가되며, ECC코어(26)에 의해 생성된 135바이트의 부호어가 메모리(22C)에 저장된다. 다음 ECC인코딩을 위한 타이밍영역상에서 메모리(22C)에 저장된 부호어중 10바이트의 패리티가 메인메모리(24)에 저장된다. 이러한 과정을 반복수행하여 10트랙 전체의 데이타에 대한 ECC3을 수행한다.

도 7는 도 2 메인메모리(24)에 대한 메모리맵이다. 도 7를 보면, 메인메모리(24)은 3프레임분의 용량을 가지며, 각각의 프레임은 10개 트랙으로 되어 있고, 각 트랙은 패리티 10바이트, 정보어(sb0∼sb124) 125바이트, 그리고 76개의 부호어(여기서는, 16비트용 메모리이므로 38개로 나타냄)로 구성된다.

이러한 과정을 통해 ECC3 완료된 데이타들은 SD-DVC채널계(30)로 출력된다. SD-DVC채널계(30)의 ECC2/1코덱(31)은 추가적인 프레임단위 에러정정(ECC3)을 수행한 데이타에 대해서 통상의 내·외부호 에러정정(ECC1,ECC2)를 수행한 후 소정의 기록매체인 테이프에 기록가능하도록 디지탈변조하여 기록한다. 테이프에는 도 8에 나타낸 바와 같은 포맷으로 기록된다.

도 8은 HD-VCR의 트랙포맷을 나타내는 도면이다. 도 8를 보면, 각 트랙마다 ITI영역, 9개의 동기블록으로 이루어진 오디오(Audio)영역, 그 오디오영역에 추가된 5개의 동기블록으로 된 외부호에러정정코드(ECC2), 125개의 동기블록으로 이루어진 비디오(Video)영역, 그 비디오영역 선단에 추가된 2개의 동기블록으로 된 VAUX영역과 추가외부호에러정정코드(ECC3) 그리고 후단에 추가된 1개의 동기블록으로 된 VAUX영역과 외부호에러정정코드(ECC2), 서브코드영역으로 구성된다. 이러한 구성의 트랙포맷은 일반적인 SD-DVC에서 정의된 테이프의 트랙포맷과 일치하며, 단지 추가외부호에러정정코드(ECC3)가 포함된다.

위와 같은 HD-VCR의 재생시는 기록시의 역과정을 통해 복원하며, ECC3코덱(20)은 일정한 규칙으로 디코딩하여 에러를 정정한다. 에러정정된 동기블록단위 데이타에 대해서 트랜스코덱(10)은 패킷단위로 포맷변환하여 출력한다.

상술한 바와 같이 본 발명의 3차원 에러정정방법 및 그 장치는, 내·외부호 에러정정 이외에 추가적으로 프레임단위 에러정정을 수행하므로 HD-VCR등의 고압축시스템에서 디지탈데이타를 녹화하거나 재생시에 화질을 개선할 뿐 아니라 화면구성이 불가능한 사태를 방지할 수 있는 효과를 갖는다.

Claims

기록 또는 재생하기 위한 디지탈데이타에 대해 에러정정을 수행하는 방법에 있어서,

(1) 수신되는 디지탈데이타를 소정크기의 동기블록단위로 포맷변환하는 단계;

(2) 포맷변환된 동기블록단위 데이타에 대해 프레임단위로 에러정정을 수행하는 단계; 및

(3) 에러정정된 프레임단위 데이타에 대해 내·외부호 에러정정을 수행하는 단계를 포함하는 3차원 에러정정방법.
제 1항에 있어서, 상기 제 (1) 단계는 수신되는 디지탈데이타에서 2개의 패킷을 5개의 동기블록으로 변환시키는 것을 특징으로 하는 3차원 에러정정방법.
제 1항에 있어서, 상기 제 (2) 단계는

(2a) 동기블록단위 데이타를 입력받아 프레임단위로 저장하는 단계;

(2b) 프레임단위로 저장된 데이타들중 인터리빙방식에 근거하여 선택되는 데이타들로 정보어를 형성하는 단계; 및

(2c) 형성된 정보어에 대해 에러정정능력을 갖는 패리티를 부가하여 부호어를 생성하는 단계를 구비함을 특징으로 하는 3차원 에러정정방법.
제 3항에 있어서, 상기 제 (2c) 단계에 의해 생성되는 부호어는 다음과 같이 정의되는 위치로 배열됨을 특징으로 하는 3차원 에러정정방법.

b = (n-i) mod 트랙당부호어갯수 + 동기블록바이트위치시작번호

s = i + 동기블록시작번호

t = {(n div 트랙당부호어갯수) + (i×7)} mod 10

여기서, b는 동기블록의 바이트위치번호, s는 트랙에서 동기블록번호, t는 트랙번호, n은 부호어번호, i는 부호어의 바이트인덱스이다.
제 3항에 있어서, 상기 제 (2) 단계는 입출력을 위한 클럭과 에러정정수행을 위한 클럭이 서로 다른 주파수를 사용하는 것을 특징으로 하는 3차원 에러정정방법.
제 5항에 있어서, 상기 에러정정수행을 위한 클럭이 입출력클럭보다 높은 주파수를 사용하는 것을 특징으로 하는 3차원 에러정정방법.
기록 또는 재생하기 위한 디지탈데이타에 대해 에러정정을 수행하는 장치에 있어서,

수신되는 디지탈데이타를 소정크기의 동기블록단위로 포맷변환하고, 동기블록단위 데이타를 전송하기에 적합한 형태로 포맷변환하기 위한 트랜스코덱;

동기블록단위 데이타에 대해 프레임단위로 에러정정인코딩을 수행하고, 프레임단위로 에러정정디코딩을 수행하는 ECC3; 및

프레임단위의 에러정정인코딩된 데이타에 대해 내·외부호 에러정정인코딩을 수행하여 기록하고, 기록된 데이타를 재생하여 내·외부호 에러정정디코딩을 수행하는 채널계를 포함하는 3차원 에러정정장치.
제 7항에 있어서, 상기 ECC3코덱은

시간상으로 입력영역, 에러정정처리영역, 출력영역으로 구분하여 동작하는 메인메모리;

상기 메인메모리의 해당시간의 영역에 맞도록 데이타입출력을 조절하기 위한 스위치부;

상기 스위치부를 통해 메인메모리로부터 읽혀지는 소정단위 데이타에 대해 프레임단위로 에러정정능력을 갖는 패리티를 부가하는 ECC코어; 및

각 구성의 동작타이밍을 제어하기 위한 제어기를 구비함을 특징으로 하는 3차원 에러정정장치.
제 8항에 있어서, 상기 ECC3코덱은 동기블록단위 소정비트 데이타를 입력받아 상기 메인메모리의 데이타버스폭에 맞도록 비트 변환하여 출력하는 입력버퍼를 더 포함하는 3차원 에러정정장치.
제 8항에 있어서, 상기 메인메모리는 SDRAM으로 구성됨을 특징으로 하는 3차원 에러정정장치.
제 8항에 있어서, 상기 스위치부는

입력시간영역에서 동기블록단위 데이타를 상기 메인메모리에 전달하며, ECC시간영역에서 메인메모리로부터 읽혀지는 데이타를 입력받아 ECC코어에 전달하면서 ECC코어에 의해 부가된 패리티를 메인메모리의 패리티영역에 전달하고, 출력시간영역에서 메인메모리로부터 읽혀지는 에러정정처리된 데이타를 입력받아 채널계로 출력하는 제 1스위치; 및

상기 제 1스위치와 상기 ECC코어 사이에서 스위칭동작하는 제 2스위치를 구비함을 특징으로 하는 3차원 에러정정장치.
제 11항에 있어서, 상기 제 1스위치와 제 2스위치 각각의 입출력단에 연결되어 타이밍을 조절하는 다수의 메모리를 더 포함하는 3차원 에러정정장치.
제 11항에 있어서, 출력시간영역에서 상기 제 1스위치를 통해 출력되는 에러정정처리된 데이타를 입력받아 채널계로 전송하기 적합한 형태로 비트변환하여 출력하는 출력버퍼를 더 포함하는 3차원 에러정정장치.