KR19990011174A

KR19990011174A - Parallel Data Transmission Method in Fast Ethernet

Info

Publication number: KR19990011174A
Application number: KR1019970034159A
Authority: KR
Inventors: 현관용
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-07-22
Filing date: 1997-07-22
Publication date: 1999-02-18
Also published as: KR100442660B1

Abstract

본 발명은 데이터를 중재 계층에서 바이트 단위로 데이터를 조합하여 병렬 전송함으로서 데이터의 전송 효율과 빠른 전송 속도를 얻을 수 있도록 한, 고속 이더넷에서 데이터의 병렬 전송 방법에 관한 것으로, MAC계층에서 이더넷 프레임을 구성하는 과정, 상기 구성된 프레임을 수신하여 8 비트로 조합하는 과정, 상기 조합된 데이터를 M II 인터페이스를 통하여 PCS 계층으로 전달하는 과정, 상기 PCS 계층에서 수신된 데이터를 8비트/10비트 부호화 하는 과정, 상기 부호화된 데이터를 저장하는 10 비트의 송신 시프트 레지스터로 전송하는 과정, 상기 코딩된 10 비트의 데이터를 4쌍을 가지는 UTP5 케이블의 2개의 쌍을 통하여 병렬 송신하는 과정으로 이루어지는 송신 과정과;The present invention relates to a parallel transmission method of data in Fast Ethernet, by which data can be transmitted in parallel by combining data by byte in an arbitration layer, thereby obtaining an efficient transmission rate and a high data rate. Configuring, receiving and combining the configured frames into 8 bits, transferring the combined data to the PCS layer through the M II interface, encoding 8-bit / 10-bit encoding data received from the PCS layer, Transmitting the coded data to a 10-bit transmission shift register for storing the coded data, and transmitting the coded 10-bit data in parallel through two pairs of four pairs of UTP5 cables;

UTP 케이블 2개 쌍을 이용하여 이더넷 프레임을 수신하는 과정, 상기 수신한 프레임에서 2 비트씩을 수신하여 10 비트 시프트 레지스터에 저장하는 과정, 상기 저장된 10 비트의 데이터를 8비트로 복호화하는 과정, 상기 복호된 8 비트 데이터를 M II 인터페이스를 통하여 MAC 계층으로 전달하는 과정, 상기 수신된 이더넷 프레임에서 순수 데이터를 추출한 후 상위 LLC 계층으로 이루어지는 수신과정을 포함하여 이루어지는 것을 특징으로 한다.Receiving an Ethernet frame using two pairs of UTP cables, receiving two bits from the received frame and storing them in a 10-bit shift register, decoding the stored 10-bit data into 8 bits, and decoding And transmitting the 8-bit data to the MAC layer through the M II interface, extracting pure data from the received Ethernet frame, and then receiving the upper LLC layer.

Description

Parallel Data Transmission Method in Fast Ethernet

본 발명은 고속 이더넷(100base-TX Ethernet)에서 데이터의 병렬 전송 방법에 관한 것으로, 특히 데이터를 중재 계층(Reconciliation layer)에서 바이트 단위로 데이터를 조합하여 병렬 전송함으로서 데이터의 전송 효율과 빠른 전송 속도를 얻을 수 있도록 한, 고속 이더넷에서의 데이터의 병렬 전송 방법에 관한 것이다.The present invention relates to a parallel transmission method of data in high-speed Ethernet (100base-TX Ethernet), and in particular, by combining the data in parallel in the unit of data in the arbitration layer (Reconciliation layer) in parallel transmission of data transmission efficiency and fast transmission speed The present invention relates to a parallel transmission method of data in Fast Ethernet.

도 1 은 종래의 고속 이더넷에서의 데이터 전송 방법을 나타낸 것이다.1 shows a data transmission method in a conventional fast Ethernet.

종래의 데이터 송신방식에 따르면 사용자가 보낸 데이터(1)는, 일단 매체 액세스 제어(Medium Access Control : 이하 MAC이라 칭한다.)계층(2)에서 이더넷 프레임(3)으로 구성된다.According to the conventional data transmission method, the data 1 sent by the user is composed of an Ethernet frame 3 in the medium access control layer (hereinafter referred to as MAC) layer 2.

이더넷 프레임(3)은 송신단과 수신단 사이의 동기를 위하여 사용되는 프리엠블(preamble)과 프레임 전송되는 수신지의 주소를 나타내는 수신 주소부(Destination address: 이하 DA라 칭한다.), 송신지의 주소를 나타내는 송신 주소부(source address: 이하 SA라 칭한다.), 및 상기 DA, SA와 데이터 부분에 대한 에러를 검사하기 위한 프레임 에러 검사부(frame check sequence: 이하 FCS라 칭한다.)로 이루어져 있다.The Ethernet frame 3 is a preamble used for synchronization between a transmitting end and a receiving end, and a destination address (hereinafter referred to as DA) indicating an address of a destination to which a frame is transmitted, and a destination address. A source address (hereinafter referred to as SA), and a frame error check section (hereinafter referred to as FCS) for checking errors for the DA, SA and data portion.

상기와 같은 구성을 갖는 이더넷 프레임(3)은 중재 부계층(4)에서 4 비트의 니블(nibble)(5)로 조합된다. 상기 니블(5)은 1 바이트의 최하위 비트(Least Significant Bit)와 최상위 비트(Most Significant Bit)로 나뉘어 교대로 전송되게 된다.The Ethernet frame 3 having the above configuration is combined into a 4-bit nibble 5 in the arbitration sublayer 4. The nibble 5 is alternately transmitted by dividing the least significant bit and the most significant bit of one byte.

이렇게 조합된 니블(5) 단위의 데이터는 PCS(6)의 송신부로 옮겨진다. PCS(6)의 4비트/5비트 엔코더(Encoder)(7)에서 니블(5) 단위의 4 비트를 5비트의 부호로 변환하게 된다.The data in units of the nibbles 5 thus combined are transferred to the transmitter of the PCS 6. In the 4-bit / 5-bit encoder 7 of the PCS 6, 4 bits in the nibble 5 unit are converted into a 5-bit code.

상기 부호화된 5 비트 데이터는 송신 시프트 레지스터(TX shift register)(8)에서 한 비트씩 이동되면서 직렬로 송신되어진다.The encoded 5-bit data is transmitted in serial while being shifted by one bit in the TX shift register 8.

송신 시프트 레지스터(8)에서 송신되는 비트들은 PMA(Physical Medium Assitant)(9)와 PMD(Physical Medium Dependent)(10) 계층을 거쳐 RJ-45 잭(jack)과 UTP(Unshielded Twisted Pair) 케이블을 통하여 목적지로 전송되게 된다.The bits transmitted in the transmit shift register 8 are passed through the Physical Medium Assitant (PMA) (9) and Physical Medium Dependent (PMD) layers through an RJ-45 jack and an Unshielded Twisted Pair (UTP) cable. Will be sent to the destination.

수신시에는 상기 송신 과정의 역과정에 의해서 이루어진다.At the time of reception, the reverse process of the transmission process is performed.

UTP 케이블을 통하여 들어온 직렬 데이터는 PMD(9)와 PMA(10)를 거쳐서 PCS 계층(6)으로 전달된다. 이렇게 PCS 계층으로 들어온 데이터는 수신 시프트 레지스터(RX shift register)(11)에서 4비트/5비트 디코더(decoder)(12)에서 복호된다.Serial data coming through the UTP cable is delivered to the PCS layer 6 via the PMD 9 and the PMA 10. The data entered into the PCS layer is decoded by the 4-bit / 5-bit decoder 12 in the RX shift register 11.

여기서 수신 시프트 레지스터(11)를 사용하는 이유는 채널 활성화(channel activity)의 유무를 채널 활성화 검출기(channel activity detector)(13)에 공급하기 위함이다.The reason why the reception shift register 11 is used here is to supply the channel activity detector 13 with the presence or absence of channel activity.

복호화하는 과정은 데이터의 송신시와는 반대로 5 비트의 데이터를 4 비트로 역 부호화 하게 된다. 복호화된 4 비트의 데이터는 중대 부계층(4)으로 전달되어, 직렬로 변환된뒤, MAC 계층(2)으로 전달하게 된다.The decoding process inversely encodes 5-bit data into 4 bits as opposed to transmitting data. The decoded 4-bit data is transferred to the major sublayer 4, converted into serial, and then transferred to the MAC layer 2.

상기 MAC 계층(2)에서는 수신된 이더넷 프레임에서 프리엠블, DA, SA 그리고 FCS등을 제거한 뒤 순수한 데이터(15) 부분만을 추출하여 상위 LLC 계층으로 전달한다.The MAC layer 2 removes preambles, DAs, SAs, and FCSs from the received Ethernet frames, and extracts only the pure data 15 to be transmitted to the upper LLC layer.

상기와 같이 동작되는 종래 기술에 의한 고속 이더넷에서의 데이터 송수신은 4개의 쌍으로 이루어진 UTP 케이블 범주(category) 5를 이용하여 데이터를 직렬로 전송하게된다.Data transmission and reception in Fast Ethernet according to the prior art operating as described above is to transmit the data serially using the UTP cable category (5) consisting of four pairs.

데이터의 송수신이 직렬로 이루어지기 때문에 4 쌍 중에서 2 쌍만을 사용하게 된다. 즉 하나의 쌍은 송신용으로 사용되고, 다른 하나의 쌍은 수신용으로 사용되어 진다.Since data is transmitted and received in series, only two of four pairs are used. That is, one pair is used for transmission and the other pair is used for reception.

따라서 나머지 2 쌍은 사용되어지지 않기 때문에 전송로의 낭비가 발생하고, 직렬 전송을 사용하기 때문에 전송 속도가 떨어지는 문제점이 발생한다.Therefore, since the remaining two pairs are not used, a waste of transmission paths occurs, and a transmission rate decreases because serial transmission is used.

본 발명은 상기한 바와 같은 종래의 문제점들을 해결하기 위하여 창안된 것으로,The present invention was devised to solve the conventional problems as described above,

중재 계층에서 4 비트씩 전송하던 것을 8비트의 바이트 단위로 전송함으로서 데이터를 4 쌍중에 2 쌍을 송신으로, 나머지 2 쌍을 수신으로 사용하여 전송로의 효율을 높이고, 빠른 전송 속도를 얻을 수 있는 병렬 전송 방법을 제공하는 것을 목적으로 한다.By transmitting 4 bits in the mediation layer in 8-bit byte units, two pairs of data can be transmitted as four pairs, and the remaining two pairs can be used as a receiver to increase the efficiency of the transmission path and to obtain a high transmission speed. It is an object to provide a parallel transmission method.

도 1 은 종래의 고속 이더넷에서의 데이터의 전송 방법.1 is a method of transmitting data in a conventional fast Ethernet.

도 2 는 본 발명에 의한 고속 이더넷에서의 데이터 전송 방법.2 is a data transmission method in Fast Ethernet according to the present invention.

상기한 바와 같은 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,

MAC 계층에서 상위의 데이터를 이용하여 이더넷 프레임을 구성하는 과정, 상기 이더넷 프레임을 중재 계층으로 전송하는 과정, 상기 중재 계층에서 8비트/10비트 부호화 방법에 의해서 직렬 데이터를 병렬 데이터를 변환하는 과정, 상기 10 비트의 데이터를 수신하여 UTP 케이블 2 쌍을 이용하여 전송하는 과정으로 구성된 송신 과정과;Configuring an Ethernet frame using upper data in a MAC layer, transmitting the Ethernet frame to an arbitration layer, converting serial data into parallel data by an 8-bit / 10-bit encoding method in the arbitration layer, A transmission process comprising receiving the 10-bit data and transmitting the data using two pairs of UTP cables;

UTP 케이블 2 쌍을 이용하여 이더넷 프레임을 수신하는 과정, 상기 수신한 프레임을 10 비트의 수신 시프트 레지스터로 입력하는 과정, 상기 10 비트의 데이터를 8비트로 변환하는 과정, 상기 변환된 프레임을 수신하여 MAC 계층으로 전송하는 과정, 상기 이더넷 프레임에서 데이터 링크 헤더와 트레일러를 제거하여 상위 LLC 계층으로 전송하는 과정을 포함하여 구성된 수신과정으로 이루어진다.Receiving an Ethernet frame using two pairs of UTP cables, inputting the received frame into a 10-bit receiving shift register, converting the 10-bit data into 8-bit, receiving the converted frame and receiving a MAC Transmitting to the layer, and removing the data link header and the trailer from the Ethernet frame and transmitting to a higher LLC layer.

도 2 는 본 발명에 의한 고속 이더넷에서의 데이터의 병렬 전송 방법을 나타내는 도면이다.2 is a diagram illustrating a parallel transmission method of data in Fast Ethernet according to the present invention.

이하 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

송신의 경우는 MAC 계층(101)에서 상위의 데이터에 동기를 위한 프리앰블, 수신지 주소를 나타내는 SA와 수신지 주소를 나타내는 DA 및 프레임의 에러를 검출하는 기능을 하는 FCS 프레임을 추가하여 이더넷 프레임(109)을 구성한다.In the case of transmission, an Ethernet frame (FCS frame having a function of detecting a preamble for synchronization, an SA indicating a destination address, a DA indicating a destination address, and a frame is added to the upper data in the MAC layer 101. 109).

본 발명에서는 상기 구성된 프레임(109)을 중재 계층(102)에서 4 비트로 조합했던 것을 8 비트로 조합해야 한다. 8 비트의 데이터(110)는 매체 독립 인터페이스(108)를 통하여 PCS 계층(103)으로 전달된다.In the present invention, the configured frame 109 should be combined into 8 bits by combining 4 bits in the arbitration layer 102. The eight bits of data 110 are delivered to the PCS layer 103 via the media independent interface 108.

상기 PCS 계층의 송신부 엔코더(104)는 8비트/10비트 부호화를 하거나, 종래의 부호화 방법을 그대로 사용하여 4 비트 단위씩 4비트/5비트 부호화를 이용할 수도 있다. 즉 4비트/5비트 엔코더 두개를 사용하는 것과 같이 생각할 수 도 있다.The transmitter encoder 104 of the PCS layer may perform 8 bit / 10 bit encoding or use 4 bit / 5 bit encoding in units of 4 bits by using a conventional encoding method as it is. You can think of it as using two 4-bit / 5-bit encoders.

송신 시프트 레지스터(105)는 상기 엔코더(104)의 10 비트 출력을 처리하기 위하여 10 비트 레지스터를 사용한다.The transmit shift register 105 uses a 10 bit register to process the 10 bit output of the encoder 104.

상기 부호화된 10 비트의 데이터를 송신할 때 4 쌍을 가지는 UTP5 케이블의 2개의 쌍을 통하여 병렬 송신하고, 수신측에서는 2개의 쌍을 통하여 병렬 수신하게 된다. 따라서 UTP 케이블의 4 쌍중 2 쌍이 송신용으로 사용되고, 2 쌍이 수신용으로 사용되게 된다.When the encoded 10-bit data is transmitted, parallel transmission is performed through two pairs of four pairs of UTP5 cables, and the reception side receives parallel transmissions through two pairs. Thus, two out of four pairs of UTP cables are used for transmission and two pairs are used for reception.

수신부에서의 수신 시프트 레지스터(106)는 2 비트씩을 수신하여 부호화되어있는 10 비트의 데이터를 수신하며, 상기 데이터를 디코더(107)로 보내주게 된다.The reception shift register 106 at the receiver receives two bits at a time and receives the encoded 10-bit data, and sends the data to the decoder 107.

10 비트의 데이터를 받은 디코더(107)는 8 비트로 복호화하여 M II 인터페이스(108)를 통하여 MAC 계층(101)으로 보내주게 된다.The decoder 107 receiving 10 bits of data is decoded into 8 bits and sent to the MAC layer 101 through the M II interface 108.

상기에서 설명한 바와 같이 본 발명은, 데이터를 중재 계층에서 바이트 단위로 데이터를 조합하여 병렬 전송을 수행하여 데이터의 전송 효율을 높이고, 직렬 전송에 비해서 빠른 전송 속도를 얻을 수 있다.As described above, the present invention can perform parallel transmission by combining data in units of bytes in the arbitration layer to increase data transmission efficiency and obtain a faster transmission speed than serial transmission.

Claims

Configuring an Ethernet frame by adding a preamble, SA, DA, and FCS to data transmitted from an upper layer in the MAC layer, receiving the configured Ethernet frame, and combining the 4 bits in the arbitration layer into 8 bits; Transmitting the combined data to the PCS layer through the M II interface, encoding 8-bit / 10-bits at the transmitter encoder of the PCS layer, transmitting the encoded data to a 10-bit transmit shift register storing the encoded data, and When transmitting the coded 10-bit data, a transmission process comprising a parallel transmission through two pairs of four pairs of UTP5 cable, receiving an Ethernet frame using two pairs of UTP cable, Receiving 2 bits in a frame and storing the bits in a 10-bit shift register; Decoding 10 bits of data into 8 bits, transferring the decoded 8 bits of data to the MAC layer through the M II interface, and removing the preamble, SA, DA, and FCS from the received Ethernet frame A parallel transmission method of data in Fast Ethernet, characterized in that consisting of a receiving process comprising the step of transmitting to the layer.

2. The method of claim 1, wherein the data encoding in the PCS layer uses an 8 bit / 10 bit encoding method or two 4 bit / 5 bit encoding methods.

The method of claim 1, wherein when transmitting through a UTP cable, two pairs are used for transmission and the remaining two pairs are used for reception.