KR19990001526A - Differential amplifier circuit with wide output dynamic range - Google Patents
Differential amplifier circuit with wide output dynamic range Download PDFInfo
- Publication number
- KR19990001526A KR19990001526A KR1019970024889A KR19970024889A KR19990001526A KR 19990001526 A KR19990001526 A KR 19990001526A KR 1019970024889 A KR1019970024889 A KR 1019970024889A KR 19970024889 A KR19970024889 A KR 19970024889A KR 19990001526 A KR19990001526 A KR 19990001526A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- differential amplifier
- terminal
- amplifier circuit
- output
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
본 발명은 배터리를 사용하는 휴대용통신장치에서 중간주파수를 증폭하는 차동증폭회로에 관한 것으로, 특히 입력되는 신호를 차동증폭하는 회로를 소형화시킬 수 있으며, 또한 큰 진폭범위의 출력전압을 출력할 수 있도록 한 출력다이내믹 레인지가 넓은 차동증폭회로에 관한 것이다.The present invention relates to a differential amplifier circuit for amplifying an intermediate frequency in a portable communication device using a battery, and in particular, to miniaturize a circuit for differentially amplifying an input signal and to output an output voltage having a large amplitude range. One output dynamic range relates to a wide differential amplifier circuit.
본 발명에서는 차동증폭 집적회로의 외부에 별도의 코일을 추가하지 않고서도 출력레벨을 높일 수 있게 됨으로서, 소형화가 가능함과 동시에 높은 출력레벨을 제공할 수 있게 되는 것이다.In the present invention, it is possible to increase the output level without adding a separate coil to the outside of the differential amplifier integrated circuit, thereby miniaturizing and providing a high output level.
Description
본 발명은 배터리를 사용하는 휴대용통신장치에서 중간주파신호를 증폭하는 차동증폭회로에 관한 것으로, 특히 입력되는 신호를 차동증폭하는 회로를 소형화시킬 수 있으며, 또한 큰 진폭범위의 출력전압을 출력할 수 있도록 한 출력다이내믹 레인지가 넓은 차동증폭회로에 관한 것이다.The present invention relates to a differential amplifier circuit for amplifying an intermediate frequency signal in a portable communication device using a battery. In particular, it is possible to miniaturize a circuit for differentially amplifying an input signal and to output an output voltage having a large amplitude range. The present invention relates to a differential amplifier circuit with a wide output dynamic range.
도 1은 종래의 차동증폭회로도로서, 도 1을 참조하면, 종래의 차동증폭회로(10)는 트랜지스터(Q11)의 베이스단으로 입력되는 입력전압(Vin)을 차동증폭하여 트랜지스터(Q12)의 베이스단에 접속된 트랜지스터(Q13)의 에미터단으로 출력한다.1 is a diagram of a conventional differential amplifier circuit. Referring to FIG. 1, a conventional differential amplifier circuit 10 amplifies an input voltage Vin input to a base terminal of a transistor Q11 to differentially amplify a base of a transistor Q12. Output to the emitter stage of transistor Q13 connected to the stage.
이와 같은 종래의 차동증폭회로에서는 출력전압(Vout)에 나타나는 최대전압레벨이 바이어스전압(+Vcc)과 트랜지스터(Q13)의 베이스-에미터간 전압(VbeQ4)의 차전압(Vcc-VbeQ4)을 초과할 수 없다.In such a conventional differential amplifier circuit, the maximum voltage level appearing at the output voltage Vout is the difference between the bias voltage (+ Vcc) and the base-emitter voltage Vbe Q4 of the transistor Q13 (Vcc-Vbe Q4 ). It cannot be exceeded.
도 2는 종래의 다른 차동증폭회로도로서 도 2를 참조하면, 종래의 다른 차동증폭회로는 트랜지스터(Q21)의 베이스단으로 입력되는 입력전압을 증폭하여 트랜지스터(Q22)의 컬렉터단으로 출력하는데, 이 컬렉터단에는 바이어스전원(+Vcc)에 코일(L21)이 접속되어 있다.FIG. 2 is another conventional differential amplification circuit. Referring to FIG. 2, another conventional differential amplification circuit amplifies an input voltage input to the base terminal of the transistor Q21 and outputs the amplified input voltage to the collector terminal of the transistor Q22. The coil L21 is connected to the bias power supply (+ Vcc) at the collector end.
이와 같은 종래의 다른 차동차증폭회로는 출력전압은 바이어스전압과 거의 같게 될 수 있지만, 집적회로(IC)로 이루어지는 차동증폭회로의 외부에 별도의 코일을 접속해야 하는 관계로, 사이즈가 증가하게 되는 문제점이 있다.In this conventional differential amplifier circuit, the output voltage may be about the same as the bias voltage, but the size increases due to the need to connect a separate coil to the outside of the differential amplifier circuit consisting of an integrated circuit (IC). There is this.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것이다.The present invention has been made to solve the above problems.
따라서, 본 발명의 목적은 입력되는 신호를 차동증폭하는 회로를 소형화시킬 수 있으며, 또한 큰 진폭범위의 출력전압을 출력할 수 있도록 한 출력다이내믹 레인지가 넓은 차동증폭회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a differential amplifier circuit having a wide output dynamic range capable of miniaturizing a circuit for differentially amplifying an input signal and outputting an output voltage having a large amplitude range.
도 1은 종래의 차동증폭회로도이다.1 is a conventional differential amplifier circuit diagram.
도 2는 종래의 다른 차동증폭회로도이다.2 is another conventional differential amplifier circuit diagram.
도 3은 본 발명에 따른 차동증폭회로도이다.3 is a differential amplifier circuit diagram according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
30 : 차동증폭회로Q31~Q33 : 트랜지스터30: differential amplifier circuit Q31 to Q33: transistor
I31, I32 : 전류원R31 : 바이어스저항I31, I32: current source R31: bias resistor
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 회로는 에미터단을 공통접속한 제1 트랜지스터 및 제2 트랜지스터와, 상기 제1 트랜지스터의 에미터단과 접지간에 접속한 전류원과, 상기 제2 트랜지스터의 컬렉터단에 베이스단을 접속하고 컬렉터단을 바이어스전압에 접속한 제3 트랜지스터와, 상기 제3트랜지스터의 에미터단과 접지간에 형성된 전류원을 포함하고, 상기 제1 트랜지스터의 컬렉터단을 바이어스전압에 접속함과 동시에, 상기 제2 트랜지스터의 컬렉터단을 저항을 통해서 바이어스전압에 접속하며, 또한 상기 제1 트랜지스터(Q31)의 베이스단에 입력단을 접속하고, 상기 제2 트랜지스터(Q32)의 베이스단에 출력단을 접속하여 이루어진 차동증폭회로에 있어서, 상기 제2 트랜지스터의 베이스단에 베이스단 및 에미터단을 공통접속하고, 상기 제3 트랜지스터의 에미터단에 에미터단을 접속한 제4 트랜지스터를 구비함을 특징으로 한다.As a technical means for achieving the above object of the present invention, the circuit of the present invention includes a first transistor and a second transistor commonly connected to the emitter stage, a current source connected between the emitter stage and the ground of the first transistor, A third transistor having a base terminal connected to the collector terminal of the second transistor and a collector terminal connected to a bias voltage, and a current source formed between the emitter terminal of the third transistor and ground; At the same time as the bias voltage, the collector terminal of the second transistor is connected to the bias voltage through a resistor, and the input terminal is connected to the base terminal of the first transistor Q31 to connect the bias terminal of the second transistor Q32. A differential amplifier circuit comprising an output terminal connected to a base terminal, wherein the base terminal and the emitter are connected to the base terminal of the second transistor. A common connection, and it characterized in that it comprises a fourth transistor connected to the emitter teodan teodan emitter of the third transistor.
이하, 본 발명에 따른 출력다이내믹 레인지가 넓은 차동증폭회로의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a differential amplifier circuit having a wide output dynamic range according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 차동증폭회로도로서, 도3을 참조하면, 본 발명에 따른 에미터단을 공통접속한 제1 트랜지스터(Q31) 및 제2 트랜지스터(Q32)와, 상기 제1 트랜지스터(Q31)의 에미터단과 접지간에 접속한 전류원(I31)과, 상기 제2 트랜지스터(Q32)의 컬렉터단에 베이스단을 접속하고 컬렉터단을 바이어스전압(+Vcc)에 접속한 제3 트랜지스터(Q33)와, 상기 제3 트랜지스터(Q33)의 에미터단과 접지간에 형성된 전류원(I32)을 포함하고, 상기 제1 트랜지스터(Q31)의 컬렉터단을 바이어스전압(+Vcc)에 접속함과 동시에, 상기 제2 트랜지스터(Q32)의 컬렉터단을 저항(R31)을 통해서 바이어스전압(+Vcc)에 접속하며, 또한 상기 제1 트랜지스터(Q31)의 베이스단에 입력단을 접속하고, 상기 제2 트랜지스터(Q32)의 베이스단에 출력단을 접속한다.3 is a differential amplification circuit diagram according to the present invention. Referring to FIG. 3, a first transistor Q31 and a second transistor Q32 and a first transistor Q31 in which the emitter stages are commonly connected according to the present invention. A current source I31 connected between the emitter terminal and ground of the first transistor; a third transistor Q33 connected to a collector terminal of the second transistor Q32 and a collector terminal connected to a bias voltage (+ Vcc); A current source I32 formed between the emitter terminal of the third transistor Q33 and the ground; and connecting the collector terminal of the first transistor Q31 to a bias voltage (+ Vcc), The collector terminal of Q32 is connected to a bias voltage (+ Vcc) through a resistor R31, an input terminal is connected to the base terminal of the first transistor Q31, and the base terminal of the second transistor Q32 is connected. Connect the output terminal.
또한, 상기 제2 트랜지스터(Q32)의 베이스단에 베이스단 및 에미터단을 공통접속하고, 상기 제3 트랜지스터(Q33)의 에미터단에 에미터단을 접속한 제4 트랜지스터(Q34)를 포함하며, 상기 차동증폭회로에 포함된 제4 트랜지스터(Q34)는 상기 제3 트랜지스터(Q32)에서 낮아진 출력전압을 보상한 후 출력하도록 구성한다.And a fourth transistor Q34 having a common terminal and an emitter terminal connected to the base terminal of the second transistor Q32, and an emitter terminal connected to the emitter terminal of the third transistor Q33. The fourth transistor Q34 included in the differential amplifier circuit is configured to compensate for the output voltage lowered by the third transistor Q32 and then output it.
이와 같이 구성된 본 발명의 회로에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.Operation according to the circuit of the present invention configured as described above will be described in detail below based on the accompanying drawings.
도 3을 참조하면, 본 발명에 따른 출력다이내믹 레인지가 넓은 차동증폭회로에 대해서 설명하면, 제1 트랜지스터(Q31)의 베이스단으로 입력되는 입력전압(Vin)은 전류원(I31)의 내부저항과 바이어스저항(R31)의 비율에 따라 소정크기로 증폭된 후 제2 트랜지스터(Q32)의 베이스단을 통해서 출력된다.Referring to FIG. 3, a differential amplifier circuit having a wide output dynamic range according to the present invention will be described. An input voltage Vin input to the base terminal of the first transistor Q31 is an internal resistance and a bias of the current source I31. Amplified to a predetermined size according to the ratio of the resistor R31 and then output through the base terminal of the second transistor Q32.
상기 제2 트랜지스터(Q2)의 베이스단을 통한 출력전압(Vout)에 대해서는, 종래의 차동증폭기에 있어서는 상기한 출력전압이 제3 트랜지스터(Q33)의 베이스-에미터간 전압(VBEQ33)만큼 낮아져 출력되는데, 그러나 본 발명에 의한 차동증폭회로에서는 상기 베이스-에미터간 전압(VBEQ33)만큼 낮아진 출력전압(Vout)이 제4 트랜지스터(Q34)의 베이스-에미터간 전압(VBEQ33)만큼 다시 높아져서 출력되는데, 이는 상기 제4 트랜지스터(Q34)의 컬렉터단을 통해서 전압을 출력하기 때문이다.As for the output voltage Vout through the base terminal of the second transistor Q2, in the conventional differential amplifier, the output voltage is lowered by the base-emitter voltage V BEQ33 of the third transistor Q33, thereby outputting the same. there is, however, the differential amplifier circuit according to the present invention said base-is output becomes high again as the emitter voltage (V BEQ33) - the base of the emitter voltage (V BEQ33) by a lower output voltage (Vout) is a fourth transistor (Q34) This is because the voltage is output through the collector terminal of the fourth transistor Q34.
따라서, 바이어스전압이 3.6V일 경우에, 종래에는 출력범위가 0.7~2.9V인데 비해서, 본 발명에서는 0.7~3.4V정도로, 본 발명에 의한 출력전압의 진폭이 종래에 비해서 상당히 큰 값을 가질 수 있게 된다.Therefore, when the bias voltage is 3.6V, the output range of the present invention is about 0.7 to 3.4V, while the amplitude of the output voltage according to the present invention can be considerably larger than that of the conventional art, while the output range is 0.7 to 2.9V. Will be.
상기한 바와 같이, 본 발명에서는 차동증폭 집적회로의 외부에 별도의 코일을 추가하지 않고서도 출력레벨을 높일 수 있게 됨으로서, 소형화가 가능함과 동시에 높은 출력레벨을 제공할 수 있게 되는 것이다.As described above, in the present invention, the output level can be increased without adding a separate coil to the outside of the differential amplifier integrated circuit, thereby miniaturizing and providing a high output level.
상술한 바와 같은 본 발명에 따르면, 입력되는 신호를 차동증폭하는 회로를 별도로 집적회로외부에 코일을 형성시킬 필요가 없으므로, 소형화시킬 수 있으며, 또한 낮아지는 출력레벨을 보상함으로써, 큰 진폭범위의 출력전압을 출력할 수 있는 효과가 있다.According to the present invention as described above, since a circuit for differentially amplifying the input signal is not required to form a coil outside the integrated circuit separately, the circuit can be miniaturized and the output of a large amplitude range can be compensated by compensating for the lowered output level. There is an effect that can output a voltage.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성의 범위내에서 다양한 변경 및 개조가 가능하다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진자라면 상기 출력다이내믹 레인지가 넓은 차동증폭회로가 상기 기술한 실시예에 한정되지 않음을 용이하게 알 수 있을 것이다.The above description is only a description of one embodiment of the present invention, the present invention is capable of various changes and modifications within the scope of the configuration. In addition, those skilled in the art will readily recognize that the differential amplifier circuit having a wide output dynamic range is not limited to the above-described embodiment.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024889A KR19990001526A (en) | 1997-06-16 | 1997-06-16 | Differential amplifier circuit with wide output dynamic range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970024889A KR19990001526A (en) | 1997-06-16 | 1997-06-16 | Differential amplifier circuit with wide output dynamic range |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990001526A true KR19990001526A (en) | 1999-01-15 |
Family
ID=65986150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970024889A KR19990001526A (en) | 1997-06-16 | 1997-06-16 | Differential amplifier circuit with wide output dynamic range |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990001526A (en) |
-
1997
- 1997-06-16 KR KR1019970024889A patent/KR19990001526A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471665A (en) | Differential DC offset compensation circuit | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US5515005A (en) | Operational amplifier | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| US7113041B2 (en) | Operational amplifier | |
| US4839609A (en) | Differential amplifier | |
| KR0145469B1 (en) | High frequency amplifier | |
| JP3116884B2 (en) | Transimpedance amplifier for optical receiver | |
| EP0812063B1 (en) | Gain-variable amplifier having small DC output deviation and small distortion | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| KR19990001526A (en) | Differential amplifier circuit with wide output dynamic range | |
| US6404285B1 (en) | Transistor amplifier that accommodates large input signals | |
| KR100249497B1 (en) | An active blaun circuit for low noise and high amflification | |
| KR100597770B1 (en) | Darlington circuits, push-pull power amplifier, integrated circuit devices using the same | |
| JP3427482B2 (en) | Operational amplifier | |
| KR0180462B1 (en) | Hysterisis-type comparator | |
| US4330755A (en) | Power-amplifying circuit | |
| US7193465B2 (en) | Variable gain amplifier capable of functioning at low power supply voltage | |
| KR100247177B1 (en) | A speaker-operating circuit for preventing output distortion of voice signal | |
| US4628281A (en) | Feedback amplifier with reduced distortion | |
| JPH0253307A (en) | Low frequency amplifier circuit | |
| KR890007654Y1 (en) | Resonance differential amplification circuit | |
| JPS6373706A (en) | Amplifier circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |