KR19980075795A

KR19980075795A - Vertical Synchronization Stabilization Circuit of Video Signal Indicator

Info

Publication number: KR19980075795A
Application number: KR1019970012111A
Authority: KR
Inventors: 박진우
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1997-04-02
Filing date: 1997-04-02
Publication date: 1998-11-16

Abstract

본 발명은 엘씨디 플레이어나 액정프로젝터와 같은 영상신호 표시기에서 화면의 떨림현상을 방지하는 기술에 관한 것으로, 영상신호에 복사방지신호가 실려있는 테이프 또는 노후된 테이프를 재생하는 경우 1필드동안 두 개 이상의 수직동기신호가 잘못 검출되어 동기 떨림현상을 야기시키게 된다.The present invention relates to a technology for preventing screen shake in a video signal display such as an LCD player or a liquid crystal projector. When playing a tape or an old tape on which a video protection signal is contained, the two or more verticals are displayed during one field. The sync signal is incorrectly detected, causing sync shake.

따라서, 이를 해결하기 위해 본 발명에서는 복합영상신호(CV)에서 분리된 수직동기신호(Vsync)와 색신호 디코더(52)에서 출력되는 색없음신호를 앤드연산하여 수직동기신호를 보정하도록 하였다.Therefore, in order to solve this problem, the vertical synchronization signal Vsync separated from the composite image signal CV and the colorless signal output from the color signal decoder 52 are ANDed to correct the vertical synchronization signal.

Description

Vertical Synchronization Stabilization Circuit of Video Signal Indicator

본 발명은 엘씨디 플레이어나 액정프로젝터와 같은 영상신호 표시기에서 수직동기신호의 떨림현상을 방지하는 기술에 관한 것으로, 특히 색없음신호를 이용하여 수직동기신호를 안정화시키는데 적당하도록한 영상신호 표시기의 수직동기 안정화 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a technique for preventing the shaking of vertical synchronizing signals in an image signal display such as an LCD player or a liquid crystal projector. In particular, the vertical synchronizing of an image signal display suitable for stabilizing the vertical synchronizing signal using a colorless signal It relates to a stabilization circuit.

도 1은 종래기술에 의한 영상신호 처리기의 블록도로서 이에 도시한 바와 같이, 입력모드에 상응되는 영상신호를 선택하는 입력영상신호 선택부(1)와; 상기 입력영상신호 선택부(1)에서 선택적으로 출력되는 영상신호에 포함되어 있는 수평,수직동기신호(Hsync),(Vsync)를 분리해내는 동기신호 분리부(2)와; 상기 동기분리된 수평,수직동기신호(Hsync),(Vsync)를 이용하여 시스템에서 필요로 하는 각종 타이밍신호를 생성하는 타이밍신호 발생부(3)로 구성된 것으로, 이의 작용을 도 2 내지 도 4를 참조하여 설명하면 다음과 같다.1 is a block diagram of a video signal processor according to the prior art, and as shown therein, an input video signal selector 1 for selecting a video signal corresponding to an input mode; A sync signal separator (2) for separating the horizontal and vertical sync signals (Hsync) and (Vsync) included in the video signal selectively output from the input video signal selector (1); The timing signal generator 3 generates various timing signals required by the system by using the horizontally and vertically synchronized signals Hsync and Vsync which are separated from each other. If described with reference to:

입력영상신호 선택부(1)는 사용자의 키이 입력에 따라 해당 복합영상신호(CV)를 선택하여 출력하게 되고, 동기신호 분리부(2)는 그 선택 입력되는 영상신호에 포함되어 있는 수평,수직동기신호(Hsync),(Vsync)를 분리하여 출력하게 되며, 타이밍신호 발생부(3)는 그 분리된 수평,수직동기신호(Hsync),(Vsync)의 상승에지(rising edge),하강에지(falling edge)를 기준으로 각 모드에 필요한 타이밍신호를 생성하게 된다.The input video signal selector 1 selects and outputs the corresponding composite video signal CV according to a user's key input, and the synchronization signal separator 2 outputs the horizontal and vertical signals included in the selected input video signal. The synchronization signal Hsync and Vsync are output separately, and the timing signal generator 3 has rising edges and falling edges of the separated horizontal and vertical synchronization signals Hsync and Vsync. Based on the falling edges, a timing signal required for each mode is generated.

도 2를 참조하여 상기 동기신호 분리부(2)에서의 동기신호 분리과정을 좀더 상세히 설명하면, 입력영상신호(video)가 동기분리기(21)에 공급되어 복합동기신호(Csync)가 분리된 후 수직동기 분리기(22)에 전달되어 수직동기신호(Vsync)가 분리된다. 또한, 하프 킬러(1/2 FH Killer)(23)는 도 3의 (a)와 같은 복합영상신호(CV)에서 0.5H로 구성되어 있는 등화펄스,수직동기펄스에 대해 1/2 수평주기 삭제기능을 수행하여 그 펄스들이 1 수평주기(1 H)로 되게 한다.Referring to FIG. 2, the process of separating the sync signal from the sync signal separator 2 will be described in detail. After the input video signal is supplied to the sync separator 21, the complex sync signal Csync is separated. The vertical synchronization signal Vsync is transmitted to the vertical synchronization separator 22. Also, the half killer (1/2 FH Killer) 23 deletes 1/2 horizontal period with respect to the equalized pulse and the vertical synchronous pulse composed of 0.5H in the composite video signal CV as shown in FIG. Function to cause the pulses to be in one horizontal period (1 H).

만약, 상기 펄스들이 1 수평주기로 되지 않으면 수평주기를 카운트하여 피엘엘(PLL)을 걸 경우 피엘엘 록킹이 되지 않기 때문에 반드시 1/2 수평주기 삭제기능을 수행하여야 한다. 이렇게 하여 매 신호의 수평주기마다 수평동기신호(Hsync)를 검출하게 된다.If the pulses do not become one horizontal period, when the horizontal period is counted and the PLL is locked, the PEL locking is not performed. Therefore, the half horizontal period deletion function must be performed. In this way, the horizontal synchronization signal Hsync is detected at every horizontal period of the signal.

그런데, 상기 동기신호 분리부(2)가 정상적으로 동작하지 않아 도 4의 (a)에서와 같이 복합영상신호(CV)에 복사방지신호(copy guide)(41)가 존재하는 경우 일부 수평동기신호를 정상치보다 3~4배 큰 진폭으로 싣는 방식의 복사방지신호를 등화펄스 구간이 끝난 후 실제화면이 실린 수평라인구간 이전에 2~3 수평라인에 실어주게 된다. 이와 같은 경우 동기검출기가 이 신호를 수평동기신호로 오인하여 도 4의 (b)에서와 같이 1필드 동안 수직동기신호(Vsync)가 두 번 검출되는 일이 발생된다.However, when the sync signal separator 2 does not operate normally and a copy guide signal 41 exists in the composite video signal CV as shown in FIG. After the equalization pulse section, the copy protection signal, which is loaded with an amplitude 3 to 4 times larger than the normal value, is loaded on the 2 to 3 horizontal lines before the horizontal line section where the actual screen is displayed. In this case, the synchronous detector misinterprets this signal as a horizontal synchronous signal, so that the vertical synchronous signal Vsync is detected twice in one field as shown in FIG.

그러나, 이와 같은 종래의 동기신호 처리회로에 있어서는 동기분리용 집적소자가 정상적으로 동작하지 않게 되면 복합영상신호에 복사방지신호가 존재하는 경우 1필드동안 두 개의 수직동기신호가 검출되고, 이로 인하여 화면 떨림현상을 야기시키는 문제점이 있었다.However, in the conventional synchronous signal processing circuit, when the synchronous separation integrated device does not operate normally, when the copy protection signal is present in the composite video signal, two vertical synchronous signals are detected during one field, resulting in screen shaking. There was a problem causing the phenomenon.

따라서, 본 발명이 이루고자 하는 기술적 과제는 색없음신호와 수직동기신호를 앤드조합하는 방식으로 수직동기신호를 보정하는 영상신호 표시기의 수직동기 안정화 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a vertical synchronous stabilization circuit of an image signal indicator for correcting a vertical synchronous signal by AND combining a colorless signal and a vertical synchronous signal.

도 1은 종래기술에 의한 영상신호 처리기의 블록도.1 is a block diagram of a video signal processor according to the prior art.

도 2는 도 1에서 동기신호 분리부의 상세 블록도.FIG. 2 is a detailed block diagram of a sync signal separator of FIG. 1.

도 3의 (a) 내지 (e)는 도 2에서 각부의 파형도.3 (a) to 3 (e) are waveform diagrams of respective parts in FIG. 2;

도 4의 (a)는 복합영상신호에 카피가이드가 실린 예를 보인 파형도.4A is a waveform diagram showing an example in which a copy guide is loaded on a composite video signal.

(b)는 비정상적으로 발생된 수직동기신호의 파형도.(b) is a waveform diagram of an abnormally generated vertical synchronization signal.

도 5는 본 발명 영상신호 표시기의 수직동기 안정화 회로의 일실시 예시도.Figure 5 is an exemplary embodiment of a vertical synchronous stabilization circuit of the video signal indicator of the present invention.

도 6의 (a)내지 (d)는 도 5에서 각부의 파형도.6A to 6D are waveform diagrams of respective parts in FIG. 5.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

51 : 동기신호 분리부52 : 색신호 디코더51: sync signal separator 52: color signal decoder

AD : 앤드게이트AD: Andgate

도 5는 본 발명 영상신호 표시기의 동기 안정화 회로에 대한 일실시 예시 블록도로서 이에 도시한 바와 같이, 입력 복합영상신호(CV)에 포함되어 있는 수평,수직동기신호(Hsync),(Vsync)를 분리해내는 동기신호 분리부(51)와; 적,녹,청색용 신호(R,G,B)를 복원해 내는 색신호 디코더(52)와; 상기 분리된 수직동기신호(Vsync)와 색신호 디코더(52)에서 출력되는 색없음신호(CB)를 앤드연산하는 앤드게이트(AD)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도 6을 참조하여 상세히 설명하면 다음과 같다.FIG. 5 is a block diagram illustrating an embodiment of a synchronous stabilization circuit of an image signal display according to the present invention. As shown in FIG. 5, horizontal and vertical synchronization signals Hsync and Vsync included in an input composite image signal CV are illustrated. A synchronization signal separator 51 for separating; A color signal decoder 52 for recovering the red, green, and blue signals R, G, and B; The divided vertical synchronization signal Vsync and the AND gate AD for ANDing the colorless signal CB outputted from the color signal decoder 52 are attached to the operation and effect of the present invention. The detailed description with reference to 6 as follows.

동기신호 분리부(51)는 입력모드에 상응되게 선택되어 입력되는 복합영상신호(CV)에서 수평,수직동기신호(Hsync),(Vsync)를 분리하여 출력하고, 색신호 디코더(52)는 원래의 적,녹,청색용 신호(R,G,B)를 복원해 냄과 아울러, 도 6의 (b)와 같은 T색없음신호(CB)를 출력하게 된다.The sync signal separator 51 separates and outputs the horizontal and vertical sync signals Hsync and Vsync from the composite video signal CV selected according to the input mode and outputs the color signal decoder 52. The red, green, and blue signals R, G, and B are restored, and the T color no signal CB is output as shown in FIG.

정상적인 경우라면, 상기 동기신호 분리부(51)에서 도 6의 (d)와 같이 1필드 구간에 하나의 수직동기신호(Vsync)만이 출력되어야 하지만, 그 동기신호 분리부(51)가 제대로 동작하지 않아 복사방지신호가 존재하는 노후된 테이프를 재생처리하는 경우 도 6의 (c)와 같이 두 개 이상의 수직동기신호(Vsync)가 출력되어 동기 떨림 현상을 유발시키게 된다.In the normal case, only one vertical synchronization signal Vsync should be output in one field section as shown in (d) of FIG. 6, but the synchronization signal separation unit 51 does not operate properly. Therefore, when the old tape having the copy protection signal is reproduced, two or more vertical synchronization signals Vsync are output as shown in (c) of FIG. 6 to cause synchronous vibration.

이를 해결하기 위하여, 앤드게이트(AD)를 통해 동기신호 분리부(51)에서 출력되는 수직동기신호(Vsync)와 상기 색신호 디코더(52)에서 출력되는 색없음신호(CB)를 앤드 연산하게 되는데, 이하, 그 처리과정을 도 6을 참조하여 좀더 상세히 설명한다.In order to solve this problem, the vertical synchronization signal Vsync output from the synchronization signal separation unit 51 and the colorless signal CB output from the color signal decoder 52 are AND-calculated through the AND gate AD. Hereinafter, the process will be described in more detail with reference to FIG.

상기 동기신호 분리부(51)에서 출력되는 도 6의 (c) 또는 (d)와 같은 수직동기신호(Vsync)가 상기 색신호 디코더(52)에서 출력되는 도 6의 (b)와 같은 색없음크신호(CB)의 구간내에 속하도록 그 수직동기신호(Vsync)와 색없음신호(CB)를 앤드게이트(AD)를 통해 앤드연산한다. 이때, 색없음신호(CB)는 이전 필드의 수직동기신호(Vsync)에 타이밍이 맞추어져 있다.A vertical synchronization signal Vsync such as (c) or (d) of FIG. 6 output from the synchronization signal separation unit 51 is the same as that of FIG. 6 (b) output from the color signal decoder 52. The vertical synchronization signal Vsync and the colorless signal CB are ANDed through the AND gate AD so as to fall within the section of the signal CB. At this time, the colorless signal CB is timed to the vertical synchronization signal Vsync of the previous field.

결국, 이전의 수직동기신호(Vsync)를 이용하여 현재의 도 6의 (c)와 같은 수직동기신호(Vsync)를 도 6의 (d)와 같은 수직동기신호(Vsync)로 보정하는 것이다. 즉, 기존의 수평동기신호의 간격 차를 이용하여 수직동기신호(Vsync)를 추출하고, 이 신호를 이전 필드의 수직동기신호로 부터 타이밍을 맞추어 출력되는 색없음신호(CB)를 보정하여 색없음신호(CB)가 없는 구간에서 발생되는 수직동기신호(Vsync)의 검출을 방지한 것이다.As a result, the current vertical synchronization signal Vsync as shown in FIG. 6C is corrected to the vertical synchronization signal Vsync as shown in FIG. 6D using the previous vertical synchronization signal Vsync. That is, the vertical synchronization signal (Vsync) is extracted using the gap of the existing horizontal synchronization signal, and the color is corrected by correcting the colorless signal (CB) outputted by timing the signal from the vertical synchronization signal of the previous field. The detection of the vertical synchronization signal Vsync generated in the section where the signal CB is absent is prevented.

이상에서 상세히 설명한 바와 같이, 본 발명은 입력 영상신호에 복사방지신호가 실린 노후된 테이프를 재생하여 하나의 수직귀선신호 구간내에 두 개 이상의 수직동기신호가 발생되더라도 컬러블랭크신호를 이용하여 정상적인 하나의 수직동기신호로 정형화 함으로써 동기 떨림현상을 방지할 수 있는 효과가 있다.As described in detail above, the present invention reproduces an old tape carrying a copy protection signal on an input video signal so that two or more vertical synchronization signals are generated within one vertical retrace signal section. By shaping the synchronization signal, there is an effect that can prevent the synchronous vibration phenomenon.

Claims

An image signal processor for supplying three primary color signals and no color signals to the display unit; A synchronization signal generator for supplying horizontal and vertical synchronization signals to the display unit and the image signal processor; The synchronization signal is generated by correcting the vertical synchronization signal corrected by receiving the vertical synchronization signal separated from the input composite video signal and the color synchronization signal from the image signal processing unit, and removing the vertical synchronization signal existing at a position other than the colorless signal section. And a synchronizing signal processing unit for supplying the unit.

The vertical synchronization stabilization circuit of claim 1, wherein the image signal processor is configured to receive a vertical synchronization signal of a previous field and output a colorless signal.

2. The vertical synchronization stabilization circuit according to claim 1, wherein the synchronization signal processing unit is configured to AND the colorless signal and the synchronization signal.