KR19980068016A - Ball Grid Array (BGA) Semiconductor Package Using Flexible Circuit Board and Manufacturing Method Thereof - Google Patents
Ball Grid Array (BGA) Semiconductor Package Using Flexible Circuit Board and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR19980068016A KR19980068016A KR1019970004430A KR19970004430A KR19980068016A KR 19980068016 A KR19980068016 A KR 19980068016A KR 1019970004430 A KR1019970004430 A KR 1019970004430A KR 19970004430 A KR19970004430 A KR 19970004430A KR 19980068016 A KR19980068016 A KR 19980068016A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- flexible circuit
- semiconductor package
- metal carrier
- carrier frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 가요성(可撓性) 회로 기판(30)을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지(10) 및 그 제조 방법에 관한 것으로서;The present invention relates to a ball grid array (BGA) semiconductor package 10 using a flexible circuit board 30 and a method of manufacturing the same;
두께 20~150 미크론의 가요성(可撓性) 수지 필름(31)상에 회로 패턴부(32)를 형성시키고, 회로 패턴부(32)를 제외한 외곽부에 에폭시 양면 접착 테이프(75)를 사용하여 금속 캐리어 프레임(80)을 부착시켜 회로 기판(30)으로 사용하므로서;The circuit pattern portion 32 is formed on the flexible resin film 31 having a thickness of 20 to 150 microns, and an epoxy double-sided adhesive tape 75 is used on the outer portion except the circuit pattern portion 32. Attaching the metal carrier frame 80 so as to be used as the circuit board 30;
반도체 패키지(10)의 경박화에 기여함과 동시에, 회로 기판(30)의 열 저항률을 낮출 수 있으며, 회로 기판(30)상에 솔더 마스크를 형성시킬 필요가 없음과 아울러, 비아 홀의 형성을 위한 공정 처리를 생략할 수 있는 신규 유용한 발명이다.In addition to contributing to the thinning of the semiconductor package 10, the thermal resistivity of the circuit board 30 can be lowered, and a solder mask is not required to be formed on the circuit board 30. It is a novel useful invention that can omit the process treatment.
Description
본 발명은 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법에 관한 것이며, 더욱 상세하게는, 가요성 수지 필름상에 회로 패턴부를 형성시킨 가요성 회로 기판상에 금속재 캐리어 프레임을 적층시켜 제조되는 볼 그리드 어레이 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array (BGA) semiconductor package using a flexible circuit board and a method of manufacturing the same. More specifically, a circuit pattern portion is formed on a flexible resin film. A ball grid array semiconductor package manufactured by laminating a metal carrier frame on a flexible circuit board, and a method of manufacturing the same.
볼 그리드 어레이 반도체 패키지는, 통상 PCB 기판의 상면에 하나 또는 그 이상의 반도체 칩이 장착되고 마더 보드(Mother Board)와 같은 도전성 재료에 대한 전기적 접속이 반도체 칩이 부착된 PCB 기판면의 대향면상에 위치하는 솔더볼의 어레이에 의해 이루어지는 구조의 반도체 패키지로서, 볼 그리드 어레이 반도체 패키지는 200핀 이상의 다핀 디바이스 또는 고집적화된 대규모 집적회로(VLSI), 마이크로 프로세서 등의 용도로서 각광받고 있다.Ball grid array semiconductor packages typically have one or more semiconductor chips mounted on top of the PCB substrate, and electrical connections to conductive materials such as mother boards are located on opposite sides of the PCB substrate surface to which the semiconductor chips are attached. BACKGROUND OF THE INVENTION A semiconductor package having a structure formed by an array of solder balls, a ball grid array semiconductor package has been in the spotlight for applications such as 200-pin or more multi-pin devices or highly integrated large-scale integrated circuits (VLSI), microprocessors, and the like.
종래의 볼 그리드 어레이 반도체 패키지(1)는, 제 4 도에 도시한 바와 같이, 반도체 칩(2)이 적어도 수백 미크론 두께의 회로 기판(3) 상면 중앙부의 다이 패드(33)상에 에폭시 접착제(7)로 접착되어 실장되며, 반도체 칩(2)의 본드 패드(도시하지 않음)와 회로 기판(3)의 회로 패턴(32)은 와이어(4)에 의하여 전기적으로 접속되고, 수지 봉지부(5)가 반도체 칩(2)과 와이어(4) 등을 외부 환경으로부터 보호하기 위하여 몰딩 형성되며, 회로 기판(3) 저면의 외곽부에는 다수의 입출력 단자로서 사용되는 솔더볼(6)이 융착되어 어레이를 구성한다.In the conventional ball grid array semiconductor package 1, as shown in FIG. 4, the epoxy chip 2 is formed on the die pad 33 in the center of the upper surface of the circuit board 3 at least several hundred microns thick. 7 and bonded to each other, the bond pads (not shown) of the semiconductor chip 2 and the circuit patterns 32 of the circuit board 3 are electrically connected by the wires 4, and the resin encapsulation portion 5 ) Is molded to protect the semiconductor chip 2 and the wire 4 from the external environment, and solder balls 6 used as a plurality of input / output terminals are fused to the outer portion of the bottom surface of the circuit board 3 to form an array. Configure.
그러나, 이러한 종래의 볼 그리드 어레이 반도체 패키지(1)에 있어서는, 회로 기판(3)의 수지 기판(31') 두께가 적어도 수백 미크론에 이르므로 열 저항률이 높아서 실장된 반도체 칩(2) 작동시 발생되는 열의 방출성이 열등하고 경박화에 있어서 충분히 만족스럽지 못하며, 수지 봉지부(5) 외부로 노출된 회로 패턴을 절연시키기 위하여 전체 회로 기판(3) 및 그 회로 패턴(32)상에 솔더 마스크(35)를 형성시켜야 하는 문제가 있고, 회로 기판(3)이 다층 구조인 경우 상하의 회로 패턴(32)을 상호 전기적으로 접속시키기 위한 비아(Via) 홀(도시하지 않음)을 형성시키기 위해서는 드릴링이 필요하므로 그 공정이 번거로운 문제가 있었다.However, in such a conventional ball grid array semiconductor package 1, since the thickness of the resin substrate 31 'of the circuit board 3 reaches at least several hundred microns, the thermal resistivity is high, so that it occurs when the mounted semiconductor chip 2 is operated. The heat dissipation is inferior and not sufficiently satisfactory in lightening, and a solder mask is formed on the entire circuit board 3 and the circuit pattern 32 to insulate the circuit pattern exposed to the outside of the resin encapsulation part 5. 35), and when the circuit board 3 has a multilayer structure, drilling is required to form via holes (not shown) for electrically connecting the upper and lower circuit patterns 32 to each other. So the process was troublesome.
따라서, 본 발명의 첫번째 목적은, 반도체 패키지의 경박화에 기여함과 동시에, 비아 홀 및/또는 솔더 마스크가 존재하지 않으며 열 저항률이 낮은 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이 반도체 패키지를 제공하는 것이다.Accordingly, a first object of the present invention is to provide a thinner semiconductor package, and at the same time, a ball grid array semiconductor using a flexible circuit board having no via holes and / or a solder mask and having low thermal resistivity. To provide a package.
본 발명의 두번째 목적은, 회로 패턴이 형성되는 수지 기판으로서 두께 수십 미크론 범위의 가요성 필름을 이용하는 것에 의하여, 반도체 패키지의 경박화에 기여함과 동시에, 회로 기판의 열 저항률을 낮출 수 있으며, 회로 기판상에 솔더 마스크를 형성시킬 필요가 없음과 아울러, 비아 홀의 형성을 위한 공정 처리를 생략할 수 있는, 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이 반도체 패키지의 제조 방법을 제공하는 것이다.A second object of the present invention is to reduce the thermal resistivity of a circuit board while contributing to the thinning of a semiconductor package by using a flexible film having a thickness of several tens of microns as a resin substrate on which a circuit pattern is formed. There is provided a method of manufacturing a ball grid array semiconductor package using a flexible circuit board, which eliminates the need to form a solder mask on a substrate and can omit the process for forming the via holes. .
본 발명의 첫번째 목적에 따른 양태(樣態)에 의하면, 반도체 칩과, 반도체 칩이 열 전도성 접착 수단에 의하여 실장되는 가요성(可撓性) 회로 기판과, 반도체 칩에 형성된 본드 패드와 가요성 회로 기판의 상면에 형성된 회로 패턴상의 도전성 트레이스(trace)를 접속시키는 와이어와, 반도체 칩 및 본드 와이어를 외부 환경으로부터 보호하기 위하여 몰딩되는 수지 봉지부(Encapsulant)와, 가요성 회로 기판 저면의 솔더볼 패드에 융착되어 입출력 단자로서 사용되는 다수의 솔더볼로 구성되며; 가요성 회로 기판이 두께 20~150 미크론의 가요성 수지 필름과, 상기한 가요성 수지 필름상에 형성되는 회로 패턴으로 구성되는, 가요성 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지가 제공된다.According to an aspect according to the first object of the present invention, a semiconductor chip, a flexible circuit board on which the semiconductor chip is mounted by a thermally conductive bonding means, a bond pad formed on the semiconductor chip, and a flexible A wire connecting conductive traces on the circuit pattern formed on the upper surface of the circuit board, a resin encapsulant molded to protect the semiconductor chip and the bond wire from the external environment, and a solder ball pad on the bottom of the flexible circuit board A plurality of solder balls fused to and used as input / output terminals; Ball Grid Array (BGA) semiconductor using a flexible circuit board, wherein the flexible circuit board is composed of a flexible resin film having a thickness of 20 to 150 microns and a circuit pattern formed on the flexible resin film. Package is provided.
본 발명의 두번째 목적에 따른 양태(樣態)에 의하면, 두께 20~150 미크론의 가요성(可撓性) 수지 필름상에 회로 패턴부를 형성시키는 가요성 회로 기판 형성 단계와, 상기한 가요성 회로 기판상의 회로 패턴부를 제외한 외곽부에 에폭시 양면 접착 테이프를 사용하여 금속 캐리어 프레임을 부착시키는 프레임 부착 단계와, 반도체 칩을 열 전도성 접착 수단에 의하여 상기한 가요성 회로 기판에 접착시키는 반도체 칩 실장 단계와, 반도체 칩에 형성된 본드 패드와 상기한 가요성 회로 기판의 상면에 형성된 전기적으로 도전성인 트레이스(trace)를 와이어로 접속시키는 전기적 접속 단계와, 반도체 칩 및 본드 와이어를 외부 환경으로부터 보호하기 위하여 몰딩 형성시키는 수지 봉지부(Encapsulant) 형성 단계와, 가요성 회로 기판 저면의 솔더 패드에 입출력 단자로서 사용하기 위한 다수의 솔더볼을 융착시키는 솔더볼 형성 단계로 구성되는, 가요성 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지의 제조 방법이 제공된다.According to an aspect according to the second object of the present invention, there is provided a flexible circuit board forming step of forming a circuit pattern portion on a flexible resin film having a thickness of 20 to 150 microns, and the aforementioned flexible circuit. A frame attaching step of attaching a metal carrier frame using an epoxy double-sided adhesive tape to an outer portion of the circuit pattern on the substrate, and a semiconductor chip mounting step of adhering the semiconductor chip to the flexible circuit board by means of thermally conductive bonding means; An electrical connection step of connecting a bond pad formed on the semiconductor chip with an electrically conductive trace formed on the upper surface of the flexible circuit board with a wire, and forming a molding to protect the semiconductor chip and the bond wire from an external environment. I / O stage to the resin encapsulant forming step and the solder pad on the bottom of the flexible circuit board A plurality of ball grid array with a flexible circuit board, consisting of a solder ball forming step of melting a solder ball, for use as: a method for producing (Ball Grid Array BGA) semiconductor package is provided.
도 1 (가),(나),(다)는, 각각, 본 발명의 가요성 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지의 측면도1 (a), (b) and (c) are side views of a ball grid array (BGA) semiconductor package using the flexible circuit board of the present invention, respectively.
도 2 는 도 1 의 솔더볼 패드 및 회로 패턴의 확대도FIG. 2 is an enlarged view of the solder ball pad and circuit pattern of FIG. 1. FIG.
도 3 은 본 발명의 방법에 있어서의 가요성 회로 기판에 금속 캐리어 프레임을 적층시키는 단계를 설명하는 설명도3 is an explanatory diagram for explaining a step of laminating a metal carrier frame on a flexible circuit board in the method of the present invention;
도 4 는 종래의 볼 그리드 어레이 반도체 패키지의 측단면도4 is a side cross-sectional view of a conventional ball grid array semiconductor package.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 본 발명의 볼 그리드 어레이 반도체 패키지10: Ball grid array semiconductor package of the present invention
20 : 반도체 칩20: semiconductor chip
30 : 가요성(可撓性) 회로 기판30: flexible circuit board
31 : 가요성 수지 필름31: flexible resin film
311 : 솔더볼 안착 개구312 : 핀 홀311: solder ball seating opening 312: pin hole
32 : 회로 패턴(부)32: circuit pattern (part)
321 : 구리층322 : 니켈층321: copper layer 322: nickel layer
323 : 금층324 : 솔더볼 패드323: gold layer 324: solder ball pad
33 : 다이 패드34 : 에폭시 접착층33: die pad 34: epoxy adhesive layer
40 : 와이어50 : 수지 봉지부40: wire 50: resin encapsulation
60 : 솔더볼60 solder ball
70 : 열 전도성 접착 수단75 : 에폭시 양면 접착 테이프70 heat conductive adhesive means 75 epoxy double-sided adhesive tape
76 : 통공77 : 핀 홀76: through hole 77: pin hole
80 : 금속 캐리어 프레임81 : 통공80: metal carrier frame 81: through hole
82 : 핀 홀83 : 가이드 홀82: pin hole 83: guide hole
90 : 지그91 : 하부 평판90 jig 91 lower plate
92 : 상부 평판93 : 핀92: upper plate 93: pin
94 : 핀 홀94: pinhole
이하, 본 발명을 첨부된 도면을 참조하여 더욱 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1 (가),(나),(다)는 본 발명의 볼 그리드 어레이 반도체 패키지(10)의 측단면을 나타내는 도면으로서, 도 1(가)는 반도체 패키지(10) 외곽의 가요성 수지 필름(31)상에 금속 캐리어 프레임의 일부로 형성되는 히트 스프레더(80)가 부착된 본 발명의 반도체 패키지(10)를 도시한 것이며, 도 1(나)는 금속 캐리어 프레임(80)만을 제거한 본 발명의 반도체 패키지(10)를 도시한 것이고, 도 1(다)는 금속 캐리어 프레임(80)이 부착되는 위치의 가요성 회로 기판(30)까지 제거한 본 발명의 반도체 패키지(10)를 도시한 것이다. 도 1(가),(나),(다)에 도시한 세 가지 유형의 본 발명의 반도체 패키지(10)의 기본 구조는 동일하므로 편의상 함께 설명하기로 한다.1 (a), (b) and (c) are cross-sectional views of the ball grid array semiconductor package 10 of the present invention, and FIG. 1 (a) is a flexible resin film outside the semiconductor package 10. The semiconductor package 10 of the present invention with a heat spreader 80 formed as part of a metal carrier frame on 31 is shown, and FIG. 1 (b) shows that the metal carrier frame 80 is removed. The semiconductor package 10 is shown, and FIG. 1 (c) shows the semiconductor package 10 of the present invention with the flexible circuit board 30 in the position where the metal carrier frame 80 is attached. Since the basic structure of the three types of semiconductor package 10 shown in FIGS. 1A, 1B, and 3C is the same, a description thereof will be provided for convenience.
가요성 회로 기판(30)은, 두께 20~150 미크론, 바람직하게는 30~80 미크론 범위의 폴리이미드(Polyimide) 등과 같은 가요성 수지 필름(31) 상에 통상적인 방법을 이용하여 구리 회로 패턴(부)(32)을 형성시킨 것이다(가요성 회로 기판 형성 단계). 가요성 수지 필름(31)의 두께가 20 미크론 미만인 경우에는 제조 과정중에 파단될 우려가 높아서 바람직하지 못하며, 두께가 150 미크론을 초과하는 경우에는 열 저항률이 높아지는 동시에 경박화에 대한 기여도가 낮아지므로 바람직하지 못하다. 또한, 본 발명에 따른 가요성 회로 기판(30)의 상면에는 솔더 마스크를 형성할 필요가 없으며, 단층으로 구성되므로 비아 홀을 형성시킬 필요가 없다. 가요성 회로 기판(30)에 대한 구체적인 사항은 후술하는 도 3 에 대한 설명을 참조하기 바란다.The flexible circuit board 30 may be formed using a copper circuit pattern using a conventional method on a flexible resin film 31 such as polyimide having a thickness of 20 to 150 microns, preferably 30 to 80 microns. Part) 32 is formed (a flexible circuit board forming step). When the thickness of the flexible resin film 31 is less than 20 microns, it is not preferable because of the high risk of breakage during the manufacturing process, and when the thickness exceeds 150 microns, the thermal resistivity is increased and the contribution to light thinning is low. I can't. In addition, it is not necessary to form a solder mask on the upper surface of the flexible circuit board 30 according to the present invention, and since it is composed of a single layer, it is not necessary to form via holes. For details of the flexible circuit board 30, refer to the description of FIG. 3 to be described later.
가요성 회로 기판(30)상의 회로 패턴(부)(32)를 제외한 외곽부에는 금속 캐리어 프레임(80)이 에폭시 양면 접착 테이프(75)에 의하여 접착되어 있으며, 가요성 회로 기판(30)을 리지드(Rigid)한 상태로 유지하여 패키지 제조 효율성이 높히게 되고, 반도체 패키지(10) 완성후에는 히트 스프레더로서 기능하게 된다(프레임 부착 단계). 이러한 금속 캐리어 프레임(80)의 존재 여부는 본 발명의 반도체 패키지(10)에 있어서 제한적이지 않으며 선택적이다.The metal carrier frame 80 is bonded to the outer portion except the circuit pattern (part) 32 on the flexible circuit board 30 by an epoxy double-sided adhesive tape 75, and the flexible circuit board 30 is rigid. It remains in the (Rigid) state, the package manufacturing efficiency is increased, and after completion of the semiconductor package 10, it functions as a heat spreader (frame attaching step). The presence or absence of such a metal carrier frame 80 is not limited and optional in the semiconductor package 10 of the present invention.
반도체 칩(20)은 가요성 회로 기판(30)의 일면상에 형성된 다이패들(33)상에 에폭시나 접착 테이프 등과 같은 열 전도성 접착 수단(70)에 의하여 실장되며, 이러한 열 전도성 접착 수단(70)의 바람직한 예로서는 은 충진 에폭시계 수지 접착제와 같은 열 전도성이 우수한 수지가 사용된다(반도체 칩 실장 단계).The semiconductor chip 20 is mounted on the die paddle 33 formed on one surface of the flexible circuit board 30 by thermally conductive adhesive means 70 such as epoxy or adhesive tape. As a preferred example of 70), a resin having excellent thermal conductivity such as silver filled epoxy resin adhesive is used (semiconductor chip mounting step).
가요성 회로 기판(30)상에 접착된 반도체 칩(20)과 가요성 회로 기판(30) 사이의 전기적 접속은, 반도체 칩(20)에 형성된 본드패드(도시하지 않음)와 가요성 회로 기판(30)의 상면에 형성된 회로 패턴(32)의 도전성 트레이스(trace)(도시하지 않음)를 와이어(40)로 본딩시켜 이루어진다(전기적 접속 단계).The electrical connection between the semiconductor chip 20 bonded to the flexible circuit board 30 and the flexible circuit board 30 includes a bond pad (not shown) formed on the semiconductor chip 20 and a flexible circuit board ( A conductive trace (not shown) of the circuit pattern 32 formed on the upper surface of 30 is bonded by the wire 40 (electrical connection step).
반도체 칩(20)과 본드 와이어(40) 및 선택적 요소인 수동 소자 등과 같은 주변 구성 요소들(도시하지 않음)은, 습기나 먼지 또는 외부적 충격이나 진동 등과 같은 유해한 외부 환경으로부터 보호하기 위하여 에폭시 수지 등과 같은 봉지제로 몰딩된 수지 봉지부(Encapsulant)(50) 내에 수납된다(수지 봉지부 형성 단계). 수지 봉지부(50)는 또한, 반도체 칩(20)과 가요성 회로 기판(30) 사이의 열 팽창 계수 차이에 기인하는 응력 및 변형력을 완화시킴과 동시에 반도체 칩(30)의 코너부에 집중되는 응력 및 변형력을 반도체 패키지(20)의 전체로 분산시키는 역할을 한다.Peripheral components (not shown), such as the semiconductor chip 20 and the bond wire 40 and optional passive elements, are epoxy resins for protection from harmful external environments such as moisture, dust or external shocks or vibrations. It is housed in a resin encapsulant 50 molded with an encapsulant such as the like (resin encapsulation forming step). The resin encapsulation portion 50 is also concentrated on the corner portions of the semiconductor chip 30 while alleviating stress and strain due to the difference in coefficient of thermal expansion between the semiconductor chip 20 and the flexible circuit board 30. It serves to distribute the stress and strain force to the entire semiconductor package 20.
도 2 는 도 1 에 있어서의 솔더볼 패드(324)와 회로 패턴(32)을 확대한 도면으로서, 솔더볼 패드(324)는 가요성 수지 필름(31)상에 형성된 회로 패턴(32) 부분에 레이저 광선 조사 또는, 화학적 엣칭 등에 의하여 원형으로 천공시켜 형성되거나, 또는 가요성 수지 필름(31)을 미리 펀치 등에 의하여 천공시킨 후 구리 박막을 코팅하고 회로 패턴(32)을 형성시키는 것에 의하여 형성될 수 있다. 노출된 솔더볼 패드(324)와 회로 패턴(32)의 직경 비율 d1 : d2 = 1:1.0~1:1.5 정도인 것이 가요성 회로 기판(30)의 안정성 측면 및 다핀화 측면에서 바람직하며, 더욱 바람직하게는 1:1.2~1:1.4이다.FIG. 2 is an enlarged view of the solder ball pad 324 and the circuit pattern 32 in FIG. 1, wherein the solder ball pad 324 has a laser beam on a portion of the circuit pattern 32 formed on the flexible resin film 31. It may be formed by drilling in a circle by irradiation or by chemical etching or the like, or by forming the circuit pattern 32 by coating the copper thin film after punching the flexible resin film 31 in advance with a punch or the like. The diameter ratio d1: d2 = 1: 1.0 to 1: 1.5 of the exposed solder ball pad 324 and the circuit pattern 32 is preferable in terms of stability and multipinning of the flexible circuit board 30, and more preferably. For example, 1: 1.2--1: 1.4.
도 1 및 도 2 로부터 알 수 있는 바와 같이, 반도체 칩(20)이 실장되는 가요성 회로 기판(30)면의 대향면상에 형성되는 다수의 솔더볼 랜드(324)에는 다수의 솔더볼(6)이 융착되어 있으며, 솔더볼(6)은 입출력 단자로서 기능한다(솔더볼 형성 단계).As can be seen from FIGS. 1 and 2, a plurality of solder balls 6 are fused to a plurality of solder ball lands 324 formed on opposing surfaces of the surface of the flexible circuit board 30 on which the semiconductor chip 20 is mounted. The solder ball 6 functions as an input / output terminal (solder ball forming step).
도 3 은 본 발명의 제조 방법에 있어서의 가요성 회로 기판을 금속 프레임에 적층 부착시키는 프레임 부착 단계 설명도로서, 상단의 도면 부호 80은 금속 캐리어 프레임을 나타내며, 둘째단의 도면 부호 75는 에폭시 양면 접착 테이프를 나타내고, 셋째단의 도면 부호 30은 가요성 회로 기판을 나타내며, 도면 부호 92 및 91은 각각, 상부 및 하부 평판을 나타낸다.Fig. 3 is an explanatory view of a frame attaching step for laminating and attaching a flexible circuit board to a metal frame in the manufacturing method of the present invention, wherein reference numeral 80 at the top represents a metal carrier frame, and reference numeral 75 at the second stage is an epoxy double-side An adhesive tape is shown, the third step 30 denotes a flexible circuit board, and the reference numerals 92 and 91 denote upper and lower flat plates, respectively.
먼저, 도 3 중 셋째단의 가요성 회로 기판(30)은 앞에서 설명한 바와 같은 가요성 수지 필름(31)상에 통상적인 패턴 형성 방법에 의하여 회로 패턴부(32)를 형성시켜 이루어지며, 핀 홀(312)이 형성된다. 가요성 회로 기판(30)은 도시된 바와 같은 스트립 형태나 릴 형태, 또는 개개의 유니트 형태로 제작될 수 있다.First, the flexible circuit board 30 of the third stage in FIG. 3 is formed by forming the circuit pattern portion 32 on the flexible resin film 31 as described above by a conventional pattern forming method, and pinholes. 312 is formed. The flexible circuit board 30 may be manufactured in strip form, reel form, or individual unit form as shown.
에폭시 양면 접착 테이프(75)에는 통공(76) 및 핀 홀(77)이 형성되며 이 통공(76) 및 핀 홀(77)은 가요성 회로 기판(30)의 회로 패턴부(32) 및 핀 홀(312)에 각각 일치되게 형성된다.A hole 76 and a pin hole 77 are formed in the epoxy double-sided adhesive tape 75, and the hole 76 and the pin hole 77 are formed in the circuit pattern portion 32 and the pin hole of the flexible circuit board 30. It is formed to match each of the 312.
금속 캐리어 프레임(80)은 구리, 구리 합금, 알루미늄, 또는 스텐인레스 등과 같은 금속재가 사용되며, 표면보호를 위해 산화피막처리(Anodizing)하여 박막을 형성시키거나, 또는 니켈(Ni)이나 크롬(Cr) 등을 사용하여 표면처리를 할 수도 있다. 금속 캐리어 프레임(80)에는 에폭시 양면 접착 테이프(75)의 경우와 마찬가지로 통공(81) 및 핀 홀(82)이 형성되며 이 통공(76) 및 핀 홀(77)은 가요성 회로 기판(30)의 회로 패턴부(32) 및 핀 홀(312)에 각각 일치되게 형성된다. 또한, 금속 캐리어 프레임(80)에는 핀 홀(82) 외에 이송 및 위치 선정을 용이하게 하기 위한 가이드 홀(83)이 형성된다.The metal carrier frame 80 may be formed of a metal material such as copper, copper alloy, aluminum, or stainless steel, and may be anodized to form a thin film for surface protection, or may be nickel (Ni) or chromium (Cr). The surface treatment can also be carried out using. In the metal carrier frame 80, as in the case of the epoxy double-sided adhesive tape 75, the through holes 81 and the pin holes 82 are formed, and the through holes 76 and the pin holes 77 are formed of the flexible circuit board 30. Are formed to match the circuit pattern portion 32 and the pin hole 312, respectively. In addition, the metal carrier frame 80 is formed with guide holes 83 for facilitating transport and positioning in addition to the pin holes 82.
또한, 상하부 평판(92, 91)상에는 핀 홀(94)만이 형성된다.In addition, only the pinholes 94 are formed on the upper and lower flat plates 92 and 91.
도 3 의 최하단에 도시한 것은, 지그(90) 상에 밑으로부터 차례대로 하부 평판(91), 가요성 회로 기판(30), 에폭시 양면 접착 테이프(75), 금속 캐리어 프레임(80), 상부 평판(92)을 올려 놓은 다음, 핀(93)을 핀 홀(82, 77, 312)에 삽입하여 고정시키고 가압하여, 가요성 회로 기판(30)의 회로 패턴부(32)를 제외한 부분에 금속 캐리어 프레임(80)을 접착시키는 방법의 일예를 나타낸 것이다. 이로부터 알 수 있는 바와 같이, 회로 패턴부(32)의 외곽부상에 위치하는 구리 회로(도시는 생략됨)는 에폭시 양면 접착 테이프(75)에 의해 외부와 차폐되므로, 별도로 회로 패턴부(32) 상에 솔더 마스크를 형성시킬 필요가 없게 된다.3, the lower plate 91, the flexible circuit board 30, the epoxy double-sided adhesive tape 75, the metal carrier frame 80, and the upper plate are shown on the jig 90 in order from the bottom. After placing the 92, the pin 93 is inserted into the pin holes 82, 77, and 312 to fix and pressurize the metal carrier to a portion other than the circuit pattern portion 32 of the flexible circuit board 30. An example of a method of adhering the frame 80 is shown. As can be seen from this, the copper circuit (not shown) located on the outer portion of the circuit pattern portion 32 is shielded from the outside by the epoxy double-sided adhesive tape 75, so that the circuit pattern portion 32 is separately provided. There is no need to form a solder mask on it.
도시된 바와 같은 스트립 형태의 가요성 회로 기판(30)을 이용하여 제조되는 본 발명의 반도체 패키지(10)를 제조하는 경우, 다수의 반도체 패키지(10)들을 유니트 단위로 절단시켜 분리시키게 된다(반도체 패키지 분리 단계). 이 경우, 도 1(가)에 도시한 바와 같이, 가요성 회로 기판(30)의 외곽 상면에 금속 캐리어 프레임(80)의 일부를 잔류시켜 수지 봉지부(50)와 당접하는 히트 스프레더(도 1 상의 도면 부호 80)로서 기능하게 할 수도 있으나, 도 1(나)에 도시한 바와 같이, 금속 캐리어 프레임(80)이 부착되는 위치의 가요성 회로 기판(30)은 남겨 둔 상태에서 금속 캐리어 프레임(80)만을 선택적으로 제거하는 것에 의하여 가요성 회로 기판(30)의 외주연부로부터 내측으로 일정 거리 이격된 영역에 수지 봉지부(50)가 형성되도록 할 수도 있으며, 또는 도 1(다)에 도시한 바와 같이, 반도체 패키지(10)로부터 금속 캐리어 프레임(80)과 이에 접하는 저면의 가요성 회로 기판(30)을 함께 제거하여 가요성 회로 기판(30)의 외주연과 수지 봉지부(50)의 외주연이 일치되도록 형성시킬 수도 있으며, 이러한 변형은 본 발명에 있어서 임의적이다.In the case of manufacturing the semiconductor package 10 of the present invention manufactured using the flexible circuit board 30 in the form of a strip as shown, a plurality of semiconductor packages 10 are cut by a unit to separate (semiconductor Package removal step). In this case, as shown in FIG. 1A, a heat spreader that contacts a portion of the metal carrier frame 80 to the resin encapsulation part 50 by remaining a portion of the metal carrier frame 80 on the outer upper surface of the flexible circuit board 30 (FIG. 1). It may also function as reference numeral 80 of FIG. 1, but as shown in FIG. 1 (b), the metal carrier frame 30 is left in a state in which the flexible circuit board 30 at the position where the metal carrier frame 80 is attached is left. By selectively removing only 80, the resin encapsulation portion 50 may be formed in a region spaced in a predetermined distance from the outer periphery of the flexible circuit board 30, or as shown in FIG. As described above, the outer side of the flexible circuit board 30 and the resin encapsulation part 50 are removed by removing the metal carrier frame 80 and the bottom of the flexible circuit board 30 in contact with the metal carrier frame 80 together. You can also make the periphery coincide, Such modifications are optional in the present invention.
위에서 상세히 설명한 바와 같이, 본 발명의 가요성 회로 기판을 이용한 볼 그리드 어레이 반도체 패키지는, 가요성 회로 기판을 구성하는 가요성 수지 필름의 두께가 매우 얇으므로 반도체 패키지의 경박화에 기여할 수 있을 뿐만 아니라, 가요성 회로 기판의 경박화에 따라 열 저항률이 낮아지게 되므로 칩의 회로 동작시 발생되는 열의 방출이 용이한 장점이 있으며, 본 발명에 따른 반도체 패키지의 제조 방법에 의하면, 가요성 기의 상면에 솔더 마스크를 형성시킬 필요가 없는 동시에, 가요성 회로 기판에 비아 홀을 형성시킬 필요가 없으므로 반도체 패키지 제조 공정을 단순화시킬 수 있고, 코스트 다운이 가능한 장점이 있다.As described in detail above, the ball grid array semiconductor package using the flexible circuit board of the present invention may not only contribute to the thinning of the semiconductor package since the thickness of the flexible resin film constituting the flexible circuit board is very thin. Since the thermal resistivity decreases due to the thinning of the flexible circuit board, there is an advantage of easily dissipating heat generated during the circuit operation of the chip. According to the manufacturing method of the semiconductor package according to the present invention, the upper surface of the flexible group There is no need to form a solder mask, and there is no need to form a via hole in a flexible circuit board, thereby simplifying a semiconductor package manufacturing process and having a cost down advantage.
Claims (21)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004430A KR100239387B1 (en) | 1997-02-14 | 1997-02-14 | Ball grid array semiconductor package and the manufacture method |
| JP9233372A JP3032964B2 (en) | 1996-12-30 | 1997-08-14 | Ball grid array semiconductor package and manufacturing method |
| US08/915,077 US5953589A (en) | 1996-12-30 | 1997-08-20 | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004430A KR100239387B1 (en) | 1997-02-14 | 1997-02-14 | Ball grid array semiconductor package and the manufacture method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980068016A true KR19980068016A (en) | 1998-10-15 |
| KR100239387B1 KR100239387B1 (en) | 2000-01-15 |
Family
ID=19497020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004430A KR100239387B1 (en) | 1996-12-30 | 1997-02-14 | Ball grid array semiconductor package and the manufacture method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239387B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002289A (en) * | 1997-06-19 | 1999-01-15 | 윤종용 | COB (chip on board) package |
| KR20010018381A (en) * | 1999-08-19 | 2001-03-05 | 마이클 디. 오브라이언 | Circuit board using conductive ink and semiconductor package using the same |
| KR100745505B1 (en) * | 2001-04-06 | 2007-08-02 | 삼성테크윈 주식회사 | Screen printer and positional alignment method of semiconductor package using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486236B2 (en) * | 1994-03-23 | 2004-01-13 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
-
1997
- 1997-02-14 KR KR1019970004430A patent/KR100239387B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990002289A (en) * | 1997-06-19 | 1999-01-15 | 윤종용 | COB (chip on board) package |
| KR20010018381A (en) * | 1999-08-19 | 2001-03-05 | 마이클 디. 오브라이언 | Circuit board using conductive ink and semiconductor package using the same |
| KR100745505B1 (en) * | 2001-04-06 | 2007-08-02 | 삼성테크윈 주식회사 | Screen printer and positional alignment method of semiconductor package using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100239387B1 (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| US6586274B2 (en) | Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument | |
| JP3032964B2 (en) | Ball grid array semiconductor package and manufacturing method | |
| KR100237328B1 (en) | Structure of semiconductor package and manufacturing method | |
| US5357672A (en) | Method and system for fabricating IC packages from laminated boards and heat spreader | |
| US5412539A (en) | Multichip module with a mandrel-produced interconnecting decal | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| KR20020012901A (en) | New molded package having a implantable circuits and manufacturing method thereof | |
| EP1571706B1 (en) | Electronic device | |
| US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
| US6462283B1 (en) | Semiconductor package with central circuit pattern | |
| KR100239387B1 (en) | Ball grid array semiconductor package and the manufacture method | |
| KR100693168B1 (en) | Manufacturing method of PCB and PCB thereby | |
| JP2001127228A (en) | Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same | |
| KR100251867B1 (en) | Chip scale semiconductor package using rigid-flex printed circuit board and manufacturing method thereof | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| KR100320447B1 (en) | Method for Manufacturing Semiconductor Package | |
| JPH09246416A (en) | Semiconductor device | |
| JPS58134450A (en) | Semiconductor device and manufacture thereof | |
| KR100708041B1 (en) | semiconductor package and its manufacturing method | |
| JPH07326690A (en) | Package for semiconductor device and semiconductor device | |
| JP2000269389A (en) | Semiconductor device | |
| US20050094383A1 (en) | Substrate for use in forming electronic package | |
| KR20030086192A (en) | An improved wire-bonded chip on board package | |
| JPH06163760A (en) | Electronic-component mounting board provided with heat-dissipating slug |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121016 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131018 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141013 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 18 |