KR19980060608A

KR19980060608A - Capacitor Manufacturing Method of Semiconductor Device

Info

Publication number: KR19980060608A
Application number: KR1019960079970A
Authority: KR
Inventors: 임창문; 손동환
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판 상부에 절연막을 형성하는 공정과, 상기 절연막 상부에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로 이용하여 상기 절연막을 식가하되 반도체 기판이 노출되는 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 도전층을 형성하는 공정과, 상기 도전층을 CMP 방법으로 제거하여 상기 절연막패턴의 측벽과 콘택홀 저부에 실린더 형상의 저장전극을 형성함으로써 독립된 패턴들의 무너짐을 방지하고, 인접 패턴과의 단락을 방지하며, 캐패시터의 정전용량을 증대시키는 효과가 있다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, comprising: forming an insulating film on a semiconductor substrate, forming a photosensitive film pattern on the insulating film, and etching the insulating film by using the photosensitive film pattern as a mask. Forming a contact hole through which the substrate is exposed; forming a conductive layer on the entire surface of the structure; removing the conductive layer by a CMP method, and storing a cylindrical storage electrode on the sidewall of the insulating film pattern and the bottom of the contact hole By forming a, it is possible to prevent the collapse of the independent patterns, to prevent short circuits with adjacent patterns, and to increase the capacitance of the capacitor.

Description

Capacitor Manufacturing Method of Semiconductor Device

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는 반도체 기판상에 절연막을 형성하고 그 상부에 네가티브(Negative) 감광막을 식각 공정으로 저장전극 콘택홀을 형성한 후, 전표면에 저장전극용 도전층을 형성하고, 절연막패턴 상부의 도전층을 씨엠피(Chemical Mechanical Polishing 이하, CMP) 공정으로 제거하여 절연막패턴의 측벽과 콘택홀저 부에 실린더형 저장전극을 형성하여 캐패시터의 정전용량을 증가시킬 수 있는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly, to form an insulating film on a semiconductor substrate and to form a storage electrode contact hole by etching a negative photoresist film thereon, and then to store it on the entire surface. The conductive layer for the electrode is formed, and the conductive layer on the insulating film pattern is removed by a CMP process to form a cylindrical storage electrode on the sidewall and the contact hole of the insulating film pattern to reduce the capacitance of the capacitor. It is about a technology that can be increased.

최근 반도체 소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance because the cell size is reduced.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, reducing the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, is an important factor for high integration of the DRAM device.

따라서, 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나 유전체막의 두께를 얇게 하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.Therefore, in order to increase the capacitance of the capacitor, there is a method of using a material having a high dielectric constant as the dielectric film, reducing the thickness of the dielectric film, or increasing the surface area of the capacitor.

그런데, 캐패시터의 정전용량을 증가하기 위해 종래 기술에 따르면, 타원형의 섬(island) 패턴 어레이(Array)를 높게 형성하는데, 그 독립된 패턴들은 무너지기 쉽고, 독립된 패턴과 패턴 사이의 표면적이 좁아 인접 패턴과의 단락되는 문제점이 있다.However, in order to increase the capacitance of the capacitor, according to the prior art, an elliptical island pattern array is formed high, and the independent patterns are easily collapsed, and the adjacent patterns are narrow because the surface area between the patterns is narrow. There is a problem of short circuit.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판상에 형성되는 전하저장 전극 형태를 타원형의 섬(island) 패턴 어레이가 아닌 측벽 외부가 가파른 저장전극을 형성하여 독립된 패턴들의 무너짐이나, 단락을 방지하고 캐패시터의 정전용량을 증가시키는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems, the charge storage electrode formed on the semiconductor substrate is not an elliptical island pattern array to form a steep storage electrode on the outside of the side wall to collapse the independent patterns, short circuit It is an object of the present invention to provide a method for manufacturing a capacitor of a semiconductor device that prevents the increase and increases the capacitance of the capacitor.

도 1a 내지 도 1e 는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조공정도.1A to 1E are diagrams illustrating a capacitor manufacturing process of a semiconductor device according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 반도체 기판12 : 절연막10 semiconductor substrate 12 insulating film

14 : 감광막패턴16 : 콘택홀14 photosensitive film pattern 16: contact hole

18 : 도전층20 : 저장전극18: conductive layer 20: storage electrode

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 반도체 기판 상부에 절연막을 형성하는 공정과, 상기 절연막 상부에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로 이용하여 상기 절연막을 식각하되 반도체 기판이 노출되는 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 도전층을 형성하는 공정과, 상기 도전층을 CMP 방법으로 제거하여 상기 절연막패턴의 측벽과 콘택홀 저부에 실린더 형상의 저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a capacitor of a semiconductor device according to the present invention includes forming an insulating film on a semiconductor substrate, forming a photosensitive film pattern on the insulating film, and using the photosensitive film pattern as a mask. Forming a contact hole through which the semiconductor substrate is exposed, forming a conductive layer on the entire surface of the structure, and removing the conductive layer by a CMP method to form a cylinder on the sidewall of the insulating film pattern and the bottom of the contact hole. And forming a storage electrode having a shape.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1e 는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조공정도이다.1A to 1E are diagrams illustrating a capacitor manufacturing process of a semiconductor device according to an embodiment of the present invention.

먼저, 반도체 기판(10)상에 피에스지(Phospho Silicate Glass 이하, PSG) 또는 비피에스지(Boro Phospho Silicate Glass 이하, BPSG)로 이루어진 절연막(12)을 형성하고, 네가티브 가광막을 도포하여 감광막패턴(14)을 형성한 후, 상기 감광막패턴(14)을 마스크로 이용하여 상기 반도체 기판(10)이 노출되는 저장전극 콘택홀(16)을 형성한다.(도 1a 및 도 1b 참조)First, an insulating film 12 made of Phospho Silicate Glass (PSG) or BPS (Boro Phospho Silicate Glass, BPSG) is formed on the semiconductor substrate 10, and a negative light film is coated to form a photosensitive film pattern ( After forming 14, the storage electrode contact hole 16 through which the semiconductor substrate 10 is exposed is formed using the photoresist pattern 14 as a mask (see FIGS. 1A and 1B).

다음, 상기 구조의 전표면에 다결정 실리콘막 또는 플라티늄(Platinum) 막으로 이루어진 도전층(18)을 형성한다.(도 1c 참조)Next, a conductive layer 18 made of a polycrystalline silicon film or a platinum film is formed on the entire surface of the structure (see FIG. 1C).

그 다음, 상기 절연막(12) 패턴 상부의 상기 도전층(18)을 CMP 방법으로 평탄화 식각공정을 거쳐 제거한다.(도 1d 참조)Next, the conductive layer 18 on the insulating film 12 pattern is removed by a planarization etching process by a CMP method (see FIG. 1D).

다음, 상기 도전층(18) 측벽의 절연막(12) 패턴을 건식 또는 습식방법으로 제거하여 콘택홀(16) 저부에 실린더 형상의 저장전극(20)을 형성하여 본 발명에 따른 반도체 소자의 캐패시터 제조공정을 완료한다.(도 1e 참조)Next, the insulating layer 12 pattern on the sidewall of the conductive layer 18 is removed by a dry or wet method to form a cylindrical storage electrode 20 in the bottom of the contact hole 16 to manufacture the capacitor of the semiconductor device according to the present invention. Complete the process (see Figure 1e).

상기한 바와 같이 본 발명에 따르면 캐패시터 제조방법에 따르면, 표면적이 증가된 실린더 형상의 저장전극을 형성함으로써 독립된 패턴들의 무너짐을 방지하고, 인접 패턴과의 단락을 방지하며, 캐패시터의 정전용량을 증대시키는 효과가 있다.As described above, according to the present invention, according to the capacitor manufacturing method, a cylindrical storage electrode having an increased surface area prevents collapse of independent patterns, prevents short circuits with adjacent patterns, and increases capacitance of a capacitor. It works.

Claims

Forming an insulating film on the semiconductor substrate;

Forming a photoresist pattern on the insulating film;

Etching the insulating layer using the photoresist pattern as a mask to form a contact hole exposing a semiconductor substrate;

Forming a conductive layer on the entire surface of the structure;

Removing the conductive layer by a CMP method to form a cylindrical storage electrode on the sidewall of the insulating layer pattern and the bottom of the contact hole.

The method according to claim 1,

The insulating film is a capacitor manufacturing method of a semiconductor device, characterized in that formed of PSG or BPSG.

The method according to claim 1,

The photosensitive film is a capacitor manufacturing method of a semiconductor device, characterized in that using a negative photosensitive film.

The method according to claim 1,

The conductive layer is a capacitor manufacturing method of a semiconductor device, characterized in that formed of a polycrystalline silicon film or a platinum film.

The method according to claim 1,

The insulating film pattern is a capacitor manufacturing method of a semiconductor device, characterized in that to remove by etching in a wet process or dry process.