KR19980044194A - Metal wiring formation method of semiconductor device - Google Patents
Metal wiring formation method of semiconductor device Download PDFInfo
- Publication number
- KR19980044194A KR19980044194A KR1019960062239A KR19960062239A KR19980044194A KR 19980044194 A KR19980044194 A KR 19980044194A KR 1019960062239 A KR1019960062239 A KR 1019960062239A KR 19960062239 A KR19960062239 A KR 19960062239A KR 19980044194 A KR19980044194 A KR 19980044194A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor device
- forming
- metal
- metal layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 소자의 특성을 향상시키는데 적당하도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming metal wiring of a semiconductor device suitable for improving the characteristics of the device.
이를 위한 본 발명의 반도체 소자의 금속배선 형성방법은 알루미늄 또는 알루미늄 합금을 배선으로 사용하는 반도체 소자의 제조방법에 있어서, 하부 절연층상에 제1메탈층을 형성하고 상기 제1메탈층상에 연속하여 알루미늄층과 제2메탈층을 형성하는 공정과; 상기 제2메탈층상에 포토레지스트를 도포한 후 패터닝하고 이를 마스크로하여 상기 제2메탈층과 알루미늄층을 제거하는 공정; 상기 포토레지스트를 제거하는 공정과; H2O와 플루오린기를 함유한 플라즈마를 사용하여 포토레지스트 제거시 발생된 잔류물을 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.In the method for forming a metal wiring of the semiconductor device of the present invention for this purpose, in the method of manufacturing a semiconductor device using aluminum or aluminum alloy as a wiring, forming a first metal layer on the lower insulating layer and the aluminum continuously on the first metal layer Forming a layer and a second metal layer; Applying a photoresist on the second metal layer, patterning the same, and removing the second metal layer and the aluminum layer using the mask as a mask; Removing the photoresist; And removing a residue generated during photoresist removal using a plasma containing H 2 O and a fluorine group.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 소자의 특성을 향상시키는 데 적당하도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming metal wiring of a semiconductor device suitable for improving the characteristics of the device.
일반적으로 금속배선을 알루미늄을 사용할 경우에 있어서, 배선 형성을 위해 알루미늄을 증착하고 식각한 후 알루미늄 코로젼(corrosion)을 방지하기 위해서 후처리 공정이 필요하다.In general, in the case of using aluminum as the metal wiring, after the aluminum is deposited and etched to form the wiring, a post-treatment process is required to prevent aluminum corrosion.
이러한 후처리 공정은 클로린 플라즈마에서 알루미늄 식각 후 즉시 순수한 물(D.I Water)에 담그어 잔류된 클로린을 제거하므로서 코로젼을 방지하고자 하였다.This post-treatment process was intended to prevent coronation by immersing in pure water (D.I Water) immediately after aluminum etching in chlorine plasma to remove residual chlorine.
코로젼을 방지하기 위한 또 하나의 방법으로서는 인 시튜(In-Situ)로 H2O 베이포 플라즈마(Vapor plasma)를 이용하여 잔류된 클로린을 제거하였다.As another method for preventing the coronation, residual chlorine was removed using H 2 O Vapor plasma in an In-Situ.
대부분의 알루미늄 식각장비가 식각 챔버(Chamber)와 H2O 베이포 클리닝(vapor cleaning)/에칭(ashing) 챔버로 구성된다.Most aluminum etching equipment consists of an etch chamber and a H 2 O vapor cleaning / ashing chamber.
따라서 식각 후 진공파괴가 없이 H2O 베이포 플라즈마를 형성하여 코로젼을 방지한다.Therefore, after etching, H 2 O vapor plasma is formed without vacuum destruction, thereby preventing the coronation.
그러나 H2O 플라즈마 클리닝시에 잔류된 클로린의 제거와 더불어 H, O, OH 이온들에 의해 식각 패턴 형성을 위한 감광막이 제거되는 문제를 야기시킨다.However, in addition to the removal of chlorine remaining during the H 2 O plasma cleaning, the photoresist film for forming the etching pattern is removed by the H, O and OH ions.
또한 감광막의 물질 변화가 발생하여 알루미늄 또는 알루미늄 합금으로 이루어진 배선위에 심한 폴리머(polimer)성 잔류물을 남기게 된다.In addition, a change in the material of the photoresist film is generated, leaving a severe polymer residue on the wiring made of aluminum or aluminum alloy.
이러한 잔류물은 O2에싱(ashing)처리를 하더라도 제거되지 않는다.These residues are not removed by O 2 ashing.
따라서 상기 잔류물을 제거하기 위한 방안으로서 아민(Amine)기를 포함하는 용액(예를들어 ACT, EKC 등)이나 강한 산성용액에서 습식처리를 통해 제거하였다.Therefore, as a method for removing the residue, it was removed by a wet treatment in a solution containing an amine group (for example, ACT, EKC, etc.) or a strong acid solution.
이하, 종래 반도체 소자의 금속배선 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a method of forming metal wirings of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 1d는 종래 반도체 소자의 금속배선 형성방법을 나타낸 공정 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming metal wirings of a conventional semiconductor device.
도 1a에 도시한 바와 같이 절연층(11)상에 베리어 메탈(barrier metal)층(12)을 형성하고, 상기 베리어 메탈층(12)상에 배선형성을 위한 알루미늄(또는 알루미늄 합금층)(13)을 형성한다.As shown in FIG. 1A, a barrier metal layer 12 is formed on the insulating layer 11, and an aluminum (or aluminum alloy layer) 13 is formed on the barrier metal layer 12 to form wiring. ).
그리고 상기 알루미늄층(13)상에 아크층(Anti-reflective)(14)을 차례로 형성한 후, 상기 아크층(14)전면에 포토레지스트(15)를 도포한 후 노광공정으로 패터닝한다.An arc layer (Anti-reflective) 14 is sequentially formed on the aluminum layer 13, and then the photoresist 15 is coated on the entire surface of the arc layer 14, and then patterned by an exposure process.
이어서, 도 1b에 도시한 바와 같이 상기 포토레지스트(15)를 마스크로 이용하여 클로린을 포함하는 플라즈마에서 상기 아크층(14), 알루미늄(또는 알루미늄 합금)층 (13) 및 베리어 메탈층(12)을 식각한다.Subsequently, as shown in FIG. 1B, the arc layer 14, the aluminum (or aluminum alloy) layer 13, and the barrier metal layer 12 in the plasma containing chlorine using the photoresist 15 as a mask. Etch
그리고 인-시튜(In-Situ)로 H2O 베이포 플라즈마 클리닝(vapor plasma cleaning)을 실시하고, O2에싱(Ashing) 처리하면 노출된 절연층(21)이 소정깊이로 제거된다.In addition, H 2 O vapor plasma cleaning and O 2 ashing are performed in-situ to remove the exposed insulating layer 21 to a predetermined depth.
이어 도 1c에 도시한 바와 같이 상기 포토레지스트(15)가 제거됨과 동시에 상기 아크층(14)상에 잔류물(15a)이 발생한다.Subsequently, as shown in FIG. 1C, the photoresist 15 is removed and a residue 15a is generated on the arc layer 14.
이어서, 도 1d에 도시한 바와 같이 잔류물(15a)을 제거하기 위하여 강한 산성용액(황산, 질산 등을 포함하는)이나 아민(Amine)기를 포함하는 화학용액을 사용하여 화학처리 하여, 상기 잔류물(15a)을 제거한다.Subsequently, in order to remove the residue 15a, as shown in FIG. Remove (15a).
그리고 화학처리 이후에 순수한 물(D. I Water)과 스핀 드라이(spin dry) 및 N2블로윙(blowing)공정을 실시한다.After chemical treatment, pure water (D. I Water), spin dry and N2 blowing processes are performed.
여기서, 화학처리를 하게되면 상기 아크층(14)과 그 하부의 알루미늄(또는 알루미늄 합금)층(13)과의 식각속도가 서로 상이하여 상기 알루미늄층(13)이 과도식각된다.In this case, when the chemical treatment is performed, the etching speeds of the arc layer 14 and the aluminum (or aluminum alloy) layer 13 below are different from each other, and the aluminum layer 13 is overetched.
또한 상기 알루미늄층(13) 하부의 베리어 메탈층(12)도 과도식각되어 전체적으로 패턴형성이 불량해진다.In addition, the barrier metal layer 12 under the aluminum layer 13 is also excessively etched, resulting in poor pattern formation.
이와 같은 종래 반도체 소자의 금속배선 형성방법은 다음과 같은 문제점이 있었다.The metal wiring forming method of the conventional semiconductor device has the following problems.
첫째, 잔류물 제거를 위해 화학용액을 사용하므로 별도의 베스(bath)가 필요하다.First, a separate bath is required because the chemical solution is used to remove residues.
둘째, 화학용액을 사용한 습식처리(wet treatinent)로 인해 공정시간이 길어지고 이로 인해 배선의 과도식각이 심해진다.Second, the wet treatinent using the chemical solution lengthens the process time, which leads to a severe overetch of the wiring.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 별도의 장비를 사용하지 않고 공정시간을 단축하며 소자의 특성을 향상시키는데 적당한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming a metal wiring of a semiconductor device suitable for shortening the process time and improving the characteristics of the device without using a separate equipment as an object of the present invention.
도 1a 내지 1d는 종래 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도1A through 1D are cross-sectional views illustrating a method of forming metal wirings in a conventional semiconductor device.
도 2a 내지 2d는 본 발명의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도2A through 2D are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21:하부절연층22:베리어 메탈층21: lower insulating layer 22: barrier metal layer
23:알루미늄층24:아크층23: aluminum layer 24: arc layer
25;포토레지스트25a;잔류물25; photoresist 25a; residue
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 금속배선 형성방법은 알루미늄 또는 알루미늄 합금을 배선으로 사용하는 반도체 소자의 제조방법에 있어서, 하부 절연층상에 제1메탈층을 형성하고 상기 제1메탈층상에 연속하여 알루미늄층과 제2메탈층을 형성하는 공정과; 상기 제2메탈층상에 포토레지스트를 도포한 후 패터닝하고 이를 마스트로하여 상기 제2메탈층과 알루미늄층을 제거하는 공정; 상기 포토레지스트를 제거하는 공정과; H2O와 플루오린기를 함유한 플라즈마를 사용하여 포토레지스트 제거시 발생된 잔류물을 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.In the method of forming a metal wiring of the semiconductor device of the present invention for achieving the above object, in the method of manufacturing a semiconductor device using aluminum or aluminum alloy as a wiring, forming a first metal layer on the lower insulating layer and the first metal Forming an aluminum layer and a second metal layer continuously on the layer; Applying a photoresist on the second metal layer, patterning the mask, and removing the second metal layer and the aluminum layer by mast; Removing the photoresist; And removing a residue generated during photoresist removal using a plasma containing H 2 O and a fluorine group.
이하, 본 발명의 반도체 소자의 금속배선 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a method of forming metal wirings of a semiconductor device of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 2d는 종래 반도체 소자의 금속배선 형성방법을 나타낸 공정 단면도이다.2A through 2D are cross-sectional views illustrating a method of forming metal wirings of a conventional semiconductor device.
먼저, 도 2a에 도시한 바와 같이 절연층(21)상에 베리어 메탈층(22)을 형성하고, 상기 베리어 메탈층(22)상에 배선용 알루미늄층(또는 알루미늄 합금층)과 아크층(23)을 차례로 형성한다.First, as shown in FIG. 2A, the barrier metal layer 22 is formed on the insulating layer 21, and the wiring aluminum layer (or aluminum alloy layer) and the arc layer 23 are formed on the barrier metal layer 22. Form in turn.
이때, 상기 베리어 메탈층(22)의 물질로서는 Ti, TiN, TiW 등을 사용한다.At this time, Ti, TiN, TiW, or the like is used as the material of the barrier metal layer 22.
그리고 상기 아크층(24)상에 포토레지스트(25)를 도포한 후 노광 및 현상공정을 이용하여 상기 포토레지스트(25)를 패터닝한다.After the photoresist 25 is coated on the arc layer 24, the photoresist 25 is patterned by using an exposure and development process.
이어, 도 2b에 도시한 바와 같이 상기 패터닝된 포토레지스트(25)를 마스크로 이용하여 아크층(24), 알루미늄층(23) 그리고 베리어 메탈층(22)을 차례로 식각한다.Subsequently, as illustrated in FIG. 2B, the arc layer 24, the aluminum layer 23, and the barrier metal layer 22 are sequentially etched using the patterned photoresist 25 as a mask.
이때 상기 식각공정은 클로린을 포함하는 플라즈마 상태에서 식각한다.At this time, the etching process is etched in a plasma state containing chlorine.
여기서, 상기 클로린 플라즈마 상태에서 식각공정을 진행하면 상기 베리어 메탈층(22) 하부의 절연층(21)도 소정깊이로 식각된다.Here, when the etching process is performed in the chlorine plasma state, the insulating layer 21 under the barrier metal layer 22 is also etched to a predetermined depth.
이어서, 도 2c에 도시한 바와 같이 클로린을 포함한 플라즈마 상태에서 식각한 후 인-시튜로 H2O 베이포 플로즈마 클리닝(vapor plasma cleaning)을 실시하여 코로젼을 방지한다.Subsequently, as shown in FIG. 2C, after etching in a plasma state containing chlorine, H 2 O vapor plasma cleaning is performed in-situ to prevent coronation.
이때 상기 아크층(24)상에 포토레지스트의 잔류물(25a)이 형성된다.At this time, a residue 25a of photoresist is formed on the arc layer 24.
이어, 도 2d에 도시한 바와 같이 상기 잔류물(25a)을 제거하기 위하여 인-시튜로 H2O에 플루오린을 포함하는 가스의 플라즈마를 사용하여 상기 잔류물(25a)을 제거한다.Subsequently, the residue 25a is removed using a plasma of a gas containing fluorine in H 2 O in-situ to remove the residue 25a as shown in FIG. 2D.
여기서, 상기 잔류물(25a)은 헬리콘 타입의 고밀도 식각장비를 사용하여 제거하고, 이에 따른 공정조건들은 다음과 같다.Here, the residue 25a is removed using a high-density etching equipment of the helicon type, and the process conditions are as follows.
상기 잔류물(25a)을 제거하기 위한 식각시간은 약 100초 이내로 하고 챔버의 압력은 5∼10mT의 범위로 한다.The etching time for removing the residue 25a is within about 100 seconds and the pressure in the chamber is in the range of 5-10 mT.
그리소 상기 H2O와 플루오린를 포함하는 가스의 유량비는 7:1∼10:1의 범위로 한다.The flow rate ratio of the gas containing H 2 O and fluorine is in the range of 7: 1 to 10: 1.
또한 소스파워는 2500∼3200W의 범위로 하고 바이어스 파워는 300∼450W의 범위로 한다.The source power is in the range of 2500 to 3200W and the bias power is in the range of 300 to 450W.
본 발명의 금속배선 형성방법은 종래 기술에서와 같은 알루미늄층(23) 및 베리어 메탈층(22)이 과도식각되는 현상은 나타나지 않는다.In the method for forming a metal wire according to the present invention, the phenomenon in which the aluminum layer 23 and the barrier metal layer 22 are excessively etched as in the prior art does not appear.
이는 알루미늄층(23)이 상기 플로오린을 포함하는 가스등에 의해 식각되지 않기 때문이다.This is because the aluminum layer 23 is not etched by a gas or the like containing the fluorine.
그리고 상기 알루미늄층(23) 및 베리어 메탈층(22)이 과도식각되지 않으므로 상기 베리어 메탈층(22)하부의 절연층(21)의 손실도 최소화할 수 있다.In addition, since the aluminum layer 23 and the barrier metal layer 22 are not excessively etched, loss of the insulating layer 21 under the barrier metal layer 22 may be minimized.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 금속배선 형성방법은 다음과 같은 효과가 있다.As described above, the metal wiring forming method of the semiconductor device of the present invention has the following effects.
첫째, 잔류물을 제거하기 위한 별도의 장비를 필요로 하지 않으므로 경제적이다.First, it is economical because no additional equipment is needed to remove the residue.
둘째, 화학용액을 사용하지 않으므로 배선이 과도식각되지 않을 뿐더러 공정시간을 단축시킨다.Second, because no chemical solution is used, the wiring is not overetched and the process time is shortened.
셋째, 하부의 절연층의 손실을 최소화할 수 있다.Third, the loss of the lower insulating layer can be minimized.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062239A KR19980044194A (en) | 1996-12-06 | 1996-12-06 | Metal wiring formation method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062239A KR19980044194A (en) | 1996-12-06 | 1996-12-06 | Metal wiring formation method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980044194A true KR19980044194A (en) | 1998-09-05 |
Family
ID=66475203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062239A KR19980044194A (en) | 1996-12-06 | 1996-12-06 | Metal wiring formation method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980044194A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030052168A (en) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | Method for metal line patterning of semiconductor device |
| KR100484512B1 (en) * | 2002-11-12 | 2005-04-20 | (주)거혁건설 | The constructing and dismantling method of concrete forms constructed for wall and slab |
| KR100484513B1 (en) * | 2002-11-12 | 2005-04-20 | (주)거혁건설 | The structure of concrete forms constructed for wall and slab |
| KR100752186B1 (en) * | 2006-07-12 | 2007-08-24 | 동부일렉트로닉스 주식회사 | Method for dry etching |
| KR100773687B1 (en) * | 2005-12-13 | 2007-11-05 | 주식회사 하이닉스반도체 | Method for forming metal line of semiconductor device |
-
1996
- 1996-12-06 KR KR1019960062239A patent/KR19980044194A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030052168A (en) * | 2001-12-20 | 2003-06-26 | 동부전자 주식회사 | Method for metal line patterning of semiconductor device |
| KR100484512B1 (en) * | 2002-11-12 | 2005-04-20 | (주)거혁건설 | The constructing and dismantling method of concrete forms constructed for wall and slab |
| KR100484513B1 (en) * | 2002-11-12 | 2005-04-20 | (주)거혁건설 | The structure of concrete forms constructed for wall and slab |
| KR100773687B1 (en) * | 2005-12-13 | 2007-11-05 | 주식회사 하이닉스반도체 | Method for forming metal line of semiconductor device |
| KR100752186B1 (en) * | 2006-07-12 | 2007-08-24 | 동부일렉트로닉스 주식회사 | Method for dry etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| JP4563340B2 (en) | Manufacturing method of semiconductor device | |
| US5925577A (en) | Method for forming via contact hole in a semiconductor device | |
| KR19990075991A (en) | Metal wiring formation method of semiconductor device | |
| US5792672A (en) | Photoresist strip method | |
| US6777334B2 (en) | Method for protecting a wafer backside from etching damage | |
| KR100268926B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR19980044194A (en) | Metal wiring formation method of semiconductor device | |
| KR100262506B1 (en) | Manufacturing method for semiconductor device | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| JPH09298188A (en) | Manufacture of semiconductor device | |
| US7879533B2 (en) | Etching residue removal method and semiconductor device fabrication method using this method | |
| EP1320128A1 (en) | Method for making interconnect structures | |
| KR20100077858A (en) | Method for forming metal line of semiconductor device | |
| KR19980085824A (en) | Wiring Formation Method of Semiconductor Device | |
| KR100458591B1 (en) | Method for removing polymer in semiconductor | |
| KR100701388B1 (en) | Method for post treating a metal line of semiconductor device | |
| KR20020068621A (en) | Method for manufacturing interconnection of semiconductor device | |
| KR100364809B1 (en) | Method for etching/ashing metal of semiconductor device | |
| US20070227555A1 (en) | Method to manipulate post metal etch/side wall residue | |
| KR100231846B1 (en) | Interconnecting method of semiconductor device | |
| KR0166838B1 (en) | Metal wiring forming method of semiconductor device | |
| KR100284311B1 (en) | Method of manufacturing semiconductor device for improving via contact resistance | |
| KR20000044876A (en) | Method for forming metal wiring of semiconductor device | |
| KR19990005536A (en) | Wiring Formation Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |