KR19980040067A

KR19980040067A - Thin film type optical path control device to improve light efficiency

Info

Publication number: KR19980040067A
Application number: KR1019960059191A
Authority: KR
Inventors: 최윤준
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1996-11-28
Filing date: 1996-11-28
Publication date: 1998-08-17
Also published as: KR100238803B1

Abstract

광효율을 극대화할 수 있는 박막형 광로 조절 장치가 개시되어 있다. 상기 장치는, M×N개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스, 상기 액티브 매트릭스의 상부에 ⅰ) 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암들 사이에 사각형 형상의 평판이 동일 평면상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는 멤브레인, ⅱ) 상기 멤브레인의 상부에 적층되어 화상 신호가 인가되는 하부전극, ⅲ) 상기 하부전극의 상부에 적층되어 전계에 따라 변형을 일으키는 변형층 및 ⅳ) 상기 변형층의 상부에 적층되어 바이어스 전압이 인가되는 상부전극을 포함하는 M×N개의 액츄에이터, 그리고 상기 멤브레인의 상부에 형성된 거울을 포함한다. 상기 장치는 변형을 일으키는 구동부와 입사되는 광속을 반사하는 거울부를 분리하고 구동부의 면적을 축소하는 동시에 거울부의 면적을 확대함으로서 입사되는 광속의 광효율을 극대화할 수 있으며, 스크린에 투영되는 화상의 화질을 향상시킬 수 있다.Disclosed is a thin film type optical path control device capable of maximizing light efficiency. The device includes an active matrix in which M × N transistors are built and a drain is formed on one side, and a rectangular flat plate is coplanar between two rectangular arms formed in parallel from both support portions on the top of the active matrix. A membrane having a shape integrally formed with the arms, ii) a lower electrode stacked on top of the membrane to which an image signal is applied, and iii) a strained layer stacked on top of the lower electrode to cause deformation according to an electric field; Iii) M × N actuators stacked on top of the strained layer and including top electrodes to which a bias voltage is applied, and mirrors formed on top of the membrane. The device can maximize the light efficiency of the incident light beam by separating the driving unit causing deformation and the mirror unit reflecting the incident light beam, reducing the area of the driving unit, and increasing the area of the mirror unit, and improving the image quality of the image projected on the screen. Can be improved.

Description

Thin film type optical path control device to improve light efficiency

본 발명은 박막형 광로 조절 장치인 AMA(Actuated Mirror Arrays)에 관한 것으로, 보다 상세하게는 소정의 각도로 변형을 일으키는 구동부와 입사되는 광속을 반사하는 거울부를 분리하고 구동부의 면적을 축소하는 동시에 거울부의 면적을 확대함으로서 입사되는 광속의 광효율을 극대화할 수 있으며, 스크린에 투영되는 화상의 화질을 향상시킬 수 있는 박막형 광로 조절 장치에 관한 것이다.The present invention relates to AMA (Actuated Mirror Arrays), which is a thin film type optical path adjusting device. More specifically, the driving unit causes deformation at a predetermined angle and the mirror unit reflecting the incident light beam, and reduces the area of the driving unit. The present invention relates to a thin film type optical path adjusting apparatus capable of maximizing the light efficiency of an incident light beam by increasing an area and improving the image quality of an image projected on a screen.

일반적으로 광속을 조절하여 화상을 형성할 수 있는 광로 조절 장치는 크게 두 종류로 구분된다. 그 한 종류는 직시형 화상 표시 장치로서 CRT(Cathode Ray Tube) 등이 있으며, 다른 한 종류는 투사형 화상 표시 장치로서 액정 표시 장치(Liquid Crystal Display：LCD), 또는 DMD(Deformable Mirror Device), AMA 등이 이에 해당한다. 상기 CRT 장치는 화상의 질은 우수하지만 화면의 대형화에 따라 장치의 중량과 용적이 증가하며 그 제조 비용이 상승하게 되는 문제점이 있다. 이에 비하여 액정 표시 장치(LCD)는 광학적 구조가 간단하여 얇게 형성할 수 있어 그 중량 및 용적을 줄일 수 있는 장점이 있다. 그러나 상기 액정 표시 장치(LCD)는 입사되는 광속의 편광으로 인하여 1∼2％의 광효율을 가질 정도로 효율이 저하되며, 액정 물질의 응답 속도가 느리고 내부가 과열되기 쉬운 문제점이 있다.In general, an optical path adjusting device capable of forming an image by adjusting a light beam is classified into two types. One type is a direct view type image display device, such as a CRT (Cathode Ray Tube), and the other type is a projection type image display device, a Liquid Crystal Display (LCD), or a DMD (Deformable Mirror Device), AMA, etc. This corresponds to this. Although the CRT device has excellent image quality, the weight and volume of the device increases as the screen is enlarged, and the manufacturing cost thereof increases. In contrast, a liquid crystal display (LCD) has an advantage in that its optical structure is simple and can be formed thin, thereby reducing its weight and volume. However, the liquid crystal display (LCD) has a problem that the efficiency is lowered to have a light efficiency of 1 to 2% due to the polarization of the incident light beam, and the response speed of the liquid crystal material is slow and the inside is easily overheated.

따라서 상기 문제점들을 해결하기 위하여 DMD, 또는 AMA 등의 화상 표시 장치가 개발되었다. 현재, DMD 장치가 5％ 정도의 광효율을 가지는 것에 비하여 AMA 장치는 10％ 이상의 광효율을 얻을 수 있다. 또한 AMA 장치는 콘트라스트(contrast)를 향상시켜 보다 밝고 선명한 화상을 맺을 수 있으며, 입사되는 광속의 극성에 영향을 받지 않을 뿐만 아니라 반사되는 광속의 극성에 영향을 끼치지도 않는다. 이러한 미합중국 특허 제5,126,836호(issued to Gregory Um)에 개시된 AMA의 엔진 시스템의 개략도를 도 1에 도시하였다.Accordingly, an image display device such as a DMD or an AMA has been developed to solve the above problems. Currently, AMA devices can achieve 10% or more light efficiency, while DMD devices have about 5% light efficiency. In addition, the AMA device improves contrast to produce brighter and clearer images, and is not affected by the polarity of the incident luminous flux and does not affect the polarity of the reflected luminous flux. A schematic diagram of the engine system of AMA disclosed in this US Patent No. 5,126,836 (issued to Gregory Um) is shown in FIG.

도 1에 도시한 바와 같이, 광원(1)으로부터 입사된 광속은 제1 슬릿(3) 및 제1 렌즈(5)를 지나면서 R·G·B(Red·Green·Blue) 표색계에 따라 분광된다. 상기 R·G·B 별로 분광된 광속은 각기 제1 거울(7), 제2 거울(9) 및 제3 거울(11)에 의하여 반사되어 각각의 거울에 대응하여 설치된 AMA 소자들(13)(15)(17)로 입사된다. 상기 R·G·B 별로 형성된 AMA 소자들(13)(15)(17)은 각기 내부에 구비된 거울들을 소정의 각도로 경사지게 하여 입사된 광속을 반사시킨다. 이 때, 상기 거울은 거울의 하부에 형성된 변형층(active layer)의 변형에 따라 기울게 된다. 상기 AMA 소자들(13)(15)(17)로부터 반사된 빛은 제2 렌즈(19) 및 제2 슬릿(21)을 통과한 후, 투영렌즈(23)에 의하여 스크린(도시되지 않음)에 투영되어 화상을 맺게 된다.As shown in FIG. 1, the light beams incident from the light source 1 are spectroscopically observed through the R, G, B (Red, Green, Blue) colorimeter while passing through the first slit 3 and the first lens 5. . The luminous flux spectra for R, G, and B are respectively reflected by the first mirror 7, the second mirror 9, and the third mirror 11, and are arranged in correspondence with the respective mirrors. 15) (17). The AMA elements 13, 15, and 17 formed for each of R, G, and B reflect the incident light beams by inclining the mirrors provided therein at a predetermined angle. At this time, the mirror is inclined according to the deformation of the active layer formed under the mirror. The light reflected from the AMA elements 13, 15, 17 passes through the second lens 19 and the second slit 21, and then is projected to the screen (not shown) by the projection lens 23. Projected to form an image.

상기 변형층의 구성 물질로서는 대부분의 경우 산화아연(ZnO)이 사용된다. 그러나, PZT(lead zirconate titanate, Pb(Zr, Ti)O₃)가 산화아연 보다 더 우수한 압전 특성을 가진다는 사실이 근래에 알려져왔다. 상기 PZT는 PbZrO₃와 PbTiO₃의 완전 고용체(solid solution)로서 고온에서는 결정 구조가 입방정(cubic)인 상유전상(paraelectric phase)으로 존재하며, 상온에서는 Zr과 Ti의 조성비에 따라 결정 구조가 사방정(orthorhombic)인 반강유전상(antiferroelectric phase), 능면체정(rhombohedral)인 강유전상(ferroelectric phase), 그리고 정방정(tetragonal)인 강유전상으로 존재한다.In most cases, zinc oxide (ZnO) is used as a constituent material of the strained layer. However, it has recently been known that PZT (lead zirconate titanate, Pb (Zr, Ti) O ₃ ) has better piezoelectric properties than zinc oxide. The PZT is a complete solid solution (solid solution) of PbZrO ₃ and PbTiO ₃ high temperature in the crystal structure of the cubic crystal (cubic) of paraelectric phase inversion (paraelectric phase) in the presence, and is the normal temperature determined by the composition ratio of Zr and Ti structure orthorhombic It exists as an orthorhombic antiferroelectric phase, a rhombohedral ferroelectric phase, and a tetragonal ferroelectric phase.

이러한 PZT의 이원 상태도(binary phase diagram)을 도 2에 도시하였다. 도 2를 참조하면, Zr과 Ti의 조성비가 약 1：1인 조성에서 정방정상(tetragonal phase)과 능면체정상(rhombohedral phase)의 상경계(morphotropic phase boundary：MPB)가 있으며, PZT는 상기 상경계(MPB)의 조성에서 최대의 유전 특성(dielectric property) 및 압전 특성을 나타낸다. 상기 상경계는 특정 조성에 위치하지 않고 비교적 넓은 조성 범위에 걸쳐 정방정상과 능면체정상이 공존하는 영역으로 되어 있으며, 상공존 영역(phase coexistent region)은 연구자에 따라 2∼3mol％에서 15mol％에 이르기까지 각기 다르게 보고되어 있다. 이러한 상공존의 원인으로서는 열역학적 안정성(thermodynamic stability), 조성의 불균일성(compositional fluctuation), 내부 응력(internal stress) 등의 여러 가지 이론들이 제시되고 있다. 현재, PZT 박막(thin film)은 스핀 코팅(spin coating) 방법, 화학 기상 증착(Chemical Vapor Deposition：CVD) 방법, 스퍼터링(sputtering) 방법 등과 같은 다양한 공정을 이용하여 제조할 수 있다.A binary phase diagram of this PZT is shown in FIG. 2. Referring to FIG. 2, there is a tetragonal phase and a rhombohedral phase in a composition having a ratio of Zr and Ti of about 1: 1, and PZT is a phase boundary (MPB). It exhibits maximum dielectric and piezoelectric properties in the composition of MPB). The phase boundary is not located in a specific composition but is a region in which a tetragonal phase and a rhombohedral phase coexist over a relatively wide composition range, and the phase coexistent region ranges from 2 to 3 mol% to 15 mol% depending on the researcher. Are reported differently. Many theories such as thermodynamic stability, compositional fluctuation, and internal stress have been suggested as the causes of such coexistence. Currently, PZT thin films can be manufactured using various processes such as spin coating, chemical vapor deposition (CVD), sputtering, and the like.

이러한 광로 조절 장치인 AMA는 크게 벌크(bulk)형과 박막(thin film)형으로 구분된다. 상기 벌크형 광로 조절 장치는 미합중국 특허 제5,085,497호(issued to Gregory Um et al.)에 개시되어 있다. 벌크형 광로 조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼(wafer)를 트랜지스터가 내장된 액티브 매트릭스(active matrix) 상에 장착한 후, 쏘잉(sawing) 방법으로 가공하고 그 상부에 거울을 설치하여 이루어진다. 그러나 벌크형 광로 조절 장치는 설계 및 제조에 있어서 높은 정밀도가 요구되고 변형층의 응답 속도가 느리다는 문제점이 있다. 이에 따라 반도체 공정을 이용하여 제조할 수 있는 박막형 광로 조절 장치가 개발되었다.AMA, which is an optical path control device, is classified into a bulk type and a thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 (issued to Gregory Um et al.). The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein on an active matrix in which a transistor is built, and then processes it by sawing. This is done by installing a mirror. However, the bulk optical path control device has a problem in that high precision is required in design and manufacturing, and the response speed of the deformation layer is slow. Accordingly, a thin film type optical path control apparatus that can be manufactured using a semiconductor process has been developed.

상기 박막형 광로 조절 장치는 본 출원인이 특허출원한 특허출원 제96-42197호(발명의 명칭：멤브레인의 스트레스를 조절할 수 있는 박막형 광로 조절 장치 및 그 제조 방법)에 개시되어 있다. 도 3은 상기 선행 출원에 기재된 박막형 광로 조절 장치의 평면도를 도시한 것이며, 도 4는 도 3에 도시한 장치를 AA′선으로 자른 단면도를 도시한 것이며, 도 5a 내지 도 5c는 도 4에 도시한 장치의 제조 공정도이다.The thin film type optical path adjusting device is disclosed in patent application No. 96-42197 (name of the invention: thin film type optical path adjusting device which can control the stress of a membrane and a method of manufacturing the same). FIG. 3 is a plan view of the thin film type optical path adjusting device described in the preceding application, FIG. 4 is a cross-sectional view taken along line AA ′ of the device shown in FIG. 3, and FIGS. 5A to 5C are shown in FIG. 4. It is a manufacturing process diagram of one apparatus.

도 3 및 도 4를 참조하면, 상기 박막형 광로 조절 장치는 일측 상부에 드레인(drain)(49)이 형성된 액티브 매트릭스(41)와 액티브 매트릭스(41)의 상부에 형성된 액츄에이터(actuator)(43)를 포함한다.3 and 4, the thin film type optical path adjusting device includes an active matrix 41 having a drain 49 formed on one side and an actuator 43 formed on the active matrix 41. Include.

상기 액티브 매트릭스(41)는 액티브 매트릭스(41) 및 드레인(49)의 상부에 적층된 보호층(passivation layer)(51)과 보호층(51)의 상부에 적층된 식각 방지층(etch stop layer)(53)을 포함한다. 상기 액티브 매트릭스(41)의 내부에는 M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있다.The active matrix 41 may include a passivation layer 51 stacked on the active matrix 41 and a drain 49 and an etch stop layer stacked on the passivation layer 51. 53). M x N MOS transistors (not shown) are embedded in the active matrix 41.

상기 액츄에이터(43)는 상기 식각 방지층(53) 중 아래에 드레인(49)이 형성된 부분에 일측이 접촉되며 타측이 에어 갭(air gap)(55)을 개재하여 상기 식각 방지층(53)과 평행하도록 적층된 멤브레인(membrane)(57), 멤브레인(57)의 상부에 적층된 하부전극(bottom electrode)(61), 하부전극(61)의 상부에 적층된 변형층(63), 변형층(63)의 일측 상부에 적층된 상부전극(top electrode)(65), 변형층(63)의 타측으로부터 하부전극(61), 멤브레인(57), 식각 방지층(53) 및 보호층(51)을 통하여 상기 드레인(49)까지 형성된 비어 홀(via hole)(68), 그리고 비어 홀(68) 내에 상기 하부전극(61)과 드레인(49)이 서로 전기적으로 연결되도록 형성된 비어 컨택(via contact)(69)을 포함한다.One side of the actuator 43 is in contact with a portion in which the drain 49 is formed in the lower portion of the etch stop layer 53, and the other side thereof is parallel to the etch stop layer 53 through an air gap 55. The stacked membrane 57, the bottom electrode 61 stacked on the membrane 57, the strain layer 63 stacked on the lower electrode 61, and the strain layer 63. The upper electrode 65 stacked on one side of the top, the drain electrode from the other side of the deformation layer 63 through the lower electrode 61, the membrane 57, the etch stop layer 53 and the protective layer 51 A via hole 68 formed up to 49 and a via contact 69 formed so that the lower electrode 61 and the drain 49 are electrically connected to each other in the via hole 68. Include.

도 3을 참조하면, 멤브레인(57)의 일측은 그 중앙부에 사각형 형상의 오목한 부분을 가지며, 이러한 오목한 부분이 양쪽 가장자리로 갈수록 계단형으로 넓어지는 형상으로 형성된다. 상기 멤브레인(57)의 타측은 상기 오목한 부분에 대응하여 중앙부로 갈수록 계단형으로 좁아지는 사각형 형상의 돌출부를 가진다. 그러므로, 상기 멤브레인(57)의 오목한 부분에 인접한 액츄에이터의 멤브레인의 오목한 부분이 끼워지고, 상기 사각형 형상의 돌출부가 인접한 멤브레인의 오목한 부분에 끼워지게 된다.Referring to FIG. 3, one side of the membrane 57 has a rectangular concave portion at a central portion thereof, and the concave portion is formed in a stepped shape toward both edges. The other side of the membrane 57 has a rectangular protrusion that narrows stepwise toward the central portion corresponding to the concave portion. Therefore, the recessed portion of the membrane of the actuator adjacent to the recessed portion of the membrane 57 is fitted, and the rectangular projection is fitted to the recessed portion of the adjacent membrane.

이하 상술한 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described thin film type optical path control apparatus will be described with reference to the drawings.

도 5a 내지 도 5d는 도 4에 도시한 장치의 제조 공정도이다. 도 5a내지 도 5d에 있어서, 도 4와 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.5A to 5D are manufacturing process diagrams of the apparatus shown in FIG. 4. 5A to 5D, the same reference numerals are used for the same members as in FIG.

도 5a를 참조하면, M×N개의 트랜지스터(도시되지 않음)가 내장되고 일측 상부에 드레인(49)이 형성된 액티브 매트릭스(41)의 상부에 인 실리케이트 유리(Phospho-Silicate Glass：PSG)로 구성된 보호층(51)을 적층한다. 보호층(51)은 화학 기상 증착(CVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(51)은 후속하는 공정 동안 액티브 매트릭스(41)를 보호한다.Referring to FIG. 5A, a protection composed of Phospho-Silicate Glass (PSG) on top of an active matrix 41 having M × N transistors (not shown) and a drain 49 formed on one side thereof. Layer 51 is laminated. The protective layer 51 is formed to have a thickness of about 1.0 to 2.0 µm using the chemical vapor deposition (CVD) method. The protective layer 51 protects the active matrix 41 during subsequent processing.

상기 보호층(51)의 상부에는 질화물(nitride)로 구성된 식각 방지층(53)이 적층된다. 식각 방지층(53)은 저압 화학 기상 증착(Low Pressure CVD：LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(53)은 후속하는 식각 공정 동안 보호층(51) 및 액티브 매트릭스(41) 등이 식각되는 것을 방지한다. 식각 방지층(53)의 상부에는 희생층(sacrificial layer)(56)이 적층된다. 희생층(56)은 인(P)의 농도가 높은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(Atmospheric Pressure CVD：APCVD) 방법을 이용하여 1．0∼2．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(56)은 트랜지스터가 내장된 액티브 매트릭스(41)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 희생층(56)의 표면을 스핀 온 글래스(Spin On Galss：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 희생층(56) 중 아래에 드레인(49)이 형성되어 있는 부분을 식각하여 식각 방지층(53)의 일부를 노출시킨다.An etch stop layer 53 made of nitride is stacked on the passivation layer 51. The etch stop layer 53 is formed to have a thickness of about 1000 to 2000 kPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 53 prevents the protective layer 51, the active matrix 41, and the like from being etched during the subsequent etching process. A sacrificial layer 56 is stacked on the etch stop layer 53. The sacrificial layer 56 is formed of phosphorous silicate glass (PSG) having a high concentration of phosphorus (PG) so as to have a thickness of about 1.0 to 2.0 μm using the Atmospheric Pressure Vapor Deposition (APCVD) method. Form. In this case, since the sacrificial layer 56 covers the upper portion of the active matrix 41 in which the transistors are embedded, the flatness of the surface thereof is very poor. Accordingly, the surface of the sacrificial layer 56 is planarized by using a spin on galss (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 56 in which the drain 49 is formed below is etched to expose a portion of the etch stop layer 53.

도 5b를 참조하면, 멤브레인(57)은 상기 노출된 식각 방지층(53)의 상부 및 희생층(56)의 상부에 0．1∼1．0㎛ 정도의 두께로 적층된다. 상기 멤브레인(57)은 실리콘 카바이드(silicon carbide)를 PECVD(Plasma Enhanced CVD) 방법을 이용하여 200∼300℃의 온도에서 형성된다. 이 때, 상기 실리콘 카바이드는 액상(liquid) C₆H₁₈Si₂로부터 발생한 실리콘(Si)과 탄소(C)를 증착시켜 제조한다. 또는, 상기 실리콘 카바이드는 SiH₄와 CH₄의 혼합체로부터 발생한 실리콘과 탄소를 증착시켜 제조할 수 있다. 계속하여, 멤브레인(57) 내의 스트레스를 조절하기 위하여 600℃ 이하의 온도에서 실리콘 카바이드로 구성된 멤브레인(57)을 열처리(annealing)한다.Referring to FIG. 5B, the membrane 57 is stacked on the exposed etch stop layer 53 and on the sacrificial layer 56 at a thickness of about 0.01 to 1.0 μm. The membrane 57 is formed of silicon carbide at a temperature of 200 to 300 ° C. using a Plasma Enhanced CVD (PECVD) method. At this time, the silicon carbide is prepared by depositing silicon (Si) and carbon (C) generated from the liquid (liquid) C ₆ H ₁₈ Si ₂ . Alternatively, the silicon carbide may be prepared by depositing silicon and carbon generated from a mixture of SiH ₄ and CH ₄ . Subsequently, the membrane 57 made of silicon carbide is annealed at a temperature of 600 ° C. or less to control the stress in the membrane 57.

상기 멤브레인(57)의 상부에는 백금(Pt), 또는 탄탈륨(Ta) 등의 금속으로 구성된 하부전극(61)이 적층된다. 하부전극(61)은 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 신호 전극인 하부전극(61)에는 액티브 매트릭스(41)에 내장된 트랜지스터로부터 발생한 화상 신호가 상기 드레인(49) 및 비어 컨택(69)을 통하여 인가된다. 그리고, 하부전극(61)을 각 픽셀(pixel)별로 분리하기 위하여 식각하여 패터닝한다.A lower electrode 61 made of a metal such as platinum (Pt) or tantalum (Ta) is stacked on the membrane 57. The lower electrode 61 is formed to have a thickness of about 500 to 2000 mW using a sputtering method. An image signal generated from a transistor embedded in the active matrix 41 is applied to the lower electrode 61, which is a signal electrode, through the drain 49 and the via contact 69. The lower electrode 61 is etched and patterned to separate the pixels.

도 5c를 참조하면, 상기 하부전극(61)의 상부에 PZT, 또는 PLZT로 구성된 변형층(63)을 적층한다. 변형층(63)은 졸-겔(Sol-Gel)법을 이용하여 0．1∼ 1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한 후, 급속 열처리(Rapid Thermal Annealing：RTA) 방법으로 열처리하여 상변이시킨다. 변형층(63)은 상기 상부전극(65)과 하부전극(61) 사이에 발생하는 전계로 인하여 변형을 일으킨다. 상부전극(67)은 변형층(63)의 일측 상부에 적층된다. 상부전극(67)은 알루미늄(Al), 또는 백금 등의 전기 전도성 및 반사성이 우수한 금속을 스퍼터링 방법을 이용하여 500∼2000Å 정도의 두께를 가지도록 형성한다. 공통 전극인 상부전극(57)에는 바이어스 전압이 인가되어 하부전극(61)과 상부전극(57) 사이에 전계가 발생하게 된다. 또한, 상부전극(57)은 광원으로부터 입사되는 광속을 반사하는 거울의 기능도 함께 수행한다. 이어서, 상부전극(65)을 패터닝(patterning)하여 중앙부에 스트라이프(stripe)(67)를 형성한다. 스트라이프(67)는 상부전극(65)을 균일하게 작동시켜 입사되는 광속이 난반사되는 것을 방지한다.Referring to FIG. 5C, a strain layer 63 including PZT or PLZT is stacked on the lower electrode 61. The strained layer 63 is formed to have a thickness of about 0. 1 to 1.0 μm, preferably about 0.4 μm using a Sol-Gel method, and then rapid thermal annealing. : It heat-processes by a RTA method and makes a phase change. The strained layer 63 causes deformation due to an electric field generated between the upper electrode 65 and the lower electrode 61. The upper electrode 67 is stacked on one side of the strained layer 63. The upper electrode 67 is formed of a metal having excellent electrical conductivity and reflectivity, such as aluminum (Al) or platinum, to have a thickness of about 500 to 2000 kW using a sputtering method. A bias voltage is applied to the upper electrode 57, which is a common electrode, to generate an electric field between the lower electrode 61 and the upper electrode 57. In addition, the upper electrode 57 also functions as a mirror that reflects the light beam incident from the light source. Subsequently, the upper electrode 65 is patterned to form a stripe 67 at the center thereof. The stripe 67 uniformly operates the upper electrode 65 to prevent diffuse reflection of the incident light beam.

도 5d를 참조하면, 상부전극(65)을 소정의 형상으로 패터닝한 후, 변형층(63)의 타측 상부로부터 드레인(49)의 상부까지 변형층(63), 하부전극(61), 멤브레인(57), 식각 방지층(53) 및 보호층(51)을 순차적으로 식각하여 상기 변형층(63)으로부터 드레인(49)까지 수직하게 비어 홀(68)을 형성한다. 이어서, 텅스텐(W), 백금, 또는 티타늄(Ti) 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(49)과 하부전극(61)이 전기적으로 연결되도록 비어 컨택(69)을 형성한다. 따라서, 비어 컨택은(69)은 상기 비어 홀(68) 내에서 상기 하부전극(61)으로부터 드레인(49)의 상부까지 수직하게 형성된다. 그러므로, 액티브 매트릭스(41)에 내장된 트랜지스터로부터 발생한 화상 신호는 드레인(49) 및 비어 컨택(69)을 통하여 하부전극(61)에 인가된다. 계속해서, 상기 변형층(63), 하부전극(61), 멤브레인(57)을 차례로 패터닝한 후, 상기 희생층(56)을 플루오르화 수소(HF) 증기로 식각하여 에어 갭(55)을 형성한다. 상기와 같이 박막형 AMA 소자를 완성한 후, 백금-탄탈륨(Pt-Ta)을 스퍼터링 방법을 이용하여 액티브 매트릭스(41)의 하단에 증착시켜 저항 컨택(ohmic contact)(도시하지 않음)을 형성한다. 이어서, 액티브 매트릭스(41) 상부에 포토 레지스트(photo resist)(도시하지 않음)를 코팅(coating)한 후, 후속하는 공통 전극인 상부전극(65)에 바이어스 전압을 인가하는 동시에 신호 전극인 하부전극(61)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package)(도시되지 않음) 본딩(bonding)을 대비하여 액티브 매트릭스(41)를 자른다. 이 때, 후속되는 공정을 위하여 액티브 매트릭스(41)를 ⅓정도의 두께까지만 잘라 낸다. 계속하여, TCP 본딩에 요구되는 AMA 패널(pannel)의 패드(도시하지 않음)를 노출시키기 위해 AMA 패널의 패드 부위를 건식 식각 방법을 이용하여 식각한다. 상기와 같이 박막형 AMA 소자가 형성된 액티브 매트릭스(41)를 소정의 형상으로 완전히 잘라낸 후, AMA 패널의 패드와 TCP를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.Referring to FIG. 5D, after the upper electrode 65 is patterned into a predetermined shape, the strained layer 63, the lower electrode 61, and the membrane (from the upper side of the strained layer 63 to the upper portion of the drain 49). 57, the etch stop layer 53, and the protective layer 51 are sequentially etched to form a via hole 68 vertically from the strained layer 63 to the drain 49. Subsequently, a via contact 69 is formed to electrically connect the drain 49 and the lower electrode 61 by sputtering a metal such as tungsten (W), platinum, or titanium (Ti). Thus, the via contact 69 is formed vertically from the lower electrode 61 to the top of the drain 49 in the via hole 68. Therefore, the image signal generated from the transistor embedded in the active matrix 41 is applied to the lower electrode 61 through the drain 49 and the via contact 69. Subsequently, the strained layer 63, the lower electrode 61, and the membrane 57 are sequentially patterned, and then the sacrificial layer 56 is etched with hydrogen fluoride (HF) vapor to form an air gap 55. do. After completing the thin-film AMA device as described above, platinum-tantalum (Pt-Ta) is deposited on the lower end of the active matrix 41 using a sputtering method to form an ohmic contact (not shown). Subsequently, after coating a photo resist (not shown) on the active matrix 41, a bias voltage is applied to the upper electrode 65, which is a subsequent common electrode, and a lower electrode, which is a signal electrode. The active matrix 41 is cut in preparation for TCP (Tape Carrier Package) (not shown) bonding for applying an image signal to 61. At this time, the active matrix 41 is cut out to a thickness of about ⅓ for the subsequent process. Subsequently, the pad portion of the AMA panel is etched using a dry etching method to expose a pad (not shown) of the AMA panel required for TCP bonding. After the active matrix 41 in which the thin film type AMA element is formed is completely cut into a predetermined shape, the pad of the AMA panel and the TCP are connected to complete the manufacture of the thin film type AMA module.

그러나 상술한 박막형 광로 조절 장치에 있어서, 광속을 반사하는 거울부의 면적 보다 소정의 각도로 변형을 일으키는 구동부의 면적이 더 넓음으로 인하여 소자의 실제 면적에 비하여 입사되는 광속에 비하여 반사되는 광속이 적게되어 광효율이 떨어지는 문제점이 있었다. 즉, 도 3에 도시한 바와 같이 스트라이프(67)를 중심으로 일측의 소정의 각도로 구동하는 구동부가 타측의 입사되는 광속을 반사하는 거울부 보다 넓은 관계로 소자의 실제 면적에 비하여 광효율이 떨어지게 된다.However, in the above-described thin film type optical path adjusting device, the area of the driving part causing deformation at a predetermined angle is larger than that of the mirror part reflecting the light beam, so that the light beam reflected less than the light beam incident to the actual area of the device is reduced. There was a problem of low light efficiency. That is, as shown in FIG. 3, the driving part driving at a predetermined angle on one side of the stripe 67 is wider than the mirror part reflecting the incident light beam on the other side, resulting in inferior light efficiency compared to the actual area of the device. .

또한, 구동부 중 거울부와 인접하는 부분에서 입사되는 광속이 반사됨으로 인하여 거울부에서 반사되는 광속과 광산란을 일으켜 스크린에 투영되는 화상의 화질을 저하시키는 문제점이 있었다.In addition, since the light beam incident from the portion adjacent to the mirror portion of the driving unit is reflected, there is a problem of degrading the image quality of the image projected on the screen by causing light scattering and light scattering from the mirror unit.

따라서, 본 발명의 목적은 소정의 각도로 변형을 일으키는 구동부와 광속을 반사하는 거울부를 분리하여 형성하고, 구동부의 면적을 축소하는 동시에 거울부의 면적을 크게하여 광효율을 극대화시키며 스크린에 투영되는 화상의 화질을 향상시킬 수 있는 박막형 광로 조절 장치를 제공함에 있다.Accordingly, an object of the present invention is to form a driving unit that causes deformation at a predetermined angle and a mirror unit for reflecting the light flux, and to reduce the area of the driving unit while maximizing the area of the mirror unit to maximize the light efficiency of the image projected on the screen. It is to provide a thin film type optical path control device that can improve the image quality.

도 1은 종래의 박막형 광로 조절 장치의 엔진 시스템의 개략도이다.1 is a schematic diagram of an engine system of a conventional thin film type optical path adjusting device.

도 2는 PZT의 이원 상태도이다.2 is a binary state diagram of the PZT.

도 3은 본 출원인의 선행 출원에 기재된 박막형 광로 조절 장치의 평면도이다.3 is a plan view of a thin film type optical path adjusting device described in the applicant's prior application.

도 4는 도 2의 장치를 AA′선으로 자른 단면도이다.4 is a cross-sectional view taken along line A′A ′ of the apparatus of FIG. 2.

도 5a 내지 도 5c는 도 4에 도시한 장치의 제조 공정도이다.5A to 5C are manufacturing process diagrams of the apparatus shown in FIG. 4.

도 6은 본 발명의 제1 실시예에 따른 박막형 광로 조절 장치의 평면도이다.6 is a plan view of a thin film type optical path control apparatus according to a first embodiment of the present invention.

도 7은 도 6에 도시한 장치의 사시도이다.7 is a perspective view of the apparatus shown in FIG. 6.

도 8은 도 7에 도시한 장치를 BB′선으로 자른 단면도이다.FIG. 8 is a cross-sectional view taken along line B′B ′ of the apparatus shown in FIG. 7.

도 9 내지 도 14b는 도 7 및 도 8에 도시한 장치의 제조 공정도이다.9-14B are manufacturing process drawings of the apparatus shown in FIG. 7 and FIG.

도 15는 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치의 평면도이다.15 is a plan view of a thin film type optical path control device according to a second embodiment of the present invention.

도 16은 도 15에 도시한 장치의 사시도이다.16 is a perspective view of the apparatus shown in FIG. 15.

도 17은 도 16에 도시한 장치를 CC′선으로 자른 단면도이다.FIG. 17 is a cross-sectional view taken along line C′C ′ of the apparatus shown in FIG. 16.

도 18 내지 도 22b 는 도 16 및 도 17에 도시한 장치의 제조 공정도이다.18 to 22b are manufacturing process diagrams of the apparatus shown in FIGS. 16 and 17.

도 23은 본 발명의 제3 실시예에 따른 박막형 광로 조절 장치의 평면도이다.도 24는 도 23에 도시한 장치의 사시도이다.FIG. 23 is a plan view of a thin film type optical path adjusting device according to a third embodiment of the present invention. FIG. 24 is a perspective view of the device shown in FIG.

도 25는 도 24에 도시한 장치를 DD′선으로 자른 단면도이다.FIG. 25 is a cross-sectional view taken along the line D′ D ′ of the apparatus shown in FIG. 24.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100：액티브 매트릭스 105：드레인100: Active matrix 105: Drain

110：보호층 115：식각 방지층110: protective layer 115: etching prevention layer

120：멤브레인 125：하부전극120: membrane 125: lower electrode

130：변형층 140：상부전극130: strained layer 140: upper electrode

145：비어 홀 150：비어 컨택145: Beer hall 150: Beer contact

160, 180：거울 175：거울 지지부160, 180: Mirror 175: Mirror support part

상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,

M×N(M, N은 정수)개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스;An active matrix having M × N (M, N is an integer) transistors and a drain formed on one side thereof;

상기 액티브 매트릭스의 상부에, ⅰ) 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암(arm)들 사이에 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는 멤브레인, ⅱ) 상기 멤브레인의 상부에 적층되어 화상 신호가 인가되는 하부전극, ⅲ) 상기 하부전극의 상부에 적층되어 전계에 따라 변형을 일으키는 변형층 및 ⅳ) 상기 변형층의 상부에 적층되어 바이어스 전압이 인가되는 상부전극을 포함하는 M×N개의 액츄에이터; 그리고A membrane having a shape in which a rectangular flat plate is integrally formed with the arms on the same plane between two rectangular arms formed in parallel from both support portions on the active matrix, ii) A lower electrode stacked on top of the membrane to which an image signal is applied, i) a strained layer stacked on top of the lower electrode and deforming according to an electric field, and iii) a top stacked on top of the strained layer and applied with a bias voltage. M x N actuators including electrodes; And

상기 멤브레인의 상부에 형성된 거울을 포함하는 박막형 광로 조절 장치를 제공한다.Provided is a thin film type optical path control device including a mirror formed on top of the membrane.

또한, 상기 목적을 달성하기 위하여 본 발명은,In addition, the present invention to achieve the above object,

M×N개의 트랜지스터가 내장되고 일측 상부에 드레인이 형성된 액티브 매트릭스;An active matrix having M × N transistors embedded therein and having a drain formed on one side thereof;

상기 액티브 매트릭스의 상부에, ⅰ) 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암들 사이에 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는 멤브레인, ⅱ) 상기 멤브레인 중 직사각형 암들의 상부에 적층되어 화상 신호가 인가되는 2개의 하부전극, ⅲ) 상기 2개의 하부전극의 상부에 적층되어 전계에 따라 변형을 일으키는 2개의 변형층 및 ⅳ) 상기 2개의 변형층의 상부에 적층되어 바이어스 전압이 인가되는 2개의 상부전극을 포함하는 M×N개의 액츄에이터; 그리고A membrane having a rectangular flat plate formed integrally with the arms on the same plane between two rectangular arms formed in parallel from both support portions on the active matrix, ii) a rectangular one of the membranes Two lower electrodes stacked on top of the arms to which an image signal is applied, i) two strained layers stacked on top of the two lower electrodes and deformed according to an electric field, and iii) stacked on top of the two strained layers. M x N actuators including two upper electrodes to which a bias voltage is applied; And

그리고, 상기 목적을 달성하기 위하여 본 발명은,And, in order to achieve the above object, the present invention,

상기 액티브 매트릭스의 상부에, ⅰ) 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암들의 사이에 서로 분리된 2개의 사각형 형상의 평판이 동일 평면 상에서 각각 상기 암들과 일체로 형성되어 있는 형상을 갖는 멤브레인, ⅱ)상기 멤브레인 중 직사각형 암들의 상부에 적층되어 화상 신호가 인가되는 2개의 하부전극, ⅲ) 상기 2개의 하부전극의 상부에 적층되어 전계에 따라 변형을 일으키는 2개의 변형층 및 ⅳ) 상기 2개의 변형층의 상부에 적층되어 바이어스 전압이 인가되는 2개의 상부전극을 각기 포함하는 M×N개의 액츄에이터; 그리고On the top of the active matrix, i) a membrane having a shape in which two rectangular flat plates separated from each other between two rectangular shaped arms formed in parallel from both support portions are formed integrally with the arms on the same plane, respectively. Ii) two lower electrodes stacked on top of the rectangular arms of the membrane to which an image signal is applied, i) two strained layers stacked on top of the two lower electrodes and deformed according to an electric field, and iii) two M x N actuators each stacked on top of the two strained layers and each including two upper electrodes to which a bias voltage is applied; And

본 발명의 제1 실시예에 따른 박막형 광로 조절 장치에 있어서, 상부전극에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터와 드레인 및 비어 컨택을 통하여 하부전극에 인가된다. 따라서, 상부전극과 하부전극 사이에 전계가 발생하며, 이 전계에 의하여 상부전극과 하부전극 사이의 변형층이 변형을 일으킨다.In the thin film type optical path adjusting device according to the first embodiment of the present invention, a bias voltage is applied to the upper electrode through a pad of TCP and a pad of an AMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is applied to the lower electrode through the transistor and the drain and via contact embedded in the active matrix. Accordingly, an electric field is generated between the upper electrode and the lower electrode, and the strained layer between the upper electrode and the lower electrode causes deformation by this electric field.

변형층은 전계에 대하여 수직한 방향으로 수축하며, 따라서, 변형층 및 멤브레인을 포함하는 액츄에이터는 소정의 각도를 가지고 휘어진다. 광원으로부터 입사되는 광속을 반사하는 거울은 상기 멤브레인의 상부에 형성되어 있으므로 액츄에이터와 같은 구동 각도로 경사진다. 이에 따라서, 거울은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺게 된다.The strained layer contracts in a direction perpendicular to the electric field, so that the actuator including the strained layer and the membrane is bent at an angle. The mirror reflecting the light beam incident from the light source is formed at the top of the membrane and is inclined at the same driving angle as the actuator. Accordingly, the mirror reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

또한, 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치에 있어서, 2개의 상부전극에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스에 내장된 트랜지스터와 드레인 및 2개의 비어 컨택을 통하여 2개의 하부전극에 인가된다. 따라서, 상기 2개의 상부전극과 2개의 하부전극 사이에 각각 전계가 발생하며, 이 전계에 의하여 2개의 상부전극과 2개의 하부전극 사이의 2개의 변형층이 변형을 일으킨다.In the thin film type optical path adjusting device according to the second embodiment of the present invention, a bias voltage is applied to two upper electrodes through a pad of TCP and a pad of an AMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is applied to the two lower electrodes through the transistor and the drain and the two via contacts embedded in the active matrix. Therefore, an electric field is generated between the two upper electrodes and the two lower electrodes, respectively, and two strained layers between the two upper electrodes and the two lower electrodes cause deformation.

상기 2개의 변형층은 각각 전계에 대하여 수직한 방향으로 수축하며, 따라서, 상기 2개의 변형층 및 멤브레인을 포함하는 액츄에이터는 소정의 각도로 휘어진다. 광원으로부터 입사되는 광속을 반사하는 거울은 상기 멤브레인의 상부에 형성되어 있으므로 상기 액츄에이터와 같은 구동 각도로 경사지게 된다. 이에 따라서, 거울은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺을 수 있다.The two strained layers each contract in a direction perpendicular to the electric field, so that the actuator comprising the two strained layers and the membrane is bent at a predetermined angle. Since the mirror reflecting the light beam incident from the light source is formed on the membrane, the mirror is inclined at the same driving angle as the actuator. Accordingly, the mirror reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

그러므로, 본 발명에 따른 상기 장치는 구동부에 포함되는 멤브레인이 양측부는 양측 지지부로부터 연장된 직사각형 형상의 암의 형상을 갖고, 중앙부는 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성된 형상을 가지거나, 2개의 소정의 간격으로 분리된 사각형 형상의 평판의 형상을 갖는다. 거울은 상기 멤브레인의 중앙부 상부에 상기 멤브레인의 중앙부와 동일한 형상, 또는 보다 넓은 면적을 갖는 평판의 모양으로 형성된다. 상기와 같이 거울을 구동부와 분리하여 형성함으로서 광효율을 최대로 향상시킬 수 있으며, 화상의 화질을 종래에 비하여 현저하게 향상시킬 수 있다.Therefore, the apparatus according to the present invention has a membrane included in the driving part, both sides of which have the shape of a rectangular arm extending from both sides of the support, and a central plate having a larger area than the arms between these arms is of the same plane. It has a shape formed integrally with the arms on the top, or has a shape of a rectangular flat plate separated at two predetermined intervals. The mirror is formed above the central portion of the membrane in the same shape as the central portion of the membrane or in the form of a flat plate having a larger area. By forming the mirror separately from the driving unit as described above, the light efficiency can be improved to the maximum, and the image quality of the image can be remarkably improved as compared with the conventional art.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 박막형 광로 조절 장치를 상세히 설명한다.Hereinafter, a thin film type optical path adjusting apparatus according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[실시예 1]Example 1

도 6은 본 발명의 제1 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 7은 도 6에 도시한 장치의 사시도를 도시한 것이며, 도 8은 도 7에 도시한 장치를 BB′선으로 자른 단면도를 도시한 것이다.6 is a plan view of a thin film type optical path adjusting device according to a first embodiment of the present invention, FIG. 7 is a perspective view of the device shown in FIG. 6, and FIG. 8 is a BB of the device shown in FIG. It shows a cross-sectional view cut in line.

도 6, 도 7 및 도 8을 참조하면, 본 발명의 제1 실시예에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(170) 및 거울(160)을 포함한다. 상기 액티브 매트릭스(100)는 액티브 매트릭스(100)의 일측 상부에 형성된 드레인(105), 액티브 매트릭스(100) 및 드레인(105)의 상부에 적층된 보호층(passivation layer)(110), 그리고 보호층(110)의 상부에 적층된 식각 방지층(etch stop layer)(115)을 포함한다.6, 7 and 8, the thin film type optical path adjusting device according to the first embodiment of the present invention includes an actuator 170 and a mirror 160 formed on the active matrix 100 and the active matrix 100. It includes. The active matrix 100 includes a drain 105 formed on one side of the active matrix 100, a passivation layer 110 stacked on the active matrix 100 and the drain 105, and a passivation layer. And an etch stop layer 115 stacked on top of the 110.

도 8을 참조하면, 상기 액츄에이터는(170) 상기 식각 방지층(115) 중 하부에 드레인(105)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(air gap)(118)을 개재하여 식각 방지층(115)과 평행하도록 적층된 멤브레인(membrane)(120), 멤브레인(120)의 상부에 적층된 하부전극(bottom electrode)(125), 하부전극(125)의 상부에 적층된 변형층(active layer)(130), 변형층(130)의 일측 상부에 적층된 상부전극(top electrode)(140), 변형층(130)의 타측으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각 방지층(115) 및 보호층(110)을 통하여 상기 드레인(105)까지 수직하게 형성된 비어 홀(via hole)(145), 그리고 비어 홀(145) 내에 상기 하부전극(125)과 드레인(105)이 전기적으로 연결되도록 수직하게 형성된 비어 컨택(via contact)(150)을 포함한다.Referring to FIG. 8, the actuator 170 contacts one side of a portion of the etch stop layer 115 with a drain 105 formed at a lower portion thereof, and the other side passes through an air gap 118. A membrane 120 stacked in parallel with the 115, a bottom electrode 125 stacked on the membrane 120, and an active layer stacked on the bottom electrode 125. 130, the top electrode 140 stacked on one side of the strained layer 130, the strained layer 130, the lower electrode 125, the membrane 120 from the other side of the strained layer 130 A via hole 145 vertically formed through the etch stop layer 115 and the protective layer 110 to the drain 105, and the lower electrode 125 and the drain 105 in the via hole 145. ) Includes a via contact 150 formed vertically to be electrically connected.

또한, 도 7을 참조하면, 상기 멤브레인(120)은 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암(arm)들의 사이에 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 상기 멤브레인(120)의 사각형 형상의 평판의 상부에는 거울(160)이 형성된다. 따라서, 상기 거울(160)은 사각형 모양의 평판의 형상을 갖는다.In addition, referring to FIG. 7, the membrane 120 has a shape in which a rectangular flat plate is integrally formed with the arms on the same plane between two rectangular arms formed in parallel from both support portions. Have The mirror 160 is formed on the rectangular flat plate of the membrane 120. Therefore, the mirror 160 has a shape of a square flat plate.

이하 본 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path adjusting device according to the present embodiment will be described in detail with reference to the accompanying drawings.

도 9 내지 도 14b 는 본 발명의 제1 실시예에 따른 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 도 9 내지 도 14b에 있어서, 도 6 내지 도 8과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.9 to 14b show a manufacturing process of the thin film type optical path control apparatus according to the first embodiment of the present invention. 9-14B, the same reference numerals are used for the same members as those in FIGS. 6-8.

도 9를 참조하면, M×N개의 MOS(Metal Oxide Semiconductor) 트랜지스터(도시되지 않음)가 내장되어 있고, 그 일측 상부에 드레인(105)이 형성되어 있는 액티브 매트릭스(100)의 상부에 보호층(110)을 적층한다. 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다.Referring to FIG. 9, an M × N MOS (Metal Oxide Semiconductor) transistor (not shown) is built-in and a protective layer is formed on an active matrix 100 having a drain 105 formed on one side thereof. 110) are stacked. The protective layer 110 is formed of a silicate glass (PSG) to have a thickness of about 0.01 to 1.0 μm using a chemical vapor deposition (CVD) method. The protective layer 110 prevents damage to the active matrix 100 in which the transistor is embedded during the subsequent process.

상기 보호층(110)의 상부에는 식각 방지층(115)이 적층된다. 식각 방지층(115)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 식각 방지층(115)은 상기 액티브 매트릭스(100) 및 보호층(110)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다.An etch stop layer 115 is stacked on the passivation layer 110. The etch stop layer 115 is formed to have a thickness of about 1000 to 2000 GPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 115 prevents the active matrix 100 and the protective layer 110 from being etched due to the subsequent etching process.

상기 식각 방지층(115)의 상부에는 희생층(sacrificial layer)(117)이 적층된다. 희생층(117)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 0．5∼4．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(117)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 상기 희생층(117)의 표면을 스핀 온 글래스(Spin On Galss：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(117) 중 아래에 드레인(105)이 형성되어 있는 부분을 식각하여 상기 식각 방지층(117)의 일부를 노출시킴으로서 액츄에이터(170)의 지지부가 형성될 곳을 만든다.A sacrificial layer 117 is stacked on the etch stop layer 115. The sacrificial layer 117 is formed such that the silicate glass (PSG) has a thickness of about 0.5 to 4.0 μm by the atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 117 covers the upper portion of the active matrix 100 in which the transistor is embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 117 is planarized by using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 117 in which the drain 105 is formed is etched to expose a portion of the etch stop layer 117 to form a place where the support portion of the actuator 170 is to be formed.

도 10을 참조하면, 상기 노출된 식각 방지층(115)의 상부 및 희생층(117)의 상부에 멤브레인(120)을 적층한다. 멤브레인(120)은 질화물(nitride)을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 백금, 또는 백금-탄탈륨 등의 금속으로 구성된 신호 전극인 하부전극(125)을 상기 멤브레인(120)의 상부에 적층한다. 상기 하부전극(125)은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 하부전극(125)에는 화상 신호가 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인(105)을 통하여 인가된다.Referring to FIG. 10, the membrane 120 is stacked on the exposed etch stop layer 115 and on the sacrificial layer 117. The membrane 120 is formed to have a thickness of about 0.1 to 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method. Subsequently, a lower electrode 125, which is a signal electrode made of metal such as platinum or platinum-tantalum, is stacked on the membrane 120. The lower electrode 125 is formed to have a thickness of about 0.01 to 1.0 μm using a sputtering method. An image signal is applied to the lower electrode 125 through the drain 105 from a transistor embedded in the active matrix 100.

상기 하부전극(125)의 상부에는 변형층(130)이 적층된다. 변형층(130)은 PZT, 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 급속 열처리(RTA) 방법을 이용하여 상기 변형층(130)을 상변이시킨다.The strained layer 130 is stacked on the lower electrode 125. The strained layer 130 may be formed into a piezoelectric material such as PZT or PLZT by using a sol-gel method, a sputtering method, or a chemical vapor deposition (CVD) method. Is formed to have a thickness of about 0.4㎛. Subsequently, the strained layer 130 is phase shifted by using a rapid heat treatment (RTA) method.

상부전극(140)은 상기 변형층(130)의 상부에 적층된다. 상부전극(140)은 알루미늄, 백금, 또는 은 등을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부전극(140)은 공통 전극으로서 바이어스 전압이 인가된다. 따라서, 상기 하부전극(125)에 화상 신호가 인가되고 상부전극(140)에 바이어스 전압이 인가되면, 상부전극(140)과 하부전극(125) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형층(130)이 변형을 일으키게 된다.The upper electrode 140 is stacked on top of the strained layer 130. The upper electrode 140 is formed of aluminum, platinum, or silver so as to have a thickness of about 0.01 to 1.0 탆 using a sputtering method. The upper electrode 140 is applied with a bias voltage as a common electrode. Therefore, when an image signal is applied to the lower electrode 125 and a bias voltage is applied to the upper electrode 140, an electric field is generated between the upper electrode 140 and the lower electrode 125. This deformation causes the deformation layer 130 to deform.

도 11a 및 도 11b를 참조하면, 상기 상부전극(140)의 상부에 제1 포토 레지스트(도시되지 않음)를 스핀 코팅(spin conting) 방법으로 도포한 후, 상부전극(140)이 거울상의‘ㄷ’자의 형상을 가지도록 패터닝한다. 이어서, 상기 제1 포토 레지스트를 제거한 후, 상기 패터닝된 상부전극(140) 및 변형층(130)의 상부에 제2 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 변형층(130)이 상기 상부전극(140) 보다 약간 넓은 거울상의‘ㄷ’자의 형상을 갖도록 패터닝한다. 계속하여, 상기 제2 포토 레지스트를 제거한 후, 상기 상부전극(140), 변형층(130) 및 하부전극(125)의 상부에 제3 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 하부전극(125)을 상기 변형층(130) 보다 약간 넓은 거울 상의‘ㄷ’자의 형상을 갖도록 패터닝한다.11A and 11B, after the first photoresist (not shown) is applied on the upper electrode 140 by spin coating, the upper electrode 140 is mirror-shaped. 'Pattern to have the shape of the character. Subsequently, after the first photoresist is removed, a second photoresist (not shown) is applied on the patterned upper electrode 140 and the strained layer 130 by spin coating, and then the strained layer ( 130 is patterned to have a mirror-shaped 'c' shape slightly wider than the upper electrode 140. Subsequently, after the second photoresist is removed, a third photoresist (not shown) is applied on the upper electrode 140, the strained layer 130, and the lower electrode 125 by spin coating. The lower electrode 125 is patterned to have a shape of a 'c' on a mirror slightly wider than the strained layer 130.

도 12a 및 도 12b를 참조하면, 상기 변형층(130) 중 아래에 드레인(105)이 형성된 부분으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각 방지층(115), 그리고 보호층(110)을 차례로 식각하여 비어 홀(145)을 형성한 후, 비어 홀(145)의 내부에 텅스텐(W), 백금, 알루미늄, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(105)과 하부전극(125)이 전기적으로 연결되도록 비어 컨택(150)을 형성한다. 비어 컨택은(150)은 상기 비어 홀(145) 내에서 상기 하부전극(125)으로부터 드레인(105)의 상부까지 수직하게 형성된다. 따라서, 화상 신호는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인(105) 및 비어 컨택(150)을 통하여 하부전극(125)에 인가된다. 이후에, 상기 제3 포토 레지스트를 식각하여 제거한다.12A and 12B, the strained layer 130, the lower electrode 125, the membrane 120, the etch stop layer 115, and a portion of the strained layer 130 may have a drain 105 formed therein. After the protective layer 110 is sequentially etched to form the via hole 145, a metal such as tungsten (W), platinum, aluminum, or titanium may be sputtered into the via hole 145 using a sputtering method. The via contact 150 is formed so that the 105 and the lower electrode 125 are electrically connected to each other. The via contact 150 is formed vertically from the lower electrode 125 to the top of the drain 105 in the via hole 145. Accordingly, the image signal is applied to the lower electrode 125 through the drain 105 and the via contact 150 from the transistor embedded in the active matrix 100. Thereafter, the third photoresist is removed by etching.

도 13a 및 도 13b를 참조하면, 상기 패터닝된 하부전극(125) 및 비어 홀(145)의 상부에 제4 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 멤브레인(120)의 양측 지지부로부터 연장된 부분은 상기 하부전극(125) 보다 약간 넓은 직사각형의 형상을 가지며, 이와 일체로 형성된 멤브레인(120)의 중앙부는 사각형 형상의 평판으로 형성되도록 패터닝한다. 즉, 도 13b에 도시한 바와 같이 멤브레인(120)은 양측 지지부로부터 직사각형 형상의 암들이 형성되고, 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성된 형상을 가진다. 이어서, 상기 제4 포토 레지스트를 식각하여 제거한다. 상기와 같이 멤브레인(120)이 패터닝된 결과, 상기 희생층(117)의 일부가 노출된다.13A and 13B, after a fourth photoresist (not shown) is coated on the patterned lower electrode 125 and the via hole 145 by spin coating, both sides of the membrane 120 are formed. The portion extending from the support portion has a rectangular shape slightly wider than the lower electrode 125, and the central portion of the membrane 120 formed integrally with the lower electrode 125 is patterned to form a rectangular flat plate. That is, as shown in FIG. 13B, the membrane 120 has rectangular arms formed from both support portions, and a rectangular flat plate having a larger area than the arms is formed integrally with the arms on the same plane. Has Subsequently, the fourth photoresist is removed by etching. As a result of the patterning of the membrane 120 as described above, a portion of the sacrificial layer 117 is exposed.

도 14a 및 도 14b를 참조하면, 상기 노출된 희생층(117)의 상부 및 상기 멤브레인(120)의 상부에 제5 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 멤브레인(120) 중 중앙부인 사각형 형상의 평판이 노출되도록 패터닝한다. 이어서, 상기 사각형 형상의 노출된 멤브레인(120)의 상부에 은, 백금 또는 알루미늄 등의 금속을 0．3∼2．0㎛ 정도의 두께로 스퍼터링한 후, 상기 사각형 형상의 노출된 멤브레인(120)의 형상과 동일한 형상을 갖도록 패터닝하여 거울(160)을 형성한다.14A and 14B, after the fifth photoresist (not shown) is applied on the exposed sacrificial layer 117 and the membrane 120 by spin coating, the membrane 120 is applied. ) Is patterned so that a rectangular flat plate is exposed. Subsequently, a metal such as silver, platinum, or aluminum is sputtered on the upper portion of the rectangular exposed membrane 120 to a thickness of about 0.3 to 2.0 μm, and then the rectangular exposed membrane 120 is formed. Patterned to have the same shape as the shape of the mirror 160 to form.

종래에는 광속을 반사하는 거울부와 소정의 각도로 변형을 일으키는 구동부가 일체로 형성되었다. 이 경우, 거울부의 면적 보다 구동부의 면적이 더 넓은 까닭으로 입사되는 광속에 비하여 반사되는 광속이 적게되어 소자의 실제 면적에 비하여 광효율이 떨어지게 된다. 또한, 구동부 중 거울부와 인접하는 부분에서 입사되는 광속이 반사됨으로 인하여 거울부에서 반사되는 광속과 광산란을 일으켜 스크린에 투영되는 화상의 화질을 저하시키게 된다. 그러나, 본 실시예에서는 구동부의 하부인 멤브레인(120)의 양측부는 양측 지지부로부터 연장된 직사각형 형상의 암의 형상을 갖고, 중앙부는 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성된 형상을 가진다. 거울(160)은 상기 멤브레인의 중앙부의 상부에 상기 멤브레인의 중앙부와 동일한 형상으로 형성된다. 그러므로, 상기와 같이 거울(160)을 구동부와 분리하여 형성함으로서 광효율 및 화상의 화질을 종래에 비하여 현저하게 향상시킬 수 있다.Conventionally, the mirror part which reflects a light beam and the drive part which generate | transform at a predetermined angle are integrally formed. In this case, since the area of the driving part is larger than that of the mirror part, the luminous flux reflected by the luminous flux is smaller than the incident luminous flux, so that the light efficiency is lowered compared to the actual area of the device. In addition, since the light beam incident from the portion adjacent to the mirror portion of the driving unit is reflected, light beams reflected from the mirror unit and light scattering may be degraded, thereby degrading the image quality of the image projected on the screen. However, in this embodiment, both sides of the membrane 120, which is the lower part of the driving unit, have the shape of a rectangular arm extending from both supporting portions, and the center portion has a flat plate of a rectangular shape having a larger area than the arms between these arms. It has a shape formed integrally with the arms on the. Mirror 160 is formed in the same shape as the central portion of the membrane on top of the central portion of the membrane. Therefore, by forming the mirror 160 separately from the driving unit as described above, the light efficiency and the image quality of the image can be remarkably improved.

계속하여, 상기 제5 포토 레지스트 및 상기 희생층(117)을 식각한 후, 세정(rinse) 및 건조(dry)하여 M×N개의 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 상부전극(140)에 바이어스 전압을 인가하고 신호 전극인 하부전극(125)에 화상 신호를 인가하기 위한 TCP(Tape Carrier Package) 본딩(bonding)을 대비하여 액티브 매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브 매트릭스(100)를 소정의 두께까지만 잘라낸다. 이어서, AMA 패널(pannel)의 패드(pad)(도시되지 않음)와 TCP의 패드(도시되지 않음)를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.Subsequently, the fifth photoresist and the sacrificial layer 117 are etched and then rinsed and dried to complete M × N AMA elements, followed by chromium (Cr), nickel (Ni), Alternatively, a metal such as Au may be deposited on the bottom of the active matrix 100 using a sputtering method or an evaporation method to form a resistive contact (not shown). In addition, an active matrix 100 is prepared in preparation for bonding a tape carrier package (TCP) for applying a bias voltage to a subsequent upper electrode 140, which is a common electrode, and an image signal to a lower electrode 125, which is a signal electrode. Cut) In this case, the active matrix 100 is cut only to a predetermined thickness in preparation for the subsequent process. Subsequently, the pad (not shown) of the AMA panel and the pad (not shown) of the TCP are connected to complete manufacturing of the thin film AMA module.

상술한 본 발명의 제1 실시예에 따른 박막형 광로 조절 장치에 있어서, 상부전극(140)에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(100)에 내장된 트랜지스터와 드레인(105) 및 비어 컨택(150)을 통하여 하부전극(125)에 인가된다. 따라서, 상부전극(140)과 하부전극(125) 사이에 전계가 발생하며, 이러한 전계에 의하여 상부전극(140)과 하부전극(125) 사이의 변형층(130)이 변형을 일으킨다.In the thin film type optical path adjusting device according to the first embodiment of the present invention described above, a bias voltage is applied to the upper electrode 140 through a pad of TCP and a pad of an AMA panel. At the same time, the image signal transmitted through the pad of the TCP and the pad of the AMA panel is applied to the lower electrode 125 through the transistor and the drain 105 and the via contact 150 embedded in the active matrix 100. Therefore, an electric field is generated between the upper electrode 140 and the lower electrode 125, and the strained layer 130 between the upper electrode 140 and the lower electrode 125 causes deformation by this electric field.

변형층(130)은 전계에 대하여 수직한 방향으로 수축하며, 따라서, 변형층(130) 및 멤브레인(120)을 포함하는 액츄에이터(170)는 소정의 각도를 가지고 휘어진다. 광원으로부터 입사되는 광속을 반사하는 거울(160)은 상기 멤브레인(120)의 상부에 형성되어 있으므로 액츄에이터(170)와 같은 각도로 휘어진다. 이에 따라, 거울(160)은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 투영되어 화상을 맺게 된다.The strained layer 130 contracts in a direction perpendicular to the electric field, and thus the actuator 170 including the strained layer 130 and the membrane 120 is bent at a predetermined angle. Since the mirror 160 reflecting the light beam incident from the light source is formed on the membrane 120, the mirror 160 is bent at the same angle as the actuator 170. Accordingly, the mirror 160 reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit to be projected onto the screen to form an image.

[실시예 2]Example 2

도 15는 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 16은 도 15에 도시한 장치의 사시도를 도시한 것이며, 도 17은 도 16에 도시한 장치를 CC′선으로 자른 단면도를 도시한 것이다. 도 15 내지 도 17에 있어서 도 6 내지 도 8과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.FIG. 15 is a plan view of a thin film type optical path adjusting device according to a second embodiment of the present invention, FIG. 16 is a perspective view of the device shown in FIG. 15, and FIG. 17 is a CC of the device shown in FIG. It shows a cross-sectional view cut in line. In FIGS. 15 to 17, the same reference numerals are used for the same members as FIGS. 6 to 8.

도 15, 도 16 및 도 17을 참조하면, 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(170), 그리고 거울(180)을 포함한다. 상기 액티브 매트릭스(100)는 액티브 매트릭스(100)의 일측 상부에 형성된 드레인(105), 액티브 매트릭스(100) 및 드레인(105)의 상부에 적층된 보호층(110), 그리고 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.15, 16 and 17, the thin film type optical path control apparatus according to the second embodiment of the present invention, the actuator 170 formed on the active matrix 100 and the active matrix 100, and the mirror 180 ). The active matrix 100 may include the drain 105 formed on one side of the active matrix 100, the protective layer 110 stacked on the active matrix 100 and the drain 105, and the protective layer 110. It includes an etch stop layer 115 stacked on top.

도 16 및 도 17을 참조하면, 상기 액츄에이터는(170) 상기 식각 방지층(115) 중 하부에 드레인(105)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(118)을 개재하여 식각 방지층(115)과 평행하도록 적층된 멤브레인(120), 멤브레인(120)의 양측 상부에 평행하게 적층된 2개의 하부전극(125), 하부전극(125)의 상부에 적층된 2개의 변형층(130), 변형층(130)의 상부에 적층된 2개의 상부전극(140), 변형층(130)의 타측으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각 방지층(115) 및 보호층(110)을 통하여 상기 드레인(105)까지 수직하게 형성된 2개의 비어 홀(145), 그리고 비어 홀(145) 내에 상기 하부전극(125)과 드레인(105)이 전기적으로 연결되도록 수직하게 형성된 2개의 비어 컨택(150)을 포함한다.16 and 17, the actuator 170 contacts one side of the etch stop layer 115 with the drain 105 formed at the bottom thereof, and the other side passes through the air gap 118. A membrane 120 stacked in parallel with 115, two lower electrodes 125 stacked in parallel on both sides of the membrane 120, two deformation layers 130 stacked on top of the lower electrodes 125, Two upper electrodes 140 stacked on the strained layer 130, the strained layer 130, the lower electrode 125, the membrane 120, the etch stop layer 115 and the protection from the other side of the strained layer 130. Two via holes 145 vertically formed through the layer 110 to the drain 105, and two vertically formed to electrically connect the lower electrode 125 and the drain 105 in the via holes 145. Two via contacts 150.

또한, 도 16을 참조하면 상기 멤브레인(120)은 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암들의 사이에 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 따라서, 상기 2개의 하부전극(125)은 각기 상기 멤브레인(120)의 2개의 암들의 상부에 적층되며, 2개의 변형층(130)은 각기 하부전극(130) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 2개의 하부전극(125)의 상부에 적층되며, 2개의 상부전극(140)은 각기 변형층(130) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 2개의 변형층(130)의 일측 상부에 적층되며, 상기 2개의 변형층(130)의 타측에는 각기 비어 홀(145)과 비어 컨택(150)이 형성된다. 그리고, 상기 멤브레인(120)의 2개의 암들의 상단에 각각 거울 지지부(175)가 형성되며, 상기 멤브레인(120)의 사각형 형상의 평판의 상부에는 상기 거울 지지부(175)와 일체로 거울(180)이 형성된다. 그러므로, 상기 거울(180)은 양측에 지지부(175)가 돌출한 사각형의 평판의 형상을 갖는다.In addition, referring to FIG. 16, the membrane 120 has a shape in which a rectangular flat plate is integrally formed with the arms on the same plane between two rectangular arms formed in parallel from both support portions. Therefore, the two lower electrodes 125 are stacked on top of two arms of the membrane 120, respectively, and the two deformation layers 130 each have a rectangular shape having a slightly narrower area than the lower electrode 130. The two upper electrodes 140 are stacked on top of each other, and the two upper electrodes 140 each have a rectangular shape with a slightly narrower area than the strained layer 130, and the upper side of one side of the two strained layers 130. The via holes 145 and the via contacts 150 are formed on the other sides of the two deforming layers 130, respectively. A mirror support 175 is formed on each of the upper arms of the two arms of the membrane 120, and a mirror 180 is integrally formed with the mirror support 175 on an upper portion of the rectangular flat plate of the membrane 120. Is formed. Therefore, the mirror 180 has a shape of a rectangular flat plate protruding from the support part 175 on both sides.

이하 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치의 제조 방법을 도면을 참조하여 설명한다.Hereinafter, a method of manufacturing a thin film type optical path adjusting device according to a second embodiment of the present invention will be described with reference to the drawings.

도 18 내지 도 22b 는 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치의 제조 공정도를 도시한 것이다. 도 18 내지 도 22b에 있어서, 도 15 내지 도 17과동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.18 to 22b show a manufacturing process diagram of the thin film type optical path control apparatus according to the second embodiment of the present invention. In Figs. 18 to 22b, the same reference numerals are used for the same members as Figs. 15 to 17.

도 18을 참조하면, M×N개의 MOS 트랜지스터(도시되지 않음)가 내장되어 있고, 그 일측 상부에 드레인(105)이 형성되어 있는 액티브 매트릭스(100)의 상부에 보호층(110)을 적층한다. 보호층(110)은 인 실리케이트 유리(PSG)를 화학 기상 증착(CVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 보호층(110)은 후속하는 공정 동안 트랜지스터가 내장된 액티브 매트릭스(100)가 손상을 입게 되는 것을 방지한다. 상기 보호층(110)의 상부에는 식각 방지층(115)이 적층된다. 식각 방지층(115)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 1000∼2000Å 정도의 두께를 가지도록 형성한다. 상기 식각 방지층(115)은 광원으로부터 입사된 광속에 의한 광전류를 차단하며 동시에 상기 액티브 매트릭스(100) 및 보호층(110)이 후속되는 식각 공정으로 인하여 식각되는 것을 방지한다.Referring to FIG. 18, a protective layer 110 is stacked on top of an active matrix 100 having M × N MOS transistors (not shown) and having a drain 105 formed on one side thereof. . The protective layer 110 is formed of a silicate glass (PSG) to have a thickness of about 0.01 to 1.0 μm using a chemical vapor deposition (CVD) method. The protective layer 110 prevents damage to the active matrix 100 in which the transistor is embedded during the subsequent process. An etch stop layer 115 is stacked on the passivation layer 110. The etch stop layer 115 is formed to have a thickness of about 1000 to 2000 GPa using a low pressure chemical vapor deposition (LPCVD) method. The etch stop layer 115 blocks photocurrent due to the luminous flux incident from the light source and simultaneously prevents the active matrix 100 and the protective layer 110 from being etched due to the subsequent etching process.

상기 식각 방지층(115)의 상부에는 희생층(117)이 적층된다. 희생층(117)은 인 실리케이트 유리(PSG)를 대기압 화학 기상 증착(APCVD) 방법으로 0．5∼4．0㎛ 정도의 두께를 가지도록 형성한다. 이 경우, 희생층(117)은 트랜지스터가 내장된 액티브 매트릭스(100)의 상부를 덮고 있으므로 그 표면의 평탄도가 매우 불량하다. 따라서, 상기 희생층(117)의 표면을 스핀 온 글래스(Spin On Galss：SOG)를 사용하는 방법, 또는 CMP(Chemical Mechanical Polishing) 방법을 이용하여 평탄화시킨다. 이어서, 상기 희생층(117) 중 아래에 드레인(105)이 형성되어 있는 부분을 식각하여 상기 식각 방지층(117)의 일부를 노출시킴으로서 액츄에이터(170)의 지지부가 형성될 곳을 만든다.The sacrificial layer 117 is stacked on the etch stop layer 115. The sacrificial layer 117 is formed such that the silicate glass (PSG) has a thickness of about 0.5 to 4.0 μm by the atmospheric pressure chemical vapor deposition (APCVD) method. In this case, since the sacrificial layer 117 covers the upper portion of the active matrix 100 in which the transistor is embedded, the surface flatness is very poor. Accordingly, the surface of the sacrificial layer 117 is planarized by using a spin on glass (SOG) method or a chemical mechanical polishing (CMP) method. Subsequently, a portion of the sacrificial layer 117 in which the drain 105 is formed is etched to expose a portion of the etch stop layer 117 to form a place where the support portion of the actuator 170 is to be formed.

상기 노출된 식각 방지층(115)의 상부 및 희생층(117)의 상부에 멤브레인(120)을 적층한다. 멤브레인(120)은 질화물을 저압 화학 기상 증착(LPCVD) 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 이어서, 백금, 또는 백금-탄탈륨 등의 금속으로 구성된 신호 전극인 하부전극(125)을 상기 멤브레인(120)의 상부에 적층한다. 상기 하부전극(125)은 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 하부전극(125)에는 화상 신호가 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인(105)을 통하여 인가된다.The membrane 120 is stacked on the exposed etch stop layer 115 and on the sacrificial layer 117. The membrane 120 is formed to have a thickness of about 0.1 to 1.0 μm using a low pressure chemical vapor deposition (LPCVD) method. Subsequently, a lower electrode 125, which is a signal electrode made of metal such as platinum or platinum-tantalum, is stacked on the membrane 120. The lower electrode 125 is formed to have a thickness of about 0.01 to 1.0 μm using a sputtering method. An image signal is applied to the lower electrode 125 through the drain 105 from a transistor embedded in the active matrix 100.

상기 하부전극(125)의 상부에는 변형층(130)이 적층된다. 변형층(130)은 PZT, 또는 PLZT 등의 압전 물질을 졸-겔(Sol-Gel)법, 스퍼터링 방법, 또는 화학 기상 증착(CVD) 방법을 이용하여 0．1∼ 1．0㎛, 바람직하게는 0．4㎛ 정도의 두께를 가지도록 형성한다. 이어서, 급속 열처리(RTA) 방법을 이용하여 상기 변형층(130)을 상변이시킨다. 상부전극(140)은 상기 변형층(130)의 상부에 적층된다. 상부전극(140)은 알루미늄, 백금, 또는 은 등을 스퍼터링 방법을 이용하여 0．1∼1．0㎛ 정도의 두께를 가지도록 형성한다. 상기 상부전극(140)은 공통 전극으로서 바이어스 전압이 인가된다. 따라서, 상기 하부전극(125)에 화상 신호가 인가되고 상부전극(140)에 바이어스 전압이 인가되면, 상부전극(140)과 하부전극(125) 사이에 전계가 발생한다. 이 전계에 의하여 상기 변형층(130)이 변형을 일으키게 된다.The strained layer 130 is stacked on the lower electrode 125. Deformation layer 130 is a piezoelectric material such as PZT, PLZT, etc. using a sol-gel (Sol-Gel) method, sputtering method, or a chemical vapor deposition (CVD) method is 0.1 to 1.0㎛, preferably Is formed to have a thickness of about 0.4㎛. Subsequently, the strained layer 130 is phase shifted by using a rapid heat treatment (RTA) method. The upper electrode 140 is stacked on top of the strained layer 130. The upper electrode 140 is formed of aluminum, platinum, or silver so as to have a thickness of about 0.01 to 1.0 탆 using a sputtering method. The upper electrode 140 is applied with a bias voltage as a common electrode. Therefore, when an image signal is applied to the lower electrode 125 and a bias voltage is applied to the upper electrode 140, an electric field is generated between the upper electrode 140 and the lower electrode 125. This deformation causes the deformation layer 130 to deform.

도 19a 및 도 19b를 참조하면, 상기 상부전극(140)의 상부에 제6 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 패터닝하여 2개의 평행한 직사각형 형상의 상부전극(140)을 형성한다. 이어서, 상기 제6 포토 레지스트를 제거한 후, 상기 패터닝된 2개의 상부전극(140) 및 변형층(130)의 상부에 제7 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 패터닝하여 2개의 변형층(130)이 각기 상기 2개의 상부전극(140) 보다 약간 넓은 평행한 직사각형의 형상을 갖도록한다. 계속하여, 상기 제7 포토 레지스트를 제거한 후, 상기 2개의 상부전극(140), 2개의 변형층(130) 및 하부전극(125)의 상부에 제8 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 패터닝하여 각기 상기 2개의 변형층(130) 보다 약간 넓으며 일측이 길게 연장된 평행한 직사각형의 형상을 갖는 2개의 하부전극(125)을 형성한다. 상기 하부전극(125)의 일측 연장된 부분의 상부에는 거울 지지부(175)가 형성된다.19A and 19B, a sixth photoresist (not shown) is applied on the upper electrode 140 by spin coating, and then patterned to form two parallel upper electrode 140. To form. Subsequently, after the sixth photoresist is removed, a seventh photoresist (not shown) is applied on the patterned two upper electrodes 140 and the deformable layer 130 by spin coating, and then patterned. The two strained layers 130 each have a parallel rectangular shape slightly wider than the two upper electrodes 140. Subsequently, after the seventh photoresist is removed, an eighth photoresist (not shown) is spin-coated on the two upper electrodes 140, the two strained layers 130, and the lower electrode 125. After coating, the patterning is performed to form two lower electrodes 125 having a parallel rectangular shape each of which is slightly wider than the two deforming layers 130 and extends on one side thereof. A mirror support part 175 is formed on an upper portion of one side of the lower electrode 125.

도 20a 및 도 20b를 참조하면, 상기 2개의 변형층(130) 중 아래에 드레인(105)이 형성된 부분으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각 방지층(115), 그리고 보호층(110)을 차례로 각기 식각하여 2개의 비어 홀(145)을 형성한 후, 상기 2개의 비어 홀(145)의 내부에 텅스텐, 알루미늄, 백금, 또는 티타늄 등의 금속을 스퍼터링 방법을 이용하여 상기 드레인(105)과 하부전극(125)이 전기적으로 연결되도록 2개의 비어 컨택(150)을 형성한다. 상기 2개의 비어 컨택은(150)은 각기 상기 비어 홀(145) 내에서 상기 하부전극(125)으로부터 드레인(105)의 상부까지 수직하게 형성된다. 따라서, 화상 신호는 액티브 매트릭스(100)에 내장된 트랜지스터로부터 드레인(105) 및 비어 컨택(150)을 통하여 하부전극(125)에 인가된다. 이후에, 상기 제8 포토 레지스트를 식각하여 제거한다.20A and 20B, the strained layer 130, the lower electrode 125, the membrane 120, and the etch stop layer 115 may be formed from a portion in which the drain 105 is formed below the two strained layers 130. And etching the protective layer 110 in order to form two via holes 145, and then sputtering a metal such as tungsten, aluminum, platinum, or titanium into the two via holes 145. Two via contacts 150 are formed so that the drain 105 and the lower electrode 125 are electrically connected to each other. Each of the two via contacts 150 may be formed vertically from the lower electrode 125 to the upper portion of the drain 105 in the via hole 145. Accordingly, the image signal is applied to the lower electrode 125 through the drain 105 and the via contact 150 from the transistor embedded in the active matrix 100. Thereafter, the eighth photoresist is removed by etching.

도 21a 및 도 21b를 참조하면, 상기 패터닝된 2개의 하부전극(125) 및 2개의 비어 홀(145)의 상부에 제9 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 멤브레인(120)의 양측 지지부로부터 연장된 부분은 상기 하부전극(125) 보다 약간 넓은 직사각형의 형상을 가지며, 이와 일체로 형성된 멤브레인(120)의 중앙부는 사각형 형상의 평판으로 형성되도록 멤브레인(120)을 패터닝한다. 즉, 도 21b에 도시한 바와 같이 멤브레인(120)은 비어 홀(145)이 형성된 양측 지지부로부터 2개의 직사각형 형상의 암들이 형성되고, 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성된 형상을 가진다. 이어서, 상기 제9 포토 레지스트를 식각하여 제거한다. 상기와 같이 멤브레인(120)이 패터닝된 결과, 상기 희생층(117)의 일부가 노출된다.21A and 21B, after a ninth photoresist (not shown) is applied to the patterned lower electrodes 125 and two via holes 145 by spin coating, a membrane ( A portion extending from both support portions of the 120 has a rectangular shape slightly wider than the lower electrode 125, and the central portion of the membrane 120 integrally formed thereon is patterned to form a rectangular flat plate. . That is, as shown in FIG. 21B, the membrane 120 has two rectangular arms formed from both support portions on which the via holes 145 are formed, and a rectangular flat plate having a larger area than the arms is the same between the arms. It has a shape integrally formed with the arms on a plane. Subsequently, the ninth photoresist is removed by etching. As a result of the patterning of the membrane 120 as described above, a portion of the sacrificial layer 117 is exposed.

도 22a 및 도 22b를 참조하면, 상기 노출된 희생층(117)의 상부 및 상기 멤브레인(120)의 상부에 제10 포토 레지스트(도시되지 않음)를 스핀 코팅 방법으로 도포한 후, 상기 멤브레인(120) 중 중앙부인 사각형 형상의 평판 및 상기 하부전극(125)의 일측이 노출되도록 제10 포토 레지스트를 패터닝한다. 이어서, 상기 사각형 형상의 노출된 멤브레인(120)의 상부 및 상기 하부전극(125)의 일측 상부에 은, 백금 또는 알루미늄 등의 금속을 0．3∼2．0㎛ 정도의 두께로 스퍼터링한 후, 패터닝하여 상기 사각형 형상의 노출된 멤브레인(120)의 형상과 동일한 형상을 갖는 거울(180)과 상기 하부전극(125)의 일측 상부에 상기 거울(180)과 일체로 사각형의 형상을 갖는 거울 지지부(175)를 동시에 형성한다. 따라서, 상기 거울(180)은 양측에 거울 지지부(175)가 돌출된 평판의 형상을 가진다. 하부전극(125) 및 거울(180)에 부착된 거울 지지부는(175) 거울(180)이 소정의 각도를 가지고 변형을 일으킬 때, 거울(180)을 지지하여 소정의 경사 각도를 유지하게 한다.22A and 22B, after the tenth photoresist (not shown) is applied on the exposed sacrificial layer 117 and the membrane 120 by spin coating, the membrane 120 is applied. The patterned tenth photoresist is exposed to expose a rectangular flat plate, which is a center portion, and one side of the lower electrode 125. Subsequently, a metal, such as silver, platinum or aluminum, is sputtered on the upper portion of the rectangular membrane 120 and the upper portion of the lower electrode 125 to a thickness of about 0.3 to 2.0 μm. A mirror support having a shape identical to the shape of the quadrangular exposed membrane 120 and a mirror support having a rectangular shape integrally with the mirror 180 on one side of the lower electrode 125. 175) at the same time. Therefore, the mirror 180 has a shape of a flat plate protruding the mirror support 175 on both sides. The mirror support part attached to the lower electrode 125 and the mirror 180 may support the mirror 180 to maintain the predetermined tilt angle when the mirror 180 causes deformation at a predetermined angle.

계속하여, 상기 제10 포토 레지스트 및 상기 희생층(117)을 식각한 후, 세정 및 건조하여 M×N개의 AMA 소자를 완성한 후, 크롬(Cr), 니켈(Ni), 또는 금(Au) 등의 금속을 스퍼터링 방법, 또는 증착(evaporation) 방법을 이용하여 액티브 매트릭스(100)의 하단에 증착시켜 저항 컨택(도시하지 않음)을 형성한다. 그리고, 후속하는 공통 전극인 2개의 상부전극(140)에 바이어스 전압을 인가하고 신호 전극인 2개의 하부전극(125)에 화상 신호를 인가하기 위한 TCP 본딩을 대비하여 액티브 매트릭스(100)를 자른다. 이 경우, 후속되는 공정을 대비하여 액티브 매트릭스(100)를 소정의 두께까지만 잘라낸다. 이어서, AMA 패널(pannel)의 패드(도시되지 않음)와 TCP의 패드(도시되지 않음)를 연결하여 박막형 AMA 모듈(module)의 제조를 완성한다.Subsequently, the tenth photoresist and the sacrificial layer 117 are etched, washed and dried to complete M × N AMA elements, and then chromium (Cr), nickel (Ni), gold (Au), or the like. Is deposited on the bottom of the active matrix 100 using a sputtering method or an evaporation method to form a resistive contact (not shown). The active matrix 100 is cut in preparation for TCP bonding for applying a bias voltage to two upper electrodes 140, which are subsequent common electrodes, and an image signal to two lower electrodes 125, which are signal electrodes. In this case, the active matrix 100 is cut only to a predetermined thickness in preparation for the subsequent process. Subsequently, the pad (not shown) of the AMA panel and the pad (not shown) of the TCP are connected to complete manufacturing of the thin film AMA module.

상술한 본 발명의 제2 실시예에 따른 박막형 광로 조절 장치에 있어서, 2개의 상부전극(140)에는 TCP의 패드 및 AMA 패널의 패드를 통하여 바이어스 전압이 인가된다. 동시에 상기 TCP의 패드 및 AMA 패널의 패드를 통하여 전달된 화상 신호는 상기 액티브 매트릭스(100)에 내장된 트랜지스터와 드레인(105) 및 2개의 비어 컨택(150)을 통하여 2개의 하부전극(125)에 인가된다.In the thin film type optical path adjusting device according to the second embodiment of the present invention, a bias voltage is applied to the two upper electrodes 140 through a pad of TCP and a pad of an AMA panel. At the same time, the image signals transmitted through the pads of the TCP and the pads of the AMA panel are transmitted to the two lower electrodes 125 through the transistors and drains 105 and the two via contacts 150 embedded in the active matrix 100. Is approved.

따라서, 상기 2개의 상부전극(140)과 2개의 하부전극(125) 사이에 각각 전계가 발생하며, 이 전계에 의하여 2개의 상부전극(140)과 2개의 하부전극(125) 사이의 2개의 변형층(130)이 변형을 일으킨다. 상기 2개의 변형층(130)은 각각 전계에 대하여 수직한 방향으로 수축하며, 이에 의하여, 상기 2개의 변형층(130) 및 멤브레인(120)을 포함하는 액츄에이터(170)는 소정의 각도를 가지고 휘어진다. 광원으로부터 입사되는 광속을 반사하는 거울(160)은 상기 멤브레인(120)의 상부에 형성되어 있으므로 상기 액츄에이터(170)와 같은 구동 각도로 경사지게 된다. 거울(160)은 입사되는 광속을 소정의 각도로 반사하며, 반사된 광속은 슬릿을 통과하여 스크린에 화상을 맺을 수 있다.Therefore, an electric field is generated between the two upper electrodes 140 and the two lower electrodes 125, respectively, and two deformations between the two upper electrodes 140 and the two lower electrodes 125 are generated by the electric field. Layer 130 causes deformation. The two strained layers 130 respectively contract in a direction perpendicular to an electric field, whereby the actuator 170 including the two strained layers 130 and the membrane 120 is bent at a predetermined angle. All. Since the mirror 160 reflecting the light beam incident from the light source is formed on the membrane 120, the mirror 160 is inclined at the same driving angle as the actuator 170. The mirror 160 reflects the incident light beam at a predetermined angle, and the reflected light beam passes through the slit to form an image on the screen.

[실시예 3]Example 3

도 23은 본 발명의 제3 실시예에 따른 박막형 광로 조절 장치의 평면도를 도시한 것이고, 도 24는 도 23에 도시한 장치의 사시도를 도시한 것이며, 도 25는 도 24에 도시한 장치를 DD′선으로 자른 단면도를 도시한 것이다.FIG. 23 is a plan view of a thin film type optical path adjusting device according to a third embodiment of the present invention, FIG. 24 is a perspective view of the device shown in FIG. 23, and FIG. 25 is a DD of the device shown in FIG. It shows a cross-sectional view cut in line.

도 23 내지 도 25에 있어서 도 6 내지 도 8과 동일한 부재들에 대해서는 동일한 참조 번호를 사용한다.In FIGS. 23 to 25, the same reference numerals are used for the same members as in FIGS. 6 to 8.

도 23, 도 24 및 도 25를 참조하면, 본 발명의 제3 실시예에 따른 박막형 광로 조절 장치는 액티브 매트릭스(100)와 액티브 매트릭스(100)의 상부에 형성된 액츄에이터(170), 그리고 거울(180)을 포함한다. 상기 액티브 매트릭스(100)는 액티브 매트릭스(100)의 일측 상부에 형성된 드레인(105), 액티브 매트릭스(100) 및 드레인(105)의 상부에 적층된 보호층(110), 그리고 보호층(110)의 상부에 적층된 식각 방지층(115)을 포함한다.Referring to FIGS. 23, 24, and 25, the thin film type optical path adjusting apparatus according to the third embodiment of the present invention may include an active matrix 100, an actuator 170 formed on the active matrix 100, and a mirror 180. ). The active matrix 100 may include the drain 105 formed on one side of the active matrix 100, the protective layer 110 stacked on the active matrix 100 and the drain 105, and the protective layer 110. It includes an etch stop layer 115 stacked on top.

도 23 및 도 24를 참조하면, 상기 액츄에이터는(170) 상기 식각 방지층(115) 중 하부에 드레인(105)이 형성된 부분에 그 일측이 접촉되며 타측이 에어 갭(118)을 개재하여 식각 방지층(115)과 평행하도록 적층된 멤브레인(120), 멤브레인(120)의 양측 상부에 평행하게 적층된 2개의 하부전극(125), 하부전극(125)의 상부에 적층된 2개의 변형층(130), 변형층(130)의 상부에 적층된 2개의 상부전극(140), 변형층(130)의 타측으로부터 변형층(130), 하부전극(125), 멤브레인(120), 식각 방지층(115) 및 보호층(110)을 통하여 상기 드레인(105)까지 수직하게 형성된 2개의 비어 홀(145), 그리고 2개의 비어 홀(145) 내에 상기 하부전극(125)과 드레인(105)이 전기적으로 연결되도록 수직하게 형성된 2개의 비어 컨택(150)을 포함한다.Referring to FIGS. 23 and 24, the actuator 170 contacts one side of the etch stop layer 115 with a drain 105 formed at the bottom thereof, and the other side passes through the air gap 118. A membrane 120 stacked in parallel with 115, two lower electrodes 125 stacked in parallel on both sides of the membrane 120, two deformation layers 130 stacked on top of the lower electrodes 125, Two upper electrodes 140 stacked on the strained layer 130, the strained layer 130, the lower electrode 125, the membrane 120, the etch stop layer 115 and the protection from the other side of the strained layer 130. Two via holes 145 formed vertically through the layer 110 to the drain 105, and vertically so that the lower electrode 125 and the drain 105 are electrically connected in the two via holes 145. Two via contacts 150 formed.

또한, 도 24를 참조하면 상기 멤브레인(120)은 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암들의 사이에 소정의 간격을 두고 2개의 사각형 형상의 평판이 동일 평면 상에서 각각 상기 암들과 일체로 형성되어 있는 형상을 갖는다. 상기 멤브레인(120) 중 2개의 사각형 형상의 평판은 각기 거울(160)을 지지한다. 상기 2개의 하부전극(125)은 각기 상기 멤브레인(120)의 2개의 암들의 상부에 적층되며, 2개의 변형층(130)은 각기 하부전극(130) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 2개의 하부전극(125)의 상부에 적층되며, 2개의 상부전극(140)은 각기 변형층(130) 보다 약간 좁은 면적을 갖는 직사각형의 형상으로 상기 2개의 변형층(130)의 일측 상부에 적층되며, 상기 2개의 변형층(130)의 타측에는 각각 비어 홀(145) 및 비어 컨택(150)이 형성된다. 상기 멤브레인(120)의 2개의 사각형 형상의 평판의 상부에는 거울(160)이 형성된다. 따라서, 거울(160)은 상기 2개의 하부전극(125) 사이에서 사각형 모양의 평판의 형상을 갖는다.In addition, referring to FIG. 24, the membrane 120 has two rectangular flat plates formed integrally with the arms on the same plane at predetermined intervals between two rectangular shaped arms formed in parallel from both support portions. It has a shape. Two rectangular plates of the membrane 120 each support the mirror 160. The two lower electrodes 125 are respectively stacked on top of two arms of the membrane 120, and the two deformation layers 130 each have a rectangular shape with a slightly narrower area than the lower electrode 130. The two upper electrodes 140 are stacked on top of each other, and the two upper electrodes 140 are stacked on top of one side of the two deformation layers 130 in a rectangular shape, each having a slightly narrower area than the deformation layer 130. The via holes 145 and the via contacts 150 are formed at the other sides of the two deforming layers 130, respectively. The mirror 160 is formed on the two rectangular flat plates of the membrane 120. Therefore, the mirror 160 has a shape of a rectangular flat plate between the two lower electrodes 125.

본 실시예에 있어서, 멤브레인(120)을 패터닝하는 공정과 거울(160)을 형성하는 공정을 제외하면 상술한 제2 실시예와 제조 방법이 동일하다. 본 실시예에 따른멤브레인(120)은 양측 지지부로부터 평행하게 형성된 2개의 직사각형 형상의 암들의 사이에 소정의 간격을 두고 2개의 사각형 형상의 평판이 동일 평면 상에서 각각 상기 암들과 일체로 형성되어 있는 형상을 갖도록 패터닝되며, 이러한 패터닝 공정은 멤브레인(120)의 형상을 제외하면 제2 실시예의 멤브레인의 패터닝 공정과 동일하다. 또한, 거울(160)을 형성하는 공정도 양측의 지지부를 제외하면 제2 실시예의 경우와 동일하다. 즉, 본 실시예에 있어서는 제2 실시예에 비하여 멤브레인(120)이 다른 형상을 가지며, 거울(160)도 거울 지지부가 없는 사각형 모양의 평판의 형상을 가진다.In the present embodiment, except for the process of patterning the membrane 120 and the process of forming the mirror 160, the manufacturing method is the same as the second embodiment described above. The membrane 120 according to the present embodiment is a shape in which two rectangular flat plates are integrally formed with the arms on the same plane at predetermined intervals between two rectangular arms formed in parallel from both support portions. The patterning process is the same as the patterning process of the membrane of the second embodiment except for the shape of the membrane 120. In addition, the process of forming the mirror 160 is also the same as in the second embodiment except for the support portions on both sides. That is, in this embodiment, compared with the second embodiment, the membrane 120 has a different shape, and the mirror 160 also has a shape of a rectangular flat plate without a mirror support.

그리고, 이후의 박막형 AMA 모듈을 제조하는 공정 및 본 실시예에 따른 박막형 광로 조절 장치의 동작은 상술한 본 발명에 따른 제2 실시예의 경우와 동일하다.Subsequently, the process of manufacturing the thin film type AMA module and the operation of the thin film type optical path adjusting device according to the present embodiment are the same as those of the second embodiment according to the present invention.

종래의 박막형 광로 조절 장치에 있어서는 거울부와 구동부가 일체로 형성됨으로서 거울부의 면적 보다 구동부의 면적이 더 넓게 되어 입사되는 광속에 비하여 반사되는 광속이 적게되어 실제 소자의 면적에 비하여 광효율이 떨어졌었다. 또한, 구동부의 일부에서 입사되는 광속이 반사됨으로 인하여 거울부에서 반사되는 광속과 광산란을 일으켜 스크린에 투영되는 화상의 화질을 저하시키게 된다.In the conventional thin film type optical path adjusting device, the mirror part and the driving part are integrally formed so that the area of the driving part is larger than that of the mirror part, so that the luminous flux reflected by the light beam is smaller than that of the incident light beam. In addition, since the light beam incident from a part of the driving unit is reflected, light beams and light scattering reflected from the mirror unit are generated, thereby degrading the image quality of the image projected on the screen.

그러나, 본 발명에 따른 실시예들에서는 구동부의 하부인 멤브레인의 양측부는 양측 지지부로부터 연장된 직사각형 형상의 암의 형상을 갖고, 중앙부는 이러한 암들 사이에 암들보다 넓은 면적을 갖는 사각형 형상의 평판이 동일 평면 상에서 상기 암들과 일체로 형성된 형상을 가지거나, 2개의 소정의 간격으로 분리된 사각형 형상의 평판의 형상을 갖는다. 거울은 상기 멤브레인의 중앙부의 상부에 상기 멤브레인의 중앙부와 동일한 형상, 또는 보다 넓은 면적을 갖는 평판으로 형성된다. 그러므로, 상기와 같이 거울을 구동부와 분리하여 형성함으로서 광효율을 최대로 향상시킬 수 있으며 화상의 화질을 종래에 비하여 현저하게 향상시킬 수 있다.However, in the embodiments according to the present invention, both sides of the membrane, which are the lower part of the driving part, have the shape of a rectangular arm extending from both supporting parts, and the center part has the same rectangular plate having a larger area than the arms between these arms. It has a shape integrally formed with the arms on a plane, or has a shape of a rectangular flat plate separated at two predetermined intervals. The mirror is formed on the upper portion of the central portion of the membrane in the form of a flat plate having the same shape as the central portion of the membrane or a larger area. Therefore, by forming the mirror separately from the driving unit as described above, the light efficiency can be improved to the maximum, and the image quality of the image can be remarkably improved as compared with the prior art.

이상, 본 발명을 바람직한 실시예들에 의하여 상세하게 설명 및 도시하였지만, 본 발명은 이에 의하여 제한되는 것이 아니라 당 분야에서 통상의 지식을 가진 자가 통상적인 범위 내에서 이를 변형하는 것이나 개량하는 것이 가능하다.The present invention has been described and illustrated in detail by the preferred embodiments, but the present invention is not limited thereto, and it is possible for a person skilled in the art to modify or improve the present invention within a conventional range. .

Claims

An active matrix 100 having M × N (M, N is an integer) transistors and a drain 105 formed on one side thereof;

Membrane having a shape in which a rectangular flat plate is formed integrally with the arms on the same plane between two rectangular arms formed in parallel from both support portions on the active matrix 100. (120), ii) a lower electrode 125 stacked on top of the membrane 120 to which an image signal is applied, i) a strained layer 130 stacked on top of the lower electrode 125 to cause deformation according to an electric field. And ⅳ) M × N actuators 170 each formed on top of the strained layer 130 and including upper electrodes 140 to which a bias voltage is applied; And

Thin film type optical path control device comprising a mirror (160) formed on top of the membrane (120).

The protective layer 110 of claim 1, wherein the active matrix 100 is stacked on the active matrix 100 and the drain 105 to protect the active matrix 100. The thin film type optical path control device, characterized in that it further comprises an etch stop layer (115) stacked on top of the protective layer (110) and the active matrix (100) to prevent etching.

3. The drain actuator of claim 2, wherein the actuator 170 is formed from the strained layer 130 through the lower electrode 125, the membrane 120, the etch stop layer 115, and the protective layer 110. The via hole 145 vertically formed up to 105 and the via contact 150 formed vertically to electrically connect the lower electrode 125 and the drain 105 in the via hole 145 may be further included. Thin film type optical path control device.

The method of claim 2, wherein the protective layer 110 is composed of a silicate glass (PSG) has a thickness of 0.1 to 1.0㎛, and the etch stop layer 115 is made of nitride of 1000 to 2000Å It has a thickness, the membrane 120 is made of nitride has a thickness of 0.1 ~ 1.0㎛, the lower electrode 125 is composed of platinum or platinum-tantalum is 0. 1 ~ 1.0㎛ The strained layer 130 is formed of a piezoelectric material and has a thickness of 0.1 to 1.0 탆. The upper electrode 140 is made of aluminum, platinum, or silver, and has a thickness of 0.1 to 1. .. A thin film type optical path control device having a thickness of 0 μm.

The apparatus of claim 1, wherein the lower electrode (125), the deformable layer (130), and the upper electrode (140) each have a mirror-shaped “C” shape.

The method of claim 5, wherein the strained layer 130 has a smaller area than the lower electrode 125, the upper electrode 140 has a smaller area than the strained layer 130, the lower electrode 125, Thin film type optical path control device, characterized in that the strained layer 130 and the upper electrode 140 are stacked together in the form of a pyramid.

The apparatus of claim 1, wherein the mirror (160) is formed on an upper portion of a rectangular flat plate of the membrane (120) to have a rectangular flat plate shape.

The apparatus of claim 1, wherein the mirror 160 is made of silver (Ag), aluminum (Al), or platinum (Pt), and has a thickness of 0.3-3. 0 µm. .

Membrane 120 having a shape in which a rectangular flat plate is formed integrally with the arms on the same plane between two rectangular arms formed in parallel from both support portions on the active matrix 100; Ii) two lower electrodes 125 stacked on top of rectangular arms of the membrane 120 to which an image signal is applied, and iv) two stacked on top of the two lower electrodes 125 causing deformation according to an electric field. M x N actuators 170 stacked on top of the two strained layers 130 and each including two upper electrodes 140 to which a bias voltage is applied; And

The protective layer 110 of claim 9, wherein the active matrix 100 is stacked on the active matrix 100 and the drain 105 to protect the active matrix 100. The semiconductor device may further include an etch stop layer 115 that is stacked on top of the 110 to prevent the protection layer 110 and the active matrix 100 from being etched. The actuators 170 may each include the two strained layers 130. 2 via holes 145 vertically formed through the two lower electrodes 125, the membrane 120, the etch stop layer 115, and the protective layer 110 to the drain 105. The thin film type optical path control device of claim 2, further comprising two via contacts (150) formed vertically to electrically connect the two lower electrodes (125) and the drain (105) in the two via holes (145).

10. The method of claim 9, wherein the two deformable layers 130 have a rectangular shape each having a larger area than the two upper electrodes 140, the two lower electrodes 125 are each extended one side Thin film type optical path control device, characterized in that having a wider rectangular shape than the two deformation layers (130).

The thin film type optical path control apparatus according to claim 11, wherein a quadrangular mirror support part (175) is formed integrally with the mirror (180) on top of the elongated portions of the two lower electrodes (125).

The method of claim 9, wherein the two strained layers 130 have a smaller area than the two lower electrodes 125, and the two upper electrodes 140 have a smaller area than the two strained layers 130. And the two lower electrodes (125), the two strained layers (130), and the two upper electrodes (140) are stacked together in the form of a pyramid.

10. The method of claim 9, wherein the mirror 180 is composed of silver (Ag), aluminum (Al), or platinum (Pt) has a thickness of 0.3 ~ 2.0㎛ and has a rectangular shape of the membrane 120 The thin film type optical path control device, characterized in that formed on top of the flat plate having a rectangular flat plate shape.

On the top of the active matrix 100, iii) two rectangular flat plates separated from each other between two rectangular arms formed in parallel from both support portions are formed integrally with the arms on the same plane, respectively. Membrane 120 having a top layer, ii) two lower electrodes 125 stacked on top of rectangular arms of the membrane 120 to which an image signal is applied, and iii) stacked on top of the two lower electrodes 125. M x N actuators each including two strain layers 130 causing strain according to an electric field, and two upper electrodes 140 stacked on top of the two strain layers 130 to which a bias voltage is applied. 170; And

The protective layer 110 of claim 15, wherein the active matrix 100 is stacked on the active matrix 100 and the drain 105 to protect the active matrix 100. The semiconductor device may further include an etch stop layer 115 that is stacked on top of the 110 to prevent the protection layer 110 and the active matrix 100 from being etched. 2 via holes 145 vertically formed through the two lower electrodes 125, the membrane 120, the etch stop layer 115, and the protective layer 110 to the drain 105. The two via holes 145 further include two via contacts 150 vertically formed such that the two lower electrodes 125 and the drain 105 are electrically connected to each other. Each having a larger area than the two upper electrodes 140. Has the shape of a rectangle, the two lower electrodes 125 extend respectively and hold the film-side optical path control device, it characterized in that it has the shape of a large rectangle than that of the strained layer 2 (130).

The method of claim 15, wherein the two strained layers 130 have a smaller area than the two lower electrodes 125, and the two upper electrodes 140 have a smaller area than the two strained layers 130. The two lower electrodes 125, the two strained layers 130, and the two upper electrodes 140 are stacked together in the form of a pyramid, and the mirror 180 includes silver (Ag) and aluminum ( A thin film type optical path control device comprising Al) or platinum (Pt) and having a shape of a rectangular flat plate having a thickness of 0.3 to 2.0 µm.