KR19980025827A - I / O Base Cell Structure of Gate Array - Google Patents
I / O Base Cell Structure of Gate Array Download PDFInfo
- Publication number
- KR19980025827A KR19980025827A KR1019960044118A KR19960044118A KR19980025827A KR 19980025827 A KR19980025827 A KR 19980025827A KR 1019960044118 A KR1019960044118 A KR 1019960044118A KR 19960044118 A KR19960044118 A KR 19960044118A KR 19980025827 A KR19980025827 A KR 19980025827A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- base cell
- gate array
- cell structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 게이트어레이의 입출력 베이스 셀 구조에 관한 것이다. 본 발명에 따른 입출력 베이스 셀 구조는, 출력 드라이버와 ESD 방지회로만을 포함하여 구성되고, 폭이 내부 베이스 셀의 정수배와 일치하며, 인접한 입출력 셀에서 큰 구동능력이 필요할 경우 할애해 줄 수 있도록 다수개로 분리된 것을 특징으로 한다. 따라서 본 발명에 따른 입출력 베이스 셀 구조는, 면적이 작고 전체적으로 칩 크기를 감소시키는 효과가 있다.The present invention relates to an input / output base cell structure of a gate array. The input / output base cell structure according to the present invention includes only an output driver and an ESD protection circuit, the width of which corresponds to an integral multiple of the internal base cell, and a plurality of input / output base cells to dedicate when a large driving capability is required in adjacent input / output cells. It is characterized by being separated. Therefore, the input / output base cell structure according to the present invention has a small area and has an effect of reducing the chip size as a whole.
Description
본 발명은 게이트어레이(Gate Array)에 관한 것으로, 특히 칩 크기의 절감 효과를 얻을 수 있는 게이트어레이의 입출력 베이스 셀 구조에 관한 것이다.The present invention relates to a gate array, and more particularly, to an input / output base cell structure of a gate array capable of reducing chip size.
반도체 분야에서 ASIC 제품의 중요성이 강조되면서, ASIC 관련기술은 날로 진보를 해가고 있으며, 이와 아울러 ASIC 제품을 사용하는 씨스템 메이커(Maker)는 ASIC 라이브러리(Library)에 대해 다양한 사양을 요구하고 있다. 따라서 ASIC 메이커에서는, 고객의 다양한 요구에 대처하기 위해서 미리 검증된 여러가지의 ASIC 라이브러리를 확보하는 것이 무엇 보다도 중요하고, 특히 다양한 특성을 갖는 입출력(I/O) 셀의 개발이 절실히 요구되고 있다.As the importance of ASIC products is emphasized in the semiconductor field, ASIC-related technologies are making progress, and system makers using ASIC products are demanding various specifications for ASIC libraries. Therefore, it is important for the ASIC maker to secure various pre-verified ASIC libraries in order to cope with various needs of customers, and in particular, the development of input / output (I / O) cells having various characteristics is urgently required.
ASIC 설계를 위해서는 일반적으로 스탠다드 셀(Standard Cell), 게이트어레이(Gate Array), 및 PLD(Programmable Logic Device)가 사용된다. 통상적으로 집적도가 높고 속도등의 성능을 향상시켜야 하는 ASIC에서는 일반적으로 스탠다드 셀 설계방법이 선택되고, 비교적 집적도가 크게 높지 않고 빠른 기간내에 프로토타입(Prototype)을 얻고자 할 때는 게이트어레이 설계방식이 주로 선택된다. 또한 PLD는 집적도가 낮고 즉석에서 씨스템을 구성하고자 할 때에 주로 사용된다. ASIC에서 가장 일반적으로 사용되는 상기 게이트어레이에는 다수개의 마스터 슬라이스(Master Slice)라는 것이 있고, 제품에 따라서 상기 마스터 슬라이스에 금속배선(Metalization)만을 수행함으로써 개발기간을 단축할 수 있는 장점이 있다.For standard ASIC designs, standard cells, gate arrays, and programmable logic devices (PLDs) are used. In general, the standard cell design method is selected in an ASIC that requires high integration and improves performance such as speed. The gate array design method is mainly used to obtain a prototype in a short period of time without relatively high integration. Is selected. In addition, PLD is mainly used when the density is low and the system is to be configured on the fly. The gate array most commonly used in an ASIC includes a plurality of master slices, and according to a product, a development period can be shortened by performing only metallization to the master slice.
도 1은 종래의 게이트어레이 마스터 슬라이스의 구조를 나타낸다.1 shows a structure of a conventional gate array master slice.
도 1을 참조하면, 상기 마스터 슬라이스는 기본적으로 입출력 베이스 셀(I/O Cell)(1)과 내부 베이스 셀(Base Cell)(3)로 구성되어 있다. 입출력 베이스 셀(1)은 외부신호를 칩 내부로 받아 들이거나 칩 내부신호를 외부로 출력시키는 역할을 하는 것으로써, 점차 씨스템이 복잡해짐에 따라 하나의 입출력 베이스 셀이 수행해야 할 기능 또한 다양해지고 있다.Referring to FIG. 1, the master slice basically includes an input / output base cell 1 and an internal base cell 3. The I / O base cell 1 serves to receive an external signal into the chip or to output an internal signal to the chip. As the system becomes more complicated, the functions of one I / O base cell also become diverse. have.
도 2는 종래의 게이트어레이의 입출력 베이스 셀 구성을 나타낸다.2 shows an input / output base cell configuration of a conventional gate array.
도 2를 참조하면, 상기 입출력 베이스 셀은 가장 기본적인 출력 드라이버(Output Driver)(5)와, 프리드라이버(Predriver)(7)와, 레벨쉬프터(Level Shifter)(9)와, 스루레이트 제어부(Slew Rate Control)(11)와, 입력 버퍼(Input Buffer)(13)를 포함하여 구성되고, 이들은 하드마크로 셀(Hard Macro Cell)화 되어 있다. 상기 입출력 베이스 셀에서의 출력 드라이버(5)는 가장 기본적인 동작을 수행하는 것으로서, 구동능력이 매우 큰 출력 셀의 기능과 외부의 정전기로부터 칩을 보호해주는 ESD 방지회로가 포함되어 있으며, 따라서 이 부분에 입출력 베이스 셀의 가장 중요한 기본 기능이 포함되어 있다고 볼 수 있다. 상기 출력 드라이버(5)를 제외한 프리드라이버(7), 레벨쉬프터(9), 스루레이트 제어부(11), 및 입력 버퍼(13)는 입출력 셀 구성요소의 기본이 되는 것은 아니고, 이들은 논리동작을 구현하는 것이 목적이다. 그러나 실제로 모든 입출력 베이스 셀에서 상기 기능들이 모두 사용되는 것은 아니고 부분적으로 사용되는 경우가 많다. 즉 어떤 입출력 베이스 셀은 입력 버퍼(13) 또는 출력 드라이버(5)만이 사용되는 경우가 있고, 경우에 따라서는 상기의 모든 기능이 사용되는 경우도 있다. 또한 어떤 경우에는 상기 프리드라이버(7), 레벨쉬프터(9), 스루레이트 제어부(11), 및 입력 버퍼(13)의 기능들을 내부 베이스 셀 부분에서 구현하는 경우도 있는 데, 기존의 방법으로는 상기 기능들이 내부 베이스 셀 부분에 놓이면서 산재하게 됨으로써 지연시간등이 충분히 고려되지 못하고 또한 사용자의 입장에서는 설계시 상기 기능 셀들을 일일이 연결시켜야 하는 번거로움(Soft Macro화 된 상태이므로)이 많다.Referring to FIG. 2, the input / output base cell includes a most basic output driver 5, a predriver 7, a level shifter 9, and a through rate controller. It includes a rate control 11 and an input buffer 13, which are hard-celled (Hard Macro Cell). The output driver 5 in the input / output base cell performs the most basic operation, and includes an ESD protection circuit that protects the chip from external static electricity and a function of an output cell having a very high driving capability. It can be seen that the most important basic functions of the input / output base cell are included. The predriver 7, the level shifter 9, the through rate controller 11, and the input buffer 13 except for the output driver 5 are not the basis of the input / output cell components, and they implement logic operations. The purpose is to. In practice, however, not all of the above functions are used in all of the input / output base cells, but are partially used. That is, in some input / output base cells, only the input buffer 13 or the output driver 5 may be used, and in some cases, all of the above functions may be used. In some cases, the functions of the predriver 7, the level shifter 9, the through rate controller 11, and the input buffer 13 may be implemented in an internal base cell part. Since the functions are scattered while being placed in the inner base cell part, delay time is not sufficiently taken into consideration, and from the user's point of view, there is a lot of trouble that the functional cells must be connected to each other during design (because of Soft Macro).
상술한 종래의 입출력 베이스 셀은 여러 가지의 기능이 동시에 사용될 수 있도록 구성되어 있으므로 셀의 면적이 크며, 경우에 따라서는 상기 여러 가지의 기능중 일부만이 사용됨으로 인하여 입출력 셀의 사용 효율이 떨어지는 문제점이 있다.The conventional I / O base cell described above has a large cell area because it is configured so that various functions can be used at the same time, and in some cases, the use efficiency of the I / O cell decreases because only some of the various functions are used. have.
따라서 본 발명의 목적은 소프트마크로와 하드마크로의 장점을 이용하여 칩 크기의 절감 효과를 얻을 수 있는 게이트어레이의 입출력 베이스 셀 구조를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an input / output base cell structure of a gate array that can reduce chip size by using advantages of soft macro and hard macro.
도 1은 종래의 게이트어레이 마스터 슬라이스의 구조를 나타내는 도면1 is a view showing the structure of a conventional gate array master slice
도 2는 종래의 게이트어레이의 입출력 베이스 셀 구성을 나타내는 도면2 is a diagram showing an input / output base cell configuration of a conventional gate array.
도 3은 본 발명의 실시예에 따른 게이트어레이의 입출력 베이스 셀 구조를 포함하는 마스터슬라이스의 구성도를 나타내는 도면3 is a block diagram illustrating a master slice including an input / output base cell structure of a gate array according to an exemplary embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명에 따른 게이트어레이의 입출력 베이스 셀 구조는, 출력 드라이버와 ESD 방지회로만을 포함하여 구성되고, 폭이 내부 베이스 셀의 정수배와 일치하며, 인접한 입출력 셀에서 큰 구동능력이 필요할 경우 할애해 줄 수 있도록 다수개로 분리된 것을 특징으로 한다.The input and output base cell structure of the gate array according to the present invention for achieving the above object is configured to include only the output driver and the ESD protection circuit, the width is consistent with the integer multiple of the internal base cell, the large drive capacity in the adjacent input and output cells It is characterized in that it is separated into a number of pieces to be devoted if necessary.
따라서 본 발명의 입출력 베이스 셀은 크기가 작고, 전체적으로 칩 크기를 감소시키는 효과가 있다.Therefore, the input / output base cell of the present invention is small in size and has the effect of reducing the chip size as a whole.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 게이트어레이의 입출력 베이스 셀 구조를 포함하는 마스터슬라이스의 구성도를 나타낸다.3 is a block diagram of a master slice including an input / output base cell structure of a gate array according to an embodiment of the present invention.
도 3을 참조하면, 본 발명에 따른 게이트어레이의 입출력 베이스 셀(15)은 출력 드라이버와 ESD 방지회로만을 포함하여 구성되므로 작은 크기가 된다. 본딩패드(19)의 피치(Bonding Pad Pitch)(X)는 상기 입출력 베이스 셀(15)의 폭(Y)의 정수배(1배,2배,3배,...)가 되도록 구성되며, 여기에서는 3배가 되도록 구성되어 있다. 또한 인접한 입출력 셀에서 큰 구동능력이 필요할 경우 할애해 줄 수 있도록 상기 입출력 베이스 셀(15)은 다수개로 분리되어 있다. 예컨데 a와 같이 구현되는 입출력 기능의 출력 구동능력이 작은 경우에는 1개의 입출력 베이스 셀만을 사용하고, 나머지의 입출력 베이스 셀을 b와 같이 큰 구동능력이 필요한 쪽에 빌려주게 된다.Referring to FIG. 3, the input / output base cell 15 of the gate array according to the present invention includes only an output driver and an ESD protection circuit, and thus has a small size. The bonding pad pitch X of the bonding pads 19 is configured to be an integer multiple (1, 2, 3, ...) of the width Y of the input / output base cell 15, and here Is configured to triple. In addition, the input / output base cells 15 are separated into a plurality of parts so as to dedicate when a large driving capacity is required in adjacent input / output cells. For example, when the output driving capability of the input / output function implemented as a is small, only one input / output base cell is used, and the remaining input / output base cells are lent to the side that needs a large driving capability such as b.
따라서 본 발명에서는, 도 2에서와 같이 큰 구동 셀이나 작은 구동 셀의 크기가 동일함으로써 작은 구동 셀이 불필요하게 면적을 많이 차지하게 되는 낭비를 방지할 수 있다. 또한 종래의 방법으로 입출력 기능을 설계하면 e의 경우와 같이 높이가 커지게 되지만, 본 발명에서는 a 내지 f와 같이 다양한 높이를 갖게된다. 이에 따라 종래의 방법에서는 낭비될 수도 있는 영역A가 내부 로직 구현시 사용될 수 있으므로, 전체적으로 칩 크기를 감소시킬 수 있다.Accordingly, in the present invention, as shown in FIG. 2, the same size of the large drive cell or the smaller drive cell can prevent waste of unnecessary area of the small drive cell. In addition, when the input / output function is designed by the conventional method, the height is increased as in the case of e, but in the present invention, it has various heights such as a to f. Accordingly, in the conventional method, since the region A, which may be wasted, may be used when implementing internal logic, the chip size may be reduced as a whole.
상기 입출력 베이스 셀의 폭(Y)은 내부 베이스 셀(17)의 정수배(1배,2배,3배,...)가 되도록 구성되며, 이렇게 하여야만 입출력 베이스 셀(15)과 내부 베이스 셀(17)이 매칭(Matching)되는 데 문제가 발생하지 않는다. 즉 금속배선(Metalization)으로 입출력 셀을 특정 동작시키려면, 입출력 베이스 셀(15)과 인접한 내부 베이스 셀(17)의 일부를 함께 사용하여야 하므로, 상기 입출력 베이스 셀(15)과 내부 베이스 셀(17)의 배치가 일관성이 있어야만 입출력 셀이 어느 위치에 있던 특정동작하는 입출력 셀을 배치할 수 있는 것이다.The width Y of the input / output base cell is configured to be an integer multiple (1, 2, 3, ...) of the internal base cell 17. Only in this way, the input / output base cell 15 and the internal base cell ( 17) does not cause a problem in matching. That is, in order to operate the input / output cell by metallization (Metalization), the input / output base cell 15 and the inner base cell 17 must be used together, since the part of the input / output base cell 15 and the adjacent inner base cell 17 must be used together. ) Must be consistent so that specific operating I / O cells can be placed at any position.
또한 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형이 가능함은 명백하다.In addition, the present invention is not limited to the above embodiments, and it is apparent that various modifications are possible by those skilled in the art within the technical idea of the present invention.
따라서 본 발명에 따른 게이트어레이의 입출력 베이스 셀 구조는, 면적이 작고 전체적으로 칩 크기를 감소시키는 효과가 있다.Therefore, the input / output base cell structure of the gate array according to the present invention has a small area and has an effect of reducing the chip size as a whole.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044118A KR100190092B1 (en) | 1996-10-05 | 1996-10-05 | Structure of input output base cell of gate array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044118A KR100190092B1 (en) | 1996-10-05 | 1996-10-05 | Structure of input output base cell of gate array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025827A true KR19980025827A (en) | 1998-07-15 |
| KR100190092B1 KR100190092B1 (en) | 1999-07-01 |
Family
ID=19476325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044118A KR100190092B1 (en) | 1996-10-05 | 1996-10-05 | Structure of input output base cell of gate array |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190092B1 (en) |
-
1996
- 1996-10-05 KR KR1019960044118A patent/KR100190092B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190092B1 (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4729333B2 (en) | PLD architecture for flexible placement of IP functional blocks | |
| JP2723926B2 (en) | Programmable logic device | |
| US7132851B2 (en) | Columnar floorplan | |
| EP0591342A4 (en) | Basic cell architecture for mask programmable gate array. | |
| Hsieh et al. | A 9000-gate user-programmable gate array | |
| JPH0532928B2 (en) | ||
| JPH03165061A (en) | Semiconductor integrated circuit device | |
| JP2594988B2 (en) | Wiring design method for operating potential supply wiring of semiconductor integrated circuit device | |
| KR19980025827A (en) | I / O Base Cell Structure of Gate Array | |
| JP3880843B2 (en) | Electronic circuit equipment | |
| KR100224671B1 (en) | Master slice structure of gate array | |
| EP0662716A2 (en) | Improvements in or relating to gate array cells | |
| US6172547B1 (en) | Semiconductor integrated circuit capable of driving large loads within its internal core area | |
| JPH0346192A (en) | Semiconductor device and semiconductor memory device | |
| JPH0760855B2 (en) | Integrated circuit device | |
| JPS6182455A (en) | Semiconductor integrated circuit device | |
| JPS59220948A (en) | Semiconductor device | |
| JPS6380622A (en) | Semiconductor integrated circuit device | |
| JPH0770596B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| EP0427091A1 (en) | Input/output circuit in a semiconductor integrated circuit device | |
| JPS60251643A (en) | Semiconductor gate array device | |
| JP2671537B2 (en) | Semiconductor integrated circuit | |
| JP2522035B2 (en) | Semiconductor integrated circuit | |
| JPH03145744A (en) | Semiconductor device of master slice system | |
| JPS62179744A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |