KR102493488B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102493488B1
KR102493488B1 KR1020180069109A KR20180069109A KR102493488B1 KR 102493488 B1 KR102493488 B1 KR 102493488B1 KR 1020180069109 A KR1020180069109 A KR 1020180069109A KR 20180069109 A KR20180069109 A KR 20180069109A KR 102493488 B1 KR102493488 B1 KR 102493488B1
Authority
KR
South Korea
Prior art keywords
pixel
dot
grayscale value
value
grayscale
Prior art date
Application number
KR1020180069109A
Other languages
Korean (ko)
Other versions
KR20190142470A (en
Inventor
박종웅
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180069109A priority Critical patent/KR102493488B1/en
Priority to US16/379,338 priority patent/US10902789B2/en
Priority to CN201910495217.7A priority patent/CN110610674B/en
Publication of KR20190142470A publication Critical patent/KR20190142470A/en
Priority to US17/155,554 priority patent/US20210142738A1/en
Priority to US17/732,549 priority patent/US11837174B2/en
Application granted granted Critical
Publication of KR102493488B1 publication Critical patent/KR102493488B1/en
Priority to US18/528,681 priority patent/US20240112640A1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2074Display of intermediate tones using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Abstract

본 발명의 표시 장치는 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제3 화소는 상기 제1 화소 및 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소는 상기 제2 화소로부터 제2 방향에 위치한, 제1 도트; 상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트; 상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및 상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함한다.The display device of the present invention includes a first pixel, a second pixel, and a third pixel, the third pixel is positioned in a first direction from the first pixel and the second pixel, and the first pixel is the first pixel. a first dot located in a second direction from two pixels; a second dot adjacent to the first dot in the first direction; a third dot adjacent to the first dot in a direction opposite to the first direction; a timing controller configured to receive grayscale values of the first to third dots of an image frame from an external processor; When the first dot is determined as an edge of an object included in the image frame based on the grayscale values of the first to third dots, the first grayscale value corresponding to the first pixel and the first grayscale value corresponding to the second pixel a grayscale correction unit that generates a first and second corrected grayscale value based on the second grayscale value; and supplying a first data voltage corresponding to the first corrected grayscale value to the first pixel, supplying a second data voltage corresponding to the second corrected grayscale value to the second pixel, and supplying a third grayscale value to the second pixel. and a data driver supplying a corresponding third data voltage to the third pixel.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.As information technology develops, the importance of a display device as a connection medium between a user and information is being highlighted. In response to this, the use of display devices such as a liquid crystal display device, an organic light emitting display device, and a plasma display device is increasing.

표시 장치는 각각의 화소에 대응하는 데이터 전압을 기입하고, 각각의 화소를 발광시킨다. 각각의 화소는 기입된 데이터 전압에 대응하는 휘도로 발광한다.The display device writes a data voltage corresponding to each pixel and causes each pixel to emit light. Each pixel emits light with a luminance corresponding to the written data voltage.

인접한 서로 다른 단일 색상들의 화소들을 그룹화하고, 이러한 그룹의 단위를 도트(dot)로 정의할 수 있다. 각 도트는 단일 색상들의 조합에 의해 더욱 다양한 색상을 표현할 수 있다. 영상 프레임의 그림, 문자 등은 도트 단위로 표현될 수 있다.Adjacent pixels of different single colors may be grouped, and a unit of such a group may be defined as a dot. Each dot can express more diverse colors by combining single colors. A picture, text, etc. of an image frame may be expressed in units of dots.

하지만 도트는 화소에 비해 큰 크기를 갖기 때문에, 도트 단위로 표현된 영상 프레임의 그림, 문자 등에서 에일리어싱(aliasing)이 사용자에게 시인될 수 있다.However, since a dot has a larger size than a pixel, aliasing may be recognized by a user in a picture, text, etc. of an image frame expressed in dot units.

해결하고자 하는 기술적 과제는, 다양한 화소 배치 구조에 대해서, 에일리어싱을 완화한 영상 프레임을 표시할 수 있는 표시 장치를 제공하는 데 있다.A technical problem to be solved is to provide a display device capable of displaying image frames with aliasing reduced in various pixel arrangement structures.

본 발명의 한 실시예에 따른 표시 장치는, 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제3 화소는 상기 제1 화소 및 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소는 상기 제2 화소로부터 제2 방향에 위치한, 제1 도트; 상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트; 상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및 상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함한다.A display device according to an exemplary embodiment of the present invention includes a first pixel, a second pixel, and a third pixel, wherein the third pixel is positioned in a first direction from the first pixel and the second pixel; The first pixel may include a first dot located in a second direction from the second pixel; a second dot adjacent to the first dot in the first direction; a third dot adjacent to the first dot in a direction opposite to the first direction; a timing controller configured to receive grayscale values of the first to third dots of an image frame from an external processor; When the first dot is determined as an edge of an object included in the image frame based on the grayscale values of the first to third dots, the first grayscale value corresponding to the first pixel and the first grayscale value corresponding to the second pixel a grayscale correction unit that generates a first and second corrected grayscale value based on the second grayscale value; and supplying a first data voltage corresponding to the first corrected grayscale value to the first pixel, supplying a second data voltage corresponding to the second corrected grayscale value to the second pixel, and supplying a third grayscale value to the second pixel. and a data driver supplying a corresponding third data voltage to the third pixel.

상기 계조 보정부는 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함할 수 있다.The grayscale compensator may include a first dot detector outputting a first detection signal when an edge value of the first dot calculated based on the grayscale values of the first to third dots is greater than or equal to a threshold value.

상기 계조 보정부는 상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함할 수 있다.When the first detection signal is input, the grayscale corrector converts the first grayscale value into the first corrected grayscale value, converts the second grayscale value into the second corrected grayscale value, and converts the first corrected grayscale value into the first corrected grayscale value. The display device may further include a first dot converter having the same grayscale value as the second corrected grayscale value.

상기 제1 도트 변환부는 상기 제1 계조 값 및 상기 제2 계조 값의 평균 값을 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정할 수 있다.The first dot converter may set an average value of the first grayscale value and the second grayscale value as the first corrected grayscale value and the second corrected grayscale value.

서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고, 상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고, 상기 제1 가중치는 상기 제2 가중치보다 작을 수 있다.For the same grayscale value, the luminance of the first pixel is lower than the luminance of the second pixel, and the first dot conversion unit applies a first weight value to the first grayscale value and a second weight value to the second grayscale value. Values to which is applied are summed to set the first and second corrected grayscale values, and the first weight may be smaller than the second weight.

서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 높고, 상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고, 상기 제1 가중치는 상기 제2 가중치보다 클 수 있다.For the same grayscale value, the luminance of the first pixel is higher than the luminance of the second pixel, and the first dot conversion unit applies a first weight value to the first grayscale value and a second weight value to the second grayscale value. Values to which is applied are summed to set the first corrected grayscale value and the second corrected grayscale value, and the first weight may be greater than the second weight.

상기 표시 장치는 제4 화소, 제5 화소, 및 제6 화소를 포함하고, 상기 제6 화소는 상기 제4 화소 및 상기 제5 화소로부터 제1 방향에 위치하고, 상기 제4 화소는 상기 제5 화소로부터 제2 방향에 위치한 제4 도트; 상기 제4 도트에 상기 제2 방향으로 인접한 제5 도트; 및 상기 제4 도트에 상기 제2 방향의 반대 방향으로 인접한 제6 도트를 더 포함하고, 상기 타이밍 제어부는 상기 프로세서로부터 상기 영상 프레임에 대해 상기 제4 내지 제6 도트들에 대한 계조 값들을 수신하고, 상기 계조 보정부는 상기 제4 내지 제6 도트들에 대한 계조 값들에 기초하여 상기 제4 도트가 상기 영상 프레임에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호를 출력하는 제2 도트 검출부를 더 포함할 수 있다.The display device includes a fourth pixel, a fifth pixel, and a sixth pixel, the sixth pixel is positioned in a first direction from the fourth pixel and the fifth pixel, and the fourth pixel is the fifth pixel. a fourth dot located in a second direction from; a fifth dot adjacent to the fourth dot in the second direction; and a sixth dot adjacent to the fourth dot in a direction opposite to the second direction, wherein the timing controller receives grayscale values of the fourth to sixth dots of the image frame from the processor; , The gray level corrector outputs a second detection signal when the fourth dot is determined as a dot adjacent to an edge of an object included in the image frame based on the gray level values of the fourth to sixth dots. A dot detector may be further included.

상기 계조 보정부는 상기 제2 검출 신호가 입력된 경우에, 상기 제2 검출 신호에 기초하여 상기 제4 화소에 대응하는 제4 계조 값 및 상기 제5 화소에 대응하는 제5 계조 값 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성하는 제2 도트 변환부를 더 포함할 수 있다.When the second detection signal is input, the grayscale corrector selects one of a fourth grayscale value corresponding to the fourth pixel and a fifth grayscale value corresponding to the fifth pixel based on the second detection signal. and a second dot converter configured to generate a third corrected grayscale value by decreasing the selected grayscale value.

상기 제2 도트 변환부가 상기 제4 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우, 상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제4 화소로 공급할 수 있다.When the second dot converter generates the third corrected grayscale value by decreasing the fourth grayscale value, the data driver may supply a data voltage corresponding to the third corrected grayscale value to the fourth pixel.

상기 제2 도트 변환부가 상기 제5 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우, 상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제5 화소로 공급할 수 있다.When the second dot converter generates the third corrected grayscale value by decreasing the fifth grayscale value, the data driver may supply a data voltage corresponding to the third corrected grayscale value to the fifth pixel.

상기 프로세서는 상기 영상 프레임에서 상기 제1 도트가 문자(letter)의 가장자리 도트를 구성하는 경우, 상기 제1 내지 제3 계조 값들은 서로 다르며, 상기 제2 계조 값은 상기 제1 계조 값 및 상기 제3 계조 값의 사이 값이 되도록, 상기 제1 내지 제3 계조 값들을 제공할 수 있다.When the first dot constitutes an edge dot of a letter in the image frame, the processor determines that the first to third grayscale values are different from each other, and the second grayscale value is the first grayscale value and the first grayscale value. The first to third grayscale values may be provided so as to be between the three grayscale values.

상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하는 단일 행의 프리윗 마스크(Prewitt Mask)를 상기 제1 내지 제3 도트들에 적용하여, 상기 제1 도트의 가장자리 값을 계산할 수 있다.The first dot detector may calculate an edge value of the first dot by applying a prewitt mask of a single row having the first direction as a row direction to the first to third dots.

상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하고, 상기 제2 방향을 열 방향으로 하는 복수 행의 프리윗 마스크 또는 소벨 마스크(Sobel Mask)를 이용하여 상기 제1 도트의 가장자리 값을 계산할 수 있다.The first dot detector calculates an edge value of the first dot using a plurality of rows of prewit masks or Sobel masks having the first direction as a row direction and the second direction as a column direction. can

상기 계조 보정부는 상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 계조 값 및 상기 제2 계조 값을 합산한 값이 상기 제1 보정 계조 값과 상기 제2 보정 계조 값을 합산한 값과 동일한, 제1 도트 변환부를 더 포함할 수 있다.When the first detection signal is input, the grayscale corrector converts the first grayscale value into the first corrected grayscale value, converts the second grayscale value into the second corrected grayscale value, and converts the first grayscale value into the first corrected grayscale value. The display device may further include a first dot converter in which a sum of the value and the second grayscale value is equal to a sum of the first corrected grayscale value and the second corrected grayscale value.

서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고, 상기 제1 보정 계조 값은 상기 제2 보정 계조 값보다 높을 수 있다. For the same grayscale values, the luminance of the first pixel may be lower than the luminance of the second pixel, and the first corrected grayscale value may be higher than the second corrected grayscale value.

서로 동일한 계조 값에 대하여 상기 제2 화소의 휘도는 상기 제1 화소의 휘도보다 낮고, 상기 제2 보정 계조 값은 상기 제1 보정 계조 값보다 높을 수 있다.For the same grayscale values, the luminance of the second pixel may be lower than the luminance of the first pixel, and the second corrected grayscale value may be higher than the first corrected grayscale value.

상기 제1 데이터 전압에 대응하는 상기 제1 화소의 휘도와 상기 제2 데이터 전압에 대응하는 상기 제2 화소의 휘도는 서로 동일할 수 있다.A luminance of the first pixel corresponding to the first data voltage and a luminance of the second pixel corresponding to the second data voltage may be equal to each other.

본 발명의 한 실시예에 따른 표시 장치는, 제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제1 화소는 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소 및 상기 제2 화소는 상기 제3 화소로부터 제2 방향에 위치한, 제1 도트; 상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트; 상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및 상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함할 수 있다.A display device according to an exemplary embodiment of the present invention includes a first pixel, a second pixel, and a third pixel, the first pixel is positioned in a first direction from the second pixel, and The second pixel may include a first dot located in a second direction from the third pixel; a second dot adjacent to the first dot in the first direction; a third dot adjacent to the first dot in a direction opposite to the first direction; a timing controller configured to receive grayscale values of the first to third dots of an image frame from an external processor; When the first dot is determined as an edge of an object included in the image frame based on the grayscale values of the first to third dots, the first grayscale value corresponding to the first pixel and the first grayscale value corresponding to the second pixel a grayscale correction unit that generates a first and second corrected grayscale value based on the second grayscale value; and supplying a first data voltage corresponding to the first corrected grayscale value to the first pixel, supplying a second data voltage corresponding to the second corrected grayscale value to the second pixel, and supplying a third grayscale value to the second pixel. A data driver supplying a corresponding third data voltage to the third pixel may be included.

상기 계조 보정부는 상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함할 수 있다.The grayscale compensator may include a first dot detector outputting a first detection signal when an edge value of the first dot calculated based on the grayscale values of the first to third dots is greater than or equal to a threshold value.

상기 계조 보정부는 상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함할 수 있다.When the first detection signal is input, the grayscale corrector converts the first grayscale value into the first corrected grayscale value, converts the second grayscale value into the second corrected grayscale value, and converts the first corrected grayscale value into the first corrected grayscale value. The display device may further include a first dot converter having the same grayscale value as the second corrected grayscale value.

본 발명의 한 실시예에 따른 표시 장치는, 제7 화소, 제8 화소, 및 제9 화소를 포함하고, 상기 제9 화소는 상기 제7 화소 및 상기 제8 화소로부터 제1 방향에 위치하고, 상기 제7 화소는 상기 제8 화소로부터 제2 방향에 위치한, 제7 도트; 상기 제7 도트에 상기 제1 방향으로 인접하고, 제10 화소, 제11 화소, 및 제12 화소를 포함하고, 상기 제12 화소는 상기 제10 화소 및 상기 제11 화소로부터 제1 방향에 위치하고, 상기 제10 화소는 상기 제11 화소로부터 제2 방향에 위치한, 제8 도트; 상기 제7 도트에 상기 제2 방향의 반대 방향으로 인접하고, 제13 화소, 제14 화소, 및 제15 화소를 포함하고, 상기 제15 화소는 상기 제13 화소 및 상기 제14 화소로부터 제1 방향에 위치하고, 상기 제13 화소는 상기 제14 화소로부터 제2 방향에 위치한, 제9 도트; 상기 제9 도트에 상기 제1 방향으로 인접하고, 제16 화소, 제17 화소, 및 제18 화소를 포함하고, 상기 제18 화소는 상기 제16 화소 및 상기 제17 화소로부터 제1 방향에 위치하고, 상기 제16 화소는 상기 제17 화소로부터 제2 방향에 위치한, 제10 도트; 외부의 프로세서로부터 영상 프레임에 대해 상기 제9 내지 제10 도트들에 대한 계조 값들을 수신하는 타이밍 제어부; 상기 제7 화소, 상기 제10 화소, 상기 제13 화소, 및 상기 제16 화소의 계조 값들에 기초하여 제4 보정 계조 값을 생성하고, 상기 제8 화소, 상기 제11 화소, 상기 제14 화소, 및 상기 제17 화소의 계조 값들에 기초하여 제5 보정 계조 값을 생성하고, 상기 제9 화소, 상기 제12 화소, 상기 제15 화소, 및 상기 제18 화소의 계조 값들에 기초하여 제6 보정 계조 값을 생성하는 계조 보정부; 및 상기 제4 보정 계조 값에 대응하는 데이터 전압을 상기 제7 화소에 공급하고, 상기 제5 보정 계조 값에 대응하는 데이터 전압을 상기 제8 화소에 공급하고, 제6 보정 계조 값에 대응하는 데이터 전압을 상기 제9 화소에 공급하는 데이터 구동부를 포함한다.A display device according to an exemplary embodiment includes a seventh pixel, an eighth pixel, and a ninth pixel, wherein the ninth pixel is positioned in a first direction from the seventh pixel and the eighth pixel; A seventh pixel is located in a second direction from the eighth pixel, a seventh dot; Adjacent to the seventh dot in the first direction, including a tenth pixel, an eleventh pixel, and a twelfth pixel, wherein the twelfth pixel is located in a first direction from the tenth pixel and the eleventh pixel, The tenth pixel may include an eighth dot located in a second direction from the eleventh pixel; It is adjacent to the seventh dot in a direction opposite to the second direction, and includes a thirteenth pixel, a fourteenth pixel, and a fifteenth pixel, wherein the fifteenth pixel extends from the thirteenth pixel and the fourteenth pixel in a first direction. , wherein the thirteenth pixel is located in a second direction from the fourteenth pixel, a ninth dot; Adjacent to the ninth dot in the first direction, including a sixteenth pixel, a seventeenth pixel, and an eighteenth pixel, wherein the eighteenth pixel is located in a first direction from the sixteenth pixel and the seventeenth pixel, The 16th pixel may include a 10th dot located in a second direction from the 17th pixel; a timing controller configured to receive grayscale values of the ninth to tenth dots of an image frame from an external processor; A fourth correction grayscale value is generated based on grayscale values of the seventh pixel, the tenth pixel, the thirteenth pixel, and the sixteenth pixel, and the eighth pixel, the eleventh pixel, the fourteenth pixel, and generating a fifth correction grayscale value based on the grayscale values of the seventeenth pixel, and generating a sixth correction grayscale value based on the grayscale values of the ninth pixel, the twelfth pixel, the fifteenth pixel, and the eighteenth pixel. a gradation correction unit that generates a value; and supplies a data voltage corresponding to the fourth corrected grayscale value to the seventh pixel, supplies a data voltage corresponding to the fifth corrected grayscale value to the eighth pixel, and supplies data voltage corresponding to a sixth corrected grayscale value. and a data driver supplying a voltage to the ninth pixel.

상기 제4 보정 계조 값을 생성함에 있어서, 상기 제7 화소, 상기 제10 화소, 상기 제13 화소, 및 상기 제16 화소의 계조 값들 중 상기 제7 화소의 계조 값에 대한 가중치가 가장 크고, 상기 제5 보정 계조 값을 생성함에 있어서, 상기 제8 화소, 상기 제11 화소, 상기 제14 화소, 및 상기 제17 화소의 계조 값들 중 상기 제8 화소의 계조 값에 대한 가중치가 가장 크고, 상기 제6 보정 계조 값을 생성함에 있어서, 상기 제9 화소, 상기 제12 화소, 상기 제15 화소, 및 상기 제18 화소의 계조 값들 중 상기 제9 화소의 계조 값에 대한 가중치가 가장 클 수 있다.In generating the fourth corrected grayscale value, a weight for the grayscale value of the seventh pixel among grayscale values of the seventh pixel, the tenth pixel, the thirteenth pixel, and the sixteenth pixel is the largest, In generating the fifth corrected grayscale value, the weight of the grayscale value of the eighth pixel among the grayscale values of the eighth pixel, the eleventh pixel, the fourteenth pixel, and the seventeenth pixel is the greatest, and the In generating the 6 correction grayscale values, the grayscale value of the ninth pixel may have the greatest weight among the grayscale values of the ninth pixel, the twelfth pixel, the fifteenth pixel, and the eighteenth pixel.

상기 제7 도트에 대한 가중치, 상기 제8 도트에 대한 가중치, 상기 제9 도트에 대한 가중치, 및 상기 제10 도트에 대한 가중치를 합산한 값은 1일 수 있다.A sum of the weight for the seventh dot, the weight for the eighth dot, the weight for the ninth dot, and the weight for the tenth dot may be 1.

상기 제7 도트에 대한 가중치는 0.5 이상 0.75 이하인 값이고, 상기 제8 도트에 대한 가중치는 0.1 이상 0.15 이하인 값이고, 상기 제9 도트에 대한 가중치는 0.1 이상 0.15 이하인 값이고, 상기 제10 도트에 대한 가중치는 0.1 이상 0.15 이하인 값일 수 있다.The weight for the seventh dot is 0.5 or more and 0.75 or less, the weight for the eighth dot is 0.1 or more and 0.15 or less, the weight for the ninth dot is 0.1 or more and 0.15 or less, and the 10th dot has a weight of 0.1 or more and 0.15 or less. The weight for may be a value of 0.1 or more and 0.15 or less.

상기 제7 도트에 대한 가중치는 0.625이고, 상기 제8 도트에 대한 가중치는 0.125이고, 상기 제9 도트에 대한 가중치는 0.125이고, 상기 제10 도트에 대한 가중치는 0.125일 수 있다.The weight of the seventh dot may be 0.625, the weight of the eighth dot may be 0.125, the weight of the ninth dot may be 0.125, and the weight of the tenth dot may be 0.125.

본 발명에 따른 표시 장치는, 다양한 화소 배치 구조에 대해서, 에일리어싱을 완화한 영상 프레임을 표시할 수 있다.The display device according to the present invention can display image frames with aliasing reduced for various pixel arrangement structures.

도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1의 실시예에 따른 화소를 설명하기 위한 도면이다.
도 3은 도 2의 화소의 구동 방법을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 5는 도 4의 실시예에 따른 화소를 설명하기 위한 도면이다.
도 6은 도 5의 화소의 구동 방법을 설명하기 위한 도면이다.
도 7은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 미적용된 제1 영상 프레임을 설명하기 위한 도면이다.
도 8은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 적용된 제2 영상 프레임을 설명하기 위한 도면이다.
도 9는 도 8의 제1 내지 제3 도트들을 확대하여 도시한 도면이다.
도 10은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 11은 본 발명의 제1 실시예에 따른 계조 보정부를 설명하기 위한 도면이다.
도 12는 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 보정된 제3 영상 프레임을 설명하기 위한 도면이다.
도 13은 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 달리 보정된 제3 영상 프레임을 설명하기 위한 도면이다.
도 14는 도 8의 제4 내지 제6 도트들을 확대하여 도시한 도면이다.
도 15는 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 16은 본 발명의 제2 실시예에 다른 계조 보정부를 설명하기 위한 도면이다.
도 17은 제2 영상 프레임이 제2 실시예의 계조 보정부에 의해 보정된 제4 영상 프레임을 설명하기 위한 도면이다.
도 18은 본 발명의 제3 실시예에 따른 계조 보정부를 설명하기 위한 도면이다.
도 19는 도 8의 제7 내지 제10 도트들을 확대하여 도시한 도면이다.
도 20은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.
도 21은 본 발명의 제4 실시예에 다른 계조 보정부를 설명하기 위한 도면이다.
도 22는 제2 영상 프레임이 제4 실시예의 계조 보정부에 의해 일부 보정된 제5 영상 프레임을 설명하기 위한 도면이다.
도 23은 도 1 및 4와 다른 S-스트라이프 구조에서 본 발명의 실시예들이 적용되는 경우를 설명하기 위한 도면이다.
1 is a diagram for explaining a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a diagram for explaining a pixel according to the exemplary embodiment of FIG. 1 .
FIG. 3 is a diagram for explaining a method of driving a pixel of FIG. 2 .
4 is a diagram for explaining a display device according to another exemplary embodiment of the present invention.
FIG. 5 is a diagram for explaining a pixel according to the exemplary embodiment of FIG. 4 .
FIG. 6 is a diagram for explaining a method of driving the pixels of FIG. 5 .
7 is a diagram for explaining a first image frame to which anti-aliasing is not applied, displayed in an RGB-stripe structure.
8 is a diagram for explaining a second image frame to which anti-aliasing is applied, displayed in an RGB-stripe structure.
FIG. 9 is an enlarged view of first to third dots of FIG. 8 .
10 is a diagram for explaining a case in which a second image frame is displayed without correction in an S-stripe structure.
11 is a diagram for explaining a gray level compensator according to a first embodiment of the present invention.
FIG. 12 is a diagram for explaining a third image frame in which the second image frame is corrected by the gradation compensator of the first embodiment.
FIG. 13 is a diagram for explaining a third image frame in which the second image frame is differently corrected by the gradation corrector according to the first embodiment.
FIG. 14 is an enlarged view of fourth to sixth dots of FIG. 8 .
15 is a diagram for explaining a case in which a second image frame is displayed without correction in an S-stripe structure.
16 is a diagram for explaining a gray level compensator according to the second embodiment of the present invention.
FIG. 17 is a diagram for explaining a fourth image frame in which the second image frame is corrected by the gradation corrector according to the second embodiment.
18 is a diagram for explaining a gray level compensator according to a third embodiment of the present invention.
FIG. 19 is an enlarged view of seventh to tenth dots of FIG. 8 .
20 is a diagram for explaining a case in which a second image frame is displayed without correction in an S-stripe structure.
21 is a diagram for explaining a gray level compensator according to a fourth embodiment of the present invention.
22 is a diagram for explaining a fifth image frame in which the second image frame is partially corrected by the gradation corrector according to the fourth embodiment.
FIG. 23 is a diagram for explaining a case in which embodiments of the present invention are applied to an S-stripe structure different from those of FIGS. 1 and 4 .

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may be embodied in many different forms and is not limited to the embodiments set forth herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and the same reference numerals are assigned to the same or similar components throughout the specification. Therefore, the reference numerals described above can be used in other drawings as well.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.In addition, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, the present invention is not necessarily limited to the shown bar. In the drawing, the thickness may be exaggerated to clearly express various layers and regions.

도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.1 is a diagram for explaining a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 계조 보정부(15)를 포함할 수 있다.Referring to FIG. 1 , a display device 10 according to an exemplary embodiment of the present invention includes a timing controller 11, a data driver 12, a scan driver 13, a pixel unit 14, and a grayscale corrector 15. ) may be included.

프로세서(9)는 범용 처리 장치일 수 있다. 예를 들어, 프로세서(9)는 AP(application processor), CPU(central processing unit), GPU(graphics processing unit), MCU(micro controller unit), 또는 기타 호스트 시스템(host system)일 수 있다.Processor 9 may be a general-purpose processing unit. For example, the processor 9 may be an application processor (AP), central processing unit (CPU), graphics processing unit (GPU), micro controller unit (MCU), or other host system.

프로세서(9)는 영상 프레임의 표시에 필요한 제어 신호들 및 각 화소에 대한 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 제어 신호들은, 예를 들어, 데이터 인에이블 신호(data enable signal), 수직 동기화 신호(vertical synchronization signal), 수평 동기화 신호(horizontal synchronization signal), 목표 최대 휘도(target maximum luminance) 등을 포함할 수 있다.The processor 9 may provide the timing controller 11 with control signals necessary for displaying an image frame and grayscale values for each pixel. The control signals may include, for example, a data enable signal, a vertical synchronization signal, a horizontal synchronization signal, a target maximum luminance, and the like. .

타이밍 제어부(11)는 수신한 제어 신호들에 기초하여 주사 구동부(13)의 사양(specification)에 적합하도록 클록 신호, 주사 시작 신호 등을 주사 구동부(13)에 제공할 수 있다. 또한 타이밍 제어부(11)는 수신한 계조 값들 및 제어 신호들에 기초하여 데이터 구동부(12)의 사양에 적합하도록 변형 또는 유지된 계조 값들 및 제어 신호들을 데이터 구동부(12)에 제공할 수 있다.The timing controller 11 may provide a clock signal, a scan start signal, and the like to the scan driver 13 to conform to the specifications of the scan driver 13 based on the received control signals. In addition, the timing controller 11 may provide modified or maintained grayscale values and control signals to the data driver 12 to conform to the specifications of the data driver 12 based on the received grayscale values and control signals.

데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(D1, D2, D3, ..., Dn)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 화소행 단위로 생성된 데이터 전압들은 제어 신호에 포함된 출력 제어 신호에 따라 동시에 데이터 라인들(D1~Dn)에 인가될 수 있다.The data driver 12 may generate data voltages to be provided to the data lines D1 , D2 , D3 , ..., Dn using the grayscale values and control signals received from the timing controller 11 . For example, data voltages generated in units of pixel rows may be simultaneously applied to the data lines D1 to Dn according to an output control signal included in the control signal.

주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등의 제어 신호들을 수신하여 주사 라인들(S1, S2, S3, ..., Sm)에 제공할 주사 신호들을 생성할 수 있다. 예를 들어, 주사 구동부(13)는 주사 라인들(S1~Sn)에 순차적으로 턴온 레벨의 주사 신호들을 제공할 수 있다. 예를 들어, 주사 구동부(13)는 시프트 레지스터(shift register) 형태로 구성될 수 있고, 클록 신호의 제어에 따라 주사 시작 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.The scan driver 13 may receive control signals such as a clock signal and a scan start signal from the timing controller 11 and generate scan signals to be provided to the scan lines S1, S2, S3, ..., Sm. there is. For example, the scan driver 13 may sequentially provide turn-on level scan signals to the scan lines S1 to Sn. For example, the scan driver 13 may be configured in the form of a shift register, and may generate scan signals in a manner of sequentially transferring a scan start signal to a next stage circuit under the control of a clock signal. .

화소부(14)는 화소들(..., PX1, PX2, PX3, ...)을 포함한다. 각각의 화소들(..., PX1, PX2, PX3, ...)은 대응하는 데이터 라인 및 주사 라인과 연결될 수 있다. 예를 들어, 데이터 구동부(12)로부터 하나의 화소행에 대한 데이터 전압들이 데이터 라인들(D1~Dn)로 인가되면, 주사 구동부(13)로부터 턴온 레벨의 주사 신호를 제공받은 주사 라인에 위치한 화소행에 데이터 전압들이 기입될 수 있다. 이러한 구동 방법에 대해서는 도 2 및 3을 참조하여 더 상세히 설명한다.The pixel unit 14 includes pixels (..., PX1, PX2, PX3, ...). Each of the pixels (..., PX1, PX2, PX3, ...) may be connected to a corresponding data line and scan line. For example, when data voltages for one pixel row are applied from the data driver 12 to the data lines D1 to Dn, an image positioned on a scan line receiving a turn-on level scan signal from the scan driver 13 Data voltages may be written to the action. This driving method will be described in more detail with reference to FIGS. 2 and 3 .

각각의 화소들(..., PX1, PX2, PX3, ...)은 단일 색상으로 발광할 수 있다. 예를 들어, 제1 화소(PX1)는 제1 색상(C1)으로 발광할 수 있고, 제2 화소(PX2)는 제2 색상(C2)으로 발광할 수 있고, 제3 화소(PX3)는 제3 색상(C3)으로 발광할 수 있다. 각 화소의 색상은 후술하는 도 2의 유기 발광 다이오드(OLED1)의 유기물의 밴드갭(bandgap)의 크기에 의해 정해질 수 있다. 제1 내지 제3 색상들(C1, C2, C3)은 표시 장치(10)의 디자인에 따라 다양하게 설정될 수 있다. 예를 들어, 제1 내지 제3 색상들(C1, C2, C3)은 각각 적색(red), 녹색(green), 청색(blue)에 해당할 수 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 녹색, 적색, 청색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 녹색, 청색, 적색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 청색, 녹색, 적색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 적색, 청색, 녹색에 해당할 수도 있다. 또한, 제1 내지 제3 색상들(C1, C2, C3)은 각각 청색, 적색, 녹색에 해당할 수도 있다. 다른 실시예에서 제1 내지 제3 색상들(C1, C2, C3)은 시안(cyan), 마젠타(magenta), 옐로우(yellow)에 선택적으로 대응될 수도 있다.Each of the pixels (..., PX1, PX2, PX3, ...) may emit light in a single color. For example, the first pixel PX1 may emit light of a first color C1, the second pixel PX2 may emit light of a second color C2, and the third pixel PX3 may emit light of a second color C2. It can emit light in 3 colors (C3). The color of each pixel may be determined by the size of a bandgap of an organic material of the organic light emitting diode OLED1 of FIG. 2 to be described later. The first to third colors C1 , C2 , and C3 may be set in various ways according to the design of the display device 10 . For example, the first to third colors C1 , C2 , and C3 may correspond to red, green, and blue, respectively. Also, the first to third colors C1 , C2 , and C3 may correspond to green, red, and blue, respectively. Also, the first to third colors C1 , C2 , and C3 may correspond to green, blue, and red, respectively. Also, the first to third colors C1 , C2 , and C3 may correspond to blue, green, and red, respectively. Also, the first to third colors C1 , C2 , and C3 may correspond to red, blue, and green, respectively. Also, the first to third colors C1 , C2 , and C3 may correspond to blue, red, and green, respectively. In another embodiment, the first to third colors C1, C2, and C3 may selectively correspond to cyan, magenta, and yellow.

제3 화소(PX3)는 제1 화소(PX1) 및 제2 화소(PX2)로부터 제1 방향(DR1)에 위치하고, 제1 화소(PX1)는 제2 화소(PX2)로부터 제2 방향(DR2)에 위치할 수 있다. 이하에서, 화소들(PX1, PX2, PX3)의 위치는 화소들(PX1, PX2, PX3)의 발광 영역을 기준으로 설명한다. 화소들(PX1, PX2, PX3)의 회로 영역은 대응하는 발광 영역과 일치하지 않을 수 있다. The third pixel PX3 is positioned in the first direction DR1 from the first and second pixels PX1 and PX2, and the first pixel PX1 moves in the second direction DR2 from the second pixel PX2. can be located in Hereinafter, the positions of the pixels PX1 , PX2 , and PX3 will be described based on the emission areas of the pixels PX1 , PX2 , and PX3 . Circuit regions of the pixels PX1 , PX2 , and PX3 may not coincide with corresponding light emitting regions.

제1 도트(DT1)는 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)의 그룹으로 정의될 수 있다. 이러한 화소 배치 구조를 S-스트라이프(S-stripe) 구조로 명명할 수 있다. 후술하는 RGB-스트라이프(RGB-stripe) 구조와는 달리, S-스트라이프 구조는 유기 발광 다이오드의 증착 과정에 사용하는 미세 금속 마스크(fine metal mask, FMM)의 개구율 확보에 유리한 장점이 있다. 즉, 동일한 색상의 화소들 간의 간격을 더 넓게 확보할 수 있다. The first dot DT1 may be defined as a group of the first pixel PX1 , the second pixel PX2 , and the third pixel PX3 . Such a pixel arrangement structure may be named as an S-stripe structure. Unlike the RGB-stripe structure described later, the S-stripe structure has an advantage in securing an aperture ratio of a fine metal mask (FMM) used in a deposition process of an organic light emitting diode. That is, a wider interval between pixels of the same color may be secured.

계조 보정부(15)는 제1 도트(DT1)가 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 제1 화소(PX1) 및 제2 화소(PX2)에 대한 제1 계조 값 및 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성할 수 있다. 이때, 타이밍 제어부(11)는 제1 화소(PX1)에 대해 제1 보정 계조 값을 제공하고, 제2 화소(PX2)에 대해 제2 보정 계조 값을 제공하고, 제3 화소(PX3)에 대해 보정되지 않은 제3 계조 값을 제공할 수 있다. 따라서, 데이터 구동부(12)는 제1 보정 계조 값에 대응하는 제1 데이터 전압을 제1 화소(PX1)에 공급하고, 제2 보정 계조 값에 대응하는 제2 데이터 전압을 제2 화소(PX2)에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 제3 화소(PX3)에 공급할 수 있다. 계조 보정부(15)의 구체적인 실시예에 대해서는 도 11 내지 18을 참조하여 후술한다.When the first dot DT1 is determined to be an edge of an object included in the image frame, the grayscale corrector 15 determines the first grayscale value and the second grayscale value for the first pixel PX1 and the second pixel PX2. Based on the value, a first correction grayscale value and a second correction grayscale value may be generated. At this time, the timing controller 11 provides a first correction grayscale value for the first pixel PX1 , provides a second correction grayscale value for the second pixel PX2 , and provides a second correction grayscale value for the third pixel PX3 . An uncorrected third grayscale value may be provided. Accordingly, the data driver 12 supplies the first data voltage corresponding to the first corrected grayscale value to the first pixel PX1 and supplies the second data voltage corresponding to the second corrected grayscale value to the second pixel PX2. and a third data voltage corresponding to a third grayscale value may be supplied to the third pixel PX3 . A specific embodiment of the gray level compensator 15 will be described later with reference to FIGS. 11 to 18 .

한 실시예에서, 계조 보정부(15) 및 타이밍 제어부(11)는 독립된 개별 칩들(chips)로 존재할 수 있다. 다른 실시예에서, 계조 보정부(15) 및 타이밍 제어부(11)는 일체의 단일 칩(single chip)으로 존재할 수도 있다. 예를 들어, 계조 보정부(15) 및 타이밍 제어부(11)는 집적되어 단일 IC(integrated circuit)로 존재할 수도 있다.In one embodiment, the gray level compensator 15 and the timing controller 11 may exist as independent individual chips. In another embodiment, the gray level compensator 15 and the timing control unit 11 may exist as an integral single chip. For example, the gray level correction unit 15 and the timing controller 11 may be integrated and exist as a single IC (integrated circuit).

이하에서, 표시 장치(10)가 유기 발광 표시 장치임에 기초하여 설명하지만, 도 2 및 3의 화소 회로 구조를 대체한다면, 본원의 표시 장치(10)가 액정 표시 장치에도 적용될 수 있음을 당업자라면 이해할 수 있을 것이다.Hereinafter, the display device 10 will be described based on an organic light emitting display device, but those skilled in the art will know that the display device 10 of the present application can also be applied to a liquid crystal display device if the pixel circuit structure of FIGS. 2 and 3 is replaced. You will understand.

도 2는 도 1의 실시예에 따른 화소를 설명하기 위한 도면이고, 도 3은 도 2의 화소의 구동 방법을 설명하기 위한 도면이다.FIG. 2 is a diagram for explaining a pixel according to the exemplary embodiment of FIG. 1 , and FIG. 3 is a diagram for explaining a method of driving the pixel of FIG. 2 .

도 2를 참조하면, 예시적인 화소(PXij)의 회로 구조가 도시되어 있다.Referring to FIG. 2 , a circuit structure of an exemplary pixel PXij is shown.

화소(PXij)는 임의의 i번째 주사 라인 및 j번째 데이터 라인에 연결된 경우를 가정한다. 제1 내지 제3 화소들(PX1, PX2, PX3)은 화소(PXij)의 회로 구조를 가질 수 있다.It is assumed that the pixel PXij is connected to an arbitrary i-th scan line and a j-th data line. The first to third pixels PX1 , PX2 , and PX3 may have a circuit structure of a pixel PXij.

화소(PXij)는 복수의 트랜지스터(T1, T2), 스토리지 커패시터(Cst1), 및 유기 발광 다이오드(OLED1)를 포함할 수 있다. 본 실시예에서 트랜지스터(T1, T2)는 P형 트랜지스터로 도시되었지만, 당업자라면 N형 트랜지스터로 동일한 기능을 하는 화소 회로를 구성할 수 있을 것이다.The pixel PXij may include a plurality of transistors T1 and T2, a storage capacitor Cst1, and an organic light emitting diode OLED1. In this embodiment, the transistors T1 and T2 are shown as P-type transistors, but those skilled in the art can construct a pixel circuit having the same function as an N-type transistor.

트랜지스터(T2)는 게이트 전극이 주사 라인(Si)에 연결되고, 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 트랜지스터(T1)의 게이트 전극에 연결된다. 트랜지스터(T2)는 스위칭 트랜지스터, 스캔 트랜지스터, 주사 트랜지스터 등으로 명명될 수 있다.The gate electrode of the transistor T2 is connected to the scan line Si, one electrode is connected to the data line Dj, and the other electrode is connected to the gate electrode of the transistor T1. The transistor T2 may be referred to as a switching transistor, a scan transistor, a scan transistor, or the like.

트랜지스터(T1)는 게이트 전극이 트랜지스터(T2)의 타전극에 연결되고, 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 유기 발광 다이오드(OLED1)의 애노드 전극에 연결된다. 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.The gate electrode of the transistor T1 is connected to the other electrode of the transistor T2, one electrode is connected to the first power voltage line ELVDD, and the other electrode is connected to the anode electrode of the organic light emitting diode OLED1. Transistor T1 may be referred to as a driving transistor.

스토리지 커패시터(Cst1)는 트랜지스터(T1)의 일전극과 게이트 전극을 연결한다.The storage capacitor Cst1 connects one electrode and a gate electrode of the transistor T1.

유기 발광 다이오드(OLED1)는 애노드 전극이 트랜지스터(T1)의 타전극에 연결되고, 캐소드 전극이 제2 전원 전압 라인(ELVSS)에 연결된다.The organic light emitting diode OLED1 has an anode electrode connected to the other electrode of the transistor T1 and a cathode electrode connected to the second power supply voltage line ELVSS.

트랜지스터(T2)의 게이트 단자에 주사 라인(Si)을 통해서 턴온 레벨(로우 레벨)의 스캔 신호가 공급되면, 트랜지스터(T2)는 데이터 라인(Dj)과 스토리지 커패시터(Cst1)의 일전극을 연결시킨다. 따라서, 스토리지 커패시터(Cst1)에는 데이터 라인(Dj)을 통해 인가된 데이터 전압(DATAij)과 제1 전원 전압의 차이에 따른 전압 값이 기입된다. 트랜지스터(T1)는 스토리지 커패시터(Cst1)에 기입된 전압 값에 따라 결정된 구동 전류를 제1 전원 전압 라인(ELVDD)으로부터 제2 전원 전압 라인(ELVSS)으로 흐르게 한다. 유기 발광 다이오드(OLED1)는 구동 전류량에 따른 휘도로 발광하게 된다.When a turn-on level (low level) scan signal is supplied to the gate terminal of the transistor T2 through the scan line Si, the transistor T2 connects the data line Dj and one electrode of the storage capacitor Cst1. . Accordingly, a voltage value according to a difference between the data voltage DATAij applied through the data line Dj and the first power supply voltage is written in the storage capacitor Cst1. The transistor T1 allows a driving current determined according to a voltage value written in the storage capacitor Cst1 to flow from the first power voltage line ELVDD to the second power voltage line ELVSS. The organic light emitting diode OLED1 emits light with luminance according to the amount of driving current.

도 4는 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 도면이다.4 is a diagram for explaining a display device according to another exemplary embodiment of the present invention.

도 4를 참조하면, 표시 장치(10')는 타이밍 제어부(11'), 데이터 구동부(12'), 주사 구동부(13'), 화소부(14'), 계조 보정부(15'), 및 발광 구동부(16')를 포함한다.Referring to FIG. 4 , the display device 10' includes a timing controller 11', a data driver 12', a scan driver 13', a pixel unit 14', a grayscale corrector 15', and and a light emitting driver 16'.

도 1의 실시예와 비교했을 때, 표시 장치(10')는 발광 구동부(16')를 더 포함한다. 표시 장치(10')의 발광 구동부(16')를 제외한 다른 구성요소들은 도 1의 표시 장치(10)와 동일 또는 유사하게 구성될 수 있으므로, 중복된 설명은 생략한다.Compared to the embodiment of FIG. 1 , the display device 10' further includes a light emitting driver 16'. Other elements of the display device 10', except for the light emitting driver 16', may be configured identically or similarly to those of the display device 10 of FIG. 1, and thus duplicate descriptions are omitted.

발광 구동부(16')는 화소부(14')의 화소들(..., PX1', PX2', PX3', ...)의 발광 기간을 결정하는 발광 신호를 발광 라인들(E1, E2, E3, ..., Em')에 제공할 수 있다. 발광 구동부(16')는, 대응하는 턴온 레벨의 주사 신호가 공급되는 기간에, 발광 라인들(E1~Em')에 턴오프 레벨의 발광 신호들을 제공할 수 있다. 한 실시예에 따르면, 발광 구동부(16')는 순차 발광형으로 구성될 수 있다. 발광 구동부(16')는 시프트 레지스터 형태로 구성될 수 있고, 클록 신호의 제어에 따라 발광 시작 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다. 다른 실시예에 따르면, 발광 구동부(16')는 모든 화소행을 동시에 발광시키는 동시 발광형으로 구성될 수도 있다.The light-emitting driver 16' transmits light-emitting signals for determining the light-emitting period of the pixels (..., PX1', PX2', PX3', ...) of the pixel part 14' to the light-emitting lines E1 and E2. , E3, ..., Em'). The light emitting driver 16' may provide light emitting signals of a turn-off level to the light emitting lines E1 to Em' during a period in which a scan signal of a corresponding turn-on level is supplied. According to one embodiment, the light emitting driver 16' may be of a sequential light emitting type. The light-emitting driver 16' may be configured in the form of a shift register, and may generate light-emitting signals in a manner of sequentially transmitting a light-emitting start signal to a next stage circuit under the control of a clock signal. According to another embodiment, the light emitting driver 16' may be of a simultaneous emission type that simultaneously emits light from all pixel rows.

도 5는 도 4의 실시예에 따른 화소를 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining a pixel according to the exemplary embodiment of FIG. 4 .

도 5를 참조하면, 화소(PXij')는 트랜지스터들(M1, M2, M3, M4, M5, M6, M7), 스토리지 커패시터(Cst2), 및 유기 발광 다이오드(OLED2)를 포함할 수 있다.Referring to FIG. 5 , the pixel PXij′ may include transistors M1 , M2 , M3 , M4 , M5 , M6 , and M7 , a storage capacitor Cst2 , and an organic light emitting diode OLED2 .

스토리지 커패시터(Cst2)는 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 트랜지스터(M1)의 게이트 전극에 연결될 수 있다.One electrode of the storage capacitor Cst2 may be connected to the first power voltage line ELVDD, and the other electrode may be connected to the gate electrode of the transistor M1.

트랜지스터(M1)는 일전극이 트랜지스터(M5)의 타전극에 연결되고, 타전극이 트랜지스터(M6)의 일전극에 연결되고, 게이트 전극이 스토리지 커패시터(Cst2)의 타전극에 연결될 수 있다. 트랜지스터(M1)를 구동 트랜지스터로 명명할 수 있다. 트랜지스터(M1)는 게이트 전극과 소스 전극의 전위차에 따라 제1 전원 전압 라인(ELVDD)과 제2 전원 전압 라인(ELVSS) 사이에 흐르는 구동 전류량을 결정한다.Transistor M1 may have one electrode connected to another electrode of transistor M5, another electrode connected to one electrode of transistor M6, and a gate electrode connected to another electrode of storage capacitor Cst2. Transistor M1 may be referred to as a driving transistor. The transistor M1 determines the amount of driving current flowing between the first power voltage line ELVDD and the second power voltage line ELVSS according to the potential difference between the gate electrode and the source electrode.

트랜지스터(M2)는 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 트랜지스터(M1)의 일전극에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결될 수 있다. 트랜지스터(M2)를 스위칭 트랜지스터, 스캔 트랜지스터, 주사 트랜지스터 등으로 명명할 수 있다. 트랜지스터(M2)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 데이터 라인(Dj)의 데이터 전압을 화소(PXij)로 인입시킨다.Transistor M2 may have one electrode connected to the data line Dj, another electrode connected to one electrode of the transistor M1, and a gate electrode connected to the current scan line Si. The transistor M2 may be referred to as a switching transistor, a scan transistor, a scan transistor, or the like. The transistor M2 applies the data voltage of the data line Dj to the pixel PXij when a scan signal having a turn-on level is applied to the current scan line Si.

트랜지스터(M3)는 일전극이 트랜지스터(M1)의 타전극에 연결되고, 타전극이 트랜지스터(M1)의 게이트 전극에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결된다. 트랜지스터(M3)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 트랜지스터(M1)를 다이오드 형태로 연결시킨다.The transistor M3 has one electrode connected to the other electrode of the transistor M1, the other electrode connected to the gate electrode of the transistor M1, and the gate electrode connected to the current scan line Si. The transistor M3 connects the transistor M1 in a diode form when a turn-on level scan signal is applied to the current scan line Si.

트랜지스터(M4)는 일전극이 트랜지스터(M1)의 게이트 전극에 연결되고, 타전극이 초기화 전압 라인(VINT)에 연결되고, 게이트 전극이 이전 주사 라인(S(i-1))에 연결된다. 다른 실시예에서, 트랜지스터(M4)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 트랜지스터(M4)는 이전 주사 라인(S(i-1))에 턴온 레벨의 주사 신호가 인가되면 트랜지스터(M1)의 게이트 전극에 초기화 전압(VINT)을 전달하여, 트랜지스터(M1)의 게이트 전극의 전하량을 초기화시킨다.The transistor M4 has one electrode connected to the gate electrode of the transistor M1, the other electrode connected to the initialization voltage line VINT, and the gate electrode connected to the previous scan line S(i-1). In another embodiment, the gate electrode of transistor M4 may be connected to another scan line. Transistor M4 transfers the initialization voltage VINT to the gate electrode of transistor M1 when a scan signal with a turn-on level is applied to the previous scan line S(i-1), and thus transmits the initialization voltage VINT to the gate electrode of transistor M1. Initialize the amount of charge.

트랜지스터(M5)는 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 트랜지스터(M1)의 일전극에 연결되고, 게이트 전극이 발광 라인(Ei)에 연결된다. 트랜지스터(M6)는 일전극이 트랜지스터(M1)의 타전극에 연결되고, 타전극이 유기 발광 다이오드(OELD2)의 애노드 전극에 연결되고, 게이트 전극이 발광 라인(Ei)에 연결된다. 트랜지스터(M5, M6)는 발광 트랜지스터로 명명될 수 있다. 트랜지스터(M5, M6)는 턴온 레벨의 발광 신호가 인가되면 제1 전원 전압 라인(ELVDD)과 제2 전원 전압 라인(ELVSS) 사이의 구동 전류 경로를 형성하여 유기 발광 다이오드(OELD2)를 발광시킨다.Transistor M5 has one electrode connected to the first power supply voltage line ELVDD, another electrode connected to one electrode of transistor M1, and a gate electrode connected to emission line Ei. The transistor M6 has one electrode connected to the other electrode of the transistor M1, another electrode connected to the anode electrode of the organic light emitting diode OELD2, and a gate electrode connected to the emission line Ei. Transistors M5 and M6 may be referred to as light emitting transistors. The transistors M5 and M6 form a driving current path between the first power voltage line ELVDD and the second power voltage line ELVSS to emit light from the organic light emitting diode OELD2 when a turn-on light emitting signal is applied.

트랜지스터(M7)는 일전극이 유기 발광 다이오드(OLED2)의 애노드 전극에 연결되고, 타전극이 초기화 전압 라인(VINT)에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결된다. 다른 실시예에서, 트랜지스터(M7)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 예를 들어, 트랜지스터(M7)의 게이트 전극은 다음 주사 라인(i+1 번째 주사 라인) 또는 그 이후의 주사 라인에 연결될 수도 있다. 트랜지스터(M7)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 유기 발광 다이오드(OLED2)의 애노드 전극에 초기화 전압을 전달하여, 유기 발광 다이오드(OELD2)에 축적된 전하량을 초기화시킨다.Transistor M7 has one electrode connected to the anode electrode of the organic light emitting diode OLED2, another electrode connected to the initialization voltage line VINT, and a gate electrode connected to the current scan line Si. In another embodiment, the gate electrode of transistor M7 may be connected to another scan line. For example, the gate electrode of the transistor M7 may be connected to the next scan line (i+1 th scan line) or the next scan line. Transistor M7 transfers an initialization voltage to the anode electrode of organic light emitting diode OLED2 when a scan signal having a turn-on level is applied to current scan line Si, thereby initializing the amount of charge accumulated in organic light emitting diode OELD2.

유기 발광 다이오드(OLED2)는 애노드 전극이 트랜지스터(M6)의 타전극에 연결되고, 캐소드 전극이 제2 전원 전압 라인(ELVSS)에 연결된다.The organic light emitting diode OLED2 has an anode electrode connected to the other electrode of the transistor M6 and a cathode electrode connected to the second power supply voltage line ELVSS.

도 6은 도 5의 화소의 구동 방법을 설명하기 위한 도면이다.FIG. 6 is a diagram for explaining a method of driving the pixels of FIG. 5 .

먼저, 데이터 라인(Dj)에는 이전 화소행에 대한 데이터 전압(DATA(i-1)j)이 인가되고, 이전 주사 라인(S(i-1))에는 턴온 레벨(로우 레벨)의 주사 신호가 인가된다.First, the data voltage DATA(i-1)j for the previous pixel row is applied to the data line Dj, and a turn-on level (low level) scan signal is applied to the previous scan line S(i-1). is authorized

현재 주사 라인(Si)에는 턴오프 레벨(하이 레벨)의 주사 신호가 인가되므로, 트랜지스터(M2)는 턴오프 상태이고, 이전 화소행(DATA(i-1)j)에 대한 데이터 전압이 화소(PXij)로 인입되는 것이 방지된다. Since a turn-off level (high level) scan signal is applied to the current scan line Si, the transistor M2 is turned off, and the data voltage for the previous pixel row DATA(i-1)j is the pixel ( PXij) is prevented.

이때, 트랜지스터(M4)는 턴온 상태가 되므로, 트랜지스터(M1)의 게이트 전극에 초기화 전압이 인가되어 전하량이 초기화된다. 발광 라인(Ei)에는 턴오프 레벨의 발광제어 신호가 인가되므로, 트랜지스터(M5, M6)는 턴오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 유기 발광 다이오드(OLED2)의 발광이 방지된다.At this time, since the transistor M4 is turned on, an initialization voltage is applied to the gate electrode of the transistor M1 to initialize the amount of charge. Since the light emission control signal of the turn-off level is applied to the light-emitting line Ei, the transistors M5 and M6 are in a turned-off state, and unnecessary light emission of the organic light-emitting diode OLED2 according to the application of the initialization voltage is prevented.

다음으로, 데이터 라인(Dj)에는 현재 화소행에 대한 데이터 전압(DATAij)이 인가되고, 현재 주사 라인(Si)에는 턴온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터(M2, M1, M3)가 도통 상태가 되며, 데이터 라인(Dj)과 트랜지스터(M1)의 게이트 전극이 전기적으로 연결된다. 따라서, 데이터 전압(DATAij)이 스토리지 커패시터(Cst2)의 타전극에 인가되고, 스토리지 커패시터(Cst1)는 제1 전원 전압 라인(ELVDD)의 전압과 데이터 전압(DATAij)의 차이에 해당하는 전하량을 축적한다.Next, the data voltage DATAij for the current pixel row is applied to the data line Dj, and a scan signal having a turn-on level is applied to the current scan line Si. Accordingly, the transistors M2, M1, and M3 are in a conducting state, and the data line Dj and the gate electrode of the transistor M1 are electrically connected. Accordingly, the data voltage DATAij is applied to the other electrode of the storage capacitor Cst2, and the storage capacitor Cst1 accumulates an amount of charge corresponding to a difference between the voltage of the first power voltage line ELVDD and the data voltage DATAij. do.

이때, 트랜지스터(M7)는 턴온 상태이므로, 유기 발광 다이오드(OLED2)의 애노드 전극과 초기화 전압 라인(VINT)이 연결되고, 유기 발광 다이오드(OELD2)는 초기화 전압과 제2 전원 전압의 전압 차이에 해당하는 전하량으로 프리차지(precharge) 또는 초기화된다.At this time, since the transistor M7 is turned on, the anode electrode of the organic light emitting diode OLED2 is connected to the initialization voltage line VINT, and the organic light emitting diode OELD2 corresponds to a voltage difference between the initialization voltage and the second power supply voltage. It is precharged or initialized with the amount of charge that

이후, 발광 라인(Ei)에 턴온 레벨의 발광 신호가 인가됨에 따라, 트랜지스터(M5, M6)가 도통되며, 스토리지 커패시터(Cst2)에 축적된 전하량에 따라 트랜지스터(M1)를 통과하는 구동 전류량이 조절되어 유기 발광 다이오드(OLED2)로 구동 전류가 흐른다. 유기 발광 다이오드(OLED2)는 발광 라인(Ei)에 턴오프 레벨의 발광 신호가 인가되기 전까지 발광한다.Thereafter, as the light emitting signal of the turn-on level is applied to the light emitting line Ei, the transistors M5 and M6 are conducted, and the amount of driving current passing through the transistor M1 is adjusted according to the amount of charge accumulated in the storage capacitor Cst2. and the driving current flows to the organic light emitting diode OLED2. The organic light emitting diode OLED2 emits light until a turn-off level light emitting signal is applied to the light emitting line Ei.

도 7은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 미적용된 제1 영상 프레임을 설명하기 위한 도면이다.7 is a diagram for explaining a first image frame to which anti-aliasing is not applied, displayed in an RGB-stripe structure.

도 7의 제1 영상 프레임(IMF1)을 표시하는 화소부는 도 1 및 4의 실시예들과 달리, RGB-스트라이프 구조를 갖는다.Unlike the exemplary embodiments of FIGS. 1 and 4 , the pixel unit displaying the first image frame IMF1 of FIG. 7 has an RGB-stripe structure.

도 7을 참조하면, 각각의 도트들(DT1a, DT2a, DT3a, DT4a, DT5a, DT6a, DT1a', DT2a', DT3a', DT4a', DT5a', DT6a', ...)은 제1 방향(DR1)으로 순차적으로 위치한 제1 색상(C1)의 화소, 제2 색상(C2) 화소, 및 제3 색상(C3)의 화소를 포함할 수 있다. 이러한 화소 배치 구조를 RGB-스트라이프 구조로 명명할 수 있다.Referring to FIG. 7 , each of the dots DT1a, DT2a, DT3a, DT4a, DT5a, DT6a, DT1a', DT2a', DT3a', DT4a', DT5a', DT6a', ...) is in a first direction ( DR1) may include pixels of the first color (C1), pixels of the second color (C2), and pixels of the third color (C3) sequentially positioned. This pixel arrangement structure may be named an RGB-stripe structure.

프로세서(9)는 제1 영상 프레임(IMF1)에 대해 화소들이 목표하는 휘도 레벨을 갖도록 화소들에 대응하는 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 예를 들어, 계조 값이 8비트로 표현되는 경우 256(=28)개의 계조가 각 화소에서 표현될 수 있다. 각 계조 값을 표현하는 비트의 수는 프로세서(9) 또는 표시 장치(10)의 사양에 따라서 변동될 수 있다.The processor 9 may provide grayscale values corresponding to pixels to the timing controller 11 so that the pixels have a target luminance level for the first image frame IMF1 . For example, when a grayscale value is expressed by 8 bits, 256 (= 2 8 ) grayscale values can be expressed in each pixel. The number of bits representing each grayscale value may vary according to specifications of the processor 9 or display device 10 .

프로세서(9)는 제1 영상 프레임(IMF1)에서 문자를 표시하기 위해, 문자를 구성하는 도트들(DT1a, DT2a, DT6a, DT3a', DT1a', DT5a', ...)이 흑색을 표시하고, 문자를 구성하지 않는 도트들(DT3a, DT4a, DT6a, DT2a', DT3a', DT6a', ...)이 백색을 표시하도록, 화소들에 대한 계조 값들을 타이밍 제어부(11)로 제공할 수 있다.The processor 9 displays the dots constituting the character (DT1a, DT2a, DT6a, DT3a', DT1a', DT5a', ...) in black to display the character in the first image frame IMF1. , DT3a, DT4a, DT6a, DT2a', DT3a', DT6a', ...) that do not constitute a character can provide grayscale values for pixels to the timing controller 11 so that white is displayed. there is.

예를 들어, 프로세서(9)는 흑색 도트들에 포함된 화소들의 계조 값들을 모두 '0'으로 제공하고, 백색 도트들에 포함된 화소들의 계조 값들을 모두 '255'로 제공할 수 있다.For example, the processor 9 may provide all grayscale values of pixels included in black dots as '0' and all grayscale values of pixels included in white dots as '255'.

하지만 도트는 화소에 비해 큰 크기를 갖기 때문에, 도트 단위로 문자가 표현된 제1 영상 프레임(IMF1)에서 에일리어싱(aliasing)이 사용자에게 시인될 수도 있다.However, since a dot has a larger size than a pixel, aliasing may be recognized by a user in the first image frame IMF1 in which characters are expressed in dot units.

도 8은 RGB-스트라이프 구조에서 표시된 안티-에일리어싱이 적용된 제2 영상 프레임을 설명하기 위한 도면이고, 도 9는 도 8의 제1 내지 제3 도트들을 확대하여 도시한 도면이다.FIG. 8 is a diagram for explaining a second image frame to which anti-aliasing is applied, displayed in an RGB-stripe structure, and FIG. 9 is an enlarged view of first to third dots of FIG. 8 .

도 8의 제2 영상 프레임(IMF2)을 표시하는 화소부는 도 1 및 4의 실시예들과 달리, RGB-스트라이프 구조를 갖는다. 도 8의 화소부의 구조는 도 7의 화소부의 구조와 동일할 수 있다.Unlike the exemplary embodiments of FIGS. 1 and 4 , the pixel unit displaying the second image frame IMF2 of FIG. 8 has an RGB-stripe structure. A structure of the pixel unit of FIG. 8 may be the same as that of the pixel unit of FIG. 7 .

도 8을 참조하면, 각각의 도트들(DT1b, DT2b, DT3b, DT4b, DT5b, DT6b, DT1b', DT2b', DT3b', DT4b', DT5b', DT6b', ...)은 제1 방향(DR1)으로 순차적으로 위치한 제1 색상(C1)의 화소, 제2 색상(C2) 화소, 및 제3 색상(C3)의 화소를 포함할 수 있다.Referring to FIG. 8 , each of the dots DT1b, DT2b, DT3b, DT4b, DT5b, DT6b, DT1b', DT2b', DT3b', DT4b', DT5b', DT6b', ...) is in a first direction ( DR1) may include pixels of the first color (C1), pixels of the second color (C2), and pixels of the third color (C3) sequentially positioned.

프로세서(9)는 제1 영상 프레임(IMF2)의 문자에 안티-에일리어싱을 적용한 제2 영상 프레임(IMF2)에 대한 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 도 8의 제2 영상 프레임(IMF2)의 문자는 도 7의 제1 영상 프레임(IMF1)의 문자와 폰트(font)가 다를 수 있다. 한 실시예에서, 프로세서(9)는 별도의 처리 과정을 거쳐서 제1 영상 프레임(IMF1)의 문자를 제2 영상 프레임(IMF2)의 문자로 변환하는 것이 아니라, 안티-에일리어싱 효과가 나타나도록 계조 값이 정해진 특정 폰트의 문자를 제2 영상 프레임(IMF2)에 포함시킬 수 있다. 예를 들어, 윈도우즈(windows)에서 제공하는 클리어-타입 폰트(clear-type font)가 이러한 실시예에 해당할 수 있다. 다른 실시예에서, 프로세서(9)는 제1 영상 프레임(IMF1)의 문자의 계조 값들을 안티-에일리어싱 알고리즘을 통해 변환하여 제2 영상 프레임(IMF2)의 문자의 계조 값들을 생성할 수도 있다.The processor 9 may provide grayscale values of the second image frame IMF2 to which anti-aliasing is applied to the characters of the first image frame IMF2 to the timing controller 11 . The text of the second image frame IMF2 of FIG. 8 may have a different font from the text of the first image frame IMF1 of FIG. 7 . In one embodiment, the processor 9 does not convert the characters of the first image frame IMF1 into the characters of the second image frame IMF2 through a separate processing process, but instead converts the grayscale value so that an anti-aliasing effect appears. Characters of this specific font may be included in the second image frame IMF2. For example, a clear-type font provided by Windows may correspond to this embodiment. In another embodiment, the processor 9 may convert the grayscale values of the characters of the first image frame IMF1 through an anti-aliasing algorithm to generate the grayscale values of the characters of the second image frame IMF2.

프로세서(9)는 문자의 가장자리를 구성하는 도트들(DT1b, DT1b')의 화소들이 순차적으로 상승 또는 하강하는 휘도 레벨을 갖도록 하는 계조 값들을 타이밍 제어부(11)로 제공할 수 있다. 여기서 문자의 가장자리는 문자를 기준으로 제1 방향(DR1) 또는 제1 방향(DR1)의 반대 방향에 위치한 가장자리를 의미할 수 있다.The processor 9 may provide grayscale values to the timing controller 11 so that the pixels of the dots DT1b and DT1b' constituting the edge of the character have luminance levels that sequentially rise or fall. Here, the edge of the character may refer to an edge located in the first direction DR1 or in a direction opposite to the first direction DR1 based on the character.

예를 들어, 도 9를 참조하면, 문자를 기준으로 제1 방향(DR1)의 반대 방향에서 문자의 가장자리를 구성하는 제1 도트(DT1b)는 제1 내지 제3 화소들(PX1b, PX2b, PX3b)을 포함하고, 프로세서(9)는 제1 내지 제3 화소들(PX1b, PX2b, PX3b)이 순차적으로 하강하는 휘도 레벨을 갖도록 하는 제1 내지 제3 계조 값들을 제공할 수 있다. 즉, 제1 내지 제3 계조 값들은 서로 다르며, 제2 계조 값은 제1 계조 값 및 제3 계조 값의 사이 값에 해당할 수 있다. 예를 들어, 프로세서(9)는 제1 화소(PX1b)에 대해 제1 계조 값 '200'을 제공하고, 제2 화소(PX2b)에 대해 제2 계조 값 '100'을 제공하고, 제3 화소(PX3b)에 대해 제3 계조 값 '50'을 제공할 수 있다.For example, referring to FIG. 9 , a first dot DT1b constituting an edge of a character in a direction opposite to the first direction DR1 based on the character corresponds to the first to third pixels PX1b, PX2b, and PX3b. ), and the processor 9 may provide first to third grayscale values so that the first to third pixels PX1b, PX2b, and PX3b have luminance levels that sequentially decrease. That is, the first to third grayscale values are different from each other, and the second grayscale value may correspond to a value between the first grayscale value and the third grayscale value. For example, the processor 9 provides a first grayscale value of '200' to the first pixel PX1b, provides a second grayscale value of '100' to the second pixel PX2b, and provides a third grayscale value to the third pixel PX2b. A third grayscale value of '50' may be provided for (PX3b).

이때, 프로세서(9)는 제1 도트(DT1b)의 제1 방향(DR1)의 반대 방향에 위치한 제3 도트(DT3b)의 화소들에 대해 계조 값 '255'를 제공하고, 제1 도트(DT1b)의 제1 방향(DR1)에 위치한 제2 도트(DT2b)의 화소들에 대해 계조 값 '0'을 제공할 수 있다. At this time, the processor 9 provides a grayscale value of '255' to the pixels of the third dot DT3b positioned in the opposite direction to the first direction DR1 of the first dot DT1b, and ) may provide a grayscale value of '0' to the pixels of the second dot DT2b located in the first direction DR1.

유사하게, 문자를 기준으로 제1 방향(DR1)에서 문자의 가장자리를 구성하는 제1 도트(DT1b')는 제1 내지 제3 화소들을 포함하고, 프로세서(9)는 제1 내지 제3 화소들이 순차적으로 상승하는 휘도 레벨을 갖도록 하는 제1 내지 제3 계조 값들을 제공할 수 있다. 즉, 제1 내지 제3 계조 값들은 서로 다르며, 제2 계조 값은 제1 계조 값 및 제3 계조 값의 사이 값에 해당할 수 있다. 예를 들어, 프로세서(9)는 제1 화소에 대해 제1 계조 값 '50'을 제공하고, 제2 화소에 대해 제2 계조 값 '100'을 제공하고, 제3 화소에 대해 제3 계조 값 '200'을 제공할 수 있다.Similarly, the first dot DT1b' constituting the edge of the character in the first direction DR1 based on the character includes first to third pixels, and the processor 9 controls the first to third pixels. First to third grayscale values having a luminance level that sequentially rises may be provided. That is, the first to third grayscale values are different from each other, and the second grayscale value may correspond to a value between the first grayscale value and the third grayscale value. For example, the processor 9 provides a first grayscale value '50' for a first pixel, a second grayscale value '100' for a second pixel, and a third grayscale value for a third pixel. You can provide '200'.

이때, 프로세서(9)는 제1 도트(DT1b')의 제1 방향(DR1)의 반대 방향에 위치한 제3 도트(DT3b')의 화소들에 대해 계조 값 '0'을 제공하고, 제1 도트(DT1b')의 제1 방향(DR1)에 위치한 제2 도트(DT2b')의 화소들에 대해 계조 값 '255'를 제공할 수 있다. At this time, the processor 9 provides a grayscale value '0' to the pixels of the third dot DT3b' located in the opposite direction to the first direction DR1 of the first dot DT1b', and A grayscale value of '255' may be provided to the pixels of the second dot DT2b' located in the first direction DR1 of (DT1b').

따라서, 사용자는 도 7의 제1 영상 프레임(IMF1)에 포함된 문자에 비해 도 8의 제2 영상 프레임(IMF2)에 포함된 문자를 더 부드럽고(smoothly) 명확하게(clearly) 시인할 수 있다.Accordingly, the user can more smoothly and clearly view the text included in the second image frame IMF2 of FIG. 8 compared to the text included in the first image frame IMF1 of FIG. 7 .

도 10은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.10 is a diagram for explaining a case in which a second image frame is displayed without correction in an S-stripe structure.

도 10을 참조하면, 프로세서(9)가 제공한 제2 영상 프레임(IMF2)에 대한 계조 값들을 도 1의 표시 장치(10)의 화소부(14)에 보정없이 적용하는 경우가 도시된다.Referring to FIG. 10 , a case in which grayscale values of the second image frame IMF2 provided by the processor 9 are applied to the pixel unit 14 of the display device 10 of FIG. 1 without correction is illustrated.

프로세서(9)가 제공한 제2 영상 프레임(IMF2)은 RGB-스트라이프 구조를 전제로 한 것이기 때문에, S-스트라이프 구조를 갖는 표시 장치(10)의 화소부(14)에 제2 영상 프레임(IMF2)의 계조 값들이 그대로 적용되는 경우, 목적하는 안티-에일리어싱 효과가 발휘될 수 없다.Since the second image frame IMF2 provided by the processor 9 is based on the RGB-stripe structure, the second image frame IMF2 is applied to the pixel unit 14 of the display device 10 having the S-stripe structure. ) is applied as it is, the desired anti-aliasing effect cannot be exhibited.

전술한 예에서, 제2 영상 프레임(IMF2)에서는 제1 화소(PX1b)의 제1 계조 값이 '200'으로 제공되고, 제2 화소(PX2b)의 제2 계조 값이 '100'으로 제공되고, 제3 화소(PX3b)의 제3 계조 값이 '50'으로 제공되었다. 이러한 경우, 제2 방향(DR2)으로 동일한 열에 위치한 제1 화소(PX1)의 제1 계조 값이 '200'이 되고, 제2 화소(PX2)의 제2 계조 값이 '100'이 되어, 표시된 문자는 톱니 형상의 가장자리를 갖게 된다. 따라서, 제1 계조 값 및 제2 계조 값은 보정이 필요하다. 다만, S-스트라이프 구조의 제1 도트(DT1)에서 제3 화소(PX3)의 상대적 위치는 RGB-스트라이프 구조의 제1 도트(DT1b)에서 제3 화소(PX3b)와 동일 또는 유사하므로, 제3 계조 값에 대한 보정은 불필요할 수 있다.In the above example, in the second image frame IMF2, the first grayscale value of the first pixel PX1b is provided as '200' and the second grayscale value of the second pixel PX2b is provided as '100'. , the third grayscale value of the third pixel PX3b is provided as '50'. In this case, the first grayscale value of the first pixel PX1 located in the same column in the second direction DR2 becomes '200' and the second grayscale value of the second pixel PX2 becomes '100', so that the displayed The letter has a sawtooth-shaped edge. Therefore, the first grayscale value and the second grayscale value need to be corrected. However, since the relative position of the third pixel PX3 in the first dot DT1 of the S-stripe structure is the same as or similar to that of the third pixel PX3b in the first dot DT1b of the RGB-stripe structure, Correction of grayscale values may be unnecessary.

도 11은 본 발명의 제1 실시예에 따른 계조 보정부를 설명하기 위한 도면이고, 도 12는 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 보정된 제3 영상 프레임을 설명하기 위한 도면이다.11 is a diagram for explaining a grayscale compensator according to the first embodiment of the present invention, and FIG. 12 is a diagram for explaining a third image frame in which a second image frame is corrected by the grayscale compensator of the first embodiment. .

도 11을 참조하면, 제1 실시예의 계조 보정부(15a)는 제1 도트 검출부(110), 및 제1 도트 변환부(120)를 포함할 수 있다.Referring to FIG. 11 , the gray level corrector 15a of the first embodiment may include a first dot detector 110 and a first dot converter 120 .

제1 도트 검출부(110)는 제1 내지 제3 도트들(DT1, DT2, DT3)의 계조 값들(G11, G12, G13, G21, G22, G23, G31, G32, G33)에 기초하여 계산된 제1 도트(DT1)의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호(1DS)를 출력할 수 있다.The first dot detector 110 calculates the first to third dots DT1 , DT2 , and DT3 based on the grayscale values G11 , G12 , G13 , G21 , G22 , G23 , G31 , G32 , and G33 . When the edge value of 1 dot DT1 is equal to or greater than the threshold value, the first detection signal 1DS may be output.

타이밍 제어부(11)가 문자를 구성하는 화소에 대한 정보를 프로세서(9)로부터 별도로 수신하지 않는 이상, 보정을 수행하기 전에 어떤 도트들이 문자의 가장자리를 구성하는지 검출할 필요가 있다. 다만, 표시 장치(10) 측에서는, 프로세서(9)로부터 별도의 정보를 수신하지 않는 이상, 검출된 도트가 그림의 가장자리인지 문자의 가장자리인지 구별할 수가 없으므로, 이하에서는 제1 도트 검출부(110)가 객체의 가장자리를 검출하는 과정으로 설명한다.Unless the timing controller 11 separately receives information on the pixels constituting the character from the processor 9, it is necessary to detect which dots constitute the edge of the character before performing correction. However, since the display device 10 cannot distinguish whether the detected dot is the edge of a picture or the edge of a character unless separate information is received from the processor 9, hereinafter, the first dot detection unit 110 It is described as a process of detecting the edge of an object.

또한 이하에서, 제1 도트 검출부(110)는 도트 단위로 대상 도트가 가장자리 도트에 해당하는 지 여부를 검출한다. 예를 들어, 도트를 구성하는 화소들이 3개인 경우, 3개 화소에 대한 계조 값들의 평균 값을 도트의 값으로 할 수 있다. 이때, 실시예에 따라서, 각 화소의 계조 값들에 가중치를 곱할 수도 있다. 이하에서는 설명의 편의를 위해서, 각 화소의 계조 값들에 대한 가중치를 모두 1로 함으로써, 도트를 구성하는 계조 값들의 평균 값을 도트의 값으로 설명한다.In addition, below, the first dot detection unit 110 detects whether the target dot corresponds to the edge dot in units of dots. For example, when there are three pixels constituting a dot, an average value of grayscale values for the three pixels may be used as the dot value. In this case, depending on the embodiment, grayscale values of each pixel may be multiplied by a weight. Hereinafter, for convenience of description, the average value of the grayscale values constituting a dot will be described as the dot value by setting all the weights of the grayscale values of each pixel to 1.

한 실시예에 따르면, 제1 도트 검출부(110)는 제1 방향(DR1)을 행 방향으로 하는 단일 행의 프리윗 마스크(Prewitt Mask)를 제1 내지 제3 도트들(DT1, DT2, DT3)에 적용하여, 제1 도트(DT1)의 가장자리 값을 계산할 수 있다. 예를 들어, 단일 행의 프리윗 마스크는 다음 수학식 1에 해당할 수 있다. 단일 행의 프리윗 마스크를 사용하는 경우, 타이밍 제어부(11)의 기존 라인 버퍼를 이용할 수 있고, 별도의 라인 버퍼가 불필요하므로, 비용 절감이 가능하다.According to an embodiment, the first dot detector 110 uses a single row prewitt mask having the first direction DR1 as a row direction to the first to third dots DT1, DT2, and DT3. By applying to , the edge value of the first dot DT1 can be calculated. For example, a single row prewit mask may correspond to Equation 1 below. In the case of using a single-row prewrite mask, an existing line buffer of the timing controller 11 can be used, and a separate line buffer is unnecessary, so cost can be reduced.

[수학식 1][Equation 1]

[-1 0 1][-1 0 1]

수학식 1에서 1행 2열의 '0'은 판별 대상 도트의 값에 곱해질 수 있고, 1행 1열의 '-1'은 판별 대상 도트의 제1 방향(DR1)의 반대 방향에 인접한 도트의 값에 곱해질 수 있고, 1행 3열의 '1'은 판별 대상 도트의 제1 방향(DR1)에 인접한 도트의 값에 곱해질 수 있다. 곱해진 값들의 합산 값이 판별 대상 도트의 가장자리 값에 해당할 수 있다. 여기서 가장자리 값이 음수인 경우, 판별 대상 도트를 경계로 제1 방향(DR1)으로 계조 값이 하강하는 추세임을 의미한다. 또한, 가장자리 값이 양수인 경우, 판별 대상 도트를 경계로 제1 방향(DR1)으로 계조 값이 상승하는 추세임을 의미한다. In Equation 1, '0' in the first row, column 2 can be multiplied by the value of the discrimination target dot, and '-1' in the first row, column 1 is the value of a dot adjacent to the discrimination target dot in the opposite direction to the first direction DR1. , and '1' in the first row and third column may be multiplied by the value of a dot adjacent to the first direction DR1 of the discrimination target dot. The sum of the multiplied values may correspond to the edge value of the dot to be determined. Here, when the edge value is a negative number, it means that the grayscale value tends to fall in the first direction DR1 with the dot to be determined as a boundary. In addition, when the edge value is a positive number, it means that the grayscale value tends to increase in the first direction DR1 with the dot to be determined as a boundary.

예를 들어, 도 8, 9, 및 10을 참조하여, 제3 도트(DT3)가 판별 대상 도트에 해당하는 경우를 설명한다. 제3 도트(DT3)의 계조 값들(G31, G32, G33)은 모두 '255'이므로, 제3 도트(DT3)의 값은 '255'이다. 제3 도트(DT3)의 제1 방향(DR1)의 반대 방향에 인접한 도트의 값은 '255'이다. 제3 도트(DT3)의 제1 방향(DR1)에 인접한 제1 도트(DT1)의 계조 값들(G11, G12, G13)은 각각 '200', '100', '50'이므로, 제1 도트(DT1)의 값은 '116'이다(편의상 소수점 부분은 제외(clipping)한다). 따라서, 제3 도트(DT3)를 판별 대상 도트로 하여 수학식 1을 적용하는 경우, 제3 도트(DT3)의 가장자리 값은 아래 수학식 2에 의해 '-139'가 된다. For example, referring to FIGS. 8, 9, and 10, the case where the third dot DT3 corresponds to the discrimination target dot will be described. Since the grayscale values G31, G32, and G33 of the third dot DT3 are all '255', the value of the third dot DT3 is '255'. A value of a dot adjacent to the third dot DT3 in a direction opposite to the first direction DR1 is '255'. Since the grayscale values G11, G12, and G13 of the first dot DT1 adjacent to the first direction DR1 of the third dot DT3 are '200', '100', and '50', respectively, the first dot ( The value of DT1) is '116' (the decimal point part is clipped for convenience). Accordingly, when Equation 1 is applied with the third dot DT3 as the discrimination target dot, the edge value of the third dot DT3 becomes '-139' according to Equation 2 below.

[수학식 2][Equation 2]

255*(-1) + 255*0 + 116*1 = -139 255*(-1) + 255*0 + 116*1 = -139

또한 예를 들어, 도 8 및 9를 참조하여, 제1 도트(DT1)가 판별 대상 도트에 해당하는 경우를 설명한다. 전술한 바와 같이, 제1 도트(DT1)의 값은 전술한 바와 같이'116'이고, 제3 도트(DT3)의 값은 '255'이다. 제2 도트(DT2)의 계조 값들(G21, G22, G23)은 모두 '0'이므로, 제2 도트(DT2)의 값은 '0'이다. 따라서, 제1 도트(DT1)를 판별 대상 도트로 하여 수학식 1을 적용하는 경우, 제1 도트(DT1)의 가장자리 값은 아래 수학식 3에 의해 '-255'가 된다.Also, for example, referring to FIGS. 8 and 9 , a case in which the first dot DT1 corresponds to the discrimination target dot will be described. As described above, the value of the first dot DT1 is '116' as described above, and the value of the third dot DT3 is '255'. Since all of the grayscale values G21, G22, and G23 of the second dot DT2 are '0', the value of the second dot DT2 is '0'. Accordingly, when Equation 1 is applied with the first dot DT1 as the discrimination target dot, the edge value of the first dot DT1 becomes '-255' according to Equation 3 below.

[수학식 3][Equation 3]

255*(-1) + 116*0 + 0*1 = -255255*(-1) + 116*0 + 0*1 = -255

또한 예를 들어, 도 8 및 9를 참조하여, 제2 도트(DT2)가 판별 대상 도트에 해당하는 경우를 설명한다. 전술한 바와 같이, 제2 도트(DT2)의 값은 '0'이고, 제1 도트(DT1)의 값은 '116'이고, 제2 도트(DT2)의 제1 방향(DR1)에 인접한 도트의 값은 '116'이다. 따라서, 제2 도트(DT2)를 판별 대상 도트로 하여 수학식 1을 적용하는 경우, 제2 도트(DT2)의 가장자리 값은 아래 수학식 4에 의해 '0'이 된다.Also, for example, referring to FIGS. 8 and 9 , the case where the second dot DT2 corresponds to the discrimination target dot will be described. As described above, the value of the second dot DT2 is '0', the value of the first dot DT1 is '116', and the value of the dot adjacent to the first direction DR1 of the second dot DT2 is '116'. The value is '116'. Therefore, when Equation 1 is applied with the second dot DT2 as the discrimination target dot, the edge value of the second dot DT2 becomes '0' according to Equation 4 below.

[수학식 4][Equation 4]

116*(-1) + 0*0 + 116*1 = 0116*(-1) + 0*0 + 116*1 = 0

한 실시예에 따르면, 제1 도트 검출부(110)는 판별 대상 도트의 가장자리 값이 임계 값 이상인 경우, 판별 대상 도트가 가장자리 도트에 해당함으로 판별하여 제1 검출 신호(DS)를 출력할 수 있다.According to an embodiment, the first dot detector 110 may determine that the discrimination target dot corresponds to an edge dot and output the first detection signal DS when the edge value of the discrimination target dot is equal to or greater than the threshold value.

예를 들어, 임계 값은 도트 값의 최대 값의 70%로 미리 정해질 수 있다. 이러한 경우, 도트 값의 최대 값이 255이면, 임계 값은 178이 된다. 수학식 2, 3, 및 4를 참조하면, 도트들(DT3, DT1, DT2) 중 제1 도트(DT1)만 가장자리 값의 절대 값이 178을 초과한다. 따라서, 제1 도트 검출부(110)는 도트들(DT3, DT1, DT2) 중 제1 도트(DT1)에 대해서만 제1 검출 신호(1DS)를 출력할 수 있다.For example, the threshold value may be predetermined as 70% of the maximum value of the dot value. In this case, if the maximum value of the dot value is 255, the threshold value becomes 178. Referring to Equations 2, 3, and 4, the absolute value of the edge value of only the first dot DT1 among the dots DT3, DT1, and DT2 exceeds 178. Accordingly, the first dot detector 110 may output the first detection signal 1DS only for the first dot DT1 among the dots DT3 , DT1 , and DT2 .

단일 행의 프리윗 마스크는 다음 수학식 5와 같이 설정될 수도 있다.A prewit mask of a single row may be set as in Equation 5 below.

[수학식 5][Equation 5]

[1 0 -1][1 0 -1]

수학식 5의 마스크는 수학식 1의 마스크와 비교했을 때, 도출되는 가장자리 값의 부호가 반대로 될 수 있다.When the mask of Equation 5 is compared to the mask of Equation 1, the sign of the derived edge value may be reversed.

다른 실시예에서, 제1 도트 검출부(110)는 제1 방향(DR1)을 행 방향으로 하고, 제2 방향(DR2)을 열 방향으로 하는 복수 행의 프리윗 마스크 또는 소벨 마스크(Sobel Mask)를 이용하여 판별 대상 도트의 가장자리 값을 계산할 수 있다.In another embodiment, the first dot detector 110 uses a plurality of rows of prewit masks or Sobel masks in which the first direction DR1 is a row direction and the second direction DR2 is a column direction. Using this, it is possible to calculate the edge value of the discrimination target dot.

예를 들어, 복수 행의 프리윗 마스크는 수학식 6 또는 수학식 7에 해당할 수 있다.For example, a multi-row prewit mask may correspond to Equation 6 or Equation 7.

[수학식 6][Equation 6]

Figure 112018058856869-pat00001
Figure 112018058856869-pat00001

[수학식 7][Equation 7]

Figure 112018058856869-pat00002
Figure 112018058856869-pat00002

수학식 6 및 7에 의하면, 제1 도트(DT1)의 가장자리 값을 계산하는 경우, 제1 내지 제3 도트들(DT1, DT2, DT3)의 이전 행 도트들 3개와 다음 행 도트들 3개가 더 고려된다. 계산 방식은 단일 행의 프리윗 마스크를 이용하는 경우와 유사하므로 중복하여 설명하지 않는다.According to Equations 6 and 7, when the edge value of the first dot DT1 is calculated, three previous row dots and three next row dots of the first to third dots DT1, DT2, and DT3 are further is considered Since the calculation method is similar to the case of using a single row prewit mask, it will not be repeatedly described.

예를 들어, 복수 행의 소벨 마스크는 수학식 8 또는 수학식 9에 해당할 수 있다.For example, a multi-row Sobel mask may correspond to Equation 8 or Equation 9.

[수학식 8][Equation 8]

Figure 112018058856869-pat00003
Figure 112018058856869-pat00003

[수학식 9][Equation 9]

Figure 112018058856869-pat00004
Figure 112018058856869-pat00004

계산 방식은 복수 행의 프리윗 마스크를 이용하는 경우와 유사하므로 중복하여 설명하지 않는다.Since the calculation method is similar to the case of using a multi-row prewit mask, it will not be repeatedly described.

제1 도트 변환부(120)는 제1 검출 신호(1DS)가 입력된 경우에 제1 계조 값(G11)을 제1 보정 계조 값(G11')으로 변환하고, 제2 계조 값(G12)을 제2 보정 계조 값(G12')으로 변환할 수 있다.When the first detection signal 1DS is input, the first dot conversion unit 120 converts the first grayscale value G11 into a first corrected grayscale value G11' and converts the second grayscale value G12 into It can be converted into the second corrected grayscale value G12'.

한 실시예에서, 제1 도트 변환부(120)는 서로 동일한 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 생성할 수 있다.In one embodiment, the first dot converter 120 may generate the same first and second correction grayscale values G11' and G12'.

예를 들어, 제1 도트 변환부(120)는 제1 계조 값(G11) 및 제2 계조 값(G12)의 평균 값을 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')으로 설정할 수 있다. 즉, 제2 영상 프레임(IMF2)에서 제1 계조 값(G11)은 '200'이고, 제2 계조 값(G12)은 '100'인 경우, 보정 후의 제3 영상 프레임(IMF3)에서 제1 화소(PX1)에 대한 제1 보정 계조 값(G11')은 '150'으로 설정되고, 제2 화소(PX2)에 대한 제2 보정 계조 값(G12')은 '150'으로 설정될 수 있다.For example, the first dot conversion unit 120 converts the average value of the first grayscale value G11 and the second grayscale value G12 into the first corrected grayscale value G11' and the second corrected grayscale value G12'. ) can be set. That is, when the first grayscale value G11 is '200' and the second grayscale value G12 is '100' in the second image frame IMF2, the first pixel in the third image frame IMF3 after correction is The first correction grayscale value G11' for PX1 may be set to '150', and the second correction grayscale value G12' for the second pixel PX2 may be set to '150'.

데이터 구동부(12)는 제1 보정 계조 값(G11')에 대응하는 제1 데이터 전압을 제1 화소(PX1)에 공급하고, 제2 보정 계조 값(G12')에 대응하는 제2 데이터 전압을 제2 화소(PX2)에 공급하고, 제3 계조 값(G13)에 대응하는 제3 데이터 전압을 제3 화소(PX3)에 공급할 수 있다.The data driver 12 supplies the first data voltage corresponding to the first corrected grayscale value G11' to the first pixel PX1 and supplies the second data voltage corresponding to the second corrected grayscale value G12' to the first pixel PX1. The third data voltage may be supplied to the second pixel PX2 and the third data voltage corresponding to the third grayscale value G13 may be supplied to the third pixel PX3 .

도 10의 제2 영상 프레임(IMF2)과 달리, 도 12의 제3 영상 프레임(IMF3)에서는 계조 값들이 제1 방향(DR1)을 따라 순차적으로 하강하게 되므로, S-스트라이프 구조에서도 안티-에일리어싱 효과가 발휘될 수 있음을 확인할 수 있다. 즉, 프로세서(9)가 표시 장치(10)의 화소부(14)의 구조와 무관하게 안티-에일리어싱 폰트에 대한 제2 영상 프레임(IMF2)을 제공하더라도, 표시 장치(10) 측에서 제2 영상 프레임(IMF2)을 보정하여 제3 영상 프레임(IMF3)을 생성함으로써, 안티-에일리어싱 효과를 발휘할 수 있다.Unlike the second image frame IMF2 of FIG. 10, the grayscale values in the third image frame IMF3 of FIG. 12 sequentially descend along the first direction DR1, so that the anti-aliasing effect is effective even in the S-stripe structure. can be demonstrated. That is, even if the processor 9 provides the second image frame IMF2 for the anti-aliasing font regardless of the structure of the pixel unit 14 of the display device 10, the second image frame IMF2 is displayed on the side of the display device 10. An anti-aliasing effect may be exhibited by generating the third image frame IMF3 by correcting the frame IMF2.

또 다른 예를 들어, 제1 도트 변환부(120)는 제1 계조 값(G11)에 제1 가중치(wr)를 적용한 값과 제2 계조 값(G12)에 제2 가중치(wg)를 적용한 값을 합산하여 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')으로 설정할 수 있다. For another example, the first dot converter 120 applies a value obtained by applying the first weight wr to the first grayscale value G11 and a value obtained by applying the second weight wg to the second grayscale value G12. The first correction grayscale value G11' and the second correction grayscale value G12' may be set by summing .

예를 들어, 아래 수학식 10 및 11을 이용하여 서로 동일한 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 계산할 수 있다.For example, the same first and second correction grayscale values G11' and G12' may be calculated using Equations 10 and 11 below.

[수학식 10][Equation 10]

G11'= wr*G11 + wg*G12G11'= wr*G11 + wg*G12

[수학식 11][Equation 11]

G12'= wr*G11 + wg*G12G12'= wr*G11 + wg*G12

이때, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮은 경우, 제1 가중치(wr)는 제2 가중치(wg)보다 작을 수 있다. 반대로, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 높은 경우, 제1 가중치(wr)는 제2 가중치(wg)보다 클 수 있다. 즉, 수학식 10 및 11에 따르면, 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 설정함에 있어서, 휘도 기여율이 낮은 화소의 계조 값은 작게 반영하고, 휘도 기여율이 큰 화소의 계조 값은 크게 반영할 수 있다.In this case, when the luminance of the first pixel PX1 is lower than the luminance of the second pixel PX2 for the same grayscale value, the first weight wr may be smaller than the second weight wg. Conversely, when the luminance of the first pixel PX1 is higher than the luminance of the second pixel PX2 for the same grayscale value, the first weight wr may be greater than the second weight wg. That is, according to Equations 10 and 11, in setting the first correction grayscale value G11' and the second correction grayscale value G12', the grayscale value of a pixel having a low luminance contribution rate is reflected small, and the luminance contribution rate is small. A grayscale value of a large pixel may be greatly reflected.

예시적인 제1 가중치(wr) 및 제2 가중치(wg)에 대해서는 도 13에 대한 설명을 참조한다.For exemplary first weights wr and second weights wg, refer to the description of FIG. 13 .

도 13은 제2 영상 프레임이 제1 실시예의 계조 보정부에 의해 달리 보정된 제3 영상 프레임을 설명하기 위한 도면이다.FIG. 13 is a diagram for explaining a third image frame in which the second image frame is differently corrected by the gradation corrector according to the first embodiment.

도 13의 제3 영상 프레임(IMF3')은 도 12의 제3 영상 프레임(IMF3)과 비교했을 때, 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')이 서로 다를 수 있다.The third image frame IMF3' of FIG. 13 may have different first and second correction grayscale values G11' and G12' compared to the third image frame IMF3 of FIG. 12 . there is.

제1 도트 변환부(120)는 제1 계조 값(G11) 및 제2 계조 값(G12)을 합산한 값이 제1 보정 계조 값(G11')과 제2 보정 계조 값(G12')을 합산한 값과 동일하도록 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 생성할 수 있다. 이때, 제1 보정 계조 값(G11')과 제2 보정 계조 값(G12')은 서로 다를 수 있다.The first dot conversion unit 120 sums the first correction grayscale value G11' and the second correction grayscale value G12' by adding the first grayscale value G11 and the second grayscale value G12. The first correction grayscale value G11' and the second correction grayscale value G12' may be generated to be equal to one value. In this case, the first correction grayscale value G11' and the second correction grayscale value G12' may be different from each other.

예를 들어, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮도록 구성된 경우, 제1 보정 계조 값(G11')은 제2 보정 계조 값(G12')보다 높을 수 있다.For example, when the luminance of the first pixel PX1 is configured to be lower than the luminance of the second pixel PX2 for the same grayscale value, the first compensation grayscale value G11' is the second compensation grayscale value G12. ') can be higher.

ITU-R BT.601 표준을 참조하면, 동일한 계조 값이더라도 적색, 녹색, 청색이 휘도에 기여하는 정도가 다름에 기초하여, 다음과 같은 수학식 12가 성립함을 기재하고 있다.Referring to the ITU-R BT.601 standard, it is described that the following Equation 12 is established based on the fact that the degrees of contribution of red, green, and blue to luminance are different even for the same grayscale value.

[수학식 12][Equation 12]

Y = wr*R + wg*G + wb*B, 이때, wr=0.299, wg=0.587, wb=0.114Y = wr*R + wg*G + wb*B, where wr=0.299, wg=0.587, wb=0.114

여기서, Y는 휘도이고, R은 적색 화소의 계조 값이고, G는 녹색 화소의 계조 값이고, B는 청색 화소의 계조 값이며, wr, wg, wb는 각 색상의 가중치다. 즉, 동일한 계조 값에 대해서, 녹색 화소가 가장 밝고, 청색 화소가 가장 어두울 수 있다.Here, Y is luminance, R is a grayscale value of a red pixel, G is a grayscale value of a green pixel, B is a grayscale value of a blue pixel, and wr, wg, and wb are weights of each color. That is, for the same grayscale value, a green pixel may be the brightest and a blue pixel may be the darkest.

따라서, 제1 화소(PX1)가 적색 화소이고, 제2 화소(PX2)가 녹색 화소인 경우, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮을 수 있다. 이러한 경우, 제1 보정 계조 값(G11')을 제2 보정 계조 값(G12')보다 높게 함으로써, 제1 화소(PX1)의 휘도 레벨 및 제2 화소(PX2)의 휘도 레벨을 실질적으로 동일하게 할 수 있다.Therefore, when the first pixel PX1 is a red pixel and the second pixel PX2 is a green pixel, the luminance of the first pixel PX1 is lower than that of the second pixel PX2 for the same grayscale value. can In this case, the luminance level of the first pixel PX1 and the luminance level of the second pixel PX2 are substantially the same by setting the first compensation grayscale value G11' higher than the second compensation grayscale value G12'. can do.

반면에, 서로 동일한 계조 값에 대하여 제2 화소(PX2)의 휘도가 제1 화소(PX1)의 휘도보다 낮도록 구성된 경우, 제2 보정 계조 값(G12')은 제1 보정 계조 값(G11')보다 높을 수 있다.On the other hand, when the luminance of the second pixel PX2 is configured to be lower than the luminance of the first pixel PX1 for the same grayscale value, the second compensation grayscale value G12' is the first compensation grayscale value G11'. ) can be higher than

따라서, 제1 화소(PX1)가 녹색 화소이고, 제2 화소(PX2)가 적색 화소인 경우, 서로 동일한 계조 값에 대하여 제2 화소(PX2)의 휘도가 제1 화소(PX1)의 휘도보다 낮을 수 있다. 이러한 경우, 제2 보정 계조 값(G12')을 제1 보정 계조 값(G11')보다 높게 함으로써, 제1 화소(PX1)의 휘도 레벨 및 제2 화소(PX2)의 휘도 레벨을 실질적으로 동일하게 할 수 있다.Therefore, when the first pixel PX1 is a green pixel and the second pixel PX2 is a red pixel, the luminance of the second pixel PX2 is lower than that of the first pixel PX1 for the same grayscale value. can In this case, the luminance level of the first pixel PX1 and the luminance level of the second pixel PX2 are substantially the same by setting the second compensation grayscale value G12' higher than the first compensation grayscale value G11'. can do.

다른 실시예에서, 제1 도트 변환부(120)는 수학식 10 및 수학식 11에 의해 획득된 제1 보정 계조 값(G11') 및 제2 보정 계조 값(G12')을 아래 수학식 13 및 14를 통해서, 제1 최종 보정 계조 값(G11_f) 및 제2 최종 보정 계조 값(G12_f)을 산출할 수도 있다.In another embodiment, the first dot converter 120 converts the first corrected grayscale value G11' and the second corrected grayscale value G12' obtained by Equations 10 and 11 into Equations 13 and 11 below. Through 14, the first final corrected grayscale value G11_f and the second final corrected grayscale value G12_f may be calculated.

[수학식 13][Equation 13]

G11_f = G11'/(wr*2)G11_f = G11'/(wr*2)

[수학식 14][Equation 14]

G12_f = G12'/(wg*2)G12_f = G12'/(wg*2)

수학식 13 및 14에 따르면, 서로 동일한 계조 값에 대하여 제1 화소(PX1)의 휘도가 제2 화소(PX2)의 휘도보다 낮도록 구성된 경우, 제1 최종 보정 계조 값(G11_f)은 제2 최종 보정 계조 값(G12_f)보다 높을 수 있다. 반면에 서로 동일한 계조 값에 대하여 제2 화소(PX2)의 휘도가 제1 화소(PX1)의 휘도보다 낮도록 구성된 경우, 제2 최종 보정 계조 값(G12_f)은 제1 최종 보정 계조 값(G11_f)보다 높을 수 있다.According to Equations 13 and 14, when the luminance of the first pixel PX1 is configured to be lower than the luminance of the second pixel PX2 for the same grayscale value, the first final corrected grayscale value G11_f is the second final corrected grayscale value G11_f. It may be higher than the corrected grayscale value (G12_f). On the other hand, when the luminance of the second pixel PX2 is configured to be lower than the luminance of the first pixel PX1 for the same grayscale value, the second final corrected grayscale value G12_f is equal to the first final corrected grayscale value G11_f. can be higher

도 14는 도 8의 제4 내지 제6 도트들을 확대하여 도시한 도면이다.FIG. 14 is an enlarged view of fourth to sixth dots of FIG. 8 .

도 8 및 14를 참조하면, 제5 도트(DT5b)는 제4 도트(DT4b)에 제2 방향(DR2)으로 인접한다. 제6 도트(DT6b)는 제4 도트(DT4b)에 제2 방향(DR2)의 반대 방향으로 인접한다.8 and 14 , the fifth dot DT5b is adjacent to the fourth dot DT4b in the second direction DR2. The sixth dot DT6b is adjacent to the fourth dot DT4b in a direction opposite to the second direction DR2 .

제2 영상 프레임(IMF2)에서, 제5 도트(DT5b) 및 제4 도트(DT4b)는 문자를 구성하지 않아서 백색을 표시하고, 제6 도트(DT6b)는 문자를 구성하여 흑색을 표시할 수 있다. 제5 도트(DT5b)의 화소들의 계조 값들은 모두 '255'일 수 있고, 따라서 제5 도트(DT5b)의 값은 '255'일 수 있다. 제4 도트(DT4b)의 제4 화소(DT4b), 제5 화소(DT5b), 및 제6 화소(DT6b)의 계조 값들은 모두 '255'일 수 있고, 따라서 제4 도트(DT4b)의 값은 '255'일 수 있다. 제6 도트(DT6b)의 화소들의 계조 값들은 모두 '0'일 수 있고, 따라서 제6 도트(DT6b)의 값은 '0'일 수 있다.In the second image frame IMF2, the fifth dot DT5b and the fourth dot DT4b do not constitute characters and display white, and the sixth dot DT6b constitute characters and display black. . All grayscale values of the pixels of the fifth dot DT5b may be '255', and thus the value of the fifth dot DT5b may be '255'. Grayscale values of the fourth pixel DT4b, fifth pixel DT5b, and sixth pixel DT6b of the fourth dot DT4b may all be '255', and thus the value of the fourth dot DT4b is It can be '255'. All grayscale values of the pixels of the sixth dot DT6b may be '0', and thus the value of the sixth dot DT6b may be '0'.

제2 영상 프레임(IMF2)에서, 제4 도트(DT4b)는 문자의 가장자리에 해당하는 제6 도트(DT6b)에 접하는 도트이다. 제4 도트(DT4b)의 화소들(PX4, PX5, PX6)은 제1 방향(DR1) 기준으로 동일 또는 유사한 비율로 제6 도트(DT6b)에 제2 방향(DR2)으로 접하기 때문에, RGB-스트라이프 구조에서 제2 영상 프레임(IMF2)을 표시하는데 특별한 문제가 없다.In the second image frame IMF2, the fourth dot DT4b is in contact with the sixth dot DT6b corresponding to the edge of the character. Since the pixels PX4, PX5, and PX6 of the fourth dot DT4b contact the sixth dot DT6b in the second direction DR2 at the same or similar ratio with respect to the first direction DR1, RGB- There is no particular problem in displaying the second image frame IMF2 in the stripe structure.

도 15는 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.15 is a diagram for explaining a case in which a second image frame is displayed without correction in an S-stripe structure.

도 15를 참조하여 제2 영상 프레임(IMF2)이 도 1의 표시 장치(10)의 화소부(14)에서 표시되는 경우를 설명한다.Referring to FIG. 15 , a case in which the second image frame IMF2 is displayed in the pixel unit 14 of the display device 10 of FIG. 1 will be described.

화소부(14)에서, 제5 도트(DT5)는 제4 도트(DT4)에 제2 방향(DR2)으로 인접한다. 제6 도트(DT6)는 제4 도트(DT4)에 제2 방향(DR2)의 반대 방향으로 인접한다.In the pixel unit 14 , the fifth dot DT5 is adjacent to the fourth dot DT4 in the second direction DR2 . The sixth dot DT6 is adjacent to the fourth dot DT4 in a direction opposite to the second direction DR2 .

제4 도트(DT4)는 제4 화소(PX4), 제5 화소(PX5), 및 제6 화소(PX6)를 포함하고, 제6 화소(PX6)는 제4 화소(PX4) 및 제5 화소(PX5)로부터 제1 방향(DR1)에 위치하고, 제4 화소(PX4)는 제5 화소(PX5)로부터 제2 방향(DR2)에 위치할 수 있다.The fourth dot DT4 includes the fourth pixel PX4 , the fifth pixel PX5 , and the sixth pixel PX6 , and the sixth pixel PX6 includes the fourth pixel PX4 and the fifth pixel ( The fourth pixel PX4 may be positioned in the first direction DR1 from the PX5 , and the fourth pixel PX4 may be positioned in the second direction DR2 from the fifth pixel PX5 .

제2 영상 프레임(IMF2)에서, 제5 도트(DT5) 및 제4 도트(DT4)는 문자를 구성하지 않아서 백색을 표시하고, 제6 도트(DT6)는 문자를 구성하여 흑색을 표시할 수 있다. 제5 도트(DT5)의 화소들의 계조 값들은 모두 '255'일 수 있고, 따라서 제5 도트(DT5)의 값은 '255'일 수 있다. 제4 도트(DT4)의 제4 화소(PX4), 제5 화소(PX5), 및 제6 화소(PX6)의 계조 값들은 모두 '255'일 수 있고, 따라서 제4 도트(DT4)의 값은 '255'일 수 있다. 제6 도트(DT6)의 화소들의 계조 값들은 모두 '0'일 수 있고, 따라서 제6 도트(DT6)의 값은 '0'일 수 있다.In the second image frame IMF2, the fifth dot DT5 and the fourth dot DT4 do not constitute characters and display white, and the sixth dot DT6 constitute characters and display black. . All grayscale values of the pixels of the fifth dot DT5 may be '255', and thus the value of the fifth dot DT5 may be '255'. Grayscale values of the fourth pixel PX4 , fifth pixel PX5 , and sixth pixel PX6 of the fourth dot DT4 may all be '255', and thus the value of the fourth dot DT4 is It can be '255'. All grayscale values of the pixels of the sixth dot DT6 may be '0', and thus the value of the sixth dot DT6 may be '0'.

도 14의 경우와 달리, 제4 화소(PX4)와 제6 도트(DT6) 간의 거리와 제5 화소(PX5)와 제6 도트(DT6) 간의 거리는 서로 다르다. 즉, 제5 화소(PX5)와 제6 도트(DT6) 간의 거리가 제4 화소(PX4)와 제6 도트(DT6) 간의 거리에 비해 더 짧다. 따라서, 사용자에게는 문자의 상부 가장자리에서 제5 화소(PX5)의 제2 색상(C2)이 제1 방향(DR1)으로 연장되는 줄무늬가 시인될 수도 있다(색띔 문제).Unlike the case of FIG. 14 , a distance between the fourth pixel PX4 and the sixth dot DT6 is different from a distance between the fifth pixel PX5 and the sixth dot DT6 . That is, the distance between the fifth pixel PX5 and the sixth dot DT6 is shorter than the distance between the fourth pixel PX4 and the sixth dot DT6. Accordingly, a stripe extending in the first direction DR1 of the second color C2 of the fifth pixel PX5 may be recognized by the user at the upper edge of the character (color blinding problem).

반면에, 도 8을 참조하면, 제4 도트(DT4b')에 대응하는 화소부(14)의 제4 도트에서는 제4 화소와 제6 도트 간의 거리가 제5 화소와 제6 도트 간의 거리에 비해 더 짧다. 따라서, 사용자에게는 문자의 하부 가장자리에서 제4 화소의 제1 색상(C1)이 제1 방향(DR1)으로 연장되는 줄무늬가 시인될 수도 있다.On the other hand, referring to FIG. 8 , in the fourth dot of the pixel unit 14 corresponding to the fourth dot DT4b', the distance between the fourth pixel and the sixth dot is greater than the distance between the fifth pixel and the sixth dot. shorter Accordingly, a stripe extending in the first direction DR1 of the first color C1 of the fourth pixel may be recognized by the user at the lower edge of the character.

도 16은 본 발명의 제2 실시예에 다른 계조 보정부를 설명하기 위한 도면이고, 도 17은 제2 영상 프레임이 제2 실시예의 계조 보정부에 의해 보정된 제4 영상 프레임을 설명하기 위한 도면이다.FIG. 16 is a diagram for explaining a grayscale compensator according to the second embodiment of the present invention, and FIG. 17 is a diagram for explaining a fourth image frame in which the second image frame is corrected by the grayscale compensator of the second embodiment. .

도 16을 참조하면, 제2 실시예의 계조 보정부(15b)는 제2 도트 검출부(210), 및 제2 도트 변환부(220)를 포함할 수 있다.Referring to FIG. 16 , the gray level corrector 15b of the second embodiment may include a second dot detector 210 and a second dot converter 220 .

제2 도트 검출부(210)는 제4 내지 제6 도트들(DT4, DT5, DT6)에 대한 계조 값들(G41, G42, G43, G51, G52, G53, G61, G62, G63)에 기초하여 제4 도트(DT4)가 제2 영상 프레임(IMF2)에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호(2DS)를 출력할 수 있다.The second dot detector 210 detects the fourth to sixth dots based on the grayscale values G41 , G42 , G43 , G51 , G52 , G53 , G61 , G62 , and G63 of the fourth to sixth dots DT4 , DT5 , and DT6 . When the dot DT4 is determined to be a dot contacting an edge of an object included in the second image frame IMF2, the second detection signal 2DS may be output.

예를 들어, 제2 도트 검출부(210)는 제4 내지 제6 도트들(DT4, DT5, DT6)에 대한 계조 값들(G41, G42, G43, G51, G52, G53, G61, G62, G63)에 기초하여 제4 도트(DT4)의 가장자리 값이 임계 값 이상인 경우 제2 검출 신호(2DS)를 출력할 수 있다.For example, the second dot detector 210 determines grayscale values G41, G42, G43, G51, G52, G53, G61, G62, and G63 for the fourth to sixth dots DT4, DT5, and DT6. Based on this, when the edge value of the fourth dot DT4 is equal to or greater than the threshold value, the second detection signal 2DS may be output.

한 실시예에 따르면, 제2 도트 검출부(210)는 제2 방향(DR2)을 열 방향으로 하는 단일 열의 프리윗 마스크를 제4 내지 제6 도트들(DT4, DT5, DT6)에 적용하여, 제4 도트(DT4)의 가장자리 값을 계산할 수 있다. 예를 들어, 단일 열의 프리윗 마스크는 다음 수학식 15에 해당할 수 있다.According to an exemplary embodiment, the second dot detector 210 applies a prewit mask of a single column having the second direction DR2 as a column direction to the fourth to sixth dots DT4 , DT5 , and DT6 to detect the first The edge value of 4 dots (DT4) can be calculated. For example, a single-column prewit mask may correspond to Equation 15 below.

[수학식 15][Equation 15]

Figure 112018058856869-pat00005
Figure 112018058856869-pat00005

수학식 15에서 2행 1열의 '0'은 판별 대상 도트의 값에 곱해질 수 있고, 1행 1열의 '1'은 판별 대상 도트의 제2 방향(DR2)에 인접한 도트의 값에 곱해질 수 있고, 3행 1열의 '-1'은 판별 대상 도트의 제2 방향(DR2)의 반대 방향에 인접한 도트의 값에 곱해질 수 있다. 곱해진 값들의 합산 값이 판별 대상 도트의 가장자리 값에 해당할 수 있다. 여기서 가장자리 값이 음수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 하강하는 추세임을 의미한다. 또한, 가장자리 값이 양수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 상승하는 추세임을 의미한다. In Equation 15, '0' in the second row, column 1 can be multiplied by the value of the discrimination target dot, and '1' in the first row, column 1 can be multiplied by the value of the dot adjacent to the discrimination target dot in the second direction (DR2). '-1' in row 3 and column 1 may be multiplied by a value of a dot adjacent to the discrimination target dot in a direction opposite to the second direction DR2. The sum of the multiplied values may correspond to the edge value of the dot to be determined. Here, when the edge value is a negative number, it means that the grayscale value tends to fall in the second direction DR2 with the dot to be determined as a boundary. In addition, when the edge value is a positive number, it means that the grayscale value tends to increase in the second direction DR2 with the dot to be determined as a boundary.

예를 들어, 도 8, 14, 및 15를 참조하여, 제5 도트(DT5)가 판별 대상 도트에 해당하는 경우를 설명한다. 제5 도트(DT5)의 값은 '255'이고, 제5 도트(DT5)의 제2 방향(DR2)에 위치한 도트의 값은 '255'이고, 제4 도트(DT4)의 값은 '255'이다. 따라서, 제5 도트(DT5)를 판별 대상 도트로 하여 수학식 15를 적용하는 경우, 제5 도트(DT5)의 가장자리 값은 '0'이 된다.For example, with reference to FIGS. 8, 14, and 15, the case where the fifth dot DT5 corresponds to the discrimination target dot will be described. The value of the fifth dot DT5 is '255', the value of the dot located in the second direction DR2 of the fifth dot DT5 is '255', and the value of the fourth dot DT4 is '255'. am. Accordingly, when Equation 15 is applied with the fifth dot DT5 as the discrimination target dot, the edge value of the fifth dot DT5 becomes '0'.

또한 예를 들어, 도 8, 14, 및 15를 참조하여, 제4 도트(DT4)가 판별 대상 도트에 해당하는 경우를 설명한다. 제4 도트(DT4)의 값은 '255'이고, 제5 도트(DT5)의 값은 '255'이고, 제6 도트(DT6)의 값은 '0'이다. 따라서, 제4 도트(DT4)를 판별 대상 도트로 하여 수학식 15를 적용하는 경우, 제4 도트(DT4)의 가장자리 값은 '255'가 된다.Also, for example, with reference to FIGS. 8, 14, and 15, the case where the fourth dot DT4 corresponds to the discrimination target dot will be described. The value of the fourth dot DT4 is '255', the value of the fifth dot DT5 is '255', and the value of the sixth dot DT6 is '0'. Accordingly, when Equation 15 is applied with the fourth dot DT4 as the discrimination target dot, the edge value of the fourth dot DT4 becomes '255'.

또한 예를 들어, 도 8, 14, 및 15를 참조하여, 제6 도트(DT6)가 판별 대상 도트에 해당하는 경우를 설명한다. 제6 도트(DT6)의 값은 '0'이고, 제4 도트(DT4)의 값은 '255'이고, 제6 도트(DT6)에 제2 방향(DR2)의 반대 방향으로 접한 도트의 값은 '255'이다. 따라서, 제6 도트(DT6)를 판별 대상 도트로 하여 수학식 15를 적용하는 경우, 제6 도트(DT6)의 가장자리 값은 '0'이 된다. Also, for example, with reference to FIGS. 8, 14, and 15, the case where the sixth dot DT6 corresponds to the discrimination target dot will be described. The value of the sixth dot DT6 is '0', the value of the fourth dot DT4 is '255', and the value of the dot contacting the sixth dot DT6 in the opposite direction to the second direction DR2 is It is '255'. Accordingly, when Equation 15 is applied with the sixth dot DT6 as the discrimination target dot, the edge value of the sixth dot DT6 becomes '0'.

한 실시예에 따르면, 제2 도트 검출부(210)는 판별 대상 도트의 가장자리 값이 임계 값 이상인 경우, 판별 대상 도트가 객체의 가장자리에 접하는 도트에 해당함으로 판별하여 제2 검출 신호(2DS)를 출력할 수 있다.According to an embodiment, when the edge value of the discrimination target dot is equal to or greater than the threshold value, the second dot detector 210 determines that the discrimination target dot corresponds to a dot contacting the edge of the object and outputs the second detection signal 2DS. can do.

예를 들어, 임계 값은 도트 값의 최대 값의 70%로 미리 정해질 수 있다. 이러한 경우, 도트 값의 최대 값이 255이면, 임계 값은 178이 된다. 도트들(DT4, DT5, DT6) 중 제4 도트(DT4)만 가장자리 값의 절대 값이 178을 초과한다. 따라서, 제2 도트 검출부(210)는 도트들(DT4, DT5, DT6) 중 제4 도트(DT4)에 대해서만 제2 검출 신호(2DS)를 출력할 수 있다.For example, the threshold value may be predetermined as 70% of the maximum value of the dot value. In this case, if the maximum value of the dot value is 255, the threshold value becomes 178. Among the dots DT4 , DT5 , and DT6 , the absolute value of the edge value of only the fourth dot DT4 exceeds 178 . Accordingly, the second dot detector 210 may output the second detection signal 2DS only for the fourth dot DT4 among the dots DT4 , DT5 , and DT6 .

한 실시예에 따르면, 제2 검출 신호(2DS)는 가장자리 값의 부호를 정보로 포함할 수 있다.According to an embodiment, the second detection signal 2DS may include the sign of the edge value as information.

수학식 15의 마스크는 수학식 5, 수학식 6, 수학식 7, 수학식 8, 수학식 9 등과 같이 변형될 수 있다. 중복된 설명은 생략한다.The mask of Equation 15 may be modified as in Equation 5, Equation 6, Equation 7, Equation 8, Equation 9, and the like. Redundant explanations are omitted.

제2 도트 변환부(220)는 제2 검출 신호(2DS)가 입력된 경우에, 제2 검출 신호(2DS)에 기초하여 제4 화소(PX4)에 대응하는 제4 계조 값(G41) 및 제5 화소(PX5)에 대응하는 제5 계조 값(G42) 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성할 수 있다.When the second detection signal 2DS is input, the second dot converter 220 generates a fourth grayscale value G41 corresponding to the fourth pixel PX4 and a second grayscale value G41 based on the second detection signal 2DS. A third corrected grayscale value may be generated by selecting one of the fifth grayscale values G42 corresponding to the 5 pixels PX5 and decreasing the selected grayscale value.

전술한 바와 같이, 제2 검출 신호(2DS)는 가장자리 값의 부호를 정보로 포함할 수 있다. 예를 들어 수학식 15의 마스크가 이용된 경우, 전술한 바와 같이, 가장자리 값이 음수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 하강하는 추세임을 의미한다. 또한, 가장자리 값이 양수인 경우, 판별 대상 도트를 경계로 제2 방향(DR2)으로 계조 값이 상승하는 추세임을 의미한다. As described above, the second detection signal 2DS may include the sign of the edge value as information. For example, when the mask of Equation 15 is used, as described above, when the edge value is a negative number, it means that the grayscale value tends to decrease in the second direction DR2 with the dot to be determined as a boundary. In addition, when the edge value is a positive number, it means that the grayscale value tends to increase in the second direction DR2 with the dot to be determined as a boundary.

전술한 제4 도트(DT4)의 가장자리 값은 '255'로써, 양수이다. 따라서, 제2 도트 변환부(220)는 제2 검출 신호(2DS)를 기초로 제4 도트(DT4)와 제6 도트(DT6)의 경계 영역이 객체의 가장자리 임을 인식할 수 있다. 이러한 경우, 제2 도트 변환부(220)는 제5 화소(PX5)에 대응하는 제5 계조 값(G42)을 선택하고, 제5 계조 값(G42)을 감소시킴으로써 제3 보정 계조 값(G42')을 생성할 수 있다. 제2 도트 변환부(220)가 제5 계조 값(G42)을 감소시켜 제3 보정 계조 값(G42')을 생성한 경우, 데이터 구동부(12)는 제3 보정 계조 값(G42')에 대응하는 데이터 전압을 제5 화소(PX5)로 공급할 수 있다.The edge value of the aforementioned fourth dot DT4 is '255', which is a positive number. Accordingly, the second dot converter 220 may recognize that the boundary area between the fourth dot DT4 and the sixth dot DT6 is the edge of the object based on the second detection signal 2DS. In this case, the second dot converter 220 selects the fifth grayscale value G42 corresponding to the fifth pixel PX5 and reduces the fifth grayscale value G42 to thereby reduce the third corrected grayscale value G42'. ) can be created. When the second dot converter 220 reduces the fifth grayscale value G42 to generate the third corrected grayscale value G42', the data driver 12 corresponds to the third corrected grayscale value G42'. The data voltage to be applied may be supplied to the fifth pixel PX5.

예를 들어, 제3 보정 계조 값(G42')은 선택된 제5 계조 값(G42)을 20% 감소시킨 계조 값일 수 있다. 감소량은 표시 장치(10)의 사양에 따라 달리 정해질 수 있다.For example, the third corrected grayscale value G42' may be a grayscale value obtained by reducing the selected fifth grayscale value G42 by 20%. The reduction amount may be determined differently according to specifications of the display device 10 .

화소부(14)에 도 15의 제2 영상 프레임(IMF2)이 적용된 경우와 도 17의 제4 영상 프레임(IMF4)이 적용된 경우를 비교해보면, S-스트라이프 구조에서 제5 화소(PX5)에 의한 색띔 문제가 완화될 수 있음을 확인할 수 있다.Comparing the case where the second image frame IMF2 of FIG. 15 is applied to the pixel unit 14 and the case where the fourth image frame IMF4 of FIG. 17 is applied, in the S-stripe structure, the It can be confirmed that the color blinding problem can be alleviated.

도 8의 도트들(DT4b', DT5b', DT6b')을 참조하면, 제2 도트 검출부(210)는 제4 내지 제6 도트들에 대해서, 판별 대상 도트가 제4 도트일 때, 가장자리 값이 음수임을 정보로 갖는 제2 검출 신호(2DS)를 출력할 것이다. 따라서, 제2 도트 변환부(220)는 제2 검출 신호(2DS)를 기초로 제4 도트와 제5 도트의 경계 영역이 객체의 가장자리 임을 인식할 수 있다. 이러한 경우, 제2 도트 변환부(220)는 제4 화소에 대응하는 제4 계조 값을 선택하고, 제4 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성할 수 있다. 제2 도트 변환부(220)가 제4 계조 값을 감소시켜 제3 보정 계조 값을 생성한 경우, 데이터 구동부(12)는 제3 보정 계조 값에 대응하는 데이터 전압을 제4 화소로 공급할 수 있다.Referring to the dots DT4b', DT5b', and DT6b' of FIG. 8 , the second dot detection unit 210 determines, for the fourth to sixth dots, when the discrimination target dot is the fourth dot, the edge value The second detection signal 2DS having information that the number is negative will be output. Accordingly, the second dot converter 220 may recognize that the boundary area between the fourth dot and the fifth dot is the edge of the object based on the second detection signal 2DS. In this case, the second dot converter 220 may generate a third corrected grayscale value by selecting a fourth grayscale value corresponding to the fourth pixel and decreasing the fourth grayscale value. When the second dot converter 220 generates the third corrected grayscale value by reducing the fourth grayscale value, the data driver 12 may supply the data voltage corresponding to the third corrected grayscale value to the fourth pixel. .

도 18은 본 발명의 제3 실시예에 따른 계조 보정부를 설명하기 위한 도면이다.18 is a diagram for explaining a gray level compensator according to a third embodiment of the present invention.

도 18의 계조 보정부(15c)는 도 11의 계조 보정부(15a) 및 도 16의 계조 보정부(15b)를 포함한다.The gray level correcting unit 15c of FIG. 18 includes the gray level correcting unit 15a of FIG. 11 and the gray level correcting unit 15b of FIG. 16 .

이러한 경우, 제2 영상 프레임(IMF2)에 대해서 제1 도트 검출부(110) 및 제1 도트 변환부(120)에 의한 보정이 먼저 수행될 것인지, 제2 도트 검출부(210) 및 제2 도트 변환부(220)에 의한 보정이 먼저 수행될 것인지가 문제될 수 있다.In this case, whether correction by the first dot detection unit 110 and the first dot conversion unit 120 is performed first for the second image frame IMF2 is determined by the second dot detection unit 210 and the second dot conversion unit. It may be questioned whether the correction by 220 will be performed first.

도 7 및 8을 참조하면, 프로세서(9)가 안티-에일리어싱 폰트를 사용하여 제2 영상 프레임(IMF2)을 구성하는 경우, 제1 방향(DR1)으로 계조 값들의 순차적인 변화가 있음을 확인할 수 있다.Referring to FIGS. 7 and 8 , when the processor 9 constructs the second image frame IMF2 using an anti-aliasing font, it can be seen that there is a sequential change in grayscale values in the first direction DR1. there is.

따라서, 한 실시예에 따르면, 제1 도트 검출부(110) 및 제1 도트 변환부(120)에 의한 보정이 먼저 수행됨으로써, 주된 방향인 제1 방향(DR1)으로 보정이 먼저 수행될 수 있다. 제1 방향(DR1)은 문장에서 문자가 나열되는 방향일 수 있다.Therefore, according to one embodiment, correction by the first dot detection unit 110 and the first dot conversion unit 120 is performed first, so that correction may be performed first in the first direction DR1, which is the main direction. The first direction DR1 may be a direction in which characters are arranged in a sentence.

하지만 다른 실시예에서, 에일리어싱 문제의 해결보다 색띔 문제의 해결을 더 중요시하는 경우, 제2 도트 검출부(210) 및 제2 도트 변환부(220)에 의한 보정이 먼저 수행될 수도 있다.However, in another embodiment, when the solution of the discoloration problem is more important than the solution of the aliasing problem, correction by the second dot detector 210 and the second dot converter 220 may be performed first.

도 19는 도 8의 제7 내지 제10 도트들을 확대하여 도시한 도면이다.FIG. 19 is an enlarged view of seventh to tenth dots of FIG. 8 .

제7 도트(DT7b)는 제7 화소(PX7b), 제8 화소(PX8b), 및 제9 화소(PX9b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제7 화소(PX7b)에 계조 값 '50'을 제공하고, 제8 화소(PX8b)에 계조 값 '100'을 제공하고, 제9 화소(PX9b)에 계조 값 '200'을 제공할 수 있다.The seventh dot DT7b may include a seventh pixel PX7b, an eighth pixel PX8b, and a ninth pixel PX9b. For example, the processor 9 provides a grayscale value of '50' to the seventh pixel PX7b and a grayscale value of '100' to the eighth pixel PX8b in the second image frame IMF2. A grayscale value of '200' may be provided to the 9 pixels PX9b.

제8 도트(DT8b)는 제7 도트(DT7b)에 제1 방향(DR1)으로 인접하고, 제10 화소(PX10b), 제11 화소(PX11b), 및 제12 화소(PX12b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제10 화소(PX10b), 제11 화소(PX11b), 및 제12 화소(PX12b)에 계조 값들 '255'를 제공할 수 있다.The eighth dot DT8b is adjacent to the seventh dot DT7b in the first direction DR1 and may include a tenth pixel PX10b, an eleventh pixel PX11b, and a twelfth pixel PX12b. . For example, the processor 9 may provide grayscale values of '255' to the tenth pixel PX10b, the eleventh pixel PX11b, and the twelfth pixel PX12b in the second image frame IMF2.

제9 도트(DT9b)는 제7 도트(DT7b)에 제2 방향(DR2)의 반대 방향으로 인접하고, 제13 화소(PX13b), 제14 화소(PX14b), 및 제15 화소(PX15b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제13 화소(PX13b)에 계조 값 '50'을 제공하고, 제14 화소(PX14b)에 계조 값 '100'을 제공하고, 제15 화소(PX15b)에 계조 값 '200'을 제공할 수 있다.The ninth dot DT9b is adjacent to the seventh dot DT7b in a direction opposite to the second direction DR2 and includes the thirteenth pixel PX13b, the fourteenth pixel PX14b, and the fifteenth pixel PX15b. can do. For example, the processor 9 provides a grayscale value of '50' to the thirteenth pixel PX13b in the second image frame IMF2, provides a grayscale value of '100' to the fourteenth pixel PX14b, and A grayscale value of '200' may be provided to the 15 pixels PX15b.

제10 도트(DT10b)는 제9 도트(DT9b)에 제1 방향(DR1)으로 인접하고, 제16 화소(PX16b), 제17 화소(PX17b), 및 제18 화소(PX18b)를 포함할 수 있다. 예를 들어, 프로세서(9)는 제2 영상 프레임(IMF2)에서 제16 화소(PX16b), 제17 화소(PX17b), 및 제18 화소(PX18b)에 계조 값들 '255'를 제공할 수 있다.The tenth dot DT10b is adjacent to the ninth dot DT9b in the first direction DR1 and may include a sixteenth pixel PX16b, a seventeenth pixel PX17b, and an eighteenth pixel PX18b. . For example, the processor 9 may provide grayscale values '255' to the sixteenth pixel PX16b, the seventeenth pixel PX17b, and the eighteenth pixel PX18b in the second image frame IMF2.

도 19의 RGB-스트라이프 구조에서, 제1 방향(DR1)으로 휘도 변화가 순차적으로 발생하고, 제2 방향(DR2)으로 휘도가 일정하게 유지되기 때문에, 안티-에일리어싱 효과가 발휘될 수 있다.In the RGB-stripe structure of FIG. 19 , since the luminance changes sequentially in the first direction DR1 and the luminance is maintained constant in the second direction DR2 , an anti-aliasing effect can be exhibited.

도 20은 S-스트라이프 구조에서 제2 영상 프레임이 보정 없이 표시되는 경우를 설명하기 위한 도면이다.20 is a diagram for explaining a case in which a second image frame is displayed without correction in an S-stripe structure.

제7 도트(DT7)는 제7 화소(PX7), 제8 화소(PX8), 및 제9 화소(PX9)를 포함하고, 제9 화소(PX9)는 제7 화소(PX7) 및 제8 화소(PX8)로부터 제1 방향(DR1)에 위치하고, 제7 화소(PX7)는 제8 화소(PX8)로부터 제2 방향(DR2)에 위치할 수 있다.The seventh dot DT7 includes the seventh pixel PX7 , the eighth pixel PX8 , and the ninth pixel PX9 , and the ninth pixel PX9 includes the seventh pixel PX7 and the eighth pixel ( The seventh pixel PX7 may be positioned in the first direction DR1 from the PX8 , and the seventh pixel PX7 may be positioned in the second direction DR2 from the eighth pixel PX8 .

제8 도트(DT8)는 제7 도트(DT7)에 제1 방향(DR1)으로 인접하고, 제10 화소(PX10), 제11 화소(PX11), 및 제12 화소(PX12)를 포함하고, 제12 화소(PX12)는 제10 화소(PX10) 및 제11 화소(PX11)로부터 제1 방향(DR1)에 위치하고, 제10 화소(PX10)는 제11 화소(PX11)로부터 제2 방향(DR2)에 위치할 수 있다.The eighth dot DT8 is adjacent to the seventh dot DT7 in the first direction DR1 and includes the tenth pixel PX10 , the eleventh pixel PX11 , and the twelfth pixel PX12 . The twelfth pixel PX12 is located in the first direction DR1 from the tenth pixel PX10 and the eleventh pixel PX11, and the tenth pixel PX10 is located in the second direction DR2 from the eleventh pixel PX11. can be located

제9 도트(DT9)는 제7 도트(DT7)에 제2 방향(DR2)의 반대 방향으로 인접하고, 제13 화소(PX13), 제14 화소(PX14), 및 제15 화소(PX15)를 포함하고, 제15 화소(PX15)는 제13 화소(PX13) 및 제14 화소(PX14)로부터 제1 방향(DR1)에 위치하고, 제13 화소(PX13)는 제14 화소(PX14)로부터 제2 방향(DR2)에 위치할 수 있다.The ninth dot DT9 is adjacent to the seventh dot DT7 in a direction opposite to the second direction DR2 and includes the thirteenth pixel PX13 , the fourteenth pixel PX14 , and the fifteenth pixel PX15 . The 15th pixel PX15 is located in the first direction DR1 from the 13th pixel PX13 and the 14th pixel PX14, and the 13th pixel PX13 is located in the second direction (DR1) from the 14th pixel PX14. DR2) may be located.

제10 도트(DT10)는 제9 도트(DT9)에 제1 방향(DR1)으로 인접하고, 제16 화소(PX16), 제17 화소(PX17), 및 제18 화소(PX18)를 포함하고, 제18 화소(PX18)는 제16 화소(PX16) 및 제17 화소(PX17)로부터 제1 방향(DR1)에 위치하고, 제16 화소(PX16)는 제17 화소(PX17)로부터 제2 방향(DR2)에 위치할 수 있다.The tenth dot DT10 is adjacent to the ninth dot DT9 in the first direction DR1, includes the sixteenth pixel PX16, the seventeenth pixel PX17, and the eighteenth pixel PX18, and The 18 pixels PX18 are positioned in the first direction DR1 from the sixteenth pixel PX16 and the seventeenth pixel PX17, and the sixteenth pixel PX16 is positioned in the second direction DR2 from the seventeenth pixel PX17. can be located

도 20의 S-스트라이프 구조에서, 제2 영상 프레임(IMF2)의 계조 값들이 보정없이 적용되는 경우, 제1 방향(DR1) 및/또는 제2 방향(DR2)으로 휘도 변화가 불규칙하게 되어, 안티-에일리어싱 효과가 적절히 발휘될 수 없다.In the S-stripe structure of FIG. 20 , when the grayscale values of the second image frame IMF2 are applied without correction, the luminance change in the first direction DR1 and/or the second direction DR2 becomes irregular, resulting in anti -An aliasing effect cannot be exhibited properly.

또한, 계조 값들 '50'이 제공되는 제7 화소(PX7) 및 제14 화소(PX13)에 비해 계조 값들 '100'이 제공되는 제8 화소(PX8) 및 제14 화소(PX14)에서 제2 색상(C2)에 대한 색띔 현상이 발생할 수도 있다. 이러한 색띔 현상은 서로 동일한 계조 값에 대하여 제2 색상(C2)의 휘도가 제1 색상(C1)의 휘도에 비해 높은 경우, 더 강하게 발생할 수도 있다. 예를 들어, 제2 색상(C2)은 녹색이고, 제1 색상(C1)은 적색일 수 있다.In addition, the second color in the eighth pixel PX8 and the fourteenth pixel PX14 provided with grayscale values of '100' compared to the seventh pixel PX7 and the fourteenth pixel PX13 provided with grayscale values of '50'. A discoloration phenomenon may occur for (C2). This color blinding phenomenon may occur more strongly when the luminance of the second color C2 is higher than that of the first color C1 for the same grayscale value. For example, the second color C2 may be green and the first color C1 may be red.

도 21은 본 발명의 제4 실시예에 다른 계조 보정부를 설명하기 위한 도면이고, 도 22는 제2 영상 프레임이 제4 실시예의 계조 보정부에 의해 일부 보정된 제5 부분 영상 프레임을 설명하기 위한 도면이다.21 is a diagram for explaining a grayscale compensator according to a fourth embodiment of the present invention, and FIG. 22 is a diagram for explaining a fifth partial image frame in which a second image frame is partially corrected by the grayscale compensator of the fourth embodiment. it is a drawing

도 21을 참조하면, 계조 보정부(15d)는 제3 도트 변환부(320)를 포함할 수 있다. 계조 보정부(15d)와 제3 도트 변환부(320)는 서로 동일한 구성요소를 지칭할 수도 있다.Referring to FIG. 21 , the gray level correction unit 15d may include a third dot conversion unit 320 . The gray level corrector 15d and the third dot converter 320 may refer to the same component.

다른 실시예들과 달리, 계조 보정부(15d)는 별도의 도트 검출부를 포함하지 않을 수 있다. 즉, 제4 실시예의 계조 보정부(15d)는 가장자리 도트 검출 과정을 거치지 않고, 모든 도트들에 대해서 계조 보정을 실시할 수 있다. 다만, 이하 수학식이 적용될 수 없는 최외곽 몇몇 도트들에 대해서는 계조 보정이 실시되지 않을 수도 있다.Unlike other embodiments, the gray level correction unit 15d may not include a separate dot detection unit. That is, the gradation corrector 15d of the fourth embodiment can perform gradation correction on all dots without going through the edge dot detection process. However, grayscale correction may not be performed for some outermost dots to which the following equation cannot be applied.

계조 보정부(15d)는 제8 내지 제10 도트들(DT8, DT9, DT10)의 동일한 색상의 계조 값들(G71, G72, G73, G81, G82, G83, G91, G92, G93, G101, G102, G103)에 기초하여 제7 도트(DT7)의 각 색상(C1, C2, C3)에 대한 보정 계조 값들(G71', G72', G73')을 생성할 수 있다.The gradation compensator 15d adjusts the gradation values (G71, G72, G73, G81, G82, G83, G91, G92, G93, G101, G102, Based on G103), correction grayscale values G71', G72', and G73' for each color C1, C2, and C3 of the seventh dot DT7 may be generated.

계조 보정부(15d)는, 제1 색상(C1)에 대하여, 제7 화소(PX7), 제10 화소(PX10), 제13 화소(PX13), 및 제16 화소(PX16)의 계조 값들(G71, G81, G91, G101)에 기초하여 제4 보정 계조 값(G71')을 생성할 수 있다. 또한 계조 보정부(15d)는, 제2 색상(C2)에 대하여, 제8 화소(PX8), 제11 화소(PX11), 제14 화소(PX14), 및 제17 화소(PX17)의 계조 값들(G72, G82, G92, G102)에 기초하여 제5 보정 계조 값(G72')을 생성할 수 있다. 또한 계조 보정부(15d)는, 제3 색상(C3)에 대하여, 제9 화소(PX9), 제12 화소(PX12), 제15 화소(PX15), 및 제18 화소(PX18)의 계조 값들(G73, G83, G93, G103)에 기초하여 제6 보정 계조 값(G73')을 생성할 수 있다.The grayscale compensator 15d determines the grayscale values G71 of the seventh pixel PX7 , the tenth pixel PX10 , the thirteenth pixel PX13 , and the sixteenth pixel PX16 with respect to the first color C1 . , G81, G91, G101), a fourth corrected grayscale value G71' may be generated. In addition, the grayscale compensator 15d determines the grayscale values of the eighth pixel PX8, the eleventh pixel PX11, the fourteenth pixel PX14, and the seventeenth pixel PX17 with respect to the second color C2 ( Based on G72, G82, G92, and G102), a fifth corrected grayscale value G72' may be generated. In addition, the gradation compensator 15d determines the gradation values of the ninth pixel PX9 , the twelfth pixel PX12 , the fifteenth pixel PX15 , and the eighteenth pixel PX18 with respect to the third color C3 ( Based on G73, G83, G93, and G103), a sixth correction grayscale value G73' may be generated.

데이터 구동부(12)는 제4 보정 계조 값(G71')에 대응하는 데이터 전압을 제7 화소(PX7)에 공급하고, 제5 보정 계조 값(G72')에 대응하는 데이터 전압을 상기 제8 화소(PX8)에 공급하고, 제6 보정 계조 값(G73')에 대응하는 데이터 전압을 제9 화소(PX9)에 공급할 수 있다.The data driver 12 supplies the data voltage corresponding to the fourth corrected grayscale value G71' to the seventh pixel PX7, and supplies the data voltage corresponding to the fifth corrected grayscale value G72' to the eighth pixel. (PX8) and the data voltage corresponding to the sixth correction grayscale value (G73') may be supplied to the ninth pixel (PX9).

예를 들어, 계조 보정부(15d)는 아래 수학식 16에 기초하여 제7 도트(DT7)에 대한 제4 내지 제6 보정 계조 값들(G71', G72', G73')을 생성할 수 있다.For example, the grayscale compensator 15d may generate fourth to sixth corrected grayscale values G71', G72', and G73' for the seventh dot DT7 based on Equation 16 below.

[수학식 16][Equation 16]

Figure 112018058856869-pat00006
Figure 112018058856869-pat00006

여기서, F1은 제7 도트(DT7)의 각 화소들(PX7, PX8, PX9)에 곱해지는 가중치이고, F2는 제8 도트(DT8)의 각 화소들(PX10, PX11, PX12)에 곱해지는 가중치이고, F3는 제9 도트(DT9)의 각 화소들(PX13, PX14, PX15)에 곱해지는 가중치이고, F4는 제10 도트(DT10)의 각 화소들(PX16, PX17, PX18)에 곱해지는 가중치일 수 있다. Here, F1 is a weight applied to each of the pixels PX7, PX8, and PX9 of the seventh dot DT7, and F2 is a weight applied to each of the pixels PX10, PX11, and PX12 of the eighth dot DT8. , F3 is a weight to be multiplied with each of the pixels PX13, PX14, and PX15 of the ninth dot DT9, and F4 is a weight to be multiplied with each of the pixels PX16, PX17, and PX18 of the tenth dot DT10. can be

한 실시예에 따르면, 수학식 16에서, F1의 크기가, F2, F3, 및 F4에 비해 클 수 있다. 즉, 자기 계조 비율(self-grayscale ratio)이 클 수 있다. 따라서, 제4 보정 계조 값(G71')을 생성함에 있어서 제7 화소(PX7)의 계조 값(G71)에 대한 가중치인 F1이 가장 크고, 제5 보정 계조 값(G72')을 생성함에 있어서 제8 화소(PX8)의 계조 값(G72)에 대한 가중치인 F1이 가장 크고, 제6 보정 계조 값(G73')을 생성함에 있어서 제9 화소(PX9)의 계조 값(G73)에 대한 가중치인 F1이 가장 클 수 있다.According to one embodiment, in Equation 16, the size of F1 may be greater than that of F2, F3, and F4. That is, the self-grayscale ratio may be large. Therefore, in generating the fourth corrected grayscale value G71', the weight F1 for the grayscale value G71 of the seventh pixel PX7 is the largest, and in generating the fifth corrected grayscale value G72', the weight F1 is the largest. The weight F1 for the grayscale value G72 of the 8th pixel PX8 is the largest, and the weight F1 for the grayscale value G73 of the ninth pixel PX9 is generated in generating the sixth correction grayscale value G73'. this may be the largest.

한 실시예에 따르면, 수학식 16에서 F1, F2, F3, 및 F4를 합산한 값은 1일 수 있다. 이때, 제품에 따라, F1, F2, F3, 및 F4는 20% 내외로 가변적으로 조정될 수 있다. 예를 들어, F1은 0.625, F2는 0.125, F3는 0.125, F4는 0.125로 정해질 수도 있다. 또한, 제품에 따라, F1은 0.5 이상 0.75 이하인 값이고, F2는 0.1 이상 0.15 이하인 값이고, F3는 0.1 이상 0.15 이하인 값이고, F4는 0.1 이상 0.15 이하인 값으로 정해질 수 있다.According to one embodiment, the sum of F1, F2, F3, and F4 in Equation 16 may be 1. At this time, depending on the product, F1, F2, F3, and F4 may be variably adjusted to around 20%. For example, F1 may be set to 0.625, F2 to 0.125, F3 to 0.125, and F4 to 0.125. In addition, depending on the product, F1 is a value of 0.5 or more and 0.75 or less, F2 is a value of 0.1 or more and 0.15 or less, F3 is a value of 0.1 or more and 0.15 or less, and F4 is a value of 0.1 or more and 0.15 or less.

당업자는 예시된 수치들을 적절히 조절하여 제품에 맞는 F1, F2, F3, 및 F4의 값들을 결정할 수 있다. A person skilled in the art can determine the values of F1, F2, F3, and F4 suitable for the product by appropriately adjusting the exemplified numerical values.

예를 들어, 제4 보정 계조 값(G71')은 아래 수학식 17과 같이 계산될 수 있다.For example, the fourth corrected grayscale value G71' may be calculated as shown in Equation 17 below.

[수학식 17][Equation 17]

0.625*50 + 0.125*255 + 0.125*50 + 0.125*255 = 101.250.625*50 + 0.125*255 + 0.125*50 + 0.125*255 = 101.25

여기서 소수점 이하의 값을 버리는 경우, 제4 보정 계조 값(G71')은 '101'이 될 수 있다.Here, when values below the decimal point are discarded, the fourth corrected grayscale value G71' may be '101'.

예를 들어, 제5 보정 계조 값(G72')은 아래 수학식 18과 같이 계산될 수 있다.For example, the fifth corrected grayscale value G72' may be calculated as shown in Equation 18 below.

[수학식 18][Equation 18]

0.625*100 + 0.125*255 + 0.125*100 + 0.125*255 = 138.750.625*100 + 0.125*255 + 0.125*100 + 0.125*255 = 138.75

여기서 소수점 이하의 값을 버리는 경우, 제5 보정 계조 값(G72')은 '138'이 될 수 있다.Here, when values below the decimal point are discarded, the fifth corrected grayscale value G72' may be '138'.

예를 들어, 제6 보정 계조 값(G73')은 아래 수학식 19와 같이 계산될 수 있다.For example, the sixth corrected grayscale value G73' may be calculated as shown in Equation 19 below.

[수학식 19][Equation 19]

0.625*200 + 0.125*255 + 0.125*200 + 0.125*255 = 213.750.625*200 + 0.125*255 + 0.125*200 + 0.125*255 = 213.75

여기서 소수점 이하의 값을 버리는 경우, 제6 보정 계조 값(G73')은 '213'이 될 수 있다.Here, when a value below the decimal point is discarded, the sixth corrected grayscale value G73' may be '213'.

계산된 제4 내지 제6 보정 계조 값들(G71', G72', G73')은 보정전 계조 값들(G71, G72, G73)에 비해 서로 간의 차이가 감소함을 확인할 수 있다. 따라서, 도 20에서 발생하는 색띔 문제가 완화될 수 있다.It can be seen that the difference between the calculated fourth to sixth corrected grayscale values G71', G72', and G73' is reduced compared to the grayscale values before correction (G71, G72, and G73). Accordingly, the color blinding problem occurring in FIG. 20 can be alleviated.

또한, 계산된 제4 내지 제6 보정 계조 값들(G71', G72', G73')은 보정전 계조 값들(G71, G72, G73)에 비해서 고계조 방향으로 보정되는 것을 확인할 수 있다. 사람의 눈은 저계조의 변화보다 고계조의 변화에 덜 민감하기 때문에, 도 20에서 발생하는 색띔 문제가 더욱 완화될 수 있다.In addition, it can be seen that the calculated fourth to sixth corrected grayscale values G71', G72', and G73' are corrected in a higher grayscale direction than the grayscale values before correction (G71, G72, and G73). Since the human eye is less sensitive to a change in a high gray level than a change in a low gray level, the color blinding problem in FIG. 20 can be further alleviated.

도 22에서는 제2 영상 프레임(IMF2) 중 일부 도트, 즉 제7 도트(DT7)에 보정 계조 값들(G71', G72', G73')이 적용된 제5 부분 영상 프레임(IMF5p)이 도시된다. 다른 도트들(DT8, DT9, DT10, ...)에도 계조 보정부(15d)에 의해 동일한 처리가 수행될 수 있다. 계조 보정부(15d)에 의해 처리되는 데이터는 프로세서(9)에 의해 제공되는 제2 영상 프레임(IMF2)의 데이터에 의존하며, 이미 처리가 수행된 제5 부분 영상 프레임(IMF5p)의 데이터에는 독립적일 수 있다.22 shows a fifth partial image frame IMF5p to which correction grayscale values G71', G72', and G73' are applied to some dots, that is, the seventh dot DT7 of the second image frame IMF2. The same processing may be performed by the gradation correction unit 15d on the other dots DT8, DT9, DT10, .... The data processed by the grayscale corrector 15d depends on the data of the second image frame IMF2 provided by the processor 9 and is independent of the data of the already processed fifth partial image frame IMF5p. can be

한 실시예에 따르면, 계조 보정부(15d)는 제1 방향(DR1)에 대한 보정을 수행하기 위하여 수학식 16의 F3 및 F4를 0으로 설정할 수 있다. 예를 들어, F1=0.75, F2=0.25, F3=0, F4=0이 될 수 있다.According to an embodiment, the grayscale corrector 15d may set F3 and F4 of Equation 16 to 0 in order to perform correction in the first direction DR1. For example, F1 = 0.75, F2 = 0.25, F3 = 0, F4 = 0.

또한 다른 실시예에 따르면, 계조 보정부(15d)는 제2 방향(DR2)에 대한 보정을 수행하기 위하여 수학식 16의 F2 및 F4를 0으로 설정할 수 있다. 예를 들어, F1=0.75, F2=0, F3=0.25, F4=0이 될 수 있다.Also, according to another embodiment, the grayscale corrector 15d may set F2 and F4 of Equation 16 to 0 in order to perform correction for the second direction DR2. For example, F1 = 0.75, F2 = 0, F3 = 0.25, F4 = 0.

도 23은 도 1 및 4와 다른 S-스트라이프 구조에서 본 발명의 실시예들이 적용되는 경우를 설명하기 위한 도면이다.FIG. 23 is a diagram for explaining a case in which embodiments of the present invention are applied to an S-stripe structure different from those of FIGS. 1 and 4 .

도 23을 참조하면, 제1 도트(nDT)는 제1 화소(nPX1), 제2 화소(nPX2), 및 제3 화소(nPX3)를 포함하고, 제1 화소(nPX1)는 제2 화소(nPX2)로부터 제1 방향(DR1)에 위치하고, 제1 화소(nPX1) 및 제2 화소(nPX2)는 제3 화소(nPX3)로부터 제2 방향(DR2)에 위치할 수 있다.Referring to FIG. 23 , the first dot nDT includes a first pixel nPX1 , a second pixel nPX2 , and a third pixel nPX3 , and the first pixel nPX1 is the second pixel nPX2 . ) in the first direction DR1, and the first pixel nPX1 and the second pixel nPX2 may be positioned in the second direction DR2 from the third pixel nPX3.

즉, 도 23의 제1 도트(nDT)는 도 1의 제1 도트(DT1)에 비해 90도 기울어진 형태일 수 있다.That is, the first dot nDT of FIG. 23 may be inclined by 90 degrees compared to the first dot DT1 of FIG. 1 .

도 23의 실시예의 경우에도, 제1 도트(nDT)에 제1 방향(DR1)으로 인접한 제2 도트 및 제1 도트(nDT)에 제1 방향(DR1)의 반대 방향으로 인접한 제3 도트가 포함될 수 있다.23 , a second dot adjacent to the first dot nDT in the first direction DR1 and a third dot adjacent to the first dot nDT in a direction opposite to the first direction DR1 are included. can

도 23의 제1 도트(nDT)에 대해서도 도 1의 제1 도트(DT1)에 적용될 수 있는 모든 실시예들이 적용될 수 있다.All embodiments applicable to the first dot DT1 of FIG. 1 may be applied to the first dot nDT of FIG. 23 .

예를 들어, 계조 보정부는 제1 내지 제3 도트들의 계조 값들에 기초하여 제1 도트(nDT)가 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 제1 화소(nPX1)에 대응하는 제1 계조 값 및 제2 화소(nPX2)에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성할 수 있다.For example, when the grayscale corrector determines that the first dot nDT is the edge of an object included in the image frame based on the grayscale values of the first to third dots, the first pixel nPX1 corresponds to the first dot nDT. A first compensation grayscale value and a second compensation grayscale value may be generated based on the grayscale value and the second grayscale value corresponding to the second pixel nPX2 .

계조 보정부는 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 제1 도트(nDT)의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함할 수 있다.The grayscale compensator may include a first dot detector outputting a first detection signal when an edge value of the first dot nDT calculated based on grayscale values of the first to third dots is greater than or equal to a threshold value.

또한, 계조 보정부는 제1 검출 신호가 입력된 경우, 제1 계조 값을 제1 보정 계조 값으로 변환하고, 제2 계조 값을 제2 보정 계조 값으로 변환하며, 제1 보정 계조 값과 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 포함할 수도 있다.In addition, when the first detection signal is input, the grayscale corrector converts the first grayscale value into a first corrected grayscale value, converts the second grayscale value into a second corrected grayscale value, and converts the first corrected grayscale value into a second corrected grayscale value. The corrected grayscale values may include the same first dot converter.

반면에, 계조 보정부는 제1 검출 신호가 입력된 경우, 제1 계조 값을 제1 보정 계조 값으로 변환하고, 제2 계조 값을 제2 보정 계조 값으로 변환하며, 제1 계조 값 및 제2 계조 값을 합산한 값이 제1 보정 계조 값과 제2 보정 계조 값을 합산한 값과 동일한, 제1 도트 변환부를 포함할 수도 있다.On the other hand, when the first detection signal is input, the grayscale corrector converts the first grayscale value into a first corrected grayscale value, converts the second grayscale value into a second corrected grayscale value, and converts the first grayscale value and the second grayscale value into a second corrected grayscale value. The first dot conversion unit may include a sum of the grayscale values equal to a sum of the first corrected grayscale value and the second corrected grayscale value.

도 23의 실시예의 경우에도, 제4 도트에 제2 방향(DR2)으로 인접한 제5 도트 및 제4 도트에 제2 방향(DR2)의 반대 방향으로 인접한 제6 도트가 포함될 수 있다. 제4 도트는 제4 화소, 제5 화소, 및 제6 화소를 포함하고, 제6 화소는 제4 화소 및 제5 화소로부터 제1 방향(DR1)에 위치하고, 제4 화소는 제5 화소로부터 제2 방향(DR2)에 위치할 수 있다.23 , a fifth dot adjacent to the fourth dot in the second direction DR2 and a sixth dot adjacent to the fourth dot in a direction opposite to the second direction DR2 may be included. The fourth dot includes a fourth pixel, a fifth pixel, and a sixth pixel, the sixth pixel is located in the first direction DR1 from the fourth pixel and the fifth pixel, and the fourth pixel is located away from the fifth pixel. It may be located in two directions (DR2).

계조 보정부는 제4 내지 제6 도트들에 대한 계조 값들에 기초하여 제4 도트가 영상 프레임에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호를 출력하는 제2 도트 검출부를 포함할 수 있다.The grayscale corrector may include a second dot detector outputting a second detection signal when the fourth dot is determined to be a dot adjacent to an edge of an object included in the image frame based on the grayscale values of the fourth to sixth dots. can

또한, 계조 보정부는 제2 검출 신호가 입력된 경우에, 제2 검출 신호에 기초하여 제4 화소에 대응하는 제4 계조 값 및 상기 제5 화소에 대응하는 제5 계조 값 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성하는 제2 도트 변환부를 포함할 수 있다.The grayscale corrector selects one of a fourth grayscale value corresponding to the fourth pixel and a fifth grayscale value corresponding to the fifth pixel based on the second detection signal when the second detection signal is input; A second dot converter for generating a third corrected grayscale value by decreasing the selected grayscale value may be included.

이때, 제1 보정 계조 값 및 제2 보정 계조 값은 서로 동일할 수 있다.In this case, the first correction grayscale value and the second correction grayscale value may be equal to each other.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The drawings and detailed description of the present invention referred to so far are only examples of the present invention, which are only used for the purpose of explaining the present invention, but are used to limit the scope of the present invention described in the meaning or claims. It is not. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

9: 프로세서
10: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부
13: 주사 구동부
14: 화소부
15: 계조 보정부
DT1: 제1 도트
PX1: 제1 화소
PX2: 제2 화소
PX3: 제3 화소
9: Processor
10: display device
11: timing control unit
12: data driving unit
13: scan drive unit
14: pixel part
15: gradation corrector
DT1: first dot
PX1: first pixel
PX2: second pixel
PX3: third pixel

Claims (25)

제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제3 화소는 상기 제1 화소 및 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소는 상기 제2 화소로부터 상기 제1 방향에 수직인 제2 방향에 위치한, 제1 도트;
상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트;
상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트;
외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부;
상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및
상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함하는
표시 장치.
It includes a first pixel, a second pixel, and a third pixel, the third pixel is located in a first direction from the first pixel and the second pixel, the first pixel is located in the first direction from the second pixel a first dot located in a second direction perpendicular to the direction;
a second dot adjacent to the first dot in the first direction;
a third dot adjacent to the first dot in a direction opposite to the first direction;
a timing controller configured to receive grayscale values of the first to third dots of an image frame from an external processor;
When the first dot is determined as an edge of an object included in the image frame based on the grayscale values of the first to third dots, the first grayscale value corresponding to the first pixel and the first grayscale value corresponding to the second pixel a grayscale correction unit that generates a first and second corrected grayscale value based on the second grayscale value; and
A first data voltage corresponding to the first compensation grayscale value is supplied to the first pixel, a second data voltage corresponding to the second compensation grayscale value is supplied to the second pixel, and a third data voltage corresponding to the grayscale value is supplied. And a data driver supplying a third data voltage to the third pixel
display device.
제1 항에 있어서,
상기 계조 보정부는
상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함하는,
표시 장치.
According to claim 1,
The gray level correction unit
And a first dot detector outputting a first detection signal when an edge value of the first dot calculated based on the grayscale values of the first to third dots is equal to or greater than a threshold value.
display device.
제2 항에 있어서,
상기 계조 보정부는
상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함하는,
표시 장치.
According to claim 2,
The gray level correction unit
When the first detection signal is input, the first grayscale value is converted into the first corrected grayscale value, the second grayscale value is converted into the second corrected grayscale value, and the first corrected grayscale value and the first corrected grayscale value are converted. The second correction grayscale value is the same as each other, further comprising a first dot conversion unit,
display device.
제3 항에 있어서,
상기 제1 도트 변환부는 상기 제1 계조 값 및 상기 제2 계조 값의 평균 값을 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하는,
표시 장치.
According to claim 3,
wherein the first dot conversion unit sets an average value of the first grayscale value and the second grayscale value as the first corrected grayscale value and the second corrected grayscale value;
display device.
제3 항에 있어서,
서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고,
상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고,
상기 제1 가중치는 상기 제2 가중치보다 작은,
표시 장치.
According to claim 3,
For the same grayscale value, the luminance of the first pixel is lower than that of the second pixel;
The first dot converter sums a value obtained by applying a first weight to the first grayscale value and a value obtained by applying a second weight to the second grayscale value, and sets the first corrected grayscale value and the second corrected grayscale value, ,
The first weight is less than the second weight,
display device.
제3 항에 있어서,
서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 높고,
상기 제1 도트 변환부는 상기 제1 계조 값에 제1 가중치를 적용한 값과 상기 제2 계조 값에 제2 가중치를 적용한 값을 합산하여 상기 제1 보정 계조 값 및 상기 제2 보정 계조 값으로 설정하고,
상기 제1 가중치는 상기 제2 가중치보다 큰,
표시 장치.
According to claim 3,
For the same grayscale value, the luminance of the first pixel is higher than that of the second pixel;
The first dot converter sums a value obtained by applying a first weight to the first grayscale value and a value obtained by applying a second weight to the second grayscale value, and sets the first corrected grayscale value and the second corrected grayscale value, ,
The first weight is greater than the second weight,
display device.
제4 항에 있어서,
제4 화소, 제5 화소, 및 제6 화소를 포함하고, 상기 제6 화소는 상기 제4 화소 및 상기 제5 화소로부터 제1 방향에 위치하고, 상기 제4 화소는 상기 제5 화소로부터 제2 방향에 위치한 제4 도트;
상기 제4 도트에 상기 제2 방향으로 인접한 제5 도트; 및
상기 제4 도트에 상기 제2 방향의 반대 방향으로 인접한 제6 도트를 더 포함하고,
상기 타이밍 제어부는 상기 프로세서로부터 상기 영상 프레임에 대해 상기 제4 내지 제6 도트들에 대한 계조 값들을 수신하고,
상기 계조 보정부는
상기 제4 내지 제6 도트들에 대한 계조 값들에 기초하여 상기 제4 도트가 상기 영상 프레임에 포함된 객체의 가장자리에 접하는 도트로 판별되는 경우 제2 검출 신호를 출력하는 제2 도트 검출부를 더 포함하는,
표시 장치.
According to claim 4,
It includes a fourth pixel, a fifth pixel, and a sixth pixel, the sixth pixel is located in a first direction from the fourth pixel and the fifth pixel, and the fourth pixel is located in a second direction from the fifth pixel a fourth dot located at;
a fifth dot adjacent to the fourth dot in the second direction; and
Further comprising a sixth dot adjacent to the fourth dot in a direction opposite to the second direction,
The timing controller receives grayscale values of the fourth to sixth dots of the image frame from the processor;
The gray level correction unit
A second dot detector configured to output a second detection signal when the fourth dot is determined to be a dot adjacent to an edge of an object included in the image frame based on grayscale values of the fourth to sixth dots. doing,
display device.
제7 항에 있어서,
상기 계조 보정부는
상기 제2 검출 신호가 입력된 경우에, 상기 제2 검출 신호에 기초하여 상기 제4 화소에 대응하는 제4 계조 값 및 상기 제5 화소에 대응하는 제5 계조 값 중 하나를 선택하고, 선택된 계조 값을 감소시킴으로써 제3 보정 계조 값을 생성하는 제2 도트 변환부를 더 포함하는,
표시 장치.
According to claim 7,
The gray level correction unit
When the second detection signal is input, one of a fourth grayscale value corresponding to the fourth pixel and a fifth grayscale value corresponding to the fifth pixel is selected based on the second detection signal, and the selected grayscale value is selected. Further comprising a second dot converter for generating a third corrected grayscale value by decreasing the value,
display device.
제8 항에 있어서,
상기 제2 도트 변환부가 상기 제4 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우,
상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제4 화소로 공급하는,
표시 장치.
According to claim 8,
When the second dot converter generates the third corrected grayscale value by decreasing the fourth grayscale value,
The data driver supplies a data voltage corresponding to the third corrected grayscale value to the fourth pixel.
display device.
제9 항에 있어서,
상기 제2 도트 변환부가 상기 제5 계조 값을 감소시켜 상기 제3 보정 계조 값을 생성한 경우,
상기 데이터 구동부는 상기 제3 보정 계조 값에 대응하는 데이터 전압을 상기 제5 화소로 공급하는,
표시 장치.
According to claim 9,
When the second dot converter generates the third corrected grayscale value by decreasing the fifth grayscale value,
The data driver supplies a data voltage corresponding to the third corrected grayscale value to the fifth pixel.
display device.
제1 항에 있어서,
상기 프로세서는 상기 영상 프레임에서 상기 제1 도트가 문자(letter)의 가장자리 도트를 구성하는 경우, 상기 제1 내지 제3 계조 값들은 서로 다르며, 상기 제2 계조 값은 상기 제1 계조 값 및 상기 제3 계조 값의 사이 값이 되도록, 상기 제1 내지 제3 계조 값들을 제공하는,
표시 장치.
According to claim 1,
When the first dot constitutes an edge dot of a letter in the image frame, the processor determines that the first to third grayscale values are different from each other, and the second grayscale value is the first grayscale value and the first grayscale value. Providing the first to third grayscale values so as to be between three grayscale values,
display device.
제2 항에 있어서,
상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하는 단일 행의 프리윗 마스크(Prewitt Mask)를 상기 제1 내지 제3 도트들에 적용하여, 상기 제1 도트의 가장자리 값을 계산하는,
표시 장치.
According to claim 2,
The first dot detector calculates an edge value of the first dot by applying a single-row prewitt mask having the first direction as a row direction to the first to third dots,
display device.
제2 항에 있어서,
상기 제1 도트 검출부는 상기 제1 방향을 행 방향으로 하고, 상기 제2 방향을 열 방향으로 하는 복수 행의 프리윗 마스크 또는 소벨 마스크(Sobel Mask)를 이용하여 상기 제1 도트의 가장자리 값을 계산하는,
표시 장치.
According to claim 2,
The first dot detection unit calculates an edge value of the first dot using a plurality of rows of prewit masks or Sobel masks in which the first direction is a row direction and the second direction is a column direction. doing,
display device.
제2 항에 있어서,
상기 계조 보정부는
상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 계조 값 및 상기 제2 계조 값을 합산한 값이 상기 제1 보정 계조 값과 상기 제2 보정 계조 값을 합산한 값과 동일한, 제1 도트 변환부를 더 포함하는
표시 장치.
According to claim 2,
The gray level correction unit
When the first detection signal is input, the first grayscale value is converted into the first corrected grayscale value, the second grayscale value is converted into the second corrected grayscale value, and the first grayscale value and the first grayscale value are converted. Further comprising a first dot conversion unit in which a sum of the 2 grayscale values is equal to a sum of the first corrected grayscale value and the second corrected grayscale value.
display device.
제14 항에 있어서,
서로 동일한 계조 값에 대하여 상기 제1 화소의 휘도는 상기 제2 화소의 휘도보다 낮고,
상기 제1 보정 계조 값은 상기 제2 보정 계조 값보다 높은,
표시 장치.
According to claim 14,
For the same grayscale value, the luminance of the first pixel is lower than that of the second pixel;
The first corrected grayscale value is higher than the second corrected grayscale value,
display device.
제14 항에 있어서,
서로 동일한 계조 값에 대하여 상기 제2 화소의 휘도는 상기 제1 화소의 휘도보다 낮고,
상기 제2 보정 계조 값은 상기 제1 보정 계조 값보다 높은,
표시 장치.
According to claim 14,
For the same grayscale value, the luminance of the second pixel is lower than the luminance of the first pixel;
The second corrected grayscale value is higher than the first corrected grayscale value,
display device.
제14 항에 있어서,
상기 제1 데이터 전압에 대응하는 상기 제1 화소의 휘도와 상기 제2 데이터 전압에 대응하는 상기 제2 화소의 휘도는 서로 동일한,
표시 장치.
According to claim 14,
The luminance of the first pixel corresponding to the first data voltage and the luminance of the second pixel corresponding to the second data voltage are the same.
display device.
제1 화소, 제2 화소, 및 제3 화소를 포함하고, 상기 제1 화소는 상기 제2 화소로부터 제1 방향에 위치하고, 상기 제1 화소 및 상기 제2 화소는 상기 제3 화소로부터 상기 제1 방향에 수직인 제2 방향에 위치한, 제1 도트;
상기 제1 도트에 상기 제1 방향으로 인접한 제2 도트;
상기 제1 도트에 상기 제1 방향의 반대 방향으로 인접한 제3 도트;
외부의 프로세서로부터 영상 프레임에 대해 상기 제1 내지 제3 도트들에 대한 계조 값들을 수신하는 타이밍 제어부;
상기 제1 내지 제3 도트들의 계조 값들에 기초하여 상기 제1 도트가 상기 영상 프레임에 포함된 객체의 가장자리로 판별되는 경우, 상기 제1 화소에 대응하는 제1 계조 값 및 상기 제2 화소에 대응하는 제2 계조 값에 기초하여 제1 보정 계조 값 및 제2 보정 계조 값을 생성하는 계조 보정부; 및
상기 제1 보정 계조 값에 대응하는 제1 데이터 전압을 상기 제1 화소에 공급하고, 상기 제2 보정 계조 값에 대응하는 제2 데이터 전압을 상기 제2 화소에 공급하고, 제3 계조 값에 대응하는 제3 데이터 전압을 상기 제3 화소에 공급하는 데이터 구동부를 포함하는
표시 장치.
It includes a first pixel, a second pixel, and a third pixel, the first pixel is located in a first direction from the second pixel, the first pixel and the second pixel are from the third pixel to the first a first dot located in a second direction perpendicular to the direction;
a second dot adjacent to the first dot in the first direction;
a third dot adjacent to the first dot in a direction opposite to the first direction;
a timing controller configured to receive grayscale values of the first to third dots of an image frame from an external processor;
When the first dot is determined as an edge of an object included in the image frame based on the grayscale values of the first to third dots, the first grayscale value corresponding to the first pixel and the first grayscale value corresponding to the second pixel a grayscale correction unit that generates a first and second corrected grayscale value based on the second grayscale value; and
A first data voltage corresponding to the first compensation grayscale value is supplied to the first pixel, a second data voltage corresponding to the second compensation grayscale value is supplied to the second pixel, and a third data voltage corresponding to the grayscale value is supplied. And a data driver supplying a third data voltage to the third pixel
display device.
제18 항에 있어서,
상기 계조 보정부는
상기 제1 내지 제3 도트들의 계조 값들에 기초하여 계산된 상기 제1 도트의 가장자리 값이 임계 값 이상인 경우 제1 검출 신호를 출력하는 제1 도트 검출부를 포함하는,
표시 장치.
According to claim 18,
The gray level correction unit
And a first dot detector outputting a first detection signal when an edge value of the first dot calculated based on the grayscale values of the first to third dots is equal to or greater than a threshold value.
display device.
제19 항에 있어서,
상기 계조 보정부는
상기 제1 검출 신호가 입력된 경우, 상기 제1 계조 값을 상기 제1 보정 계조 값으로 변환하고, 상기 제2 계조 값을 상기 제2 보정 계조 값으로 변환하며, 상기 제1 보정 계조 값과 상기 제2 보정 계조 값은 서로 동일한, 제1 도트 변환부를 더 포함하는,
표시 장치.
According to claim 19,
The gray level correction unit
When the first detection signal is input, the first grayscale value is converted into the first corrected grayscale value, the second grayscale value is converted into the second corrected grayscale value, and the first corrected grayscale value and the first corrected grayscale value are converted. The second correction grayscale value is the same as each other, further comprising a first dot conversion unit,
display device.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020180069109A 2018-06-15 2018-06-15 Display device KR102493488B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180069109A KR102493488B1 (en) 2018-06-15 2018-06-15 Display device
US16/379,338 US10902789B2 (en) 2018-06-15 2019-04-09 Display device in which aliasing in an image frame is relaxed for various pixel arrangement structures
CN201910495217.7A CN110610674B (en) 2018-06-15 2019-06-10 Display apparatus
US17/155,554 US20210142738A1 (en) 2018-06-15 2021-01-22 Display device in which aliasing in an image frame is relaxed for various pixel arrangement structures
US17/732,549 US11837174B2 (en) 2018-06-15 2022-04-29 Display device having a grayscale correction unit utilizing weighting
US18/528,681 US20240112640A1 (en) 2018-06-15 2023-12-04 Display device having a grayscale correction unit utilizing weighting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180069109A KR102493488B1 (en) 2018-06-15 2018-06-15 Display device

Publications (2)

Publication Number Publication Date
KR20190142470A KR20190142470A (en) 2019-12-27
KR102493488B1 true KR102493488B1 (en) 2023-02-01

Family

ID=68840763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069109A KR102493488B1 (en) 2018-06-15 2018-06-15 Display device

Country Status (3)

Country Link
US (2) US10902789B2 (en)
KR (1) KR102493488B1 (en)
CN (1) CN110610674B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326121B (en) * 2018-12-13 2021-11-16 京东方科技集团股份有限公司 Driving method, driving chip, display device and storage medium
CN110137213A (en) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 Pixel arrangement structure and its display methods, display base plate
US11837174B2 (en) 2018-06-15 2023-12-05 Samsung Display Co., Ltd. Display device having a grayscale correction unit utilizing weighting
US11227558B1 (en) * 2018-09-07 2022-01-18 Apple Inc. Subpixel layout compensation to correct color fringing on an electronic display
CN112673475A (en) 2019-07-31 2021-04-16 京东方科技集团股份有限公司 Display substrate, preparation method thereof, display panel and display device
KR102640015B1 (en) * 2019-12-31 2024-02-27 엘지디스플레이 주식회사 Display device and driving method thereof
KR20220088132A (en) * 2020-12-18 2022-06-27 엘지디스플레이 주식회사 Organic light emitting display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151752A1 (en) * 1997-09-13 2005-07-14 Vp Assets Limited Display and weighted dot rendering method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796409A (en) * 1993-04-06 1998-08-18 Ecole Polytechnique Federale De Lausanne Method for producing contrast-controlled grayscale characters
JP2726631B2 (en) * 1994-12-14 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション LCD display method
US6021256A (en) * 1996-09-03 2000-02-01 Eastman Kodak Company Resolution enhancement system for digital images
KR100324879B1 (en) * 1999-02-01 2002-02-28 마찌다 가쯔히꼬 Character display apparatus, character display method, and recording medium
ATE459908T1 (en) * 2001-05-02 2010-03-15 Bitstream Inc METHODS, SYSTEMS AND PROGRAMMING FOR PRODUCING AND DISPLAYING SUBPIXEL-OPTIMIZED FONT BITMAPS USING NON-LINEAR COLOR BALANCING
JP4817000B2 (en) * 2003-07-04 2011-11-16 ソニー株式会社 Image processing apparatus and method, and program
KR101348753B1 (en) 2005-06-10 2014-01-07 삼성디스플레이 주식회사 Display device and driving method thereof
JP5326943B2 (en) * 2009-08-31 2013-10-30 ソニー株式会社 Image processing apparatus, image processing method, and program
WO2011086877A1 (en) * 2010-01-13 2011-07-21 パナソニック株式会社 Video processing device and video display device
US20130076609A1 (en) * 2010-07-01 2013-03-28 Sharp Kabushiki Kaisha Liquid crystal display device
JP2013211603A (en) * 2012-03-30 2013-10-10 Sony Corp Imaging apparatus, imaging method, and program
KR102151262B1 (en) * 2013-09-11 2020-09-03 삼성디스플레이 주식회사 Method of driving a display panel, display apparatus performing the same, method of calculating a correction value applied to the same and method of correcting gray data
KR102105102B1 (en) * 2013-10-10 2020-04-27 삼성전자주식회사 Display device and method thereof
KR102366198B1 (en) * 2014-12-08 2022-02-23 엘지디스플레이 주식회사 Display Device and Driving Method Thereof
KR102530765B1 (en) * 2016-09-09 2023-05-11 삼성디스플레이주식회사 Display device, driving device, and method for driving the display device
CN107610143B (en) * 2017-09-29 2020-05-19 上海天马有机发光显示技术有限公司 Image processing method, image processing apparatus, image processing system, and display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151752A1 (en) * 1997-09-13 2005-07-14 Vp Assets Limited Display and weighted dot rendering method

Also Published As

Publication number Publication date
KR20190142470A (en) 2019-12-27
US20210142738A1 (en) 2021-05-13
US10902789B2 (en) 2021-01-26
US20190385534A1 (en) 2019-12-19
CN110610674A (en) 2019-12-24
CN110610674B (en) 2024-04-05

Similar Documents

Publication Publication Date Title
KR102493488B1 (en) Display device
KR102207190B1 (en) Image processing method, image processing circuit and display device using the same
KR102489295B1 (en) Organic light emitting display device
KR102196912B1 (en) display device and driving method thereof
KR20160064331A (en) Display device and method of driving a display device
US11527214B2 (en) Image processing method, image processing circuit and display apparatus
US20200118476A1 (en) Display apparatus and method of driving display panel using the same
KR102315691B1 (en) Organic Light Emitting Diode Display Device and Driving Method of the same
KR20190067286A (en) Luminance controller, display device having the same, and method for driving display device
US11361731B2 (en) Display device and method of driving the same
JP2010145810A (en) Display device
KR20150071549A (en) Display device and display device driving method using the same
KR20150101042A (en) Display device and driving method thereof
KR102572575B1 (en) Organic light emitting display device and method for driving thereof
KR102438252B1 (en) Display device with 4-colors for high dynamic range (hdr)
KR102274926B1 (en) Displya device
KR20230033790A (en) Display device and driving method thereof
KR102413473B1 (en) Method of display apparatus
KR20170080364A (en) Organic light emitting display device and method for driving thereof
US11837174B2 (en) Display device having a grayscale correction unit utilizing weighting
US20240112640A1 (en) Display device having a grayscale correction unit utilizing weighting
US20230386385A1 (en) Display apparatus and method of driving the same
US11468829B2 (en) Display device
KR102511636B1 (en) Display apparatus and driving method thereof
KR102379774B1 (en) Image processing method, image processing circuit and display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant