KR102485397B1

KR102485397B1 - 메모리 시스템 및 그 동작 방법

Info

Publication number: KR102485397B1
Application number: KR1020160032048A
Authority: KR
Inventors: 신범주; 김대홍
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2016-03-17
Filing date: 2016-03-17
Publication date: 2023-01-06
Also published as: US10061695B2; US20170270040A1; KR20170108334A

Abstract

본 기술은 전자 장치에 관한 것으로, 보다 구체적으로는 향상된 동작 속도를 갖는 메모리 시스템 및 이의 동작 방법에 관한 것이다. 본 기술에 따른 복수의 페이지들을 포함하는 메모리 블록을 제어하는 컨트롤러의 동작 방법은, 상기 메모리 블록이 기입 가능한 상태인지 또는 기입 완료된 상태인지를 판단하는 단계, 상기 메모리 블록이 기입 가능한 상태이면, 상기 복수의 페이지들에 포함된 병합된 메타 데이터를 리드 하는 단계 및 상기 병합된 메타 데이터를 이용하여 상기 복수의 페이지들 각각에 포함된 복수의 논리 페이지들에 대한 논리 블록 어드레스 및 물리 블록 어드레스 관한 엘투피(L2P) 맵핑 데이터를 복원하는 단계를 포함한다.

Description

메모리 시스템 및 그 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}

본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 시스템 및 그 동작 방법에 관한 것이다.

메모리 시스템(MEMORY SYSTEM)은 컴퓨터, 디지털 카메라, MP3 플레이어, 스마트폰과 같은 디지털 기기들의 데이터 저장 장치로 널리 사용되고 있다. 이러한 메모리 시스템은 데이터가 저장되는 반도체 메모리 장치와 메모리 장치를 제어하는 컨트롤러를 포함할 수 있다. 디지털 기기들은 메모리 시스템의 호스트(host)로 동작하고, 컨트롤러는 호스트와 반도체 메모리 장치 사이에서 커맨드 및 데이터를 전송한다.

반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.

휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.

본 발명의 실시 예는 향상된 동작속도를 갖는 메모리 시스템 및 그 동작 방법을 제공하기 위한 것이다.

본 발명의 실시 예에 따른 복수의 페이지들을 포함하는 메모리 블록을 제어하는 컨트롤러의 동작 방법은, 상기 메모리 블록이 기입 가능한 상태인지 또는 기입 완료된 상태인지를 판단하는 단계, 상기 메모리 블록이 기입 가능한 상태이면, 상기 복수의 페이지들에 포함된 병합된 메타 데이터를 리드 하는 단계 및 상기 병합된 메타 데이터를 이용하여 상기 복수의 페이지들 각각에 포함된 복수의 논리 페이지들에 대한 논리 블록 어드레스 및 물리 블록 어드레스 관한 엘투피(L2P) 맵핑 데이터를 복원하는 단계를 포함한다.

본 발명의 실시 예에 따른 복수의 페이지들을 포함하는 메모리 블록을 제어하는 컨트롤러는, 상기 메모리 블록이 기입 가능한 상태인지 또는 기입 완료된 상태인지를 판단하고, 상기 메모리 블록이 기입 가능한 상태이면, 상기 복수의 페이지들에 포함된 병합된 메타 데이터를 리드 하는 프로세서 및 상기 병합된 메타 데이터를 이용하여 상기 복수의 페이지들 각각에 포함된 복수의 논리 페이지들에 대한 논리 블록 어드레스 및 물리 블록 어드레스 관한 엘투피(L2P) 맵핑 데이터를 복원하는 메모리 제어기를 포함한다.

본 발명의 실시 예에 따른 메모리 시스템은 선택된 페이지에 저장될 복수의 논리 페이지 데이터에 대한 메타 데이터들을 합친 병합된 메타 데이터를 상기 선택된 페이지에 포함된 복수의 논리 페이지의 메타 데이터 영역에 각각 저장하는 반도체 메모리 장치 및 서든 파워 로스가 발생하면, 상기 병합된 메타 데이터를 리드하여 엘투피(L2P) 맵핑 데이터를 복원하는 L2P 맵핑 데이터 복원부;를 포함하는 컨트롤러를 포함한다.

본 발명의 실시 예에 따르면, 향상된 동작 속도를 갖는 메모리 시스템 및 그 동작 방법이 제공된다.

도 1은 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 블록을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 컨트롤러의 구조를 나타낸 블록도이다.
도 4는 도 3의 컨트롤러와 연결된 반도체 메모리 장치들을 설명하기 위한 도면이다.
도 5는 기입 완료된 슈퍼 블록을 설명하기 위한 도면이다.
도 6은 기입 가능한 슈퍼 블록을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따라 메타 데이터를 병합하여 저장하는 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시 예에 따라 메타 데이터를 병합하여 저장하는 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따라 병합된 메타 데이터를 포함하는 기입 완료된 슈퍼 블록들을 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따라 병합된 메타 데이터를 포함하는 기입 가능한 슈퍼 블록들을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 그룹 메타 페이지를 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 컨트롤러의 동작을 나타내는 순서도 이다.
도 13은 본 발명의 실시 예에 따른 컨트롤러가 병합된 메타 데이터를 리드하는 동작을 나타내는 순서도이다.
도 14는 본 발명의 다른 실시 예에 따른 컨트롤러가 병합된 메타 데이터를 리드하는 동작을 나타내는 순서도이다.
도 15는 본 발명의 다른 실시 예에 따른 컨트롤러가 병합된 메타 데이터를 리드하는 동작을 나타내는 순서도이다.
도 16은 도 1의 컨트롤러를 구현하기 위한 일 실시 예를 보여주는 블록도이다.
도 17은 도 1의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 18은 도 17을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.

본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 메모리 시스템을 설명하기 위한 도면이다.

도 1을 참조하면, 메모리 시스템(50)은 반도체 메모리 장치(Semiconductor Memory Device, SMD)(100) 및 이를 제어하는 컨트롤러(200)를 포함할 수 있다.

메모리 시스템(50)은 호스트로부터 수신한 요청에 따라 호스트로부터 수신되는 데이터를 반도체 메모리 장치(100)에 저장하거나, 호스트가 요청하는 데이터를 반도체 메모리 장치(100)로부터 읽어 내어 호스트로 전송할 수 있다. 구체적으로 호스트는 컨트롤러(200)와 통신하여, 반도체 메모리 장치(100)에 데이터를 저장하거나, 반도체 메모리 장치(100)으로부터 데이터를 읽어 낼 수 있다.

반도체 메모리 장치(100)는 데이터를 저장하는 복수의 비휘발성 메모리 셀들을 포함하는 메모리 셀 어레이(110) 및 메모리 셀 어레이(110)을 구동하는 주변 회로(120)를 포함할 수 있다.

메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK0~BLKn)을 포함할 수 있다. 메모리 블록의 구조는 도 2를 참조하여 보다 상세하게 설명한다.

반도체 메모리 장치(100)는 컨트롤러(200)로부터 채널(CH)을 통해 커맨드, 어드레스 및 데이터를 수신하고, 메모리 셀 어레이(110) 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 예를 들면, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 수신된 커맨드에 해당하는 동작을 수행할 수 있다. 구체적으로, 반도체 메모리 장치(100)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.

반도체 메모리 장치(100)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 실시 예에서, 반도체 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명의 실시 예는 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.

반도체 메모리 장치(100)와 호스트 간의 데이터 교환에 있어, 호스트의 파일시스템과의 호환성을 위하여 컨트롤러(200)는 플래시 변환 레이어(flash translation layer, FTL)(201)이라는 가상 파일 시스템을 이용하여 반도체 메모리 장치(100)를 관리함으로써, 기존 파일시스템과의 호환성을 제공할 수 있다.

컨트롤러(200)는 반도체 메모리 장치(100)의 전반적인 동작을 제어한다.

컨트롤러(200)는 호스트로부터의 요청에 응답하여 반도체 메모리 장치(100)를 액세스할 수 있다. 컨트롤러(200)는 호스트로부터의 요청에 응답하여 반도체 메모리 장치(100)를 커맨드한다. 실시 예로서, 컨트롤러(200)는 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 반도체 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 컨트롤러(200)는 프로그램 커맨드, 어드레스 및 데이터를 채널을 통해 반도체 메모리 장치(100)에 제공할 수 있다. 읽기 동작 시, 컨트롤러(200)는 읽기 커맨드 및 어드레스를 채널을 통해 반도체 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 컨트롤러(200)는 소거 커맨드 및 어드레스를 채널을 통해 반도체 메모리 장치(100)에 제공할 수 있다.

FTL(201)은 맵핑 기법을 이용하여, 호스트로부터 입력되는 논리 블록 어드레스(Logical Block Address)를 반도체 메모리 장치(100)의 메모리 셀 어레이(110)의 특정 영역의 위치를 나타내는 물리 블록 어드레스(Physical Block Address)로 변환할 수 있다. FTL(201)은 논리 블록 어드레스를 물리 블록 어드레스에 맵핑한 L2P(Logical to Physical) 맵핑 데이터(202)를 생성할 수 있다.

논리 블록 어드레스는 호스트가 인식하는 어드레스로서, 호스트는 데이터가 반도체 메모리 장치(100)에서 실제로 저장되는 공간에 대한 어드레스인 물리 블록 어드레스 대신 논리 블록 어드레스를 지정하여 데이터를 기록하거나 읽어낼 수 있다. 물리 블록 어드레스는 반도체 메모리 장치(100)에서 실제 데이터가 저장되는 공간에 대한 어드레스로서, 컨트롤러(200)는 호스트로부터 논리 블록 어드레스를 수신하고, L2P 맵핑 데이터(202)를 기초로 수신된 논리 블록 어드레스에 대응하는 물리 블록 어드레스에 데이터를 저장하거나, 물리 블록 어드레스에 저장된 데이터를 읽어낼 수 있다.

도 2는 도 1의 메모리 블록을 설명하기 위한 도면이다.

도 2에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK0~BLKn) 중 하나(BLK0)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK1~BLKn) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK1~BLKn) 각각은 도 2의 메모리 블록(BLK0)과 동일한 구조를 가질 수 있다.

도 2를 참조하면, 하나의 메모리 블록(BLK0)은 복수의 페이지들(PG1~PGp)을 포함할 수 있다. 하나의 페이지는 하나의 워드 라인에 연결된 메모리 셀들(미도시)로 구성됨이 이해될 것이다.

하나의 페이지는 데이터가 저장되는 사용자 데이터 영역(user data area)(10)과 메타 데이터가 저장되는 메타 데이터 영역(meta data area)(20)으로 구분될 수 있다.

메타 데이터 영역(20)과 사용자 데이터 영역(10)의 상대적인 크기는 도 2에 의하여 제한되지 아니한다. 사용자 데이터 영역(10)에는 호스트가 반도체 메모리 장치에 저장할 것을 요청한 데이터인 사용자 데이터가 저장될 수 있다. 메타 데이터 영역(20)에는 반도체 메모리 장치(100)의 동작에 요구되는 여러 가지 데이터인 메타 데이터(meta data)가 저장될 수 있다.

한편, 반도체 메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC) 또는 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC)로 구성될 수 있다.

하나의 메모리 셀에 1 비트를 저장하는 SLC의 경우에는 하나의 페이지에 하나의 논리 페이지 데이터가 저장될 수 있다. 하나의 메모리 셀에 2 비트를 저장하는 MLC의 경우에는 하나의 페이지에 두 개의 논리 페이지 데이터가 저장될 수 있다. 실시 예에서, 각각의 논리 페이지 데이터는 최하위 비트(Least Significant Bit, LSB) 페이지 데이터와 최상위 비트(Most Significant Bit, MSB) 페이지 데이터일 수 있다. 하나의 메모리 셀에 3 비트를 저장하는 TLC의 경우에는 하나의 페이지에 세 개의 논리 페이지 데이터가 저장될 수 있다. 실시 예에서, 각각의 논리 페이지 데이터는 최하위 비트(Least Significant Bit, LSB) 페이지 데이터, 중간 비트(Center Significant Bit, CSB) 페이지 데이터, 및 최상위 비트(Most Significant Bit, MSB) 페이지 데이터일 수 있다.

메타 데이터는 논리 페이지 데이터 마다 생성되고, 메타 데이터 영역(20)에 저장될 수 있다. 메타 데이터는 대응되는 사용자 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 정보인 L2P 맵핑 데이터를 포함할 수 있다. 실시 예에서, 메타 데이터는 대응되는 사용자 데이터가 어떤 논리 페이지 데이터인지를 나타내는 논리 페이지 정보를 더 포함할 수 있다.

도 3은 본 발명의 실시 예에 따른 컨트롤러의 구조를 나타낸 블록도이다.

도 3을 참조하면, 컨트롤러(200)는 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)을 제어한다. 컨트롤러(200) 읽기 동작을 커맨드할 때, 선택된 반도체 메모리 장치는 읽기 동작을 수행한다. 컨트롤러(200)가 프로그램 동작을 커맨드할 때, 선택된 반도체 메모리 장치는 프로그램 동작을 수행한다. 컨트롤러(200)가 소거 동작을 커맨드할 때, 선택된 반도체 메모리 장치는 소거 동작을 수행한다.

컨트롤러(200)는 프로세서(210), 저장부(220), 호스트 인터페이스(230) 및 메모리 제어기(240)를 포함할 수 있다.

프로세서(210)는 컨트롤러(1000)의 전반적인 동작을 수행할 수 있다. 프로세서(210)는 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)을 제어하기 위한 펌웨어(firmware)를 실행할 수 있다. 펌웨어는 도 1을 참조하여 설명된 플래시 변환 레이어(flash translation layer, FTL)를 포함할 수 있다. 또는 펌웨어는 FTL의 기능을 수행할 수 있다.

프로세서(210)는 호스트로부터 호스트 인터페이스(230)를 통해 요청(request)을 수신하면 해당 요청에 대응하는 물리 블록 어드레스(Physical Block Address)를 생성할 수 있다.

프로세서(210)는 요청에 포함된 논리 블록 어드레스(Logical Block Address)를 물리 블록 어드레스로 변환할 수 있다. 호스트로부터의 요청이 프로그램 요청일 때, 호스트로부터 프로그램 데이터가 추가적으로 더 수신될 수 있다. 프로세서(210)는 물리 블록 어드레스, 프로그램 데이터, 그리고 프로그램 요청에 대응하는 프로그램 커맨드를 저장부(220)에 저장할 수 있다. 저장부(220)에 저장된 프로그램 커맨드, 물리 블록 어드레스 및 프로그램 데이터는 메모리 제어기(240)에 의해 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 중 선택된 반도체 메모리 장치에 전송될 수 있다. 선택된 반도체 메모리 장치는 물리 블록 어드레스에 의해 특정될 수 있다.

호스트로부터의 요청이 읽기 요청일 때, 프로세서(210)는 물리 블록 어드레스, 그리고 읽기 요청에 대응하는 리드 커맨드를 저장부(220)에 저장할 수 있다. 저장부(220)에 저장된 리드 커맨드 및 물리 블록 어드레스는 메모리 제어기(240)에 의해 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 중 선택된 반도체 메모리 장치에 전송될 수 있다. 선택된 반도체 메모리 장치는 물리 블록 어드레스에 의해 특정될 수 있다.

호스트로부터의 요청이 소거 요청일 때, 프로세서(210)는 물리 블록 어드레스, 그리고 소거 요청에 대응하는 소거 커맨드를 저장부(220)에 저장할 수 있다. 저장부(220)에 저장된 소거 커맨드 및 물리 블록 어드레스는 메모리 제어기(240)에 의해 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 중 선택된 반도체 메모리 장치에 전송될 수 있다. 선택된 반도체 메모리 장치는 물리 블록 어드레스에 의해 특정될 수 있다.

실시 예로서, 프로세서(210)는 호스트로부터의 요청 없이, 자체적으로 커맨드, 물리 블록 어드레스 및 데이터를 생성하고, 그것을 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 중 선택된 반도체 메모리 장치에 전송할 수 있다. 예를 들면, 프로세서(210)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 위해 커맨드, 물리 블록 어드레스 및 데이터를 생성하고, 선택된 반도체 메모리 장치에 전송할 수 있다.

저장부(220)는 프로세서(210)의 워킹 메모리(working memory)로 이용될 수 있다. 또는, 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 및 호스트 사이의 버퍼 메모리(buffer memory)로 이용될 수 있다. 실시 예에서, 저장부(220)는 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 및 호스트 사이의 캐시 메모리로 이용될 수 있다. 또한, 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)로부터 입력된 데이터를 임시 저장하는 버퍼로 사용될 수도 있다. 예시적으로, 저장부는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM), PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM), 노어 플래시 메모리 등과 같이, 랜덤 액세스가 가능한 다양한 메모리들 중 적어도 하나를 포함할 수 있다.

실시 예에서, 저장부(220)는 도 1을 참조하여 설명한 L2P 맵핑 데이터를 저장할 수 있다. 프로세서(210)는 저장부(220)에 저장된 L2P 맵핑 데이터를 이용하여 논리 블록 어드레스를 물리 블록 어드레스로 변환할 수 있다. 프로세서(210)는 저장부(220)에 저장된 L2P맵핑 데이터를 갱신할 수 있다.

호스트 인터페이스(230)는 호스트 및 컨트롤러(200) 사이의 통신을 수행하기 위한 프로토콜을 포함한다. 실시 예로서, 호스트 인터페이스(230)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성된다.

메모리 제어기(240)는 프로세서(210)의 제어에 따라 동작한다. 메모리 제어기(240)는 제 1 내지 제 k 채널들(CH1~CHk)을 통해 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)을 제어하도록 구성된다. 메모리 제어기(240)는 프로세서(210)의 제어에 응답하여 저장부(220)에 저장된 커맨드, 물리 블록 어드레스를 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4) 중 선택된 반도체 메모리 장치에 전송할 수 있다.

프로그램 동작시 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)은 저장할 사용자 데이터를 사용자 데이터 영역에 저장하고, 사용자 데이터에 대응되는 메타 데이터를 메타 데이터 영역에 저장할 수 있다. 실시 예에서, 하나의 페이지에 복수의 논리 페이지 데이터가 저장되는 메모리 셀의 경우, 각 논리 페이지 별로 메타 데이터가 저장될 수 있다.

본 발명의 실시 예에 따르면, 논리 페이지 데이터에 대응되는 메타 데이터는 병합된 메타 데이터(merged meta data)일 수 있다.

실시 예에서, 컨트롤러(200)는 각 논리 페이지 데이터를 순차적으로 프로그램 할 수 있다. 예를 들면, LSB 페이지 데이터, CSB 페이지 데이터 또는 MSB 페이지 데이터가 복수의 프로그램 동작을 통해 순차적으로 반도체 메모리 장치(SMD)에 저장될 수 있다. 이 경우, 병합된 메타 데이터는 동일한 페이지에 속하는 논리 페이지 데이터들의 메타 데이터를 누적적으로 합친 데이터일 수 있다.

실시 예에서, 컨트롤러(200)는 복수의 논리 페이지 데이터를 한 번의 프로그램 동작을 통해 저장할 수 있다(one-shot program). 예를 들면, 한 번 의 프로그램 동작을 통해 LSB 페이지 데이터, CSB 페이지 데이터 및 MSB 페이지 데이터가 저장될 수 있다. 이 경우, 병합된 메타 데이터는 동일한 페이지에 속하는 복수의 논리 페이지 데이터들 각각의 메타 데이터를 병합한 데이터일 수 있다. 예를 들면, LSB 페이지 데이터, CSB 페이지 데이터 또는 MSB 페이지 데이터 각각에 대한 메타 데이터는 LSB 페이지, CSB 페이지 및 MSB 페이지 각각의 메타 데이터를 병합한 데이터일 수 있다.

전원 장치로부터의 전원 공급이 갑작스럽게 차단(이하, 서든 파워 로스(Sudden Power Loss, SPL이라 한다.)되면 휘발성 메모리에 저장된 L2P 맵핑 데이터가 소멸될 수 있다. 따라서, 전원이 다시 공급되어 정상적인 동작을 수행하기 위해서는 컨트롤러(200)가 L2P 맵핑 데이터를 복원(rebuild)하여야 한다.

메모리 제어기(240)에 포함된 L2P 맵핑 데이터 복원부(241)는 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)에 저장된 메타 데이터를 리드하여 L2P 맵핑 데이터를 복원할 수 있다.

본 발명의 실시 예에 따르면, L2P 맵핑 데이터 복원부(241)는 병합된 메타 데이터를 리드 하여 L2P 맵핑 데이터를 복원할 수 있다. 이 경우, 동일한 페이지에 저장된 모든 논리 페이지 데이터들에 대응하는 메타 데이터들을 각각 리드 하지 않고, 동일한 페이지에 저장된 복수의 논리 페이지 데이터 중 적어도 하나의 논리 페이지 데이터의 병합된 메타 데이터를 리드하면 L2P 맵핑 테이블을 복원하는 속도가 향상될 수 있다.

실시 예에서, 도면에 나타나 있지 않지만 메모리 제어기(240)는 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)과 통신하기 위한 메모리 인터페이스를 더 포함할 수 있다. 메모리 인터페이스는 반도체 메모리 장치들(SMD11~SMD14, SMDk1~SMDk4)과 통신하기 위한 프로토콜을 포함한다. 예를 들면, 메모리 인터페이스는 낸드(NAND) 인터페이스, 노어(NOR) 인터페이스 등과 같은 플래시 인터페이스들 중 적어도 하나를 포함할 수 있다.

도 4는 도 3의 컨트롤러와 연결된 반도체 메모리 장치들을 설명하기 위한 도면이다.

도 4를 참조하면, 복수의 반도체 메모리 장치(SMD11~SMD14)들은 제1 채널(CH1)을 통해 컨트롤러와 통신할 수 있다. 도 4에서는 설명의 편의상 하나의 채널에 4개의 반도체 메모리 장치들이 연결된 경우를 도시하고 있으나, 하나의 채널에 연결된 반도체 메모리 장치의 수는 도 4에 의해 제한되지 않는다.

복수의 반도체 메모리 장치(SMD11~SMD14)들은 각각 복수의 플레인(PLANE0, PLANE1)들을 포함할 수 있다. 각 플레인(PLANE0, PLANE1)은 복수의 메모리 블록들을 포함할 수 있다. 예를 들면 제0 플레인(PLANE0)은 제 0 내지 제 n-1 메모리 블록들(BLK0~BLKn-1)을 포함하고, 제1 플레인(PLANE1)은 제 1 내지 제 n 메모리 블록들(BLK1~BLKn)을 포함할 수 있다. 플레인은 반도체 메모리 장치의 기본적인 동작들을 수행하는 단위일 수 있다. 예를 들면, 프로그램 동작, 읽기 동작 또는 소거 동작은 플레인 단위로 수행될 수 있다. 하나의 반도체 메모리 장치에 포함된 플레인들의 수는 도 4에 의해 제한되지 않는다. 실시 예에 따라 하나의 반도체 메모리 장치에 하나의 플레인이 포함될 수 있고, 2개 이상의 플레인들이 포함될 수도 있다.

도 4에서, 설명의 편의를 위해 도 3의 제1 내지 제 k 채널들(CH1~CHk) 중 하나의 채널(CH1)에 포함된 요소들이 도시되고, 나머지 채널들 (CH2~CHk) 각각에 포함된 요소들은 생략된다. 나머지 채널들 (CH2~CHk) 각각은 도 4의 채널(CH1)과 동일한 구조로 연결될 수 있다.

제1 채널(CH1)에 연결된 복수의 반도체 메모리 장치(SMD11~SMD14)들은 각각 복수개의 플레인들을 포함하고, 각 플레인은 복수의 메모리 블록들을 포함할 수 있다. 제1 채널(CH1)에 연결된 복수의 반도체 메모리 장치(SMD11~SMD14)들에 포함된 메모리 블록들은 복수개의 슈퍼 블록들(SB0~SBm)로 구분될 수 있다. 예를 들면, 슈퍼 블록들(SB0~SBm)은 각각 동일한 채널에 연결된 복수의 반도체 메모리 장치(SMD11~SMD14)들에 포함된 복수의 메모리 블록들을 포함할 수 있다. 또한, 도 2를 참조하여 설명한 바와 같이 하나의 메모리 블록은 복수의 페이지들을 포함하므로, 슈퍼 블록들(SB0~SBm)은 각각 복수의 페이지들을 포함할 수 있다.

슈퍼 블록들(SB0~SBm)은 저장되는 데이터들의 종류를 구분하는 단위일 수 있다. 예를 들면, 제0 슈퍼 블록(SB0)에는 펌웨어가 저장될 수 있다. 실시 예에서, 하나의 슈퍼 블록에 포함된 메모리 블록의 수는 동일한 채널에 연결된 반도체 메모리 장치들의 수와 각 반도체 메모리 장치에 포함된 플레인의 수를 곱한 값일 수 있다.

실시 예에서, 슈퍼 블록들(SB0~SBm)은 가비지 컬렉션(garbage collection)과 같은 동작을 수행하는 단위일 수 있다. 본 발명의 실시 예에 따르면, 슈퍼 블록들(SB0~SBm)은 서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 동작을 수행하는 단위일 수 있다. 예를 들면, L2P 맵핑 데이터를 복원하는 경우, 각각의 슈퍼 블록 별로 L2P 맵핑 데이터를 복원할 수 있다.

도 5는 기입 완료된 슈퍼 블록을 설명하기 위한 도면이다.

설명의 편의를 위해 도 5의 제 0 슈퍼 블록(SB0)이 4개의 페이지들을 포함하는 경우를 가정한다. 하나의 슈퍼 블록이 포함하는 페이지들의 수는 도 5에 의해 제한되지 않는다. 이하에서, 슈퍼 블록에 포함된 메모리 셀들은 메모리 셀 하나당 3 비트를 저장하는 TLC인 경우를 가정하여 설명하나, 본 발명의 실시 예는 전술한 바와 같이 MLC방식 또는 QLC방식에도 적용될 수 있다.

도 5를 참조하면, 제0 슈퍼 블록(SB0)는 4개의 페이지들을 포함한다. 4개의 페이지들은 제1 내지 제 3 페이지와 메타 페이지를 포함할 수 있다. 제1 내지 제3 페이지는 각각 제1 내지 제3 워드 라인(WL1~WL3)에 연결된 복수의 메모리 셀들에 저장되는 데이터일 수 있다.

도 5의 제 0 슈퍼 블록(SB0)은 내부에 포함된 모든 페이지들에 데이터가 기입되어 더 이상 다른 데이터를 기입할 수 없는 기입 완료된(closed) 상태이다.

하나의 워드 라인에 대응하는 페이지에는 3개의 논리 페이지 데이터가 저장될 수 있다. 예를 들면, 하나의 페이지는 3개의 논리 페이지를 포함할 수 있다. 여기서 3개의 논리 페이지는 LSB 페이지, CSB 페이지 및 MSB 페이지 일 수 있다. LSB 페이지, CSB 페이지 및 MSB 페이지에는 각각 제1 데이터 내지 제3 데이터가 저장될 수 있다. 여기서 제1 데이터는 LSB 페이지 데이터이고 제2 데이터는 CSB 페이지 데이터이며, 제3 데이터는 MSB 페이지 데이터일 수 있다. 제 1 내지 제3 데이터는 복수의 프로그램 동작을 통해 순차적으로 저장될 수 있다. 또는 제 1 내지 제3 데이터가 한 번의 프로그램 동작을 통해 저장될 수 있다(one- shot program).

제 1 내지 제3 데이터가 저장될 때, 각 논리 페이지 데이터에 대한 메타 데이터인 제1 내지 제3 메타 데이터가 각 논리 페이지의 메타 데이터 영역에 저장될 수 있다. 예를 들면, 제1 데이터가 저장되는 논리 페이지의 메타 데이터 영역에는 제1 메타 데이터가 저장될 수 있고, 제2 데이터가 저장되는 논리 페이지의 메타 데이터 영역에는 제2 메타 데이터가 저장될 수 있고, 제3 데이터가 저장되는 논리 페이지의 메타 데이터 영역에는 제3 메타 데이터가 저장될 수 있다.

슈퍼 블록으로 관리되는 메모리 시스템에서는 슈퍼 블록에 포함된 모든 페이지에 데이터가 저장되면, 하나의 페이지에 해당 슈퍼 블록에 저장된 모든 메타 데이터들이 저장될 수 있다. 여기서 슈퍼 블록에 저장된 모든 메타 데이터 들이 저장된 하나의 페이지는 메타 페이지 일 수 있다.

서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 동작이 수행될 때, 슈퍼 블록이 도 5와 같이 기입 완료된(closed) 상태인 경우, 각 페이지에 저장된 메타 데이터를 각각 리드 하는 것이 아닌, 메타 페이지만을 리드 하여 L2P 맵핑 데이터의 복원이 가능할 수 있다.

도 6은 기입 가능한 슈퍼 블록을 설명하기 위한 도면이다.

설명의 편의를 위해 도 6의 제 1 슈퍼 블록(SB1)이 4개의 페이지들을 포함하는 경우를 가정한다. 하나의 슈퍼 블록이 포함하는 페이지들의 수는 도 6에 의해 제한되지 않는다. 이하에서, 슈퍼 블록에 포함된 메모리 셀들은 메모리 셀 하나당 3 비트를 저장하는 TLC인 경우를 가정하여 설명하나, 본 발명의 실시 예는 전술한 바와 같이 MLC방식 또는 QLC방식에도 적용될 수 있음을 명시한다.

도 6을 참조하면, 제1 슈퍼 블록(SB1)는 4개의 페이지들을 포함한다. 4개의 페이지들은 제1 내지 제 3 페이지와 메타 페이지를 포함할 수 있다. 제1 내지 제3 페이지는 각각 제1 내지 제3 워드 라인(WL1~WL3)에 연결된 복수의 메모리 셀들에 저장되는 데이터일 수 있다.

제 1 슈퍼 블록(SB1)은 제1 페이지 및 제2 페이지에는 사용자 데이터와 메타 데이터가 모두 저장되어 있으나, 제3 페이지의 경우, LSB 페이지 데이터인 제7 데이터와 CSB 페이지 데이터인 제8 데이터만 저장된 상태일 수 있다. 따라서, 제1 슈퍼 블록(SB1)은 제3 페이지(WL3)의 MSB 페이지에 데이터를 더 저장할 수 있다. 또한, 슈퍼 블록 내에 모든 페이지에 데이터가 저장된 상태가 아니므로, 메타 페이지는 기입되지 않은 상태이다.

서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 동작이 수행될 때, 슈퍼 블록이 도 6과 같이 기입 가능한(open) 상태인 경우에는 각 페이지 별로 저장된 모든 논리 페이지 데이터에 대한 메타 데이터들을 모두 리드하여야 한다.

따라서, 도 6의 제1 슈퍼 블록(SB1)과 같이 하나의 논리 페이지에 해당 논리 페이지 데이터에 대한 메타 데이터만 저장되어 있는 경우에는 모든 논리 페이지 데이터에 대한 메타 데이터들을 리드 하여야 L2P 맵핑 데이터의 복원이 가능하므로, L2P 맵핑 데이터의 복원에 보다 많은 시간이 소요될 수 있다.

본 발명의 실시 예에 따르면, 논리 페이지 데이터에 대한 메타 데이터들을 병합하여 저장하고, 병합된 메타 데이터를 리드하여 L2P 맵핑 데이터를 복원할 수 있다. 따라서, 슈퍼 블록이 기입 가능한(open) 상태인 경우 L2P 맵핑 데이터를 복원하는 시간이 단축될 수 있다.

이하에서는 도 7 및 도 11을 통해 메타 데이터들이 병합되어 저장되는 구조를 설명하고, 도 12 내지 도 15를 통해 병합된 메타 데이터들을 이용하여 L2P 맵핑 데이터를 복원하는 방법을 보다 상세하게 설명한다.

도 7은 본 발명의 실시 예에 따라 메타 데이터를 병합하여 저장하는 방법을 설명하기 위한 도면이다.

도 7을 참조하면, 메모리 셀 어레이에 포함된 적어도 하나의 페이지인 제n 페이지는 n번째 워드 라인에 연결된 메모리 셀들을 나타낸다. 도 7에서는 메모리 셀 하나당 3 비트를 저장하는 TLC인 경우를 가정하여 설명하나, 본 발명의 실시 예는 전술한 바와 같이 MLC방식 또는 QLC방식에도 적용될 수 있다.

도 7에서 하나의 워드 라인에 대응하는 페이지에는 3개의 논리 페이지 데이터가 저장될 수 있다. 예를 들면, 하나의 페이지는 3개의 논리 페이지를 포함할 수 있다. 여기서 3개의 논리 페이지는 LSB 페이지, CSB 페이지 및 MSB 페이지 일 수 있다. LSB 페이지, CSB 페이지 및 MSB 페이지에는 각각 제1 데이터 내지 제3 데이터가 저장될 수 있다. 여기서 제1 데이터는 LSB 페이지 데이터이고 제2 데이터는 CSB 페이지 데이터이며, 제3 데이터는 MSB 페이지 데이터일 수 있다. 제 n 페이지는 제1 데이터 내지 제3 데이터를 저장할 수 있다.

도 7의 실시 예에서는 제 1 내지 제3 데이터들이 한 번의 프로그램 동작을 통해 저장되는 경우는 설명한다(one- shot program).

도 7을 참조하면, 제1 내지 제3 데이터들이 저장될 때, 한 번의 프로그램 동작을 통해 저장되므로, 제1 내지 제3 데이터들 각각에 대한 메타 데이터들(제1 내지 제3 메타 데이터)이 함께 생성될 수 있다. 따라서, 제1 내지 제3 데이터가 저장된 논리 페이지들의 각 메타 데이터 영역에 동일한 페이지에 속하는 모든 논리 페이지 데이터들에 대한 메타 데이터들이 합친 병합된 메타 데이터가 저장될 수 있다. 예를 들면, 병합된 메타 데이터는 제1 데이터 내지 제3 데이터가 저장되는 LSB 페이지, CSB 페이지 및 MSB 페이지의 각 메타 데이터 영역에 저장될 수 있다. 여기서 병합된 메타 데이터는 제1 데이터 내지 제3 데이터의 논리 블록 어드레스 및 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 포함할 수 있다.

도 8은 본 발명의 다른 실시 예에 따라 메타 데이터를 병합하여 저장하는 방법을 설명하기 위한 도면이다.

도 8을 참조하면, 메모리 셀 어레이에 포함된 적어도 하나의 페이지인 제n+1 페이지는 n번째 워드 라인에 연결된 메모리 셀들을 나타낸다. 도 8에서는 메모리 셀 하나당 3 비트를 저장하는 TLC인 경우를 가정하여 설명하나, 본 발명의 실시 예는 전술한 바와 같이 MLC방식 또는 QLC방식에도 적용될 수 있다.

도 8에서 하나의 워드 라인에 대응하는 페이지에는 3개의 논리 페이지 데이터가 저장될 수 있다. 예를 들면, 하나의 페이지는 3개의 논리 페이지를 포함할 수 있다. 여기서 3개의 논리 페이지는 LSB 페이지, CSB 페이지 및 MSB 페이지 일 수 있다. LSB 페이지, CSB 페이지 및 MSB 페이지에는 각각 제4 데이터 내지 제6 데이터가 저장될 수 있다. 여기서 제4 데이터는 LSB 페이지 데이터이고 제5 데이터는 CSB 페이지 데이터이며, 제6 데이터는 MSB 페이지 데이터일 수 있다. 제 n+1 페이지는 제4 데이터 내지 제6 데이터를 저장할 수 있다.

도 8의 실시 예에서는 제 4 내지 제6 데이터들이 순차적으로 복수의 프로그램 동작을 통해 저장되는 경우를 나타낸다. 예를 들면, 제4 데이터 및 제4 메타 데이터가 LSB 페이지에 저장된 뒤, 제5 데이터 및 제5 메타 데이터가 CSB 페이지에 저장되고, 그 후 제6 데이터 및 제6 메타 데이터가 MSB 페이지에 저장될 수 있다. 제 4 내지 제6 데이터들이 순차적으로 프로그램 될 때, 각 데이터들에 대한 메타 데이터 영역에는 이전에 저장된 논리 페이지의 메타 데이터를 합한 병합된 메타 데이터가 저장될 수 있다.

구체적으로, 제4 데이터가 저장될 때 제5 및 제6 데이터에 대한 메타 데이터인 제5 및 제6 메타 데이터가 생성되기 전이므로, 제4 데이터가 기입된 LSB 페이지의 메타 데이터 영역에는 제4 메타 데이터만 저장된다. 제5 데이터가 저장되는 경우에는 이전에 저장된 제4 메타 데이터와 제5 메타 데이터가 합쳐진 병합된 메타 데이터가 CSB 페이지의 메타 데이터 영역에 저장될 수 있다. 이후, 제6 데이터가 저장될 때에는 제4 메타 데이터 내지 제6 메타 데이터를 합친 병합된 메타 데이터가 MSB 페이지의 메타 데이터 영역에 저장될 수 있다.

따라서, CSB 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터는 제4 데이터 내지 제5 데이터의 논리 블록 어드레스 및 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 포함할 수 있다. MSB 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터는 제4 데이터 내지 제6 데이터의 논리 블록 어드레스 및 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 포함할 수 있다.

도 9는 본 발명의 실시 예에 따라 병합된 메타 데이터를 포함하는 기입 완료된 슈퍼 블록들을 설명하기 위한 도면이다.

도 9를 참조하여, 제3 슈퍼 블록(SB3)과 제4 슈퍼 블록(SB4)이 설명된다. 설명의 편의를 위해 도 9의 제3 슈퍼 블록(SB3)과 제4 슈퍼 블록(SB4)은 각각 4개의 페이지들을 포함하는 경우를 가정한다. 하나의 슈퍼 블록이 포함하는 페이지들의 수는 도 9에 의해 제한되지 않는다. 이하에서, 슈퍼 블록에 포함된 메모리 셀들은 메모리 셀 하나당 3 비트를 저장하는 TLC인 경우를 가정하여 설명하나, 본 발명의 실시 예는 전술한 바와 같이 MLC방식 또는 QLC방식에도 적용될 수 있다.

제3 슈퍼 블록(SB3)과 제4 슈퍼 블록(SB4)은 모두 기입 완료(closed) 상태의 슈퍼 블록들일 수 있다. 제3 슈퍼 블록(SB3)는 도 8을 참조하여 설명한 병합된 메타 데이터를 포함하는 슈퍼 블록이고, 제4 슈퍼 블록(SB4)는 도 7을 참조하여 설명한 병합된 메타 데이터를 포함하는 슈퍼 블록이다.

제3 슈퍼 블록(SB3)과 제4 슈퍼 블록(SB4)에서, 워드 라인에 연결된 복수의 메모리 셀들에 대응하는 페이지에는 3개의 논리 페이지 데이터가 저장될 수 있다. 예를 들면, 하나의 페이지는 3개의 논리 페이지를 포함할 수 있다. 여기서 3개의 논리 페이지는 LSB 페이지, CSB 페이지 및 MSB 페이지 일 수 있다. 각 논리 페이지는 사용자 데이터 영역과 메타 데이터 영역으로 구분될 수 있다.

제3 슈퍼 블록(SB3)은 LSB 페이지, CSB 페이지 및 MSB 페이지가 복수의 프로그램 동작들을 통해 순차적으로 기입되는 실시 예에 따라 기입 완료(closed)된 슈퍼 블록이다. 이하에서는 제1 페이지를 예로 들어 설명하고, 나머지 페이지들(제2 내지 제3 페이지)은 제1 페이지와 동일한 방식으로 구성됨이 이해될 것이다.

제3 슈퍼 블록(SB3)을 참조하면, 제1 페이지의 제1 데이터는 LSB 페이지 데이터이고 제2 데이터는 CSB 페이지 데이터이며, 제3 데이터는 MSB 페이지 데이터일 수 있다. 각 논리 페이지 데이터는 순차적으로 프로그램 되므로, 각 논리 페이지의 메타 데이터들은 동일 페이지 내에서 이전에 저장된 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터들일 수 있다.

예를 들면, 제 1페이지의 LSB 페이지의 메타 데이터 영역에는 제1 메타 데이터만 저장되나, CSB 페이지의 메타 데이터 영역에는 이전에 저장된 제1 메타 데이터와 제2 메타 데이터가 합쳐진 병합된 메타 데이터가 저장될 수 있다. 제2 메타 데이터는 CSB 페이지에 저장될 사용자 데이터인 제2 데이터의 메타 데이터이다. MSB 페이지의 메타 데이터 영역에는 이전에 저장된 제1 내지 제2 메타 데이터와 제3 메타 데이터가 합쳐진 병합된 메타 데이터가 저장될 수 있다. 제3 메타 데이터는 MSB 페이지에 저장될 사용자 데이터인 제3 데이터의 메타 데이터일 수 있다. 각 논리 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터들은 해당 논리 페이지 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 L2P 맵핑 데이터 및 이전에 저장된 논리 페이지 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 모두 포함할 수 있다.

슈퍼 블록으로 관리되는 메모리 시스템에서는 슈퍼 블록에 포함된 모든 페이지에 데이터가 저장되면, 하나의 페이지에 해당 슈퍼 블록에 저장된 모든 메타 데이터들이 저장될 수 있다. 여기서 슈퍼 블록에 저장된 모든 메타 데이터 들이 저장된 하나의 페이지는 메타 페이지 일 수 있다. 예를 들면, 메타 페이지(WL4)에는 제 1 내지 제 9 메타 데이터가 저장될 수 있다. 실시 예에서 제1 내지 제9 메타 데이터는 메타 페이지에 포함된 LSB 페이지, CSB 페이지 및 MSB페이지에 분할되어 저장될 수 있다. 예를 들어 제1 내지 제3 메타 데이터는 메타 페이지(WL4)의 LSB 페이지에 저장되고, 제4 내지 제 6 메타 데이터는 메타 페이지(WL4)의 CSB 페이지에 저장되며, 제 7 내지 제9 메타 데이터는 메타 페이지(WL4)의 MSB 페이지에 저장될 수 있다. 다양한 실시 예에서, 슈퍼 블록에 포함된 페이지들 수가 증가하면, 메타 페이지의 수도 복수개의 페이지들로 늘어날 수 있다.

서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 경우, 슈퍼 블록의 상태가 제3 슈퍼 블록(SB3)과 같이 기입 완료된(closed) 상태인 경우에는, 메타 페이지(WL4)를 리드 하여 L2P 맵핑 데이터의 복원이 가능하다. 만일 메타 페이지(WL4)의 리드 동작이 실패(fail)하면, 도 5를 참조하여 설명된 기존의 슈퍼 블록(SB0)에서는 다시 모든 논리 페이지들의 메타 데이터를 리드하여야 한다. 그러나 제3 슈퍼 블록(SB3)과 같이 병합된 메타 데이터를 저장하는 경우에는, 제1 페이지의 MSB 페이지의 메타 데이터 영역, 제2 페이지의 MSB 페이지의 메타 데이터 영역 및 제3 페이지의 MSB 페이지의 메타 데이터 영역에 각각 저장된 병합된 메타 데이터를 리드 하면 L2P 맵핑 데이터의 복원이 가능하다.

제4 슈퍼 블록(SB4)은 LSB 페이지, CSB 페이지 및 MSB 페이지가 한 번의 프로그램 동작들을 통해 동시에 기입되는 실시 예에 따라 기입 완료(closed)된 슈퍼 블록이다. 이하에서는 제1 페이지를 예로 들어 설명하고, 나머지 페이지들(제2 내지 제3 페이지)은 제1 페이지와 동일한 방식으로 구성됨이 이해될 것이다.

제4 슈퍼 블록(SB4)을 참조하면, 각 페이지의 논리 페이지들은 한 번의 프로그램 동작(one-shot program)에 따라 모두 기입될 수 있다. 예를 들면, 제1 페이지의 LSB 페이지, CSB 페이지 및 MSB 페이지는 한 번의 프로그램 동작에 따라 기입될 수 있다. 따라서, 각 논리 페이지의 메타 데이터 영역에는 동일한 페이지에 포함된 모든 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터가 저장될 수 있다.

예를 들면, 제 1페이지의 LSB 페이지, CSB 페이지 및 MSB 페이지의 메타 데이터 영역에는 각각 제1 메타 데이터 내지 제3 메타 데이터가 합쳐진 병합된 메타 데이터가 저장될 수 있다. 제1 메타 데이터는 제1 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 포함한다. 제2 메타 데이터는 제2 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 포함한다. 제3 메타 데이터는 제3 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 L2P 맵핑 데이터를 포함한다. 따라서, 제1 페이지의 LSB 페이지, CSB 페이지 및 MSB 페이지의 메타 데이터 영역에는 각각 제1 내지 제3 데이터의 논리 블록 어드레스와 물리 블록 어드레스에 관한 L2P 맵핑 데이터가 저장될 수 있다.

제4 슈퍼 블록(SB4)은 기입 완료된(closed) 상태이므로 메타 페이지에 해당 슈퍼 블록 내에 포함된 모든 메타 데이터가 저장될 수 있다. 예를 들면, 메타 페이지(WL4)에는 제 1 내지 제 9 메타 데이터가 저장될 수 있다. 실시 예에서 제1 내지 제9 메타 데이터는 메타 페이지에 포함된 LSB 페이지, CSB 페이지 및 MSB페이지에 분할되어 저장될 수 있다. 예를 들어 제1 내지 제3 메타 데이터는 메타 페이지(WL4)의 LSB 페이지에 저장되고, 제4 내지 제 6 메타 데이터는 메타 페이지(WL4)의 CSB 페이지에 저장되며, 제 7 내지 제9 메타 데이터는 메타 페이지(WL4)의 MSB 페이지에 저장될 수 있다. 다양한 실시 예에서, 슈퍼 블록에 포함된 페이지들 수가 증가하면, 메타 페이지의 수도 복수개의 페이지들로 늘어날 수 있다.

서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 경우, 슈퍼 블록의 상태가 제4 슈퍼 블록(SB4)과 같이 기입 완료된(closed) 상태인 경우에는, 메타 페이지(WL4)를 리드 하여 L2P 맵핑 데이터의 복원이 가능하다. 만일 메타 페이지(WL4)의 리드 동작이 실패(fail)하면, 도 5를 참조하여 설명된 기존의 슈퍼 블록(SB0)에서는 다시 모든 논리 페이지들의 메타 데이터를 리드하여야 한다. 제4 슈퍼 블록(SB4)의 경우, 동일한 페이지 내의 모든 논리 페이지들의 메타 데이터가 모두 병합된 메타 데이터로 동일하다. 따라서, 각 페이지에 포함된 복수의 논리 페이지들 중 임의의 논리 페이지의 메타 페이지 영역에 저장된 병합된 메타 데이터를 리드함으로써 L2P 맵핑 데이터의 복원이 가능하다.

도 10은 본 발명의 실시 예에 따라 병합된 메타 데이터를 포함하는 기입 가능한 슈퍼 블록들을 설명하기 위한 도면이다.

도 10을 참조하여, 제5 슈퍼 블록(SB5)과 제6 슈퍼 블록(SB6)이 설명된다. 설명의 편의를 위해 도 10의 제5 슈퍼 블록(SB5)과 제6 슈퍼 블록(SB6)은 각각 4개의 페이지들을 포함하는 경우를 가정한다. 하나의 슈퍼 블록이 포함하는 페이지들의 수는 도 10에 의해 제한되지 않는다. 이하에서, 슈퍼 블록에 포함된 메모리 셀들은 메모리 셀 하나당 3 비트를 저장하는 TLC인 경우를 가정하여 설명하나, 본 발명의 실시 예는 전술한 바와 같이 MLC방식 또는 QLC방식에도 적용될 수 있다.

제5 슈퍼 블록(SB5)과 제6 슈퍼 블록(SB6)은 모두 기입 가능(open) 상태의 슈퍼 블록들일 수 있다. 제5 슈퍼 블록(SB5)는 도 8을 참조하여 설명한 병합된 메타 데이터를 포함하는 슈퍼 블록이고, 제6 슈퍼 블록(SB6)는 도 7을 참조하여 설명한 병합된 메타 데이터를 포함하는 슈퍼 블록이다.

제5 슈퍼 블록(SB5)과 제6 슈퍼 블록(SB6)에서, 워드 라인에 연결된 복수의 메모리 셀들에 대응하는 페이지에는 3개의 논리 페이지 데이터가 저장될 수 있다. 예를 들면, 하나의 페이지는 3개의 논리 페이지를 포함할 수 있다. 여기서 3개의 논리 페이지는 LSB 페이지, CSB 페이지 및 MSB 페이지 일 수 있다. 각 논리 페이지는 사용자 데이터 영역과 메타 데이터 영역으로 구분될 수 있다.

제5 슈퍼 블록(SB5)은 LSB 페이지, CSB 페이지 및 MSB 페이지가 복수의 프로그램 동작들을 통해 순차적으로 기입되는 실시 예에 따라 기입된 슈퍼 블록이다. 이하에서는 제1 페이지를 예로 들어 설명하고, 제2 페이지는 제1 페이지와 동일한 방식으로 구성됨이 이해될 것이다.

제5 슈퍼 블록(SB5)을 참조하면, 제1 페이지의 제1 데이터는 LSB 페이지 데이터이고 제2 데이터는 CSB 페이지 데이터이며, 제3 데이터는 MSB 페이지 데이터일 수 있다. 각 논리 페이지 데이터는 순차적으로 프로그램 되므로, 각 논리 페이지의 메타 데이터들은 동일 페이지 내에서 이전에 저장된 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터들일 수 있다.

제 5 슈퍼 블록(SB5)의 제 3 페이지는 LSB 페이지 및 CSB 페이지만 기입된 상태이고, MSB 페이지에 데이터가 더 저장될 수 있다. 제5 슈퍼 블록(SB5)은 기입 가능(open) 상태에 있으므로, 메타 페이지(WL4)가 기입되지 않은 상태이다.

서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 경우, 기입 가능한(open) 슈퍼 블록은 도 9를 참조하여 설명된 제3 내지 제4 슈퍼 블록(SB3, SB4)과 같이 메타 페이지(WL4)를 리드 하여 L2P 맵핑 데이터를 복원할 수 없다. 따라서, 도 6을 참조하여 설명된 기존의 슈퍼 블록(SB1)에서는 다시 모든 논리 페이지들의 메타 데이터를 리드하여야 한다.

그러나 본 발명의 실시 예에 따른 기입 가능한(open) 상태의 슈퍼 블록인 제5 슈퍼 블록(SB5)의 경우, 각 페이지의 마지막에 저장된 논리 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터를 리드 하면 L2P 맵핑 데이터를 복원할 수 있다.

예를 들면, 제1 페이지의 MSB 페이지의 메타 데이터 영역, 제2 페이지의 MSB 페이지의 메타 데이터 영역 및 제3 페이지의 CSB 페이지의 메타 데이터 영역에 각각 저장된 병합된 메타 데이터를 리드 하면 L2P 맵핑 데이터의 복원이 가능하다.

제6 슈퍼 블록(SB6)은 LSB 페이지, CSB 페이지 및 MSB 페이지가 한 번의 프로그램 동작들을 통해 동시에 기입되는 실시 예에 따라 기입된 슈퍼 블록이다. 이하에서는 제1 페이지를 예로 들어 설명하고, 제2 페이지는 제1 페이지와 동일한 방식으로 구성됨이 이해될 것이다.

제6 슈퍼 블록(SB4)을 참조하면, 각 페이지의 논리 페이지들은 한 번의 프로그램 동작(one-shot program)에 따라 모두 기입될 수 있다. 예를 들면, 제1 페이지의 LSB 페이지, CSB 페이지 및 MSB 페이지는 한 번의 프로그램 동작에 따라 기입될 수 있다. 따라서, 각 논리 페이지의 메타 데이터 영역에는 동일한 페이지에 포함된 모든 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터가 저장될 수 있다.

제 6 슈퍼 블록(SB6)은 제1 페이지 및 제2 페이지만 기입된 상태이고, 제3 페이지는 기입되지 않은 상태이다. 제6 슈퍼 블록(SB6)은 기입 가능한(open) 상태이므로 메타 페이지(WL4)가 기입되지 않은 상태이다.

그러나 본 발명의 실시 예에 따른 기입 가능한(open) 상태의 슈퍼 블록인 제6 슈퍼 블록(SB6)의 경우, 각 페이지에 포함된 복수의 논리 페이지들 중 임의의 논리 페이지의 메타 페이지 영역에 저장된 병합된 메타 데이터를 리드함으로써 L2P 맵핑 데이터의 복원이 가능하다. 예를 들면, 제1 페이지에 포함된 LSB 페이지, CSB 페이지 또는 MSB 페이지 중 어느 한 페이지의 메타 데이터 영역과 제2 페이지에 포함된 LSB 페이지, CSB 페이지 또는 MSB 페이지 중 어느 한 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터를 리드하여 L2P 맵핑 데이터를 복원할 수 있다.

도 11은 본 발명의 다른 실시 예에 따른 그룹 메타 페이지를 설명하기 위한 도면이다.

도 11을 참조하면, 제7 슈퍼 블록(SB7)은 복수의 페이지(PG)들을 포함한다. 슈퍼 블록에 포함된 페이지들의 수는 도 11에 의해 제한되지 않는다.

도 11의 실시 예에서는 하나의 슈퍼 블록에 포함된 복수의 페이지(PG)들을 복수개의 그룹으로 구분할 수 있다. 예를 들면, 제7 슈퍼 블록(SB7)에 포함된 복수의 페이지(PG)들은 제1 내지 제n 그룹(group1~groupn)의 페이지 그룹들로 구분될 수 있다. 각 페이지 그룹들은 복수의 페이지들을 포함할 수 있다. 각 페이지 그룹들은 적어도 하나 이상의 그룹 메타 페이지를 포함할 수 있다. 그룹 메타 페이지는 해당 그룹에 포함된 페이지에 저장된 모든 메타 데이터들이 저장될 수 있다.

제1 그룹 메타 페이지는 제1 페이지 그룹에 포함된 페이지들에 저장된 메타 데이터들을 합친 그룹 메타 데이터를 저장할 수 있다. 제2 내지 제n 그룹 메타 페이지들에는 제2 내지 제n 페이지 그룹에 포함된 페이지들에 저장된 메타데이터들을 합친 그룹 메타 데이터가 각각 저장될 수 있다.

컨트롤러는 하나의 페이지 그룹에 포함된 복수의 페이지(PG)들에 데이터가 모두 기입되고 나면, 해당 그룹에 포함된 모든 메타 데이터들을 합친 그룹 메타 데이터를 그룹 메타 페이지에 저장할 수 있다.

실시 예에서, 그룹 메타 페이지의 위치는 도 11에 의해 제한되지 않는다. 즉, 그룹 메타 페이지는 해당 페이지 그룹이 아닌 다른 페이지 그룹에 포함될 수 있다.

서든 파워 로스가 발생하여 L2P 맵핑 데이터를 복원하는 경우, 컨트롤러는 그룹 메타 페이지에 그룹 메타 데이터가 존재하는지 여부를 판단할 수 있다. 판단 결과, 그룹 메타 데이터가 존재하는 경우 해당 그룹에 대한 L2P 맵핑 데이터는 해당 그룹 메타 페이지를 리드 하여 복원될 수 있다. 그룹 메타 데이터가 존재하지 않는 경우에는 도 10을 참조하여 설명된 방법에 따라 병합된 메타 데이터를 리드하여 L2P 맵핑 데이터를 복원할 수 있다.

도 12는 본 발명의 실시 예에 따른 컨트롤러의 동작을 나타내는 순서도 이다.

도 12를 참조하면 1201 단계에서, 컨트롤러는 서든 파워 로스의 발생을 감지할 수 있다. SPL이 발생하면, 컨트롤러는 슈퍼 블록 단위로 L2P 맵핑 데이터를 복원할 수 있다.

1203 단계에서, 컨트롤러는 슈퍼 블록의 상태가 소거(erased) 상태인지를 판단할 수 있다. 판단 결과 해당 슈퍼 블록이 소거 상태이면, 1205 단계에서 해당 블록을 프리 블록 리스트(free block list)에 추가한다. 1203 단계에서 판단한 결과, 소거 상태가 아닌 경우 1207 단계로 진행한다.

1207 단계에서, 컨트롤러는 슈퍼 블록의 상태가 기입 완료(closed) 상태인지를 판단할 수 있다. 슈퍼 블록이 기입 완료 상태인 경우에는 도 9를 참조하여 설명된 방법에 따라 메타 페이지를 리드 하여 L2P 맵핑 데이터가 복원될 수 있다. 1207 단계에서 판단한 결과 슈퍼 블록이 기입 완료 상태이면 해당 슈퍼 블록에 저장된 메타 페이지를 리드할 수 있다. 1207 단계에서 판단한 결과 슈퍼 블록의 상태가 기입 완료 상태가 아니면 해당 슈퍼 블록은 기입 가능(open) 상태일 것이므로, 1211 단계로 진행한다.

1211 단계에서, 컨트롤러는 슈퍼 블록에 포함된 병합된 메타 데이터를 리드 한다. 슈퍼 블록에 포함된 병합된 메타 데이터는 도 10 및 11을 참조하여 설명된 실시 예들에 따라 다양하게 저장될 수 있으므로, 병합된 메타 데이터를 리드 하는 방법에 대해서는 도 13 내지 15를 통해 보다 상세하게 설명한다.

1213 단계에서는 기입 완료 상태의 슈퍼 블록에 포함된 메타 페이지를 리드한 결과 리드 동작이 실패하였는지 여부(read fail?)를 판단할 수 있다. 1213 단계에서 판단한 결과 메타 페이지의 리드가 실패하면, 1211 단계로 진행하여, 각 페이지에 저장된 병합된 메타 데이터를 리드한다.

1215 단계에서, 컨트롤러는 리드된 메타 데이터를 이용하여 L2P 맵핑 데이터를 복원할 수 있다.

도 13은 본 발명의 실시 예에 따른 컨트롤러가 병합된 메타 데이터를 리드하는 동작을 나타내는 순서도이다.

도 13은 도 10을 참조하여 설명된 제6 슈퍼 블록(SB6)의 경우에 병합된 메타 데이터를 리드 하는 방법을 나타낸 것이다. 즉, 도 13은 한 번의 프로그램 동작으로 복수의 논리 페이지들을 기입하는 프로그램 방식으로 저장된 병합된 메타 데이터를 리드하는 실시 예를 나타낸다.

도 13을 참조하면, 컨트롤러는 1301 단계에서, 워드 라인 별로 저장된 복수의 논리 페이지 데이터들 중 임의의 논리 페이지 데이터의 메타 데이터를 리드 할 수 있다. 구체적으로, 하나의 워드 라인에 연결된 복수의 메모리 셀들은 하나의 페이지를 구성한다. 하나의 페이지에는 3개의 논리 페이지들이 포함될 수 있다. 논리 페이지들은 한 번의 프로그램 동작(one-shot program)에 따라 모두 기입될 수 있다. 따라서, 각 논리 페이지의 메타 데이터 영역에는 동일한 페이지에 포함된 모든 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터가 저장될 수 있다. 컨트롤러는 각 페이지에 포함된 복수의 논리 페이지들 중 임의의 논리 페이지의 메타 페이지 영역에 저장된 병합된 메타 데이터를 리드할 수 있다. 예를 들면, 각 페이지에 포함된 LSB 페이지, CSB 페이지 또는 MSB 페이지 중 어느 한 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터를 리드할 수 있다.

1303 단계에서, 병합된 메타 데이터를 리드한 동작이 실패하면(fail), 컨트롤러는 1301단계로 되돌아가서 임의의 논리 페이지에 저장된 병합된 메타 데이터를 다시 리드할 수 있다. 이 경우, 이전에 리드 동작이 실패한 논리 페이지를 제외한 나머지 논리 페이지에 저장된 병합된 메타 데이터를 리드할 수 있다. 1303 단계에서 리드 동작이 성공하면 도 12의 1215 단계로 진행하여 리드된 메타 데이터를 이용하여 L2P 맵핑 데이터를 복원할 수 있다.

도 14는 본 발명의 다른 실시 예에 따른 컨트롤러가 병합된 메타 데이터를 리드하는 동작을 나타내는 순서도이다.

도 14는 도 10을 참조하여 설명된 제5 슈퍼 블록(SB5)의 경우에 병합된 메타 데이터를 리드 하는 방법을 나타낸 것이다. 즉, 도 14는 복수의 프로그램 동작들을 통해 복수의 논리 페이지들이 순차적으로 기입되는 프로그램 방식으로 저장된 병합된 메타 데이터를 리드하는 실시 예를 나타낸다.

도 14를 참조하면, 컨트롤러는 1401 단계에서, 워드 라인 별로 마지막에 기입된 논리 페이지 데이터의 메타 데이터를 리드할 수 있다. 각 논리 페이지 데이터는 순차적으로 프로그램 되므로, 각 논리 페이지의 메타 데이터들은 동일 페이지 내에서 이전에 저장된 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터들일 수 있다. 따라서, 컨트롤러는 가장 마지막에 프로그램 된 논리 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터를 리드할 수 있다.

1403 단계에서 컨트롤러는 리드 동작이 실패하였는지 여부(fail)를 판단할 수 있다. 리드 동작이 성공하면, 도 12의 1215 단계로 진행하여 리드된 메타 데이터를 이용하여 L2P 맵핑 데이터를 복원할 수 있다.

1403 단계에서 리드 동작이 페일하면, 컨트롤러는 워드 라인 별로 기입된 모든 논리 페이지의 메타 데이터들을 리드할 수 있다.

도 15는 본 발명의 다른 실시 예에 따른 컨트롤러가 병합된 메타 데이터를 리드하는 동작을 나타내는 순서도이다.

도 15는 도 11을 참조하여 설명된 제7 슈퍼 블록(SB7)의 경우에 병합된 메타 데이터를 리드 하는 방법을 나타낸 것이다. 즉, 도 17은 슈퍼 블록 내에서 그룹 메타 페이지에 그룹 메타 데이터가 기입되어 있는 경우의 병합된 메타 데이터를 리드하는 방법을 나타낸 도면이다.

도 15를 참조하면, 1501단계에서, 컨트롤러는 슈퍼 블록 내에 그룹 메타 페이지의 그룹 메타 데이터가 존재하는지 여부를 판단할 수 있다. 그룹 메타 페이지에 데이터가 기입된 경우에는 그룹 메타 페이지만을 리드하면 L2P 맵핑 데이터를 복원할 수 있다. 1501 단계에서 판단한 결과 그룹 메타 페이지에 데이터가 기입된 경우, 컨트롤러는 1503 단계로 진행하여 그룹 메타 페이지를 리드한다.

1501 단계에서 판단한 결과, 그룹 메타 페이지가 존재하지 않거나, 그룹 메타 페이지에 데이터가 기입되어 있지 않거나, 1507 단계에서 그룹 메타 페이지를 리드한 동작이 실패(fail)하면, 1505 단계로 진행한다.

1505 단계에서, 컨트롤러는, 워드 라인 별로 저장된 복수의 논리 페이지 데이터들 중 임의의 논리 페이지 데이터의 메타 데이터를 리드 할 수 있다. 각 논리 페이지의 메타 데이터 영역에는 동일한 페이지에 포함된 모든 논리 페이지의 메타 데이터들을 합친 병합된 메타 데이터가 저장될 수 있다. 컨트롤러는 각 페이지에 포함된 복수의 논리 페이지들 중 임의의 논리 페이지의 메타 페이지 영역에 저장된 병합된 메타 데이터를 리드할 수 있다. 예를 들면, 각 페이지에 포함된 LSB 페이지, CSB 페이지 또는 MSB 페이지 중 어느 한 페이지의 메타 데이터 영역에 저장된 병합된 메타 데이터를 리드할 수 있다.

1509 단계에서, 병합된 메타 데이터를 리드한 동작이 실패하면(fail), 컨트롤러는 1505 단계로 되돌아가서 임의의 논리 페이지에 저장된 병합된 메타 데이터를 다시 리드할 수 있다. 이 경우, 이전에 리드 동작이 실패한 논리 페이지를 제외한 나머지 논리 페이지에 저장된 병합된 메타 데이터를 리드할 수 있다. 1509 단계에서 리드 동작이 성공하면 도 12의 1215 단계로 진행하여 리드된 메타 데이터를 이용하여 L2P 맵핑 데이터를 복원할 수 있다.

도면에는 도시되지 않았으나, 실시 예에서 반도체 메모리 장치의 프로그램 방식에 따라 복수의 논리 페이지들이 복수의 프로그램 동작들을 통해 순차적으로 기입되는 경우에는 1505 단계 내지 1509 단계 대신에 도 14를 참조하여 설명된 1401 내지 1405 단계가 대신 적용될 수 있다.

도 16는 도 1의 컨트롤러(200)를 구현하기 위한 일 실시 예(1600)를 보여주는 블록도이다.

도 16을 참조하면, 컨트롤러(1200)는 램(1610, Random Access Memory), 프로세싱 유닛(1620, processing unit), 호스트 인터페이스(1630, host interface), 메모리 인터페이스(1640, memory interface) 및 에러 정정 블록(1650)을 포함한다.

프로세싱 유닛(1620)은 컨트롤러(1600)의 제반 동작을 제어한다. 램(1610)은 프로세싱 유닛(1620)의 동작 메모리, 반도체 메모리 장치 및 호스트 사이의 캐시 메모리, 그리고 반도체 장치 및 호스트 사이의 버퍼 메모리 중 적어도 하나로서 이용될 수 있다. 프로세싱 유닛(1620)은 펌웨어를 실행하여 도 3을 참조하여 설명된 메모리 제어기(240)의 기능을 수행할 수 있다.

호스트 인터페이스(1630)는 호스트 및 컨트롤러(1600) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성된다.

메모리 인터페이스(1640)는 반도체 메모리 장치와 인터페이싱한다.

에러 정정 블록(1650)은 에러 정정 코드를 이용하여 반도체 메모리 장치로부터 수신된 데이터를 디코딩할 것이다.

도 17은 도 1의 메모리 시스템(50)의 응용 예(2000)를 보여주는 블록도이다.

도 17을 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.

도 17에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100)와 마찬가지로 구성되고, 동작할 것이다.

각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 1을 참조하여 설명된 컨트롤러(200)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성될 수 있다. 도 17에서, 하나의 채널에 복수의 반도체 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 반도체 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.

컨트롤러(2200) 및 반도체 메모리 장치(2100)는 하나의 반도체 장치로 집적될 수 있다. 실시 예로서, 컨트롤러(2200) 및 반도체 메모리 장치(2100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(2200) 및 반도체 메모리 장치(2100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.

컨트롤러(2200) 및 반도체 메모리 장치(2100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 메모리 시스템이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.

다른 예로서, 메모리 시스템(2000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.

예시적인 실시 예로서, 반도체 메모리 장치(2100) 또는 메모리 시스템(2000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(2100) 또는 메모리 시스템(2000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline integrated circuit (SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.

도 18은 도 17을 참조하여 설명된 메모리 시스템(2000)을 포함하는 컴퓨팅 시스템(3000)을 보여주는 블록도이다.

도 17을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.

메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.

도 18에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.

도 18에서, 도 17을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 1을 참조하여 설명된 메모리 시스템(50)으로 대체될 수 있다. 실시 예로서, 컴퓨팅 시스템(3000)은 도 1 및 도 17를 참조하여 설명된 메모리 시스템들(50, 2000)을 모두 포함하도록 구성될 수 있다.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

50: 메모리 시스템
100: 반도체 메모리 장치
110: 메모리 셀 어레이
120: 주변 회로
200: 컨트롤러
201: FTL
202: L2P 맵핑 데이터

Claims

복수의 페이지들을 포함하는 메모리 블록을 제어하는 컨트롤러의 동작 방법에 있어서,
상기 메모리 블록이 기입 가능한 상태인지 또는 기입 완료된 상태인지를 판단하는 단계;
상기 메모리 블록이 기입 가능한 상태이면, 상기 복수의 페이지들 각각에 포함된 복수의 논리 페이지들 중 하나의 논리 페이지의 메타 데이터 영역에 저장된, 병합된 메타 데이터를 리드하는 단계; 및
상기 병합된 메타 데이터를 이용하여 상기 복수의 논리 페이지들에 대한 논리 블록 어드레스 및 물리 블록 어드레스 관한 엘투피(L2P) 맵핑 데이터를 복원하는 단계;를 포함하고,
상기 병합된 메타 데이터는,
상기 복수의 논리 페이지들에 대응되는 메타 데이터들을 포함하는 컨트롤러의 동작 방법.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 메모리 블록이 기입 완료된 상태이면, 상기 메모리 블록에 포함된 적어도 하나의 메타 페이지에 저장된 메타 데이터들을 리드하는 단계;를 더 포함하고,
상기 적어도 하나의 메타 페이지에 저장된 상기 메타 데이터들은,
상기 복수의 논리 페이지들 각각의 사용자 데이터 영역에 저장된 사용자 데이터에 대응되는 메타 데이터를 포함하는 컨트롤러의 동작 방법.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 병합된 메타 데이터를 리드하는 단계는,
상기 병합된 메타 데이터에 대한 리드 동작이 실패하면, 상기 복수의 논리 페이지들 중 상기 리드 동작이 실패한 논리 페이지와 다른 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 단계;를 더 포함하는 컨트롤러의 동작 방법.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 병합된 메타 데이터를 리드하는 단계는,
상기 복수의 논리 페이지들 중 마지막에 저장된 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 컨트롤러의 동작 방법.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 병합된 메타 데이터를 리드하는 단계는,
상기 복수의 페이지들 중 일부의 페이지들의 메타 데이터를 합한 그룹 메타 데이터가 존재하는지 여부를 판단하는 단계; 및
상기 그룹 메타 데이터가 존재하면, 상기 그룹 메타 데이터를 저장하는 그룹 메타 페이지를 리드하는 단계;를 포함하고,
상기 그룹 메타 데이터는,
상기 일부의 페이지들에 대한 병합된 메타 데이터를 포함하는 컨트롤러의 동작 방법.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 5항에 있어서,
상기 그룹 메타 데이터가 존재하지 않으면, 상기 복수의 논리 페이지들 중 임의의 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 단계; 및
상기 병합된 메타 데이터에 대한 리드 동작이 실패하면, 상기 복수의 논리 페이지들 중 상기 리드 동작이 실패한 논리 페이지와 다른 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 단계;를 더 포함하는 컨트롤러의 동작 방법.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 5항에 있어서,
상기 그룹 메타 데이터가 존재하지 않으면, 상기 복수의 논리 페이지들 중 마지막에 저장된 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 단계;를 더 포함하는 컨트롤러의 동작 방법.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 메타 데이터들 각각은,
상기 복수의 논리 페이지들 중 대응되는 논리 페이지의 논리 블록 어드레스 및 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 L2P 맵핑 데이터를 포함하는 컨트롤러의 동작 방법.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서,
상기 복수의 논리 페이지들 각각은,
최하위 비트(LSB) 페이지 데이터, 중간 비트(CSB) 페이지 데이터, 및 최상위 비트(MSB) 페이지 데이터들 중 하나의 페이지 데이터를 저장하는 컨트롤러의 동작 방법.
복수의 페이지들을 포함하는 메모리 블록을 제어하는 컨트롤러에 있어서,
상기 메모리 블록이 기입 가능한 상태인지 또는 기입 완료된 상태인지를 판단하고, 상기 메모리 블록이 기입 가능한 상태이면, 상기 복수의 페이지들 각각에 포함된 복수의 논리 페이지들 중 하나의 논리 페이지의 메타 데이터 영역에 저장된, 병합된 메타 데이터를 리드하는 프로세서; 및
상기 병합된 메타 데이터를 이용하여 상기 복수의 논리 페이지들에 대한 논리 블록 어드레스 및 물리 블록 어드레스 관한 엘투피(L2P) 맵핑 데이터를 복원하는 메모리 제어기;를 포함하고,
상기 병합된 메타 데이터는,
상기 복수의 논리 페이지들에 대응되는 메타 데이터들을 포함하는 컨트롤러.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 프로세서는,
상기 메모리 블록이 기입 완료된 상태이면, 상기 메모리 블록에 포함된 적어도 하나의 메타 페이지에 저장된 메타 데이터들을 리드하고,
상기 적어도 하나의 메타 페이지에 저장된 상기 메타 데이터들은,
상기 복수의 논리 페이지들 각각의 사용자 데이터 영역에 저장된 사용자 데이터에 대응되는 메타 데이터를 포함하는 컨트롤러.
◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 프로세서는,
상기 병합된 메타 데이터에 대한 리드 동작이 실패하면, 상기 복수의 논리 페이지들 중 상기 리드 동작이 실패한 논리 페이지와 다른 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 컨트롤러.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 프로세서는,
상기 복수의 논리 페이지들 중 마지막에 저장된 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 컨트롤러.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 프로세서는,
상기 복수의 페이지들 중 일부의 페이지들의 메타 데이터를 합한 그룹 메타 데이터가 존재하는지 여부를 판단하고, 상기 그룹 메타 데이터가 존재하면, 상기 그룹 메타 데이터를 저장하는 그룹 메타 페이지를 리드하고,
상기 그룹 메타 데이터는,
상기 일부의 페이지들에 대한 병합된 메타 데이터를 포함하는 컨트롤러.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 14항에 있어서,
상기 프로세서는,
상기 그룹 메타 데이터가 존재하지 않으면, 상기 논리 페이지들 중 임의의 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하고,
상기 병합된 메타 데이터에 대한 리드 동작이 실패하면, 상기 복수의 논리 페이지들 중 상기 리드 동작이 실패한 논리 페이지와 다른 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 컨트롤러.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 14항에 있어서,
상기 프로세서는,
상기 그룹 메타 데이터가 존재하지 않으면, 상기 복수의 논리 페이지들 중 마지막에 저장된 논리 페이지의 메타 데이터 영역에 저장된, 상기 병합된 메타 데이터를 리드하는 컨트롤러.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 메타 데이터들 각각은,
상기 복수의 논리 페이지들 중 대응되는 논리 페이지의 논리 블록 어드레스 및 물리 블록 어드레스 사이의 맵핑 관계를 나타내는 L2P 맵핑 데이터를 포함하는 컨트롤러.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 10항에 있어서,
상기 복수의 논리 페이지들 각각은,
최하위 비트(LSB) 페이지 데이터, 중간 비트(CSB) 페이지 데이터, 및 최상위 비트(MSB) 페이지 데이터들 중 하나의 페이지 데이터를 저장하는 컨트롤러.
복수의 페이지들을 포함하는 메모리 블록을 포함하고, 상기 복수의 페이지들 중에서 선택된 페이지에 포함된 복수의 논리 페이지들 각각에 논리 페이지 데이터 및 메타 데이터를 저장하고, 상기 복수의 논리 페이지들에 대응되는 메타 데이터들을 포함하는 병합된 메타 데이터를 상기 복수의 논리 페이지들 중 하나의 논리 페이지의 메타 데이터 영역에 저장하는 반도체 메모리 장치; 및
서든 파워 로스가 발생한 이후 상기 메모리 블록이 기입 가능한 상태이면, 상기 메타 데이터 영역으로부터 상기 병합된 메타 데이터를 리드하고, 상기 리드된 메타 데이터를 기초로 하여 엘투피(L2P) 맵핑 데이터를 복원하는 컨트롤러;를 포함하는 메모리 시스템.