KR102459604B1 - Display substrate and liquid crystal display comprising the same - Google Patents
Display substrate and liquid crystal display comprising the same Download PDFInfo
- Publication number
- KR102459604B1 KR102459604B1 KR1020160001750A KR20160001750A KR102459604B1 KR 102459604 B1 KR102459604 B1 KR 102459604B1 KR 1020160001750 A KR1020160001750 A KR 1020160001750A KR 20160001750 A KR20160001750 A KR 20160001750A KR 102459604 B1 KR102459604 B1 KR 102459604B1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical stem
- electrode
- unit electrode
- disposed
- pixel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
- B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
- B62B1/26—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor characterised by supports specially adapted to objects of definite shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
- B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
- B62B1/18—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is disposed between the wheel axis and the handles, e.g. wheelbarrows
- B62B1/22—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is disposed between the wheel axis and the handles, e.g. wheelbarrows involving means for grappling or securing in place objects to be carried; Loading or unloading equipment
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
- B62B2202/00—Indexing codes relating to type or characteristics of transported articles
- B62B2202/62—Tiles, bricks, paving slabs or the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
- B62B2203/00—Grasping, holding, supporting the objects
- B62B2203/70—Comprising means for facilitating loading or unloading
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133742—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
- G02F1/133757—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle with different alignment orientations
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 표시 기판은 제1 방향을 따라 배치된 복수개의 화소 영역을 갖는 베이스 기판 및 상기 화소 영역에 배치된 화소 전극을 포함하고, 상기 화소 전극은 제1 서브 화소 전극을 포함하고, 상기 제1 서브 화소 전극은 제1 단위 전극, 상기 제1 단위 전극과 이격된 제2 단위 전극 및 상기 제1 단위 전극과 상기 제2 단위 전극을 연결하는 제1 연결부를 포함하고, 상기 제1 단위 전극과 상기 제2 단위 전극 사이의 이격 공간은 제1 슬릿을 정의하고, 상기 제1 슬릿은 상기 제1 방향과 평행하지 않다.A display substrate according to an embodiment of the present invention includes a base substrate having a plurality of pixel regions arranged in a first direction and a pixel electrode arranged in the pixel region, wherein the pixel electrode includes a first sub-pixel electrode and the first sub-pixel electrode includes a first unit electrode, a second unit electrode spaced apart from the first unit electrode, and a first connection part connecting the first unit electrode and the second unit electrode, A space between the first unit electrode and the second unit electrode defines a first slit, and the first slit is not parallel to the first direction.
Description
본 발명은 표시 기판 및 이를 포함하는 액정표시장치에 대한 것으로, 특히 휘어진 표시 기판을 갖는 액정표시장치에 대한 것이다.The present invention relates to a display substrate and a liquid crystal display including the same, and more particularly, to a liquid crystal display having a curved display substrate.
표시장치는 발광 방식에 따라 액정표시장치(liquid crystal display, LCD), 유기발광 표시장치(organic light emitting diode display, OLED display), 플라즈마 표시장치(plasma display panel, PDP), 전기 영동 표시장치(electrophoretic display) 등으로 분류된다.The display device is a liquid crystal display (LCD), an organic light emitting diode display (OLED display), a plasma display panel (PDP), and an electrophoretic display device depending on the light emitting method. display), etc.
이 중 액정표시장치는 서로 대향 배치된 두 개의 기판 및 두 개의 기판 사이에 개재된 액정층을 포함한다. 액정표시장치의 두 기판 사이에 개재된 액정층에 전계가 인가되고, 이 전계의 세기가 조절되어 기판을 투과하는 빛의 양이 조절됨으로써 액정표시장치에 영상이 표시된다.Among them, the liquid crystal display includes two substrates facing each other and a liquid crystal layer interposed between the two substrates. An electric field is applied to the liquid crystal layer interposed between the two substrates of the liquid crystal display, and the intensity of the electric field is adjusted to control the amount of light passing through the substrate, thereby displaying an image on the liquid crystal display.
최근 휘어진 액정표시장치가 개발되고 있는데, 휘어진 액정표시장치는 곡면의 표시 영역을 제공하여, 사용자에게 입체감, 몰입감 및 임장감(臨場感; realism)이 향상된 영상을 제공할 수 있다.Recently, a curved liquid crystal display device has been developed, and the curved liquid crystal display device provides a curved display area to provide a user with an image with improved three-dimensional effect, immersion, and realism.
본 발명의 일 실시예는 표시 품질이 향상된 액정표시장치 및 이러한 액정표시장치에 적용되는 표시 기판을 제공하고자 한다.SUMMARY One embodiment of the present invention is to provide a liquid crystal display device with improved display quality and a display substrate applied to the liquid crystal display device.
본 발명의 다른 일 실시예는 화소 전극 형성과정에서 공정 불량이 감소될 수 있도록 하는 구조를 갖는 화소 전극을 포함하는 표시 기판을 제공하고자 한다.Another embodiment of the present invention is to provide a display substrate including a pixel electrode having a structure to reduce process defects in a process of forming the pixel electrode.
본 발명의 일 실시예는 제1 방향을 따라 배치된 복수개의 화소 영역을 갖는 베이스 기판; 및 상기 화소 영역에 배치된 화소 전극;을 포함하고, 상기 화소 전극은 제1 서브 화소 전극을 포함하고, 상기 제1 서브 화소 전극은 제1 단위 전극; 상기 제1 단위 전극과 이격된 제2 단위 전극; 및 상기 제1 단위 전극과 상기 제2 단위 전극을 연결하는 제1 연결부;를 포함하고, 상기 제1 단위 전극과 상기 제2 단위 전극 사이의 이격 공간은 제1 슬릿을 정의하고, 상기 제1 슬릿은 상기 제1 방향과 평행하지 않으며, 상기 제1 단위 전극은, 상기 화소 영역의 일측에 배치되는 제1 세로 줄기부; 및 상기 제1 세로 줄기부와 연결된 제1 가로 줄기부;를 포함하고, 상기 제2 단위 전극은, 상기 화소 영역의 타측에 배치된 제2 세로 줄기부; 및 상기 제2 세로 줄기부와 연결된 제2 가로 줄기부;를 포함하고, 상기 제1 가로 줄기부의 일단은 상기 제1 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제1 세로 줄기부와 인접하고, 상기 제2 가로 줄기부의 일단은 상기 제2 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제2 세로 줄기부와 인접하는 표시 기판을 제공한다.According to an embodiment of the present invention, there is provided a base substrate comprising: a base substrate having a plurality of pixel areas disposed in a first direction; and a pixel electrode disposed in the pixel area, wherein the pixel electrode includes a first sub-pixel electrode, wherein the first sub-pixel electrode includes: a first unit electrode; a second unit electrode spaced apart from the first unit electrode; and a first connector connecting the first unit electrode and the second unit electrode, wherein a space between the first unit electrode and the second unit electrode defines a first slit, and the first slit is not parallel to the first direction, and the first unit electrode may include: a first vertical stem disposed at one side of the pixel area; and a first horizontal stem connected to the first vertical stem, wherein the second unit electrode includes: a second vertical stem disposed on the other side of the pixel area; and a second horizontal stem portion connected to the second vertical stem portion, wherein one end of the first horizontal stem portion is connected to the first vertical stem portion and the other end is adjacent to the first vertical stem portion of a neighboring pixel electrode. and, one end of the second horizontal stem is connected to the second vertical stem, and the other end is adjacent to the second vertical stem of a neighboring pixel electrode.
상기 제1 단위 전극은 상기 제1 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제1 가지부 및 복수개의 제2 가지부를 포함하고, 상기 제2 단위 전극은 상기 제2 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제3 가지부 및 복수개의 제4 가지부를 포함한다.The first unit electrode includes a plurality of first branch portions and a plurality of second branch portions disposed to face each other with respect to the first horizontal stem portion, and the second unit electrode is opposite to the second horizontal stem portion based on the second horizontal stem portion. It includes a plurality of third branch portions and a plurality of fourth branch portions disposed.
상기 제1 가지부, 상기 제2 가지부, 상기 제3 가지부 및 상기 제4 가지부는 상기 제1 방향과 교차하는 제2 방향을 따라 순차적으로 배치된다.The first branch portion, the second branch portion, the third branch portion, and the fourth branch portion are sequentially disposed along a second direction intersecting the first direction.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 작아지며, 상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 작아질 수 있다. The width of the second domain defined as the arrangement area of the plurality of second branches decreases as the distance from the first vertical stem portion increases, and the width of the third domain defined as the arrangement area of the plurality of third branches is equal to the width of the third domain defined as the arrangement area of the plurality of third branches. It may become smaller as the distance from the second vertical stem portion increases.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 커지며, 상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 커질 수 있다.The width of the second domain defined as the arrangement area of the plurality of second branches increases as the distance from the first vertical stem portion increases, and the width of the third domain defined as the arrangement area of the plurality of third branches is equal to the width of the third domain. 2 The farther away from the vertical stem, the larger it may be.
상기 복수개의 제2 가지부 중 적어도 하나와 상기 복수개의 제3 가지부 중 적어도 하나는 상기 제1 연결부에 의해 서로 연결된다.At least one of the plurality of second branch portions and at least one of the plurality of third branch portions are connected to each other by the first connecting portion.
상기 제1 슬릿은 상기 제1 방향과 5˚ 내지 45˚의 각도를 갖는다.The first slit has an angle of 5° to 45° with the first direction.
상기 화소 전극은 제2 서브 화소 전극을 더 포함하고, 상기 제2 서브 화소 전극은 제3 단위 전극; 상기 제3 단위 전극과 이격된 제4 단위 전극; 및 상기 제3 단위 전극과 상기 제4 단위 전극을 연결하는 제2 연결부;를 포함하고, 상기 제3 단위 전극과 상기 제4 단위 전극 사이의 이격 공간은 제2 슬릿을 정의하고, 상기 제2 슬릿은 상기 제1 방향과 평행하지 않으며, 상기 제3 단위 전극은, 상기 화소 영역의 일측에 배치되는 제3 세로 줄기부; 및 상기 제3 세로 줄기부와 연결된 제3 가로 줄기부;를 포함하고, 상기 제4 단위 전극은, 상기 화소 영역의 타측에 배치된 제4 세로 줄기부; 및 상기 제4 세로 줄기부와 연결된 제4 가로 줄기부;를 포함하고, 상기 제3 가로 줄기부의 일단은 상기 제3 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제3 세로 줄기부와 인접하고, 상기 제4 가로 줄기부의 일단은 상기 제4 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제4 세로 줄기부와 인접한다.The pixel electrode further includes a second sub-pixel electrode, the second sub-pixel electrode comprising: a third unit electrode; a fourth unit electrode spaced apart from the third unit electrode; and a second connector connecting the third unit electrode and the fourth unit electrode, wherein a space between the third unit electrode and the fourth unit electrode defines a second slit, and the second slit includes: is not parallel to the first direction, and the third unit electrode may include: a third vertical stem disposed at one side of the pixel area; and a third horizontal stem portion connected to the third vertical stem portion, wherein the fourth unit electrode includes: a fourth vertical stem portion disposed on the other side of the pixel area; and a fourth horizontal stem portion connected to the fourth vertical stem portion, wherein one end of the third horizontal stem portion is connected to the third vertical stem portion and the other end is adjacent to the third vertical stem portion of a neighboring pixel electrode. and one end of the fourth horizontal stem is connected to the fourth vertical stem, and the other end is adjacent to the fourth vertical stem of a neighboring pixel electrode.
상기 제3 단위 전극은 상기 제3 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제5 가지부 및 복수개의 제6 가지부를 포함하고, 상기 제4 단위 전극은 상기 제4 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제7 가지부 및 복수개의 제8 가지부를 포함한다.The third unit electrode includes a plurality of fifth branch portions and a plurality of sixth branch portions disposed to face each other with respect to the third horizontal stem portion, and the fourth unit electrode is opposite to the fourth horizontal stem portion based on the fourth horizontal stem portion. It includes a plurality of seventh branch portions and a plurality of eighth branch portions disposed.
상기 제5 가지부, 상기 제6 가지부, 상기 제7 가지부 및 상기 제8 가지부는 상기 제1 방향과 교차하는 제2 방향을 따라 순차적으로 배치된다.The fifth branch, the sixth branch, the seventh branch, and the eighth branch are sequentially disposed along a second direction intersecting the first direction.
상기 복수개의 제6 가지부의 배치 영역으로 정의되는 제6 도메인의 폭은 상기 제3 세로 줄기부로부터 멀어질수록 작아지며, 상기 복수개의 제7 가지부의 배치 영역으로 정의되는 제7 도메인의 폭은 상기 제4 세로 줄기부로부터 멀어질수록 작아질 수 있다.The width of the sixth domain defined as the arrangement area of the plurality of sixth branches decreases as the distance from the third vertical stem portion increases, and the width of the seventh domain defined as the arrangement area of the plurality of seventh branches is equal to the width of the sixth domain defined as the arrangement area of the plurality of seventh branches. It may become smaller as it moves away from the fourth vertical stem part.
상기 복수개의 제6 가지부의 배치 영역으로 정의되는 제6 도메인의 폭은 상기 제3 세로 줄기부로부터 멀어질수록 커지며, 상기 복수개의 제7 가지부의 배치 영역으로 정의되는 제7 도메인의 폭은 상기 제7 세로 줄기부로부터 멀어질수록 커질 수 있다.The width of the sixth domain defined as the arrangement area of the plurality of sixth branches increases as the distance from the third vertical stem portion increases, and the width of the seventh domain defined as the arrangement area of the plurality of seventh branches is equal to the width of the sixth domain. 7 The farther away from the vertical stem, the larger it can be.
상기 복수개의 제6 가지부 중 적어도 하나와 상기 복수개의 제7 가지부 중 적어도 하나는 상기 제2 연결부에 의해 서로 연결된다.At least one of the plurality of sixth branch parts and at least one of the plurality of seventh branch parts are connected to each other by the second connection part.
상기 제2 슬릿은 상기 제1 방향과 5˚ 내지 45˚의 각도를 갖는다.The second slit has an angle of 5° to 45° with the first direction.
상기 표시 기판은 제1 방향을 따라 서로 이웃한 화소 전극 사이에 배치된 쉴딩 전극을 더 포함한다. The display substrate further includes a shielding electrode disposed between pixel electrodes adjacent to each other in the first direction.
본 발명의 다른 일 실시예는, 표시 기판; 상기 표시 기판에 대향되어 배치된 대향 기판; 및 상기 표시 기판과 상기 대향 기판 사이에 배치된 액정층;을 포함하며, 상기 표시 기판은 제1 방향을 따라 배치된 복수개의 화소 영역을 갖는 베이스 기판; 및 상기 화소 영역에 배치된 화소 전극;을 포함하고, 상기 화소 전극은 제1 서브 화소 전극을 포함하고, 상기 제1 서브 화소 전극은 제1 단위 전극; 상기 제1 단위 전극과 이격된 제2 단위 전극; 및 상기 제1 단위 전극과 상기 제2 단위 전극을 연결하는 제1 연결부;를 포함하고, 상기 제1 단위 전극과 상기 제2 단위 전극 사이의 이격 공간은 제1 슬릿을 정의하고, 상기 제1 슬릿은 상기 제1 방향과 평행하지 않으며, 상기 제1 단위 전극은, 상기 화소 영역의 일측에 배치되는 제1 세로 줄기부; 및 상기 제1 세로 줄기부와 연결된 제1 가로 줄기부;를 포함하고, 상기 제2 단위 전극은, 상기 화소 영역의 타측에 배치된 제2 세로 줄기부; 및 상기 제2 세로 줄기부와 연결된 제2 가로 줄기부;를 포함하고, 상기 제1 가로 줄기부의 일단은 상기 제1 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제1 세로 줄기부와 인접하고, 상기 제2 가로 줄기부의 일단은 상기 제2 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제2 세로 줄기부와 인접하는 액정표시장치를 제공한다.Another embodiment of the present invention provides a display substrate; a counter substrate disposed to face the display substrate; and a liquid crystal layer disposed between the display substrate and the opposite substrate, wherein the display substrate comprises: a base substrate having a plurality of pixel areas arranged in a first direction; and a pixel electrode disposed in the pixel area, wherein the pixel electrode includes a first sub-pixel electrode, wherein the first sub-pixel electrode includes: a first unit electrode; a second unit electrode spaced apart from the first unit electrode; and a first connector connecting the first unit electrode and the second unit electrode, wherein a space between the first unit electrode and the second unit electrode defines a first slit, and the first slit is not parallel to the first direction, and the first unit electrode may include: a first vertical stem disposed at one side of the pixel area; and a first horizontal stem connected to the first vertical stem, wherein the second unit electrode includes: a second vertical stem disposed on the other side of the pixel area; and a second horizontal stem portion connected to the second vertical stem portion, wherein one end of the first horizontal stem portion is connected to the first vertical stem portion and the other end is adjacent to the first vertical stem portion of a neighboring pixel electrode. and one end of the second horizontal stem is connected to the second vertical stem, and the other end is adjacent to the second vertical stem of a neighboring pixel electrode.
상기 제1 단위 전극은 상기 제1 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제1 가지부 및 복수개의 제2 가지부를 포함하고, 상기 제2 단위 전극은 상기 제2 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제3 가지부 및 복수개의 제4 가지부를 포함한다.The first unit electrode includes a plurality of first branch portions and a plurality of second branch portions disposed to face each other with respect to the first horizontal stem portion, and the second unit electrode is opposite to the second horizontal stem portion based on the second horizontal stem portion. It includes a plurality of third branch portions and a plurality of fourth branch portions disposed.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 작아지며, 상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 작아질 수 있다. The width of the second domain defined as the arrangement area of the plurality of second branches decreases as the distance from the first vertical stem portion increases, and the width of the third domain defined as the arrangement area of the plurality of third branches is equal to the width of the third domain defined as the arrangement area of the plurality of third branches. It may become smaller as the distance from the second vertical stem portion increases.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 커지며, 상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 커질 수 있다.The width of the second domain defined as the arrangement area of the plurality of second branches increases as the distance from the first vertical stem portion increases, and the width of the third domain defined as the arrangement area of the plurality of third branches is equal to the width of the third domain. 2 The farther away from the vertical stem, the larger it may be.
상기 대향 기판은 공통 전극을 더 포함할 수 있다.The opposite substrate may further include a common electrode.
본 발명에 액정표시장치는 우수한 영상 품질을 제공하며, 특히 곡면 형상을 갖는 표시영역에 우수한 품질의 영상을 제공할 수 있다. 또한, 본 발명의 일 실시예에 따른 화소 전극이 적용되는 경우, 표시 기판의 제조과정에서 불량이 저감될 수 있다.According to the present invention, the liquid crystal display device provides excellent image quality, and in particular, it is possible to provide an image of excellent quality in a display area having a curved shape. In addition, when the pixel electrode according to an embodiment of the present invention is applied, defects in the manufacturing process of the display substrate may be reduced.
도 1a는 본 발명의 제1 실시예에 따른 액정표시장치의 사시도이다.
도 1b는 본 발명의 제1 실시예에 따른 액정표시장치의 측면도이다.
도 2는 도 1a의 "A" 부분에 대한 평면도이다.
도 3은 도 1a에 도시된 액정표시장치의 어느 한 화소에 대한 평면도이다.
도 4는 도 2의 I-I'를 따라 자른 단면도이다.
도 5는 도 2의 II-II'를 따라 자른 단면도이다.
도 6은 화소 영역에 정의되는 도메인들 및 액정 배향 방향들에 대한 개략도이다.
도 7은 도 2에 도시된 화소전극 및 쉴딩 전극에 대한 평면도이다.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치의 화소전극 및 쉴딩 전극에 대한 평면도이다.
도 9a 내지 도 9h는 도 1에 도시된 액정표시장치의 제조 공정도이다.1A is a perspective view of a liquid crystal display device according to a first embodiment of the present invention.
1B is a side view of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a plan view of a portion “A” of FIG. 1A .
3 is a plan view of one pixel of the liquid crystal display shown in FIG. 1A .
FIG. 4 is a cross-sectional view taken along line I-I' of FIG. 2 .
FIG. 5 is a cross-sectional view taken along II-II′ of FIG. 2 .
6 is a schematic diagram of domains and liquid crystal alignment directions defined in a pixel area.
FIG. 7 is a plan view of the pixel electrode and the shielding electrode shown in FIG. 2 .
8 is a plan view of a pixel electrode and a shielding electrode of a liquid crystal display according to a second exemplary embodiment of the present invention.
9A to 9H are manufacturing process diagrams of the liquid crystal display shown in FIG. 1 .
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 다양한 변경이 가능하고, 여러 가지 형태로 실시될 수 있는 바, 특정의 실시예만이 도면에 예시되고 이를 중심으로 본 발명이 설명된다. 그렇다고 하여 본 발명의 범위가 이러한 특정한 실시예로 한정되는 것은 아니다. 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 또는 대체물은 본 발명의 범위에 포함되는 것으로 이해되어야 한다.Since the present invention is capable of various modifications and can be embodied in various forms, only specific embodiments are illustrated in the drawings and the present invention will be described with reference to them. However, the scope of the present invention is not limited to these specific examples. It should be understood that all modifications, equivalents or replacements included in the spirit and scope of the present invention are included in the scope of the present invention.
도면에서 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서, 도면은 발명의 이해를 돕기 위한 것으로 해석되어야 한다. 또한, 동일한 기능을 하는 구성요소는 동일한 부호로 표시된다. In the drawings, each component and its shape may be drawn briefly or exaggerated, and components in the actual product may be omitted without being expressed. Accordingly, the drawings should be interpreted as helping the understanding of the invention. Also, components having the same function are denoted by the same reference numerals.
어떤 층이나 구성요소가 다른 층이나 구성요소의 '상'에 있다 라고 기재되는 것은 어떤 층이나 구성요소가 다른 층이나 구성요소와 직접 접촉하여 배치된 경우뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.When a layer or component is described as being 'on' another layer or component, it is not only when a layer or component is disposed in direct contact with another layer or component, but also when a third layer is intervened. It is meant to include all cases where they are interposed and arranged.
어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 구성요소를 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.When a part is said to be connected to another part, it includes not only a case in which it is directly connected, but also a case in which another component is placed in the middle and electrically connected. In addition, when it is said that a part includes a certain component, this means that other components may be further included, rather than excluding other components, unless otherwise stated.
본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용되지만, 이러한 구성 요소들이 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다. 예를 들어, "A"라는 구성요소는 "제1 A", "제2 A" 또는 "제3 A"로 표현될 수 있다.In this specification, terms such as first, second, third, etc. are used to describe various components, but these components are not limited by the terms. The above terms are used for the purpose of distinguishing one component from other components. For example, without departing from the scope of the present invention, a first component may be referred to as a second or third component, and similarly, the second or third component may also be alternately named. For example, the element “A” may be expressed as “first A”, “second A” or “third A”.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 것으로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below, beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.Spatially relative terms "below", "beneath", "lower", "above", "upper", etc. It can be used to easily describe a correlation between an element or components and other elements or components. It should be understood that spatially relative terms include different orientations of the element in use or operation in addition to the orientation shown in the drawings. For example, when an element shown in the figure is turned over, an element described as "below, beneath" another element may be placed "above" another element. Accordingly, the exemplary term “below” may include both directions below and above. The device may also be oriented in other orientations, and thus spatially relative terms may be interpreted according to orientation.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used herein may be used with the meaning commonly understood by those of ordinary skill in the art to which the present invention belongs. In addition, terms defined in a commonly used dictionary are not to be interpreted excessively unless clearly defined in particular.
본 발명을 명확하게 설명하기 위해 설명과 관계없는 부분은 생략되었으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호가 붙여진다.
In order to clearly describe the present invention, parts irrelevant to the description are omitted, and the same reference numerals are assigned to the same or similar elements throughout the specification.
이하, 도 1 내지 도 7을 참조하여 본 발명의 제1 실시예를 설명한다.Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. 1 to 7 .
도 1a는 본 발명의 제1 실시예에 따른 액정표시장치(101)의 사시도이고, 도 1b는 본 발명의 제1 실시예에 따른 액정표시장치(101)의 측면도이다.1A is a perspective view of the
도 1a 및 도 1b를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치(101)는 영상이 표시되는 표시 영역(DA)을 가지며, 전체적으로 휘어진 형상을 갖는다. 이러한 액정표시장치(101)는 곡면의 형상을 갖는 표시 영역(DA)을 이용하여 입체감, 몰입감 및 임장감이 향상된 영상을 표시할 수 있다.1A and 1B , the
액정표시장치(101)는 표시 기판(100), 대향 기판(300) 및 액정층(도 4의 LC)을 포함한다. 대향 기판(300)은 표시 기판(100)에 대향하여 표시 기판(100)과 결합되고, 액정층(LC)은 표시 기판(100)과 대향 기판(300) 사이에 개재된다.The
액정표시장치(101)는 표시 기판(100) 및 대향 기판(300) 외에 다른 구성 요소들을 더 포함할 수 있다. 예를 들어, 액정표시장치(101)는 표시 기판(100)측으로 광을 출력하는 백라이트 어셈블리(미도시)를 더 포함할 수 있다.The
본 발명의 제1 실시예에 따른 액정표시장치(101)는 평면상에서 제1 방향(D1)을 따라 휘어진다. 본 발명의 제1 실시예에서, 휘어지지 않은 평평한 평면 대비 휘어진 상태일 때 양끝단의 간격이 줄어든 방향을 휘어진 방향으로 정의한다. 본 발명의 제1 실시예에 따르면, 휘어진 표시기판(100)은 휘어지지 않은 평평한 표시기판 대비 제1 방향을 따라 양끝단의 간격이 줄어들었기 때문에, 표시기판(100)이 제1 방향(D1)을 따라 휘어졌다고 표현한다. 구체적으로, 표시 기판(100)의 일부 또는 전부(全部)는 제1 방향(D1)을 따라 휘어진 형상을 갖고, 표시 영역(DA) 역시 제1 방향(D1)을 따라 휘어진 곡면 형상을 가진다. 또한, 대향 기판(300)은 표시 기판(100)과 함께 휘어진 형상을 가질 수 있다.The
그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 액정표시장치(101) 및 표시 기판(100)은 평평한 평면 형상을 가질 수도 있다.However, the first embodiment of the present invention is not limited thereto, and the
도 2는 도 1a의 "A" 부분에 대한 평면도이고, 도 3은 도 1a에 도시된 액정표시장치의 어느 한 화소에 대한 평면도이고, 도 4는 도 2의 I-I'를 따라 자른 단면도이고, 도 5는 도 2의 II-II'를 따라 자른 단면도이다.FIG. 2 is a plan view of a portion “A” of FIG. 1A , FIG. 3 is a plan view of any one pixel of the liquid crystal display shown in FIG. 1A , and FIG. 4 is a cross-sectional view taken along line II′ of FIG. 2 . , FIG. 5 is a cross-sectional view taken along II-II′ of FIG. 2 .
액정표시장치(101)는 복수의 화소들을 포함하지만, 도 2는 복수의 화소들 중 두 개의 화소를 표시하고, 도 3은 하나의 화소를 표시하며, 나머지 화소 및 화소 영역의 표시는 생략된다. 또한, 도 2 및 3에 표시 기판(100)의 구조가 주로 도시되고, 대향 기판(300)의 구조는 도 4 및 도 5에 도시된다.Although the
도 2, 도 3, 도 4 및 도 5를 참조하면, 표시 기판(100)은 베이스 기판(S1), 게이트 라인(GL), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 화소 전극(PE) 및 제1 배향막(110)을 포함한다.2, 3, 4 and 5 , the
베이스 기판(S1)은 플라스틱 기판과 같이 광 투과 특성 및 플렉서블 특성을 갖는 절연기판일 수 있다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 베이스 기판(S1)은 유리 기판과 같은 하드 기판으로 만들어질 수도 있다.The base substrate S1 may be an insulating substrate having light transmission characteristics and flexible characteristics like a plastic substrate. However, the first embodiment of the present invention is not limited thereto, and the base substrate S1 may be made of a hard substrate such as a glass substrate.
베이스 기판(S1)은 제1 방향(D1)을 따라 배치된 복수개의 화소 영역(PA)을 가지며, 화소 전극(PE)은 화소 영역(PA)에 배치된다.The base substrate S1 has a plurality of pixel areas PA disposed in the first direction D1 , and the pixel electrode PE is disposed in the pixel area PA.
본 발명의 제1 실시예에 따르면, 화소 영역(PA)은 제1 서브 화소 영역(PA1) 및 제2 서브 화소 영역(PA2)을 포함한다. 또한, 화소 전극(PE)은 제1 서브 화소 영역(PA1)에 배치되는 제1 서브 화소 전극(PE1) 및 제2 서브 화소 영역(PA2)에 배치되는 제2 서브 화소 전극(PE2)을 포함한다.According to the first exemplary embodiment, the pixel area PA includes a first sub-pixel area PA1 and a second sub-pixel area PA2 . In addition, the pixel electrode PE includes a first sub-pixel electrode PE1 disposed in the first sub-pixel area PA1 and a second sub-pixel electrode PE2 disposed in the second sub-pixel area PA2 . .
게이트 라인(GL)은 베이스 기판(S1)상에 배치된다. 게이트 라인(GL)은 제1 및 제2 박막 트랜지스터들(TR1, TR2)과 전기적으로 연결되어 제1 및 제2 박막 트랜지스터들(TR1, TR2)에 게이트 신호를 전송한다.The gate line GL is disposed on the base substrate S1 . The gate line GL is electrically connected to the first and second thin film transistors TR1 and TR2 to transmit a gate signal to the first and second thin film transistors TR1 and TR2.
제1 및 제2 데이터 라인들(DL1, DL2)은 게이트 라인(GL)과 절연되어 베이스 기판(S1)상에 배치되고, 제1 데이터 라인(DL1)은 제1 데이터 신호를 전송하고, 제2 데이터 라인(DL2)은 제2 데이터 신호를 전송한다. 본 발명의 제1 실시예에 따르면, 제1 데이터 라인(DL1)은 제1 및 제2 서브 화소 전극들(PE1, PE2)의 일측(도면에서 좌측)을 따라 연장되고, 제2 데이터 라인(DL2)은 제1 및 제2 서브 화소 전극들(PE1, PE2)의 타측(도면에서 우측)을 따라 연장되어, 제1 및 제2 데이터 라인들(DL1, DL2) 사이에 제1 및 제2 서브 화소 전극들(PE1, PE2)이 위치한다. 본 발명의 제1 실시예에서, 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)은 제2 방향(D2)를 따라 연장된다.The first and second data lines DL1 and DL2 are disposed on the base substrate S1 insulated from the gate line GL, the first data line DL1 transmits a first data signal, and a second The data line DL2 transmits a second data signal. According to the first embodiment of the present invention, the first data line DL1 extends along one side (left side in the drawing) of the first and second sub-pixel electrodes PE1 and PE2, and the second data line DL2 ) extends along the other side (right side in the drawing) of the first and second sub-pixel electrodes PE1 and PE2, and is between the first and second sub-pixels between the first and second data lines DL1 and DL2. Electrodes PE1 and PE2 are positioned. In the first embodiment of the present invention, the first data line DL1 and the second data line DL2 extend along the second direction D2 .
제1 박막 트랜지스터(TR1)는 게이트 라인(GL), 제1 데이터 라인(DL1) 및 제1 서브 화소 전극(PE1)과 전기적으로 연결된다. 따라서, 제1 박막 트랜지스터(TR1)가 게이트 신호에 의해 턴-온 되면, 제1 데이터 신호가 제1 서브 화소 전극(PE1)으로 인가될 수 있다.The first thin film transistor TR1 is electrically connected to the gate line GL, the first data line DL1, and the first sub-pixel electrode PE1. Accordingly, when the first thin film transistor TR1 is turned on by the gate signal, the first data signal may be applied to the first sub-pixel electrode PE1 .
제1 박막 트랜지스터(TR1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(AP1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 제1 게이트 전극(GE1)은 게이트 라인(GL)으로부터 분기되고, 제1 액티브 패턴(AP1)은 제1 절연막(L1)을 사이에 두고 제1 게이트 전극(GE1)상에 배치된다. 제1 소스 전극(SE1)은 제1 데이터 라인(DL1)으로부터 분기되어 제1 액티브 패턴(AP1)과 접촉되고, 제1 드레인 전극(DE1)은 제1 소스 전극(SE1)과 이격되어 제1 액티브 패턴(AP1)과 접촉된다. The first thin film transistor TR1 includes a first gate electrode GE1 , a first active pattern AP1 , a first source electrode SE1 , and a first drain electrode DE1 . The first gate electrode GE1 is branched from the gate line GL, and the first active pattern AP1 is disposed on the first gate electrode GE1 with the first insulating layer L1 interposed therebetween. The first source electrode SE1 is branched from the first data line DL1 to contact the first active pattern AP1 , and the first drain electrode DE1 is spaced apart from the first source electrode SE1 for the first active It is in contact with the pattern AP1.
여기서, 제1 절연막(L1)을 게이트 절연막이라고도 한다.Here, the first insulating layer L1 is also referred to as a gate insulating layer.
제2 절연막(L2)은 제1 박막 트랜지스터(TR1)를 커버하고, 제3 절연막(L3)은 제2 절연막(L2)상에 배치된다. The second insulating layer L2 covers the first thin film transistor TR1 , and the third insulating layer L3 is disposed on the second insulating layer L2 .
제1 서브 화소 전극(PE1)은 제3 절연막(L3)상에 배치되며, 제2 및 제3 절연막들(L2, L3)을 관통하여 형성된 제1 콘택홀(CNT1)을 통해 제1 드레인 전극(DE1)과 접촉한다. The first sub-pixel electrode PE1 is disposed on the third insulating layer L3 , and the first drain electrode PE1 passes through the first contact hole CNT1 formed through the second and third insulating layers L2 and L3 . DE1).
제2 박막 트랜지스터(TR2)는 게이트 라인(GL), 제2 데이터 라인(DL2) 및 제2 서브 화소 전극(PE2)과 전기적으로 연결된다. 따라서, 제2 박막 트랜지스터(TR2)가 게이트 신호에 의해 턴-온 되면, 제2 데이터 신호가 제2 서브 화소 전극(PE2)으로 인가될 수 있다.The second thin film transistor TR2 is electrically connected to the gate line GL, the second data line DL2 and the second sub-pixel electrode PE2 . Accordingly, when the second thin film transistor TR2 is turned on by the gate signal, the second data signal may be applied to the second sub-pixel electrode PE2 .
제2 박막 트랜지스터(TR2)는 제2 게이트 전극(GE2), 제2 액티브 패턴(AP2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 제2 게이트 전극(GE2)은 게이트 라인(GL)으로부터 분기되고, 제2 액티브 패턴(AP2)은 제1 절연막(L1)을 사이에 두고 제2 게이트 전극(GE2)상에 배치된다. 제2 소스 전극(SE2)은 제2 데이터 라인(DL2)으로부터 분기되어 제2 액티브 패턴(AP2)과 접촉되고, 제2 드레인 전극(DE2)은 제2 소스 전극(SE2)과 이격되어 제2 액티브 패턴(AP2)과 접촉된다.The second thin film transistor TR2 includes a second gate electrode GE2 , a second active pattern AP2 , a second source electrode SE2 , and a second drain electrode DE2 . The second gate electrode GE2 is branched from the gate line GL, and the second active pattern AP2 is disposed on the second gate electrode GE2 with the first insulating layer L1 interposed therebetween. The second source electrode SE2 is branched from the second data line DL2 to contact the second active pattern AP2 , and the second drain electrode DE2 is spaced apart from the second source electrode SE2 for the second active It is in contact with the pattern AP2.
제2 서브 화소 전극(PE2)은 제3 절연막(L3)상에 배치되고, 제2 및 제3 절연막들(L2, L3)을 관통하여 형성된 제2 콘택홀(CNT2)을 통해 제2 드레인 전극(DE2)과 접촉한다.The second sub-pixel electrode PE2 is disposed on the third insulating layer L3, and the second drain electrode (CNT2) is formed through the second and third insulating layers L2 and L3 through the second contact hole CNT2. DE2).
본 발명의 제1 실시예에 따르면, 제1 및 제2 액티브 패턴들(AP1, AP2) 각각은 비정질 실리콘 또는 결정질 실리콘과 같은 반도체 물질을 포함할 수 있다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 제1 및 제2 액티브 패턴들(AP1, AP2) 각각은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 또는 HfO2와 같은 산화물 반도체(oxide semiconductor)를 포함할 수도 있고, GaAs, GaP 또는 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.According to the first embodiment of the present invention, each of the first and second active patterns AP1 and AP2 may include a semiconductor material such as amorphous silicon or crystalline silicon. However, the first embodiment of the present invention is not limited thereto, and each of the first and second active patterns AP1 and AP2 is IGZO, ZnO, SnO 2 , In 2 O 3 , Zn 2 SnO 4 , Ge 2 O It may include an oxide semiconductor such as 3 or HfO 2 , or a compound semiconductor such as GaAs, GaP, or InP.
상술한 바와 같이, 제1 및 제2 박막 트랜지스터(TR1, TR2)는 게이트 신호에 의해 턴-온 된다. 이 때, 제1 박막 트랜지스터(TR1)을 통해 제1 서브 화소 전극(PE1)으로 제1 데이터 신호가 인가되고, 제2 박막 트랜지스터(TR2)를 통해 제2 서브 화소 전극(PE2)으로 제2 데이터 신호가 인가된다. 따라서, 제1 서브 화소 전극(PE1)과 제2 서브 화소 전극(PE2)이 서로 다른 데이터 신호들로 구동되어 제1 서브 화소 영역(PA1)과 제2 서브 화소 영역(PA2)에 서로 다른 계조들이 표시될 수 있다. 반면, 제1 서브 화소 전극(PE1)과 제2 서브 화소 전극(PE2)이 서로 동일한 데이터 신호로 구동될 수도 있다. As described above, the first and second thin film transistors TR1 and TR2 are turned on by the gate signal. In this case, the first data signal is applied to the first sub-pixel electrode PE1 through the first thin film transistor TR1 , and the second data signal is applied to the second sub-pixel electrode PE2 through the second thin film transistor TR2 . A signal is applied. Accordingly, the first sub-pixel electrode PE1 and the second sub-pixel electrode PE2 are driven with different data signals to generate different grayscales in the first sub-pixel area PA1 and the second sub-pixel area PA2 . can be displayed. On the other hand, the first sub-pixel electrode PE1 and the second sub-pixel electrode PE2 may be driven with the same data signal.
제1 배향막(110)은 화소 전극(PE)상에 배치되어 액정층(LC)과 접촉한다. The
예를 들어, 표시 기판(100)과 대향 기판(300) 사이에 전계가 형성되지 않을 때, 제1 배향막(110)은 액정층(LC)에 포함된 액정분자들(201)을 제1 배향막(110)에 대해 경사 배향시킬 수 있다. 이 경우, 제1 배향막(110)에 의해 경사 배향된 액정 분자들(101)은 전계의 인가에 의해 더 기울어져 표시 기판(100)에 대해 수평한 방향으로 배향될 수 있다. 이러한 액정 분자들(201)의 동작 모드를 SVA(Super Vertical Alignment) 모드라고도 하며, SVA 모드가 적용되는 경우 액정표시장치(101)가 영상을 표시하는 응답속도(response time)가 우수하다.For example, when an electric field is not formed between the
대향 기판(300)은 대향 베이스 기판(S2), 컬러필터(CF), 차광층(BM), 공통 전극(CE) 및 제2 배향막(310)을 포함한다. 대향 베이스 기판(S2)은 광 투과 특성 및 플렉서블 특성을 갖는 절연기판일 수 있다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 대향 베이스 기판(S2)은 유리 기판과 같은 하드 기판으로 만들어질 수도 있다.The opposing
공통 전극(CE)은 대향 베이스 기판(S2)상에 배치되어 화소 전극(PE)과 함께 액정층(LC)에 작용하는 전계를 발생한다. 차광층(BM)은 게이트 라인(GL), 제1 및 제2 박막 트랜지스터들(TR1, TR2)의 위치에 대응하여 대향 베이스 기판(S2)상에 배치될 수 있다. 차광층(BM)은 광을 차단한다. 컬러 필터(CF)는 대향 베이스 기판(S2)상에 배치되어 액정층(LC)을 투과한 광의 색상을 필터링한다.The common electrode CE is disposed on the opposite base substrate S2 to generate an electric field acting on the liquid crystal layer LC together with the pixel electrode PE. The light blocking layer BM may be disposed on the opposite base substrate S2 to correspond to positions of the gate line GL and the first and second thin film transistors TR1 and TR2 . The light blocking layer BM blocks light. The color filter CF is disposed on the opposite base substrate S2 to filter the color of the light transmitted through the liquid crystal layer LC.
도 4 및 도 5에 차광층(BM) 및 컬러필터(CF)가 대향 베이스 기판(S2)상에 배치된 구조가 예시되어 있으나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니다. 예를 들어, 차광층(BM) 및 컬러필터(CF) 중 적어도 하나는 베이스 기판(S1)상에 배치될 수도 있다.Although the structure in which the light blocking layer BM and the color filter CF are disposed on the opposite base substrate S2 is illustrated in FIGS. 4 and 5 , the first embodiment of the present invention is not limited thereto. For example, at least one of the light blocking layer BM and the color filter CF may be disposed on the base substrate S1 .
본 발명의 제1 실시예에 따르면, 제1 서브 화소 전극(PE1)은 제1 가로 줄기부(HS1), 제2 가로 줄기부(HS2), 제1 세로 줄기부(VS1), 제2 세로 줄기부(VS2), 복수개의 제1 가지부(B1), 복수개의 제2 가지부(B2), 복수개의 제3 가지부(B3) 및 복수개의 제4 가지부(B4)를 포함한다.According to the first embodiment of the present invention, the first sub-pixel electrode PE1 includes a first horizontal stem part HS1 , a second horizontal stem part HS2 , a first vertical stem part VS1 , and a second vertical row. It includes a base VS2 , a plurality of first branch portions B1 , a plurality of second branch portions B2 , a plurality of third branch portions B3 , and a plurality of fourth branch portions B4 .
제1 세로 줄기부(VS1)는 제1 가로 줄기부(HS1), 복수개의 제1 가지부(B1)의 일부 및 복수개의 제2 가지부(B2)의 일부와 연결되고, 제2 세로 줄기부(VS2)는 제2 가로 줄기부(HS2), 복수개의 제3 가지부(B3)의 일부 및 복수개의 제4 가지부(B4)의 일부와 연결된다. 본 발명의 제1 실시예에 따르면, 제1 및 제2 세로 줄기부(VS1, VS2) 각각은 제2 방향(D2)으로 연장되고, 제2 방향(D2)은 상기 액정표시장치(101)가 휘어지는 제1 방향(D1)과 교차한다. 예를 들어, 평면상에서 제2 방향(D2)은 상기 제1 방향(D1)과 직교할 수 있다.The first vertical stem portion VS1 is connected to the first horizontal stem portion HS1 , a portion of the plurality of first branch portions B1 , and a portion of the plurality of second branch portions B2 , and the second vertical stem portion VS2 is connected to the second horizontal stem portion HS2 , a portion of the plurality of third branch portions B3 , and a portion of the plurality of fourth branch portions B4 . According to the first embodiment of the present invention, each of the first and second vertical stem portions VS1 and VS2 extends in the second direction D2, and the second direction D2 is the
제1 가로 줄기부(HS1)는 제1 세로 줄기부(VS1), 복수개의 제1 가지부(B1)의 일부 및 복수개의 제2 가지부(B2)의 일부와 연결된다. 본 발명의 제1 실시예에 따르면, 제1 가로 줄기부(HS1)는 제1 세로 줄기부(VS1)의 중앙 부분으로부터 분기되어 제1 방향(D1)으로 연장된다. 복수개의 제1 가지부(B1)는 제1 가로 줄기부(HS1)를 기준으로 복수개의 제2 가지부(B2)와 대칭인 방향으로 연장될 수 있다. The first horizontal stem portion HS1 is connected to the first vertical stem portion VS1 , a portion of the plurality of first branch portions B1 , and a portion of the plurality of second branch portions B2 . According to the first exemplary embodiment, the first horizontal stem part HS1 is branched from the central portion of the first vertical stem part VS1 and extends in the first direction D1 . The plurality of first branch portions B1 may extend in a direction symmetrical to the plurality of second branch portions B2 based on the first horizontal stem portion HS1 .
도 6을 참조하면, 제1 가로 줄기부(HS1)는 제1 도메인(DM1)과 제2 도메인(DM2) 사이에 위치할 수 있다.Referring to FIG. 6 , the first horizontal stem part HS1 may be positioned between the first domain DM1 and the second domain DM2 .
제2 가로 줄기부(HS2)는 제2 세로 줄기부(VS2), 복수개의 제3 가지부(B3) 및 복수개의 제4 가지부(B4)와 연결된다. 본 발명의 제1 실시예에 따르면, 제2 가로 줄기부(HS2)는 제2 세로 줄기부(VS2)의 중앙 부분으로부터 분기되어 제1 방향(D1)과 반대방향으로 연장될 수 있다. 복수개의 제3 가지부(B3)는 제2 가로 줄기부(HS2)를 기준으로 복수개의 제4 가지부(B4)와 대칭인 방향으로 연장될 수 있다.The second horizontal stem portion HS2 is connected to the second vertical stem portion VS2 , the plurality of third branch portions B3 , and the plurality of fourth branch portions B4 . According to the first embodiment of the present invention, the second horizontal stem part HS2 may branch from a central portion of the second vertical stem part VS2 and extend in a direction opposite to the first direction D1 . The plurality of third branch portions B3 may extend in a direction symmetrical to the plurality of fourth branch portions B4 based on the second horizontal stem portion HS2 .
도 6을 참조하면, 제2 가로 줄기부(HS2)는 제3 도메인(DM3)과 제4 도메인(DM4) 사이에 위치할 수 있다.Referring to FIG. 6 , the second horizontal stem part HS2 may be positioned between the third domain DM3 and the fourth domain DM4 .
복수개의 제1 가지부(B1) 중 일부는 제1 가로 줄기부(HS1)로부터 분기되고, 복수개의 제1 가지부(B1) 중 다른 일부는 제1 세로 줄기부(VS1)로부터 분기된다. 또한, 복수개의 제1 가지부(B1) 각각은 평면상에서 제1 방향(D1)과 제2 방향(D2) 사이의 제3 방향(D3)과 평행하고, 복수개의 제1 가지부(B1) 각각은 서로 이격되어 배열된다.Some of the plurality of first branch portions B1 are branched from the first horizontal stem portion HS1 , and other portions of the plurality of first branch portions B1 are branched from the first vertical stem portion VS1 . In addition, each of the plurality of first branch portions B1 is parallel to the third direction D3 between the first direction D1 and the second direction D2 on a plane, and each of the plurality of first branch portions B1 are spaced apart from each other.
복수개의 제2 가지부(B2) 중 일부는 제1 가로 줄기부(HS1)로부터 분기되고, 복수개의 제2 가지부(B2) 중 다른 일부는 제1 세로 줄기부(VS1)로부터 분기된다. 복수개의 제2 가지부(B2) 각각은 평면상에서 제1 방향(D1)과 제2 방향(D2) 사이의 제4 방향(D4)과 평행하고, 복수개의 제2 가지부(B2) 각각은 서로 이격되어 배열된다.Some of the plurality of second branch portions B2 are branched from the first horizontal stem portion HS1 , and other portions of the plurality of second branch portions B2 are branched from the first vertical stem portion VS1 . Each of the plurality of second branch portions B2 is parallel to the fourth direction D4 between the first direction D1 and the second direction D2 on a plane, and each of the plurality of second branch portions B2 is connected to each other. spaced apart and arranged.
본 발명의 제1 실시예에 따르면, 평면상에서 제4 방향(D4)은 제3 방향(D3)과 교차할 수 있다. 예를 들어, 평면상에서 제3 방향(D3)과 제4 방향(D4)은 서로 직교할 수 있다. 또한, 평면상에서 제3 방향(D3)과 제4 방향(D4) 각각은 제1 방향(D1) 또는 제2 방향(D2)과 45도의 각도를 가질 수 있다.According to the first embodiment of the present invention, the fourth direction D4 may intersect the third direction D3 in a plan view. For example, the third direction D3 and the fourth direction D4 may be orthogonal to each other on a plane. In addition, each of the third direction D3 and the fourth direction D4 may have an angle of 45 degrees to the first direction D1 or the second direction D2 on a plane.
본 발명의 제1 실시예에 따르면, 제1 세로 줄기부(VS1), 제1 가로 줄기부(HS1), 복수개의 제1 가지부(B1) 및 복수개의 제2 가지부(B2)는 제1 단위 전극(PU1)을 구성한다.According to the first embodiment of the present invention, the first vertical stem portion VS1 , the first horizontal stem portion HS1 , the plurality of first branch portions B1 , and the plurality of second branch portions B2 include the first It constitutes the unit electrode PU1.
복수개의 제3 가지부(B3) 중 일부는 제2 가로 줄기부(HS2)로부터 분기되고, 복수개의 제3 가지부(B3) 중 다른 일부는 제2 세로 줄기부(VS2)로부터 분기된다. 또한, 복수개의 제3 가지부(B3) 각각은 평면상에서 제1 방향(D1)과 제2 방향(D2) 사이의 제5 방향(D5)과 평행하고, 복수개의 제3 가지부(B3) 각각은 서로 이격되어 배열된다.Some of the plurality of third branch portions B3 are branched from the second horizontal stem portion HS2 , and other portions of the plurality of third branch portions B3 are branched from the second vertical stem portion VS2 . In addition, each of the plurality of third branch portions B3 is parallel to the fifth direction D5 between the first direction D1 and the second direction D2 on a plane, and each of the plurality of third branch portions B3 are spaced apart from each other.
복수개의 제4 가지부(B4) 중 일부는 제2 가로 줄기부(HS2)로부터 분기되고, 복수개의 제4 가지부(B4) 중 다른 일부는 제2 세로 줄기부(VS2)로부터 분기된다. 또한, 복수개의 제4 가지부(B4) 각각은 평면상에서 제1 방향(D1)과 제2 방향(D2) 사이의 제6 방향(D6)과 평행하고, 복수개의 제4 가지부(B4) 각각은 서로 이격되어 배열된다.Some of the plurality of fourth branch portions B4 are branched from the second horizontal stem portion HS2 , and other portions of the plurality of fourth branch portions B4 are branched from the second vertical stem portion VS2 . In addition, each of the plurality of fourth branch portions B4 is parallel to the sixth direction D6 between the first direction D1 and the second direction D2 on a plane, and each of the plurality of fourth branch portions B4 are spaced apart from each other.
본 발명의 제1 실시예에 따르면, 평면상에서 제6 방향(D6)은 제5 방향(D5)과 교차할 수 있다. 예를 들어, 평면상에서 제5 방향(D5)과 제6 방향(D6)은 서로 직교할 수 있다. 또한, 평면상에서 제5 방향(D5)과 제6 방향(D6)은 각각 제1 방향(D1) 또는 제2 방향(D2)과 45도의 각도를 가질 수 있다.According to the first embodiment of the present invention, the sixth direction D6 may intersect the fifth direction D5 in a plan view. For example, the fifth direction D5 and the sixth direction D6 may be orthogonal to each other on a plane. Also, the fifth direction D5 and the sixth direction D6 may have an angle of 45 degrees to the first direction D1 or the second direction D2 on a planar view, respectively.
본 발명의 제1 실시예에 따르면, 제2 세로 줄기부(VS2), 제2 가로 줄기부(HS2), 복수개의 제3 가지부(B3) 및 복수개의 제4 가지부(B4)는 제2 단위 전극(PU2)을 구성한다.According to the first embodiment of the present invention, the second vertical stem portion VS2 , the second horizontal stem portion HS2 , the plurality of third branch portions B3 , and the plurality of fourth branch portions B4 include the second A unit electrode PU2 is constituted.
제1 서브 화소 전극(PE1)은 제1 연결부(LP1)를 더 포함한다. 제1 연결부(LP1)는 제2 도메인(DM2)과 제3 도메인(DM3) 사이에 배치되어 제2 가지부(B2)와 제3 가지부(B3)를 연결한다. 본 발명의 제1 실시예에 따르면, 제1 연결부(LP1)가 제2 도메인(DM2)과 제3 도메인(DM3) 사이의 제1 슬릿(SA1) 중앙에 위치할 수 있다. 구체적으로, 복수개의 제2 가지부(B2) 중 적어도 하나와 복수개의 제3 가지부(B3) 중 적어도 하나는 제1 연결부(LP1)에 의해 서로 연결된다.The first sub-pixel electrode PE1 further includes a first connection part LP1 . The first connection part LP1 is disposed between the second domain DM2 and the third domain DM3 to connect the second branch part B2 and the third branch part B3. According to the first embodiment of the present invention, the first connection part LP1 may be located in the center of the first slit SA1 between the second domain DM2 and the third domain DM3. Specifically, at least one of the plurality of second branch parts B2 and at least one of the plurality of third branch parts B3 are connected to each other by the first connection part LP1 .
구체적으로, 제1 서브 화소 전극(PE1)은, 제1 단위 전극(PU1), 제1 단위 전극(PU1)과 이격된 제2 단위 전극(PU2), 및 제1 단위 전극(PU1)과 제2 단위 전극(PU2)을 연결하는 제1 연결부(LP1)를 포함한다. 제1 단위 전극(PU1)과 제2 단위 전극(PU2) 사이의 이격 공간은 제1 슬릿(SA1)을 정의하고, 제1 슬릿(SA1)은 제1 방향(D1)과 평행하지 않은 방향으로 연장된다. 즉, 제1 슬릿(SA1)은 제1 단위 전극(PU1)과 제2 단위 전극(PU2) 사이의 제1 경계부가 된다.Specifically, the first sub-pixel electrode PE1 includes a first unit electrode PU1 , a second unit electrode PU2 spaced apart from the first unit electrode PU1 , and a first unit electrode PU1 and a second unit electrode PU1 . and a first connection part LP1 connecting the unit electrode PU2. A space between the first unit electrode PU1 and the second unit electrode PU2 defines a first slit SA1 , and the first slit SA1 extends in a direction not parallel to the first direction D1 . do. That is, the first slit SA1 becomes a first boundary portion between the first unit electrode PU1 and the second unit electrode PU2 .
본 발명의 제1 실시예에 따르면, 제2 서브 화소 전극(PE2)의 크기는 제1 서브 화소 전극(PE1)의 크기와 동일할 수도 있고 상이할 수도 있다. 또한, 제2 서브 화소 전극(PE2)의 형상은 제1 서브 화소 전극(PE1)의 형상과 유사할 수 있다.According to the first embodiment of the present invention, the size of the second sub-pixel electrode PE2 may be the same as or different from the size of the first sub-pixel electrode PE1 . Also, the shape of the second sub-pixel electrode PE2 may be similar to that of the first sub-pixel electrode PE1 .
제2 서브 화소 전극(PE2)은 제3 가로 줄기부(HS3), 제4 가로 줄기부(HS4), 제3 세로 줄기부(VS3), 제4 세로 줄기부(VS4), 복수개의 제5 가지부(B5), 복수개의 제6 가지부(B6), 복수개의 제7 가지부(B7) 및 복수개의 제8 가지부(B8)를 포함한다.The second sub-pixel electrode PE2 includes a third horizontal stem portion HS3 , a fourth horizontal stem portion HS4 , a third vertical stem portion VS3 , a fourth vertical stem portion VS4 , and a plurality of fifth branches. It includes a portion B5, a plurality of sixth branch portions B6, a plurality of seventh branch portions B7, and a plurality of eighth branch portions B8.
제3 세로 줄기부(VS3)는 제2 방향(D2)으로 연장되어 제3 가로 줄기부(HS3), 복수개의 제5 가지부(B5) 및 복수개의 제6 가지부(B6)와 연결된다. 제4 세로 줄기부(VS4)는 제2 방향(D2)으로 연장되어 제4 가로 줄기부(HS4), 복수개의 제7 가지부(B7) 및 복수개의 제8 가지부(B8)와 연결된다.The third vertical stem portion VS3 extends in the second direction D2 and is connected to the third horizontal stem portion HS3 , the plurality of fifth branch portions B5 , and the plurality of sixth branch portions B6 . The fourth vertical stem portion VS4 extends in the second direction D2 and is connected to the fourth horizontal stem portion HS4 , the plurality of seventh branch portions B7 , and the plurality of eighth branch portions B8 .
제3 가로 줄기부(HS3)는 제3 세로 줄기부(VS3)로부터 분기되어 제1 방향(D1)으로 연장되고, 제4 가로 줄기부(HS4)는 제4 세로 줄기부(VS4)로부터 분기되어 제1 방향(D1)과 반대방향으로 연장된다. 본 발명의 제1 실시예에 따르면, 제3 가로 줄기부(HS3)는 제3 세로 줄기부(VS3)의 중앙 부분으로부터 분기될 수 있고, 제4 가로 줄기부(HS4)는 제4 세로 줄기부(VS4)의 중앙 부분으로부터 분기될 수 있다.The third horizontal stem part HS3 is branched from the third vertical stem part VS3 and extends in the first direction D1 , and the fourth horizontal stem part HS4 is branched from the fourth vertical stem part VS4 . It extends in a direction opposite to the first direction D1. According to the first embodiment of the present invention, the third horizontal stem part HS3 may be branched from a central portion of the third vertical stem part VS3 , and the fourth horizontal stem part HS4 may be a fourth vertical stem part. It can branch from the central part of (VS4).
복수개의 제5 가지부(B5) 중 일부는 제3 가로 줄기부(HS3)로부터 분기되고, 복수개의 제5 가지부(B5) 중 다른 일부는 제3 세로 줄기부(VS3)로부터 분기된다. 복수개의 제5 가지부(B5) 각각은 평면상에서 제3 방향(D3)과 평행하고, 복수개의 제5 가지부(B5) 각각은 서로 이격되어 배열된다.Some of the plurality of fifth branch portions B5 are branched from the third horizontal stem portion HS3 , and other portions of the plurality of fifth branch portions B5 are branched from the third vertical stem portion VS3 . Each of the plurality of fifth branch portions B5 is parallel to the third direction D3 on a plane, and each of the plurality of fifth branch portions B5 is arranged to be spaced apart from each other.
복수개의 제6 가지부(B6) 중 일부는 제3 가로 줄기부(HS3)로부터 분기되고, 복수개의 제6 가지부(B6) 중 다른 일부는 제3 세로 줄기부(VS3)로부터 분기된다. 복수개의 제6 가지부(B6) 각각은 평면상에서 제4 방향(D4)과 평행하고, 복수개의 제6 가지부(B6) 각각은 서로 이격되어 배열된다.Some of the plurality of sixth branch portions B6 are branched from the third horizontal stem portion HS3 , and other portions of the plurality of sixth branch portions B6 are branched from the third vertical stem portion VS3 . Each of the plurality of sixth branch portions B6 is parallel to the fourth direction D4 on a plane, and each of the plurality of sixth branch portions B6 is arranged to be spaced apart from each other.
복수개의 제7 가지부(B7) 중 일부는 제4 가로 줄기부(HS4)로부터 분기되고, 복수개의 제7 가지부(B7) 중 다른 일부는 제4 세로 줄기부(VS4)로부터 분기된다. 복수개의 제7 가지부(B7) 각각은 평면상에서 제5 방향(D5)과 평행하고, 복수개의 제7 가지부(B7) 각각은 서로 이격되어 배열된다.Some of the plurality of seventh branch portions B7 are branched from the fourth horizontal stem portion HS4 , and other portions of the plurality of seventh branch portions B7 are branched from the fourth vertical stem portion VS4 . Each of the plurality of seventh branch portions B7 is parallel to the fifth direction D5 on a plane, and each of the plurality of seventh branch portions B7 is arranged to be spaced apart from each other.
복수개의 제8 가지부(B8) 중 일부는 제4 가로 줄기부(HS4)로부터 분기되고, 복수개의 제8 가지부(B8) 중 다른 일부는 제4 세로 줄기부(VS4)로부터 분기된다. 복수개의 제8 가지부(B8) 각각은 평면상에서 제6 방향(D6)과 평행하고, 복수개의 제8 가지부(B8) 각각은 서로 이격되어 배열된다.Some of the plurality of eighth branch portions B8 are branched from the fourth horizontal stem portion HS4 , and other portions of the plurality of eighth branch portions B8 are branched from the fourth vertical stem portion VS4 . Each of the plurality of eighth branch portions B8 is parallel to the sixth direction D6 on a plane, and each of the plurality of eighth branch portions B8 is arranged to be spaced apart from each other.
제2 서브 화소 전극(PE2)은 제2 연결부(LP2)를 더 포함한다. 제2 연결부(LP2)는 제3 도메인(DM2)과 제4 도메인(DM3) 사이에 배치되어 제6 가지부(B6)와 제7 가지부(B7)를 연결한다. 본 발명의 제1 실시예에 따르면, 제2 연결부(LP2)가 제6 도메인(DM6)과 제7 도메인(DM7) 사이의 제2 슬릿(SA2) 중앙에 위치할 수 있다. 구체적으로, 복수개의 제6 가지부(B6) 중 적어도 하나와 복수개의 제7 가지부(B7) 중 적어도 하나는 제2 연결부(LP2)에 의해 서로 연결된다.The second sub-pixel electrode PE2 further includes a second connection part LP2 . The second connection part LP2 is disposed between the third domain DM2 and the fourth domain DM3 to connect the sixth branch part B6 and the seventh branch part B7. According to the first embodiment of the present invention, the second connection part LP2 may be located in the center of the second slit SA2 between the sixth domain DM6 and the seventh domain DM7. Specifically, at least one of the plurality of sixth branch parts B6 and at least one of the plurality of seventh branch parts B7 are connected to each other by the second connection part LP2 .
본 발명의 제1 실시예에 따르면, 제3 세로 줄기부(VS3), 제3 가로 줄기부(HS3), 복수개의 제5 가지부(B5) 및 복수개의 제6 가지부(B6)는 제3 단위 전극(PU3)을 구성한다. 또한, 제4 세로 줄기부(VS4), 제4 가로 줄기부(HS4), 복수개의 제7 가지부(B7) 및 복수개의 제8 가지부(B8)는 제4 단위 전극(PU2)을 구성한다.According to the first embodiment of the present invention, the third vertical stem portion VS3, the third horizontal stem portion HS3, the plurality of fifth branch portions B5, and the plurality of sixth branch portions B6 include the third A unit electrode PU3 is constituted. In addition, the fourth vertical stem portion VS4 , the fourth horizontal stem portion HS4 , the plurality of seventh branch portions B7 , and the plurality of eighth branch portions B8 constitute the fourth unit electrode PU2 . .
구체적으로, 제2 서브 화소 전극(PE2)은, 제3 단위 전극(PU3), 제3 단위 전극(PU3)과 이격된 제4 단위 전극(PU4), 및 제3 단위 전극(PU3)과 제4 단위 전극(PU4)을 연결하는 제2 연결부(LP2)을 포함한다. 제3 단위 전극(PU3)과 제4 단위 전극(PU4) 사이의 이격 공간은 제2 슬릿(SA2)을 정의하고, 제2 슬릿(SA2)은 제1 방향(D1)과 평행하지 않은 방향으로 연장된다. 즉, 제2 슬릿(SA2)은 제3 단위 전극(PU3)과 제4 단위 전극(PU4) 사이의 제2 경계부가 된다.Specifically, the second sub-pixel electrode PE2 includes the third unit electrode PU3 , the fourth unit electrode PU4 spaced apart from the third unit electrode PU3 , and the third unit electrode PU3 and the fourth unit electrode PU3 . and a second connection part LP2 connecting the unit electrode PU4. A space between the third unit electrode PU3 and the fourth unit electrode PU4 defines a second slit SA2 , and the second slit SA2 extends in a direction not parallel to the first direction D1 . do. That is, the second slit SA2 becomes a second boundary portion between the third unit electrode PU3 and the fourth unit electrode PU4 .
도 6은 화소 영역에 정의되는 도메인들 및 액정 배향 방향들에 대한 개략도이다6 is a schematic diagram of domains and liquid crystal alignment directions defined in a pixel area
제1 내지 제8 가지부들(B1, B2, B3, B4, B5, B6, B7, B8)이 도 3에 개시된 구조를 갖는 경우, 제1 서브 화소 영역(PA1)에 제1 내지 제4 도메인들(도 6의 DM1, DM2, DM3, DM4)이 정의되고, 제2 서브 화소 영역(PA2)에 제5 내지 제8 도메인(도 6의 DM5, DM6, DM7, DM8)이 정의될 수 있다.When the first to eighth branch portions B1, B2, B3, B4, B5, B6, B7, and B8 have the structure illustrated in FIG. 3 , first to fourth domains are formed in the first sub-pixel area PA1 . (DM1, DM2, DM3, and DM4 of FIG. 6 ) may be defined, and fifth to eighth domains (DM5, DM6, DM7, and DM8 of FIG. 6 ) may be defined in the second sub-pixel area PA2 .
구체적으로, 제1 도메인(DM1)은 복수개의 제1 가지부(B1)의 배치 영역으로 정의되고, 제2 도메인(DM2)은 복수개의 제2 가지부(B2)의 배치 영역으로 정의되고, 제3 도메인(DM3)은 복수개의 제3 가지부(B3)의 배치 영역으로 정의되고, 제4 도메인(DM4)은 복수개의 제4 가지부(B4)의 배치 영역으로 정의되고, 제5 도메인(DM5)은 복수개의 제5 가지부(B5)의 배치 영역으로 정의되고, 제6 도메인(DM6)은 복수개의 제6 가지부(B6)의 배치 영역으로 정의되고, 제7 도메인(DM7)은 복수개의 제7 가지부(B7)의 배치 영역으로 정의되고, 제8 도메인(DM8)은 복수개의 제8 가지부(B8)의 배치 영역으로 정의된다. Specifically, the first domain DM1 is defined as an arrangement area of the plurality of first branch parts B1 , and the second domain DM2 is defined as an arrangement area of the plurality of second branch parts B2 , The third domain DM3 is defined as an arrangement area of the plurality of third branch portions B3 , the fourth domain DM4 is defined as an arrangement area of the plurality of fourth branch portions B4 , and the fifth domain DM5 is defined as an arrangement area of the plurality of fourth branch portions B4 . ) is defined as an arrangement area of the plurality of fifth branch portions B5 , the sixth domain DM6 is defined as an arrangement area of the plurality of sixth branch portions B6 , and the seventh domain DM7 is defined as a plurality of arrangement areas It is defined as an arrangement area of the seventh branch part B7 , and the eighth domain DM8 is defined as an arrangement area of the plurality of eighth branch parts B8 .
제1 도메인(DM1), 제2 도메인(DM2), 제3 도메인(DM3) 및 제4 도메인(DM4)은 제2 방향(D2)을 따라 순차적으로 배치된다. 마찬가지로, 제5 도메인(DM5), 제6 도메인(DM6), 제7 도메인(DM7) 및 제8 도메인(DM8) 은 제2 방향(D2)을 따라 순차적으로 배치된다.The first domain DM1 , the second domain DM2 , the third domain DM3 , and the fourth domain DM4 are sequentially disposed along the second direction D2 . Similarly, the fifth domain DM5 , the sixth domain DM6 , the seventh domain DM7 , and the eighth domain DM8 are sequentially disposed along the second direction D2 .
또한, 제1 도메인(DM1)은 복수개의 제1 가지부(B1)에 의해 액정분자들(201)이 배향되는 영역으로 정의될 수도 있으며, 이 때, 제1 도메인(DM1)에서의 액정 배향 방향(DR1)은 제3 방향(D3)으로 정의된다. 제2 도메인(DM2)은 복수개의 제2 가지부(B2)에 의해 액정분자들(201)이 배향되는 영역으로 정의될 수 있으며, 이 때, 제2 도메인(DM2)에서의 액정 배향 방향(DR2)은 제4 방향(D4)으로 정의된다.Also, the first domain DM1 may be defined as a region in which the
이와 마찬가지로, 제3 도메인(DM3)에서의 액정 배향 방향(DR3)은 제5 방향(D5)으로 정의되며, 제4 도메인(DM4)에서의 제4 액정 배향 방향(DR4)은 제6 방향(D6)으로 정의된다.Similarly, the liquid crystal alignment direction DR3 in the third domain DM3 is defined as the fifth direction D5 , and the fourth liquid crystal alignment direction DR4 in the fourth domain DM4 is defined as the sixth direction D6 . ) is defined as
이와 같이, 제1 서브 화소 영역(PA1)에 제2 방향(D2)을 따라 제1 내지 제4 도메인들(DM1~DM4)이 순차적으로 배열되고, 제1 내지 제4 도메인들(DM1, DM2, DM3, DM4)에서 액정 배향 방향들은 모두 상이하다. 따라서, 제1 서브 화소 영역(PA1)에 대한 시야 범위가 확대될 수 있다.As such, the first to fourth domains DM1 to DM4 are sequentially arranged in the second direction D2 in the first sub-pixel area PA1 , and the first to fourth domains DM1 , DM2, In DM3 and DM4), the liquid crystal alignment directions are all different. Accordingly, the viewing range of the first sub-pixel area PA1 may be expanded.
마찬가지로, 제2 서브 화소 영역(PA2)에 상기 제2 방향(D2)을 따라 제5 내지 제8 도메인들(DM5~DM8)이 순차적으로 배열되고, 제5 내지 제8 도메인들(DM5, DM6, DM7, DM8)에서 액정 배향 방향들은 모두 상이하다. 따라서, 상기 제2 서브 화소 영역(PA2)에 대한 시야 범위가 확대될 수 있다.Similarly, fifth to eighth domains DM5 to DM8 are sequentially arranged in the second sub-pixel area PA2 along the second direction D2, and the fifth to eighth domains DM5, DM6, In DM7 and DM8), the liquid crystal alignment directions are all different. Accordingly, the viewing range of the second sub-pixel area PA2 may be expanded.
액정표시장치(101)가 제1 방향(D1)을 따라 휘어지면, 표시 기판(100)과 대향 기판(300) 사이에 오정렬이 발생될 수 있다. 예를 들어, 오정렬에 의해 표시 기판(100)과 대향 기판(300) 사이에서 제1 방향(D1)으로 제1 길이(LA1)만큼 정렬이 어긋날 수 있다.When the
하지만, 본 발명의 제1 실시예에 따른 액정표시장치(101)에 있어서, 제1 내지 제8 도메인들(DM1~DM8)이 제1 방향(D1)과 수직인 제2 방향(D2)으로 배열되므로, 액정 분자들(201)의 배향 불량이 발생되지 않는다.However, in the
보다 상세하게, 표시 기판(100)에 배치된 제1 배향막(110)에 의해 액정 분자들(201)이 배향된 영역은 하부 배향 영역(AR1)으로 정의되며, 대향 기판(300)에 배치된 제2 배향막(310)에 의해 액정 분자들이 배향된 영역은 상부 배향 영역(AR2)으로 정의된다. 상부 배형 영역(AR2)과 하부 배향 영역(AR1)에서의 액정 배향 방향은 동일하다. 만약, 대향 기판(300)이 제1 방향(D1)으로 제1 길이 (LA1)만큼 이동되어 하부 배향 영역(AR1)의 위치가 상부 배향 영역의 위치(AR2)와 부분적으로 일치하지 않더라도, 제1 도메인(DM1)상에서는 동일한 액정 배향 방향을 갖는 하부 배향 영역(AR1)과 상부 배향 영역(AR2)이 여전히 중첩된다. 즉, 제1 도메인(DM1)상에서 하부 배향 영역(AR1)은 제1 액정 배향 방향(DR1)과 상이한 방향으로 배향된 다른 상부 배향 영역과 중첩되지 않는다. 따라서, 제1 방향(D1)으로 발생되는 정렬오차에 대응하여 액정분자들(201)의 배향 불량이 발생되지 않고, 그 결과, 배향 불량에 의한 텍스쳐 및 각 도메인에서의 국부적인 광 투과도 저하 현상이 발생되지 않는다.In more detail, an area in which the
도 2 및 도 5를 참조하면, 서로 인접한 제1 화소(PX1)와 제2 화소(PX2) 사이에 쉴딩 전극(SCE)이 배치된다. 도 2에 도시된 바와 같이, 쉴딩 전극(SCE)은 제1 및 제2 데이터 라인(DL1, DL2)을 따라 제2 방향(D2)으로 연장된다.2 and 5 , the shielding electrode SCE is disposed between the first pixel PX1 and the second pixel PX2 adjacent to each other. As shown in FIG. 2 , the shielding electrode SCE extends in the second direction D2 along the first and second data lines DL1 and DL2 .
쉴딩 전극(SCE)은 제1 및 제2 서브 화소 전극(PE1, PE2)와 마찬가지로, 제3 절연막(L3)상에 배치된다. 즉, 쉴딩 전극(SCE)은 제1 및 제2 서브 화소 전극(PE1, PE2)과 동일층에 배치된다. 쉴딩 전극(SCE)은 제1 및 제2 서브 화소 전극(PE1, PE2)과 전기적으로 절연되도록 제1 및 제2 서브 화소 전극(PE1, PE2)과 각각 이격되어 배치된다.The shielding electrode SCE is disposed on the third insulating layer L3, like the first and second sub-pixel electrodes PE1 and PE2. That is, the shielding electrode SCE is disposed on the same layer as the first and second sub-pixel electrodes PE1 and PE2 . The shielding electrode SCE is spaced apart from the first and second sub-pixel electrodes PE1 and PE2 to be electrically insulated from the first and second sub-pixel electrodes PE1 and PE2, respectively.
쉴딩 전극(SCE)은 제1 및 제2 서브 화소 전극(PE1, PE2)과 동일 재료 및 동일 공정으로 만들어질 수 있다. 쉴딩 전극(SCE), 제1 서브 화소 전극(PE1) 및 제2 서브 화소 전극(PE2)은 투명도전성 산화물(transparent conductive oxide; TCO)로 만들어질 수 있다. 예를 들어, 쉴딩 전극(SCE), 제1 서브 화소 전극(PE1) 및 제2 서브 화소 전극(PE2)은 ITO(indium titanium oxide), IZO(indium zinc oxide), AZO (aluminum zinc oxide) 및 IGZO(indium gallium zinc oxide)로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있다.The shielding electrode SCE may be made of the same material and the same process as the first and second sub-pixel electrodes PE1 and PE2 . The shielding electrode SCE, the first sub-pixel electrode PE1 , and the second sub-pixel electrode PE2 may be made of a transparent conductive oxide (TCO). For example, the shielding electrode SCE, the first sub-pixel electrode PE1 , and the second sub-pixel electrode PE2 may include indium titanium oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), and IGZO. It may include at least one selected from the group consisting of (indium gallium zinc oxide).
본 발명이 제1 실시예에 따르면, 쉴딩 전극(SCE)은 제1 및 제2 데이터 라인(DL1, DL2)를 커버할 정도의 폭을 갖는다. 쉴딩 전극(SCE)에 공통 전극(CE)에 인가되는 공통 전압과 동일한 전위를 갖는 전압이 인가된다. 따라서, 쉴딩 전극(SCE)과 공통 전극(CE) 사이에 전계가 형성되지 않는다. 특히, 액정층(LC)이 네가티브 액정 분자들(201)로 이루어진 경우, 무전계 상태에서 액정 분자들(201)이 쉴딩 전극(SCE)의 표면에 대해 수직 배열된다.According to the first embodiment of the present invention, the shielding electrode SCE has a width sufficient to cover the first and second data lines DL1 and DL2. A voltage having the same potential as the common voltage applied to the common electrode CE is applied to the shielding electrode SCE. Accordingly, an electric field is not formed between the shielding electrode SCE and the common electrode CE. In particular, when the liquid crystal layer LC is made of negative
이와 같이, 액정 분자들(201)이 수직 배열되면, 백라이트 어셈블리로부터 제공되는 광이 수직 배열된 액정 분자들(201)에 의해서 차단될 수 있다. 즉, 쉴딩 전극(SCE)은 백라이트 어셈블리로부터 제공되는 광을 차단하는 역할을 한다. 따라서, 대향 베이스 기판(S2) 중 쉴딩 전극(SCE)에 대응되는 영역에 차광층(BM)이 배치되지 않을 수 있다. 그러나, 본 발명의 제1 실시예가 이에 한정되는 것은 아니며, 대향 베이스 기판(S2) 중 쉴딩 전극(SCE)에 대응되는 영역에 차광층(BM)이 배치될 수도 있다.As such, when the
표시 기판(100)이 쉴딩 전극(SCE)을 포함하는 경우, 표시 기판(100)과 대향 기판(300) 사이에 오정렬이 발생하더라도, 쉴딩 전극(SCE)에 의한 광 차단 영역이 화소 영역(PA) 내로 이동하는 현상이 발생하지 않는다. 따라서, 액정표시장치(101)에 세로줄 암부가 생성되는 것이 방지될 수 있다.When the
도 7은 도 2에 도시된 화소전극 및 쉴딩 전극에 대한 평면도이다.FIG. 7 is a plan view of the pixel electrode and the shielding electrode shown in FIG. 2 .
도 7을 참조하면, 제1 단위 전극(PU1)과 제2 단위 전극(PU2)를 구분하는 슬릿 형태의 이격 공간인 제1 슬릿(SA1)은 제1 방향(D1)과 소정의 각도(θ1)를 갖는다. 예를 들어, 제1 슬릿(SA1)은 제1 방향(D1)과 5˚ 내지 45˚의 각도(θ1)를 가질 수 있다. 보다 구체적으로, 제1 슬릿(SA1)은 제1 방향(D1)과 5˚ 내지 30˚의 각도(θ1)를 가질 수 있다.Referring to FIG. 7 , the first slit SA1, which is a slit-shaped separation space that separates the first unit electrode PU1 and the second unit electrode PU2, is formed at a predetermined angle θ 1 with the first direction D1. ) has For example, the first slit SA1 may have an angle θ 1 of 5° to 45° with the first direction D1 . More specifically, the first slit SA1 may have an angle θ 1 of 5° to 30° with the first direction D1 .
본 발명의 제1 실시예에서, 제1 방향(D1)을 도메인의 길이방향이라고 하고, 제2 방향(D2)을 도메인의 폭 방향이라 한다. 따라서, 도메인의 폭은 제2 방향을 따라 도메인이 위치하는 범위로 정의될 수 있다.In the first embodiment of the present invention, the first direction D1 is referred to as the longitudinal direction of the domain, and the second direction D2 is referred to as the width direction of the domain. Accordingly, the width of the domain may be defined as a range in which the domain is located along the second direction.
복수개의 제2 가지부(B2)의 배치영역으로 정의되는 제2 도메인(DM2)의 폭은 제1 세로 줄기부(VS1)으로부터 멀어질수록 작아진다. 즉, 복수개의 제2 가지부(B2)는 제1 세로 줄기부(VS1)으로부터 멀어질수록 길이가 점점 짧아진다.The width of the second domain DM2 defined as the arrangement area of the plurality of second branch portions B2 decreases as the distance from the first vertical stem portion VS1 increases. That is, the lengths of the plurality of second branch portions B2 are gradually shorter as the distance from the first vertical stem portion VS1 is increased.
또한, 복수개의 제3 가지부(B3)의 배치영역으로 정의되는 제3 도메인(DM3)의 폭 역시 제2 세로 줄기부(VS2)로부터 멀어질수록 작아진다. 즉, 복수개의 제3 가지부(B3)은 제2 세로 줄기부(VS2)로부터 멀어질수록 길이가 점점 짧아진다. In addition, the width of the third domain DM3 defined as the arrangement region of the plurality of third branch portions B3 also decreases as the distance from the second vertical stem portion VS2 increases. That is, the lengths of the plurality of third branch portions B3 become shorter as the distance from the second vertical stem portion VS2 increases.
본 발명의 제1 실시예에 따르면, 제1 세로 줄기부(VS1)는 화소 영역(PA)의 일측(도면에서 좌측)에 배치되고, 제2 세로 줄기부(VS2)는 화소 영역(PA)의 타측(도면에서 우측)에 배치된다. 즉, 제1 세로 줄기부(VS1)와 상기 제2 세로 줄기부(VS2)는 화소 영역(PA)의 서로 맞은편에 배치된다. 따라서, 제2 도메인(DM2)의 폭이 제1 세로 줄기부(VS1)으로부터 멀어질수록 작아지고, 제3 도메인(DM3)의 폭 역시 제2 세로 줄기부(VS2)로부터 멀어질수록 작아지지만, 제2 도메인(DM2)과 제3 도메인(DM3)을 합한 영역은 직사각형이 될 수 있다.According to the first embodiment of the present invention, the first vertical stem part VS1 is disposed on one side (left side in the drawing) of the pixel area PA, and the second vertical stem part VS2 is located on the pixel area PA. It is disposed on the other side (right side in the drawing). That is, the first vertical stem portion VS1 and the second vertical stem portion VS2 are disposed opposite to each other in the pixel area PA. Accordingly, the width of the second domain DM2 decreases as it moves away from the first vertical stem part VS1 , and the width of the third domain DM3 also decreases as it moves away from the second vertical stem part VS2 , A region in which the second domain DM2 and the third domain DM3 are combined may be rectangular.
본 발명의 제1 실시예에 따르면, 서로 이웃한 제1 화소(PX1)와 제2 화소(PX2)의 제1 세로 줄기부(VS1)들은 서로 인접하지 않도록 배치된다. 또한, 서로 이웃한 제1 화소(PX1)와 제2 화소(PX2)의 제2 세로 줄기부(VS2)들 역시 서로 인접하지 않도록 배치된다. According to the first embodiment of the present invention, the first vertical stem portions VS1 of the first pixel PX1 and the second pixel PX2 that are adjacent to each other are disposed not to be adjacent to each other. In addition, the second vertical stem portions VS2 of the first pixel PX1 and the second pixel PX2 that are adjacent to each other are also disposed not to be adjacent to each other.
구체적으로, 제1 가로 줄기부(HS1)의 일단(H1a)은 제1 세로 줄기부(VS1)와 연결되고, 타단(H1b)은 이웃 화소 전극의 제1 세로 줄기부(VS1)와 인접한다. 또한, 제2 가로 줄기부(HS2)의 일단(H2a)은 제2 세로 줄기부(VS2)와 연결되고, 타단(H2b)은 이웃 화소 전극의 제2 세로 줄기부(VS2)와 인접한다. 그에 따라, 제1 화소(PX1)의 제1 세로 줄기부(VS1)는 이웃한 제2 화소(PX2)에 배치된 제1 단위 전극(PU1)의 가지부들의 말단과 인접한다(도 7의 E1 참조). 마찬가지로, 제1 화소(PX1)의 제2 세로 줄기부(VS2)는 이웃한 제2 화소(PX2)에 배치된 제2 단위 전극(PU2)의 가지부들의 말단과 인접한다.Specifically, one end H 1a of the first horizontal stem portion HS1 is connected to the first vertical stem portion VS1 , and the other end H 1b is adjacent to the first vertical stem portion VS1 of the neighboring pixel electrode. do. Also, one end H 2a of the second horizontal stem portion HS2 is connected to the second vertical stem portion VS2 , and the other end H 2b is adjacent to the second vertical stem portion VS2 of the neighboring pixel electrode. . Accordingly, the first vertical stem portion VS1 of the first pixel PX1 is adjacent to the end of the branch portions of the first unit electrode PU1 disposed in the adjacent second pixel PX2 (E1 of FIG. 7 ). Reference). Similarly, the second vertical stem portion VS2 of the first pixel PX1 is adjacent to the end of the branch portions of the second unit electrode PU2 disposed in the adjacent second pixel PX2 .
참고로, 서로 이웃한 제1 화소(PX1)와 제2 화소(PX2)의 제1 세로 줄기부(VS1)들은 서로 인접하여 배치되는 경우, 제1 세로 줄기부(VS1)이 인접한 영역에 제1 세로 줄기부(VS1), 제1 가로 줄기부(HS1), 복수개의 제1 가지부(B1) 및 복수개의 제2 가지부(B2)들이 조밀하게 배치되는 결과를 초래한다. 이와 같이, 여러 가지 전극 구성 요소들이 좁은 영역에 밀집하는 경우, 포토레지스트(PR)를 이용한 화소 전극(PE) 형성과정에서 포토레지스트(PR) 패턴에 불량이 발생할 가능성 가능성이 높다. 예를 들어, 포토레지스트(PR)를 이용한 화소 전극(PE) 형성과정에서 포토레지스트(PR)의 리플로우(reflow)가 발생하여, 전극 재료들이 화소 전극(PE)에 잔류하는 불량이 발생할 수 있다.For reference, when the first vertical stem portions VS1 of the first pixel PX1 and the second pixel PX2 adjacent to each other are disposed adjacent to each other, the first vertical stem portion VS1 is disposed adjacent to each other. The vertical stem portion VS1 , the first horizontal stem portion HS1 , the plurality of first branch portions B1 , and the plurality of second branch portions B2 are densely arranged. As such, when various electrode components are concentrated in a narrow area, there is a high possibility that defects may occur in the photoresist (PR) pattern in the process of forming the pixel electrode (PE) using the photoresist (PR). For example, in the process of forming the pixel electrode PE using the photoresist PR, reflow of the photoresist PR may occur, thereby causing a defect in which electrode materials remain in the pixel electrode PE. .
본 발명의 제1 실시예에 따르면, 서로 이웃한 제1 및 제2 화소들(PX1, PX2)의 제1 세로 줄기부(VS1)들은 서로 인접하지 않도록 배치되어(도 7의 "E1" 부분), 화소 전극(PE) 형성과정에서 포토레지스트(PR) 패턴 형성 불량 및 화소 전극(PE) 불량이 감소 또는 방지된다.According to the first embodiment of the present invention, the first vertical stem portions VS1 of the first and second pixels PX1 and PX2 that are adjacent to each other are disposed not to be adjacent to each other (portion “E1” in FIG. 7 ). , a photoresist (PR) pattern formation defect and a pixel electrode (PE) defect are reduced or prevented in the process of forming the pixel electrode PE.
마찬가지로, 서로 이웃한 제1 및 제2 화소들(PX1, PX2)의 제3 세로 줄기부(VS3)들은 서로 인접하지 않도록 배치되며, 제4 세로 줄기부(VS4)들은 역시 서로 인접하지 않도록 배치된다.Similarly, the third vertical stem portions VS3 of the first and second pixels PX1 and PX2 that are adjacent to each other are disposed not to be adjacent to each other, and the fourth vertical stem portions VS4 are also disposed not to be adjacent to each other. .
구체적으로, 제3 가로 줄기부(HS3)의 일단(H3a)은 제3 세로 줄기부(VS3)와 연결되고, 타단(H3b)은 이웃 화소 전극의 제3 세로 줄기부(VS3)와 인접한다. 또한, 제4 가로 줄기부(HS4)의 일단(H4a)은 제4 세로 줄기부(VS4)와 연결되고, 타단(H4b)은 이웃 화소 전극의 제4 세로 줄기부(VS4)와 인접한다. 그에 따라, 제1 화소(PX1)의 제3 세로 줄기부(VS3)는 이웃한 제2 화소(PX2)에 배치된 제3 단위 전극(PU3)의 가지부들의 말단과 인접한다. 마찬가지로, 제1 화소(PX1)의 제4 세로 줄기부(VS4)는 이웃한 제2 화소(PX2)에 배치된 제4 단위 전극(PU4)의 가지부들의 말단과 인접한다.Specifically, one end H 3a of the third horizontal stem portion HS3 is connected to the third vertical stem portion VS3 , and the other end H 3b is adjacent to the third vertical stem portion VS3 of the neighboring pixel electrode. do. Also, one end H 4a of the fourth horizontal stem portion HS4 is connected to the fourth vertical stem portion VS4 , and the other end H 4b is adjacent to the fourth vertical stem portion VS4 of a neighboring pixel electrode. . Accordingly, the third vertical stem portion VS3 of the first pixel PX1 is adjacent to the ends of the branch portions of the third unit electrode PU3 disposed in the adjacent second pixel PX2 . Similarly, the fourth vertical stem portion VS4 of the first pixel PX1 is adjacent to ends of the branch portions of the fourth unit electrode PU4 disposed in the adjacent second pixel PX2 .
또한, 제3 세로 줄기부(VS3)와 제4 세로 줄기부(VS4)는 화소 영역의 서로 맞은편에 배치된다. 즉, 제3 세로 줄기부(VS3)는 화소 영역(PA)의 일측(도면에서 좌측)에 배치되고, 제4 세로 줄기부(VS2)는 화소 영역(PA)의 타측(도면에서 우측)에 배치된다. Also, the third vertical stem portion VS3 and the fourth vertical stem portion VS4 are disposed opposite to each other in the pixel area. That is, the third vertical stem part VS3 is disposed on one side (left in the drawing) of the pixel area PA, and the fourth vertical stem part VS2 is disposed on the other side (right in the drawing) of the pixel area PA. do.
제3 단위 전극(PU3)과 제4 단위 전극(PU4)를 구분하는 슬릿 형태의 이격 공간인 제2 슬릿(SA2)은 제1 방향(D1)과 소정의 각도(θ2)를 갖는다. 예를 들어, 제2 슬릿(SA2)은 제1 방향(D1)과 5˚ 내지 45˚의 각도(θ2)를 가질 수 있다. 보다 구체적으로, 제2 슬릿(SA2)은 제1 방향(D1)과 5˚ 내지 30˚의 각도(θ2)를 가질 수 있다.The second slit SA2 , which is a slit-shaped space that separates the third unit electrode PU3 and the fourth unit electrode PU4 , has a predetermined angle θ 2 with the first direction D1 . For example, the second slit SA2 may have an angle θ 2 of 5° to 45° with the first direction D1 . More specifically, the second slit SA2 may have an angle θ 2 with the first direction D1 of 5° to 30°.
또한, 제6 도메인(DM6)의 폭은 제3 세로 줄기부(VS3)로부터 멀어질수록 작아지며, 제7 도메인(DM7)의 폭도 제4 세로 줄기부(VS4)로부터 멀어질수록 작아진다. 즉, 복수개의 제6 가지부(B6)는 제3 세로 줄기부(VS3)로부터 멀어질수록 길이가 점점 짧아지고, 복수개의 제7 가지부(B7)는 제4 세로 줄기부(VS4)로부터 멀어질수록 길이가 점점 짧아진다.
Also, the width of the sixth domain DM6 decreases as it moves away from the third vertical stem part VS3 , and the width of the seventh domain DM7 decreases as it moves away from the fourth vertical stem part VS4 . That is, the lengths of the plurality of sixth branch portions B6 are gradually shortened as the distance from the third vertical stem portion VS3 is increased, and the plurality of seventh branch portions B7 are farther away from the fourth vertical stem portion VS4 . The longer it gets, the shorter the length.
이하, 도 8을 참조하여 본 발명의 제2 실시예를 설명한다. 중복을 피하기 위해 이미 설명된 구성요소에 대한 설명은 생략된다.Hereinafter, a second embodiment of the present invention will be described with reference to FIG. 8 . In order to avoid duplication, descriptions of the already described components are omitted.
도 8은 본 발명의 제2 실시예에 따른 액정표시장치(102)의 평면도로, 제1 서브 화소 전극(PE1), 제2 서브 화소 전극(PE2) 및 쉴딩 전극(SCE)에 대한 평면도이다.8 is a plan view of the
본 발명의 제2 실시예에 따르면, 제1 화소(PX1)의 제2 도메인(DM2)의 폭은 제1 세로 줄기부로부터 멀어질수록 커지며, 제3 도메인(DM3)의 폭도 제2 세로 줄기부로부터 멀어질수록 커진다. 반면, 제1 화소(PX1)에 이웃하는 제2 화소(PX2)의 제2 도메인(DM2)의 폭은 제1 세로 줄기부로부터 멀어질수록 작아지며, 제3 도메인(DM3)의 폭도 제2 세로 줄기부로부터 멀어질수록 작아진다. According to the second embodiment of the present invention, the width of the second domain DM2 of the first pixel PX1 increases as the distance from the first vertical stem portion increases, and the width of the third domain DM3 also increases with the second vertical stem portion. The further away from it, the larger it is. On the other hand, the width of the second domain DM2 of the second pixel PX2 adjacent to the first pixel PX1 decreases as it moves away from the first vertical stem portion, and the width of the third domain DM3 also decreases in the second vertical direction. The farther away from the stem, the smaller it becomes.
또한, 제1 화소(PX1)의 제6 도메인(DM6)의 폭은 제3 세로 줄기부로부터 멀어질수록 커지며, 제7 도메인(DM7)의 폭은 제4 세로 줄기부로부터 멀어질수록 커진다. 반면, 제1 화소(PX1)에 이웃하는 제2 화소(PX2)의 제6 도메인(DM6)의 폭은 제3 세로 줄기부로부터 멀어질수록 작아지며, 제7 도메인(DM7)의 폭은 제4 세로 줄기부로부터 멀어질수록 폭이 작아진다. Also, the width of the sixth domain DM6 of the first pixel PX1 increases as it moves away from the third vertical stem, and the width of the seventh domain DM7 increases as it moves away from the fourth vertical stem. On the other hand, the width of the sixth domain DM6 of the second pixel PX2 adjacent to the first pixel PX1 decreases as the distance from the third vertical stem portion increases, and the width of the seventh domain DM7 decreases as the width of the fourth domain DM7 increases. The further away from the vertical stem, the smaller the width.
서로 이웃한 제1 화소(PX1)와 제1 화소(PX2)의 제1 세로 줄기부들, 제2 세로 줄기부들, 제3 세로 줄기부들 및 제4 세로 줄기부들은 각각 서로 인접하지 않도록 배치된다. 즉, 제1 화소(PX1)의 세로 줄기부들은 이웃한 제2 화소(PX2)의 각 단위 전극에 배치된 가지부들의 말단과 인접한다.The first vertical stem portions, the second vertical stem portions, the third vertical stem portions, and the fourth vertical stem portions of the first pixel PX1 and the first pixel PX2 that are adjacent to each other are disposed not to be adjacent to each other, respectively. That is, the vertical stem portions of the first pixel PX1 are adjacent to the ends of the branch portions disposed on each unit electrode of the adjacent second pixel PX2 .
구체적으로, 제1 가로 줄기부의 일단(H1a)은 제1 세로 줄기부와 연결되고, 타단(H1b)은 이웃 화소 전극의 제1 세로 줄기부와 인접한다. 제2 가로 줄기부의 일단(H2a)은 제2 세로 줄기부와 연결되고, 타단(H2b)은 이웃 화소 전극의 제2 세로 줄기부와 인접한다. 제3 가로 줄기부의 일단(H3a)은 제3 세로 줄기부와 연결되고, 타단(H3b)은 이웃 화소 전극의 제3 세로 줄기부와 인접한다. 제4 가로 줄기부의 일단(H4a)은 제4 세로 줄기부와 연결되고, 타단(H4b)은 이웃 화소 전극의 제4 세로 줄기부와 인접한다.
Specifically, one end H 1a of the first horizontal stem portion is connected to the first vertical stem portion, and the other end H 1b is adjacent to the first vertical stem portion of the neighboring pixel electrode. One end H 2a of the second horizontal stem portion is connected to the second vertical stem portion, and the other end H 2b is adjacent to the second vertical stem portion of the neighboring pixel electrode. One end H 3a of the third horizontal stem portion is connected to the third vertical stem portion, and the other end H 3b is adjacent to the third vertical stem portion of the neighboring pixel electrode. One end H 4a of the fourth horizontal stem is connected to the fourth vertical stem, and the other end H 4b is adjacent to the fourth vertical stem of the neighboring pixel electrode.
이하 도 9a 내지 도 9h를 참조하여, 액정표시장치의 제조방법을 설명한다. 설명의 편의를 위하여, 도 2의 I-I' 및 II-II'를 따라 절단한 단면도를 기준으로, 본 발명의 제1 실시예에 따른 액정표시장치(101)의 제조방법을 설명한다.Hereinafter, a method of manufacturing the liquid crystal display will be described with reference to FIGS. 9A to 9H . For convenience of description, a method of manufacturing the
도 9a를 참조하면, 투명한 유리 또는 플라스틱 등으로 된 베이스 기판(S1)상에 제1 게이트 전극(GE1)이 형성된다. 도 9a에 도시되지 않았지만, 이 때 게이트 라인(GL) 및 제2 게이트 전극(GE2)도 함께 형성된다. Referring to FIG. 9A , a first gate electrode GE1 is formed on a base substrate S1 made of transparent glass or plastic. Although not shown in FIG. 9A , at this time, the gate line GL and the second gate electrode GE2 are also formed.
게이트 라인(GL), 제1 및 제2 게이트 전극(GE1, GE2)은 이미 설명되었으므로, 중복을 피하기 위해 이들에 대한 상세한 설명은 생략된다.Since the gate line GL and the first and second gate electrodes GE1 and GE2 have already been described, detailed descriptions thereof will be omitted to avoid overlapping.
도 9b를 참조하면, 제1 게이트 전극(GE1) 및 노출된 베이스 기판(S1)상에 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 된 제1 절연막(L1)이 배치된다. 제1 절연막(L1)은 게이트 절연막이다.Referring to FIG. 9B , a first insulating layer L1 made of silicon nitride (SiNx) or silicon oxide (SiOx) is disposed on the first gate electrode GE1 and the exposed base substrate S1 . The first insulating layer L1 is a gate insulating layer.
제1 절연막(L1)은 물리적 또는 화학적 성질이 다른 두 개 이상의 절연층을 포함하는 다층막 구조를 가질 수 있다. The first insulating layer L1 may have a multilayer structure including two or more insulating layers having different physical or chemical properties.
도 9c를 참조하면, 제1 절연막(L1)상에 제1 액티브 패턴(AP1)이 형성되고, 그 위에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 형성되어, 제1 박막 트랜지스터(TR1)가 만들어진다. 이 때, 제1 데이터 라인들(DL1)과 제2 데이터 라인(DL2)도 함께 만들어진다.Referring to FIG. 9C , the first active pattern AP1 is formed on the first insulating layer L1 , and the first source electrode SE1 and the first drain electrode DE1 are formed thereon, so that the first thin film transistor (TR1) is made. At this time, the first data lines DL1 and the second data lines DL2 are also formed.
구체적으로, 제1 절연막(L1)상에 제1 액티브 패턴(AP1) 형성용 반도체 재료가 전면 도포되고, 그 위에 도전재료가 도포되고, 그 위에 포토레지스트가 배치된 후 선택적 노광, 현상 및 식각에 의하여 제1 박막 트랜지스터(TR1)가 만들어질 수 있다. 반도체 재료로 비정질 실리콘 또는 다결정 실리콘과 같은 실리콘계 반도체 재료가 사용될 수 있으며, 산화물 반도체 재료 또는 화합물 반도체 재료가 사용될 수도 있다. 도전재료는 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 은(Ag) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다.Specifically, a semiconductor material for forming the first active pattern AP1 is applied to the entire surface of the first insulating layer L1, a conductive material is applied thereon, and a photoresist is disposed thereon, and then subjected to selective exposure, development and etching. Thus, the first thin film transistor TR1 may be formed. As the semiconductor material, a silicon-based semiconductor material such as amorphous silicon or polycrystalline silicon may be used, and an oxide semiconductor material or a compound semiconductor material may be used. The conductive material may include at least one of molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), aluminum (Al), silver (Ag), and copper (Cu).
도 9d를 참조하면, 제1 박막 트랜지스터(TR1)를 포함하는 기판의 전면에 제2 절연막(L2) 및 제3 절연막(L3)이 순차적으로 배치되고, 제2 및 제3 절연막들(L2, L3)의 일부가 제거되어 제1 드레인 전극(DE1)의 일부를 드러내는 제1 콘택홀(CNT1)이 만들어진다. Referring to FIG. 9D , a second insulating layer L2 and a third insulating layer L3 are sequentially disposed on the entire surface of the substrate including the first thin film transistor TR1, and the second and third insulating layers L2 and L3 ) is removed to form a first contact hole CNT1 exposing a portion of the first drain electrode DE1 .
도 9e를 참조하면, 제3 절연막(L3) 및 제1 콘택홀(CNT1)의 전면에 화소 전극 형성용 재료(150)가 배치된다. 화소 전극 형성용 재료(150)로 ITO(indium tin oxide), IZO(indium zinc oxide), AZO (aluminum zinc oxide) 또는 IGZO(indium gallium zinc oxide)와 같은 투명도전성산화물(Transparent Conductive Oxide)이 사용된다.Referring to FIG. 9E , a material for forming a
도 9f를 참조하면, 화소 전극 형성용 재료(150)상에 포토레지스트(170)가 도포되고, 포토레지스트(170)와 이격되어 포토레지스트(170)의 상부에 패턴 마스크(401)가 배치된다. 다음, 패턴 마스크(401)를 통해 광이 조사되어, 포토레지스트(170)가 선택적으로 노광된다.Referring to FIG. 9F , a
포토레지스트(170)로 통상의 포토레지스트가 사용될 수 있으며, 광조사에 의해 식각성이 증가하는 포지티브형(positive type) 포토레지스트가 사용될 수 있다.A conventional photoresist may be used as the
패턴 마스크(401)는 투명기재(410) 및 투광 패턴부(420)를 포함한다. 투광 패턴부(420)는 투광부(421)와 차광부(422)를 포함한다. The
도 9g를 참조하면, 선택적 노광된 포토레지스트(170)가 현상되어 포토레지스트 패턴(171)이 형성되고, 포토레지스트 패턴(171)을 이용한 식각에 의해, 제1 서브 화소 전극(PE1) 및 쉴딩 전극(SCE)이 동시에 만들어진다. 이때 복수개의 제4 가지부(B4)을 포함하는 다른 가지부들도 만들어진다.Referring to FIG. 9G , the selectively exposed
도 9h를 참조하면, 포토레지스트 패턴(171)이 제거되어, 제1 서브 화소 전극(PE1) 및 쉴딩 전극(SCE)이 완성된다. Referring to FIG. 9H , the
도면에 도시되지 않았지만, 제1 서브 화소 전극(PE1) 및 쉴딩 전극(SCE)상에 제1 배향막(110)이 배치됨으로써 표시 기판(100)이 만들어진다.Although not shown in the drawing, the
다음, 표시 기판(100)상에 대향 기판(300)이 배치되고, 표시 기판(100)과 대향 기판(300) 사이에 액정층(LC)이 개재됨으로써 액정표시장치(101)가 만들어질 수 있다.
Next, the
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which the present invention pertains that various substitutions, modifications, and changes are possible without departing from the technical spirit of the present invention. It will be clear to those who have the knowledge of
100: 표시 기판 300: 대향 기판
PE1: 제1 서브 화소 전극 PE2: 제2 서브 화소 전극
VS1: 제1 세로 줄기부 HS1: 제1 가로 줄기부
B1: 제1 가지부 LP1: 제1 도메인 연결부
PA1: 제1 서브 화소 영역 PA2: 제2 서브 화소 영역
DM1: 제1 도메인 SCE: 쉴딩 전극100: display substrate 300: opposing substrate
PE1: first sub-pixel electrode PE2: second sub-pixel electrode
VS1: first vertical stem portion HS1: first horizontal stem portion
B1: first branch part LP1: first domain connection part
PA1: first sub-pixel area PA2: second sub-pixel area
DM1: first domain SCE: shielding electrode
Claims (20)
상기 베이스 기판 상의 게이트 라인;
상기 베이스 기판 상에 배치되어, 상기 게이트 라인과 교차하는 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인에 연결된 스위칭 소자; 및
상기 화소 영역에 배치되며, 상기 스위칭 소자에 연결된 화소 전극;을 포함하고,
상기 화소 전극은 제1 서브 화소 전극을 포함하고,
상기 제1 서브 화소 전극은,
제1 단위 전극;
상기 제1 단위 전극과 이격된 제2 단위 전극; 및
상기 제1 단위 전극과 상기 제2 단위 전극을 연결하는 제1 연결부;를 포함하고,
상기 제1 단위 전극과 상기 제2 단위 전극 사이의 이격 공간은 제1 슬릿을 정의하고, 상기 제1 슬릿은 상기 제1 방향과 평행하지 않으며,
상기 제1 단위 전극은, 상기 화소 영역의 일측에 배치되는 제1 세로 줄기부; 및 상기 제1 세로 줄기부와 연결된 제1 가로 줄기부;를 포함하고,
상기 제2 단위 전극은, 상기 화소 영역의 타측에 배치된 제2 세로 줄기부; 및 상기 제2 세로 줄기부와 연결된 제2 가로 줄기부;를 포함하고,
상기 제1 가로 줄기부의 일단은 상기 제1 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제1 세로 줄기부와 인접하고,
상기 제2 가로 줄기부의 일단은 상기 제2 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제2 세로 줄기부와 인접하며,
상기 제1 세로 줄기부는 상기 데이터 라인과 평행하며,
상기 제1 가로 줄기부는 상기 게이트 라인과 평행하며,
상기 제1 슬릿은 상기 게이트 라인 및 상기 데이터 라인과 평행하지 않으며,
상기 제1 슬릿은 상기 게이트 라인 및 상기 데이터 라인과 수직하지 않는 표시 기판.a base substrate having a plurality of pixel areas disposed in a first direction;
a gate line on the base substrate;
a data line disposed on the base substrate and crossing the gate line;
a switching element connected to the gate line and the data line; and
a pixel electrode disposed in the pixel area and connected to the switching element;
The pixel electrode includes a first sub-pixel electrode,
The first sub-pixel electrode,
a first unit electrode;
a second unit electrode spaced apart from the first unit electrode; and
a first connector connecting the first unit electrode and the second unit electrode;
a space between the first unit electrode and the second unit electrode defines a first slit, wherein the first slit is not parallel to the first direction;
The first unit electrode may include a first vertical stem portion disposed on one side of the pixel area; and a first horizontal stem connected to the first vertical stem.
The second unit electrode may include a second vertical stem portion disposed on the other side of the pixel area; and a second horizontal stem connected to the second vertical stem.
One end of the first horizontal stem is connected to the first vertical stem, and the other end is adjacent to the first vertical stem of a neighboring pixel electrode;
One end of the second horizontal stem is connected to the second vertical stem, and the other end is adjacent to the second vertical stem of a neighboring pixel electrode,
The first vertical stem portion is parallel to the data line,
The first horizontal stem portion is parallel to the gate line,
the first slit is not parallel to the gate line and the data line;
The first slit is not perpendicular to the gate line and the data line.
상기 제1 단위 전극은 상기 제1 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제1 가지부 및 복수개의 제2 가지부를 포함하고,
상기 제2 단위 전극은 상기 제2 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제3 가지부 및 복수개의 제4 가지부를 포함하는 표시 기판.According to claim 1,
The first unit electrode includes a plurality of first branch portions and a plurality of second branch portions disposed to face each other with respect to the first horizontal stem portion,
The second unit electrode includes a plurality of third branch portions and a plurality of fourth branch portions disposed to face each other with respect to the second horizontal stem portion.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 작아지며,
상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 작아지는 표시 기판.3. The method of claim 2,
The width of the second domain defined as the arrangement area of the plurality of second branches decreases as the distance from the first vertical stem increases,
A width of a third domain defined as an arrangement region of the plurality of third branch portions decreases as the distance from the second vertical stem portion increases.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 커지며,
상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 커지는 표시 기판.3. The method of claim 2,
The width of the second domain defined as the arrangement region of the plurality of second branches increases as the distance from the first vertical stem increases,
A width of a third domain defined as an arrangement region of the plurality of third branch portions increases as the distance from the second vertical stem portion increases.
상기 제2 서브 화소 전극은,
제3 단위 전극;
상기 제3 단위 전극과 이격된 제4 단위 전극; 및
상기 제3 단위 전극과 상기 제4 단위 전극을 연결하는 제2 연결부;를 포함하고,
상기 제3 단위 전극과 상기 제4 단위 전극 사이의 이격 공간은 제2 슬릿을 정의하고, 상기 제2 슬릿은 상기 제1 방향과 평행하지 않으며,
상기 제3 단위 전극은, 상기 화소 영역의 일측에 배치되는 제3 세로 줄기부; 및 상기 제3 세로 줄기부와 연결된 제3 가로 줄기부;를 포함하고,
상기 제4 단위 전극은, 상기 화소 영역의 타측에 배치된 제4 세로 줄기부; 및 상기 제4 세로 줄기부와 연결된 제4 가로 줄기부;를 포함하고,
상기 제3 가로 줄기부의 일단은 상기 제3 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제3 세로 줄기부와 인접하고,
상기 제4 가로 줄기부의 일단은 상기 제4 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제4 세로 줄기부와 인접하는 표시 기판.According to claim 1, wherein the pixel electrode further comprises a second sub-pixel electrode,
The second sub-pixel electrode,
a third unit electrode;
a fourth unit electrode spaced apart from the third unit electrode; and
a second connector connecting the third unit electrode and the fourth unit electrode;
a space between the third unit electrode and the fourth unit electrode defines a second slit, the second slit is not parallel to the first direction;
The third unit electrode may include a third vertical stem portion disposed on one side of the pixel area; and a third horizontal stem part connected to the third vertical stem part;
The fourth unit electrode may include a fourth vertical stem portion disposed on the other side of the pixel area; and a fourth horizontal stem part connected to the fourth vertical stem part;
One end of the third horizontal stem is connected to the third vertical stem, and the other end is adjacent to the third vertical stem of a neighboring pixel electrode;
One end of the fourth horizontal stem is connected to the fourth vertical stem, and the other end is adjacent to the fourth vertical stem of a neighboring pixel electrode.
상기 제3 단위 전극은 상기 제3 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제5 가지부 및 복수개의 제6 가지부를 포함하고,
상기 제4 단위 전극은 상기 제4 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제7 가지부 및 복수개의 제8 가지부를 포함하는 표시 기판.9. The method of claim 8,
The third unit electrode includes a plurality of fifth branch portions and a plurality of sixth branch portions disposed to face each other with respect to the third horizontal stem portion,
The fourth unit electrode includes a plurality of seventh branch portions and a plurality of eighth branch portions disposed to face each other with respect to the fourth horizontal stem portion.
상기 복수개의 제6 가지부의 배치 영역으로 정의되는 제6 도메인의 폭은 상기 제3 세로 줄기부로부터 멀어질수록 작아지며,
상기 복수개의 제7 가지부의 배치 영역으로 정의되는 제7 도메인의 폭은 상기 제4 세로 줄기부로부터 멀어질수록 작아지는 표시 기판.10. The method of claim 9,
The width of the sixth domain defined as the arrangement area of the plurality of sixth branch parts decreases as the distance from the third vertical stem part increases,
A width of a seventh domain defined as an arrangement region of the plurality of seventh branch portions decreases as the distance from the fourth vertical stem portion increases.
상기 복수개의 제6 가지부의 배치 영역으로 정의되는 제6 도메인의 폭은 상기 제3 세로 줄기부로부터 멀어질수록 커지며,
상기 복수개의 제7 가지부의 배치 영역으로 정의되는 제7 도메인의 폭은 상기 제4 세로 줄기부로부터 멀어질수록 커지는 표시 기판.10. The method of claim 9,
The width of the sixth domain defined as the arrangement area of the plurality of sixth branch parts increases as the distance from the third vertical stem part increases,
A width of a seventh domain defined as an arrangement region of the plurality of seventh branch portions increases as the distance from the fourth vertical stem portion increases.
상기 제1 방향을 따라 서로 이웃한 화소 전극 사이에 배치된 쉴딩 전극을 더 포함하는 표시 기판.According to claim 1,
and a shielding electrode disposed between pixel electrodes adjacent to each other in the first direction.
상기 표시 기판에 대향되어 배치된 대향 기판;
을 포함하며,
상기 표시 기판은,
제1 방향을 따라 배치된 복수개의 화소 영역을 갖는 베이스 기판;
상기 베이스 기판 상의 게이트 라인;
상기 베이스 기판 상에 배치되며, 상기 게이트 라인과 교차하는 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인에 연결된 스위칭 소자; 및
상기 화소 영역에 배치되며, 상기 스위칭 소자에 연결된 화소 전극;을 포함하고,
상기 화소 전극은 제1 서브 화소 전극을 포함하고,
상기 제1 서브 화소 전극은,
제1 단위 전극;
상기 제1 단위 전극과 이격된 제2 단위 전극; 및
상기 제1 단위 전극과 상기 제2 단위 전극을 연결하는 제1 연결부;를 포함하고,
상기 제1 단위 전극과 상기 제2 단위 전극 사이의 이격 공간은 제1 슬릿을 정의하고, 상기 제1 슬릿은 상기 제1 방향과 평행하지 않으며,
상기 제1 단위 전극은, 상기 화소 영역의 일측에 배치되는 제1 세로 줄기부; 및 상기 제1 세로 줄기부와 연결된 제1 가로 줄기부;를 포함하고,
상기 제2 단위 전극은, 상기 화소 영역의 타측에 배치된 제2 세로 줄기부; 및 상기 제2 세로 줄기부와 연결된 제2 가로 줄기부;를 포함하고,
상기 제1 가로 줄기부의 일단은 상기 제1 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제1 세로 줄기부와 인접하고,
상기 제2 가로 줄기부의 일단은 상기 제2 세로 줄기부와 연결되고, 타단은 이웃 화소 전극의 제2 세로 줄기부와 인접하며,
상기 제1 세로 줄기부는 상기 데이터 라인과 평행하며,
상기 제1 가로 줄기부는 상기 게이트 라인과 평행하며,
상기 제1 슬릿은 상기 게이트 라인 및 상기 데이터 라인과 평행하지 않으며,
상기 제1 슬릿은 상기 게이트 라인 및 상기 데이터 라인과 수직하지 않는 액정표시장치.display substrate; and
a counter substrate disposed to face the display substrate;
includes,
The display substrate is
a base substrate having a plurality of pixel areas disposed in a first direction;
a gate line on the base substrate;
a data line disposed on the base substrate and crossing the gate line;
a switching element connected to the gate line and the data line; and
a pixel electrode disposed in the pixel area and connected to the switching element;
The pixel electrode includes a first sub-pixel electrode,
The first sub-pixel electrode,
a first unit electrode;
a second unit electrode spaced apart from the first unit electrode; and
a first connector connecting the first unit electrode and the second unit electrode;
a space between the first unit electrode and the second unit electrode defines a first slit, wherein the first slit is not parallel to the first direction;
The first unit electrode may include a first vertical stem portion disposed on one side of the pixel area; and a first horizontal stem connected to the first vertical stem.
The second unit electrode may include a second vertical stem portion disposed on the other side of the pixel area; and a second horizontal stem connected to the second vertical stem.
One end of the first horizontal stem is connected to the first vertical stem, and the other end is adjacent to the first vertical stem of a neighboring pixel electrode;
One end of the second horizontal stem is connected to the second vertical stem, and the other end is adjacent to the second vertical stem of a neighboring pixel electrode,
The first vertical stem portion is parallel to the data line,
The first horizontal stem portion is parallel to the gate line,
the first slit is not parallel to the gate line and the data line;
The first slit is not perpendicular to the gate line and the data line.
상기 제1 단위 전극은 상기 제1 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제1 가지부 및 복수개의 제2 가지부를 포함하고,
상기 제2 단위 전극은 상기 제2 가로 줄기부를 기준으로 대향되어 배치된 복수개의 제3 가지부 및 복수개의 제4 가지부를 포함하는 액정표시장치.17. The method of claim 16,
The first unit electrode includes a plurality of first branch portions and a plurality of second branch portions disposed to face each other with respect to the first horizontal stem portion,
The second unit electrode includes a plurality of third branch portions and a plurality of fourth branch portions disposed to face each other with respect to the second horizontal stem portion.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 작아지며,
상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 작아지는 액정표시장치.18. The method of claim 17,
The width of the second domain defined as the arrangement area of the plurality of second branches decreases as the distance from the first vertical stem increases,
A width of a third domain defined as an arrangement region of the plurality of third branches decreases as the distance from the second vertical stem increases.
상기 복수개의 제2 가지부의 배치 영역으로 정의되는 제2 도메인의 폭은 상기 제1 세로 줄기부로부터 멀어질수록 커지며,
상기 복수개의 제3 가지부의 배치 영역으로 정의되는 제3 도메인의 폭은 상기 제2 세로 줄기부로부터 멀어질수록 커지는 액정표시장치.18. The method of claim 17,
The width of the second domain defined as the arrangement region of the plurality of second branches increases as the distance from the first vertical stem increases,
A width of a third domain defined as an arrangement region of the plurality of third branch portions increases as the distance from the second vertical stem portion increases.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160001750A KR102459604B1 (en) | 2016-01-06 | 2016-01-06 | Display substrate and liquid crystal display comprising the same |
US15/245,544 US10133129B2 (en) | 2016-01-06 | 2016-08-24 | Display substrate and liquid crystal display device comprising the same |
CN201710007145.8A CN106950757B (en) | 2016-01-06 | 2017-01-05 | Display substrate and liquid crystal display device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160001750A KR102459604B1 (en) | 2016-01-06 | 2016-01-06 | Display substrate and liquid crystal display comprising the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170082702A KR20170082702A (en) | 2017-07-17 |
KR102459604B1 true KR102459604B1 (en) | 2022-10-31 |
Family
ID=59226320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160001750A KR102459604B1 (en) | 2016-01-06 | 2016-01-06 | Display substrate and liquid crystal display comprising the same |
Country Status (3)
Country | Link |
---|---|
US (1) | US10133129B2 (en) |
KR (1) | KR102459604B1 (en) |
CN (1) | CN106950757B (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11181781B2 (en) * | 2018-03-30 | 2021-11-23 | Sakai Display Products Corporation | Liquid crystal display panel |
WO2020044557A1 (en) * | 2018-08-31 | 2020-03-05 | 堺ディスプレイプロダクト株式会社 | Liquid crystal display panel |
KR20200059362A (en) * | 2018-11-20 | 2020-05-29 | 삼성디스플레이 주식회사 | Liquid crystal device |
CN112015012B (en) * | 2019-05-29 | 2023-02-28 | 堺显示器制品株式会社 | Liquid crystal display device having a plurality of pixel electrodes |
CN114879419B (en) * | 2022-07-11 | 2022-10-25 | 惠科股份有限公司 | Array substrate and display panel |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100381929C (en) * | 2002-04-15 | 2008-04-16 | 夏普株式会社 | Substrate for liquid crystal display and liquid crystal display having the same |
JP4248835B2 (en) * | 2002-04-15 | 2009-04-02 | シャープ株式会社 | Substrate for liquid crystal display device and liquid crystal display device including the same |
US8184221B2 (en) * | 2006-12-25 | 2012-05-22 | Sharp Kabushiki Kaisha | Liquid crystal display panel, liquid crystal display element, and liquid crystal display device |
CN101477988B (en) * | 2008-01-04 | 2012-08-29 | 奇美电子股份有限公司 | Pixel array substrate and liquid crystal display device |
KR20100012080A (en) * | 2008-07-28 | 2010-02-05 | 삼성전자주식회사 | Array substrate, method of manufacturing the array substrate and liquid crystal display apparatus having the same |
JP2010169814A (en) * | 2009-01-21 | 2010-08-05 | Sharp Corp | Liquid crystal display device |
JP5253585B2 (en) * | 2009-11-13 | 2013-07-31 | シャープ株式会社 | Liquid crystal display |
WO2013054828A1 (en) * | 2011-10-11 | 2013-04-18 | シャープ株式会社 | Liquid crystal display |
KR101914653B1 (en) * | 2012-07-06 | 2018-11-02 | 엘지디스플레이 주식회사 | Fringe field switching mode liquid crystal display device |
KR102147520B1 (en) * | 2013-07-29 | 2020-08-25 | 삼성디스플레이 주식회사 | Curved display apparatus |
KR102073283B1 (en) * | 2013-09-13 | 2020-02-05 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR102159739B1 (en) * | 2013-08-02 | 2020-09-25 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR102106812B1 (en) * | 2013-08-27 | 2020-05-07 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR20150040153A (en) | 2013-10-04 | 2015-04-14 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method thereof |
KR102129606B1 (en) | 2013-10-14 | 2020-07-03 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR20150047399A (en) | 2013-10-24 | 2015-05-04 | 삼성디스플레이 주식회사 | Liquid crystal display panel |
KR102159774B1 (en) * | 2014-03-19 | 2020-09-25 | 삼성디스플레이 주식회사 | Liquid crystal display |
-
2016
- 2016-01-06 KR KR1020160001750A patent/KR102459604B1/en active IP Right Grant
- 2016-08-24 US US15/245,544 patent/US10133129B2/en active Active
-
2017
- 2017-01-05 CN CN201710007145.8A patent/CN106950757B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN106950757A (en) | 2017-07-14 |
US20170192315A1 (en) | 2017-07-06 |
US10133129B2 (en) | 2018-11-20 |
CN106950757B (en) | 2021-06-22 |
KR20170082702A (en) | 2017-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7859629B2 (en) | In-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are arranged on opposite sides of the respective upper and lower pixel regions | |
US8852975B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same | |
KR102459604B1 (en) | Display substrate and liquid crystal display comprising the same | |
TWI401514B (en) | In-plane switching mode liquid crystal display and method for fabricating the same | |
KR102159739B1 (en) | Liquid crystal display | |
US9853060B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
KR20030048489A (en) | In-Plane Switching Mode Liquid Crystal Display Device | |
JP2015114669A (en) | Liquid crystal display device | |
KR20110054727A (en) | Array substrate for liquid crystal display device and liquid crystal display device including the same | |
KR101362960B1 (en) | Liquid crystal display device and fabricating method thereof | |
KR102523911B1 (en) | Display device | |
KR20120115837A (en) | Fringe field switching type thin film transistor substrate and manufacturing method thereof | |
US20120081273A1 (en) | Pixel structure, pixel array and display panel | |
KR102446004B1 (en) | Liquid display device | |
KR102106812B1 (en) | Liquid crystal display | |
JP2005182048A (en) | Multi-domain thin-film transistor display plate and liquid crystal display including same | |
KR20060131316A (en) | Liquid crystal display panel of horizontal electronic fileld applying type and method of fabricating the same | |
KR101885804B1 (en) | Array substrate for In-Plane switching mode liquid crystal display device | |
KR20120015162A (en) | Liquid crystal display device and method for fabricating the same | |
KR101170950B1 (en) | Fringe field switching mode liquid crystal display device | |
EP3745191B1 (en) | Pixel structure, array substrate and display device | |
KR102068770B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and Method of fabricating the same | |
US20160155753A1 (en) | Display device | |
KR20090053609A (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
KR102056687B1 (en) | Liquid Crystal Display Device and Method for Fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |