KR102437081B1 - 반도체 패키지의 솔더볼 제거 방법 - Google Patents

반도체 패키지의 솔더볼 제거 방법 Download PDF

Info

Publication number
KR102437081B1
KR102437081B1 KR1020200147941A KR20200147941A KR102437081B1 KR 102437081 B1 KR102437081 B1 KR 102437081B1 KR 1020200147941 A KR1020200147941 A KR 1020200147941A KR 20200147941 A KR20200147941 A KR 20200147941A KR 102437081 B1 KR102437081 B1 KR 102437081B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
solder ball
etchant
solder balls
solder
Prior art date
Application number
KR1020200147941A
Other languages
English (en)
Other versions
KR20220062202A (ko
Inventor
김용국
서재석
Original Assignee
(주)피코셈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)피코셈 filed Critical (주)피코셈
Priority to KR1020200147941A priority Critical patent/KR102437081B1/ko
Publication of KR20220062202A publication Critical patent/KR20220062202A/ko
Application granted granted Critical
Publication of KR102437081B1 publication Critical patent/KR102437081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/7999—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto for disconnecting

Abstract

본 발명은 반도체 패키지의 솔더볼 제거 방법에 관한 것으로서, 솔더볼(Solder Ball)이 형성된 반도체 패키지를 마련하는 단계, 반도체 패키지가 적재된 트레이를 픽업하여, 반도체 패키지에 형성된 솔더볼을 제거하기 위한 에천트(etchant)가 채워진 배스(bath)로 디핑(dipping)하는 단계, 배스에 반도체 패키지가 디핑된 상태를, 설정 온도에서 설정 시간동안 유지하여 에천트를 통해 솔더볼을 에칭하는 단계, 및 솔더볼이 에칭된 반도체 패키지를 세정액을 통해 클리닝하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 패키지의 솔더볼 제거 방법{METHOD FOR REMOVING SOLDER BALL OF SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 솔더볼 제거 방법에 관한 것으로서, 더욱 상세하게는 화학적 공정을 통해 반도체 패키지에 형성된 솔더볼을 제거하는, 반도체 패키지의 솔더볼 제거 방법에 관한 것이다.
일반적으로, BGA(Ball Grid Array) 반도체 패키지는 반도체 칩이 전도성 와이어를 통해 인쇄회로기판 표면의 구리패턴과 접속되고, 반도체 칩과 전도성 와이어를 보호하기 위한 몰딩 컴파운드가 인쇄회로기판의 표면을 봉지하는 구조로 형성된다. 상기와 같은 반도체 패키지를 보드에 실장하기 위해 인쇄회로기판의 배면에 형성된 볼랜드에 솔더볼(Solder Ball)을 부착하여 외부 접속 단자로서 사용한다.
한편, 반도체 패키지의 제조 공정 시, 각 공정의 제조 장비들로부터 열을 전달받게 되고, 또한 완성된 반도체 패키지를 전자기기의 보드에 실장 후 전기적인 작동을 위하여 발생되는 반도체 칩의 높은 열을 전달받게 된다. 이때, 인쇄회로기판, 반도체 칩 및 몰딩 컴파운드는 서로 간의 열팽창계수가 달라서, 서로 다른 열적 팽창과 수축을 반복하며 한쪽 방향으로 휘어지는 현상인 워피지(Warpage) 현상을 초래하게 된다. 예를 들어, 인쇄회로기판의 표면에 형성된 구리패턴의 열팽창계수가 가장 큰 것으로 알려져 있고, 또한 반도체 칩 및 몰딩 컴파운드도 서로 다른 열팽창계수를 갖기 때문에, 인쇄회로기판을 비롯하여 전체 반도체 패키지가 한쪽 방향으로 휘어지는 워피지 현상이 발생하게 된다. 이러한 워피지 현상이 발생됨으로 인하여, 인쇄회로기판과 반도체 칩 간의 계면, 그리고 반도체 칩과 몰딩 컴파 운드 수지 간의 계면이 서로 박리되는 계면박리(delamination)가 초래되어, 결국 반도체 패키지의 불량 및 성능 저하를 초래하게 된다.
이를 위해, 제조가 완료된 반도체 패키지에 대하여 워피지 검사를 수행하고 있으며, JEDEC 표준(JEDEC STANDARD JESD22-B112A: Package warpage Measurement of Surface-Mount Integrated Circuits at Elevates Temperature)에 명시된 Thermal Shadow Moire 방식에 따라, 광원을 통해 반도체 패키지 표면으로 빛을 조사한 후 반사된 빛을 감지하는 광학적인 방법으로 워피지 검사가 수행된다.
본 발명의 배경기술은 대한민국 공개특허공보 10-2016-0083385호(2016.07.12. 공개)에 개시되어 있다.
상기와 같이 광학적인 방법으로 반도체 패키지의 워피지 검사를 수행할 때, 반도체 패키지에 형성된 솔더볼에 의한 광 차단 및 광 왜곡으로 인해 반도체 패키지에 대한 워피지가 정확하게 측정될 수 없는 문제가 존재한다. 따라서, 반도체 패키지의 워피지 검사를 위해서는 그 표면에 형성된 솔더볼이 표면 단차 없이 제거될 필요가 있다. 현재 반도체 패키지의 솔더볼 제거 과정은 개별 반도체 패키지를 지그에 위치시킨 상태에서 작업자가 육안 또는 스코프 등으로 관찰하면서 커터 블레이드, 팁을 통해 솔더볼을 제거하는 메카니컬한 스크랩퍼 방식으로 진행된다.
상기와 같은 솔더볼 제거 전처리 작업은 반도체 패키지에 물리적인 스트레스가 인가됨에 따라, ⅰ)한계 스트레스를 초과하는 물리적인 힘이 반도체 패키지에 인가될 경우 제품의 초기 형상 및 고온에서의 워피지 형상이 변형되어 워피지 측정 결과의 신뢰성이 저하되고 측정 결과 간의 산포가 증가되는 문제점, ⅱ)측정 결과 간의 산포를 검증하기 위한 측정 시료 수가 증가하고, Die의 스택 및 복합화로 인해 급격하게 I/O가 증가함에 따라 솔더볼의 개수가 증가하는 추세에서 작업자의 수작업에만 솔더볼 제거 작업을 의존할 수 없는 문제점, 그리고 ⅲ)차세대 반도체 패키지의 경우 전처리 과정에서 시료가 파손되어 워피지 측정 자체가 불가능한 경우도 발생 가능한 문제점이 존재한다.
본 발명은 전술한 문제점을 해결하기 위해 창안된 것으로서, 본 발명의 일 측면에 따른 목적은 종래의 메카니컬한 솔더볼 제거 공정의 한계에서 벗어나, 화학적인 방법으로 솔더볼을 제거함으로써 반도체 패키지에 화학적 및 물리적 영향이 없는 범위에서 솔더볼을 정밀하게 제거할 수 있는 반도체 패키지의 솔더볼 제거 방법을 제공하는 것이다.
본 발명의 일 측면에 따른 반도체 패키지의 솔더볼 제거 방법은 솔더볼(Solder Ball)이 형성된 반도체 패키지를 마련하는 단계, 상기 반도체 패키지가 적재된 트레이를 픽업하여, 상기 반도체 패키지에 형성된 솔더볼을 제거하기 위한 에천트(etchant)가 채워진 배스(bath)로 디핑(dipping)하는 단계, 상기 배스에 상기 반도체 패키지가 디핑된 상태를, 설정 온도에서 설정 시간동안 유지하여 상기 에천트를 통해 상기 솔더볼을 에칭하는 단계, 및 상기 솔더볼이 에칭된 반도체 패키지를 세정액을 통해 클리닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어 상기 에천트를 통해 상기 솔더볼이 에칭될 수 있도록, 상기 에천트의 화학적 조성은 상기 솔더볼의 화학적 조성에 대응되어 정의되어 있는 것을 특징으로 한다.
본 발명에 있어 상기 에천트는, DIW(Deionized Water), 및 상기 솔더볼을 조성하는 금속 성분의 산화 및 에칭을 위한 산화/에칭제를 포함하는 혼합 액상인 것을 특징으로 한다.
본 발명은 상기 클리닝된 반도체 패키지를 건조시키는 단계, 및 비전 시스템을 통해 상기 건조된 반도체 패키지의 솔더볼 제거 상태를 검사하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 본 발명은 솔더볼 제거를 위한 전용 에천트(etchant)를 통해 반도체 패키지에 형성된 솔더볼을 제거하는 화학적인 공정을 채용함으로써, 반도체 패키지에 화학적 및 물리적 영향이 없는 범위에서 솔더볼을 정밀하게 제거할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법에서 반도체 패키지가 적재된 트레이가 배스로 디핑되는 과정을 보인 예시도이다.
도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법에 따라 솔더볼이 제거된 결과를 보인 도면이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법에 따라 솔더볼이 제거된 반도체 패키지의 워피지 측정 결과의 산포를 보인 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법을 수행하는 반도체 패키지의 솔더볼 제거 장치의 예시를 보인 예시도이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 반도체 패키지의 솔더볼 제거 방법의 실시예를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법을 설명하기 위한 흐름도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법에서 반도체 패키지가 적재된 트레이가 배스로 디핑되는 과정을 보인 예시도이며, 도 3 및 도 4는 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법에 따라 솔더볼이 제거된 결과를 보인 도면이고, 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법에 따라 솔더볼이 제거된 반도체 패키지의 워피지 측정 결과의 산포를 보인 도면이며, 도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법을 수행하는 반도체 패키지의 솔더볼 제거 장치의 예시를 보인 예시도이다.
도 1을 참조하여 본 발명의 일 실시예에 따른 반도체 패키지의 솔더볼 제거 방법을 설명하면, 먼저 솔더볼(Solder Ball)이 형성된 반도체 패키지를 마련한다(S100).
이어서, 상기 반도체 패키지가 적재된 트레이를 픽업하여, 반도체 패키지에 형성된 솔더볼을 제거하기 위한 에천트(etchant)가 채워진 배스(bath)로 트레이를 디핑(dipping)한다(S200). 트레이는 하나 이상의 반도체 패키지가 적재될 수 있도록 그 표면이 격자형 구조로 형성될 수 있으며, 각 격자에 반도체 패키지가 적재됨으로써 복수의 반도체 패키지가 트레이에 적재될 수 있다. 도 2는 반도체 패키지가 적재된 트레이가, 에천트가 채워진 배스로 디핑되는 예시를 보이고 있다.
본 실시예에서 에천트는 반도체 패키지의 표면에 형성된 솔더볼을 화학적으로 제거하기 위한 구성으로서 기능하며, 이를 위해 에천트를 통해 솔더볼이 에칭될 수 있도록, 에천트의 화학적 조성은 솔더볼의 화학적 조성에 대응되어 정의되어 있을 수 있다.
구체적인 예시로서, 반도체 패키지 표면상의 솔더볼은 Sn-Ag-Cu 합금, 또는 Sn-Bi 합금의 화학적 조성으로 형성될 수 있으며, 솔더볼의 화학적 조성에 따라 그 에칭을 위한 에천트 또한 그 화학적 조성이 달라져야 하므로, 솔더볼 에칭을 위한 에천트의 화학적 조성은 솔더볼의 화학적 조성에 대응되어 정의되어 있을 수 있다.
본 실시예의 에천트는 DIW(Deionized Water), 및 솔더볼을 조성하는 금속 성분의 산화 및 에칭을 위한 산화/에칭제를 포함하는 혼합 액상일 수 있다. 상기의 산화/에칭제는 솔더볼의 화학적 조성에 따라 Ag 성분의 산화 및 에칭을 위한 Ag 산화/에칭제를 포함할 수도 있고, Sn 성분의 산화 및 에칭을 위한 Sn 산화/에칭제를 포함할 수도 있으며, Ag 산화/에칭제 및 Sn 산화/에칭제가 일정의 중량비로 혼합되어 에천트에 포함되어 있을 수도 있다. 또한, 미리 정의된 설정 반응 속도에 따라 에천트가 솔더볼과 반응하여 솔더볼이 제거될 수 있도록 함과 동시에 에칭제의 보관 안정성을 확보하기 위한 하나 이상의 첨가제가 일정 중량비로서 에천트에 포함되어 있을 수도 있다. 나아가, 인쇄회로기판, 배선, 반도체 칩 및 몰딩 컴파운드 등 솔더볼 이외에 반도체 패키지를 구성하는 고분자 재료와 에천트 간의 반응이 최소화되거나 반응되지 않도록, 에천트는 그 구성 성분 간의 미리 정의된 설정 중량비에 따른 화학적 조성으로 형성되어 있을 수 있으며, 상기 설정 중량비는 설계자의 실험적 결과에 기초하여 최적화되어 있을 수 있다.
S200 단계 이후, 배스에 반도체 패키지가 디핑된 상태를, 설정 온도에서 설정 시간동안 유지하여 에천트를 통해 솔더볼을 에칭한다(S300). 상기의 설정 온도 및 설정 시간은 설계자의 실험적 결과에 의해 결정된다.
이어서, 솔더볼이 에칭된 반도체 패키지를 세정액(예: DIW)을 통해 클리닝한다(S400).
이어서, 상기 클리닝된 반도체 패키지를 Spin 방식 또는 Hot Air Dry 방식을 통해 건조시킨다(S500).
이어서, 비전 시스템을 통해 S500 단계까지 마친 반도체 패키지의 솔더볼 제거 상태를 검사한다(S600).
도 3 및 도 4는 전술한 과정을 통해 반도체 패키지에서 솔더볼이 제거된 결과를 도시하고 있다. 도 3 및 도 4에 도시된 것과 같이 본 실시예에 따를 때, 종래의 메카니컬한 스크랩퍼 전처리 작업에 따른 솔더볼 제거 대비, 솔더볼의 형성 영역 이외의 다른 영역에 화학적 및 물리적 영향을 야기하지 않고 솔더볼만 정밀하게 제거됨을 확인할 수 있다.
도 5는 본 실시예에 따른 솔더볼 제거 방법에 따라 솔더볼이 제거된 반도체 패키지의 워피지 측정 결과의 산포를 보이고 있으며, 횡축은 온도, 종축은 워피지 측정값을 나타낸다. 반도체 패키지의 5개의 샘플에 대하여 종래의 메카니컬한 스크랩퍼 전처리 작업과 본 실시예의 에천트를 통한 솔더볼 제거 작업 후 각각의 워피지를 측정하였으며, 종래 대비 각 샘플 간의 산포가 감소되어 솔더볼의 제거 정밀도가 향상되었음을 확인할 수 있다.
도 6은 본 실시예에 따른 반도체 패키지의 솔더볼 제거 방법을 수행하는, 반도체 패키지의 솔더볼 제거 장치의 예시를 보이고 있다. 솔더볼을 제거하는 S200 및 S300 단계와, 반도체 패키지를 클리닝하는 S400 단계와, 반도체 패키지를 건조시키는 S500 단계와, 반도체 패키지의 솔더볼 제거 상태를 검사하는 S600 단계는 각 장치에 구분되어 마련된 전용 룸에서 수행될 수 있으며, 각 단계의 전환 시 트레이 및 반도체 패키지를 이송하기 위한 장치(예: Elevator, Robot, Controller 등)가 마련되어 있을 수 있다. 이에 따라, S200 단계 내지 S600 단계까지의 각 단계는 상기 장치에 의해 순차적으로 일괄 수행될 수 있다.
이와 같이 본 실시예는 솔더볼 제거를 위한 전용 에천트를 통해 반도체 패키지에 형성된 솔더볼을 제거하는 화학적인 공정을 채용함으로써, 반도체 패키지에 화학적 및 물리적 영향이 없는 범위에서 솔더볼을 정밀하게 제거할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
S100: 반도체 패키지 마련 단계
S200: 반도체 패키지 디핑 단계
S300: 솔더볼 에칭 단계
S400: 반도체 패키지 클리닝 단계
S500: 반도체 패키지 건조 단계
S600: 반도체 패키지 검사 단계

Claims (7)

  1. 솔더볼(Solder Ball)이 형성된 반도체 패키지를 마련하는 단계;
    상기 반도체 패키지가 적재된 트레이를 픽업하여, 상기 반도체 패키지에 형성된 솔더볼을 제거하기 위한 에천트(etchant)가 채워진 배스(bath)로 디핑(dipping)하는 단계;
    상기 배스에 상기 반도체 패키지가 디핑된 상태를, 설정 온도에서 설정 시간동안 유지하여 상기 에천트를 통해 상기 솔더볼을 에칭하는 단계; 및
    상기 솔더볼이 에칭된 반도체 패키지를 세정액을 통해 클리닝하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
  2. 제1항에 있어서,
    상기 에천트를 통해 상기 솔더볼이 에칭될 수 있도록, 상기 에천트의 화학적 조성은 상기 솔더볼의 화학적 조성에 대응되어 정의되어 있는 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
  3. 제2항에 있어서,
    상기 에천트는, DIW(Deionized Water), 및 상기 솔더볼을 조성하는 금속 성분의 산화 및 에칭의 동시 진행을 위한 하나 이상의 산화/에칭제를 포함하는 혼합 액상인 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
  4. 제3항에 있어서,
    상기 에천트는, 미리 정의된 설정 반응 속도에 따라 상기 솔더볼과 반응하여 상기 솔더볼이 제거될 수 있도록 하기 위한 하나 이상의 첨가제를 더 포함하는 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
  5. 제4항에 있어서,
    상기 에천트는, 상기 솔더볼 이외의 상기 반도체 패키지를 구성하는 재료에 대한 반응이 최소화되도록, 상기 에천트의 구성 성분 간의 미리 정의된 설정 중량비에 따른 화학적 조성으로 형성되는 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
  6. 제1항에 있어서,
    상기 클리닝된 반도체 패키지를 건조시키는 단계; 및
    비전 시스템을 통해 상기 건조된 반도체 패키지의 솔더볼 제거 상태를 검사하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
  7. 제6항에 있어서,
    상기 디핑하는 단계 내지 상기 검사하는 단계까지의 각 단계는, 반도체 패키지의 솔더볼 제거 장치에 의해 순차적으로 일괄 수행되는 것을 특징으로 하는 반도체 패키지의 솔더볼 제거 방법.
KR1020200147941A 2020-11-06 2020-11-06 반도체 패키지의 솔더볼 제거 방법 KR102437081B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200147941A KR102437081B1 (ko) 2020-11-06 2020-11-06 반도체 패키지의 솔더볼 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200147941A KR102437081B1 (ko) 2020-11-06 2020-11-06 반도체 패키지의 솔더볼 제거 방법

Publications (2)

Publication Number Publication Date
KR20220062202A KR20220062202A (ko) 2022-05-16
KR102437081B1 true KR102437081B1 (ko) 2022-08-30

Family

ID=81802478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147941A KR102437081B1 (ko) 2020-11-06 2020-11-06 반도체 패키지의 솔더볼 제거 방법

Country Status (1)

Country Link
KR (1) KR102437081B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488502B1 (ko) 2022-07-08 2023-01-18 (주)에스에스피 픽업 장치
CN117007420B (zh) * 2023-10-08 2024-01-05 苏州锐杰微科技集团有限公司 一种芯片植球用推拉力测试机及工作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325293B1 (ko) * 1999-05-20 2002-02-21 김영환 반도체패키지의 볼 리페어를 위한 볼 마운팅 장치 및 이를 이용한 볼 마운트 방법
KR101131445B1 (ko) * 2010-05-24 2012-03-29 앰코 테크놀로지 코리아 주식회사 반도체패키지의 솔더볼 제거장치
KR101210252B1 (ko) * 2011-05-18 2012-12-10 주식회사 미솔텍 솔더볼 리볼링 장치

Also Published As

Publication number Publication date
KR20220062202A (ko) 2022-05-16

Similar Documents

Publication Publication Date Title
KR102437081B1 (ko) 반도체 패키지의 솔더볼 제거 방법
US7105383B2 (en) Packaged semiconductor with coated leads and method therefore
US7199037B2 (en) Microfeature devices and methods for manufacturing microfeature devices
KR20020012479A (ko) 반도체 장치 및 그 제조 방법
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
US8431443B2 (en) Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
CN114101833B (zh) 无引线陶瓷器件的搪锡去金方法
KR100723489B1 (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
KR100709158B1 (ko) 반도체 장치 및 그 제조방법
US10593601B2 (en) Dye and pry process for removing quad flat no-lead packages and bottom termination components
JP2006287099A (ja) レジスト付きプリント配線板の製造方法
US11166401B2 (en) Dye and pry process for surface mount technology dual in-line memory module
Abbas et al. Impact of conformal coating material on the long-term reliability of ball grid array solder joints
CN212485275U (zh) 半导体器件
US8536062B2 (en) Chemical removal of oxide layer from chip pads
Bae et al. Board-Level Reliability of Lead-Frame Based Substrate and Surface Finishing Technology
EP2345073A1 (en) Application of a self-assembled monolayer as an oxide inhibitor
KR20220169296A (ko) 솔더볼 장착 장치
Parekh et al. Package related failure mechanisms in plastic BGA packages used for ASIC devices
KR20180058205A (ko) 반도체 장치 및 그의 제조 방법
JP3791660B2 (ja) 導体パタ−ンの形成方法及び電子部品
KR20040022585A (ko) 플럭스가 코팅된 코팅 솔더 볼 및 그를 이용한 솔더 볼형성 방법
KR20210050682A (ko) Fine Pitch 제조기술을 활용한 반도체 테스트용 소켓보드 제조방법
CN113972147A (zh) 可提高镍金层附着力的封装方法
Redemske et al. 15 YEARS OF HYBRID PRODUCTION-PROBLEMS AND SOLUTIONS

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant