KR102433296B1 - 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 - Google Patents

웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR102433296B1
KR102433296B1 KR1020150134485A KR20150134485A KR102433296B1 KR 102433296 B1 KR102433296 B1 KR 102433296B1 KR 1020150134485 A KR1020150134485 A KR 1020150134485A KR 20150134485 A KR20150134485 A KR 20150134485A KR 102433296 B1 KR102433296 B1 KR 102433296B1
Authority
KR
South Korea
Prior art keywords
wafer
temporary adhesive
layer
polymer layer
siloxane
Prior art date
Application number
KR1020150134485A
Other languages
English (en)
Other versions
KR20160037094A (ko
Inventor
쇼헤이 다가미
미치히로 스고
마사히토 다나베
히데토 가토
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20160037094A publication Critical patent/KR20160037094A/ko
Application granted granted Critical
Publication of KR102433296B1 publication Critical patent/KR102433296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C09J183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/14—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H01L51/0043—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2405/00—Adhesive articles, e.g. adhesive tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/70—Siloxanes defined by use of the MDTQ nomenclature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0645—Block copolymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 300℃를 초과하는 고온 열 프로세스에도 내성이 있고, 가접착 및 박리가 용이한 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체를 제공한다.
상기 웨이퍼 가공체는, 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체이며, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 적층된, 막 두께 100㎚ 미만인 열가소성 오르가노폴리실록산 중합체층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 박리 가능하게 적층되고, 상기 지지체에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층 (B)를 포함하는 제2 가접착층의 2층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 한다.

Description

웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 {WAFER PROCESSING LAMINATE, TEMPORARY ADHESIVE MATERIAL FOR WAFER PROCESSING, AND METHOD FOR MANUFACTURING THIN WAFER}
본 발명은, 박형 웨이퍼를 효과적으로 얻는 것을 가능케 하는 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법에 관한 것이다.
3차원의 반도체 실장은 한층 더 고밀도, 대용량화를 실현하기 위하여 필수로 되어 있다. 3차원 실장 기술이란, 1개의 반도체 칩을 박형화하고, 또한 이를 실리콘 관통 전극(TSV; through silicon via)에 의해 결선하면서 다층으로 적층해 가는 반도체 제작 기술이다. 이를 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면(「이면」이라고도 함) 연삭에 의해 박형화하고, 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 더 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 붙여 연마 시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 기재에 사용하고 있어 유연성이 있는 반면, 강도나 내열성이 불충분하여 TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하는 데는 적합하지 않다.
따라서 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 개재하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이때 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이는, 기판을 지지체에 간극 없이 접합할 수 있고, 후속 공정에 견딜 만큼의 충분한 내구성이 필요하며, 마지막에 박형 웨이퍼를 지지체로부터 간편히 박리할 수 있을 것이 더 필요하다. 이와 같이 마지막에 박리하므로, 본 명세서에서는 이 접착층을 가접착층(또는 가접착재층)이라 칭하기로 한다.
지금까지 공지된 가접착층과 그의 박리 방법으로서는, 광 흡수성 물질을 포함하는 접착재에 고강도의 광을 조사하여 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허문헌 1), 및 열용융성의 탄화수소계 화합물을 접착재에 사용하여 가열 용융 상태에서 접합·박리를 행하는 기술(특허문헌 2)이 제안되어 있다. 전자의 기술은 레이저 등의 고가의 장치가 필요하고, 또한 기판 1매당 처리 시간이 길어지는 등의 문제가 있었다. 또한 후자의 기술은 가열만으로 제어하기 때문에 간편한 반면, 200℃를 초과하는 고온에서의 열 안정성이 불충분하기 때문에 적용 범위는 좁았다. 또한 이들 가접착층으로는, 고단차 기판의 균일한 막 두께 형성과 지지체에의 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 사용하는 기술이 제안되어 있다(특허문헌 3). 이는, 기판을 지지체에 부가 경화형의 실리콘 점착제를 사용하여 접합하고, 박리 시에는 실리콘 수지를 용해, 또는 분해하는 약제에 침지시켜 기판을 지지체로부터 분리하는 것이다. 그 때문에 박리에 매우 장시간을 필요로 하여, 실제의 제조 프로세스에의 적용은 곤란하다.
상기 문제를 감안하여, 열가소성 오르가노폴리실록산 가접착층과 열경화성 변성 실록산 중합체 가접착층을 사용한 기술이 제안되어 있다(특허문헌 4). 이 방법이면, 가접착층은 어느 정도의 열 프로세스 내성이 있고, 고단차 기판에의 균일한 막 두께로의 형성도 가능하기 때문에, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고 박리도 용이하기는 하지만, 300℃를 초과하는 고온 내열성에 문제가 있었다.
일본 특허 공개 제2004-64040호 공보 일본 특허 공개 제2006-328104호 공보 미국 특허 제7541264호 공보 일본 특허 공개 제2013-48215호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로의 형성도 가능하여 TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높으며, 나아가 CVD(화학적 기상 성장)와 같은 웨이퍼 열 프로세스 내성이 우수하고, 특히 300℃를 초과하는, 레이저 어닐링 처리 등의 고온 열 프로세스에도 내성이 있어, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 이를 사용하는 박형 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는, 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체이며,
상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 적층된, 막 두께 100㎚ 미만인 열가소성 오르가노폴리실록산 중합체층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층되고, 상기 지지체에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층 (B)를 포함하는 제2 가접착층의 2층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공체를 제공한다.
이러한 웨이퍼 가공체이면, 고단차 기판의 균일한 막 두께로의 형성이 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높으며, 열 프로세스 내성도 양호하다. 특히 열가소성 오르가노폴리실록산 중합체층 (A)를 막 두께 100㎚ 미만으로 형성함으로써, 300℃를 초과하는 고온 열 프로세스에서도, 구체적으로는 가접착재층 온도로 400℃ 정도까지 양호한 내성을 나타낸다. 이것에 의하여 박형 웨이퍼의 생산성을 높일 수 있다.
또한 본 발명에서는, 표면에 회로면을 갖고, 이면을 가공해야 할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재이며,
상기 웨이퍼의 표면에 박리 가능하게 적층 가능한, 막 두께 100㎚ 미만인 열가소성 오르가노폴리실록산 중합체층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 박리 가능하게 적층되고, 상기 지지체에 박리 가능하게 적층 가능한 열경화성 실록산 변성 중합체층 (B)를 포함하는 제2 가접착층의 적어도 2층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공용 가접착재를 제공한다.
이러한 웨이퍼 가공용 가접착재이면, 웨이퍼와 지지체의 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로의 형성도 가능하여 TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높으며, 열 프로세스 내성도 양호하다. 특히 열가소성 오르가노폴리실록산 중합체층 (A)를 막 두께 100㎚ 미만으로 형성함으로써, 300℃를 초과하는 고온 열 프로세스에 대해서도 양호한 내성을 나타낸다. 이것에 의하여 박형 웨이퍼의 생산성을 높일 수 있다.
이들의 경우, 상기 제1 가접착층의 막 두께가 100㎚ 미만, 1 내지 80㎚인 것이 더 바람직하다.
이러한 막 두께이면, 300℃를 초과하는 고온 열 프로세스에 대하여 더욱 양호한 내성을 나타낸다.
또한 이들의 경우, 상기 열가소성 오르가노폴리실록산 중합체층 (A)가, R11R12SiO2/2로 표시되는 실록산 단위(D 단위)를 99.000 내지 99.999몰％, R13R14R15SiO1/2로 표시되는 실록산 단위(M 단위)를 1.000 내지 0.001몰％, R16SiO3 /2로 표시되는 실록산 단위(T 단위)를 0.000 내지 0.500몰％ 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000 내지 1,000,000이며, 추가로 분자량 740 이하의 저분자량 성분이 0.5질량％ 이하인 비반응성 오르가노폴리실록산층인 것이 바람직하다.
이러한 열가소성 오르가노폴리실록산 중합체층 (A)이면, 접착성, 내열성이 우수하기 때문에 바람직하다.
또한 이들의 경우, 상기 열경화성 실록산 변성 중합체층 (B)가, 하기 화학식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 층인 것이 바람직하다.
Figure 112015092683244-pat00001
[식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (2)로 표시되는 2가의 유기기임
Figure 112015092683244-pat00002
(화학식 중, Z는
Figure 112015092683244-pat00003
중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이고, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)]
이러한 열경화성 실록산 변성 중합체층 (B)이면, 내열성이 한층 더 우수하기 때문에 바람직하다.
또한 이들의 경우, 상기 열경화성 실록산 변성 중합체층 (B)가, 하기 화학식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 층인 것이 바람직하다.
Figure 112015092683244-pat00004
[식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, 또한 Y는 하기 화학식 (4)로 표시되는 2가의 유기기임
Figure 112015092683244-pat00005
(화학식 중, V는
Figure 112015092683244-pat00006
중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이고, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)]
이러한 열경화성 실록산 변성 중합체층 (B)이면, 내열성이 한층 더 우수하기 때문에 바람직하다.
또한, 이들의 경우, 상기 열가소성 오르가노폴리실록산 중합체층 (A)에 상기 열경화성 실록산 변성 중합체층 (B)가 적층된 상태에서, 상기 중합체층 (A)와 상기 중합체층 (B)를 박리할 때의, 열경화 후에 있어서의 필 박리력이, 25㎜ 폭의 시험편의 180° 필 박리력으로 1gf 이상 50gf 이하인 것이 바람직하다.
이러한 필 박리력을 갖는 열가소성 오르가노폴리실록산 중합체층 (A)이면, 웨이퍼 연마 시에 웨이퍼의 어긋남이 발생할 우려가 없고 박리가 용이하기 때문에 바람직하다.
또한, 본 발명에서는, (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층 (A)와, 상기 열경화성 실록산 변성 중합체층 (B)를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때, 상기 열경화성 실록산 변성 중합체층 (B)가 형성된 지지체와, 상기 중합체층 (A)가 형성된 회로 부착 웨이퍼를 진공 하에서 접합하는 공정과,
(b) 상기 중합체층 (B)를 열경화시키는 공정과,
(c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 열경화성 실록산 변성 중합체층 (B)를 일체로 박리하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
이러한 박형 웨이퍼의 제조 방법이면, 본 발명에 있어서의 2층계를 갖는 가접착재층을 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용하여, 관통 전극 구조나 범프 접속 구조를 갖는 박형 웨이퍼를 용이하게 제조할 수 있다. 또한 이러한 박리 공정에 따르면, 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있다. 또한 중합체층 (B)가 형성된 지지체와, 중합체층 (A)가 형성된 회로 부착 웨이퍼를 진공 하에서 접합함으로써, 회로 부착 웨이퍼의 표면 상태에 의하지 않고 스핀 코트법으로 중합체층 (B)를 형성할 수 있어, 접합을 실시할 수 있다.
또한, 본 발명에서는, (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층 (A)와, 상기 열경화성 실록산 변성 중합체층 (B)를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때, 상기 회로 형성면 상에 상기 열가소성 오르가노폴리실록산 중합체층 (A)가 형성되고, 해당 중합체층 (A) 상에 상기 열경화성 실록산 변성 중합체층 (B)가 형성된 회로 부착 웨이퍼와, 상기 지지체를 진공 하에서 접합하는 공정과,
(b) 상기 중합체층 (B)를 열경화시키는 공정과,
(c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 열경화성 실록산 변성 중합체층 (B)를 일체로 박리하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
이러한 박형 웨이퍼의 제조 방법이면, 본 발명에 있어서의 2층계를 포함하는 가접착재층을 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용하여, 관통 전극 구조나 범프 접속 구조를 갖는 박형 웨이퍼를 용이하게 제조할 수 있다. 또한, 이러한 박리 공정에 따르면, 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있다. 또한, 중합체층 (A)와 (B)가 형성된 회로 부착 웨이퍼와, 지지체를 진공 하에서 접합함으로써, 스핀 코팅법으로 중합체층 (B)를 형성하는 경우에 지지체 측면에 중합체층 (B)의 잔사 없이 처리를 할 수 있기 때문에, 그 후의 공정 중에 잔사가 탈락할 우려가 없다.
본 발명에 있어서의 가접착재층은 2층 구조를 갖고, 특히 열경화성 실록산 변성 수지(중합체층 (B))를 기판 접합용 지지층으로서 사용함으로써, 수지의 열분해가 발생하지 않는 것은 물론이며, 고온 시에서의 수지의 유동도 발생하지 않고 내열성이 높기 때문에, 폭넓은 반도체 성막 프로세스에 적용할 수 있고, 단차를 갖는 웨이퍼에 대해서도 막 두께 균일성이 높은 접착재층을 형성할 수 있으며, 이 막 두께 균일성으로 인하여 용이하게 50㎛ 이하의 균일한 박형 웨이퍼를 얻는 것이 가능해진다. 나아가, 열가소성 오르가노폴리실록산 수지(중합체층 (A))를 막 두께 100㎚ 미만으로 형성함으로써, 300℃를 초과하는 고온 프로세스에서도 양호한 내열성을 나타내게 되어 박형 웨이퍼 제작 시의 프로세스 선택성을 높일 수 있어, 생산성을 높이는 것이 가능해진다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 도시하는 단면도이다.
이하, 본 발명을 보다 상세히 설명한다.
상기한 바와 같이, 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로의 형성도 가능하여 TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높으며, 나아가 웨이퍼 열 프로세스 내성이 우수하고, 특히 300℃를 초과하는 고온 열 프로세스에도 내성이 있어, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체 및 웨이퍼 가공용 가접착재가 요구되고 있다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토를 행한 결과,
(A)의 열가소성 오르가노폴리실록산 중합체층을 포함하는, 막 두께 100㎚ 미만의 열가소성 가접착층과,
(B)의 열경화성 실록산 변성 중합체층을 포함하는 열경화성 가접착층
의 2층계를 갖는 가접착재층을, 웨이퍼와 지지체의 접합에 웨이퍼측으로부터 (A), (B)의 순으로 형성한 구조로 하여 사용함으로써, 관통 전극 구조나 범프 접속 구조를 갖는 박형 웨이퍼를 간단히 제조하는 방법을 알아내었다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 도시하는 단면도이다. 도 1에 도시한 바와 같이, 본 발명의 웨이퍼 가공체는, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼(1)와, 웨이퍼(1)의 가공 시에 웨이퍼(1)를 지지하는 지지체(3)와, 이들 웨이퍼(1)와 지지체(3) 사이에 개재하는 가접착재층(2)을 구비하고, 이 가접착재층(2)이, 막 두께 100㎚ 미만의 열가소성 오르가노폴리실록산 중합체층 (A)(제1 가접착층)와, 열경화성 실록산 변성 중합체층 (B)(제2 가접착층)의 2층 구조를 포함하고, 제1 가접착층이 웨이퍼(1)의 표면에 박리 가능하게 적층되며, 제2 가접착층이 지지체(3)에 적층되어 있는 것이다.
또한 본 발명의 웨이퍼 가공용 가접착재는 상기 (A) 및 (B)의 적층체를 포함하며, 각각의 층이 박리 가능하게 적층된 것이다.
이하, 본 발명을 더욱 상세히 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
[가접착재층]
-제1 가접착층 (A)/열가소성 오르가노폴리실록산 중합체층-
제1 가접착층은 열가소성의 오르가노폴리실록산 중합체로 구성된다. 열가소성의 오르가노폴리실록산 중합체로서는, 예를 들어 R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000 내지 99.999몰％, 바람직하게는 99.500 내지 99.999몰％, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000 내지 0.001몰％, 바람직하게는 0.500 내지 0.001몰％, R16SiO3 /2로 표시되는 실록산 단위(T 단위)를 0.000 내지 0.500몰％, 바람직하게는 0.000 내지 0.100몰％ 함유하고, 또한 중량 평균 분자량이 200,000 내지 1,000,000, 바람직하게는 400,000 내지 900,000이며, 추가로 분자량 740 이하의 저분자량 성분이 0.5질량％ 이하인 비반응성 오르가노폴리실록산을 들 수 있다.
상기에 있어서, 유기 치환기 R11, R12, R13, R14, R15 및 R16은 비치환 또는 치환된 1가 탄화수소기, 바람직하게는 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기이고, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등의 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기를 들 수 있으며, 바람직하게는 메틸기 및 페닐기이다.
해당 오르가노폴리실록산의 분자량은, GPC(겔 침투 크로마토그래피)로 폴리스티렌 표준 물질에 의해 작성한 검량선에 준하여 얻어지는 중량 평균 분자량(본 명세서에서는 「중량 평균 분자량」이란 이를 의미함)의 값으로, 중량 평균 분자량이 200,000 이상, 보다 바람직하게는 350,000 이상이고, 또한 1,000,000 이하, 보다 바람직하게 800,000 이하이며, 추가로 분자량 740 이하의 저분자량 성분 함유량이 0.5질량％ 이하, 보다 바람직하게는 0.1질량％ 이하이다.
상기 오르가노폴리실록산에 있어서, 중량 평균 분자량이 200,000 이상이면, 웨이퍼를 박형화하기 위한 연삭 공정에 충분히 견딜 수 있기 때문에 바람직하다. 한편, 중량 평균 분자량이 1,000,000 이하인 경우에는, 공정 종료 후의 세정 공정에서 세정할 수 있기 때문에 바람직하다. 한편, 분자량이 740 이하의 저분자량 성분이 0.5질량％ 이하이면, 관통 전극 형성 중의 열처리나 웨이퍼 이면에 형성되는 범프 전극의 열처리에 대하여 충분한 내열성이 얻어지기 때문에 바람직하다.
또한 D 단위는 수지 중의 99.000 내지 99.999몰％를 구성하는 것이 바람직하고, 99.000몰％ 이상이면 웨이퍼 박형화를 위한 연삭 공정에 견딜 수 있기 때문에 바람직하고, 99.999몰％ 이하이면 공정 종료 후의 가접착층 (B)와의 박리를 행하기 쉽다.
M 단위는, D 단위를 주성분으로 하는 수지의 말단의 활성기의 밀봉을 위하여 첨가되며, 그의 분자량을 조정하기 위하여 사용된다.
이 열가소성 오르가노폴리실록산 중합체층은, 그의 용액을 스핀 코팅, 롤 코터 등의 방법에 의하여 웨이퍼 상에 형성하여 사용할 수도 있다. 스핀 코팅 등의 방법에 의하여 웨이퍼 상에 이 (A) 층을 형성하는 경우에는, 수지를 용액으로 하여 코팅하는 것이 바람직한데, 이때는 펜탄, 헥산, 시클로헥산, 이소노난, 데칸, 이소도데칸, 리모넨, p-멘탄 등의 탄화수소계 용제가 적절히 사용된다. 또한 본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재에 있어서의 (A) 층(제1 가접착층)의 막 두께는 100㎚ 미만이다. (A) 층의 막 두께는, 바람직하게는 1 내지 80㎚, 더욱 바람직하게는 2 내지 60㎚, 특히 바람직하게는 3 내지 50㎚이다. (A) 층의 막 두께가 1 내지 80㎚이면 용이하게 웨이퍼와 지지체를 박리할 수 있다. (A) 층의 막 두께가 100㎚ 이상인 경우, 300℃를 초과하는 고온 프로세스에 견딜 수 없다. 그 결과, 적층된 웨이퍼에 보이드, 웨이퍼 팽창, 웨이퍼 파손 등의 외관 이상이 발생한다.
-제2 가접착층 (B)/열경화성 실록산 변성 중합체층-
본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재의 구성 요소인 열경화성 실록산 변성 중합체층 (B)는, 열경화성 실록산 변성 중합체층이면 특별히 한정되지 않지만, 하기 화학식 (1) 또는 (3)으로 표시되는 열경화성 실록산 변성 중합체를 주성분으로 하는 열경화성 조성물의 층이 바람직하다. 또한 중합체층 (B)에는, 하기 화학식 (1)로 표시되는 중합체와 하기 화학식 (3)으로 표시되는 중합체를 병용할 수 있다. 그 경우의 비율(중합비)은, 바람직하게는 (1):(3)=0.1:99.9 내지 99.9:0.1, 보다 바람직하게는 (1):(3)=1:99 내지 99:1이다.
화학식 (1)의 중합체(페놀성 실록산 중합체):
하기 화학식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000, 바람직하게는 10,000 내지 100,000인 실록산 결합 함유 중합체(페놀기 함유 오르가노실록산 결합 함유 고분자 화합물).
Figure 112015092683244-pat00007
[식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (2)로 표시되는 2가의 유기기임
Figure 112015092683244-pat00008
(화학식 중, Z는
Figure 112015092683244-pat00009
중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이고, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)]
이 경우, R1 내지 R4의 구체예로서는, 메틸기, 에틸기 등의 알킬기, 페닐기 등을 들 수 있고, m은, 바람직하게는 3 내지 60, 보다 바람직하게는 8 내지 40의 정수이다. 또한 B/A는 0 내지 20, 특히 0.5 내지 5이다.
화학식 (3)의 중합체(에폭시 변성 실록산 중합체):
하기 화학식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체(에폭시기 함유 실리콘 고분자 화합물).
Figure 112015092683244-pat00010
[식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, 또한 Y는 하기 화학식 (4)로 표시되는 2가의 유기기임
Figure 112015092683244-pat00011
(화학식 중, V는
Figure 112015092683244-pat00012
중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이고, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)]
이 경우, R1 내지 R4, m의 구체예는 상기 화학식 (1)과 마찬가지이다.
상기 화학식 (1) 또는 (3)의 열경화성 실록산 변성 중합체를 주성분으로 하는 열경화성 조성물은, 그의 열경화를 위하여, 화학식 (1)의 페놀성 실록산 중합체의 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상의 가교제를 함유한다.
여기서, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지로서는 이하의 것을 들 수 있다. 예를 들어 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지(축합물)은, 변성 멜라민 단량체(예를 들어 트리메톡시메틸모노메틸올멜라민) 또는 이의 다량체(예를 들어 2량체, 3량체 등의 올리고머체)를 공지된 방법에 따라 포름알데히드와 원하는 분자량으로 될 때까지 부가 축합 중합시켜 얻을 수 있다. 또한 이들은 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
또한 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지(축합물)의 제조는, 예를 들어 공지된 방법에 따라 원하는 분자량의 요소 축합물을 포르말린으로 메틸올화하여 변성하거나, 또는 이를 알코올로 알콕시화하여 더 변성하여 행할 수도 있다. 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지의 구체예로서는, 예를 들어 메톡시메틸화요소 축합물, 에톡시메틸화요소 축합물, 프로폭시메틸화요소 축합물 등을 들 수 있다. 또한 이들은 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
또한 1분자 중에 평균 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물로서는, 예를 들어 (2-히드록시-5-메틸)-1,3-벤젠디메탄올, 2,2',6,6'-테트라메톡시메틸비스페놀 A 등을 들 수 있다. 또한 이들 페놀 화합물은 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
한편, 화학식 (3)의 에폭시 변성 실록산 중합체의 경우에는, 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물, 또는 1분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물 중 어느 1종 이상을 가교제로서 함유한다.
여기서, 화학식 (1) 및 (3)에 사용되는 다관능 에폭시기를 갖는 에폭시 화합물로서는, 특별히 그의 제약은 없지만, 특히 2관능, 3관능, 4관능 이상의 다관능 에폭시 수지, 예를 들어 닛폰 가야쿠 가부시키가이샤 제조의 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
Figure 112015092683244-pat00013
열경화성 실록산 변성 중합체가 상기 화학식 (3)의 에폭시 변성 실록산 중합체인 경우에는, 그의 가교제로서 m, p-계 크레졸 노볼락 수지, 예를 들어 아사히 유키자이 고교 제조의 EP-6030G나, 3관능 페놀 화합물, 예를 들어 혼슈 가가쿠 제조의 트리스(Tris)-P-PA나, 4관능성 페놀 화합물, 예를 들어 아사히 유키자이 고교 제조의 TEP-TPA 등을 들 수 있다.
가교제의 배합량은, 상기 열경화성 실록산 변성 중합체 100질량부에 대하여0.1 내지 50질량부, 바람직하게는 0.1 내지 30질량부, 더욱 바람직하게는 1 내지 20질량부이며, 2종류 또는 3종류 이상을 혼합하여 배합할 수도 있다.
또한 열경화성 실록산 변성 중합체 100질량부에 대하여, 산 무수물과 같은 경화 촉매를 10질량부 이하 함유시킬 수도 있다.
또한 열경화성 실록산 변성 중합체 등을 포함하는 조성물을 용액에 용해시키고, 도포, 구체적으로는 스핀 코팅, 롤 코터, 다이 코터 등의 방법에 의하여 지지체 상에 형성할 수도 있다. 그 경우에는, 예를 들어 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산에틸, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있으며, 이들 중 1종을 단독으로, 또는 2종 이상을 병용할 수 있다.
또한 내열성을 더욱 높이기 위하여, 열경화성 실록산 변성 중합체 100질량부에 대하여, 공지된 산화 방지제, 실리카 등의 필러를 50질량부 이하 첨가할 수도 있다. 또한 도포 균일성을 향상시키기 위하여 계면 활성제를 첨가할 수도 있다.
중합체층 (B) 중에 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카 스태브 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있다.
본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재에 있어서의 열경화성 실록산 변성 중합체층 (B)는, 웨이퍼측의 단차에 따라 막 두께가 15 내지 150㎛인 것이 바람직하고, 20 내지 120㎛인 것이 더욱 바람직하다. 막 두께가 15㎛ 이상이면 웨이퍼 박형화의 연삭 공정에 충분히 견딜 수 있고, 150㎛ 이하이면 TSV 형성 공정 등의 열처리 공정에서 수지 변형을 일으킬 우려가 없어, 실용에 견뎌낼 수 있기 때문에 바람직하다.
또한 상기 열가소성 오르가노폴리실록산 중합체층 (A)는, 중합체 (A) 상에 적층된 열경화성 실록산 변성 중합체층 (B)가 박리될 때의, 열경화 후에 있어서의 필 박리력이, 25㎜ 폭 시험편의 180° 필 박리력으로 통상 1gf 이상이고 또한 50gf 이하이고, 바람직하게는 3gf 이상 30gf 이하이며, 더욱 바람직하게는 5gf 이상 20gf 이하이다. 1gf 이상이면 웨이퍼 연마 시에 웨이퍼의 어긋남이 발생할 우려가 없고, 50gf 이하이면 웨이퍼의 박리가 용이하게 되기 때문에 바람직하다.
-임의 성분-
본 발명의 웨이퍼 가공용 가접착재에는, 상기 각 성분 이외에 임의 성분을 첨가할 수 있다. 예를 들어 폴리디메틸실록산, 폴리디메틸디페닐실록산 등의 비반응성의 폴리오르가노실록산; 페놀계, 퀴논계, 아민계, 인계, 포스파이트계, 황계, 티오에테르계 등의 산화 방지제; 트리아졸계, 벤조페논계 등의 광 안정제; 인산에스테르계, 할로겐계, 인계, 안티몬계 등의 난연제; 양이온 활성제, 음이온 활성제, 비이온계 활성제 등의 대전 방지제; 도공 시의 점도를 낮추기 위한 용제로서, 톨루엔, 크실렌 등의 방향족계 용제, 헥산, 옥탄, 이소파라핀 등의 지방족계 용제, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤계 용제, 아세트산에틸, 아세트산이소부틸 등의 에스테르계 용제, 디이소프로필에테르, 1,4-디옥산 등의 에테르계 용제, 또는 이들의 혼합 용제 등이 사용된다.
[박형 웨이퍼의 제조 방법]
본 발명의 박형 웨이퍼의 제조 방법은, 반도체 회로 등을 갖는 웨이퍼와 지지체의 접착층으로서, 막 두께 100㎚ 미만인 열가소성 오르가노폴리실록산 중합체층 (A)와, 열경화성 실록산 변성 중합체층 (B)의 2층을 포함하는 복합 가접착재층을 사용하는 것을 특징으로 한다. 본 발명의 제조 방법에 의해 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5 내지 300㎛, 보다 전형적으로는 10 내지 100㎛이다.
본 발명의 박형 웨이퍼의 제조 방법은 (a) 내지 (e)의 공정을 갖는다. 또한 필요에 따라 (f) 내지 (ⅰ)의 공정을 갖는다.
[공정 (a)]
공정 (a)는, 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 열가소성 오르가노폴리실록산 중합체층 (A)와, 열경화성 실록산 변성 중합체층 (B)를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때, 상기 중합체층 (B)가 형성된 지지체와, 상기 중합체층 (A)가 형성된 회로 부착 웨이퍼를 진공 하에서 접합하는 공정, 또는 상기 회로 형성면 상에 상기 열가소성 오르가노폴리실록산 중합체층 (A)가 형성되고, 해당 중합체층 (A) 상에 상기 열경화성 실록산 변성 중합체층 (B)가 형성된 회로 부착 웨이퍼와, 지지체를 진공 하에서 접합하는 공정이다.
회로 형성면 및 회로 비형성면을 갖는 웨이퍼(회로 부착 웨이퍼)는, 한쪽 면이 회로 형성면이고, 다른 쪽 면이 회로 비형성면인 웨이퍼이다. 본 발명을 적용할 수 있는 웨이퍼는, 통상 반도체 웨이퍼이다. 해당 반도체 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 해당 웨이퍼의 두께는 특별히 제한은 없지만, 전형적으로는 600 내지 800㎛, 보다 전형적으로는 625 내지 775㎛이다.
지지체로서는, 실리콘 웨이퍼나 유리판, 석영 웨이퍼 등의 기판이 사용 가능하지만, 전혀 제약은 없다. 본 발명에 있어서는, 지지체를 통하여 가접착재층에 방사 에너지선을 조사할 필요는 없으며, 지지체는 광선 투과성을 갖지 않은 것일 수도 있다.
가접착층 (B)는 필름이고, 웨이퍼나 지지체에 형성할 수도 있거나, 또는 가접착재층 (A) 및 (B)는 각각의 용액을 스핀 코팅 등의 방법에 의하여 웨이퍼나 지지체에 형성할 수 있다. 이 경우, 스핀 코팅 후, 그의 용제의 휘발 조건에 따라 80 내지 200℃의 온도에서 미리 프리베이킹을 행한 후, 사용에 제공된다.
가접착층 (A) 층과 (B) 층이 형성된 웨이퍼 및 지지체는, (A) 및 (B) 층을 개재하여 접합된 기판으로서 형성된다. 이때, 바람직하게는 40 내지 200℃, 보다 바람직하게는 60 내지 180℃의 온도 영역에서, 이 온도에서 감압 하, 이 기판을 균일하게 압착함으로써, 웨이퍼가 지지체와 접합한 웨이퍼 가공체(적층체 기판)가 형성된다. 상술한 바와 같이, 이 웨이퍼 가공체에 있어서의 중합체층 (A)의 막 두께는 100㎚ 미만이다.
웨이퍼 접합 장치로서는, 시판되는 웨이퍼 접합 장치, 예를 들어 EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등을 들 수 있다.
[공정 (b)]
공정 (b)는 상기 중합체층 (B)를 열경화시키는 공정이다. 상기 웨이퍼 가공체(적층체 기판)가 형성된 후, 120 내지 220℃, 바람직하게는 150 내지 200℃에서 10분 내지 4시간, 바람직하게는 30분 내지 2시간 가열함으로써 상기 중합체층 (B)의 경화를 행한다.
[공정 (c)]
공정 (c)는 지지체와 접합한 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정, 즉 공정 (a)에서 접합하여 얻어진 웨이퍼 가공체의 웨이퍼 이면측을 연삭 또는 연마하여 해당 웨이퍼의 두께를 얇게 해 가는 공정이다. 웨이퍼 이면의 연삭 가공 방식에는 특별히 제한은 없으며, 공지된 연삭 방식이 채용된다. 연삭은 웨이퍼와 지석(다이아몬드 등)에 물을 뿌려 냉각하면서 행하는 것이 바람직하다. 웨이퍼 이면을 연삭 가공하는 장치로서는, 예를 들어 가부시키가이샤 디스코 제조의 DAG-810(상품명) 등을 들 수 있다. 또한 웨이퍼 이면측을 CMP 연마할 수도 있다.
[공정 (d)]
공정 (d)는, 회로 비형성면을 연삭한 웨이퍼 가공체, 즉 이면 연삭에 의해 박형화된 웨이퍼 가공체의 회로 비형성면에 가공을 실시하는 공정이다. 이 공정에는 웨이퍼 레벨에서 사용되는 다양한 프로세스가 포함된다. 그 예로서는, 웨이퍼 표면 처리, 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 웨이퍼 표면 처리를 위한 CVD, 레이저 어닐링, 전극 등의 형성을 위한 금속 스퍼터링, 증착, 금속 스퍼터링층을 에칭하는 습식 에칭, 금속 배선 형성의 마스크로 하기 위한 레지스트의 도포, 노광 및 현상에 의한 패턴의 형성, 레지스트의 박리, 건식 에칭, 금속 도금의 형성, 표면 보호용의 유기막 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등, 종래 공지된 프로세스를 들 수 있다. 이러한 프로세스는, 400℃ 정도까지의 고온 영역에서 넓은 범위에 가공체로서 내성을 가질 필요가 있으며, 특히 300℃ 이상의 온도에서도 강도, 수명이 있는 가공체인 것이 좋다.
[공정 (e)]
공정 (e)는, 공정 (d)에서 가공을 실시한 웨이퍼로부터, 지지체 및 이 지지체에 적층된 상기 중합체층 (B)를 일체로 박리하는 공정, 즉 박형화한 웨이퍼에 다양한 가공을 실시한 후, 웨이퍼 가공체로부터 지지체 및 중합체층 (B)를 일체로 박리하는 공정이다. 이 박리 공정은, 일반적으로 실온 내지 60℃ 정도의 비교적 저온의 조건에서 실시되며, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평으로 고정해 두고, 다른 쪽을 수평 방향으로부터 일정한 각도를 두고 들어올리는 방법, 및 연마된 웨이퍼의 연삭면에 보호 필름을 붙이고, 웨이퍼와 보호 필름을 필 방식으로 웨이퍼 가공체로부터 박리하는 방법 등을 들 수 있다.
본 발명에는 이들 박리 방법 중 어느 것도 적용 가능하다. 물론 상기 방법에는 한정되지 않는다. 이들 박리 방법은 통상, 실온에서 실시된다.
또한 상기 (e) 가공을 실시한 웨이퍼로부터 지지체 및 중합체층 (B)를 일체로 박리하는 공정은,
(f) 가공을 실시한 웨이퍼의 가공면(이면)에 다이싱 테이프를 접착하는 공정과,
(g) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정과,
(h) 흡착면의 온도가 10℃ 내지 100℃의 온도 범위에서 상기 지지체를, 가공을 실시한 상기 웨이퍼로부터 필 오프로 박리하는 공정을 포함하는 것이 바람직하다. 이와 같이 함으로써 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있으며, 또한 나중의 다이싱 공정을 용이하게 행할 수 있다.
또한 공정 (e)가 행해진 후, (ⅰ) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것이 바람직하다. 상기 공정 (e)에 의하여 지지체로부터 박리된 웨이퍼의 회로 형성면에는 가접착층 (A)가 일부 잔존 하고 있는 경우가 있으며, 해당 가접착층 (A)의 제거는, 예를 들어 웨이퍼를 세정함으로써 행할 수 있다.
상기 공정 (ⅰ)은, 가접착재층 중의 (A) 층인 열가소성 오르가노폴리실록산 중합체층을 용해시키는 세정액이면 모두 사용 가능하며, 구체적으로는 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 들 수 있다. 이들 용제는 1종 단독일 수도, 2종 이상 조합하여 사용할 수도 있다. 또한 제거하기 어려운 경우에는, 상기 용제에 염기류, 산류를 첨가할 수도 있다. 염기류의 예로서는, 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민, 암모니아 등의 아민류, 테트라메틸암모늄히드록시드 등의 암모늄염류가 사용 가능하다. 산류로서는, 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등의 유기산이 사용 가능하다. 첨가량은, 세정액 중 농도로 0.01 내지 10질량％, 바람직하게는 0.1 내지 5질량％이다. 또한 잔존물의 제거성을 향상시키기 위하여 기존의 계면 활성제를 첨가할 수도 있다. 세정 방법으로서는, 상기 액을 사용하여 패들로의 세정을 행하는 방법, 스프레이 분무로의 세정 방법, 세정액조에 침지시키는 방법이 가능하다. 온도는 10 내지 80℃, 바람직하게는 15 내지 65℃가 적합하며, 필요가 있으면 이들 용해액으로 (A) 층을 용해시킨 후, 최종적으로 수세 또는 알코올에 의한 린스를 행하고 건조 처리시켜, 박형 웨이퍼를 얻는 것도 가능하다.
[실시예]
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[수지 합성예 1]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 헥사메틸디실록산 0.24g(0.0015몰)을 투입하고 온도를 110℃로 유지하였다. 이어서, 이것에 10질량％ 테트라부틸포스포늄히드록시드실리코네이트 4g을 첨가하고 4시간에 걸쳐 중합한 후, 160℃에서 2시간 후처리를 행하여, 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위와 M 단위의 비율을 조사한 바, D 단위 99.978％, M 단위 0.022％이고, 대략 중합도 9,000의 하기 구조의 디메틸폴리실록산으로 동정되었다.
Figure 112015092683244-pat00014
이 디메틸폴리실록산 500g을 헥산 500g에 용해시킨 후, 이를 2L의 아세톤 중에 투입하여 석출된 수지를 회수하고, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량％인, 중량 평균 분자량이 700,000인 디메틸폴리실록산 중합체 (a1)을 얻었다. 이 중합체 0.3g을 이소도데칸 100g에 용해시키고 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액 (A-1)을 얻었다. 또한 중량 평균 분자량은 GPC에 의하여 측정하였다.
[수지 합성예 2]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 트리스(트리메틸실록시)메틸실란 0.93g(0.003몰)을 투입하고 온도를 110℃로 유지하였다. 이어서, 이것에 10질량％ 테트라부틸포스포늄히드록시드실리코네이트 4g을 첨가하고 4시간에 걸쳐 중합한 후, 160℃에서 2시간 후처리를 행하여, 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위, M 단위, T 단위의 각각의 비율을 조사한 바, D 단위 99.911％, M 단위 0.067％, T 단위 0.022％이고, 하기 구조의 분지상 디메틸폴리실록산으로 동정되었다.
Figure 112015092683244-pat00015
이 분지상 디메틸폴리실록산 500g을 헥산 500g에 용해시킨 후, 이를 2L의 아세톤 중에 투입하여 석출된 수지를 회수하고, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.07질량％인, 중량 평균 분자량이 400,000인 디메틸폴리실록산 중합체 (a2)를 얻었다. 이 중합체 0.1g을 이소도데칸 100g에 용해시키고 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액 (A-2)를 얻었다.
[용액 조정예 1]
수지 합성예 2에서 얻어진 중합체 (a2) 1g을 이소도데칸 99g에 용해시키고 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액 (A-3)을 얻었다.
[용액 조정예 2]
수지 합성예 2에서 얻어진 중합체 (a2) 2.5g을 이소도데칸 97.5g에 용해시키고 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액 (A-4)를 얻었다.
[수지 합성예 3]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-히드록시페닐)플루오렌 (M-1) 43.1g, 평균 구조식 (M-3)으로 표시되는 오르가노히드로겐실록산 29.5g, 톨루엔 135g, 염화백금산 0.04g을 투입하고 80℃로 승온하였다. 그 후, 1,4-비스(디메틸실릴)벤젠 (M-5) 17.5g을 1시간에 걸쳐 플라스크 내에 적하하였다. 이때, 플라스크 내 온도는 85℃까지 상승하였다. 적하 종료 후, 80℃에서 2시간 더 숙성시킨 후 톨루엔을 증류 제거함과 함께, 시클로헥사논을 80g 첨가하여, 수지 고형분 농도 50질량％의 시클로헥사논을 용제로 하는 수지 용액을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의하여 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다. 또한 이 수지 용액 50g에, 가교제로서 에폭시 가교제인 EOCN-1020(닛폰 가야쿠 가부시키가이샤 제조)을 7.5g, 경화 촉매로서 와코 준야쿠 고교 가부시키가이샤 제조, BSDM(비스(tert-부틸술포닐)디아조메탄)을 0.2g, 또한 산화 방지제로서 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카 스태브 AO-60)을 0.1g 첨가하고 0.2㎛의 멤브레인 필터로 여과하여, 수지 용액 (B-1)을 얻었다.
[수지 합성예 4]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5L 플라스크 내에 에폭시 화합물 (M-2) 84.1g을 톨루엔 600g에 용해 후, 화합물 (M-3) 294.6g, 화합물 (M-4) 25.5g을 첨가하고 60℃로 가온하였다. 그 후, 카본 담지 백금 촉매(5질량％) 1g을 투입하고, 내부 반응 온도가 65 내지 67℃로 승온하는 것을 확인 후, 90℃까지 더 가온하고 3시간 숙성시켰다. 이어서 실온까지 냉각 후, 메틸이소부틸케톤(MIBK) 600g을 첨가하고 본 반응 용액을 필터로 가압 여과함으로써, 백금 촉매를 제거하였다. 이 수지 용액 중의 용제를 감압 증류 제거함과 함께, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 270g을 첨가하여, 고형분 농도 60질량％의 PGMEA를 용제로 하는 수지 용액을 얻었다. 이 수지 용액 중의 수지 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다. 또한 이 수지 용액 100g에, 4관능 페놀 화합물인 TEP-TPA(아사히 유키자이 고교 제조)를 9g, 테트라히드로 무수 프탈산(신니혼 리카 가부시키가이샤 제조, 리카시드 HH-A) 0.2g을 첨가하고 0.2㎛의 멤브레인 필터로 여과하여, 수지 용액 (B-2)를 얻었다.
Figure 112015092683244-pat00016
[실시예 1 내지 4 및 비교예 1 내지 4]
표면에 높이 10㎛, 직경 40㎛의 구리 포스트가 전체면에 형성된 직경 200㎜ 실리콘 웨이퍼(두께: 725㎛)에 상기 (A-1) 내지 (A-4) 중 어느 하나의 수지 용액을 스핀 코팅 후, 핫 플레이트에서 180℃로 5분 간 가열함으로써, (A) 층에 대응하는 재료를 웨이퍼 범프 형성면에 성막하였다. 한편, 직경 200㎜(두께: 500㎛)의 유리판을 지지체로 하고, 이 지지체에, (B) 층에 상당하는 중합체 용액을 유리 지지체 상에, 역시 스핀 코팅하였다. 그 후, 150℃에서 3분 간 핫 플레이트 상에서 더 가열하여, 표 1 중의 막 두께를 갖는 (B) 층을 형성하였다. 이와 같이 하여, 이 열가소성 오르가노폴리실록산 중합체층 (A)를 갖는 실리콘 웨이퍼, 및 (B) 층을 갖는 유리판을 각각, 수지면이 접합되도록 진공 접합 장치 내에서 표 1에 나타내는 조건으로 접합하여, 적층체를 제작하였다(압착 조건). 표 1에, 이 적층체(웨이퍼 가공체)에 있어서의 (A) 층 및 (B) 층의 막 두께를 나타내었다. 또한 막 두께는, (A) 층: 다이닛폰 스크린 세이조사 제조의 VM-1210, (B) 층: 필메트릭스사 제조의 F50-EXR에 의해 측정을 행하였다.
또한 여기서, 기판 접착 후의 이상을 육안으로 판별하기 위하여 지지체로서 유리판을 사용했지만, 웨이퍼 등의 광을 투과하지 않는 기판도 사용 가능하다.
그 후, 이 접합된 기판에 대하여 하기 시험을 행하여, 실시예 및 비교예의 결과를 표 1에 나타내었다. 또한 하기의 순으로 평가를 실시하였지만, 도중에 이상(판정이 「×」)으로 된 시점에 그 이후의 평가를 중지하였다. 평가를 중지했을 경우를 표 1에 「-」로 나타내었다.
-접착성 시험-
200㎜의 웨이퍼 접합은 EVG사의 웨이퍼 접합 장치 EVG520IS를 사용하여 행하였다. 접합 온도는 표 1에 기재된 값, 접합 시의 챔버 내 압력은 10- 3mbar 이하, 하중은 5kN으로 실시하였다. 접합 후, 일단 180℃에서 1시간 오븐을 사용하여 기판을 가열하여 (B) 층의 경화를 실시한 후, 실온까지 냉각하고 그 후 계면의 접착 상황을 육안으로 확인하여, 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호로 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타내었다.
-이면 연삭 내성 시험-
그라인더(디스코(DISCO) 제조, DAG810)로 다이아몬드 지석을 사용하여 실리콘 웨이퍼의 이면 연삭을 행하였다. 최종 기판 두께 50㎛까지 그라인딩한 후, 광학 현미경(100배)으로 크랙, 박리 등의 이상의 유무를 조사하였다. 이상이 발생하지 않은 경우를 양호로 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타내었다.
-내열성 시험-
실리콘 웨이퍼를 이면 연마한 후의 적층체를 질소 분위기 하의 200℃ 오븐에2시간 넣은 후, 320℃의 핫 플레이트 상에서 10분 가열한 후의 외관 이상의 유무를 조사하였다. 외관 이상이 발생하지 않은 경우를 양호로 평가하여 「○」로 나타내고, 보이드, 웨이퍼 팽창, 웨이퍼 파손 등의 외관 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타내었다.
-지지체 박리성 시험-
지지체의 박리성은 이하의 방법으로 평가하였다. 먼저, 내열성 시험 종료 후의 50㎛까지 박형화한 웨이퍼의 가공면(회로 비형성면) 측에 다이싱 프레임을 사용하여 다이싱 테이프를 붙이고, 이 다이싱 테이프면을 진공 흡착에 의해 흡착판에 세팅하였다. 그 후, 실온에서 유리의 1점을 핀셋으로 들어올림으로써 유리 기판을 박리하였다. 50㎛의 웨이퍼를 깨지 않고 박리할 수 있었던 경우를 「○」로 나타내고, 깨짐 등의 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타내었다.
-세정 제거성 시험-
상기 테이프 필 박리성 시험 종료 후의 다이싱 테이프를 개재하여 다이싱 프레임에 장착된 200㎜ 웨이퍼(내열성 시험 조건에 노출된 것)를, 접착층을 위로 하여 스핀 코터에 세팅하고, 세정 용제로서 이소노난을 3분간 분무한 후, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무하여 린스를 행하였다. 그 후, 외관을 관찰하여 잔존하는 접착재 수지의 유무를 육안으로 체크하였다. 수지의 잔존이 인정되지 않는 것을 양호로 평가하여 「○」로 나타내고, 수지의 잔존이 인정된 것을 불량으로 평가하여 「×」로 나타내었다.
-필 박리력 시험-
지지체로서 실리콘 웨이퍼 상에 상기 실시예 및 비교예에서 제작한 것과 동일한 조건으로 중합체층 (A)를 형성하고, 그 위에 중합체층 (B)를 형성하고 중합체층 (B)의 경화를 실시한 후, 150㎜ 길이 ×25㎜ 폭의 폴리이미드 테이프를 5개 부착하고, 테이프가 붙여져 있지 않은 부분의 (B) 층을 제거하였다. 시마즈 세이사쿠쇼사의 오토그래프(AUTOGRAPH)(AG-1)를 사용하여 테이프의 일단부로부터 180° 박리로 120㎜ 박리하여, 그때 가해지는 힘의 평균(120㎜ 스트로크×5회)을 그의 가접착층의 필 박리력으로 하였다.
Figure 112015092683244-pat00017
표 1에 나타낸 바와 같이, 본 발명의 요건을 충족시키는 실시예 1 내지 4에서는, 가접착 및 박리가 용이한 것을 알 수 있다. 또한 실시예 1 내지 4에서는, 박화한 웨이퍼에 대하여 320℃라는 고온의 내열성 시험을 실시하더라도 보이드 발생이나 웨이퍼 파손과 같은 문제가 발생하지 않았다. 한편, 비교예 1은, 실시예 1에서 (A) 층을 도포하지 않았을 경우인데 지지체를 박리할 수 없었다. 또한 비교예 2는, (B) 층을 도포하지 않았을 경우인데 접착시킬 수 없었다. 이와 같이, 2층 중 어느 1층이 없더라도 마지막까지 처리할 수 없음을 알 수 있다. 또한 (A) 층을 100㎚ 이상으로 형성한 비교예 3, 4에서는, 320℃ 내열성 시험에 있어서 보이드의 발생이 확인되었다. 또한 표 1에 나타낸 바와 같이 비교예 3, 4는 (A) 층이 150㎚인 경우이다. 이상으로부터, (A) 층을 100㎚ 미만으로 형성함으로써, 300℃를 초과하는 고온 상태에서도 에러 없이 처리할 수 있음을 알 수 있다.
또한 본 발명은 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 마찬가지의 작용 효과를 발휘하는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
1… 웨이퍼
2… 가접착재층
(A)… 열가소성 오르가노폴리실록산 중합체층(제1 가접착층)
(B)… 열경화성 실록산 변성 중합체층(제2 가접착층)
3… 지지체

Claims (16)

  1. 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체이며,
    상기 웨이퍼 가공체는 박형 웨이퍼 제조용의 웨이퍼 가공체이고,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 적층된, 막 두께 100㎚ 미만인 열가소성 오르가노폴리실록산 중합체층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층되고, 상기 지지체에 박리 가능하게 적층된 열경화성 실록산 변성 중합체층 (B)를 포함하는 제2 가접착층의 2층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공체.
  2. 제1항에 있어서, 상기 제1 가접착층의 막 두께가 1 내지 80㎚인 것을 특징으로 하는 웨이퍼 가공체.
  3. 제1항 또는 제2항에 있어서, 상기 웨이퍼 가공체가 300℃를 초과하는 고온 열 프로세스에 사용되는 것을 특징으로 하는 웨이퍼 가공체.
  4. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층 (A)가, R11R12SiO2/2로 표시되는 실록산 단위(D 단위)를 99.000 내지 99.999몰％, R13R14R15SiO1/2로 표시되는 실록산 단위(M 단위)를 1.000 내지 0.001몰％, R16SiO3/2로 표시되는 실록산 단위(T 단위)를 0.000 내지 0.500몰％ 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000 내지 1,000,000이며, 추가로 분자량 740 이하의 저분자량 성분이 0.5질량％ 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공체.
  5. 제1항 또는 제2항에 있어서, 상기 열경화성 실록산 변성 중합체층 (B)가, 하기 화학식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112022017393911-pat00018

    [식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (2)로 표시되는 2가의 유기기임
    Figure 112022017393911-pat00019

    (화학식 중, Z는
    Figure 112022017393911-pat00020

    중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이고, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)]
  6. 제1항 또는 제2항에 있어서, 상기 열경화성 실록산 변성 중합체층 (B)가, 하기 화학식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112022017393911-pat00021

    [식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, 또한 Y는 하기 화학식 (4)로 표시되는 2가의 유기기임
    Figure 112022017393911-pat00022

    (화학식 중, V는
    Figure 112022017393911-pat00023

    중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이고, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)]
  7. 제1항 또는 제2항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층 (A)에 상기 열경화성 실록산 변성 중합체층 (B)가 적층된 상태에서, 상기 중합체층 (A)와 상기 중합체층 (B)를 박리할 때의, 열경화 후에 있어서의 필 박리력이 25㎜ 폭의 시험편의 180° 필 박리력으로 1gf 이상 50gf 이하인 것을 특징으로 하는 웨이퍼 가공체.
  8. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 제1항 또는 제2항에 기재된 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층 (A)와, 상기 열경화성 실록산 변성 중합체층 (B)를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때, 상기 열경화성 실록산 변성 중합체층 (B)가 형성된 지지체와, 상기 중합체층 (A)가 형성된 회로 부착 웨이퍼를 진공 하에서 접합하는 공정과,
    (b) 상기 중합체층 (B)를 열경화시키는 공정과,
    (c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
    (d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
    (e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 열경화성 실록산 변성 중합체층 (B)를 일체로 박리하는 공정
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  9. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 제1항 또는 제2항에 기재된 웨이퍼 가공체에 사용되는 상기 열가소성 오르가노폴리실록산 중합체층 (A)와, 상기 열경화성 실록산 변성 중합체층 (B)를 포함하는 복합 가접착재층을 개재하여 지지체에 접합할 때, 상기 회로 형성면 상에 상기 열가소성 오르가노폴리실록산 중합체층 (A)가 형성되고, 해당 중합체층 (A) 상에 상기 열경화성 실록산 변성 중합체층 (B)가 형성된 회로 부착 웨이퍼와, 상기 지지체를 진공 하에서 접합하는 공정과,
    (b) 상기 중합체층 (B)를 열경화시키는 공정과,
    (c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
    (d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
    (e) 상기 가공을 실시한 웨이퍼로부터, 상기 지지체와 상기 지지체에 적층된 상기 열경화성 실록산 변성 중합체층 (B)를 일체로 박리하는 공정
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  10. 표면에 회로면을 갖고, 이면을 가공해야 할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재이며,
    상기 웨이퍼 가공용 가접착재는 박형 웨이퍼 제조용의 웨이퍼 가공용 가접착재이고,
    상기 웨이퍼의 표면에 박리 가능하게 적층 가능한, 막 두께 100㎚ 미만인 열가소성 오르가노폴리실록산 중합체층 (A)를 포함하는 제1 가접착층과, 해당 제1 가접착층에 박리 가능하게 적층되고, 상기 지지체에 박리 가능하게 적층 가능한 열경화성 실록산 변성 중합체층 (B)를 포함하는 제2 가접착층의 2층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공용 가접착재.
  11. 제10항에 있어서, 상기 제1 가접착층의 막 두께가 1 내지 80㎚인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  12. 제10항 또는 제11항에 있어서, 상기 웨이퍼 가공용 가접착재가 300℃를 초과하는 고온 열 프로세스에 사용되는 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  13. 제10항 또는 제11항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층 (A)가, R11R12SiO2/2로 표시되는 실록산 단위(D 단위)를 99.000 내지 99.999몰％, R13R14R15SiO1/2로 표시되는 실록산 단위(M 단위)를 1.000 내지 0.001몰％, R16SiO3/2로 표시되는 실록산 단위(T 단위)를 0.000 내지 0.500몰％ 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000 내지 1,000,000이며, 추가로 분자량 740 이하의 저분자량 성분이 0.5질량％ 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  14. 제10항 또는 제11항에 있어서, 상기 열경화성 실록산 변성 중합체층 (B)가, 하기 화학식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112022017393911-pat00024

    [식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (2)로 표시되는 2가의 유기기임
    Figure 112022017393911-pat00025

    (화학식 중, Z는
    Figure 112022017393911-pat00026

    중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이고, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)]
  15. 제10항 또는 제11항에 있어서, 상기 열경화성 실록산 변성 중합체층 (B)가, 하기 화학식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 임의의 1종 이상을 0.1 내지 50질량부 함유하는 조성물의 층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112022017393911-pat00027

    [식 중, R1 내지 R4는 동일할 수도 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내고, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, 또한 Y는 하기 화학식 (4)로 표시되는 2가의 유기기임
    Figure 112022017393911-pat00028

    (화학식 중, V는
    Figure 112022017393911-pat00029

    중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이고, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일할 수도 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)]
  16. 제10항 또는 제11항에 있어서, 상기 열가소성 오르가노폴리실록산 중합체층 (A)에 상기 열경화성 실록산 변성 중합체층 (B)가 적층된 상태에서, 상기 중합체층 (A)와 상기 중합체층 (B)를 박리할 때의, 열경화 후에 있어서의 필 박리력이 25㎜ 폭의 시험편의 180° 필 박리력으로 1gf 이상 50gf 이하인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
KR1020150134485A 2014-09-26 2015-09-23 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 KR102433296B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-197565 2014-09-26
JP2014197565 2014-09-26

Publications (2)

Publication Number Publication Date
KR20160037094A KR20160037094A (ko) 2016-04-05
KR102433296B1 true KR102433296B1 (ko) 2022-08-18

Family

ID=54256480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150134485A KR102433296B1 (ko) 2014-09-26 2015-09-23 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US9887118B2 (ko)
EP (1) EP3000596B1 (ko)
JP (1) JP6404787B2 (ko)
KR (1) KR102433296B1 (ko)
CN (1) CN105470188B (ko)
TW (1) TWI660854B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6502824B2 (ja) * 2015-10-19 2019-04-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6691504B2 (ja) * 2016-05-12 2020-04-28 信越化学工業株式会社 ウエハ加工体及びその製造方法並びにウエハ上における有機膜の被覆性確認方法
US10074626B2 (en) * 2016-06-06 2018-09-11 Shin-Etsu Chemical Co., Ltd. Wafer laminate and making method
JP6791086B2 (ja) * 2016-10-11 2020-11-25 信越化学工業株式会社 ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物
KR20200051665A (ko) * 2017-09-11 2020-05-13 다우 도레이 캄파니 리미티드 라디칼 반응성을 가지는 실리콘 엘라스토머 경화물 및 그 용도
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
FR3079660B1 (fr) * 2018-03-29 2020-04-17 Soitec Procede de transfert d'une couche
JP7454922B2 (ja) * 2019-07-11 2024-03-25 信越化学工業株式会社 基板加工用仮接着材料及び積層体の製造方法
EP4039765A4 (en) * 2019-09-30 2024-02-21 Shinetsu Chemical Co PROCESSED WAFER BODY, TEMPORARY ADHESIVE FOR PROCESSING WAFER, AND METHOD FOR MANUFACTURING THIN WAFER
CN111584417A (zh) * 2020-05-29 2020-08-25 上海凯虹科技电子有限公司 一种晶圆的研磨方法
CN113097275B (zh) * 2021-03-31 2022-09-16 武汉天马微电子有限公司 显示模组以及显示装置
WO2022210262A1 (ja) * 2021-03-31 2022-10-06 日産化学株式会社 積層体、剥離剤組成物及び加工された半導体基板の製造方法
CN114864784B (zh) * 2022-05-26 2024-04-23 泉州三安半导体科技有限公司 一种发光二极管及发光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098151A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法
JP2013222761A (ja) * 2012-04-13 2013-10-28 Shin Etsu Chem Co Ltd ウエハ加工体、支持体の再生方法及びウエハ加工用仮接着材

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
KR101278460B1 (ko) 2005-03-01 2013-07-02 다우 코닝 코포레이션 반도체 가공을 위한 임시 웨이퍼 접착방법
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
JP2009248368A (ja) * 2008-04-02 2009-10-29 Seiko Epson Corp 接合体および接合体の剥離方法
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
JP5846060B2 (ja) * 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP2013077711A (ja) * 2011-09-30 2013-04-25 Sony Corp 半導体装置および半導体装置の製造方法
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5610642B2 (ja) 2012-02-28 2014-10-22 日東電工株式会社 粘着テープ用フィルムおよび粘着テープ
JP5767161B2 (ja) * 2012-05-08 2015-08-19 信越化学工業株式会社 ウエハ加工用仮接着材、それを用いたウエハ加工用部材、ウエハ加工体、及び薄型ウエハの作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098151A1 (ja) * 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法
JP2013222761A (ja) * 2012-04-13 2013-10-28 Shin Etsu Chem Co Ltd ウエハ加工体、支持体の再生方法及びウエハ加工用仮接着材

Also Published As

Publication number Publication date
EP3000596A1 (en) 2016-03-30
JP6404787B2 (ja) 2018-10-17
KR20160037094A (ko) 2016-04-05
TW201625410A (zh) 2016-07-16
CN105470188A (zh) 2016-04-06
US9887118B2 (en) 2018-02-06
JP2016072612A (ja) 2016-05-09
US20160093522A1 (en) 2016-03-31
CN105470188B (zh) 2020-06-09
TWI660854B (zh) 2019-06-01
EP3000596B1 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
KR102433296B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102268248B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
KR102350892B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재 및 박형 웨이퍼의 제조 방법
JP5983519B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR101772498B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102008307B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR101924403B1 (ko) 웨이퍼 가공용 가접착재, 이를 이용한 웨이퍼 가공용 부재, 웨이퍼 가공체, 및 박형 웨이퍼의 제조 방법
KR102201670B1 (ko) 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법
KR102494875B1 (ko) 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right