KR102421964B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR102421964B1
KR102421964B1 KR1020160002188A KR20160002188A KR102421964B1 KR 102421964 B1 KR102421964 B1 KR 102421964B1 KR 1020160002188 A KR1020160002188 A KR 1020160002188A KR 20160002188 A KR20160002188 A KR 20160002188A KR 102421964 B1 KR102421964 B1 KR 102421964B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive pattern
layer
semiconductor layer
light emitting
Prior art date
Application number
KR1020160002188A
Other languages
Korean (ko)
Other versions
KR20170082897A (en
Inventor
이창형
김현구
김성균
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020160002188A priority Critical patent/KR102421964B1/en
Publication of KR20170082897A publication Critical patent/KR20170082897A/en
Application granted granted Critical
Publication of KR102421964B1 publication Critical patent/KR102421964B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 투명 전극층의 단차 도포성(step coverage)을 개선하여 구동 전압이 저감된 발광 소자에 관한 것으로, 기판의 제 1 면에 차례로 배치된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 제 1 반도체층과 전기적으로 접속되는 제 1 전극; 상기 제 2 반도체층 상에 배치된 전류 차단층; 상기 전류 차단층을 완전히 감싸는 제 1 투명 전도성 패턴; 상기 제 1 투명 전도성 패턴과 중첩되어 상기 제 2 반도체층의 상부면에 배치된 제 2 투명 전도성 패턴; 및 상기 전류 차단층을 사이에 두고 상기 제 2 반도체층과 중첩되어, 상기 제 2 반도체층과 전기적으로 접속되는 제 2 전극을 포함한다.The embodiment relates to a light emitting device in which a driving voltage is reduced by improving step coverage of a transparent electrode layer, comprising a first semiconductor layer, an active layer, and a second semiconductor layer sequentially disposed on a first surface of a substrate light emitting structures; a first electrode electrically connected to the first semiconductor layer; a current blocking layer disposed on the second semiconductor layer; a first transparent conductive pattern completely surrounding the current blocking layer; a second transparent conductive pattern overlapping the first transparent conductive pattern and disposed on an upper surface of the second semiconductor layer; and a second electrode overlapping the second semiconductor layer with the current blocking layer interposed therebetween and electrically connected to the second semiconductor layer.

Description

발광 소자{LIGHT EMITTING DEVICE}Light emitting device {LIGHT EMITTING DEVICE}

본 발명 실시 예는 구동 전압이 저감된 발광 소자에 관한 것이다.An embodiment of the present invention relates to a light emitting device having a reduced driving voltage.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다. A light emitting diode (LED) is one of light emitting devices that emits light when an electric current is applied thereto. Light-emitting diodes can emit high-efficiency light with low voltage, and thus have excellent energy-saving effects. Recently, the luminance problem of light emitting diodes has been greatly improved, and it has been applied to various devices such as a backlight unit of a liquid crystal display device, an electric signboard, a display device, and a home appliance.

발광 다이오드는 제 1 반도체층, 활성층 및 제 2 반도체층으로 구성된 발광 구조물의 일 측에 제 1 전극과 제 2 전극이 배치된 구조일 수 있다. 그런데, 제 2 전극의 캐리어를 활성층으로 용이하게 전달하기 위해, 제 2 전극과 제 2 반도체층 사이에 전류 차단층(Current Blocking Layer; CBL)이 더 배치될 수 있다. 전류 차단층은 제 2 전극으로부터 주입되는 캐리어의 이동 경로를 변화시키기 위한 것이다. The light emitting diode may have a structure in which the first electrode and the second electrode are disposed on one side of the light emitting structure including the first semiconductor layer, the active layer, and the second semiconductor layer. However, in order to easily transfer the carriers of the second electrode to the active layer, a current blocking layer (CBL) may be further disposed between the second electrode and the second semiconductor layer. The current blocking layer is for changing a movement path of carriers injected from the second electrode.

그런데, 전류 차단층의 두께에 의해, 전류 차단층과 제 2 전극 사이에 배치되는 투명 전극층의 단차 도포성(step coverage)이 저하되는 문제가 발생할 수 있다. However, due to the thickness of the current blocking layer, a problem in that the step coverage of the transparent electrode layer disposed between the current blocking layer and the second electrode is deteriorated may occur.

도 1은 투명 전극층의 일부가 미 형성된 사진이다.1 is a photograph in which a part of a transparent electrode layer is not formed.

도 1과 같이, 전류 차단층에 의해 투명 전극층(1)의 단차 도포성이 저하되면, 전류 차단층과 중첩되는 영역에서 투명 전극층(10)이 미 형성(A 영역)된다. 즉, 투명 전극층(1)이 전류 차단층을 완전히 감싸지 못하는 문제가 발생할 수 있다. 이 경우, 제 2 전극으로부터 주입되는 캐리어를 제 2 반도체층으로 용이하게 주입하기 어려워져, 구동 전압이 증가할 수 있다.As shown in FIG. 1 , when the step applicability of the transparent electrode layer 1 is lowered by the current blocking layer, the transparent electrode layer 10 is not formed (region A) in the region overlapping the current blocking layer. That is, there may be a problem that the transparent electrode layer 1 does not completely cover the current blocking layer. In this case, it becomes difficult to easily inject carriers injected from the second electrode into the second semiconductor layer, and thus the driving voltage may increase.

본 발명이 이루고자 하는 기술적 과제는 투명 전극층의 단차 도포성(step coverage)을 개선하여 구동 전압이 저감된 발광 소자를 제공하는데 있다.An object of the present invention is to provide a light emitting device having a reduced driving voltage by improving step coverage of a transparent electrode layer.

본 발명 실시 예의 발광 소자는 기판의 제 1 면에 차례로 배치된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 제 1 반도체층과 전기적으로 접속되는 제 1 전극; 상기 제 2 반도체층 상에 배치된 전류 차단층; 상기 전류 차단층을 완전히 감싸는 제 1 투명 전도성 패턴; 상기 제 1 투명 전도성 패턴과 중첩되어 상기 제 2 반도체층의 상부면에 배치된 제 2 투명 전도성 패턴; 및 상기 전류 차단층을 사이에 두고 상기 제 2 반도체층과 중첩되어, 상기 제 2 반도체층과 전기적으로 접속되는 제 2 전극을 포함한다.The light emitting device according to an embodiment of the present invention includes: a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer sequentially disposed on a first surface of a substrate; a first electrode electrically connected to the first semiconductor layer; a current blocking layer disposed on the second semiconductor layer; a first transparent conductive pattern completely surrounding the current blocking layer; a second transparent conductive pattern overlapping the first transparent conductive pattern and disposed on an upper surface of the second semiconductor layer; and a second electrode overlapping the second semiconductor layer with the current blocking layer interposed therebetween and electrically connected to the second semiconductor layer.

본 발명의 발광 소자는 제 2 전극과 제 2 반도체층 사이에 배치되는 투명 전극층을 제 1, 제 2 투명 전도성 패턴이 적층된 구조로 형성하여, 투명 전극층의 단차 도포성(step coverage)이 저하되는 것을 방지할 수 있다. 이에 따라, 제 2 투명 전도성 패턴의 두께를 얇게 형성하여, 제 2 반도체층 방향으로 방출되는 광량이 증가하므로 구동 전압을 감소시킬 수 있다.In the light emitting device of the present invention, the transparent electrode layer disposed between the second electrode and the second semiconductor layer is formed in a structure in which the first and second transparent conductive patterns are stacked, so that the step coverage of the transparent electrode layer is reduced. it can be prevented Accordingly, by forming the second transparent conductive pattern to be thin, the amount of light emitted in the direction of the second semiconductor layer increases, so that the driving voltage can be reduced.

도 1은 투명 전극층의 일부가 미 형성된 사진이다.
도 2a는 본 발명 실시 예의 발광 소자의 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ'의 단면도이다.
도 3은 도 2b의 B 영역의 확대도이다.
도 4는 본 발명 다른 실시 예의 발광 소자의 단면도이다.
도 5a 내지 도 5d는 도 2b의 투명 전극층을 형성하는 공정 단면도이다.
1 is a photograph in which a part of a transparent electrode layer is not formed.
2A is a plan view of a light emitting device according to an embodiment of the present invention.
FIG. 2B is a cross-sectional view taken along line I-I' of FIG. 2A.
FIG. 3 is an enlarged view of area B of FIG. 2B .
4 is a cross-sectional view of a light emitting device according to another embodiment of the present invention.
5A to 5D are cross-sectional views of a process of forming the transparent electrode layer of FIG. 2B.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Since the present invention may have various changes and may have various embodiments, specific embodiments will be illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including an ordinal number, such as first, second, etc., may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it is understood that other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that no other element is present in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiment will be described in detail with reference to the accompanying drawings, but the same or corresponding components are given the same reference numerals regardless of reference numerals, and overlapping descriptions thereof will be omitted.

이하, 첨부된 도면을 참조하여 실시 예의 발광 소자를 상세히 설명하면 다음과 같다.Hereinafter, the light emitting device of the embodiment will be described in detail with reference to the accompanying drawings.

도 2a는 본 발명 실시 예의 발광 소자의 평면도이며, 도 2b는 도 2a의 Ⅰ-Ⅰ'의 단면도이다. 그리고, 도 3은 도 2b의 B 영역의 확대도이다.2A is a plan view of a light emitting device according to an embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along line I-I' of FIG. 2A. And, FIG. 3 is an enlarged view of area B of FIG. 2B .

도 2a, 도 2b 및 도 3과 같이, 본 발명 실시 예의 발광 소자는 기판(100) 상에 배치되며, 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 포함하는 발광 구조물(110), 제 1 반도체층(110a)과 전기적으로 접속되는 제 1 전극(120), 제 2 반도체층(110c) 상에 배치된 전류 차단층(150), 전류 차단층(150)을 완전히 감싸는 제 1 투명 전도성 패턴(140a), 제 1 투명 전도성 패턴(140a)을 완전히 감싸는 제 2 투명 전도성 패턴(140b), 제 1 투명 전도성 패턴(140a) 및 제 2 투명 전도성 패턴(140b)을 사이에 두고 제 2 반도체층(110c)과 중첩되는 제 2 전극(130)을 포함한다.2a, 2b and 3, the light emitting device of the embodiment of the present invention is disposed on the substrate 100, and includes a first semiconductor layer 110a, an active layer 110b, and a second semiconductor layer 110c. The light emitting structure 110, the first electrode 120 electrically connected to the first semiconductor layer 110a, the current blocking layer 150 and the current blocking layer 150 disposed on the second semiconductor layer 110c The first transparent conductive pattern 140a completely surrounding, the second transparent conductive pattern 140b completely surrounding the first transparent conductive pattern 140a, the first transparent conductive pattern 140a and the second transparent conductive pattern 140b are interposed between and a second electrode 130 overlapping the second semiconductor layer 110c.

기판(100)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 그리고, 기판(100)의 표면에는 요철 패턴(100a)이 형성되어, 기판(100)의 제 1 면에 배치된 발광 구조물(110)에서 방출되는 광을 분산시켜 발광 특성을 향상시킬 수 있다. 특히, 도면에서는 요철 패턴(100a)이 규칙적인 것을 도시하였으나, 요철 패턴(100a)은 불규칙한 패턴일 수 있다.The substrate 100 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge, but is not limited thereto. In addition, the concave-convex pattern 100a is formed on the surface of the substrate 100 to disperse light emitted from the light emitting structure 110 disposed on the first surface of the substrate 100 to improve light emitting characteristics. In particular, although the drawing shows that the concave-convex pattern 100a is regular, the concave-convex pattern 100a may be an irregular pattern.

이 때, 기판(100)의 제 1 면과 대향되는 제 2 면에는 반사 패턴(200)이 배치될 수 있다. 반사 패턴(200)은 활성층(110b)에서 방출되는 광 중, 기판(100)으로 입사되는 광을 발광 구조물(110) 방향으로 반사시키기 위한 것이다. 이 때, 반사 패턴(200)은 반사 패턴은 분산 브래그 반사층(Distributed Bragg Reflector Layer; DBR)으로 구성되거나, Ag, Al 과 같은 금속 또는 TiO2, Al2O3및 ZrO2과 같은 금속 산화물을 포함할 수도 있다.In this case, the reflective pattern 200 may be disposed on the second surface of the substrate 100 opposite to the first surface. The reflective pattern 200 is for reflecting the light incident on the substrate 100, among the light emitted from the active layer 110b, in the direction of the light emitting structure 110 . In this case, the reflective pattern 200 is composed of a Distributed Bragg Reflector Layer (DBR), or includes a metal such as Ag or Al or a metal oxide such as TiO 2 , Al 2 O 3 and ZrO 2 . You may.

DBR층은 굴절률이 다른 두가지 물질을 교대로 쌓은 구조로 이루어질 수 있다. DBR층은 고 굴절률을 갖는 제 1 층과 저 굴절률을 갖는 제 2 층이 반복되어 형성될 수 있다. 제 1 층과 제 2 층은 모두 유전체일 수 있으며, 제 1 층과 제 2 층의 고 굴절률과 저 굴절률은 상대적인 굴절률일 수 있다. 반사 패턴(200)이 DBR층으로 이루어진 경우, 기판(100)을 통과한 광은 반사 패턴(200)의 제 1 층과 제 2 층의 굴절률 차이에 의해 반사되어, 발광 구조물(110) 방향으로 진행할 수 있다.The DBR layer may have a structure in which two materials having different refractive indices are alternately stacked. The DBR layer may be formed by repeating a first layer having a high refractive index and a second layer having a low refractive index. Both the first and second layers may be dielectrics, and the high and low refractive indices of the first and second layers may be relative refractive indices. When the reflective pattern 200 is formed of a DBR layer, light passing through the substrate 100 is reflected by a difference in refractive index between the first layer and the second layer of the reflective pattern 200 and travels in the direction of the light emitting structure 110 . can

그리고, 기판(100)의 제 1 면 상에는 상술한 바와 같이 발광 구조물(110)이 배치될 수 있다. 도시하지는 않았으나, 기판(100)과 발광 구조물(110) 사이에는 버퍼층이 더 형성될 수 있다. 버퍼층은 기판(100)과 제 1 반도체층(110a)의 격자상수 차이 및 열 팽창 계수 차이를 감소시켜 발광 소자의 안정성을 증가시키기 위한 것이다. 버퍼층은 도핑되지 않은 질화물 반도체를 성장시켜 형성될 수 있으며, 도핑되지 않은 질화물 반도체로 이루어진 버퍼층 상에 제 1 반도체층(110a)을 성장시키면, 제 1 반도체층(110a)의 결정질을 향상시킬 수 있다. 이 때, 버퍼층의 물질은 이에 한정하지 않는다.In addition, the light emitting structure 110 may be disposed on the first surface of the substrate 100 as described above. Although not shown, a buffer layer may be further formed between the substrate 100 and the light emitting structure 110 . The buffer layer is to increase the stability of the light emitting device by reducing the difference in the lattice constant and the coefficient of thermal expansion between the substrate 100 and the first semiconductor layer 110a. The buffer layer may be formed by growing an undoped nitride semiconductor. When the first semiconductor layer 110a is grown on a buffer layer made of an undoped nitride semiconductor, the crystallinity of the first semiconductor layer 110a may be improved. . In this case, the material of the buffer layer is not limited thereto.

제 1 반도체층(110a)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될수 있다. 예를 들어, 제 1 반도체층(110a)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, Si, Ge, Sn 등 과 같은 n형 도펀트가 도핑될 수 있다.The first semiconductor layer 110a may be implemented with a compound semiconductor such as Group III-5, Group II-6, or the like, and may be doped with a first conductivity type dopant. For example, the first semiconductor layer 110a may be a semiconductor having a composition formula of InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1), Si, Ge , Sn, etc. may be doped with an n-type dopant.

활성층(110b)은 제 1 반도체층(110a) 및 제 2 반도체층(110c)으로부터 제공되는 캐리어인 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(110b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 110b may generate light by energy generated in the recombination process of electrons and holes, which are carriers provided from the first semiconductor layer 110a and the second semiconductor layer 110c. can The active layer 110b may be a semiconductor compound, for example, a group 3-5 or group 2-6 compound semiconductor, and may have a single well structure, a multi-well structure, a quantum-wire structure, or a quantum dot. (Quantum Dot) structure may be formed.

활성층(110b)이 양자우물구조인 경우에는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.When the active layer 110b has a quantum well structure, a well layer having a composition formula of InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) and InaAlbGa1-a-bN ( It may have a single or quantum well structure having a barrier layer having a compositional formula of 0≤a≤1, 0≤b≤1, 0≤a+b≤1). The well layer may be a material having a band gap lower than the energy band gap of the barrier layer.

제 2 반도체층(110c)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제 2 반도체층(110c)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있으며, Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 110c may be implemented with a compound semiconductor such as Group III-5, Group II-6, or the like, and may be doped with a second conductivity type dopant. For example, the second semiconductor layer 110c may be a semiconductor having a composition formula of InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1), Mg, Zn , Ca, Sr, Ba, etc. may be doped with p-type dopants.

상기와 같은 발광 구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나의 구조로 형성될 수 있는 것으로, 본 발명 실시 예의 발광 구조물(110)은 n형 반도체층과 p형 반도체층을 포함하는 다양한 구조일 수 있다. 그리고, 제 1 반도체층(110a) 및 제 2 반도체층(110c) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(110)의 도핑 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 as described above may be formed of at least any one of np, pn, npn, and pnp junction structures. It may have a variety of structures including In addition, doping concentrations of impurities in the first semiconductor layer 110a and the second semiconductor layer 110c may be uniformly or non-uniformly formed. That is, the doped structure of the light emitting structure 110 may be formed in various ways, but is not limited thereto.

제 1 전극(120) 및 제 2 전극(130)은 각각 제 1 반도체층(110a) 및 제 2 반도체층(110c)과 전기적으로 연결된다. 특히, 제 2 전극(130)과 제 2 반도체층(110c) 사이에는 전류 차단층(Current Blocking Layer; CBL)(150)이 더 배치될 수 있다. 전류 차단층(150)은 제 2 전극(130)으로부터 주입되는 캐리어의 이동 경로를 변화시키기 위한 것으로, 제 2 반도체층(110c)과 쇼트키 접촉(schottky contact)을 형성할 수 있는 금속으로 이루어질 수 있다.The first electrode 120 and the second electrode 130 are electrically connected to the first semiconductor layer 110a and the second semiconductor layer 110c, respectively. In particular, a current blocking layer (CBL) 150 may be further disposed between the second electrode 130 and the second semiconductor layer 110c. The current blocking layer 150 is for changing the movement path of carriers injected from the second electrode 130, and may be made of a metal capable of forming a Schottky contact with the second semiconductor layer 110c. have.

예를 들어, 전류 차단층(150)은 티타늄(Ti), 지르코늄(Zr), 크롬(Cr), 금(Au) 또는 텅스텐(W) 중 적어도 어느 하나로 형성하거나 적어도 하나를 포함한 합금으로 형성될 수 있다. 또한, 전류 차단층(150)은 SiOx, SiON, SixNy 등과 같은 유전체로 형성될 수 있으며, 이에 한정하지 않는다.For example, the current blocking layer 150 may be formed of at least one of titanium (Ti), zirconium (Zr), chromium (Cr), gold (Au), or tungsten (W) or an alloy including at least one. have. Also, the current blocking layer 150 may be formed of a dielectric material such as SiOx, SiON, SixNy, or the like, but is not limited thereto.

전류 차단층(150)이 반사 물질을 더 포함하는 경우, 제 2 전극(130)과 반사 패턴(200) 사이에서 광이 반사되어, 광 추출 효율이 향상될 수 있다. 반사 물질은 상술한 반사 패턴(200)과 같이 분산 브래그 반사층(Distributed Bragg Reflector Layer; DBR)으로 구성되거나, Ag, Al 과 같은 금속 또는 TiO2, Al2O3및 ZrO2과 같은 금속 산화물을 포함할 수도 있으며, 이에 한정하지 않는다.When the current blocking layer 150 further includes a reflective material, light is reflected between the second electrode 130 and the reflective pattern 200 , so that light extraction efficiency may be improved. The reflective material is composed of a Distributed Bragg Reflector Layer (DBR) like the above-described reflective pattern 200, or includes a metal such as Ag or Al or a metal oxide such as TiO 2 , Al 2 O 3 and ZrO 2 may be, but is not limited thereto.

더욱이, 투명 전극층(140)은 제 2 전극(130)과 제 2 반도체층(110c) 사이에 배치되어, 제 2 전극(130)의 캐리어가 투명 전극층(140)을 통해 제 2 반도체층(110c)의 전 영역으로 원활하게 주입될 수 있다. 그런데, 전류 차단층(150)의 두께가 너무 두꺼운 경우, 전류 차단층(150)의 단차에 의해 투명 전극층(140)의 단차 도포성(step coverage)이 저하된다. 이에 따라, 전류 차단층(150)과 중첩되는 영역에서 투명 전극층(140)이 부분적으로 미 형성될 수 있다. 이를 방지하기 위해, 투명 전극층(140)을 두껍게 형성하면, 제 1, 제 2 전극(120, 130)이 배치된 발광 소자의 상부면으로 광이 방출될 때 투명 전극층(140)에 의해 광 방출 효율이 저하된다. Furthermore, the transparent electrode layer 140 is disposed between the second electrode 130 and the second semiconductor layer 110c, so that carriers of the second electrode 130 pass through the transparent electrode layer 140 to the second semiconductor layer 110c. It can be smoothly injected into the entire area of However, when the thickness of the current blocking layer 150 is too thick, the step coverage of the transparent electrode layer 140 is deteriorated due to the step difference of the current blocking layer 150 . Accordingly, the transparent electrode layer 140 may not be partially formed in the region overlapping the current blocking layer 150 . In order to prevent this, when the transparent electrode layer 140 is formed thickly, when light is emitted to the upper surface of the light emitting device on which the first and second electrodes 120 and 130 are disposed, light emission efficiency by the transparent electrode layer 140 this is lowered

따라서, 본 발명 실시 예는 투명 전극층(140)을 제 1 투명 전도성 패턴(140a)과 제 2 투명 전도성 패턴(140b)이 차례로 적층된 구조로 형성한다.Accordingly, in the embodiment of the present invention, the transparent electrode layer 140 is formed in a structure in which the first transparent conductive pattern 140a and the second transparent conductive pattern 140b are sequentially stacked.

구체적으로, 제 1 투명 전도성 패턴(140a)과 제 2 투명 전도성 패턴(140b)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등과 같은 투명 전도성 산화물에서 선택될 수 있다.Specifically, the first transparent conductive pattern 140a and the second transparent conductive pattern 140b are ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide), AGZO (Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), NitIZON ), ZnO, IrOx, RuOx, and transparent conductive oxides such as NiO.

제 1 투명 전도성 패턴(140a)은 제 2 투명 전도성 패턴(140b)과 전류 차단층(150) 사이에 배치될 수 있다. 제 1 투명 전도성 패턴(140a)은 제 2 투명 전도성 패턴(140b)이 전류 차단층(150) 상에 바로 형성되는 경우, 제 2 투명 전도성 패턴(140b)이 부분적으로 미 성형되는 것을 방지하기 위한 것으로, 제 1 투명 전도성 패턴(140a)은 전류 차단층(150)과 제 2 반도체층(110c)의 단차를 보상하는 기능을 수행한다.The first transparent conductive pattern 140a may be disposed between the second transparent conductive pattern 140b and the current blocking layer 150 . The first transparent conductive pattern 140a is used to prevent the second transparent conductive pattern 140b from being partially unformed when the second transparent conductive pattern 140b is directly formed on the current blocking layer 150 . , the first transparent conductive pattern 140a functions to compensate for the step difference between the current blocking layer 150 and the second semiconductor layer 110c.

따라서, 제 1 투명 전도성 패턴(140a)의 두께가 너무 얇은 경우, 전류 차단층(150)의 두께에 의해 제 1 투명 전도성 패턴(140a)이 부분적으로 미 성형될 수 있다. 또한, 제 1 투명 전도성 패턴(140a)의 두께가 너무 두꺼운 경우, 오히려, 제 1 투명 전도성 패턴(140a)에 의해 제 2 투명 전도성 패턴(140b)이 부분적으로 미 성형될 수 있다.Accordingly, when the thickness of the first transparent conductive pattern 140a is too thin, the first transparent conductive pattern 140a may be partially unformed due to the thickness of the current blocking layer 150 . In addition, when the thickness of the first transparent conductive pattern 140a is too thick, the second transparent conductive pattern 140b may be partially unformed by the first transparent conductive pattern 140a.

이를 위해, 제 1 투명 전도성 패턴(140a)의 두께는 하기와 같은 수학식 1을 만족시킨다. 이 때, T1은 제 1 투명 전도성 패턴의 두께, TC는 전류 차단층의 두께이다.To this end, the thickness of the first transparent conductive pattern 140a satisfies Equation 1 below. In this case, T1 is the thickness of the first transparent conductive pattern, and T C is the thickness of the current blocking layer.

Figure 112016001799344-pat00001
Figure 112016001799344-pat00001

또한, 제 1 투명 전도성 패턴(140a)이 전류 차단층(150)과 제 2 반도체층(110c)의 단차를 보상하기 위해서는 제 1 투명 전도성 패턴(140a)이 전류 차단층(150)의 가장자리를 완전히 감싸며, 제 1 투명 전도성 패턴(140a)의 가장자리가 전류 차단층(150)의 가장자리보다 연장된 구조여야 한다. 이 때, 제 1 투명 전도성 패턴(140a)의 공정 마진을 고려하여 제 1 투명 전도성 패턴(140a)의 가장자리와 전류 차단층(150)의 가장자리 사이의 간격(d)은 4㎛ 내지 10㎛인 것이 바람직하다.In addition, in order for the first transparent conductive pattern 140a to compensate for the step difference between the current blocking layer 150 and the second semiconductor layer 110c, the first transparent conductive pattern 140a completely covers the edge of the current blocking layer 150 . It should have a structure in which the edge of the first transparent conductive pattern 140a extends beyond the edge of the current blocking layer 150 . At this time, in consideration of the process margin of the first transparent conductive pattern 140a, the interval d between the edge of the first transparent conductive pattern 140a and the edge of the current blocking layer 150 is 4 μm to 10 μm. desirable.

그리고, 제 1 투명 전도성 패턴(140a)을 완전히 덮도록 제 2 반도체층(110c) 상에 제 2 투명 전도성 패턴(140b)이 배치될 수 있다. 이 때, 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)의 두께보다 얇은 두께를 갖는 것이 바람직하다. In addition, a second transparent conductive pattern 140b may be disposed on the second semiconductor layer 110c to completely cover the first transparent conductive pattern 140a. In this case, the second transparent conductive pattern 140b preferably has a thickness smaller than that of the first transparent conductive pattern 140a.

제 2 투명 전도성 패턴(140b)은 제 2 전극(130)과 인접한 영역의 제 2 반도체층(110c)과 상대적으로 이격된 영역의 제 2 반도체층(110c)의 캐리어의 주입 정도가 달라지는 것을 방지하기 위해, 제 2 반도체층(110c)의 상부면에서 제 1 전극(120)과 인접한 영역까지 연장 형성될 수 있다.The second transparent conductive pattern 140b is formed to prevent a change in the degree of carrier injection in the second semiconductor layer 110c in the region relatively spaced apart from the second semiconductor layer 110c in the region adjacent to the second electrode 130 . For this purpose, it may be formed to extend from the upper surface of the second semiconductor layer 110c to a region adjacent to the first electrode 120 .

이 때, 제 2 투명 전도성 패턴(140b)의 두께가 제 1 투명 전도성 패턴(140a)보다 얇으므로, 활성층(110b)에서 발생한 광이 제 2 투명 전도성 패턴(140b)에 의해 일부 흡수되는 것을 효율적으로 방지할 수 있다. 또한, 투명 전극층(140)이 제 1, 제 2 투명 전도성 패턴(140a, 140b)이 적층된 구조이므로 전류 차단층(150)의 단차에 의해 투명 전극층(140)의 단차 도포성(step coverage)이 저하되는 것을 방지할 수 있다.At this time, since the thickness of the second transparent conductive pattern 140b is thinner than that of the first transparent conductive pattern 140a, the light generated in the active layer 110b is partially absorbed by the second transparent conductive pattern 140b. can be prevented In addition, since the transparent electrode layer 140 has a structure in which the first and second transparent conductive patterns 140a and 140b are stacked, the step coverage of the transparent electrode layer 140 is reduced due to the step difference of the current blocking layer 150 . deterioration can be prevented.

상기와 같은 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)을 완전히 감싸지 않는 구조일 수도 있다.The second transparent conductive pattern 140b as described above may have a structure that does not completely cover the first transparent conductive pattern 140a.

도 4는 본 발명 다른 실시 예의 발광 소자의 단면도이다. 4 is a cross-sectional view of a light emitting device according to another embodiment of the present invention.

도 4와 같이, 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)의 상부면의 일부를 노출시킬 수 있다. 도면에서는 제 2 투명 전도성 패턴(140b)이 제 2 반도체층(110c)의 상부면에 배치된 영역의 제 1 투명 전도성 패턴(140a)과 중첩되는 것을 도시하였다. 이 경우, 제 1 투명 전도성 패턴(140a)의 상부면이 직접 제 2 전극(130)과 접속될 수 있다.4 , the second transparent conductive pattern 140b may expose a portion of the upper surface of the first transparent conductive pattern 140a. The drawing illustrates that the second transparent conductive pattern 140b overlaps the first transparent conductive pattern 140a of the region disposed on the upper surface of the second semiconductor layer 110c. In this case, the upper surface of the first transparent conductive pattern 140a may be directly connected to the second electrode 130 .

이하, 본 발명 실시 예의 투명 전극층(140)의 제조 방법을 구체적으로 설명하면 다음과 같다.Hereinafter, a method of manufacturing the transparent electrode layer 140 according to an embodiment of the present invention will be described in detail.

도 5a 내지 도 5d는 도 2b의 투명 전극층을 형성하는 공정 단면도이다.5A to 5D are cross-sectional views of a process of forming the transparent electrode layer of FIG. 2B.

도 5a와 같이, 전류 차단층(150)을 노출시키는 포토 레지스트 패턴(300)을 제 2 반도체층(110c) 상에 형성한다. 이 때, 포토 레지스트 패턴(300)은 가장자리에서 상부면이 하부면보다 돌출된 구조를 갖는다.As shown in FIG. 5A , a photoresist pattern 300 exposing the current blocking layer 150 is formed on the second semiconductor layer 110c. In this case, the photoresist pattern 300 has a structure in which the upper surface protrudes from the lower surface than the lower surface at the edge.

따라서, 도 5b와 같이, 포토 레지스트 패턴(300)을 포함한 제 2 반도체층(110c) 전면에 투명 전도성 물질(400)을 형성하면, 포토 레지스트 패턴(300)의 가장자리에서 투명 전도성 물질(400)이 분리될 수 있으며, 이에 따라, 포토 레지스트 패턴(300) 상에 형성되는 투명 전도성 물질(400)과 전류 차단층(150)을 감싸는 투명 전도성 물질(400)이 서로 분리될 수 있다.Accordingly, as shown in FIG. 5B , when the transparent conductive material 400 is formed on the entire surface of the second semiconductor layer 110c including the photoresist pattern 300 , the transparent conductive material 400 is formed at the edge of the photoresist pattern 300 . may be separated, and accordingly, the transparent conductive material 400 formed on the photoresist pattern 300 and the transparent conductive material 400 surrounding the current blocking layer 150 may be separated from each other.

그리고, 도 5c와 같이, 전류 차단층(150)을 감싸는 제 1 투명 전도성 패턴(140a)을 형성할 수 있으며, 포토 레지스트 패턴(300)을 제거할 수 있다. 한편, 제 1 투명 전도성 패턴(140a)은 일반적인 포토 리소그래피 공정을 이용하여 형성될 수도 있다. 즉, 전류 차단층(150)을 포함하는 제 2 반도체층(110c) 전면에 투명 전도성 물질(400)을 형성하고, 포토 레지스트 패턴을 이용하여 전류 차단층(150)을 감싸는 영역에만 투명 전도성 물질(400)이 남아있도록 투명 전도성 물질(400)을 부분적으로 제거할 수 있다.Then, as shown in FIG. 5C , the first transparent conductive pattern 140a surrounding the current blocking layer 150 may be formed, and the photoresist pattern 300 may be removed. Meanwhile, the first transparent conductive pattern 140a may be formed using a general photolithography process. That is, the transparent conductive material 400 is formed on the entire surface of the second semiconductor layer 110c including the current blocking layer 150, and the transparent conductive material 400 is formed only in the region surrounding the current blocking layer 150 using a photoresist pattern ( The transparent conductive material 400 may be partially removed so that 400 ) remains.

이어, 도 5d와 같이, 그리고, 제 1 투명 전도성 패턴(140a) 상에 제 2 투명 전도성 패턴(140b)을 형성한다. 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)과 동일한 물질로 형성할 수도 있다. 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)을 덮도록 제 2 반도체층(110c) 전면에 투명 전도성 물질을 형성하고, 이를 패터닝하여 형성할 수 있다. 이 때, 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)의 두께보다 얇은 두께를 가질 수 있으며, 이에 한정하지 않는다.Next, as shown in FIG. 5D , a second transparent conductive pattern 140b is formed on the first transparent conductive pattern 140a. The second transparent conductive pattern 140b may be formed of the same material as the first transparent conductive pattern 140a. The second transparent conductive pattern 140b may be formed by forming a transparent conductive material on the entire surface of the second semiconductor layer 110c to cover the first transparent conductive pattern 140a and patterning the same. In this case, the second transparent conductive pattern 140b may have a thickness smaller than that of the first transparent conductive pattern 140a, but is not limited thereto.

도면에서는 제 2 투명 전도성 패턴(140b)이 제 1 투명 전도성 패턴(140a)을 완전히 감싸는 것을 도시하였으나, 제 2 투명 전도성 패턴(140b)은 제 1 투명 전도성 패턴(140a)의 상부면의 일부를 노출시키도록 형성될 수도 있다.Although the drawing shows that the second transparent conductive pattern 140b completely surrounds the first transparent conductive pattern 140a, the second transparent conductive pattern 140b exposes a portion of the upper surface of the first transparent conductive pattern 140a. It may be formed to do so.

하기 표 1은 전류 차단층 상에 단층의 투명 전극층을 배치한 일반적인 발광 소자의 성능과, 본 발명 실시 예의 발광 소자의 성능을 비교한 표이다. 일반적인 발광 소자는 전류 차단층 상에 두께가 20㎚인 투명 전극층을 배치하고, 본 발명 실시 예는 전류 차단층 상에 두께가 50㎚인 제 1 투명 전도성 패턴 및 두께가 20㎚인 제 2 투명 전도성 패턴을 차례로 적층 하였다.Table 1 below is a table comparing the performance of a general light emitting device in which a single transparent electrode layer is disposed on a current blocking layer and the performance of the light emitting device of the embodiment of the present invention. A typical light emitting device arranges a transparent electrode layer having a thickness of 20 nm on a current blocking layer, and the embodiment of the present invention has a first transparent conductive pattern having a thickness of 50 nm and a second transparent conductive pattern having a thickness of 20 nm on the current blocking layer The patterns were stacked one after the other.

이 때, 표 1과 같이, 일반적인 발광 소자와 본 발명 실시 예의 발광 소자가 동일한 광 출력을 가질 때, 본 발명 실시 예의 발광 소자의 구동 전압이 일반적인 발광 소자의 구동 전압보다 감소할 수 있다. At this time, as shown in Table 1, when the general light emitting device and the light emitting device according to the embodiment of the present invention have the same light output, the driving voltage of the light emitting device according to the embodiment of the present invention may be lower than that of the general light emitting device.

구동 전압(VF)Driving voltage (VF) 광 출력(Po)Light output (Po) 일반적인 발광 소자common light emitting device 3.08(100%)3.08 (100%) 32.89(100%)32.89 (100%) 본 발명 실시 예의 발광 소자Light emitting device of embodiment of the present invention 3.07(99.9%)3.07 (99.9%) 32.89(100%)32.89 (100%)

이 경우, 일반적인 발광 소자는 광 방출 효율을 향상시키기 위해 투명 전극층을 얇게 형성하는 경우, 투명 전극층의 단차 도포성(step coverage)이 저하되어, 제 2 전극으로부터 제 2 반도체층으로 캐리어(Carrier)의 주입이 원활하지 못하다. 반대로, 투명 전극층을 두껍게 형성하면 투명 전극층의 단차 도포성이 저하되는 것은 방지할 수 있으나, 광 추출 효율이 감소하므로 구동 전압이 증가한다.In this case, when the transparent electrode layer is thinly formed in order to improve the light emission efficiency of a general light emitting device, the step coverage of the transparent electrode layer is lowered, so that the carrier is transferred from the second electrode to the second semiconductor layer. Injection is not smooth. Conversely, when the transparent electrode layer is thickly formed, it is possible to prevent deterioration of the step applicability of the transparent electrode layer, but the light extraction efficiency is reduced, and thus the driving voltage is increased.

그러나, 본 발명 실시 예는 제 1, 제 2 투명 전도성 패턴(140a, 140b)을 적층하여 투명 전극층(140)을 형성하므로, 제 2 반도체층(110c)의 상부면을 감싸는 제 2 투명 전도성 패턴(140b)의 두께를 제 1 투명 전도성 패턴(140a)보다 얇게 형성할 수 있다. 이에 따라, 투명 전극층(140)의 단차 도포성이 향상됨과 동시에 광 출력이 저하되는 것을 방지할 수 있다. 즉, 본원 발명은 구동 전압을 저감할 수 있다.However, in the embodiment of the present invention, since the transparent electrode layer 140 is formed by stacking the first and second transparent conductive patterns 140a and 140b, the second transparent conductive pattern surrounding the upper surface of the second semiconductor layer 110c ( 140b) may be formed thinner than the first transparent conductive pattern 140a. Accordingly, the step applicability of the transparent electrode layer 140 can be improved and light output from being reduced can be prevented. That is, the present invention can reduce the driving voltage.

상기와 같은 본 발명 실시 예의 발광 소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다. The light emitting device according to the embodiment of the present invention as described above may further include an optical member such as a light guide plate, a prism sheet, and a diffusion sheet to function as a backlight unit. In addition, the light emitting device of the embodiment may be further applied to a display device, a lighting device, and an indicator device.

이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.In this case, the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.

반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 소자에서 발산되는 광을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다. The reflector is disposed on the bottom cover, and the light emitting module emits light. The light guide plate is disposed in front of the reflection plate to guide the light emitted from the light emitting device forward, and the optical sheet includes a prism sheet and the like, and is disposed in front of the light guide plate. A display panel is disposed in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter is disposed in front of the display panel.

그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.In addition, the lighting device may include a light source module including a substrate and the light emitting device of the embodiment, a heat dissipation unit for dissipating heat of the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing it to the light source module. . Furthermore, the lighting device may include a lamp, a head lamp, or a street lamp.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is conventional in the art to which the present invention pertains that various substitutions, modifications and changes are possible within the scope without departing from the technical spirit of the embodiments. It will be clear to those who have knowledge.

100: 기판 100a: 요철 패턴
110: 발광 구조물 110a: 제 1 반도체층
110b: 활성층 110c: 제 2 반도체층
120: 제1 전극 130: 제2 전극
140: 투명 전극층 140a: 제 1 투명 전도성 패턴
140b: 제 2 투명 전도성 패턴 150: 전류 차단층
200: 반사 패턴 300: 포토 레지스트 패턴
400: 투명 전도성 물질
100: substrate 100a: uneven pattern
110: light emitting structure 110a: first semiconductor layer
110b: active layer 110c: second semiconductor layer
120: first electrode 130: second electrode
140: transparent electrode layer 140a: first transparent conductive pattern
140b: second transparent conductive pattern 150: current blocking layer
200: reflection pattern 300: photoresist pattern
400: transparent conductive material

Claims (12)

기판의 제 1 면에 차례로 배치된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
상기 제 1 반도체층과 전기적으로 접속되는 제 1 전극;
상기 제 2 반도체층 상에 배치된 전류 차단층;
상기 전류 차단층을 완전히 감싸는 제 1 투명 전도성 패턴;
상기 제 1 투명 전도성 패턴과 중첩되어 상기 제 2 반도체층의 상부면에 배치된 제 2 투명 전도성 패턴; 및
상기 전류 차단층을 사이에 두고 상기 제 2 반도체층과 중첩되어, 상기 제 2 반도체층과 전기적으로 접속되는 제 2 전극을 포함하고,
상기 제1 및 제2 투명 전도성 패턴들이 동일한 재료로 이루어지는 발광 소자.
a light emitting structure including a first semiconductor layer, an active layer, and a second semiconductor layer sequentially disposed on a first surface of a substrate;
a first electrode electrically connected to the first semiconductor layer;
a current blocking layer disposed on the second semiconductor layer;
a first transparent conductive pattern completely surrounding the current blocking layer;
a second transparent conductive pattern overlapping the first transparent conductive pattern and disposed on an upper surface of the second semiconductor layer; and
and a second electrode overlapping the second semiconductor layer with the current blocking layer interposed therebetween and electrically connected to the second semiconductor layer,
A light emitting device in which the first and second transparent conductive patterns are made of the same material.
제 1 항에 있어서,
상기 제 2 투명 전도성 패턴이 상기 제 1 투명 전도성 패턴을 완전히 감싸며, 상기 제 2 전극은 상기 제 2 투명 전도성 패턴과 직접 접촉되어, 상기 제 2 전극은 상기 전류 차단층, 상기 제 1 투명 전도성 패턴 및 상기 제 2 투명 전도성 패턴을 통해 상기 제 2 반도체층과 전기적으로 접속되는 발광 소자.
The method of claim 1,
The second transparent conductive pattern completely surrounds the first transparent conductive pattern, the second electrode is in direct contact with the second transparent conductive pattern, the second electrode is the current blocking layer, the first transparent conductive pattern and A light emitting device electrically connected to the second semiconductor layer through the second transparent conductive pattern.
제 1 항에 있어서,
상기 제 2 투명 전도성 패턴이 상기 제 1 투명 전도성 패턴의 상부면을 노출시키도록 상기 제 1 투명 전도성 패턴의 가장자리와 중첩되며, 상기 제 2 전극이 상기 제 1 투명 전도성 패턴과 직접 접촉하는 발광 소자.
The method of claim 1,
A light emitting device in which the second transparent conductive pattern overlaps an edge of the first transparent conductive pattern to expose an upper surface of the first transparent conductive pattern, and the second electrode is in direct contact with the first transparent conductive pattern.
제 1 항에 있어서,
상기 기판의 제 1 면과 대향된 제 2 면에 배치된 DBR층(Distributed Bragg Reflector Layer)을 포함하는 반사 패턴을 더 포함하며,
상기 반사 패턴은 Ag 또는 Al을 포함한 금속 또는, TiO2, Al2O3 및 ZrO2을 포함한 금속 산화물을 포함하는 발광 소자.
The method of claim 1,
Further comprising a reflection pattern comprising a DBR layer (Distributed Bragg Reflector Layer) disposed on a second surface opposite to the first surface of the substrate,
The reflective pattern is a light emitting device including a metal including Ag or Al, or a metal oxide including TiO 2 , Al 2 O 3 and ZrO 2 .
제 1 항에 있어서,
상기 전류 차단층과 상기 제 1 투명 전도성 패턴의 두께는 하기 수학식 1을 만족시키는 발광 소자.
[수학식 1]
Figure 112022044409751-pat00012
(T1은 제 1 투명 전도성 패턴의 두께, TC는 전류 차단층의 두께)

The method of claim 1,
A thickness of the current blocking layer and the first transparent conductive pattern satisfies Equation 1 below.
[Equation 1]
Figure 112022044409751-pat00012
(T1 is the thickness of the first transparent conductive pattern, T C is the thickness of the current blocking layer)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020160002188A 2016-01-07 2016-01-07 Light emitting device KR102421964B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160002188A KR102421964B1 (en) 2016-01-07 2016-01-07 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160002188A KR102421964B1 (en) 2016-01-07 2016-01-07 Light emitting device

Publications (2)

Publication Number Publication Date
KR20170082897A KR20170082897A (en) 2017-07-17
KR102421964B1 true KR102421964B1 (en) 2022-07-18

Family

ID=59443107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002188A KR102421964B1 (en) 2016-01-07 2016-01-07 Light emitting device

Country Status (1)

Country Link
KR (1) KR102421964B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609763B1 (en) * 2015-01-16 2016-04-07 주식회사 세미콘라이트 Semiconductor light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101609763B1 (en) * 2015-01-16 2016-04-07 주식회사 세미콘라이트 Semiconductor light emitting device

Also Published As

Publication number Publication date
KR20170082897A (en) 2017-07-17

Similar Documents

Publication Publication Date Title
US10217905B2 (en) Light-emitting element
JP6712474B2 (en) Light emitting device and light emitting device package including the same
JP5736479B2 (en) Light emitting device and light emitting device manufacturing method
US10714659B2 (en) Light-emitting element
KR20170038440A (en) Light emitting device
TWI420697B (en) Light emitting device and method of manufacturing the same
KR101877396B1 (en) Light emitting device
KR20170037565A (en) Light emitting device, light emitting device package and light emitting apparatus
KR20170083353A (en) Light emitting device
KR101054983B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package
KR102441153B1 (en) Light emitting device
KR101781305B1 (en) Light emitting device, light emitting device package, and lighting system
KR102445547B1 (en) Light emitting device and light emitting device package including the device
KR102455091B1 (en) Light emitting device and light emitting device package including the device
KR102421964B1 (en) Light emitting device
KR102458090B1 (en) light emitting device
KR20110138755A (en) Light emitting device
KR101916369B1 (en) Light emitting diode
KR102501191B1 (en) light emitting device
KR102371328B1 (en) Light Emitting Device and Method for the same
KR102451120B1 (en) Light emitting device and method of fabricating the same
KR102463371B1 (en) Light emitting device
KR102363038B1 (en) Light emitting device and method of fabricating the same
KR102109131B1 (en) Light emitting device, and lighting system
KR20200010805A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant