KR102395917B1 - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
KR102395917B1
KR102395917B1 KR1020210093513A KR20210093513A KR102395917B1 KR 102395917 B1 KR102395917 B1 KR 102395917B1 KR 1020210093513 A KR1020210093513 A KR 1020210093513A KR 20210093513 A KR20210093513 A KR 20210093513A KR 102395917 B1 KR102395917 B1 KR 102395917B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
resin
protrusion
area
Prior art date
Application number
KR1020210093513A
Other languages
Korean (ko)
Other versions
KR20210094499A (en
Inventor
전희철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210093513A priority Critical patent/KR102395917B1/en
Publication of KR20210094499A publication Critical patent/KR20210094499A/en
Application granted granted Critical
Publication of KR102395917B1 publication Critical patent/KR102395917B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H01L27/3246
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H01L27/3248
    • H01L27/3258
    • H01L51/5246
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

기판, 상기 기판 상에 구비되는 제 1 전극, 상기 제 1 전극의 단부와 오버랩되어 구비되며, 상기 제 1 전극을 발광 영역과 비발광 영역으로 구분하는 화소 정의막, 상기 화소 정의막에 의해 구분된 상기 제 1 전극의 발광 영역 상에 구비되는 발광층, 상기 발광층 상에 구비되는 제 2 전극 및 상기 화소 정의막 상에 구비되며, 상기 제 1 전극의 단부와 오버랩되는 영역에 구비되는 돌출부를 포함하는 표시 장치를 제공한다.a substrate, a first electrode provided on the substrate, provided to overlap with an end of the first electrode, a pixel defining layer dividing the first electrode into a light emitting area and a non-emissive area, separated by the pixel defining layer A display including a light-emitting layer provided on the light-emitting region of the first electrode, a second electrode provided on the light-emitting layer, and a protrusion provided on the pixel defining layer and provided in a region overlapping with an end of the first electrode provide the device.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}Display device and manufacturing method thereof

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로 특히, 화소 정의막 상에 구비되는 돌출부를 포함하는 표시 장치 및 그의 제조 방법에 관한 것이다.The present invention relates to a display device and a method for manufacturing the same, and more particularly, to a display device including a protrusion provided on a pixel defining layer, and a manufacturing method thereof.

표시 장치는 블랙 매트릭스 또는 화소 정의막에 의해 정의되는 영역에 구비되는 복수개의 화소를 포함한다. 표시 장치는 발광 방식에 따라 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 플라즈마 표시 장치(plasma display panel, PDP) 및 전기 영동 표시 장치(electrophoretic display) 등으로 분류된다.A display device includes a plurality of pixels provided in an area defined by a black matrix or a pixel defining layer. A display device includes a liquid crystal display (LCD), an organic light emitting diode display (OLED display), a plasma display panel (PDP), and an electrophoretic display device according to a light emitting method. display), etc.

이러한 표시 장치 가운데, 유기 발광 표시 장치는 전자와 정공이 유기 물질 내에서 결합하여 스스로 빛을 발하는 현상을 이용하는 것으로, 구동 방법에 따라 수동 매트릭스(Passive Matrix) 유기 발광 표시 장치와 능동 매트릭스(Active Matrix) 유기 발광 표시 장치로 구분될 수 있다. 능동 매트릭스 유기 발광 표시 장치는 각각의 화소 내부에 박막 트랜지스터와 같은 스위치 소자를 구비하여 각 화소의 발광을 제어한다.Among these display devices, the organic light emitting diode display uses a phenomenon in which electrons and holes combine in an organic material to emit light by themselves. It may be classified into an organic light emitting display device. An active matrix organic light emitting diode display includes a switch element such as a thin film transistor inside each pixel to control light emission of each pixel.

유기 발광 표시 장치는 표시 기판을 포함하며, 상기 표시 기판은 복수개의 화소를 포함하는 표시 영역 및 상기 각각의 화소에 다수의 신호 및 구동 전압을 인가하는 배선이 구비되는 비표시 영역을 포함한다. 또한, 상기 비표시 영역은 하부 기판과 상부 기판을 접착하기 위한 실링 재료가 도포되는 실링 영역을 포함할 수 있다.The organic light emitting diode display includes a display substrate, wherein the display substrate includes a display region including a plurality of pixels and a non-display region in which wirings for applying a plurality of signals and driving voltages to each of the pixels are provided. Also, the non-display area may include a sealing area to which a sealing material for bonding the lower substrate and the upper substrate is applied.

한편, 최근 표시 장치에서 비표시 영역의 슬림화에 대한 요구가 증대함에 따라, 상기 실링 영역의 면적을 감소시키게 되어 실링재와 기판의 접착이 곤란한 문제가 발생한다. 이에 실링 영역에서 실링재와 기판의 접착을 효과적으로 향상하기 위하여, 상기 실링 영역에 다수의 컨택홀을 형성하여 접촉면적을 증가시키는 방법이 사용된다.On the other hand, as the demand for slimming of the non-display area in the recent display device increases, the area of the sealing area is reduced, so that it is difficult to adhere the sealing material to the substrate. Accordingly, in order to effectively improve the adhesion between the sealing material and the substrate in the sealing region, a method of increasing the contact area by forming a plurality of contact holes in the sealing region is used.

다만, 상기 실링 영역에 다수의 컨택홀을 형성하는 경우, 유기 발광 표시 장치 제조 과정에서 도포되는 포토레지스트 또는 감광성 재료 등이 상기 컨택홀 내에 잔존할 수 있다. 즉, 상기 컨택홀의 위치 및 구조에 기인한 노광량 부족 등의 이유로 포토레지스트 또는 감광성 재료 등이 상기 컨택홀 내에 잔존할 수 있다.However, when a plurality of contact holes are formed in the sealing region, a photoresist or a photosensitive material applied during a manufacturing process of the organic light emitting display device may remain in the contact holes. That is, a photoresist or a photosensitive material may remain in the contact hole due to insufficient exposure dose due to the location and structure of the contact hole.

상기 컨택홀 내에 잔존하는 포토레지스트 또는 감광성 재료를 제거하기 위해서 노광량을 기준치보다 증가시키는 경우, 컨택홀 내에 잔존하는 포토레지스트 또는 감광성 재료는 제거될 수 있지만, 다른 영역(예를 들면, 발광 영역)에서의 노광량은 기준치보다 증가하게 되어 상기 발광 영역의 면적이 증가하는 등의 문제가 발생할 수 있다.When the exposure amount is increased from a reference value to remove the photoresist or photosensitive material remaining in the contact hole, the photoresist or photosensitive material remaining in the contact hole may be removed, but in another area (eg, the light emitting area). Since the exposure amount of is increased than the reference value, a problem such as an increase in the area of the light emitting region may occur.

이에 본 발명에서는 실링 영역의 컨택홀에 포토레지스트 또는 감광성 재료가 잔존하지 않으면서도, 과도한 노광으로 인하여 발광 영역의 면적이 증가하는 것을 방지할 수 있는 표시 장치 및 그의 제조 방법을 제공하고자 한다.Accordingly, an object of the present invention is to provide a display device capable of preventing an increase in the area of a light emitting region due to excessive exposure without a photoresist or a photosensitive material remaining in a contact hole of a sealing region, and a method of manufacturing the same.

기판, 상기 기판 상에 구비되는 제 1 전극, 상기 제 1 전극의 단부와 오버랩되어 구비되며, 상기 제 1 전극을 발광 영역과 비발광 영역으로 구분하는 화소 정의막, 상기 화소 정의막에 의해 구분된 상기 제 1 전극의 발광 영역 상에 구비되는 발광층, 상기 발광층 상에 구비되는 제 2 전극 및 상기 화소 정의막 상에 구비되며, 상기 제 1 전극의 단부와 오버랩되는 영역에 구비되는 돌출부를 포함하는 표시 장치를 제공한다.a substrate, a first electrode provided on the substrate, provided to overlap with an end of the first electrode, a pixel defining layer dividing the first electrode into a light emitting area and a non-emissive area, separated by the pixel defining layer A display including a light-emitting layer provided on the light-emitting region of the first electrode, a second electrode provided on the light-emitting layer, and a protrusion provided on the pixel defining layer and provided in a region overlapping with an end of the first electrode provide the device.

상기 돌출부는 상기 발광 영역의 에지부를 따라 구비될 수 있다.The protrusion may be provided along an edge of the light emitting area.

상기 돌출부의 폭은 1㎛ 내지 5㎛로 구비될 수 있다.The width of the protrusion may be 1 μm to 5 μm.

상기 돌출부의 높이는 1㎛ 내지 5㎛로 구비될 수 있다.The height of the protrusion may be 1 μm to 5 μm.

상기 돌출부는 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 어느 하나의 물질을 포함할 수 있다.The protrusions include polyacrylates resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, and unsaturated polyester resin. polyesters resin), poly(phenyleneethers) resin, poly(phenylenesulfides) resin, and benzocyclobutene (BCB).

상기 화소 정의막은 상기 돌출부와 동일한 물질로 구비될 수 있다.The pixel defining layer may be made of the same material as the protrusion.

기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터가 형성된 기판 상에 상기 박막 트랜지스터의 드레인 전극의 일부를 노출시키는 비아홀이 구비된 평탄화층을 형성하는 단계, 상기 평탄화층 상에 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에, 상기 제 1 전극을 발광 영역 및 비발광 영역으로 구분하는 화소 정의막을 형성하는 단계, 상기 제 1 전극의 발광 영역 상에 발광층을 형성하는 단계 및 상기 발광층 상에 제 2 전극을 형성하는 단계를 포함하며, 상기 화소 정의막을 형성하는 단계는, 상기 제 1 전극이 형성된 기판 상에 화소 정의막 형성용 물질을 도포하는 단계, 상기 화소 정의막 형성용 물질 상의 상기 제 1 전극의 단부에 대응되는 영역에 돌출부 형성용 물질을 도포하는 단계 및 상기 제 1 전극의 발광 영역을 노광하여 화소 정의막 및 돌출부를 형성하는 단계를 포함하는 표시 장치 제조 방법을 제공한다.Forming a thin film transistor on a substrate, forming a planarization layer having a via hole exposing a portion of a drain electrode of the thin film transistor on the substrate on which the thin film transistor is formed, forming a first electrode on the planarization layer forming, on the first electrode, a pixel defining layer dividing the first electrode into a light emitting area and a non-emission area, forming a light emitting layer on the light emitting area of the first electrode, and on the light emitting layer and forming a second electrode, wherein the forming of the pixel defining layer includes: applying a material for forming a pixel defining layer on the substrate on which the first electrode is formed; Provided is a method of manufacturing a display device, comprising: applying a material for forming a protrusion to an area corresponding to an end of a first electrode; and exposing the light emitting area of the first electrode to form a pixel defining layer and a protrusion.

상기 돌출부는 상기 발광 영역의 에지부를 따라 형성될 수 있다.The protrusion may be formed along an edge of the light emitting area.

상기 돌출부의 폭은 1㎛ 내지 5㎛로 형성될 수 있다.The width of the protrusion may be 1 μm to 5 μm.

상기 돌출부의 높이는 1㎛ 내지 5㎛로 형성될 수 있다.The height of the protrusion may be 1 μm to 5 μm.

상기 돌출부 형성용 물질은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 어느 하나의 물질로 형성될 수 있다.The material for forming the protrusion is a polyacrylates resin, an epoxy resin, a phenolic resin, a polyamides resin, a polyimides rein, an unsaturated polyester. It can be formed of any one of unsaturated polyesters resin, poly(phenyleneethers) resin, poly(phenylenesulfides) resin, and benzocyclobutene (BCB). there is.

상기 화소 정의막은 상기 돌출부와 동일한 물질로 형성될 수 있다.The pixel defining layer may be formed of the same material as the protrusion.

본 발명의 표시 장치 및 그의 제조 방법에 따르면, 실링 영역의 컨택홀에 포토레지스트 또는 감광성 재료가 잔존하지 않으면서도, 과도한 노광으로 인하여 발광 영역의 면적이 증가하는 것을 방지할 수 있다.According to the display device and the manufacturing method thereof of the present invention, it is possible to prevent an increase in the area of the light emitting region due to excessive exposure while photoresist or photosensitive material does not remain in the contact hole of the sealing region.

도 1은 종래 기술에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 도 1에 도시된 종래 기술에 따른 표시 장치에서 하나의 화소를 나타낸 회로도이다.
도 3은 도 1에 도시된 종래 기술에 따른 표시 장치에서 A영역을 확대한 부분 확대도이다.
도 4 및 도 5는 도 1에 도시된 종래 기술에 따른 표시 장치에서 I-I를 따라 절단한 단면도이다.
도 6은 본 발명의 일례에 따른 표시 장치를 나타낸 단면도이다.
도 7은 본 발명의 일례에 따른 표시 장치를 나타낸 평면도이다.
도 8 내지 도 11은 본 발명의 일례에 따른 표시 장치의 제조 방법을 나타낸 단면도이다.
1 is a plan view schematically illustrating a display device according to the related art.
FIG. 2 is a circuit diagram illustrating one pixel in the display device according to the related art illustrated in FIG. 1 .
FIG. 3 is an enlarged partial view of area A in the display device according to the related art illustrated in FIG. 1 .
4 and 5 are cross-sectional views taken along II in the display device according to the related art illustrated in FIG. 1 .
6 is a cross-sectional view illustrating a display device according to an exemplary embodiment of the present invention.
7 is a plan view illustrating a display device according to an exemplary embodiment of the present invention.
8 to 11 are cross-sectional views illustrating a method of manufacturing a display device according to an exemplary embodiment of the present invention.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 다양한 변경이 가능하고, 여러 가지 형태로 실시될 수 있는 바, 특정의 실시예만을 도면에 예시하고 본문에는 이를 중심으로 설명한다. 그렇다고 하여 본 발명의 범위가 상기 특정한 실시예로 한정되는 것은 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 또는 대체물은 본 발명의 범위에 포함되는 것으로 이해되어야 한다.Since the present invention is capable of various modifications and can be implemented in various forms, only specific embodiments are illustrated in the drawings and the text will be described with reference to them. However, it should be understood that the scope of the present invention is not limited to the above specific embodiments, and all changes, equivalents or replacements included in the spirit and scope of the present invention are included in the scope of the present invention.

본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In the present specification, when it is said that a part is connected to another part, it includes not only a case in which it is directly connected, but also a case in which it is electrically connected with another element interposed therebetween. Also, when it is said that a part includes a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise specifically stated.

본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.In this specification, terms such as first, second, third, etc. may be used to describe various components, but these components are not limited by the terms. The above terms are used for the purpose of distinguishing one component from other components. For example, without departing from the scope of the present invention, a first component may be referred to as a second or third component, and similarly, the second or third component may be alternately named.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙인다.In order to clearly explain the present invention, parts irrelevant to the description are omitted, and the same reference numerals are given to the same or similar elements throughout the specification.

도 1은 종래 기술에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 도 1을 참조하면, 종래 기술에 따른 표시 장치(100)는 기판(110)을 포함하며, 상기 기판(110)은 영상을 표시하는 표시 영역(active area, AA)과 상기 표시 영역 가장자리에 형성되는 비표시 영역(non display area, NDA)을 포함한다.1 is a plan view schematically illustrating a display device according to the related art. Referring to FIG. 1 , a display device 100 according to the related art includes a substrate 110 , wherein the substrate 110 is formed in an active area AA for displaying an image and an edge of the display area. It includes a non-display area (NDA).

상기 표시 영역(AA)은 매트릭스 형태로 배열된 복수개의 화소(P)를 포함한다. 상기 복수개의 화소(P)는 배선부(WA)에 포함된 복수개의 데이터 라인, 스캔 라인 및 전원 라인을 통하여 데이터 신호, 스캔 신호 및 구동 전압을 각각 제공받을 수 있다.The display area AA includes a plurality of pixels P arranged in a matrix form. The plurality of pixels P may receive a data signal, a scan signal, and a driving voltage through a plurality of data lines, scan lines, and power lines included in the wiring unit WA, respectively.

도 2는 도 1에 도시된 종래 기술에 따른 표시 장치에서 하나의 화소(P)를 나타낸 회로도이다. 도 2를 참조하면, 상기 화소(P)는 스캔 라인(SL)에서 인가되는 스캔 신호에 의해 턴-온(turn-on)되어 데이터 신호를 전달하는 스위칭 트랜지스터(Ts), 상기 전달된 데이터 신호를 저장하는 저장 커패시터(Cst), 상기 전달된 데이터 신호에 따라 유기 발광 소자(OLED)를 구동시키는 구동 트랜지스터(Td)를 포함할 수 있다.FIG. 2 is a circuit diagram illustrating one pixel P in the display device according to the related art illustrated in FIG. 1 . Referring to FIG. 2 , the pixel P is turned on by a scan signal applied from a scan line SL to transmit a data signal, a switching transistor T s , and the transferred data signal. It may include a storage capacitor (C st ) for storing the data, and a driving transistor (T d ) for driving the organic light emitting diode (OLED) according to the transmitted data signal.

도 2에서 상기 화소(P)는 2Tr1C 구조인 것으로 도시되었으나 반드시 이에 한정되는 것은 아니며, 상기 화소(P)는 상기 구동 트랜지스터(Td)의 문턱 전압을 보상하거나 초기화하기 위한 추가적인 트랜지스터 및 이를 구동하기 위한 보상 신호를 더 포함할 수 있다. 본 발명에서 상기 화소(P)를 구성하는 트랜지스터는 PMOS 트랜지스터인 것으로 도시되었으나 반드시 이에 한정되는 것은 아니며, 상기 화소(P)를 구성하는 트랜지스터는 NMOS 트랜지스터로 형성될 수도 있다.Although the pixel P is illustrated as having a 2Tr1C structure in FIG. 2 , the present invention is not limited thereto, and the pixel P includes an additional transistor for compensating or initializing the threshold voltage of the driving transistor T d and driving the same. It may further include a compensation signal for. In the present invention, the transistor constituting the pixel P is illustrated as a PMOS transistor, but the present invention is not limited thereto, and the transistor constituting the pixel P may be formed of an NMOS transistor.

다시 도 1을 참조하면, 상기 비표시 영역(NDA)은 패드부(PA)를 통해 외부로부터 공급되는 다수의 구동 신호 및 다수의 구동 전압을 상기 표시 영역(AA)으로 제공하는 다수의 배선들이 형성된 배선부(WA) 및 상기 표시 영역(AA)에 데이터 신호를 인가하는 데이터 드라이버 집적회로(IC)를 포함한다. 또한, 상기 비표시 영역(NDA)은 상기 배선부(WA) 이외에도 상기 기판(110)과 인캡(encapsulation) 글라스 등을 접합시키기 위한 실링(sealing) 재료가 도포되는 실링 영역(SA)를 포함한다.Referring back to FIG. 1 , the non-display area NDA is formed with a plurality of wires providing a plurality of driving signals and a plurality of driving voltages supplied from the outside through the pad part PA to the display area AA. and a data driver integrated circuit IC for applying a data signal to the wiring unit WA and the display area AA. In addition to the wiring part WA, the non-display area NDA includes a sealing area SA to which a sealing material for bonding the substrate 110 and encapsulation glass, etc. is applied.

도 3은 도 1에 도시된 종래 기술에 따른 표시 장치(100)에서 A영역을 확대한 부분 확대도이다. 도 3을 참조하면, 상기 비표시 영역(NDA) 내에 구비되는 실링 영역(SA)은 복수개의 컨택홀(Contact Hole, CNT hole)을 포함할 수 있다. 이러한 컨택홀(CNT hole)에 의하여 실링 재료와 기판(110)간의 접촉 면적이 증가되어, 상기 실링 재료와 기판 사이의 접착이 효과적으로 이루어질 수 있다.FIG. 3 is an enlarged partial view of area A in the display device 100 according to the related art illustrated in FIG. 1 . Referring to FIG. 3 , the sealing area SA provided in the non-display area NDA may include a plurality of contact holes (CNT holes). The contact area between the sealing material and the substrate 110 is increased by the contact hole (CNT hole), so that adhesion between the sealing material and the substrate can be effectively achieved.

도 4 및 도 5는 도 3에 도시된 종래 기술에 따른 표시 장치(100)에서 I-I를 따라 절단한 단면도이다. 도 4 및 도 5를 참조하면, 종래 기술에 따른 표시 장치(100)는 표시 영역(AA)과 실링 영역(SA)로 구분된다.4 and 5 are cross-sectional views taken along line I-I in the display device 100 according to the related art illustrated in FIG. 3 . 4 and 5 , the display device 100 according to the related art is divided into a display area AA and a sealing area SA.

종래 기술에 따른 표시 장치(100)의 표시 영역(AA)은, 기판(110), 상기 기판(110) 상에 구비되는 버퍼층(115), 상기 버퍼층(115) 상에 구비되는 반도체층(120), 상기 반도체층(120) 상에 구비되는 게이트 절연막(130), 상기 게이트 절연막(130) 상에 구비되는 게이트 전극(135), 상기 게이트 전극(135) 상에 구비되는 층간 절연막(140), 상기 게이트 절연막(130) 및 층간 절연막(140)을 관통하여 상기 반도체층(120)의 소스 영역(121a) 및 드레인 영역(121b)과 각각 연결되는 소스 전극(145a) 및 드레인 전극(145b), 상기 소스 전극(145a) 및 드레인 전극(145b) 상에 구비되는 보호층(150), 상기 보호층(150) 상에 구비되는 평탄화층(155), 상기 평탄화층(155) 상에 구비되며, 상기 보호층(150) 및 상기 평탄화층(155)을 관통하여 상기 드레인 전극(145b)과 연결되는 제 1 전극(160), 상기 제 1 전극(160) 상에 구비되며 발광 영역(emission area, EA)과 비발광 영역(non emission area, NEA)을 구분하는 화소 정의막(170), 상기 제 1 전극(160) 상의 발광 영역(EA)에 구비되는 발광층(180) 및 상기 발광층(180) 상에 구비되는 제 2 전극(190)을 포함한다.The display area AA of the display device 100 according to the related art includes a substrate 110 , a buffer layer 115 provided on the substrate 110 , and a semiconductor layer 120 provided on the buffer layer 115 . , the gate insulating film 130 provided on the semiconductor layer 120 , the gate electrode 135 provided on the gate insulating film 130 , the interlayer insulating film 140 provided on the gate electrode 135 , the The source electrode 145a and the drain electrode 145b are respectively connected to the source region 121a and the drain region 121b of the semiconductor layer 120 through the gate insulating layer 130 and the interlayer insulating layer 140 , and the source A passivation layer 150 provided on the electrode 145a and the drain electrode 145b, a planarization layer 155 provided on the passivation layer 150, and a planarization layer 155 provided on the passivation layer A first electrode 160 connected to the drain electrode 145b through 150 and the planarization layer 155 is provided on the first electrode 160 and has a ratio to an emission area EA A pixel defining layer 170 dividing a non-emission area (NEA), a light-emitting layer 180 provided in the light-emitting area EA on the first electrode 160, and a first layer provided on the light-emitting layer 180 It includes two electrodes 190 .

종래 기술에 따른 표시 장치(100)의 실링 영역(SA)은, 기판(110) 상기 기판(110) 상에 구비되는 버퍼층(115), 상기 버퍼층(115) 상에 구비되는 게이트 절연막(130) 및 상기 게이트 절연막(130) 상에 구비되는 층간 절연막(140)을 포함하며, 상기 층간 절연막(140)에는 복수개의 컨택홀(145)이 구비될 수 있다.The sealing area SA of the display device 100 according to the related art includes a substrate 110 , a buffer layer 115 provided on the substrate 110 , a gate insulating layer 130 provided on the buffer layer 115 , and The interlayer insulating layer 140 may be provided on the gate insulating layer 130 , and a plurality of contact holes 145 may be provided in the interlayer insulating layer 140 .

상기 화소 정의막(170)은 상기 제 1 전극(160)이 형성된 기판(110) 상에 화소 정의막 형성용 물질(미도시)이 전면 도포된 후, 포토리소그라피(photolithography) 공정을 통하여 발광 영역(EA) 및 실링 영역(SA)에 도포된 화소 정의막 형성용 물질이 제거되는 과정을 거쳐 형성될 수 있다.The pixel defining layer 170 is formed on the substrate 110 on which the first electrode 160 is formed, after a material (not shown) for forming the pixel defining layer is applied over the entire surface, and then through a photolithography process to form a light emitting region ( EA) and the sealing area SA may be formed through a process in which the material for forming the pixel defining layer is removed.

상기 화소 정의막 형성용 물질은 포토레지스트 또는 감광성 재료로 형성될 수 있다. 즉, 마스크를 이용한 노광 후 현상 공정을 통하여 원하는 형태의 패턴을 형성할 수 있다. 이하에서 상기 화소 정의막 형성용 물질은 현상 시 노광된 영역이 제거되는 포지티브 포토레지스트인 것을 전제로 설명하도록 한다.The material for forming the pixel defining layer may be formed of a photoresist or a photosensitive material. That is, a pattern of a desired shape can be formed through a development process after exposure using a mask. Hereinafter, it is assumed that the material for forming the pixel defining layer is a positive photoresist from which an exposed region is removed during development.

한편, 상기 실링 영역(SA)에 도포된 화소 정의막 형성용 물질은, 상기 실링 영역(SA)의 위치, 및 상기 실링 영역(SA) 내에 존재하는 컨택홀(145)의 구조 및 위치에 기인한 노광량 부족 등으로 상기 컨택홀(145) 내에서 모두 제거되지 못하고, 도 4에 도시된 바와 같이, 상기 컨택홀(145) 내에 일부가 잔존하게 되는 문제가 있다.On the other hand, the material for forming the pixel defining layer applied to the sealing area SA is formed due to the location of the sealing area SA and the structure and location of the contact hole 145 existing in the sealing area SA. There is a problem in that not all of the contact hole 145 is removed due to insufficient exposure, and a part remains in the contact hole 145 as shown in FIG. 4 .

이와 같이, 상기 화소 정의막 형성용 물질이 상기 컨택홀(145) 내에 잔존하게 되면, 이후 공정에서 상기 실링 영역(SA) 상에 구비되는 실링 재료의 접착력이 저하되게 된다.As such, when the material for forming the pixel defining layer remains in the contact hole 145 , the adhesive strength of the sealing material provided on the sealing area SA is reduced in a subsequent process.

또한, 상기 실링 영역(SA)의 컨택홀(145)에 잔존하는 화소 정의막 형성용 물질을 모두 제거하기 위해서 노광량을 증가시키는 경우, 도 5에 도시된 바와 같이 상기 실링 영역(SA)의 컨택홀(145)에 존재하는 화소 정의막 형성용 물질은 모두 제거될 수 있지만, 상기 실링 영역(SA)를 제외한 영역(예를 들면, 발광 영역(EA))에서의 노광량은 과도하게 된다.In addition, when the exposure amount is increased to remove all of the material for forming a pixel defining layer remaining in the contact hole 145 of the sealing area SA, as shown in FIG. 5 , the contact hole of the sealing area SA Although all of the material for forming the pixel defining layer present at 145 may be removed, the amount of exposure in the area except for the sealing area SA (eg, the light emitting area EA) becomes excessive.

그 결과, 과도한 노광량으로 인해 상기 발광 영역(EA)의 면적이 증가하게 되고, 상기 제 1 전극(160)과 상기 화소 정의막(170)이 오버랩되는 중첩 영역(OA)의 면적은 감소하게 된다. 상기 중첩 영역(OA)의 면적이 감소하게 되면, 상기 제 1 전극(160)과 제 2 전극(190) 사이에서 발생하는 전계에 의해 발광층(180)이 파괴되면서 쇼트 불량이 발생할 수 있으며, 이로 인한 암점이 발생할 수 있다.As a result, the area of the light emitting area EA increases due to the excessive exposure amount, and the area of the overlapping area OA in which the first electrode 160 and the pixel defining layer 170 overlap is decreased. When the area of the overlapping area OA is reduced, the light emitting layer 180 is destroyed by the electric field generated between the first electrode 160 and the second electrode 190 , and a short circuit defect may occur. Cancer spots may occur.

이에 본 발명에서는 상기 실링 영역(SA)의 컨택홀에 존재하는 화소 정의막 형성용 물질을 모두 제거하면서도, 과도한 노광으로 인하여 상기 발광 영역(EA)이 확장되는 것을 방지할 수 있는 표시 장치를 제공하고자 한다.Accordingly, the present invention aims to provide a display device capable of preventing the light emitting area EA from expanding due to excessive exposure while removing all of the material for forming a pixel defining layer present in the contact hole of the sealing area SA. do.

도 6은 본 발명의 일례에 따른 표시 장치를 나타낸 단면도이다. 도 6을 참조하면, 본 발명에 따른 표시 장치(200)는 표시 영역(AA)과 실링 영역(SA)을 포함할 수 있다.6 is a cross-sectional view illustrating a display device according to an exemplary embodiment of the present invention. Referring to FIG. 6 , the display device 200 according to the present invention may include a display area AA and a sealing area SA.

본 발명의 일례에 따른 표시 장치(200)의 표시 영역(AA)은, 기판(210), 상기 기판(210) 상에 구비되는 버퍼층(215), 상기 버퍼층(215) 상에 구비되는 반도체층(220), 상기 반도체층(220) 상에 구비되는 게이트 절연막(230), 상기 게이트 절연막(230) 상에 구비되는 게이트 전극(235), 상기 게이트 전극(235) 상에 구비되는 층간 절연막(240), 상기 게이트 절연막(230) 및 층간 절연막(240)을 관통하여 상기 반도체층(220)의 소스 영역(221a) 및 드레인 영역(221b)과 각각 연결되는 소스 전극(245a) 및 드레인 전극(245b), 상기 소스 전극(245a) 및 드레인 전극(245b) 상에 구비되는 보호층(250), 상기 보호층(250) 상에 구비되는 평탄화층(255), 상기 평탄화층(255) 상에 구비되며, 상기 보호층(250) 및 상기 평탄화층(255)을 관통하여 상기 드레인 전극(221b)과 연결되는 제 1 전극(260), 상기 제 1 전극(260) 상에 구비되며 발광 영역(emission area, EA)과 비발광 영역(non emission area, NEA)을 구분하는 화소 정의막(270), 상기 화소 정의막(270) 상에 구비되는 돌출부(275), 상기 제 1 전극(260) 상의 발광 영역(EA)에 구비되는 발광층(280) 및 상기 발광층(280) 상에 구비되는 제 2 전극(290)을 포함한다.The display area AA of the display device 200 according to an example of the present invention includes a substrate 210 , a buffer layer 215 provided on the substrate 210 , and a semiconductor layer ( 220 ), a gate insulating layer 230 provided on the semiconductor layer 220 , a gate electrode 235 provided on the gate insulating layer 230 , and an interlayer insulating layer 240 provided on the gate electrode 235 . , a source electrode 245a and a drain electrode 245b respectively connected to the source region 221a and the drain region 221b of the semiconductor layer 220 through the gate insulating film 230 and the interlayer insulating film 240; A passivation layer 250 provided on the source electrode 245a and the drain electrode 245b, a planarization layer 255 provided on the passivation layer 250, and a planarization layer 255 provided on the planarization layer 255, A first electrode 260 connected to the drain electrode 221b through the passivation layer 250 and the planarization layer 255 is provided on the first electrode 260 and includes an emission area (EA). A pixel defining layer 270 that separates a non-emission area from a non-emission area (NEA), a protrusion 275 provided on the pixel defining layer 270, and an emission area EA on the first electrode 260 and a light emitting layer 280 provided on the light emitting layer 280 and a second electrode 290 provided on the light emitting layer 280 .

본 발명에 따른 표시 장치(200)의 실링 영역(SA)은, 기판(210) 상기 기판(210) 상에 구비되는 버퍼층(215), 상기 버퍼층(215) 상에 구비되는 게이트 절연막(230) 및 상기 게이트 절연막(230) 상에 구비되는 층간 절연막(240)을 포함하며, 상기 층간 절연막(240)에는 복수개의 컨택홀(245)이 구비될 수 있다.The sealing area SA of the display device 200 according to the present invention includes a substrate 210 , a buffer layer 215 provided on the substrate 210 , a gate insulating layer 230 provided on the buffer layer 215 , and An interlayer insulating layer 240 is provided on the gate insulating layer 230 , and a plurality of contact holes 245 may be provided in the interlayer insulating layer 240 .

상기 기판(210)은 유리, 석영, 세라믹, 및 플라스틱 기판 등으로 구비될 수 있다. 상기 플라스틱 기판으로는 폴리이미드 수지, 아크릴 수지, 폴리아크릴레이트 수지, 폴리카보네이트 수지, 폴리에테르 수지, 폴리에틸렌 테레프탈레이트 수지, 술폰산 수지 등을 사용할 수 있으며, 이외에도 스테인리스 강 등으로 이루어진 금속성 기판으로 구비될 수도 있다.The substrate 210 may be formed of a glass, quartz, ceramic, or plastic substrate. As the plastic substrate, polyimide resin, acrylic resin, polyacrylate resin, polycarbonate resin, polyether resin, polyethylene terephthalate resin, sulfonic acid resin, etc. may be used. In addition, it may be provided as a metallic substrate made of stainless steel, etc. there is.

상기 버퍼층(215)은 실리콘 화합물로 구비될 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 상기 버퍼층(215)는 불순 원소 또는 수분 성분의 침투를 방지하는 역할 및 기판 표면을 평탄화하는 역할을 한다. 상기 버퍼층(215)은 반드시 필요한 구성은 아니며, 기판의 종류 및 공정에 따라 생략될 수도 있다.The buffer layer 215 may be made of a silicon compound and may have a single-layer or multi-layer structure. The buffer layer 215 serves to prevent penetration of impurity elements or moisture components and to planarize the substrate surface. The buffer layer 215 is not a necessary configuration and may be omitted depending on the type and process of the substrate.

상기 반도체층(220)은 채널 영역(221)과 채널 영역(221)의 양측에 각각 형성된 소스 영역(221a) 및 드레인 영역(221b)으로 구분된다. 상기 채널 영역(221)은 불순물이 도핑되지 않은 다결정 규소층이고, 상기 소스 영역(221a) 및 드레인 영역(221b)은 불순물이 도핑된 다결정 규소층이다. 상기 반도체층(220)은 상기 소스 영역(221a) 및 드레인 영역(221b)에 도핑되는 불순물에 따라 인(P) 이온이 도핑되는 n형 반도체 및 붕소(B) 이온이 도핑되는 p형 반도체로 나뉠 수 있다.The semiconductor layer 220 is divided into a channel region 221 and a source region 221a and a drain region 221b formed on both sides of the channel region 221 , respectively. The channel region 221 is a polysilicon layer not doped with an impurity, and the source region 221a and the drain region 221b are a polysilicon layer doped with an impurity. The semiconductor layer 220 is divided into an n-type semiconductor doped with phosphorus (P) ions and a p-type semiconductor doped with boron (B) ions according to impurities doped into the source region 221a and the drain region 221b. can

상기 게이트 전극(235), 소스 전극(145a) 및 드레인 전극(145b)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들어, 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta) 및 이들의 합금, 알루미늄 질화물(AlNx) 텅스텐 질화물(WNx), 크롬 질화물(CrNx), 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOX) 및 인듐 아연 산화물(IZO)을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.The gate electrode 235 , the source electrode 145a , and the drain electrode 145b may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, aluminum (Al), silver (Ag), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum (Mo), titanium (Ti), platinum (Pt), tantalum (Ta) and alloys thereof, aluminum nitride (AlNx), tungsten nitride (WNx), chromium nitride (CrNx), titanium nitride (TiNx), tantalum nitride (TaNx), zinc oxide (ZnOx), indium tin oxide (ITO), It may include tin oxide (SnOx), indium oxide (InOx), gallium oxide (GaOX), and indium zinc oxide (IZO). These may be used alone or in combination with each other.

상기 게이트 절연막(130), 층간 절연막(140), 보호층(150) 및 평탄화층(155)은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 하프뮴 산화막(HfOx), 알루미늄 산화막(AlOx), 이트륨 산화막(YOx) 및 탄탈륨 산화막(TaOx)을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.The gate insulating film 130 , the interlayer insulating film 140 , the protective layer 150 and the planarization layer 155 are a silicon nitride film (SiNx), a silicon oxide film (SiOx), a hafmium oxide film (HfOx), an aluminum oxide film (AlOx), It may include a yttrium oxide layer (YOx) and a tantalum oxide layer (TaOx). These may be used alone or in combination with each other.

본 발명의 일례에 따른 표시 장치(200)가 배면 발광형인 경우, 상기 제 1 전극(260)은 투명 전극으로 구비되고, 상기 제 2 전극(290)은 반사형 전극으로 구비될 수 있다. 마찬가지로 본 발명의 일례에 따른 표시 장치(200)가 전면 발광형인 경우 상기 제 1 전극(260)은 반사형 전극으로 구비되고, 상기 제 2 전극(290)은 투명 전극으로 구비될 수 있다.When the display device 200 according to an example of the present invention is a bottom emission type, the first electrode 260 may be provided as a transparent electrode, and the second electrode 290 may be provided as a reflective electrode. Similarly, when the display device 200 according to an example of the present invention is a top emission type, the first electrode 260 may be provided as a reflective electrode, and the second electrode 290 may be provided as a transparent electrode.

상기 투명 전극은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 주석 산화물(TO) 및 산화 아연(ZnO)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 반사형 전극은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.The transparent electrode may include at least one selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), tin oxide (TO), and zinc oxide (ZnO). The reflective electrode includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), It may include at least one selected from the group consisting of chromium (Cr).

상기 발광층(280)은 각 화소에 따라 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함하는 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있으며, 상기 발광층(280)은 상기 발광층(280)으로의 원활한 정공 주입을 위한 정공 주입층(Hole Injection Layer, HIL) 및 정공 수송층(Hole Trans-fer Layer, HTL)이 포함될 수 있으며, 원활한 전자 주입을 위한 전자 수송층(Electron Transport Layer, ETL) 및 전자 주입층(Elec-tron Injection Layer, EIL)이 더 포함될 수 있다.The light emitting layer 280 may include a red light emitting layer, a green light emitting layer, and a blue light emitting layer including a red light emitting material, a green light emitting material, and a blue light emitting material according to each pixel, and the light emitting layer 280 is the light emitting layer 280 . may include a hole injection layer (HIL) and a hole transport layer (HTL) for smooth hole injection, and an electron transport layer (ETL) and electron injection for smooth electron injection An Electro-tron Injection Layer (EIL) may be further included.

상기 화소 정의막(270)은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.The pixel defining layer 270 includes polyacrylates resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, and unsaturated poly At least one selected from the group consisting of unsaturated polyesters resin, poly(phenyleneethers) resin, poly(phenylenesulfides) resin, and benzocyclobutene (BCB) may include

상기 화소 정의막(270)은 포지티브(positive) 포토레지스트(photoresist) 또는 네가티브(negative) 포토레지스트(photoresist)로 이루어질 수 있다. 상기 포지티브 포토레지스트는 포토리소그래피(photolithography) 공정에서 빛을 조사받은 부분의 구조가 약해져(softening) 빛을 조사받은 부분이 제거되는 물질이다. 상기 네가티브 포토레지스트는 빛을 조사받은 부분의 구조가 강해져(hardening) 빛을 조사받지 않은 부분이 제거되는 물질이다. 이하에서 설명의 편의상 상기 화소 정의막(270)은 포지티브 포토레지스트인 것을 전제로 설명하도록 한다.The pixel defining layer 270 may be formed of a positive photoresist or a negative photoresist. The positive photoresist is a material from which the light-irradiated portion is removed by softening the structure of the light-irradiated portion in a photolithography process. The negative photoresist is a material in which the structure of the portion irradiated with light is strengthened and the portion not irradiated with light is removed. Hereinafter, for convenience of description, it is assumed that the pixel defining layer 270 is a positive photoresist.

상기 화소 정의막(270)은 상기 제 1 전극(260) 상에 구비되며, 상기 제 1 전극(260)의 가장자리 영역과 오버랩되어 구비될 수 있다. 특히, 상기 화소 정의막(270) 상의 상기 제 1 전극(260)과 상기 화소 정의막(270)이 오버랩되는 영역에는 돌출부(275)가 구비될 수 있다. 상기 돌출부(275)는 상기 화소 정의막(270)과 동일한 물질로 구비될 수 있으며, 도 6에서 상기 돌출부(275)는 사다리꼴 형태로 도시되었으나 반드시 이에 한정되는 것은 아니며, 상기 돌출부는 돔형태 또는 사각형태 등으로 형성될 수 있다.The pixel defining layer 270 may be provided on the first electrode 260 and overlap an edge region of the first electrode 260 . In particular, a protrusion 275 may be provided in a region on the pixel defining layer 270 where the first electrode 260 and the pixel defining layer 270 overlap. The protrusion 275 may be made of the same material as the pixel defining layer 270 , and although the protrusion 275 is illustrated in a trapezoidal shape in FIG. 6 , the protrusion 275 is not necessarily limited thereto, and the protrusion has a dome shape or a square shape. It may be formed in a shape or the like.

상기 돌출부(275)의 폭(w)은 1㎛ 내지 5㎛ 로 형성될 수 있으나 반드시 이에 한정되는 것은 아니다. 또한, 상기 돌출부(275)의 높이(h)는 1㎛ 내지 5㎛ 로 형성될 수 있으나 반드시 이에 한정되는 것은 아니다. 특히, 상기 돌출부(275)는 상기 화소 정의막(270) 상에 구비되어 셀갭을 조절하기 위한 일반적인 스페이서보다 낮게 형성되는 것이 바람직하다.The width w of the protrusion 275 may be formed in a range of 1 μm to 5 μm, but is not limited thereto. In addition, the height h of the protrusion 275 may be formed in a range of 1 μm to 5 μm, but is not limited thereto. In particular, it is preferable that the protrusion 275 is provided on the pixel defining layer 270 to be lower than a general spacer for controlling a cell gap.

도 7은 본 발명에 따른 표시 장치를 나타낸 평면도이다. 도 7에 도시된 바와 같이, 상기 돌출부(275)는 발광 영역(EA)의 가장자리 영역을 따라 일정한 폭(w)을 가지고 형성될 수 있다.7 is a plan view illustrating a display device according to the present invention. 7 , the protrusion 275 may be formed to have a constant width w along the edge of the light emitting area EA.

도 8 내지 도 11은 본 발명에 따른 표시 장치의 제조 방법을 나타낸 도이다.8 to 11 are diagrams illustrating a method of manufacturing a display device according to the present invention.

본 발명에 따른 표시 장치는 기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터의 드레인 전극과 연결되는 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에, 상기 제 1 전극을 발광 영역 및 비발광 영역으로 구분하는 화소 정의막을 형성하는 단계, 상기 제 1 전극의 발광 영역 상에 발광층을 형성하는 단계 및 상기 발광층 상에 제 2 전극을 형성하는 단계를 포함한다.The display device according to the present invention includes the steps of: forming a thin film transistor on a substrate; forming a first electrode connected to a drain electrode of the thin film transistor; The method includes forming a pixel defining layer dividing the light emitting area, forming a light emitting layer on the light emitting area of the first electrode, and forming a second electrode on the light emitting layer.

도 8을 참조하면, 상기 기판(210)의 표시 영역(AA)에 박막트랜지스터를 형성하고, 상기 기판(210)의 실링 영역(SA)에 복수개의 컨택홀(245)을 형성한다.Referring to FIG. 8 , a thin film transistor is formed in the display area AA of the substrate 210 , and a plurality of contact holes 245 are formed in the sealing area SA of the substrate 210 .

우선, 기판(210) 상에 버퍼층(215)을 형성한다. 버퍼층(215)은 실리콘 화합물을 사용하여 형성될 수 있다. 예를 들면, 버퍼층(55)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물 및 실리콘 탄질화물으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.First, a buffer layer 215 is formed on the substrate 210 . The buffer layer 215 may be formed using a silicon compound. For example, the buffer layer 55 may include at least one selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, silicon oxycarbide, and silicon carbonitride.

상기 버퍼층(215) 상에는 반도체층(220)이 형성된다. 상기 반도체층(220)은 반도체층 형성용 물질을 도포하고 패터닝한 다음 결정화시켜 형성될 수 있다. 상기 반도체층은 화학 기상 증착 공정 또는 스퍼터링 공정 등을 이용하여 형성될 수 있다. 또한, 상기 결정화 공정은 레이저 조사 공정 및 열처리 공정 등을 포함할 수 있다.A semiconductor layer 220 is formed on the buffer layer 215 . The semiconductor layer 220 may be formed by applying a semiconductor layer forming material, patterning, and then crystallizing the semiconductor layer 220 . The semiconductor layer may be formed using a chemical vapor deposition process or a sputtering process. In addition, the crystallization process may include a laser irradiation process and a heat treatment process.

상기 반도체층(220)이 형성된 기판(210) 상에 게이트 절연막(230)을 형성한다. 상기 게이트 절연막(230)은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 하프뮴 산화막(HfOx), 알루미늄 산화막(AlOx), 이트륨 산화막(YOx) 및 탄탈륨 산화막(TaOx)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있으며, 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.A gate insulating layer 230 is formed on the substrate 210 on which the semiconductor layer 220 is formed. The gate insulating layer 230 is at least one selected from the group consisting of a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), a hafmium oxide layer (HfOx), an aluminum oxide layer (AlOx), a yttrium oxide layer (YOx), and a tantalum oxide layer (TaOx). may include, and may be formed using a chemical vapor deposition process, a spin coating process, a sputtering process, a vacuum deposition process, and a printing process.

상기 게이트 절연막(230) 상에는 게이트 전극(235)이 형성된다. 상기 게이트 전극(235)은 상기 게이트 절연막(230) 상에 게이트 전극 형성용 물질을 도포하고 패터닝하여 형성될 수 있다.A gate electrode 235 is formed on the gate insulating layer 230 . The gate electrode 235 may be formed by coating and patterning a material for forming a gate electrode on the gate insulating layer 230 .

상기 게이트 전극(235)를 이온 주입 마스크로 이용하여, 상기 반도체층(220)에 불순물을 주입함으로써, 상기 반도체층(220)에 소스 영역(221a)과 드레인 영역(221b)을 형성한다. 이때, 상기 게이트 전극(235) 아래에 위치하는 반도체층(220)의 중앙부에는 상기 불순물들이 주입되지 않으며, 이에 따라 상기 반도체층(220)의 중앙부는 채널 영역(221)이 된다.A source region 221a and a drain region 221b are formed in the semiconductor layer 220 by implanting impurities into the semiconductor layer 220 using the gate electrode 235 as an ion implantation mask. In this case, the impurities are not implanted into the central portion of the semiconductor layer 220 positioned under the gate electrode 235 , and accordingly, the central portion of the semiconductor layer 220 becomes the channel region 221 .

상기 게이트 절연막(230) 상에는 상기 게이트 전극(235)를 덮는 층간 절연막(240)이 형성된다. 상기 층간 절연막(240)은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 하프뮴 산화막(HfOx), 알루미늄 산화막(AlOx), 이트륨 산화막(YOx) 및 탄탈륨 산화막(TaOx)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있으며, 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.An interlayer insulating layer 240 covering the gate electrode 235 is formed on the gate insulating layer 230 . The interlayer insulating layer 240 is at least one selected from the group consisting of a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), a hafmium oxide layer (HfOx), an aluminum oxide layer (AlOx), a yttrium oxide layer (YOx), and a tantalum oxide layer (TaOx). may include, and may be formed using a chemical vapor deposition process, a spin coating process, a sputtering process, a vacuum deposition process, and a printing process.

이어서, 상기 게이트 절연막(230)과 상기 층간 절연막(240)을 관통하여 상기 반도체층(220)의 소스 영역(221a) 및 드레인 영역(221b)를 노출시키는 비아홀(via hole)이 형성된다. 이 때, 상기 기판(210)의 실링 영역(SA)에 복수개의 컨택홀(245)이 동시에 형성된다.Subsequently, a via hole is formed through the gate insulating layer 230 and the interlayer insulating layer 240 to expose the source region 221a and the drain region 221b of the semiconductor layer 220 . In this case, a plurality of contact holes 245 are simultaneously formed in the sealing area SA of the substrate 210 .

도 9를 참조하면, 상기 비아홀을 채울 수 있도록 소스 전극 및 드레인 전극 형성용 물질을 도포한 후, 패터닝하여 소스 전극(245a) 및 드레인 전극(245b)를 형성한다.Referring to FIG. 9 , a material for forming a source electrode and a drain electrode is applied to fill the via hole, and then a source electrode 245a and a drain electrode 245b are formed by patterning.

상기 층간 절연막(240) 상에 상기 소스 전극(245a) 및 드레인 전극(245b)를 덮는 보호층(250) 및 평탄화층(255)을 형성한다. 상기 보호층(250) 및 평탄화층(255)은 포토레지스트, 아크릴계 폴리머, 폴리이미드계 폴리머, 폴리아미드계 폴리머, 실록산계 폴리머, 감광성 아크릴 카르복실기를 포함하는 폴리머, 노볼락 수지, 알칼리 가용성 수지, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 하프뮴 산화막(HfOx), 알루미늄 산화막(AlOx), 이트륨 산화막(YOx) 및 탄탈륨 산화막(TaOx)으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함할 수 있으며, 화학 기상 증착 공정, 스핀 코팅 공정, 스퍼터링 공정, 진공 증착 공정 및 프린팅 공정 등을 이용하여 형성될 수 있다.A passivation layer 250 and a planarization layer 255 covering the source electrode 245a and the drain electrode 245b are formed on the interlayer insulating layer 240 . The protective layer 250 and the planarization layer 255 include a photoresist, an acrylic polymer, a polyimide-based polymer, a polyamide-based polymer, a siloxane-based polymer, a polymer containing a photosensitive acrylic carboxyl group, a novolak resin, an alkali-soluble resin, and a silicone. It may include at least one selected from the group consisting of a nitride film (SiNx), a silicon oxide film (SiOx), a hafmium oxide film (HfOx), an aluminum oxide film (AlOx), a yttrium oxide film (YOx), and a tantalum oxide film (TaOx), and a chemical vapor phase It may be formed using a deposition process, a spin coating process, a sputtering process, a vacuum deposition process, and a printing process.

상기 평탄화층(255) 상에는 제 1 전극(260)이 형성될 수 있다. 상기 제 1 전극(260)은 상기 보호층(250) 및 평탄화층(255)를 관통하여 상기 드레인 전극(245b)에 연결될 수 있다.A first electrode 260 may be formed on the planarization layer 255 . The first electrode 260 may pass through the passivation layer 250 and the planarization layer 255 to be connected to the drain electrode 245b.

도 10을 참조하면, 상기 제 1 전극(260)이 형성된 기판(210) 상에 화소 정의막(270)을 형성한다.Referring to FIG. 10 , a pixel defining layer 270 is formed on the substrate 210 on which the first electrode 260 is formed.

상기 화소 정의막(270)을 형성하는 단계는 상기 제 1 전극(260)이 형성된 기판(210) 상에 화소 정의막 형성용 물질을 도포하는 단계, 상기 화소 정의막 형성용 물질 상의 상기 제 1 전극의 단부에 대응되는 영역에 돌출부(275)를 형성하는 단계 및 노광 공정을 통하여 발광 영역(EA) 및 실링 영역(SA)에 존재하는 화소 정의막 형성용 물질을 제거하는 단계를 포함한다.The forming of the pixel defining layer 270 may include applying a material for forming a pixel defining layer on the substrate 210 on which the first electrode 260 is formed, and the first electrode on the material for forming the pixel defining layer 270 . The method includes forming the protrusion 275 in an area corresponding to the end of the , and removing a material for forming a pixel defining layer present in the light emitting area EA and the sealing area SA through an exposure process.

상기 돌출부(275)는 상기 화소 정의막(270)과 동일한 물질로 형성될 수 있다. 도 10에서 상기 돌출부(275)는 사다리꼴 형태로 형성되는 것으로 도시되어 있으나 반드시 이에 한정되는 것은 아니며, 상기 돌출부는 돔형태 또는 사각형태 등으로 형성될 수 있다.The protrusion 275 may be formed of the same material as the pixel defining layer 270 . In FIG. 10 , the protrusion 275 is illustrated as being formed in a trapezoidal shape, but is not limited thereto, and the protrusion 275 may be formed in a dome shape or a rectangular shape.

상기 돌출부(275)의 폭(w)은 1㎛ 내지 5㎛ 로 형성될 수 있으며, 상기 돌출부(275)의 높이(h)는 1㎛ 내지 5㎛ 로 형성될 수 있으나 반드시 이에 한정되는 것은 아니다. 특히, 상기 돌출부(275)는 상기 화소 정의막(270) 상에 구비되어 셀갭을 조절하기 위한 일반적인 돌출부보다 낮게 형성되는 것이 바람직하다.The width w of the protrusion 275 may be 1 μm to 5 μm, and the height h of the protrusion 275 may be 1 μm to 5 μm, but is not limited thereto. In particular, the protrusion 275 is preferably provided on the pixel defining layer 270 to be lower than a general protrusion for controlling a cell gap.

도 11에 도시된 바와 같이, 상기 제 1 전극의 단부에 대응되는 영역에 돌출부(275)를 형성한 상태에서, 상기 발광 영역(EA) 및 실링 영역(SA) 상에 존재하는 화소 정의막 형성용 물질을 제거하기 위한 노광 공정을 진행하는 경우, 노광량을 증가시키더라도, 상기 돌출부(275)로 인하여 상기 제 1 전극(260)과 화소 정의막(270)이 오버랩되는 영역(OA)이 증가하지 않게 된다. 따라서, 상기 실링 영역(SA)의 컨택홀(245)에 상기 화소 정의막 형성용 물질이 잔존하지 않도록 하면서도 상기 발광 영역(EA)의 면적이 증가되지 않을 수 있다.11 , in a state in which the protrusion 275 is formed in an area corresponding to the end of the first electrode, for forming a pixel defining layer present on the light emitting area EA and the sealing area SA When the exposure process for removing the material is performed, the area OA in which the first electrode 260 and the pixel defining layer 270 overlap due to the protrusion 275 does not increase even if the exposure amount is increased. do. Accordingly, the area of the light emitting area EA may not increase while preventing the material for forming the pixel defining layer from remaining in the contact hole 245 of the sealing area SA.

이상, 첨부된 도면을 참조하여 본 발명의 일례들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 일례들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.In the above, examples of the present invention have been described with reference to the accompanying drawings, but those of ordinary skill in the art to which the present invention pertains may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. you will be able to understand Therefore, it should be understood that the examples described above are illustrative in all respects and not restrictive.

110, 210 : 기판 115, 215 : 버퍼층
120, 220 : 반도체층 130, 230 : 게이트 절연막
135, 235 : 게이트 전극 140, 240 : 층간 절연막
145a, 245a : 소스 전극 145b, 245b : 드레인 전극
150, 250 : 보호층 155, 255 : 평탄화층
160, 260 : 제 1 전극 170, 270 : 화소정의막
175, 275 : 돌출부 180, 280 : 발광층
190, 290 : 제 2 전극
110, 210: substrate 115, 215: buffer layer
120, 220: semiconductor layer 130, 230: gate insulating film
135, 235: gate electrode 140, 240: interlayer insulating film
145a, 245a: source electrode 145b, 245b: drain electrode
150, 250: protective layer 155, 255: planarization layer
160, 260: first electrode 170, 270: pixel defining layer
175, 275: protrusion 180, 280: light emitting layer
190, 290: second electrode

Claims (14)

표시 영역을 포함하는 기판;
상기 기판 상에 구비되는 제 1 전극;
상기 제 1 전극의 단부와 오버랩되어 구비되며, 상기 제 1 전극을 발광 영역과 비발광 영역으로 구분하는 화소 정의막;
상기 화소 정의막에 의해 구분된 상기 제 1 전극의 발광 영역 상에 구비되는 발광층;
상기 발광층 상에 구비되는 제 2 전극;
상기 기판상에 형성되는 절연막; 및
상기 화소 정의막 상에 구비되며, 상기 제 1 전극의 단부와 오버랩되는 영역에 구비되는 돌출부;를 포함하고,
상기 절연막에는 다수의 컨택홀이 형성되는 표시 장치.
a substrate including a display area;
a first electrode provided on the substrate;
a pixel defining layer provided to overlap an end of the first electrode and dividing the first electrode into a light-emitting area and a non-emission area;
a light emitting layer provided on the light emitting area of the first electrode divided by the pixel defining layer;
a second electrode provided on the light emitting layer;
an insulating film formed on the substrate; and
a protrusion provided on the pixel defining layer and provided in a region overlapping with an end of the first electrode;
A display device in which a plurality of contact holes are formed in the insulating layer.
제 1 항에 있어서, 상기 돌출부는 상기 발광 영역의 에지부를 따라 구비되는 표시 장치.The display device of claim 1 , wherein the protrusion is provided along an edge of the light emitting area. 제 1 항에 있어서, 상기 돌출부의 폭은 1㎛ 내지 5㎛인 표시 장치.The display device of claim 1 , wherein the protrusion has a width of 1 μm to 5 μm. 제 1 항에 있어서, 상기 돌출부의 높이는 1㎛ 내지 5㎛인 표시 장치.The display device of claim 1 , wherein a height of the protrusion is 1 μm to 5 μm. 제 1 항에 있어서, 상기 돌출부는 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 어느 하나의 물질을 포함하는 표시 장치.According to claim 1, wherein the protrusion is polyacrylic resin (polyacrylates resin), epoxy resin (epoxy resin), phenolic resin (phenolic resin), polyamide-based resin (polyamides resin), polyimide-based resin (polyimides rein), unsaturated Any one material of unsaturated polyesters resin, poly(phenyleneethers) resin, poly(phenylenesulfides) resin, and benzocyclobutene (BCB) Including display device. 제 5 항에 있어서, 상기 화소 정의막은 상기 돌출부와 동일한 물질로 구비되는 표시 장치.The display device of claim 5 , wherein the pixel defining layer is made of the same material as the protrusion. 제 1 항에 있어서, 상기 기판은 상기 표시 영역의 가장자리에 형성되는 실링 영역을 더 포함하는 표시 장치.The display device of claim 1 , wherein the substrate further comprises a sealing area formed at an edge of the display area. 표시 영역을 포함하는 기판 상에 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터 상에 절연막을 형성하는 단계;
상기 절연막에 다수의 컨택홀을 형성하는 단계;
상기 박막 트랜지스터가 형성된 기판 상에 상기 박막 트랜지스터의 드레인 전극의 일부를 노출시키는 비아홀이 구비된 평탄화층을 형성하는 단계;
상기 평탄화층 상에 제 1 전극을 형성하는 단계;
상기 제 1 전극 상에, 상기 제 1 전극을 발광 영역 및 비발광 영역으로 구분하는 화소 정의막을 형성하는 단계;
상기 제 1 전극의 발광 영역 상에 발광층을 형성하는 단계; 및
상기 발광층 상에 제 2 전극을 형성하는 단계;를 포함하며,
상기 화소 정의막을 형성하는 단계는,
상기 제 1 전극이 형성된 기판 상에 화소 정의막 형성용 물질을 도포하는 단계;
상기 화소 정의막 형성용 물질 상의 상기 제 1 전극의 단부에 대응되는 영역에 돌출부 형성용 물질을 도포하는 단계; 및
상기 제 1 전극의 발광 영역을 노광하여 화소 정의막 및 돌출부를 형성하는 단계;를 포함하는 표시 장치 제조 방법.
forming a thin film transistor on a substrate including a display area;
forming an insulating film on the thin film transistor;
forming a plurality of contact holes in the insulating layer;
forming a planarization layer having a via hole exposing a portion of a drain electrode of the thin film transistor on the substrate on which the thin film transistor is formed;
forming a first electrode on the planarization layer;
forming a pixel defining layer on the first electrode to divide the first electrode into a light-emitting area and a non-emission area;
forming a light emitting layer on the light emitting region of the first electrode; and
Including; forming a second electrode on the light emitting layer;
The forming of the pixel defining layer includes:
applying a material for forming a pixel defining layer on the substrate on which the first electrode is formed;
applying a material for forming a protrusion on the material for forming a pixel defining layer on an area corresponding to an end of the first electrode; and
and exposing the light emitting region of the first electrode to form a pixel defining layer and a protrusion.
제 8 항에 있어서, 상기 돌출부는 상기 발광 영역의 에지부를 따라 형성되는 표시 장치 제조 방법.The method of claim 8 , wherein the protrusion is formed along an edge of the light emitting area. 제 8 항에 있어서, 상기 돌출부의 폭은 1㎛ 내지 5㎛로 형성되는 표시 장치 제조 방법.The method of claim 8 , wherein the protrusion has a width of 1 μm to 5 μm. 제 8 항에 있어서, 상기 돌출부의 높이는 1㎛ 내지 5㎛로 형성되는 표시 장치 제조 방법.The method of claim 8 , wherein the protrusion has a height of 1 μm to 5 μm. 제 8 항에 있어서, 상기 돌출부 형성용 물질은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 어느 하나의 물질로 형성되는 표시 장치 제조 방법.9. The method of claim 8, wherein the material for forming the protrusion is a polyacrylates resin, an epoxy resin, a phenolic resin, a polyamides resin, or a polyimides resin. ), unsaturated polyesters resin, poly(phenyleneethers) resin, poly(phenylenesulfides) resin, and any one of benzocyclobutene (BCB) A method of manufacturing a display device formed of a material of 제 8 항에 있어서, 상기 화소 정의막은 상기 돌출부와 동일한 물질로 형성되는 표시 장치 제조 방법.The method of claim 8 , wherein the pixel defining layer is formed of the same material as the protrusion. 제 8 항에 있어서, 상기 기판은 상기 표시 영역의 가장자리에 형성되는 실링 영역을 더 포함하는 표시 장치 제조 방법.The method of claim 8 , wherein the substrate further comprises a sealing area formed at an edge of the display area.
KR1020210093513A 2013-12-20 2021-07-16 Display device and manufacturing method thereof KR102395917B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210093513A KR102395917B1 (en) 2013-12-20 2021-07-16 Display device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130160254A KR102280777B1 (en) 2013-12-20 2013-12-20 Display device and manufacturing method thereof
KR1020210093513A KR102395917B1 (en) 2013-12-20 2021-07-16 Display device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130160254A Division KR102280777B1 (en) 2013-12-20 2013-12-20 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20210094499A KR20210094499A (en) 2021-07-29
KR102395917B1 true KR102395917B1 (en) 2022-05-10

Family

ID=53400946

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130160254A KR102280777B1 (en) 2013-12-20 2013-12-20 Display device and manufacturing method thereof
KR1020210093513A KR102395917B1 (en) 2013-12-20 2021-07-16 Display device and manufacturing method thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130160254A KR102280777B1 (en) 2013-12-20 2013-12-20 Display device and manufacturing method thereof

Country Status (2)

Country Link
US (1) US9219104B2 (en)
KR (2) KR102280777B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170012233A1 (en) * 2014-01-29 2017-01-12 Pioneer Oled Lighting Devices Corporation Light emitting apparatus
KR102237135B1 (en) * 2014-07-14 2021-04-08 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing an organic light emitting display device
KR102238994B1 (en) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 Display device
CN104393192A (en) * 2014-12-04 2015-03-04 京东方科技集团股份有限公司 Pixel demarcation layer, manufacturing method, display panel and display device thereof
KR102462423B1 (en) * 2015-09-15 2022-11-03 삼성디스플레이 주식회사 Organic luminescence emitting display device and the method of manufacturing the same
KR102516054B1 (en) * 2015-11-13 2023-03-31 삼성디스플레이 주식회사 Organic light emitting display apparatus and method for manufacturing the same
KR102421577B1 (en) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 Display device
CN107768544A (en) * 2017-09-25 2018-03-06 深圳市华星光电半导体显示技术有限公司 A kind of manufacturing method thereof of glass substrate, OLED and glass substrate
CN111129034A (en) * 2019-12-20 2020-05-08 武汉华星光电半导体显示技术有限公司 Display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943948B1 (en) 2008-01-08 2010-02-26 삼성모바일디스플레이주식회사 Display device
JP5096648B1 (en) 2011-04-22 2012-12-12 パナソニック株式会社 Organic EL display panel and manufacturing method thereof
JP2013051423A (en) 2009-07-18 2013-03-14 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013168659A (en) 2009-08-07 2013-08-29 Semiconductor Energy Lab Co Ltd Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708734B1 (en) 2005-11-30 2007-04-17 삼성에스디아이 주식회사 Organic light emitting display apparatus and method of manufacturing the same
KR100739651B1 (en) 2006-08-30 2007-07-13 삼성에스디아이 주식회사 Organic light emitting diode display device and fabrication method thereof
KR100924137B1 (en) 2008-01-31 2009-10-29 삼성모바일디스플레이주식회사 Organic Light Emitting Diode Display and method for fabricating of the same
KR101333612B1 (en) 2009-06-09 2013-11-27 엘지디스플레이 주식회사 Organic Electroluminescent Device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943948B1 (en) 2008-01-08 2010-02-26 삼성모바일디스플레이주식회사 Display device
JP2013051423A (en) 2009-07-18 2013-03-14 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013168659A (en) 2009-08-07 2013-08-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JP5096648B1 (en) 2011-04-22 2012-12-12 パナソニック株式会社 Organic EL display panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR102280777B1 (en) 2021-07-23
KR20210094499A (en) 2021-07-29
KR20150072749A (en) 2015-06-30
US9219104B2 (en) 2015-12-22
US20150179708A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
KR102395917B1 (en) Display device and manufacturing method thereof
US10541288B2 (en) Flexible organic electroluminescent device and method for fabricating the same
CN107579076B (en) Organic light emitting display device and method of manufacturing the same
US9287531B2 (en) Organic light-emitting display device and method of manufacturing the same
KR102652822B1 (en) Electroluminescent display device
US8558235B2 (en) Organic light emitting diode display and manufacturing method thereof
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
US9570529B2 (en) Organic light emitting diode display
US9293738B2 (en) Organic light-emitting display and method of manufacturing the same
KR102139677B1 (en) Flexible organic electroluminescent device and method for fabricating the same
WO2019012769A1 (en) Display device and method for producing display device
KR20110065717A (en) Method of manufacturing of the organic light emitting display device
US20140346445A1 (en) Organic light-emitting display device and method of manufacturing the same
US9911802B2 (en) Display device and method for manufacturing the same
US20200219423A1 (en) Flexible display device and method of manufacturing flexible display device
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
US9570526B2 (en) Organic light emitting display device and manufacturing method thereof
KR101212153B1 (en) Organic Electroluminescence Display Device Method For The Same
KR20160058297A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR20150021212A (en) Method for fabricating Organic Electroluminescence Device and the Organic Electroluminescence Device fabricated by the method
KR102317821B1 (en) Organic light emitting device
KR20110117355A (en) Top emission organic light emitting display device and method for fabricating the same
KR100739579B1 (en) Organic light emitting display and method of manufacturing the same
KR20210083944A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant