KR102310120B1 - 하드마스크 물질막의 형성 방법 - Google Patents

하드마스크 물질막의 형성 방법 Download PDF

Info

Publication number
KR102310120B1
KR102310120B1 KR1020150015579A KR20150015579A KR102310120B1 KR 102310120 B1 KR102310120 B1 KR 102310120B1 KR 1020150015579 A KR1020150015579 A KR 1020150015579A KR 20150015579 A KR20150015579 A KR 20150015579A KR 102310120 B1 KR102310120 B1 KR 102310120B1
Authority
KR
South Korea
Prior art keywords
region
hardmask material
material film
hardmask
forming
Prior art date
Application number
KR1020150015579A
Other languages
English (en)
Other versions
KR20160094220A (ko
Inventor
김명구
유내리
이원기
김현우
이송세
김민수
백재열
송현지
Original Assignee
삼성전자주식회사
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 삼성에스디아이 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150015579A priority Critical patent/KR102310120B1/ko
Priority to US15/010,018 priority patent/US9874812B2/en
Publication of KR20160094220A publication Critical patent/KR20160094220A/ko
Application granted granted Critical
Publication of KR102310120B1 publication Critical patent/KR102310120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 하드마스크 물질막의 형성 방법에 관한 것으로서, 보다 구체적으로는, 상대적으로 더 조밀한 토폴로지(topology) 패턴을 갖는 제 1 영역 및 상대적으로 덜 조밀한 토폴로지 패턴을 갖거나 토폴로지 패턴이 형성되어 있지 않은 제 2 영역을 포함하는 기판을 제공하는 단계; 상기 제 1 영역의 토폴로지 패턴들 사이를 채우면서 상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 1 하드마스크 물질막을 형성하는 단계; 상기 제 1 영역의 상기 토폴로지 패턴들 사이의 부분과 나머지 부분들 간의 용매 용해도가 달라지도록 상기 제 1 하드마스크 물질막을 열처리하는 단계; 상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 상기 제 1 하드마스크 물질막의 적어도 일부가 잔존하도록 상기 제 1 영역 및 상기 제 2 영역의 전면에 형성된 제 1 하드마스크 물질막을 제거하는 단계; 및 상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 2 하드마스크 물질막을 형성하는 단계를 포함하는 하드마스크 물질막의 형성 방법에 관한 것이다. 본 발명의 하드마스크 물질막 형성 방법을 이용하면 평탄도가 현저히 개선된 하드마스크 막을 추가 오염의 우려 없이 신속하게 얻을 수 있고 높은 정밀도를 갖는 소자를 제조할 수 있게 된다.

Description

하드마스크 물질막의 형성 방법 {Method of forming a hardmask material layer}
본 발명은 하드마스크 물질막의 형성 방법에 관한 것으로서, 보다 구체적으로는, 평탄도가 현저히 개선된 하드마스크 막을 추가 오염의 우려 없이 신속하게 얻을 수 있고 높은 정밀도를 갖는 소자를 제조할 수 있게 하는 하드마스크 물질막의 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 평면적으로 각 단위 셀이 차지하는 면적이 감소하게 되었다. 이와 같은 단위 셀 면적의 감소에 대응하여, 수 내지 수 십 nm 수준의 보다 작은 나노 스케일의 디자인 룰(design rule)이 적용되고, 이에 따라 패턴의 종횡비도 증가하고 있다. 그 결과 하드마스크 물질막의 두께가 일정하지 않고 상부 표면도 평탄하지 않게 되어 정밀한 노광 공정을 정확하게 수행하는 데 어려움이 있다.
본 발명이 이루고자 하는 과제는 평탄도가 현저히 개선된 하드마스크 막을 추가 오염의 우려 없이 신속하게 얻을 수 있고 높은 정밀도를 갖는 소자를 제조할 수 있게 하는 하드마스크 물질막의 형성 방법을 제공하는 것이다.
본 발명의 일 태양은, 상대적으로 더 조밀한 토폴로지(topology) 패턴을 갖는 제 1 영역 및 상대적으로 덜 조밀한 토폴로지 패턴을 갖거나 토폴로지 패턴이 형성되어 있지 않은 제 2 영역을 포함하는 기판을 제공하는 단계; 상기 제 1 영역의 토폴로지 패턴들 사이를 채우면서 상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 1 하드마스크 물질막을 형성하는 단계; 상기 제 1 영역의 상기 토폴로지 패턴들 사이의 부분과 나머지 부분들 간의 용매 용해도가 달라지도록 상기 제 1 하드마스크 물질막을 열처리하는 단계; 상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 상기 제 1 하드마스크 물질막의 적어도 일부가 잔존하도록 상기 제 1 영역 및 상기 제 2 영역의 전면에 형성된 제 1 하드마스크 물질막을 제거하는 단계; 및 상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 2 하드마스크 물질막을 형성하는 단계를 포함하는 하드마스크 물질막의 형성 방법을 제공한다.
상기 제 1 하드마스크 물질막을 열처리하는 단계에서, 열은 상기 기판을 통하여 상기 제 1 하드마스크 물질막으로 전달될 수 있다. 이 때, 상기 기판에 열을 가하는 열원은 상기 기판에 대하여 상기 제 1 하드마스크 물질막의 반대쪽에 위치할 수 있다.
상기 제 1 하드마스크 물질막을 열처리하는 단계는, 상기 제 1 영역의 더 조밀한 토폴로지 패턴 내의 상기 제 1 하드마스크 물질막이 경화되지만 그 외의 제 1 하드마스크 물질막은 경화되지 않은 상태에서 종료될 수 있다. 이 때, 상기 제 1 하드마스크 물질막을 열처리하는 단계가 종료되었을 때, 상기 제 1 영역의 더 조밀한 토폴로지 패턴 내의 상기 제 1 하드마스크 물질막의 일부분만이 경화되어 있을 수 있다. 특히, 상기 제 1 영역의 더 조밀한 토폴로지 패턴의 가장 깊은 쪽의 제 1 하드마스크 물질막의 일부만이 경화될 수 있다.
또한, 상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 잔존하는 상기 제 1 하드마스크 물질막은 상기 제 1 하드마스크 물질막의 경화된 부분일 수 있다. 이 때, 상기 제 2 하드마스크 물질막은 상기 토폴로지 패턴들 사이의 제 1 하드마스크 물질막의 경화된 부분 이외의 잔여 부분을 채울 수 있다.
또, 상기 제 1 하드마스크 물질막과 상기 제 2 하드마스크 물질막은 실질적으로 동일한 물질막일 수 있다.
또, 상기 제 1 영역의 토폴로지 패턴은 상기 기판의 표면에 대하여 수직 방향으로 연장되는 홀(hole) 패턴, 또는 라인 앤 스페이스(line and space) 패턴일 수 있다.
또, 제 1 영역과 제 2 영역에서의 제 2 하드마스크 물질막의 상부 표면의 레벨들이 실질적으로 서로 동일할 수 있다. 이 때, 상기 제 1 하드마스크 물질막을 열처리하는 단계 직전에 있어서, 상기 제 1 영역에서의 제 1 하드마스크 물질막의 레벨은 제 2 영역에서의 제 1 하드마스크 물질막의 레벨과 실질적으로 상이할 수 있다. 또, 상기 제 1 하드마스크 물질막을 열처리하는 단계 이전의 상기 제 1 하드마스크 물질막의 상부면의 평탄도에 비하여 상기 제 2 하드마스크 물질막의 상부면의 평탄도가 개선될 수 있다.
상기 하드마스크 물질막의 형성 방법은 상기 제 2 하드마스크 물질막을 형성하는 단계 이후에, 상기 제 2 하드마스크 물질막의 상부면에 포토레지스트 물질막을 형성하는 단계; 포토레지스트 패턴을 형성하기 위하여 포토리소그래피에 의하여 상기 포토레지스트 물질막을 패터닝하는 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 제 2 하드마스크 물질막을 패터닝하는 단계를 더 포함할 수 있다.
상기 하드마스크 물질막의 형성 방법은 상기 제 2 하드마스크 물질막을 형성하는 단계 이후에, 상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 상기 제 2 하드마스크 물질막의 적어도 일부분이 경화되도록 상기 제 2 하드마스크 물질막을 열처리하는 단계; 상기 제 2 하드마스크 물질막의 경화된 부분만 남도록 상기 제 2 하드마스크 물질막을 상기 제 1 영역 및 상기 제 2 영역으로부터 제거하는 단계; 및 상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 3 하드마스크 물질막을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 제 3 하드마스크 물질막은 상기 제 2 하드마스크 물질막과 실질적으로 동일한 물질막일 수 있다.
또, 상기 제 1 하드마스크 물질막은 스핀온 하드마스크(spin-on hardmask) 물질일 수 있다.
본 발명의 다른 태양은, 리세스(recess) 패턴을 갖는 제 1 영역 및 상기 제 1 영역의 상부면과 실질적으로 동일한 레벨을 갖는 평탄면을 갖는 제 2 영역을 포함하는 기판을 제공하는 단계; 상기 제 1 영역보다 상기 제 2 영역에서 더 높은 레벨의 자유 표면을 갖도록 상기 제 1 영역의 리세스 내부 및 상기 제 1 영역과 제 2 영역의 전면에 제 1 하드마스크 물질막을 형성하는 단계; 상기 제 1 영역의 리세스 내부의 제 1 하드마스크 물질막을 경화시키는 단계; 상기 제 1 영역과 제 2 영역의 전면에 형성된 제 1 하드마스크 물질막을 제거하는 단계; 상기 제 1 하드마스크 물질막을 형성할 때보다 상기 제 1 영역과 제 2 영역에서 자유 표면의 레벨 차이가 더 감소하도록 상기 제 1 영역과 제 2 영역의 전면에 제 2 하드마스크 물질막을 형성하는 단계를 포함할 수 있다.
이 때, 상기 제 1 하드마스크 물질막을 경화시키는 단계는 상기 리세스 내부의 제 1 하드마스크 물질막에 열을 가하는 단계를 포함할 수 있다. 또, 상기 제 1 하드마스크 물질막을 경화시키는 단계가 약 80 ℃ 내지 약 250 ℃의 온도에서 약 10초 내지 약 5 분 동안 수행될 수 있다.
또, 상기 제 1 하드마스크 물질막을 형성하는 단계는, 스핀 코팅에 의하여 상기 제 1 영역과 제 2 영역의 전면에 상기 제 1 하드마스크 물질막을 형성하는 단계를 포함할 수 있다.
또, 상기 제 1 영역과 제 2 영역의 전면에 형성된 제 1 하드마스크 물질막을 제거하는 단계 직후에, 상기 리세스 내부에는 경화된 상기 제 1 하드마스크 물질이 남을 수 있다. 이 때, 경화된 상기 제 1 하드마스크 물질의 상부면은 상기 제 1 영역의 상부면과 실질적으로 동일 평면을 이룰 수 있다.
상기 제 1 하드마스크 물질막을 제거하는 단계는, 상기 제 1 영역과 제 2 영역의 전면에 상기 제 1 하드마스크 물질막을 용해시킬 수 있는 용매를 도포하는 단계를 포함할 수 있다. 이 때, 상기 제 1 하드마스크 물질막을 용해시킬 수 있는 용매를 도포하는 단계는, 상기 제 1 하드마스크 물질막을 용해 및 제거하는 제 1 제거 단계; 및 표면에 잔류하는 제 1 하드마스크 물질막의 찌꺼기를 제거하는 제 2 제거단계를 포함할 수 있다. 또, 상기 제 1 제거 단계 및 제 2 제거가 상기 기판을 회전시키면서 수행되고, 상기 제 1 제거 단계에서의 회전속도보다 상기 제 2 제거 단계에서의 회전 속도가 더 클 수 있다. 또한, 상기 제 1 하드마스크 물질막을 용해시킬 수 있는 용매를 도포하는 단계는, 약 4초 내지 60초 동안 수행될 수 있다.
또, 제 2 하드마스크 물질막을 형성하는 단계의 직전의, 상기 리세스 내에 잔존하는 상기 제 1 하드마스크 물질막의 상부 표면은 오목한 곡면을 이룰 수 있다.
또, 상기 제 1 영역과 상기 제 2 영역의 제 2 하드마스크 물질막의 상부 표면의 레벨 차이는 50 옹스트롬(Å) 이내일 수 있다.
또, 상기 제 1 하드마스크 물질막을 형성하는 단계, 상기 제 1 하드마스크 물질막을 경화시키는 단계, 상기 제 1 하드마스크 물질막을 제거하는 단계, 및 상기 제 2 하드마스크 물질막을 형성하는 단계는 동일한 챔버 내에서 상기 기판을 챔버 외부로 반출하는 일 없이 수행될 수 있다.
또, 상기 제 1 하드마스크 물질막을 제거하는 단계는 상기 제 2 영역의 상기 평탄면이 노출될 때까지 수행될 수 있다.
본 발명의 일 태양은, 서로 상이한 토폴로지를 갖는 제 1 영역 및 제 2 영역을 포함하는 기판을 제공하는 단계; 상기 제 1 영역과 상기 제 2 영역 상에 제 1 하드마스크 물질막을 형성하는 단계; 상기 제 1 영역의 제 1 하드마스크 물질막만을 부분적으로 경화시키는 단계; 경화되지 않은 상기 제 1 하드마스크 물질막을 제거하는 단계; 및 상기 제 1 영역과 상기 제 2 영역 상에 제 2 하드마스크 물질막을 형성하는 단계를 포함하는 물질막 평탄도의 개선 방법을 제공한다.
이 때, 상기 제 1 하드마스크 물질막과 상기 제 2 하드마스크 물질막은 서로 동일한 물질막일 수 있다. 또, 상기 제 1 하드마스크 물질막의 상부면의 제 1 영역과 제 2 영역에서의 레벨 차이보다 상기 제 2 하드마스크 물질막의 상부면의 제 1 영역과 제 2 영역에서의 레벨 차이가 더 작을 수 있다.
본 발명의 하드마스크 물질막 형성 방법을 이용하면 평탄도가 현저히 개선된 하드마스크 막을 추가 오염의 우려 없이 신속하게 얻을 수 있고 높은 정밀도를 갖는 소자를 제조할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 하드마스크 물질막의 형성 방법을 나타낸 흐름도이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 하드마스크 물질막의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 3은 제 1 하드마스크 물질막의 부분적 경화를 설명하기 위한 참고 도면이다.
도 4는 본 발명의 다른 실시예에 따른 하드마스크 물질막의 형성 방법을 나타낸 흐름도이다.
도 5a 내지 도 5g는 본 발명의 다른 실시예에 따른 하드마스크 물질막의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 6a 및 도 6b는 각각 제 1 토폴로지 패턴 내에 경화되어 잔존하는 제 1 하드마스크 물질막의 양상들을 나타낸 측단면도들이다.
도 7a 내지 도 7i는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순서에 따라 나타낸 측단면도들이다.
도 8은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 시스템이다.
도 9는 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 메모리 카드이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 하드마스크 물질막의 형성 방법을 나타낸 흐름도이다. 도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 하드마스크 물질막의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 1 및 도 2a를 참조하면, 토폴로지 패턴을 갖는 기판(101)이 제공된다(S100).
상기 기판(101)은 반도체 기판으로 이루어질 수 있다. 일부 실시예들에서, 상기 기판(101)은 Si 또는 Ge과 같은 반도체로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 기판(101)은 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 상기 기판(101)은 SOI (silicon on insulator) 구조를 가질 수 있다. 상기 기판(101)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 상기 기판(101)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다.
또, 상기 기판(101)에는 트랜지스터나 다이오드와 같은 반도체 소자들이 형성되어 있을 수 있다. 또한 상기 기판(101)에는 다수의 배선들이 다층으로 배열되고 이들이 층간절연막에 의하여 전기적으로 분리되어 있을 수 있다.
선택적으로, 상기 기판(101)은 절연막 또는 도전막일 수 있다. 예를 들면, 상기 기판(101)은 금속, 합금, 금속 탄화물, 금속 질화물, 금속 산질화물, 금속 산탄화물, 반도체, 폴리실리콘, 산화물, 질화물, 산질화물, 탄화수소 화합물, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 기판(101)은 서로 상이한 토폴로지(topology)를 갖는 제 1 영역과 제 2 영역을 포함할 수 있다.
상기 제 1 영역에는 제 1 토폴로지 패턴(T1)이 형성되어 있을 수 있다. 상기 제 1 토폴로지 패턴(T1)은 규칙적으로 반복되는 패턴을 포함할 수 있다. 다른 일부 실시예들에서, 상기 제 1 토폴로지 패턴(T1)은 불규칙적인 패턴을 포함할 수 있다. 상기 제 1 토폴로지 패턴(T1)은, 예를 들면, 리세스(recess)를 갖는 패턴일 수 있다. 특히, 상기 제 1 토폴로지 패턴(T1)은, 예를 들면, 라인 앤 스페이스(line and space) 패턴 또는 홀(hole) 패턴일 수 있다. 상기 홀 패턴은 상기 기판(101)의 상부 표면(TS1, TS2)의 수직 방향으로 소정 깊이(H)까지 연장되는 홀들을 포함할 수 있다.
상기 제 2 영역에는 제 2 토폴로지 패턴(T2)이 형성되어 있을 수 있다. 상기 제 2 토폴로지 패턴(T2)은 규칙적으로 반복되는 패턴을 포함할 수 있다. 다른 일부 실시예들에서, 상기 제 2 토폴로지 패턴(T2)은 불규칙적인 패턴을 포함할 수 있다. 상기 제 2 토폴로지 패턴(T2)은, 예를 들면, 리세스를 갖는 패턴일 수 있다. 특히, 상기 제 2 토폴로지 패턴(T2)은, 예를 들면, 라인 앤 스페이스 패턴 또는 홀 패턴일 수 있다. 상기 홀 패턴은 상기 기판(101)의 상부 표면(TS1, TS2)의 수직 방향으로 소정 깊이까지 연장되는 홀들을 포함할 수 있다. 그러나, 본 발명은 여기에 한정되지 않는다.
선택적으로, 상기 제 2 영역에는 토폴로지 패턴이 형성되어 있지 않을 수 있다. 이 경우, 상기 제 2 영역은 평탄한 상부 표면(TS2)을 가질 수 있다.
상기 제 1 영역의 상부 표면(TS1)과 상기 제 2 영역의 상부 표면(TS2)은 서로 실질적으로 동일한 레벨을 가질 수 있다.
상기 제 2 영역에 제 2 토폴로지 패턴(T2)이 형성된 경우, 상기 제 1 영역에 형성된 제 1 토폴로지 패턴(T1)은 상기 제 2 영역에 형성된 제 2 토폴로지 패턴(T2)보다 더 조밀하게 형성되어 있을 수 있다. 여기서, 패턴이 '조밀하다'는 것은 패턴이 반복되는 주기가 더 짧거나 단위 면적당 형성된 패턴의 수가 더 많음을 의미한다. 즉, 도 2a에서 보는 바와 같이 제 1 영역의 제 1 토폴로지 패턴(T1)의 반복 주기가 제 2 영역의 제 2 토폴로지 패턴(T2)의 반복 주기보다 더 짧으며, 이를 통해 더 조밀함을 알 수 있다.
예를 들면, 상기 제 1 영역은 메모리 소자의 셀 영역이고 상기 제 2 영역은 메모리 소자의 코어/페리 영역일 수 있다. 그러나, 여기에 한정되는 것은 아니다.
도 1 및 도 2b를 참조하면, 상기 제 1 영역과 상기 제 2 영역의 전면에 제 1 하드마스크 물질막(110)을 형성한다(S200).
상기 제 1 하드마스크 물질막(110)은, 예를 들면, 딥 코팅(dip coating), 용액 캐스팅(solution casting), 또는 스핀 코팅(spin-coating) 공정을 이용하여 형성될 수 있다. 그러나, 여기에 한정되는 것은 아니다.
상기 제 1 하드마스크 물질막(110)은 에너지를 가함으로써 경화될 수 있고 경화되기 전에는 용매에 용이하게 용해되어 적절한 점도의 액상으로 존재하지만 경화된 후에는 소정의 내용매성 및 소정의 식각 특성을 갖는 물질일 수 있다. 나아가, 상기 제 1 하드마스크 물질막(110)은 산소의 존재 하에서 열을 가함으로써 용이하게 애슁(ashing)되어 제거 가능한 물질일 수 있다.
예를 들면, 상기 제 1 하드마스크 물질막(110)은 탄소계 물질일 수 있다. 예를 들면, 상기 제 1 하드마스크 물질막(110)은 방향족 반복 단위를 갖는 탄화수소 화합물일 수 있다. 예를 들면, 상기 제 1 하드마스크 물질막(110)은 소위 스핀-온 하드마스크(spin-on hardmask) 용액일 수 있으며, 모노머, 가교제 및 용매를 포함할 수 있다.
상기 모노머는, 예를 들면, 파이렌(pyrene) 유도체, 나프탈렌(naphthalene) 유도체, 안트라센(anthracene) 유도체, 페난트렌(phenanthrene) 유도체, 플루오렌(fluorene) 유도체, 프탈릭(phthalic) 무수물 유도체, 나프타센(naphthacene) 유도체, 플루오안트라센(fluoanthracene) 유도체, 테트라펜(tetraphene) 유도체, 페릴렌(perylene) 유도체, 크리센(chrysene) 유도체, 디벤조안트라센(dibenzoanthracene) 유도체, 펜타펜(pentaphene) 유도체, 코로넨(coronene) 유도체, 펜타센(pentacene) 유도체, 헥사센(hexacene) 유도체, 안탄트렌(antanthrene) 유도체, 오발렌(ovalene) 유도체, 피란트렌(pyranthrene) 유도체, 아세나프텐(acenaphthene) 유도체, 아세나프틸렌(acenaphthylene) 유도체, 플루오란텐(fluoranthene) 유도체, 플루오란텐(fluoranthene) 유도체, 및 트리페닐렌(triphenylene) 유도체로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.
상기 가교제는 이소시아네이트계 가교제, 과산화물계 가교제, 에폭시계 가교제, 및 아민계 가교제 중의 1종 이상일 수 있다.
이소시아네이트계 가교제에 관련된 화합물로는, 예를 들어 톨릴렌디이소시아네이트, 클로르페닐렌디이소시아네이트, 테트라메틸렌디이소시아네이트, 자일릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, 수소 첨가된 디페닐메탄디이소시아네이트 등의 이소시아네이트 모노머 및 이들 이소시아네이트 모노머를 트리메틸올프로판 등과 부가한 이소시아네이트 화합물이나 이소시아누레이트 화합물, 뷰렛형 화합물, 나아가서는 폴리에테르 폴리올이나 폴리에스테르 폴리올, 아크릴 폴리올, 폴리부타디엔 폴리올, 폴리이소프렌 폴리올 등 부가 반응시킨 우레탄 프레폴리머형의 이소시아네이트 등을 들 수 있다. 특히, 폴리이소시아네이트 화합물이고, 헥사메틸렌디이소시아네이트, 수소 첨가 자일릴렌디이소시아네이트 및 이소포론디이소시아네이트로 이루어지는 군에서 선택되는 1 종 또는 그것에서 유래하는 폴리이소시아네이트 화합물일 수 있다.
상기 과산화물계 가교제는, 예를 들어 디(2-에틸헥실)퍼옥시디카보네이트, 디(4-t-부틸시클로헥실)퍼옥시디카보네이트, 디-sec-부틸퍼옥시디카보네이트, t-부틸퍼옥시네오데카노에이트, t-헥실퍼옥시피발레이트, t-부틸퍼옥시피발레이트, 디라우로일퍼옥사이드, 디-n-옥타노일퍼옥사이드, 1,1,3,3-테트라메틸부틸퍼옥시-2-에틸헥사노에이트, 디(4-메틸벤조일)퍼옥사이드, 디벤조일퍼옥사이드, t-부틸퍼옥시이소부티레이트, 1,1-디(t-헥실퍼옥시)시클로헥산 등일 수 있다.
상기 에폭시계 가교제로서는, 예를 들어 N,N,N',N'-테트라글리시딜-m-크실렌디아민, 디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산, 1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 등일 수 있다
상기 아민계 가교제는, 예를 들면, 에틸렌디아민류 등 복수의 아미노기를 갖는 화합물을 이용할 수 있다. 에틸렌디아민류로서 구체적으로는, 에틸렌디아민, 1,2-디아미노프로판, 1,2-디아미노-2-메틸프로판, N-메틸에틸렌디아민, N-에틸에틸렌디아민, N-이소프로필에틸렌디아민, N-헥실에틸렌디아민, N-시클로헥실에틸렌디아민, N-옥틸에틸렌디아민, N-데실에틸렌디아민, N-도데실에틸렌디아민, N,N-디메틸에틸렌디아민, N,N-디에틸에틸렌디아민, N,N'-디에틸에틸렌디아민, N,N'-디이소프로필에틸렌디아민, N,N,N'-트리메틸에틸렌디아민, 디에틸렌트리아민, N-이소프로필디에틸렌트리아민, N-(2-아미노에틸)-1,3-프로판디아민, 트리에틸렌테트라민, N,N'-비스(3-아미노프로필)에틸렌디아민, N,N'-비스(2-아미노에틸)-1,3-프로판디아민, 트리스(2-아미노에틸)아민, 테트라에틸렌펜타민, 펜타에틸렌헥사민, 2-(2-아미노에틸아미노)에탄올, N,N'-비스(히드록시에틸)에틸렌디아민, N-(히드록시에틸)디에틸렌트리아민, N-(히드록시에틸)트리에틸렌테트라민, 피페라진, 1-(2-아미노에틸)피페라진, 4-(2-아미노에틸)모르폴린, 폴리에틸렌이민을 예시할 수 있다. 에틸렌디아민류 이외에 적용 가능한 디아민류, 폴리아민류로서 구체적으로는, 1,3-디아미노프로판, 1,4-디아미노부탄, 1,3-디아미노펜탄, 1,5-디아미노펜탄, 2,2-디메틸-1,3-프로판디아민, 헥사메틸렌디아민, 2-메틸-1,5-디아미노프로판, 1,7-디아미노헵탄, 1,8-디아미노옥탄, 2,2,4-트리메틸-1,6-헥산디아민, 2,4,4-트리메틸-1,6-헥산디아민, 1,9-디아미노노난, 1,10-디아미노데칸, 1,12-디아미노도데칸, N-메틸-1,3-프로판디아민, N-에틸-1,3-프로판디아민, N-이소프로필-1,3-프로판디아민, N,N-디메틸-1,3-프로판디아민, N,N'-디메틸-1,3-프로판디아민, N,N'-디에틸-1,3-프로판디아민, N,N'-디이소프로필-1,3-프로판디아민, N,N,N'-트리메틸-1,3-프로판디아민, 2-부틸-2-에틸-1,5-펜탄디아민, N,N'-디메틸-1,6-헥산디아민, 3,3'-디아미노-N-메틸디프로필아민, N-(3-아미노프로필)-1,3-프로판디아민, 스페르미딘, 비스(헥사메틸렌)트리아민, N,N',N''-트리메틸비스(헥사메틸렌)트리아민, 4-아미노메틸-1,8-옥탄디아민, N,N'-비스(3-아미노프로필)-1,3-프로판디아민, 스페르민, 4,4'-메틸렌비스(시클로헥실아민), 1,2-디아미노시클로헥산, 1,4-디아미노시클로헥산, 1,3-시클로헥산비스(메틸아민), 1,4-시클로헥산비스(메틸아민), 1,2-비스(아미노에톡시)에탄, 4,9-디옥사-1,12-도데칸디아민, 4,7,10-트리옥사-1,13-트리데칸디아민, 1,3-디아미노히드록시프로판, 4,4'-메틸렌디피페리딘, 4-(아미노메틸)피페리딘, 3-(4-아미노부틸)피페리딘, 폴리알릴아민을 예시할 수 있지만, 본 발명이 이들에 한정되는 것은 아니다.
상기 용매는 프로필렌글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate, PGMEA), 프로필렌글리콜 모노메틸 에테르(propylene glycol monomethyl ether, PGME), 프로필렌글리콜 프로필 에테르(propylene glycol propyl ether, PGPE), 시클로헥사논, N-메틸-2-피롤리돈(N-methyl-2-pyrrolidone, NMP), γ-부티로락톤(γ-butyrolactone, GBL), 2-히드록시 이소부티르산 메틸에스테르(2-hydroxyisobutyric acid methylester, HBM), 디메틸설폭사이드(dimethyl sulfoxide, DMSO), 및 에틸 락테이트(ethyl lactate, EL)로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.
상기 제 1 하드마스크 물질막(110)은 상기 모노머, 가교제 및 용매가 혼합된 용액일 수 있으나, 여기에 한정되는 것은 아니다.
상기 제 1 하드마스크 물질막(110)을 상기 제 1 영역 및 상기 제 2 영역 상에 형성하면, 상기 제 1 하드마스크 물질막(110)은 제 1 토폴로지 패턴(T1)들 사이의 리세스 내부를 충진하게 된다. 이러한 제 1 하드마스크 물질막(110)의 충전은 상기 제 1 토폴로지 패턴(T1)들 사이의 간격이 협소한 데 따라 발생한 모세관 현상에 의한 것일 수 있다.
상기 제 1 하드마스크 물질막(110)이 형성된 후에, 상기 제 1 하드마스크 물질막(110)의 상부 표면은 상기 기판(101)의 모든 지점에서 동일한 레벨을 가지지 않을 수 있다. 즉, 상기 제 1 영역에서의 제 1 하드마스크 물질막(110)의 상부 표면이 갖는 레벨(L1)과 상기 제 2 영역에서의 제 1 하드마스크 물질막(110)의 상부 표면이 갖는 레벨(L2)이 서로 상이할 수 있다.
보다 구체적으로, 상기 제 1 하드마스크 물질막(110)의 상부 표면은 상기 제 2 영역에서보다 상기 제 1 영역에서 더 낮은 레벨을 가질 수 있다. 이와 같이 상기 제 1 하드마스크 물질막(110)의 상부 표면이 일정하지 않은 레벨을 갖는 원인들의 하나는 그 하부에 형성된 패턴들의 밀집된 정도일 수 있다.
도 2b에 나타낸 상태에서 상기 제 1 하드마스크 물질막(110)을 경화시키고 포토리소그래피에 의하여 이를 패터닝하는 경우, 상기 제 1 하드마스크 물질막(110)의 상부 표면의 레벨 차이(L2-L1)으로 인해 노광(exposure)이 불량하게 수행될 수 있다.
도 1 및 도 2c를 참조하면, 상기 제 1 하드마스크 물질막(110)을 일부 경화시킬 수 있다(S300). 특히, 조밀한 제 1 토폴로지 패턴(T1) 내부의 제 1 하드마스크 물질막(110)이 부분적으로 경화되도록 경화 조건을 조절할 수 있다.
상기 제 1 하드마스크 물질막(110)은 에너지가 가해짐으로써 경화될 수 있는데, 특히 열에너지가 가해짐으로써 탄화수소 모노머들이 중합됨으로써 경화될 수 있다. 도 3은 제 1 하드마스크 물질막(110)의 부분적 경화를 설명하기 위한 참고 도면이다.
도 3을 참조하면, 열처리를 수행하기 위하여 챔버의 하방으로부터 기판(101)에 열에너지가 가해질 수 있다. 예를 들면, 상기 열처리를 위한 열원은 상기 기판(101)이 재치되는 스테이지 또는 척(chuck) 내에 제공될 수 있다. 상기 열원에서 발생한 열은 상기 스테이지 또는 척을 통하여 기판(101)에 그의 하부면을 통하여 전달된 후, 상부 방향으로 전도에 의하여 전달될 수 있다. 즉, 상기 기판(101)에 열을 가하는 열원은 상기 기판(101)에 대하여 상기 제 1 하드마스크 물질막(110)의 반대쪽에 위치할 수 있다.
제 1 토폴로지 패턴(T1)이 형성되어 있지 않은 영역에서는 기판(101)의 상부 표면(TS1)을 향하여 열이 일정한 등온 프로파일을 가지며 전달된다. 상기 기판(101)의 상부 표면(TS1)까지 전달된 열은 상기 상부 표면(TS1) 위에 형성된 제 1 하드마스크 물질막(110)에 전달되며, 상기 제 1 하드마스크 물질막(110)의 자유 표면(FS)까지 전달된 후 대기(atmosphere)로 열이 전달될 수 있다.
한편, 제 1 토폴로지 패턴(T1)의 근방, 예를 들면, 도 3에 도시된 바와 같은 콘택홀(CH)의 근방에서는 콘택홀(CH)의 중심을 향하여 열이 전달된다. 상기 콘택홀(CH)의 중심을 향하여 전달된 열은 계속하여 콘택홀(CH) 내에 축적되고, 제 1 하드마스크 물질막(110)의 중합을 위한 에너지로 사용될 수 있다. 때문에, 상기 콘택홀(CH) 내에서는 상기 상부 표면(TS1)의 상부에 선행하여 상기 제 1 하드마스크 물질막(110)이 경화될 수 있다.
나아가, 상기 자유 표면(FS) 상부의 대기의 온도가 다소 높다고 하더라도, 상기 대기와 제 1 하드마스크 물질막(110) 사이의 열전달 계수(heat transfer coefficient)에 비하여 상기 기판(101)과 제 1 하드마스크 물질막(110) 사이의 열전달 계수가 현저히 더 크기 때문에 대기로부터 제 1 하드마스크 물질막(110)에 전달되는 열전달 속도에 비하여 상기 기판(101)으로부터 제 1 하드마스크 물질막(110)에 전달되는 열전달 속도가 현저히 더 크다. 따라서, 상기 상부 표면(TS1)의 상부의 제 1 하드마스크 물질막(110)보다 상기 콘택홀(CH) 내의 제 1 하드마스크 물질막(110)에서의 에너지 빌드업(build-up)이 훨씬 더 빠르게 되고, 중합에 따른 경화도 먼저 일어나게 된다.
다시 도 2c를 참조하면, 제 1 토폴로지 패턴(T1) 내의 제 1 하드마스크 물질막(112)은 경화되어 고체 상태가 된 반면, 상기 제 1 영역의 상부 표면(TS1)과 제 2 영역의 상부 표면(TS2) 위에 존재하는 제 1 하드마스크 물질막(110)은 아직 미경화 상태를 유지할 수 있다. 다시 말해, 상기 상부 표면(TS1, TS2) 위의 제 1 하드마스크 물질막(110)은 액체 상태를 유지할 수도 있고, 또는 미약하게 중합되어 약간의 점도 상승이 수반될 수도 있다. 또한, 상기 제 2 토폴로지 패턴(T2)의 치수와 형태에 따라 국소적으로(locally) 제 1 하드마스크 물질막(110)이 경화될 수 있다.
액체 상태의 제 1 하드마스크 물질막(110)은 용매에 의하여 용이하게 제거 가능하지만 경화된 제 1 하드마스크 물질막(112)은 용매에 의하여 잘 제거되지 않는다. 즉, 경화된 제 1 하드마스크 물질막(112)은 경화되지 않은 제 1 하드마스크 물질막(110)과 비교하여 용매에 대한 용해도에 있어서 차이가 있다.
이와 같이 경화의 정도 또는 용매에 대한 용해도 차이가 발생하도록 하는 열처리 조건은 약간의 시행 착오법을 통하여 경험적으로 결정될 수 있다. 예를 들면, 상기 열처리는 약 80 ℃ 내지 약 250 ℃의 온도에서 약 10초 내지 약 5 분 동안 수행될 수 있다. 또는, 상기 열처리는 약 120 ℃ 내지 약 160 ℃의 온도에서 약 15초 내지 약 1 분 동안 수행될 수 있다. 그러나, 상기 열처리 조건은 토폴로지 패턴의 구체적인 치수(dimension)와 조밀도, 제 1 하드마스크 물질막의 물질, 기판의 물질 등에 따라 달라질 수 있다.
만일, 이와 같이 경험적으로 결정된 온도보다 더 높은 온도에서 및/또는 경험적으로 결정된 시간보다 더 긴 시간동안 열처리가 수행되면, 상기 상부 표면(TS1, TS2) 위의 제 1 하드마스크 물질막(110)도 경화될 수 있기 때문에 그 전에 경화 공정을 중단시킬 수 있다.
도 1 및 도 2d를 참조하면, 상기 제 1 영역과 상기 제 2 영역에서 경화되지 않은 제 1 하드마스크 물질막(110)을 제거할 수 있다(S400).
경화되지 않은 상기 제 1 하드마스크 물질막(110)을 제거하기 위하여 용매를 이용하여 린스 공정을 수행할 수 있다. 린스를 위한 상기 용매는, 예를 들면, 프로필렌글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate, PGMEA), 에틸에톡시 프로피오네이트(ethyl ethoxypropionate, EEP), 메틸 히드록시이소부티레이트(methyl hydroxyisobutyrate, HBM), 프로필렌글리콜 모노메틸 에테르(propylene glycol monomethyl ether, PGME), 프로필렌글리콜 프로필 에테르(propylene glycol propyl ether, PGPE), 시클로헥사논, N-메틸-2-피롤리돈(N-methyl-2-pyrrolidone, NMP), γ-부티로락톤(γ-butyrolactone, GBL), 2-히드록시 이소부티르산 메틸에스테르(2-hydroxyisobutyric acid methylester, HBM), 디메틸설폭사이드(dimethyl sulfoxide, DMSO), 및 에틸 락테이트(ethyl lactate, EL)로 구성되는 군으로부터 선택되는 1종 이상일 수 있다.
상기 용매는 양성자성(protic) 용매와 비양성자성(aprotic) 용매의 적절한 조합으로 이루어질 수 있다. 일 실시예에서, 상기 용매는 비양성자성 용매인 에틸에톡시 프로피오네이트 및 γ-부티로락톤, 그리고 양성자성 용매인 에틸 락테이트의 혼합물일 수 있다. 다른 실시예에서, 상기 용매는 비양성자성 용매인 프로필렌글리콜 모노메틸 에테르 아세테이트(PGMEA), 그리고 양성자성 용매인 에틸락테이트 및 메틸 히드록시이소부티레이트(HBM)의 혼합물일 수 있다. 그러나 여기에 한정되는 것은 아니다.
경화되지 않은 제 1 하드마스크 물질막(110)을 상기 용매로 제거하기 위하여, 상기 기판(101)을 회전시키면서 상기 경화되지 않은 제 1 하드마스크 물질막(110) 위에 용매를 공급할 수 있다. 이 때, 상기 용매는 원심력에 의하여 기판(101)의 반지름 방향으로 이동하면서 상기 경화되지 않은 제 1 하드마스크 물질막(110)을 용해시켜 제거할 수 있다. 다시 말해, 상기 용매는 상기 제 1 영역과 상기 제 2 영역의 전면을 통하여 이동하면서 상기 경화되지 않은 제 1 하드마스크 물질막(110)을 제거할 수 있다. 상기 용매는, 예를 들면, 약 4초 내지 약 60초 동안 기판(101)의 상부 표면으로 공급될 수 있다.
상기 린스 공정은 상기 제 2 영역의 평탄한 상부 표면(TS2)이 노출될 때까지 수행될 수 있다. 따라서, 제 2 토폴로지 패턴(T2) 내에 존재하던 제 1 하드마스크 물질막(110)까지 반드시 모두 제거되지는 않을 수 있다. 일 실시예에서 제 2 토폴로지 패턴(T2) 내에 존재하던 제 1 하드마스크 물질막(110)이 모두 제거될 수 있다. 다른 실시예에서 제 2 토폴로지 패턴(T2) 내에 제 1 하드마스크 물질막(110)이 일부 잔존하는 상태에서 린스 공정이 종료될 수 있다.
한편, 상기 린스 공정은 2단계로 수행될 수 있다. 즉, 상기 기판(101)을 제 1 회전속도로 회전시키면서 용매로 상기 제 1 하드마스크 물질막(110)을 용해 및 제거하는 제 1 제거 단계 및 상기 기판(101)을 제 2 회전속도로 회전시키면서 상기 기판(101)의 표면에 잔류하는 제 1 하드마스크 물질막(110)의 찌꺼기를 제거하는 제 2 제거단계를 포함할 수 있다. 이 때, 상기 제 1 회전 속도보다 상기 제 2 회전 속도가 더 빠를 수 있다. 예를 들면, 상기 제 1 회전 속도는 수백 RPM(revolution per minute)이고 상기 제 2 회전 속도는 약 1000 내지 2000 RPM일 수 있다.
이와 같이 린스 공정이 2단계로 수행되면 상부 표면(TS1, TS2)의 불필요한 제 1 하드마스크 물질막(110)이 모두 제거될 수 있기 때문에 추후에 보다 우수한 평탄도가 얻어질 수 있다.
이와 같이 경화되지 않은 제 1 하드마스크 물질막(110)을 제거한 후에도 상기 제 1 토폴로지 패턴(T1) 내의 경화된 제 1 하드마스크 물질막(112)은 제거되지 않고 잔존할 수 있다.
도 1 및 도 2e를 참조하면, 상기 제 1 영역과 상기 제 2 영역의 전면을 덮도록 제 2 하드마스크 물질막(120)을 형성할 수 있다. 상기 제 1 토폴로지 패턴(T1)이 경화된 제 1 하드마스크 물질막(112)에 의하여 매립되어 있기 때문에 상기 제 1 영역과 상기 제 2 영역에서의 제 2 하드마스크 물질막(120)의 레벨 차이는 없거나 현저하게 감소하게 된다.
예를 들면, 상기 제 1 영역과 상기 제 2 영역 사이에서의 상기 제 2 하드마스크 물질막(120)의 레벨 차이는 약 50 옹스트롬(Å) 이내일 수 있으며, 이는 추후에 진행되는 포토리소그래피의 노광 공정에서 광학적으로 무시할만한 수준일 수 있다.
상기 제 2 하드마스크 물질막(120)은 상기 제 1 하드마스크 물질막(110)과 실질적으로 동일한 물질막일 수 있다. 이 경우, 베이킹을 통한 상기 제 2 하드마스크 물질막(120)의 경화 후에 상기 제 2 하드마스크 물질막(122)(도 2f 참조)과 경화된 상기 제 1 하드마스크 물질막(112) 사이의 계면이 식별되지 않을 수 있다.
다른 실시예에서, 상기 제 2 하드마스크 물질막(120)은 상기 제 1 하드마스크 물질막(110)과 상이한 물질막일 수 있다. 이 경우 상기 제 1 하드마스크 물질막(110)은 부분적인 경화에 보다 유리한 물질을 선택하고, 상기 제 2 하드마스크 물질막(120)은 식각 선택비와 같은 하드마스크로서의 특성이 더 우수한 물질이 선택될 수 있다.
도 2f를 참조하면, 상기 제 2 하드마스크 물질막(120)을 경화시켜 경화된 제 2 하드마스크 물질막(122)을 얻는다. 경화된 상기 제 2 하드마스크 물질막(122)을 얻기 위하여 상기 제 2 하드마스크 물질막(120)에 에너지를 가할 수 있다. 상기 에너지는 광에너지일 수도 있고 열에너지일 수도 있다.
경화된 상기 제 2 하드마스크 물질막(122) 위에는 실리콘 산질화막(130)이 형성될 수 있다. 상기 실리콘 산질화막(130)은 자신의 하부에 위치하는 제 2 하드마스크 물질막(122)으로 패턴을 전사하는 하드마스크로서의 역할도 수행하고, 또한 자신의 상부에 위치하는 반사 방지막(140)을 도와 노광 시에 반사방지막으로서의 역할도 수행한다.
상기 실리콘 산질화막(130)은, 예를 들면, 스핀 코팅에 의하여 형성될 수 있으며, 대략 20 nm 내지 100 nm의 두께로 형성될 수 있다. 또한, 용매를 제거하기 위하여 약 200℃ 내지 250℃의 온도에서 경화될 수 있다.
상기 실리콘 산질화막(130) 위에는 반사 방지막(140)이 형성된다.
상기 반사 방지막(140)은 후속의 노광 공정시 빛의 전반사 (total reflection)를 방지할 수 있다. 상기 반사 방지막(140)을 구성하는 재료는 통상의 포토리소그래피 공정에 사용되는 것이라면 어느 것이라도 사용될 수 있다. 일부 실시예들에서, 상기 반사 방지막(140)은 KrF 엑시머 레이저용, ArF 엑시머 레이저용, 또는 다른 임의의 광원용 유기 ARC (anti-reflective coating) 재료로 이루어질 수 있다. 상기 반사 방지막(140)은 드라이 (dry) 리소그래피 공정에 사용되는 ARC 재료, 또는 함침 (immersion) 리소그래피 공정에 사용되는 ARC 재료로 이루어질 수 있다. 예를 들면, 상기 반사 방지막(140)은 상품명 "NCA" 시리즈 및 "NCST" 시리즈 (Nissan Chemical Industries, Ltd. 제품), 상품명 "XP" 시리즈 (Rohm and Haas Electronic Materials (RHEM) 제품), 및 상품명 "SNSA" 시리즈 (ShinEtsu Chemical Co. 제품) 중에서 선택되는 적어도 하나의 유기 ARC 재료로 이루어질 수 있다.
일부 실시예들에서, 상기 반사 방지막(140)은 무기 반사방지막 또는 유기 반사방지막일 수 있다. 무기 반사방지막은, 예를 들면, 티탄, 이산화티탄, 질화티탄, 산화크롬, 카본, 실리콘 질화물, 실리콘 산질화물, 비정질 실리콘, 또는 이들의 조합으로 이루어질 수 있다. 유기 반사방지막은, 예를 들면, JP1995-69611B(JP-H07-69611B)에 기재된 디페닐아민 유도체와 포름알데히드 변성 멜라민 수지의 축합물, 알칼리 가용성 수지, 및 광흡수제로 형성되는 것; US5294680A에 기재된 말레산 무수물 코폴리머와 디아민형 광흡수제의 반응물; JP1994-118631A(JP-H06-118631A)에 기재된 수지 바인더 및 메틸올멜라민계 열가교제를 함유하는 것; JP1994-118656A(JP-H06-118656A)에 기재된 동일 분자내에 카르복실산기, 에폭시기, 및 흡광기를 갖는 아크릴 수지형 반사방지막; JP1996-87115A(JP-H08-87115A)에 기재된 메틸올멜라민 및 벤조페논계 광흡수제로 형성되는 것; 및 JP1996-179509A(JP-H08-179509A)에 기재된 폴리비닐알콜 수지에 저분자 광흡수제를 첨가한 것 등을 들 수 있다. 또는, 상기 유기 반사방지막으로서, Brewer Science, Inc. 제작의 DUV30 시리즈 및 DUV-40 시리즈, 및 Shipley Co., Ltd. 제작의 AR-2, AR-3, 및 AR-5 등의 시판의 유기 반사방지막도 사용할 수 있다.
상기 실리콘 산질화막 (140) 위에 포토레지스트 패턴(150)이 형성될 수 있다. 상기 포토레지스트 패턴(150)을 형성하기 위하여, 상기 반사 방지막(140) 위에 감광성 폴리머, 잠재적 산 (potential acid), 용매 등을 포함하는 포토레지스트 조성물을 코팅하여 포토레지스트막을 형성한 후 노광 및 현상 공정을 거칠 수 있다. 상기 포토레지스트 조성물의 코팅을 위하여 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 딥 코팅(deep coating) 등을 이용할 수 있다.
상기 포토레지스트 패턴(150)은 포지티브형 포토레지스트 재료로 이루어질 수 있다. 상기 포토레지스트 패턴(150)은 산의 작용에 의해 극성이 증가하는 폴리머를 포함할 수 있다. 예를 들면, 상기 포토레지스트 패턴(150)은 산 분해성 보호기 (acid-labile protecting group)를 포함하는 폴리머와, 잠재적 산을 포함하는 화학증폭형 포토레지스트로 이루어질 수 있다.
일부 실시예들에서, 상기 포토레지스트막은 KrF 엑시머 레이저(248 nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, F2 엑시머 레이저(157nm)용 레지스트, 또는 극자외선(extreme ultraviolet, EUV)(13.5 nm)용 레지스트로 이루어질 수 있다.
예를 들면, 상기 포토레지스트 패턴(150)은 (메트)아크릴레이트계 폴리머로 이루어질 수 있다. 상기 (메트)아크릴레이트계 폴리머는 지방족 (메트)아크릴레이트계 폴리머일 수 있으며, 예를 들면, 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리(t-부틸메타크릴레이트)(poly(t-butylmethacrylate)), 폴리(메타크릴산)(poly(methacrylic acid)), 폴리(노보닐메타크릴레이트)(poly(norbornylmethacrylate)), 상기 (메트)아크릴레이트계 폴리머들의 반복단위들의 이원 또는 삼원 공중합체, 또는 이들의 조합으로 이루어질 수 있다. 또한, 상기 예시된 폴리머들은 다양한 종류의 산 분해성 보호기로 치환된 구조를 가질 수 있다. 상기 산 분해성 보호기는 제3 부톡시카르보닐(tert-butoxycarbonyl, t-BOC), 이소노르보닐, 2-메틸-2-아다만틸, 2-에틸-2-아다만틸, 3-테트라히드로푸라닐 (3-tetrahydrofuranyl), 3-옥소디클로헥실 (3-oxocyclohexyl), γ-부틸락톤-3-일 (γ-butyllactone-3-yl), 메발로닉락톤 (mavaloniclactone), γ-부티로락톤-2-일 (γ-butyrolactone-2-yl), 3-메틸-γ부티로락톤-3-일 (3-methyl-γ-butyrolactone-3-yl), 2-테트라히드로피라닐 (2-tetrahydropyranyl), 2-테트라히드로푸라닐 (2-tetrahydrofuranyl), 2,3-프로필렌카르보네이트-1-일 (2,3-propylenecarbonate-1-yl), 1-메톡시에틸 (1-methoxyethyl), 1-에톡시에틸 (1-ethoxyethyl), 1-(2-메톡시에톡시)에틸 (1-(2-methoxyethoxy)ethyl), 1-(2-아세톡시에톡시)에틸 (1-(2-acetoxyethoxy)ethyl), t-부톡시카르보닐메틸 (t-buthoxycarbonylmethyl), 메톡시메틸 (methoxymethyl), 에톡시메틸 (ethoxymethyl), 트리메톡시실릴 (trimethoxysilyl) 및 트리에톡시실릴 (triethoxysilyl)로 이루어지는 군에서 선택될 수 있으나, 이에 한정되는 것은 아니다.
일부 실시예들에서, 상기 잠재적 산은 PAG (photoacid generator), TAG (thermoacid generator), 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 상기 PAG는 EUV 광 (1 ∼ 31 nm), F2 엑시머 레이저 (157 nm), ArF 엑시머 레이저 (193 nm), 및 KrF 엑시머 레이저 (248 nm) 중에서 선택되는 어느 하나의 광에 노광되면 산을 발생시키는 물질로 이루어질 수 있다. 상기 PAG는 오늄염, 할로겐 화합물, 니트로벤질 에스테르류, 알킬술포네이트류, 디아조나프토퀴논류, 이미노술포네이트류, 디술폰류, 디아조메탄류, 술포닐옥시케톤류 등으로 이루어질 수 있다.
상기 포토레지스트 패턴(150)을 형성하기 위하여, 우선 포토레지스트 조성물을 반사방지막(140)상에 코팅한 후, 약 90 ℃ 내지 120 ℃의 온도에서 약 30 초 내지 약 5 분 동안 가열하는 소프트 베이크 (soft bake) 공정을 행할 수 있다.
이어서, 상기 포토레지스트 막의 일부를 노광하여, 비노광 영역과, 산(acids)이 포함된 노광 영역을 포함하는 노광된 포토레지스트 막을 형성한다.
상기 노광은 EUV 광, F2 엑시머 레이저(157nm), ArF 엑시머 레이저(193nm), 또는 KrF 엑시머 레이저(248 nm)를 이용하여 행해질 수 있다. 상기 포토레지스트 막으로부터 미세 패턴, 예를 들면 수십 nm 수준의 폭을 가지는 복수의 라인 앤드 스페이스 패턴을 형성하고자 하는 경우, EUV 광을 이용하는 EUV 리소그래피 공정을 이용할 수 있다. EUV 리소그래피 공정에서, X 선 영역 또는 진공 자외선 영역의 파장의 광선, 예를 들면 약 10 ∼ 20 ㎚, 특히 13.5 ㎚ ㅁ 0.3 ㎚의 광선을 이용할 수 있다. EUV 광을 이용하여 노광하는 경우, 반사형 포토마스크와 미러들을 포함하는 반사 광학계를 이용할 수 있다. 상기 포토레지스트 막의 노광 결과, 상기 노광된 포토레지스트 막의 노광 영역에는 PAG 및/또는 TAG로부터 발생된 산(acids)이 존재한다.
상기 노광된 포토레지스트 막에 대하여 PEB (post exposure baking) 공정을 행한다. 상기 PEB 공정에 의해 상기 노광 영역 내에서 산들이 노광 영역의 바닥면까지 확산될 수 있다. 일부 실시예들에서, 상기 PEB 공정은 약 70 ℃ 내지 약 150 ℃의 온도에서 약 30 초 내지 약 120 초 동안 수행될 수 있다.
그런 다음, 노광된 상기 포토레지스트 막을 현상하여 포토레지스트 패턴(150)을 형성한다. 상기 현상 공정을 행하기 위하여 알칼리성 수용액을 사용할 수 있다. 예를 들면, 상기 현상 공정을 행하기 위하여 약 2.38 중량%의 TMAH (tetramethylammonium hydroxide) 수용액을 사용할 수 있다.
도 2g를 참조하면, 상기 포토레지스트 패턴(150)을 식각 마스크로 하여 상기 반사 방지막(140)을 패터닝할 수 있다. 반사 방지막(140)으로서 유기계 반사 방지막을 사용하는 경우, O2를 식각제로 이용하는 애슁 공정을 수행함으로써 노출된 부분의 반사 방지막(140)을 제거하는 패터닝이 가능하다.
상기 반사 방지막(140)을 패터닝한 후, 상기 반사 방지막 패턴(140a)을 식각 마스크로 하여 상기 실리콘 산질화막(130)을 패터닝할 수 있다. 상기 실리콘 산질화막(130)을 패터닝하기 위하여, 예를 들면, 메인 식각 가스로서 CxFy 가스 또는 CHxFy 가스를 사용할 수 있다(여기서 x 및 y는 각각 1 내지 10의 정수). 또는, 상기 메인 식각 가스에 O2 가스 및 Ar 중에서 선택되는 적어도 하나의 가스를 혼합하여 사용할 수 있다. CxFy 가스로서 예를 들면 C3F6, C4F6, C4F8, 또는 C5F8을 사용할 수 있다. CHxFy 가스로서 예를 들면 CHF3 또는 CH2F2를 사용할 수 있다. 여기서, 상기 식각 가스에 첨가되는 O2는 식각 공정 중에 발생되는 폴리머 부산물을 제거하는 역할과, CxFy 식각 가스를 분해시키는 역할을 한다. 또한, 상기 식각 가스에 첨가되는 Ar은 캐리어 가스로 이용되며, 또한 이온 충돌 (ion bombarding)이 이루어지도록 하는 역할을 한다. 상기 실리콘 산질화막(130)을 식각하는 데 있어서, 식각 챔버 내에서 상기 예시된 식각 가스들 중에서 선택되는 식각 가스의 플라즈마를 발생시켜 상기 플라즈마 분위기에서 식각을 행할 수 있다. 또는, 경우에 따라 상기 식각 챔버 내에서 플라즈마를 발생시키지 않음으로써 이온 에너지가 없는 상태로 상기 선택된 식각 가스 분위기에서 식각을 행할 수도 있다. 예를 들면, 상기 실리콘 산질화막(130)을 식각하기 위하여 C4F6, CHF3, O2, 및 Ar의 혼합 가스를 식각 가스로 사용할 수 있다. 이 경우, C4F6 : CHF3 : O2 : Ar의 부피비가 약 1 : 6 : 2 : 14로 되도록 각각의 가스를 공급하면서 약 30 mT의 압력하에서 플라즈마 방식의 건식 식각 공정을 수 초 내지 수 십 초 동안 행할 수 있다.
도 2h를 참조하면, 상기 포토레지스트 패턴(150) 및 반사 방지막(140a)을 제거하고 상기 실리콘 산질화막(130a)을 식각 마스크로 하여 상기 제 2 하드마스크 물질막(122)을 패터닝하여 하드마스크(124)를 얻을 수 있다. 상기 제 2 하드마스크 물질막(122)은 유기계 반사 방지막을 사용하는 경우와 마찬가지로, O2를 식각제로 이용하는 애슁 공정을 수행함으로써 노출된 부분의 패터닝이 가능하다.
도 4는 본 발명의 다른 실시예에 따른 하드마스크 물질막의 형성 방법을 나타낸 흐름도이다. 도 5a 내지 도 5g는 본 발명의 다른 실시예에 따른 하드마스크 물질막의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
우선 도 4를 참조하면, 제 1 영역 및 제 2 영역을 포함하는 기판(101)을 제공하고(S100), 상기 제 1 영역과 상기 제 2 영역에 제 1 하드마스크 물질막(110)을 형성할 수 있다(S200). 제 1 영역에는 리세스를 갖는 제 1 토폴로지 패턴(T1)이 형성되어 있을 수 있으며, 제 2 영역은 평탄면을 포함할 수 있다. 또한, 상기 제 1 하드마스크 물질막(110)은 상기 제 1 영역에서보다 상기 제 2 영역에서 더 높은 레벨의 자유 표면을 갖도록 형성될 수 있다.
이상은 도 1과 도 2a 및 도 2b를 참조하여 상세하게 설명하였으므로, 여기서는 추가적인 설명을 생략한다.
도 4 및 도 5a를 참조하면, 상기 제 1 영역의 제 1 하드마스크 물질막(110)을 부분적으로 경화시킨다(S300).
도 2c에 나타낸 실시예에서는 상기 제 1 하드마스크 물질막(110)이 제 1 토폴로지 패턴(T1)의 내부 전체에 걸쳐 경화되지만, 도 5a에 나타낸 실시예에서는 상기 제 1 하드마스크 물질막(110)은 제 1 토폴로지 패턴(T1)의 내부 일부에 걸쳐서만 경화될 수 있다. 도 5a에서 보는 바와 같이, 상기 제 1 토폴로지 패턴(T1) 내의 제 1 하드마스크 물질막(110)의 일부분만이 경화될 수 있다. 특히, 상기 제 1 토폴로지 패턴(T1)의 가장 깊은 쪽의 제 1 하드마스크 물질막(110)의 일부분만이 경화될 수 있다.
그 결과 경화된 제 1 하드마스크 물질막(112a)은 상기 제 1 토폴로지 패턴(T1)의 하부에 위치할 수 있다. 상기 제 1 토폴로지 패턴(T1)이 홀인 경우, 경화된 제 1 하드마스크 물질막(112a)은 상기 홀의 바닥 쪽에 위치할 수 있다.
또한, 상기 제 1 하드마스크 물질막(110)의 제 1 영역에서의 자유 표면의 레벨(L1)과 제 2 영역에서의 자유 표면의 레벨(L2)은 차이가 있을 수 있으며, 두 레벨의 차이(L2-L1)는 수백 옹스트롬일 수 있다. 이러한 레벨의 차이는 추후에 수행되는 포토리소그래피 공정에서 광학적으로 노광이 불량하게 수행되는 원인이 될 수 있다.
도 4 및 도 5b를 참조하면, 제 1 영역과 제 2 영역으로부터 경화되지 않은 제 1 하드마스크 물질막(110)을 제거할 수 있다(S400). 상기 경화되지 않은 제 1 하드마스크 물질막(110)은 린스됨으로써 상기 제 1 영역 및 상기 제 2 영역으로부터 제거될 수 있다. 경화되지 않은 제 1 하드마스크 물질막(110)은 용매에 의하여 제거될 수 있으며, 이에 관하여는 도 2d를 참조하여 상세하게 설명하였으므로 여기서는 구체적인 설명을 생략한다.
이 때, 경화된 제 1 하드마스크 물질막(112a)은 상기 제 1 토폴로지 패턴(T1)의 내부에 잔존할 수 있다.
경화되지 않은 제 1 하드마스크 물질막(110)은 도 2d를 참조하여 설명한 바와 같이 기판의 회전 속도를 달리하면서 2단계로 수행될 수 있으며, 앞서 상세하게 설명하였으므로 여기서는 추가적인 설명을 생략한다.
도 4 및 도 5c를 참조하면, 상기 제 1 영역과 제 2 영역에 제 2 하드마스크 물질막(120)을 형성할 수 있다. 상기 제 2 하드마스크 물질막(120)은 상기 제 1 하드마스크 물질막(110)과 실질적으로 동일한 물질일 수 있다. 다른 실시예에서, 상기 제 2 하드마스크 물질막(120)은 상기 제 1 하드마스크 물질막(110)과 상이한 물질일 수 있다.
상기 제 2 하드마스크 물질막(120)은, 예를 들면, 딥 코팅(dip coating), 용액 캐스팅(solution casting), 또는 스핀 코팅(spin-coating) 공정을 이용하여 형성될 수 있다. 그러나, 여기에 한정되는 것은 아니다.
상기 제 2 하드마스크 물질막(120)을 상기 제 1 영역 및 상기 제 2 영역 상에 형성하면, 상기 제 2 하드마스크 물질막(120)은 제 1 토폴로지 패턴(T1)들 사이의, 경화된 제 1 하드마스크 물질막(112a)에 의하여 채워지지 않은 공간을 충진하게 된다. 특정한 이론에 의하여 한정되는 것은 아니지만, 이러한 제 2 하드마스크 물질막(120)의 충전은 상기 제 1 토폴로지 패턴(T1)들 사이의 간격이 협소한 데 따라 발생한 모세관 현상에 의한 것일 수 있다.
이와 같이 상기 제 2 하드마스크 물질막(120)이 상기 제 1 토폴로지 패턴(T1)들 사이의 잔여 공간을 매립하게 됨에 따라 여전히 상기 제 2 하드마스크 물질막(120)의 상부 표면에는 다소간의 레벨 차이가 존재할 수 있다. 보다 구체적으로, 제 1 영역에서의 제 2 하드마스크 물질막(120)의 자유 표면의 레벨(L3)와 제 2 영역에서의 제 2 하드마스크 물질막(120)의 자유 표면의 레벨(L4) 사이에는 여전히 노광의 원활한 수행에 방해가 될 수 있는 레벨 차이(L4-L3)가 존재할 수 있다.
상기 레벨 차이(L4-L3)는 도 5a를 참조하여 설명한 레벨 차이(L2-L1)보다는 더 작을 수 있다.
도 4 및 도 5d를 참조하면, 제 1 영역의 제 2 하드마스크 물질막(120)을 부분적으로 경화시킬 수 있다(S600). 특히 제 2 하드마스크 물질막(120)은 제 1 토폴로지 패턴(T1) 내의 부분이 경화될 수 있다.
경화된 제 2 하드마스크 물질막(122a)은 경화된 제 1 하드마스크 물질막(112a)과 직접 접촉하도록 형성될 수 있다.
상기 제 2 하드마스크 물질막(120)을 부분적으로 경화시키기 위하여 상기 제 2 하드마스크 물질막(120)에 에너지를 가할 수 있다. 일 실시예에서, 상기 에너지는 열 에너지일 수 있다. 상기 열 에너지는 상기 기판(101)의 하부로부터 상기 기판(101)을 통하여 상기 제 2 하드마스크 물질막(120)으로 전달될 수 있다. 이에 관하여는 도 2c 및 도 3을 참조하여 상세하게 설명하였으므로 여기서는 추가적인 설명을 생략한다.
도 4 및 도 5e를 참조하면, 상기 제 1 영역 및 제 2 영역으로부터 아직 경화되지 않은 제 2 하드마스크 물질막(120)을 제거한다(S700).
경화되지 않은 제 2 하드마스크 물질막(120)의 제거 방법은 경화되지 않은 제 1 하드마스크 물질막(110)의 제거 방법과 동일하게 수행될 수 있다. 이에 관하여는 도 5b를 참조하여 상세하게 설명하였으므로 여기서는 추가적인 설명을 생략한다.
경화되지 않은 제 2 하드마스크 물질막(120)을 제거하면 경화된 제 2 하드마스크 물질막(122a)이 표면에 노출될 수 있다. 상기 경화된 제 2 하드마스크 물질막(122a)의 상부 표면은 상기 기판(101)의 상부 표면(TS1, TS2)과 실질적으로 동일한 평면을 가질 수 있다. 하지만, 다른 실시예에서, 상기 경화된 제 2 하드마스크 물질막(122a)의 상부 표면은 상기 기판(101)의 상부 표면(TS1, TS2) 위로 약간 돌출될 수 있다. 또 다른 실시예에서, 상기 경화된 제 2 하드마스크 물질막(122a)의 상부 표면은 상기 기판(101)의 상부 표면(TS1, TS2)보다 하방으로 약간 리세스될 수 있다.
도 4 및 도 5f를 참조하면, 상기 제 1 영역과 제 2 영역에 제 3 하드마스크 물질막(125)을 형성한다.
상기 제 3 하드마스크 물질막(125)은 상기 제 1 하드마스크 물질막(110) 및/또는 상기 제 2 하드마스크 물질막(120)과 실질적으로 동일한 물질막일 수 있다. 일 실시예에서, 상기 제 3 하드마스크 물질막(125)은 상기 제 1 하드마스크 물질막(110) 및 상기 제 2 하드마스크 물질막(120)과 상이한 물질막일 수 있다.
상기 제 3 하드마스크 물질막(125)을 형성하기 직전에는 경화된 하드마스크 물질막들(112a, 122a)에 의하여 제 1 토폴로지 패턴(T1)이 매립되어 있기 때문에, 제 3 하드마스크 물질막(125)을 형성하였을 때 제 1 토폴로지 패턴(T1) 부근에서 제 3 하드마스크 물질막(125)의 자유 표면이 아래로 처지는 현상은 현저히 줄어들거나 예방될 수 있다. 그렇기 때문에, 제 1 영역과 제 2 영역에 있어서의 상기 제 3 하드마스크 물질막(125)의 상부 표면의 레벨 차이는 현저히 감소하거나 실질적으로 제거될 수 있으며, 매우 평탄한 상부 표면을 얻을 수 있다.
도 5a 내지 도 5f를 참조하여 설명한 이상의 공정은 기판(101)을 챔버 외부로 반출함이 없이 동일한 챔버 내에서 시종 수행될 수 있다. 이 경우, 기판(101)의 반출이 최대한 제한되므로 불필요한 오염을 최소화할 수 있고, 챔버간 이동 시간이 절약되어 생산성이 향상될 수 있다.
도 5g를 참조하면, 상기 제 3 하드마스크 물질막(125)을 경화하여, 경화된 제 3 하드마스크 물질막(127)을 얻을 수 있다.
앞서 도 2f를 참조하여 설명한 바와 같이, 상기 경화된 제 3 하드마스크 물질막(127) 위에 실리콘 산질화막(130) 및 반사 방지막(140)이 형성될 수 있다. 또한 상기 반사 방지막(140) 위에는 포토레지스트 패턴(150)이 형성될 수 있다.
통상의 기술자는 상기 포토레지스트 패턴(150)의 패턴이 경화된 제 3 하드마스크 물질막(127)까지 전사됨으로써 하드마스크 패턴이 얻어질 수 있음을 이해할 것이다. 또한 통상의 기술자는 패턴이 전사된 하드마스크 패턴을 이용하여 상기 기판(101)을 식각할 수 있음도 이해할 것이다.
도 6a와 도 6b는 각각 제 1 토폴로지 패턴 내에 경화되어 잔존하는 제 1 하드마스크 물질막의 양상들을 나타낸 측단면도들이다.
도 6a를 참조하면, 기판(101)에 형성된 리세스 형상의 제 1 토폴로지 패턴(T1) 내에 경화된 제 1 하드마스크 물질막(112b)이 남아 있다. 특히, 상기 제 1 하드마스크 물질막(112b)의 상부면은 상기 제 1 토폴로지 패턴(T1)의 내부를 향하여 오목하게 형성될 수 있다.
도 6b를 참조하면, 기판(101)에 형성된 리세스 형상의 제 1 토폴로지 패턴(T1) 내에 경화된 제 1 하드마스크 물질막(112c)이 남아 있다. 특히, 상기 제 1 하드마스크 물질막(112c)의 상부면은 상기 제 1 토폴로지 패턴(T1)의 외부를 향하여 볼록하게 형성될 수 있다. 뿐만 아니라, 상기 제 1 하드마스크 물질막(112c)은 상기 제 1 토폴로지 패턴(T1) 입구 근처의 상기 상부 표면(TS1)을 일부 덮도록 잔존할 수 있다.
상기 제 1 하드마스크 물질막의 상부 표면은 상기 제 1 영역의 상부 표면(TS1)과 실질적으로 동일 평면을 이룰 수도 있지만, 도 6a 및 도 6b에 도시된 바와 같이 오목하거나 볼록하게 형성될 수도 있다. 이와 같이 제 1 하드마스크 물질막의 상부 표면을 오목하거나 볼록하게 만들기 위한 제조 조건은 간단한 반복 실험을 통하여 결정될 수 있다.
도 7a 내지 도 7i는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순서에 따라 나타낸 측단면도들이다.
도 7a를 참조하면, 제 1 영역과 제 2 영역을 포함하는 반도체 기판(202)이 구비된다. 제 2 영역에 형성되는 반도체 소자는 제 1 영역에 형성되는 반도체 소자에 비해 게이트에 더욱 높은 전압이 인가된다. 예를 들어, 플래시 메모리 소자의 경우 제 1 영역은 메모리 셀이 형성되는 메모리 셀 영역이고, 제 2 영역은 이러한 메모리 셀을 구동하기 위한 주변 회로, 특히 고전압 소자(HVN)가 형성되는 주변 회로 영역이다. 제 2 영역에 형성되는 고전압 소자는 제 1 영역에 형성되는 반도체 소자에 비해 게이트의 폭이 넓게 형성되며 소자 분리 영역의 폭 또한 넓게 형성된다.
반도체 기판(202) 상에는 스크린 산화막(screen oxide)을 형성한다. 그리고, 반도체 기판(202)에 대해 웰 이온 주입 공정과 문턱 전압 이온 주입 공정을 실시한다. 웰 이온 주입 공정은 반도체 기판(202)에 웰 영역을 형성하기 위해 실시하고, 문턱 전압 이온 주입 공정은 트랜지스터와 같은 반도체 소자의 문턱 전압을 조절하기 위해 실시한다. 이때, 스크린 산화막은 웰 이온 주입 공정 또는 문턱 전압 이온 주입 공정시 반도체 기판(202)의 표면이 손상되는 것을 방지한다.
이어서, 스크린 산화막을 제거한 뒤 반도체 기판(202) 상에 게이트 절연막(204)을 형성한다. 게이트 절연막(204)은 산화막으로 형성한다. 예를 들어 플래시 메모리 소자의 제조 공정의 경우 제 1 영역에 형성되는 게이트 절연막(204)은 플래시 메모리 소자의 터널 절연막일 수 있다. 터널 절연막은 F/N 터널링(Fowler/Nordheim tunneling) 현상을 통해 전자를 통과시킬 수 있다. 한편, 도면에는 도시되지 않았지만, 제 2 영역에 형성되는 게이트 절연막(204)은 제 1 영역에 형성되는 게이트 절연막(204)에 비해 두껍게 형성될 수 있다.
게이트 절연막(204) 상에는 게이트 도전막(206)을 형성한다. 게이트 도전막(206)은 폴리실리콘막으로 형성한다. 예를 들어 플래시 메모리 소자의 제조 공정의 경우 게이트 도전막(206)은 플래시 메모리 소자의 플로팅 게이트용 도전막일 수 있다. 이 경우 게이트 도전막(206)은 전하를 저장하거나 방출할 수 있다. 따라서, 프로그램 동작시 반도체 기판(202)의 채널 영역의 전자가 게이트 절연막(204)을 통과하여 게이트 도전막(206)으로 축적될 수 있고 소거 동작시 게이트 도전막(206)에 저장된 전하가 게이트 절연막(204)을 통과하여 반도체 기판(202)으로 방출될 수 있다.
게이트 도전막(206) 상에는 게이트 식각 공정에서 사용되는 하드마스크막(208)을 형성한다. 하드마스크막(208)은 게이트 도전막(206)과 식각 선택비가 다른 물질막, 예를 들면 질화막으로 형성할 수 있다. 이때, 게이트 도전막(206)과 하드마스크막(208) 사이에는 산화막으로 형성된 버퍼막이 추가로 형성될 수 있다.
하드마스크막(208) 상에는 제 1 포토 레지스트막(210)을 형성한다. 제 1 포토 레지스트막(210)으로서 제2 영역의 소자 분리 영역 폭에 비해 미세한 폭을 갖는 제1 영역의 소자 분리 영역을 한정하는데 적합하도록 ArF 용 포토 레지스트막이 이용될 수 있다.
도 7b를 참조하면, 제 1 포토레지스트막(210)에 대해 노광 및 현상 공정을 실시하여 제 1 포토레지스트 패턴(210a)을 형성한다. 제 1 포토레지스트 패턴(210a)은 제 1 영역의 소자 분리 영역 상부 및 제 2 영역의 소자 분리 영역 상부가 오픈되도록 형성한다. 특히, 제 2 영역의 소자 분리 영역 상부가 오픈되는 폭은 제 2 영역의 소자 분리 영역의 폭보다 좁게 형성될 수 있다.
도 7c을 참조하면, 제 1 포토레지스트 패턴(210a)을 이용한 식각 공정으로 제 1 영역 및 제 2 영역의 소자 분리 영역 상부에 형성된 하드마스크막(208)을 식각할 수 있다. 계속하여, 상기 하드마스크막(208)을 이용하여 게이트 도전막(206), 게이트 절연막(204)을 식각함으로써 패턴을 형성하고 반도체 기판(202)의 일부를 식각하여 트렌치를 형성한다. 이로써, 제 1 영역에는 소자 분리 영역 상부가 식각되어 트렌치가 형성되면서 게이트 패턴이 형성되고 제 2 영역에는 소자 분리 영역의 상부 일부가 식각되어 소자 분리 영역의 폭보다 좁은 제 1 트렌치(T1)가 형성된다.
제 1 포토레지스트 패턴(210a)은 하드마스크막(208)을 식각한 직후에 제거될 수도 있고, 반도체 기판(202)의 일부까지 식각하여 제 1 트렌치(T1)를 형성한 후 제거될 수도 있다. 제 1 포토레지스트 패턴(210a)은 통상의 포토레지스트 스트립(strip) 공정으로 제거할 수 있다.
또한 하드마스크막(208)도 제거될 수 있다. 상기 하드마스크막(208)은, 예를 들면, 애슁(ashing) 공정에 의하여 제거될 수 있다.
도 7d를 참조하면, 제 1 영역과 제 2 영역의 전면에 하드마스크 물질막(212)을 형성한다. 상기 하드마스크 물질막(212)은, 예를 들면, 스핀 코팅으로 형성할 수 있다. 이 때, 상기 제 1 영역과 제 2 영역에서의 하드마스크 물질막(212)의 상부 표면은 평탄하지 않을 수 있다. 예를 들면, 제 1 영역과 제 2 영역에서의 하드마스크 물질막(212)의 상부 표면의 레벨 차이(ΔH)는 수백 옹스트롬 정도가 될 수 있다.
도 7e를 참조하면, 제 1 영역의 소자 분리 영역 내의 하드마스크 물질막(212)을 선택적으로 경화시킨 후, 경화되지 않은 하드마스크 물질막(212)은 린스하여 제거될 수 있다. 제 2 영역에도 리세스가 있지만 제 1 영역에서만큼 조밀하지 않아 제 2 영역에 있는 리세스 내부에서는 하드마스크 물질막(212)이 일어나지 않거나 미약하게만 일어날 수 있다. 그 결과 경화되지 않은 하드마스크 물질막(212)의 린스 단계에서 제 2 영역의 리세스 내부도 깨끗하게 세정될 수 있다.
또한 경화된 하드마스크 막(212a)은 제 1 영역의 소자 분리 영역을 메운 채 남게 된다.
도 7f를 참조하면, 제 1 영역과 제 2 영역의 상부에 하드마스크 물질막을 다시 도포한다. 상기 하드마스크 물질막은, 예를 들면, 스핀 코팅에 의하여 형성될 수 있다. 제 1 영역의 소자 분리 영역이 하드마스크 막(212a)에 의하여 매립되었기 때문에 상기 하드마스크 물질막은 제 1 영역과 제 2 영역에 있어서 상부면의 평탄도가 개선된다. 따라서, 하드마스크 물질막에 대하여 포토리소그래피로 정밀하게 패터닝하는 것이 가능하다.
그런 다음, 상기 하드마스크 물질막을 경화하여 하드마스크 막(222)을 얻는다.
도 7g를 참조하면, 하드마스크 막(222) 상에 제 2 포토레지스트막을 형성한다. 제 2 포토레지스트막은 제 1 영역의 소자 분리 영역에 비해 폭이 넓은 제 2 영역의 소자 분리 영역을 한정하는 데 적합하도록 KrF용 포토레지스트막으로 형성될 수 있다.
또한, 제 2 포토레지스트 막에 대해 노광 및 식각 공정을 실시하여 제 2 포토레지스트 패턴(220)을 형성한다. 제 2 포토레지스트 패턴(220)은 제 2 영역의 소자 분리 영역 상부만 오픈되도록 형성하며, 이를 통해 제 1 트렌치(T1)의 상부도 노출된다.
도 7h를 참조하면, 제 2 포토레지스트 패턴(220)을 식각 마스크로 이용하여 상기 하드마스크 막(222)을 패터닝함으로써 하드마스크 패턴(222a)을 형성할 수 있다.
도 7i를 참조하면, 하드마스크 패턴(222a)을 이용한 식각 공정으로서, 제 2 영역의 소자 분리 영역 상의 게이트 도전막(206), 게이트 절연막(204)을 식각하여 패턴을 형성하고 반도체 기판(202)의 일부를 식각하여 제 2 트렌치(T2)를 형성한다. 제 2 트렌치(T2)의 상부 폭은 제 1 트렌치(T1)의 폭보다 넓게 형성되며, 소자 분리 영역의 폭과 대응하도록 형성될 수 있다. 이때, 제 2 트렌치(T2)의 하부에는 제 1 트렌치(T1)가 더욱 식각된 리세스(R)가 형성될 수 있다.
리세스(R)는 인접한 고전압 소자의 채널 영역 사이의 거리를 리세스(R)의 깊이 및 제 2 트렌치(T2)의 폭만큼 증가시키기 때문에, 고전압 소자에서 누설 전류가 발생하는 것을 방지할 수 있다.
도 8은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 시스템(1000)이다.
시스템(1000)은 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)를 포함한다. 상기 시스템(1000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 제어기(1010)는 시스템(1000)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(1020)는 시스템(1000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1000)은 입/출력 장치(1020)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1020)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다.
기억 장치(1030)는 제어기(1010)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(1010)에서 처리된 데이터를 저장할 수 있다. 상기 기억 장치(1030)는 본 발명의 기술적 사상에 의한 실시예들에 따른 물질막 형성 방법 또는 집적회로 소자의 제조 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 기억 장치(1030)는 도 2a 내지 도 2h, 또는 도 5a 내지 도 5g를 참조하여 설명한 물질막 형성 방법들 중 어느 하나, 또는 도 7a 내지 도 7i를 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
인터페이스(1040)는 상기 시스템(1000)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)는 버스(1050)를 통해 서로 통신할 수 있다. 상기 시스템(1000)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk; SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 9는 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 메모리 카드(1100)이다.
메모리 카드(1100)는 기억 장치(1110) 및 메모리 제어기(1120)를 포함한다.
기억 장치(1110)는 데이터를 저장할 수 있다. 일부 실시예들에서, 상기 기억 장치(1110)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 가질 수 있다. 기억 장치(1110)는 본 발명의 기술적 사상에 의한 실시예들에 따른 물질막 형성 방법 또는 집적회로 소자의 제조 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 기억 장치(1110)는 도 2a 내지 도 2h, 또는 도 5a 내지 도 5g를 참조하여 설명한 물질막 형성 방법들 중 어느 하나, 또는 도 7a 내지 도 7i를 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
메모리 제어기(1120)는 호스트(1130)의 읽기/쓰기 요청에 응답하여 상기 기억 장치(1110)에 저장된 데이터를 읽거나, 기억 장치(1110)의 데이터를 저장할 수 있다. 메모리 제어기(1120)는 본 발명의 기술적 사상에 의한 실시예들에 따른 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 메모리 제어기(1120)는 도 2a 내지 도 2h, 또는 도 5a 내지 도 5g를 참조하여 설명한 물질막 형성 방법들 중 어느 하나, 또는 도 7a 내지 도 7i를 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명은 반도체 산업에 유용하게 이용될 수 있다.
101, 202: 기판 110, 120, 125: 하드마스크 물질막
112, 112a, 112b, 112c, 122, 122a, 127: 경화된 하드마스크 물질막
130: 산질화막 140: 반사방지막
150: 포토레지스트 패턴 204: 게이트 절연막
206: 게이트 도전막 208, 212a, 222: 하드마스크 막
210: 포토레지스트 막 210a, 220: 포토레지스트 패턴
212: 하드마스크 물질막

Claims (20)

  1. 상대적으로 더 조밀한 토폴로지(topology) 패턴을 갖는 제 1 영역 및 상대적으로 덜 조밀한 토폴로지 패턴을 갖거나 토폴로지 패턴이 형성되어 있지 않은 제 2 영역을 포함하는 기판을 제공하는 단계;
    상기 제 1 영역의 토폴로지 패턴들 사이를 채우면서 상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 1 하드마스크 물질막을 형성하는 단계;
    상기 제 1 영역의 상기 토폴로지 패턴들 사이의 부분과 나머지 부분들 간의 용매 용해도가 달라지도록 상기 제 1 하드마스크 물질막을 열처리하는 단계;
    상기 제 1 하드마스크 물질막을 열처리하는 단계 이후에 상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 상기 제 1 하드마스크 물질막의 적어도 일부가 잔존하도록 상기 제 1 영역 및 상기 제 2 영역의 전면에 형성된 제 1 하드마스크 물질막을 용매로 린스하여 제거하는 단계; 및
    상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 2 하드마스크 물질막을 형성하는 단계;
    를 포함하는 하드마스크 물질막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 하드마스크 물질막을 열처리하는 단계에서, 열이 상기 기판을 통하여 상기 제 1 하드마스크 물질막으로 전달되는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 1 하드마스크 물질막을 열처리하는 단계에서, 상기 기판에 열을 가하는 열원이 상기 기판에 대하여 상기 제 1 하드마스크 물질막의 반대쪽에 위치하는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  4. 제 3 항에 있어서,
    상기 제 1 하드마스크 물질막을 열처리하는 단계는, 상기 제 1 영역의 더 조밀한 토폴로지 패턴 내의 상기 제 1 하드마스크 물질막이 경화되지만 그 외의 제 1 하드마스크 물질막은 경화되지 않은 상태에서 종료되는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 1 하드마스크 물질막을 열처리하는 단계가 종료되었을 때, 상기 제 1 영역의 더 조밀한 토폴로지 패턴 내의 상기 제 1 하드마스크 물질막의 일부분만이 경화된 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  6. 제 5 항에 있어서,
    상기 제 1 영역의 더 조밀한 토폴로지 패턴의 가장 깊은 쪽의 제 1 하드마스크 물질막의 일부만이 경화된 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  7. 제 4 항에 있어서,
    상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 잔존하는 상기 제 1 하드마스크 물질막이 상기 제 1 하드마스크 물질막의 경화된 부분인 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 제 2 하드마스크 물질막이 상기 토폴로지 패턴들 사이의 제 1 하드마스크 물질막의 경화된 부분 이외의 잔여 부분을 채우는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 2 하드마스크 물질막이 열처리 전의 상기 제 1 하드마스크 물질막과 동일한 물질막인 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  10. 제 1 항에 있어서,
    제 1 영역과 제 2 영역에서의 제 2 하드마스크 물질막의 상부 표면의 레벨들의 차이가 50 옹스트롬(Å) 이하인 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  11. 제 10 항에 있어서,
    상기 제 1 하드마스크 물질막을 열처리하는 단계 이전의 상기 제 1 하드마스크 물질막의 상부면의 평탄도에 비하여 상기 제 2 하드마스크 물질막의 상부면의 평탄도가 개선되는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  12. 제 1 항에 있어서,
    상기 제 2 하드마스크 물질막을 형성하는 단계 이후에,
    상기 제 2 하드마스크 물질막의 상부면에 포토레지스트 물질막을 형성하는 단계;
    포토레지스트 패턴을 형성하기 위하여 포토리소그래피에 의하여 상기 포토레지스트 물질막을 패터닝하는 단계; 및
    상기 포토레지스트 패턴을 식각 마스크로 하여 상기 제 2 하드마스크 물질막을 패터닝하는 단계;
    를 더 포함하는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  13. 제 1 항에 있어서,
    상기 제 2 하드마스크 물질막을 형성하는 단계 이후에,
    상기 제 1 영역의 상기 토폴로지 패턴들 사이에서 상기 제 2 하드마스크 물질막의 적어도 일부분이 경화되도록 상기 제 2 하드마스크 물질막을 열처리하는 단계;
    상기 제 2 하드마스크 물질막의 경화된 부분만 남도록 상기 제 2 하드마스크 물질막을 상기 제 1 영역 및 상기 제 2 영역으로부터 제거하는 단계; 및
    상기 제 1 영역 및 상기 제 2 영역의 전면을 덮도록 제 3 하드마스크 물질막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  14. 제 13 항에 있어서.
    상기 제 3 하드마스크 물질막이 경화되기 전의 상기 제 2 하드마스크 물질막과 동일한 물질막인 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  15. 리세스(recess) 패턴을 갖는 제 1 영역 및 상기 제 1 영역의 상부면과 동일한 레벨을 갖는 평탄면을 갖는 제 2 영역을 포함하는 기판을 제공하는 단계;
    상기 제 1 영역보다 상기 제 2 영역에서 더 높은 레벨의 자유 표면을 갖도록 상기 제 1 영역의 리세스 내부 및 상기 제 1 영역과 제 2 영역의 전면에 제 1 하드마스크 물질막을 형성하는 단계;
    상기 제 1 영역의 리세스 내부의 제 1 하드마스크 물질막을 경화시키는 단계;
    상기 제 1 하드마스크 물질막을 경화시키는 단계 이후에 상기 제 1 영역과 제 2 영역의 전면에 형성되고 경화되지 않은 제 1 하드마스크 물질막을 용매로 린스하여 제거하는 단계; 및
    상기 제 1 하드마스크 물질막을 형성할 때보다 상기 제 1 영역과 제 2 영역에서 자유 표면의 레벨 차이가 더 감소하도록 상기 제 1 영역과 제 2 영역의 전면에 제 2 하드마스크 물질막을 형성하는 단계;
    를 포함하는 하드마스크 물질막의 형성 방법.
  16. 제 15 항에 있어서,
    상기 제 1 하드마스크 물질막을 경화시키는 단계가 상기 리세스 내부의 제 1 하드마스크 물질막에 열을 가하는 단계를 포함하는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  17. 제 15 항에 있어서,
    상기 제 1 하드마스크 물질막을 형성하는 단계가, 스핀 코팅에 의하여 상기 제 1 영역과 제 2 영역의 전면에 상기 제 1 하드마스크 물질막을 형성하는 단계를 포함하는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  18. 제 15 항에 있어서,
    상기 제 1 영역과 제 2 영역의 전면에 형성된 제 1 하드마스크 물질막을 제거하는 단계 직후에, 상기 리세스 내부에는 경화된 상기 제 1 하드마스크 물질이 잔존하는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  19. 제 15 항에 있어서,
    상기 제 1 하드마스크 물질막을 형성하는 단계, 상기 제 1 하드마스크 물질막을 경화시키는 단계, 상기 제 1 하드마스크 물질막을 제거하는 단계, 및 상기 제 2 하드마스크 물질막을 형성하는 단계가 동일한 챔버 내에서 상기 기판을 챔버 외부로 반출하는 일 없이 수행되는 것을 특징으로 하는 하드마스크 물질막의 형성 방법.
  20. 서로 상이한 토폴로지를 갖는 제 1 영역 및 제 2 영역을 포함하는 기판을 제공하는 단계;
    상기 제 1 영역과 상기 제 2 영역 상에 제 1 하드마스크 물질막을 형성하는 단계;
    상기 제 1 영역의 제 1 하드마스크 물질막만을 부분적으로 경화시키는 단계;
    상기 경화시키는 단계 이후에, 경화되지 않은 상기 제 1 하드마스크 물질막을 용매로 린스하여 제거하는 단계; 및
    상기 제 1 영역과 상기 제 2 영역 상에 제 2 하드마스크 물질막을 형성하는 단계;
    를 포함하는 물질막 평탄도의 개선 방법.
KR1020150015579A 2015-01-30 2015-01-30 하드마스크 물질막의 형성 방법 KR102310120B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150015579A KR102310120B1 (ko) 2015-01-30 2015-01-30 하드마스크 물질막의 형성 방법
US15/010,018 US9874812B2 (en) 2015-01-30 2016-01-29 Methods of forming hardmask material film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150015579A KR102310120B1 (ko) 2015-01-30 2015-01-30 하드마스크 물질막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20160094220A KR20160094220A (ko) 2016-08-09
KR102310120B1 true KR102310120B1 (ko) 2021-10-08

Family

ID=56554676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150015579A KR102310120B1 (ko) 2015-01-30 2015-01-30 하드마스크 물질막의 형성 방법

Country Status (2)

Country Link
US (1) US9874812B2 (ko)
KR (1) KR102310120B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180058993A (ko) * 2016-11-25 2018-06-04 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102590366B1 (ko) * 2019-01-18 2023-10-17 동우 화인켐 주식회사 하드마스크용 조성물
US11572619B2 (en) * 2019-04-16 2023-02-07 Applied Materials, Inc. Method of thin film deposition in trenches

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090124076A1 (en) * 2007-11-12 2009-05-14 Yukiteru Matsui Method of manufacturing semiconductor device
US20130078578A1 (en) 2010-03-31 2013-03-28 Hoya Corporation Resist developer, method for forming a resist pattern and method for manufacturing a mold
US20150008212A1 (en) * 2011-12-30 2015-01-08 Yoo-Jeong Choi Monomer for hardmask composition, hardmask composition including monomer, and pattern forming method using hardmask composition

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249629A (ja) 1994-03-11 1995-09-26 Nippon Steel Corp 半導体素子の製造方法
JP3331795B2 (ja) 1994-09-06 2002-10-07 ソニー株式会社 段差基体の平坦化方法
KR20030059872A (ko) * 2002-01-03 2003-07-12 삼성전자주식회사 금속 또는 금속산화물 미세 패턴의 제조방법
JP2003209167A (ja) 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
US7455955B2 (en) 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
KR101189397B1 (ko) 2003-10-15 2012-10-11 브레우어 사이언스 인코포레이션 비아-퍼스트 듀얼 다마신 적용예에서 사용되는 현상제에 용해성인 물질 및 상기 물질 사용 방법
KR20090000983A (ko) 2007-06-29 2009-01-08 주식회사 하이닉스반도체 반도체 메모리 소자의 형성 방법
KR20090081230A (ko) 2008-01-23 2009-07-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
JP5118073B2 (ja) 2009-01-26 2013-01-16 信越化学工業株式会社 レジスト下層膜形成方法及びこれを用いたパターン形成方法
US8513129B2 (en) * 2010-05-28 2013-08-20 Applied Materials, Inc. Planarizing etch hardmask to increase pattern density and aspect ratio
JP5934665B2 (ja) 2013-02-22 2016-06-15 東京エレクトロン株式会社 成膜方法、プログラム、コンピュータ記憶媒体及び成膜システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090124076A1 (en) * 2007-11-12 2009-05-14 Yukiteru Matsui Method of manufacturing semiconductor device
US20130078578A1 (en) 2010-03-31 2013-03-28 Hoya Corporation Resist developer, method for forming a resist pattern and method for manufacturing a mold
US20150008212A1 (en) * 2011-12-30 2015-01-08 Yoo-Jeong Choi Monomer for hardmask composition, hardmask composition including monomer, and pattern forming method using hardmask composition

Also Published As

Publication number Publication date
US20160225636A1 (en) 2016-08-04
US9874812B2 (en) 2018-01-23
KR20160094220A (ko) 2016-08-09

Similar Documents

Publication Publication Date Title
KR102295525B1 (ko) 스핀 코팅용 하드 마스크 조성물
US8338083B2 (en) Methods of forming electronic devices
US11137685B2 (en) Semiconductor method of protecting wafer from bevel contamination
JP2009016788A (ja) 半導体素子の微細パターン形成方法
US20200335349A1 (en) Method Composition and Methods Thereof
KR102310120B1 (ko) 하드마스크 물질막의 형성 방법
US8906598B2 (en) Pattern forming method, method for manufacturing semiconductor device, and material for forming coating layer of resist pattern
US10520821B2 (en) Lithography process with enhanced etch selectivity
US11300881B2 (en) Line break repairing layer for extreme ultraviolet patterning stacks
KR102370616B1 (ko) 미세 패턴 형성 방법
US11022886B2 (en) Bottom-up material formation for planarization
US10353290B2 (en) Photoresist composition for extreme ultraviolet and method of forming photoresist pattern using the same
US10863630B2 (en) Material composition and methods thereof
US11295961B2 (en) Method of manufacturing a semiconductor device
US20210200091A1 (en) Underlayer composition and method of manufacturing a semiconductor device
US8877598B2 (en) Method of lithography process with an under isolation material layer
JP2006003525A (ja) パターン形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right