KR102211709B1 - 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 - Google Patents

신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 Download PDF

Info

Publication number
KR102211709B1
KR102211709B1 KR1020140059968A KR20140059968A KR102211709B1 KR 102211709 B1 KR102211709 B1 KR 102211709B1 KR 1020140059968 A KR1020140059968 A KR 1020140059968A KR 20140059968 A KR20140059968 A KR 20140059968A KR 102211709 B1 KR102211709 B1 KR 102211709B1
Authority
KR
South Korea
Prior art keywords
strobe signal
command response
command
host
memory system
Prior art date
Application number
KR1020140059968A
Other languages
English (en)
Other versions
KR20150133090A (ko
Inventor
이정필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140059968A priority Critical patent/KR102211709B1/ko
Priority to US14/711,643 priority patent/US9396805B2/en
Publication of KR20150133090A publication Critical patent/KR20150133090A/ko
Application granted granted Critical
Publication of KR102211709B1 publication Critical patent/KR102211709B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법이 개시된다. 본 발명의 일실시예에 따른 불휘발성 메모리 시스템의 동작방법은, 커맨드를 수신하는 단계와, 클록 신호를 이용하여 스트로브 신호를 생성하는 단계와, 상기 스트로브 신호에 동기하며 상기 수신된 커맨드에 대응하는 커맨드 응답을 생성하는 단계 및 상기 스트로브 신호 및 커맨드 응답을 출력하는 것을 특징으로 한다.

Description

신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법{Non-volatile Memory System and Host Device improving a signal characteristic and Operating Method of thereof}
본 발명은 불휘발성 메모리 시스템 및 호스트 장치에 관한 것으로, 자세하게는 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법에 관한 것이다.
데이터를 저장하는 장치 가운데 전원의 공급이 차단되어도 저장하고 있는 데이터를 유지하는 것을 불휘발성 메모리라고 한다. 예컨대, 불휘발성 메모리는 ROM(Read Only Memory), 자기 디스크, 광학 디스크 및 플래시(Flash) 메모리, RRAM, PRAM 및 MRAM 등을 포함한다. 또한, 플래시 메모리는 MOS 트랜지스터의 문턱전압의 변화에 따라 데이터를 저장하는 메모리를 말하고, 낸드(NAND) 및 노어(NOR) 플래시 등을 포함한다.
불휘발성 메모리 시스템은 메모리 장치와 함께, 셀 어레이에 대한 데이터 프로그램/독출 및 소거 등을 제어하기 위한 메모리 콘트롤러를 포함한다. 또한, 불휘발성 메모리 시스템은 메모리 카드 등으로 구현되어 모바일 장치에 장착됨에 따라 AP(Application Processor) 등으로 구현되는 호스트와 통신할 수 있으며, 상기 호스트와 불휘발성 메모리 시스템 사이의 신호 송수신 특성을 향상할 필요가 있다.
본 발명의 기술적 사상은, 신호 송수신 속도를 향상함과 함께 정확도를 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 불휘발성 메모리 시스템의 동작방법은, 커맨드를 수신하는 단계와, 클록 신호를 이용하여 스트로브 신호를 생성하는 단계와, 상기 스트로브 신호에 동기하며 상기 수신된 커맨드에 대응하는 커맨드 응답을 생성하는 단계 및 상기 스트로브 신호 및 커맨드 응답을 출력하는 것을 특징으로 한다.
바람직하게는, 상기 커맨드 응답을 출력하는 제1 구간이 설정되고, 상기 스트로브 신호는 상기 제1 구간 동안 활성화되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 스트로브 신호의 제1 에지를 기준으로 하여 정의된 스큐 값에 따라, 상기 커맨드 응답이 상기 스트로브 신호에 동기되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 스트로브 신호의 제2 에지를 기준으로 하여 정의된 셋업 타임 및 홀드 타임에 따라, 상기 커맨드 응답이 상기 스트로브 신호에 동기되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 스트로브 신호는 상기 클록 신호와 동일한 주기를 가지며, 상기 커맨드 응답은 상기 스트로브 신호의 제1 에지에 동기하여 출력되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 스트로브 신호는 상기 클록 신호와 동일한 주기를 가지며, 상기 커맨드 응답은 상기 스트로브 신호의 제1 에지 및 제2 에지에 동기하여 출력되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 클록 신호는, 외부의 호스트로부터 제공되는 신호인 것을 특징으로 한다.
또한, 바람직하게는, 상기 클록 신호는, 데이터 출력시 상기 불휘발성 메모리 시스템 내부에서 생성되어 상기 데이터와 함께 외부로 제공되는 데이터 스트로브 신호인 것을 특징으로 한다.
또한, 바람직하게는, 상기 불휘발성 메모리 시스템은 플래시 메모리를 포함하는 것을 특징으로 한다.
또한, 바람직하게는, 상기 불휘발성 메모리 시스템은 메모리 카드인 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 호스트의 동작방법은, 클록 신호 및 커맨드를 출력하는 단계와, 상기 커맨드에 대응하는 커맨드 응답 및 상기 커맨드 응답에 동기된 스트로브 신호를 수신하는 단계와, 상기 스트로브 신호에 대한 딜레이 및 위상 조절 동작 중 적어도 하나를 수행하여 내부 스트로브 신호를 생성하는 단계 및 상기 내부 스트로브 신호를 클록 소스로서 이용하여 상기 커맨드 응답을 저장하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법에 따르면, 커맨드 응답시 이에 동기된 스트로브 신호를 호스트로 제공함으로써, 커맨드 응답 전송 속도를 향상할 수 있을 뿐 아니라 신호 특성을 향상할 수 있는 효과가 있다.
또한, 본 발명의 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법에 따르면, 호스트에서 커맨드 응답 수신을 위한 별도의 튜닝 과정을 거칠 필요가 없으므로 상기 튜닝 과정에 따른 오버헤드를 방지할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 데이터 처리 시스템의 일 구현예를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템의 구현예를 나타내는 블록도이다.
도 3은 도 2에 도시된 불휘발성 메모리 장치를 상세하게 나타내는 블록도이다.
도 4 내지 도 7은 도 3의 메모리 셀 어레이가 3차원 메모리 셀들을 포함하는 예를 나타내는 도면이다.
도 8a,b는 기존 HS400 모드에서의 커맨드 응답에 대한 타이밍도 및 기존 HS200 모드에서의 유효 윈도우 특성을 나타내는 도면이다.
도 9는 본 발명의 실시예에 따른 커맨드 응답에 대한 타이밍을 나타내는 도면이다.
도 10은 메모리 시스템에서 커맨드 응답 및 스트로브 신호를 생성하는 일 예를 나타내는 블록도이다.
도 11 및 도 12는 커맨드 응답과 스트로브 신호를 동기화하는 방법의 일예를 나타내는 도면이다.
도 13은 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 14는 본 발명의 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 15 및 도 16은 호스트가 커맨드 응답을 수신하는 일 예를 나타내는 블록도이다.
도 17은 메모리 시스템을 HS400 모드에서 동작하도록 하는 동작방법의 일 예를 나타내는 플로우차트이다.
도 18은 본 발명의 일실시예에 따른 호스트의 동작방법을 나타내는 플로우차트이다.
도 19는 본 발명의 일실시예에 따른 불휘발성 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 20은 본 발명의 일실시예에 따른 메모리 카드를 나타내는 도면이다.
도 21은 본 발명의 실시예에 따른 호스트로서 구현되는 어플리케이션 프로세서를 나타내는 블록도이다.
도 22는 본 발명의 일 실시예에 따른 호스트 및 불휘발성 메모리 시스템이 장착된 이동 단말기의 일 예를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 데이터 처리 시스템의 일 구현예를 나타내는 블록도이다.
도 1에 도시된 바와 같이 데이터 처리 시스템(10)은 호스트(100)와 메모리 시스템(200)을 포함할 수 있다. 일예로서, 메모리 시스템(200)은 임베디드 멀티미디어 카드(embedded Multi-Media Card; eMMC) 형태로 구현될 수 있으며, 호스트(100)는 모바일 장치 등에 장착되는 SoC(System On Chip) 형태의 어플리케이션 프로세서(AP)에 해당할 수 있다.
호스트(100)는 프로세서(110), 클록 송수신부(120), 커맨드 송수신부(130) 및 데이터 송수신부(140)를 포함할 수 있다. 예로서, 프로세서(110)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)가 될 수 있다. 프로세서(110)는 호스트(100) 내에 구비될 수 있는 메모리(미도시)에 저장된 명령 코드를 실행하여 호스트(100)의 전반적인 동작을 제어할 수 있다. 일예로서, 호스트(100)는 메모리 시스템(200)의 데이터가 억세스되도록 메모리 동작을 제어할 수 있으며, 호스트(100) 내의 클록 송수신부(120), 커맨드 송수신부(130) 및 데이터 송수신부(140) 등을 제어함으로써 메모리 시스템(200)으로 커맨드(CMD) 및 클록 신호(CLK)를 제공하거나 기록 데이터를 제공할 수 있다.
클록 송수신부(120)는 클록 신호(CLK)를 생성하고 이를 메모리 시스템(200)으로 제공한다. 또한, 커맨드 송수신부(130)는 메모리 시스템(200)으로 커맨드(CMD)를 제공하거나, 메모리 시스템(200)으로부터 커맨드 응답(CMD_Res)을 수신할 수 있다. 또한, 데이터 송수신부(140)는 메모리 시스템(200)으로 기록 데이터를 제공하거나, 메모리 시스템(200)으로부터 독출 데이터를 수신할 수 있다. 메모리 시스템(200)은 클록 신호(CLK)에 응답하여 커맨드(CMD)나 기록 데이터를 수신할 수 있다.
한편, 메모리 시스템(200)은 메모리 콘트롤러(210)와 메모리 장치(220)를 포함할 수 있다. 메모리 콘트롤러(210)는 호스트(100)로부터 메모리 동작에 관련된 커맨드(CMD) 및 클록 신호(CLK)를 수신하고, 이를 이용하여 내부 커맨드 및 내부 클록 신호를 생성하여 메모리 장치(220)로 제공할 수 있다. 메모리 장치(220)는 내부 커맨드에 응답하여 기록 데이터를 메모리 셀 어레이에 저장하거나, 내부 커맨드에 응답하여 독출 데이터를 메모리 콘트롤러(210)로 제공할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템(200)은 호스트(100)로부터의 커맨드(CMD)에 응답하여 스트로브 신호(Sig_ss)를 생성하고, 상기 스트로브 신호(Sig_ss)에 동기된 커맨드 응답(CMD_Res)을 생성할 수 있으며, 상기 생성된 커맨드 응답(CMD_Res)과 스트로브 신호(Sig_ss)를 호스트(100)로 제공할 수 있다. 호스트(100)는 수신된 스트로브 신호(Sig_ss)를 이용하여 커맨드 응답(CMD_Res)을 수신 및 저장할 수 있다. 호스트(100)에 구비되는 클록 송수신부(120)는 전술한 바와 같이 클록 신호(CLK)를 생성하여 이를 출력할 수 있으며, 또한 메모리 시스템(200)으로부터 스트로브 신호(Sig_ss)를 수신하고 이를 이용하여 커맨드 응답(CMD_Res)을 래치할 수 있다.
상기 실시예에 따르면, 호스트(100)가 커맨드 응답(CMD_Res)을 수신함에 있어서 스트로브 신호(Sig_ss)를 기준으로 하여 커맨드 응답(CMD_Res)을 읽기 때문에, 커맨드 응답(CMD_Res)의 유효 윈도우(valid window)를 확보함으로써 보다 정확하게 커맨드 응답(CMD_Res)을 인식할 수 있도록 한다. 또한, 커맨드 응답(CMD_Res)의 전송 속도가 향상될 수 있으므로(예컨대, DDR 방식에 따라 커맨드 응답(CMD_Res)을 전송함으로써) 커맨드 응답(CMD_Res) 구간에서의 오버헤드를 줄일 수 있으므로 전체 데이터의 전송 속도가 증가될 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템의 구현예를 나타내는 블록도이다. 도 2에서는 메모리 시스템이 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템인 것으로 가정한다.
도 2에 도시된 바와 같이, 불휘발성 메모리 시스템(200)은 메모리 콘트롤러(210) 및 불휘발성 메모리 장치(220)를 포함할 수 있다. 불휘발성 메모리 시스템(200)은 호스트와 통신함에 의하여 메모리 동작 요청을 수신할 수 있으며, 상기 메모리 동작 요청에 대응하는 커맨드(CMD) 및 어드레스(ADD)를 불휘발성 메모리 장치(220)로 제공할 수 있다. 상기 커맨드(CMD) 및 어드레스(ADD)에 응답하여, 불휘발성 메모리 장치(200)에 데이터(Data)를 기록(write)하거나 불휘발성 메모리 장치(200)으로부터 데이터(Data)를 독출(read)할 수 있다. 불휘발성 메모리 장치(200)는 데이터(Data)를 저장하기 위한 셀 어레이(221)를 포함할 수 있다.
불휘발성 메모리 장치(220)는 전원이 차단되어도 저장하고 있는 데이터를 보존할 수 있다. 이러한 메모리 셀로서, 셀 어레이(221)는 낸드(NAND) 또는 노어(NOR) 플래시 메모리, MRAM(Magnetic Random Access Memory), RRAM(Resistance RAM), FRAM(Ferroelectric RAM) 또는 PCM(Phase Change Memory) 등을 포함할 수 있다. 일예로서, 셀 어레이(221)가 낸드(NAND) 플래시 메모리를 포함하는 경우, 상기 셀 어레이(221)는 다수 개의 블록 및 페이지들을 포함할 수 있으며, 데이터의 프로그램(program) 및 독출은 페이지(page) 단위로 수행되는 반면, 데이터의 소거(erease)는 블록(block) 단위로 수행될 수 있다.
한편, 메모리 콘트롤러(210)는 컨트롤 유닛(211), 클록 신호 수신부(212), 스트로브 신호 생성부(213) 및 커맨드 송수신부(214)를 포함할 수 있다. 컨트롤 유닛(211)는 호스트로부터의 요청에 응답하여 불휘발성 메모리 장치(220)에 대한 데이터 기록/독출 동작에 관련된 전반적인 동작을 제어할 수 있다. 또한, 클록 신호 수신부(212)는 호스트로부터 클록 신호를 수신할 수 있으며, 또한 상기 클록 신호를 수신하여 불휘발성 메모리 시스템(200) 내부에서 이용되는 내부 클록 신호를 생성할 수 있다. 또한 커맨드 송수신부(214)는 호스트로부터의 커맨드를 수신할 수 있으며, 상기 커맨드에 대응하는 커맨드 응답을 생성하여 상기 호스트로 제공할 수 있다.
본 발명의 실시예에 따르면, 스트로브 신호 생성부(213)는 커맨드 응답이 호스트로 출력되는 동안 상기 커맨드 응답에 동기되는 스트로브 신호를 생성할 수 있다. 일예로서, 메모리 동작에 관련된 커맨드가 호스트로부터 수신되면, 커맨드 송수신부(214)는 상기 커맨드에 대한 정상적인 수신 여부나 상기 커맨드에 응답하는 메모리 동작의 정상적인 수행 여부를 나타내는 커맨드 응답을 생성하며, 스트로브 신호 생성부(213)는 상기 커맨드 응답에 동기하는 스트로브 신호를 생성한다. 상기 스트로브 신호는 커맨드 응답이 제공되는 구간 동안 활성화될 수 있으며, 또한 상기 스트로브 신호는 호스트로부터 제공된 클록 신호를 이용하여 생성될 수 있다. 상기 커맨드 응답과 스트로브 신호가 호스트로 제공됨에 따라, 호스트는 스트로브 신호에 동기하여 커맨드 응답을 수신하고 이를 저장한다.
도 3은 도 2에 도시된 불휘발성 메모리 장치(220)를 상세하게 나타내는 블록도이다.
도 3을 참조하면, 불휘발성 메모리 장치(220)는 메모리 셀 어레이(221), 제어 로직(control logic; 222), 전압 생성부(2213), 로우 디코더(224) 및 페이지 버퍼(225)를 포함할 수 있다.
메모리 셀 어레이(221)는 하나 이상의 스트링 선택 라인(SSL), 복수의 워드 라인들(WL) 및 하나 이상의 접지 선택 라인(GSL)에 연결될 수 있으며, 또한 복수의 비트 라인들(BL)에 연결될 수 있다. 메모리 셀 어레이(221)는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)이 교차하는 영역들에 배치되는 복수의 메모리 셀들을 포함할 수 있다.
제어 로직(222)은 메모리 컨트롤러(210)로부터 커맨드(CMD) 및 어드레스(ADD)를 수신할 수 있으며, 또한 불휘발성 메모리 장치(220) 내부의 각종 기능블록들을 제어하기 위한 제어신호(CTRL)를 메모리 컨트롤러(210)로부터 수신할 수 있다. 제어 로직(222)은 커맨드(CMD), 어드레스(ADD) 및 제어 신호(CTRL)를 기초로 하여, 메모리 셀 어레이(221)에 데이터를 기록하거나 메모리 셀 어레이(221)로부터 데이터를 독출하기 위한 각종 제어 신호를 출력할 수 있다. 이로써, 제어 로직(222)은 메모리 장치(220) 내의 각종 동작을 전반적으로 제어할 수 있다.
제어 로직(222)에서 출력된 각종 제어 신호는 전압 생성부(223), 로우 디코더(224) 및 페이지 버퍼(225)에 제공될 수 있다. 구체적으로, 제어 로직(222)은 전압 생성부(223)에 전압 제어 신호(CTRL_vol)를 제공할 수 있고, 로우 디코더(224)에 로우 어드레스(X_ADD)를 제공할 수 있으며, 페이지 버퍼(225)에 칼럼 어드레스(Y_ADD)를 제공할 수 있다.
전압 생성부(223)는 전압 제어 신호(CTRL_vol)를 기초로 하여 메모리 셀 어레이(221)에 대한 프로그램, 독출 및 소거 동작을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 구체적으로, 전압 생성부(223)는 복수의 워드 라인들(WL)을 구동하기 위한 제1 구동 전압(VWL), 복수의 스트링 선택 라인들(SSL)을 구동하기 위한 제2 구동 전압(VSSL) 및 복수의 라운드 선택 라인들(GSL)을 구동하기 위한 제3 구동 전압(VGSL)을 생성할 수 있다. 이때, 제1 구동 전압(VWL)은 프로그램 전압(또는 기입 전압), 독출 전압, 소거 전압, 패스 전압 또는 프로그램 검증 전압일 수 있다. 또한, 제2 구동 전압(VSSL)은 스트링 선택 전압, 즉, 온(on) 전압 또는 오프(off) 전압일 수 있다. 나아가, 제3 구동 전압(VGSL)은 그라운드 선택 전압, 즉, 온 전압 또는 오프 전압일 수 있다.
로우 디코더(224)는 복수의 워드 라인들(WL)을 통해 메모리 셀 어레이(221)에 연결되고, 제어 로직(222)으로부터 수신한 로우 어드레스(X_ADD)에 응답하여 복수의 워드 라인들(WL) 중 일부 워드 라인을 활성화할 수 있다. 구체적으로, 독출 동작 시에 로우 디코더(224)는 선택된 워드 라인에 독출 전압을 인가하고, 비 선택된 워드 라인에 패스 전압을 인가할 수 있다.
한편, 프로그램 동작 시에 로우 디코더(224)는 선택된 워드 라인에 프로그램 전압을 인가하고, 비 선택된 워드 라인에 패스 전압을 인가할 수 있다. 본 실시예에서, 프로그램 루프들 중 적어도 하나에서 로우 디코더(224)는 선택된 워드 라인 및 추가 선택된 워드 라인에 프로그램 전압을 인가할 수 있다.
페이지 버퍼(225)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(221)에 연결될 수 있다. 구체적으로, 독출 동작 시에 페이지 버퍼(225)는 감지 증폭기(sense amplifier)로 동작하여 메모리 셀 어레이(221)에 저장된 데이터(Data)를 출력할 수 있다. 한편, 프로그램 동작 시에 페이지 버퍼(225)는 기입 드라이버(write driver)로 동작하여 메모리 셀 어레이(221)에 저장하고자 하는 데이터(Data)를 입력시킬 수 있다.
한편, 불휘발성 메모리 장치(220)에 구비되는 메모리 셀들은 다양한 형태로 구현될 수 있으며, 예컨대 메모리 셀 어레이(221)는 3차원(또는 수직형, Vertical) NAND(VNAND) 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(221)가 3차원 메모리 셀들을 포함하는 경우 메모리 셀 어레이(221)의 구현 예를 설명하면 다음과 같다. 메모리 셀 어레이(221)는 다수의 메모리 블록들을 포함할 수 있으며, 도 4에서는 어느 하나의 메모리 블록(예컨대, 제1 메모리 블록(BLK1))이 도시된다.
도 4를 참조하면, 제1 메모리 블록(BLK1)은 기판(221_1), 다수의 셀 스트링(CST), 더미 워드라인(DWL), 노멀 워드라인(NWL), 비트라인(BL), 접지 선택 라인(GSL) 및 공통 소스 라인(CSL)을 포함할 수 있다. 이하에서 설명되는 제1 메모리 블록(BLK1)에 구비되는 셀 스트링(CST), 워드라인(WL) 및 비트라인(BL) 등의 개수는 설명의 편의를 위해 특정한 개수로 기술될 뿐이고, 그 개수에 한정되지 아니하고 다양한 개수로 구비될 수 있음 알려둔다. 그 밖에, 후술되는 셀 스트링(CST)에 구비되는 노멀 셀 등의 개수 또한 일 예로 기술된다.
셀 스트링(CST)은 비트라인(BL)과 공통 소스 라인(CSL) 사이에 연결될 수 있다. 전술한 바와 같이, 셀 스트링(CST)은 기판(221_1)으로부터 수직 방향(Z)으로 신장될 수 있다. 셀 스트링(CST)은 비트라인(BL) 및 공통 소스 라인(CSL) 사이에 직렬로 연결되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 다수의 노멀 셀(MC)들, 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 예를 들어, 셀 스트링 CST11은 비트라인 BL1 및 공통 소스 라인(CSL) 사이에 직렬로 연결되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC1~MCn), 및 접지 선택 트랜지스터(GST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 열의 방향(Y)으로 연장된 스트링 선택 라인(SSL)과 연결되어 제어될 수 있고, 접지 선택 트랜지스터(GST)는 행의 방향(X) 및 열의 방향(Y)으로 연장된 접지 선택 라인(GSL)과 연결되어 제어될 수 있다. 예를 들어, 셀 스트링 CST11의 스트링 선택 트랜지스터(SST)는 스트링 선택 라인 SSL1에 연결되어 제어되고, 셀 스트링 CST12의 스트링 선택 트랜지스터(SST)는 스트링 선택 라인 SSL2에 연결되어 제어될 수 있다. 그리고, 셀 스트링 CST11, CST12, CST21, 및 CST22의 접지 선택 트랜지스터(GST)는 공유되는 접지 선택 라인(GSL)에 함께 연결되어 제어될 수 있다.
더미 셀(DC)은 행의 방향(X) 및 열의 방향(Y)으로 연장된 더미 워드 라인(DWL)과 연결되어 제어될 수 있고, 각 노말 셀(NC) 또한, 행의 방향(X) 및 열의 방향(Y)으로 연장된 노멀 워드라인(NWL)과 연결되어 제어될 수 있다. 예를 들어, 셀 스트링 CST11, CST12, CST21, 및 CST22의 더미 셀(DC)은 공유되는 더미 워드라인(DWL)에 함께 연결되어 제어될 수 있다. 더미 셀(DC)은 각 셀 스트링(CST)의 동작 특성을 향상시키기 위해 구비될 수 있다. 예를 들어, 각 셀 스트링(CST)의 스트링 선택 트랜지스터(SST)의 열화에 의한 셀 스트링(CST)에 대한 영향을 감소시키거나, 셀 스트링(CST)의 노멀 셀(NC)에 대한 동작 시에 스트링 선택 트랜지스터(SST)와 노멀 셀(NC)에 인가되는 전압의 차이에 의한 셀 스트링(CST)의 열화를 방지하기 위해 사용될 수 있다.
노멀 셀들(MC1~MCn)에는 데이터가 기록된다. 셀 스트링 CST11, CST12, CST21, 및 CST22의 노말 셀들(MC1~MCn)은 공유되는 노멀 워드라인(NWL)에 함께 연결되어 제어될 수 있다.
비트라인(BL)은 행의 방향(X)으로 배열된 다수의 셀 스트링(CST)과 연결될 수 있다. 예를 들어, 비트라인 BL1에는 셀 스트링 CST11 및 셀 스트링 CST12이 연결되고, 비트라인 BL2에는 셀 스트링 CST21 및 셀 스트링 CST22이 연결될 수 있다.
또한, 도 4에서는 각 셀 스트링(CST)이 하나의 더미 셀(DC)만을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 제1 메모리 블록(BLK1)의 다른 예를 나타내는 도 5를 참조하면, 기판(221_1)으로부터 수직 방향(Z)으로 적층되는 층들은 각각, 스트링 선택 라인(SSL), 더미 워드라인(DWL), 노멀 워드라인(NWL) 및 접지 선택 라인(GSL)으로 도시되었다. 이들 각각은 각 셀 스트링(CST)의 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC), 및 접지 선택 트랜지스터(GST)에 연결되는데, 도시의 편의를 위해 각 층에 해당 트랜지스터 또는 셀은 도시하지 아니하였다.
도 5에 도시되는 바와 같이, 더미 워드라인(DWL)은 스트링 선택 라인(SSL)에 인접한 두 개의 층(DWLa, DWLb)으로 구현될 수 있다. 나아가, 제1 메모리 블록(BLK1)의 다른 예를 나타내는 도 6을 참조하면, 더미 워드라인(DWL)은 스트링 선택 라인(SSL)에 인접한 두 개의 층(DWLa, DWLb) 및 접지 선택 라인(GSL)에 인접한 두 개의 층(DWLc, DWLd)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니고, 더미 워드라인(DWL)은 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL) 각각에 인접하여 하나의 층씩 구비될 수도 있다. 더미 셀(DC) 또는 더미 워드라인(DWL)으로 지시된 층은 메모리 장치(200)의 동작 시에 스트링 선택 라인(SSL), 더미 워드라인(DWL), 노멀 워드라인(NWL) 및 접지 선택 라인(GSL)으로 인가되는 전압에 의한, 셀 스트링(CST) 내에서의 원하지 아니한 영향을 최소화하기 위해 구비될 수 있다.
도 7은 도 5의 메모리 셀 어레이를 선 A-A'를 기준으로 나타내는 단면도이다. 도 7을 참조하면, 제1 타입의 도전형을 갖는 기판(221_1) 상에, 제1 타입의 도전형과 상이한 도전형인 제2 타입의 웰(well, 221_2)이 형성된다. 제1 타입은 p 타입이고, 제2 타입은 n 타입일 수 있다. 다만, 이에 한정되는 것은 아니다. 쌍을 이루는 인접한 두 웰(221_2) 사이의 상부에 교대로 적층되는 절연 패턴(221_3)과 도전 패턴(221_4)이 형성될 수 있다. 절연 패턴(221_3)은 실리콘 산화물(silicon oxide)이고 도전 패턴(221_4)은 폴리 실리콘(poly silicon)일 수 있다. 절연 패턴(221_3)과 도전 패턴(221_4)은 화학기상증착 방식으로 형성될 수 있다. 전술된 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC), 및 접지 선택 트랜지스터(GST)의 게이트(gate)는 도전 패턴(221_4)에 의해 구현될 수 있다.
그리고, 절연 패턴(221_3)과 도전 패턴(221_4)이 교대로 적층된 두 적층 구조체들 사이에서 기판(221_1)과 콘택 플러그(221_6, 드레인(drain))을 연결하는 채널 구조체(221_5)가 형성될 수 있다. 채널 구조체(221_5)는 필러(pillar, 221_5a)와 채널 영역(221_5b)을 포함할 수 있다. 채널 구조체(221_5)의 필러(221_5a)는 절연 물질로 구성될 수 있다.
이렇듯, 셀 스트링(CST)에 포함되는 스트링 선택 트랜지스터(SST), 더미 셀(DC), 노멀 셀들(MC), 및 접지 선택 트랜지스터(GST)는 동일한 채널을 공유할 수 있다. 도 7에 도시된 바와 같이, 채널 구조체(221_5)는 기판(221_1)과 수직한 방향(Z)으로 연장되도록 형성될 수 있다. 채널 구조체(221_5)는, 도전 패턴이 형성된 후에 채널 구조체(221_5)가 형성되는 채널 라스트(channel last) 구조(예를 들어, BiCS(bit-cost scalable) 구조)일 수도 있고, 채널 구조체(221_5)가 먼저 형성되고 이후 도전 패턴이 형성되는 채널 퍼스트(channel first) 구조(예를 들어, TCAT(terabit cell array transistor) 구조)의 채널일 수도 있다.
도 8a,b는 기존 HS400 모드에서의 커맨드 응답에 대한 타이밍도 및 기존 HS200 모드에서의 유효 윈도우 특성을 나타내는 도면이다. 도 8a에 도시된 바와 같이, 클록 신호(CLK)가 소정의 주기(tRC)를 갖고 호스트로부터 메모리 시스템으로 제공될 수 있다. 또한, 호스트로부터의 커맨드에 응답하여 커맨드 응답(CMD_Res)이 호스트로 제공될 수 있으며, 예컨대 커맨드 응답은 시작 비트(S), 응답 데이터(Contents), CRC 코드(CRC) 및 종료 비트(E) 등을 포함할 수 있다. 이와 함께, 상기 커맨드에 대응하는 데이터가 호스트로 제공될 수 있다.
상기 도 8a에 도시된 바에 따르면, HS400 모드에서의 커맨드 응답 동작은 기존의 HS200과 동일한 구조의 타이밍을 갖는다. 즉, 커맨드나 커맨드 응답(CMD_Res)의 타이밍은 SDR(Single Data Rate)로서 전송될 수 있으며, 커맨드 응답(CMD_Res) 출력시에 스트로브 신호가 적용되지 않음을 알 수 있다. 이에 따라, 커맨드 응답(CMD_Res) 동작시에는 스트로브 신호를 이용할 수 없는 구조로서 커맨드 응답(CMD_Res)에 대한 유효 윈도우를 확보하는 데 문제가 발생될 수 있다. 또한 커맨드 응답(CMD_Res) 동작에 대한 속도 향상이 어려우므로 이는 메모리 시스템 전체적인 동작 속도를 제약하게 되는 요인이 된다.
한편, 도 8b는 HS200 모드에서 출력 타이밍의 유효 윈도우 특성을 나타내는 도면으로서, 커맨드나 데이터의 출력 타이밍은 UI 베이스의 유효 윈도우(Tvw)를 기준으로 기술되어 있으므로 유효한 데이터 아웃 시점이 정확하게 기술되지 않기 때문에 이를 서치하기 위한 시퀀스가 필요하다. 또한 동작 조건에 의하여 유효한 데이터 아웃 시점이 변동될 수 있으므로, 정확한 데이터 아웃 시점을 매번 서치해야 되는 오버헤드가 발생하게 된다. 또한, 유효한 데이터 윈도우는 클록 신호를 기준으로 최소 57.5%로 정의될 수 있으며, 이에 따라 전체 동작 속도를 향상하는 데 한계가 발생하게 된다.
도 9는 본 발명의 실시예에 따른 커맨드 응답에 대한 타이밍을 나타내는 도면이다.
도 9에 도시된 바와 같이, 메모리 시스템은 호스트로부터 클록 신호(CLK)를 수신함과 함께, 호스트로부터의 커맨드에 대응하는 커맨드 응답(CMD_Res)을 생성한다. 전술한 바와 같이, 커맨드 응답(CMD_Res)은 시작 비트(S), 응답 데이터(Contents), CRC 코드(CRC) 및 종료 비트(E) 등을 포함할 수 있으며, 상기 커맨드 응답(CMD_Res)이 제공되는 동안 스트로브 신호(Sig_ss)가 활성화되어 호스트로 제공된다. 또한, 호스트로부터의 커맨드에 응답하여 데이터(Data)가 메모리 시스템에 저장되거나 메모리 시스템으로부터 독출될 수 있다.
도 9에 도시된 메모리 동작에 관련된 파형에 따라, 메모리 시스템은 커맨드에 대응하는 커맨드 응답(CMD_Res)과 함께, 이를 읽기 위한 스트로브 신호(Sig_ss)를 기준 신호로서 호스트로 제공함으로써 호스트가 안정적으로 커맨드 응답(CMD_Res)을 저장할 수 있도록 한다. 또한, 전술한 실시예에서와 같이, 메모리 시스템은 호스트로부터 입력된 클록 신호(CLK)를 이용하여 커맨드 응답(CMD_Res)에 동기된 스트로브 신호(Sig_ss)를 생성하고 이를 호스트로 재전달하는 구조를 가질 수 있다. 이에 따라, 호스트는 커맨드 응답(CMD_Res)에 대한 데이터의 유효 윈도우를 확보할 수 있게 되며, 호스트는 스트로브 신호(Sig_ss)를 커맨드 응답(CMD_Res)을 래치하기 위한 신호로 이용할 수 있다.
다른 실시예로서, 메모리 시스템의 HS400 모드에서 데이터 송수신시 이용되는 데이터 스트로브 신호를 이용하여 전술한 커맨드 응답에 동기하는 스트로브 신호(Sig_ss)가 생성될 수 있다. 이 경우, 데이터 스트로브 신호와 동일한 위상의 신호를 스트로브 신호(Sig_ss)로서 생성하거나, 데이터 스트로브 신호의 위상을 변동한 신호를 스트로브 신호(Sig_ss)로서 생성할 수 있다.
또한 다른 실시예로서, 도 9에서는 커맨드 응답(CMD_Res)이 SDR 방식에 따라 클록 신호(CLK)의 하나의 주기 동안 하나의 비트의 커맨드 응답(CMD_Res)이 전송되는 예가 도시되었으나, 본 발명의 실시예는 이에 국한될 필요가 없다. 예컨대 메모리 시스템의 HS400 모드에서 DDR 방식에 따라 데이터가 전송되는 것과 동일 또는 유사하게, 클록 신호(CLK)의 하나의 주기 동안 복수의 비트의 커맨드 응답(CMD_Res)이 호스트로 전송될 수 있다. 즉, 커맨드 응답(CMD_Res)과 스트로브 신호(Sig_ss)를 호스트로 전송함에 있어서, 스트로브 신호(Sig_ss)의 라이징 에지 및 폴링 에지에 동기하는 커맨드 응답(CMD_Res)이 호스트로 전송될 수 있다.
도 10은 메모리 시스템에서 커맨드 응답(CMD_Res) 및 스트로브 신호(Sig_ss)를 생성하는 일 예를 나타내는 블록도이다. 도 10에서는 메모리 시스템에 구비되는 메모리 콘트롤러(210)가 도시된다.
도 10에 도시된 바와 같이, 메모리 콘트롤러(210)는 스트로브 신호 생성기(213_1) 및 스트로브 신호 전송부(213_2)를 포함할 수 있다. 또한, 메모리 콘트롤러(210)는 커맨드 응답 생성기(214_1) 및 커맨드 응답 전송부(214_2)를 더 포함할 수 있다. 일예로서, 스트로브 신호 생성기(213_1) 및 스트로브 신호 전송부(213_2)는 도 2의 스트로브 신호 생성부(213)에 포함될 수 있으며, 커맨드 응답 생성기(214_1) 및 커맨드 응답 전송부(214_2)는 커맨드 송수신부(214)에 포함될 수 있다.
스트로브 신호 생성기(213_1)는 클록 신호(CLK) 및 셋팅 정보(Info_set)를 이용하여 스트로브 신호를 생성할 수 있다. 클록 신호(CLK)는 호스트로부터 제공된 신호일 수 있으며, 셋팅 정보(Info_set)는 클록 신호(CLK)와 스트로브 신호 사이의 딜레이에 관련되어 기 설정된 정보로서, 스트로브 신호 생성기(213_1)는 셋팅 정보(Info_set)에 기반하여 클록 신호(CLK)를 딜레이하여 스트로브 신호를 생성할 수 있다. 스트로브 신호 전송부(213_2)는 스트로브 신호(Sig_ss)를 호스트로 전송할 수 있다.
커맨드 응답 생성기(214_1)는 호스트로부터의 커맨드 처리에 관련된 정보(Info_CMD)를 수신하고 이에 응답하여 내부 커맨드 응답(CMD_int)을 생성한다. 전술한 실시예에서와 같이, 메모리 시스템은 호스트로부터의 커맨드에 대한 정상적인 수신 여부나 커맨드에 응답하는 메모리 동작의 정상적인 수행 여부를 나타내는 정보를 생성할 수 있으며, 상기 정보가 커맨드 처리에 관련된 정보(Info_CMD)로서 커맨드 응답 생성기(214_1)로 제공될 수 있다. 커맨드 응답 전송부(214_2)는 내부 커맨드 응답(CMD_int) 및 스트로브 신호(Sig_ss)를 수신할 수 있으며, 스트로브 신호(Sig_ss)에 동기하여 내부 커맨드 응답(CMD_int)을 호스트로 출력할 수 있다.
도 11 및 도 12는 커맨드 응답과 스트로브 신호를 동기화하는 방법의 일예를 나타내는 도면이다. 다양한 정의 방법에 따라 커맨드 응답과 스트로브 신호를 동기화할 수 있으며, 예컨대 도 11에서는 스트로브 신호의 제1 에지를 기준으로 하여 커맨드 전송 라인에 대한 스큐(Skew)를 정의함으로써 커맨드 응답과 스트로브 신호를 동기화하는 예를 나타내며, 도 12에서는 스트로브 신호의 제2 에지를 기준으로 하여 커맨드 전송 라인에 대한 셋업 타임(Setup time)과 홀드 타임(Hold time)을 정의함으로써 커맨드 응답과 스트로브 신호를 동기화하는 예를 나타낸다.
클록 신호(CLK)를 이용하여 스트로브 신호(Sig_ss)가 생성될 수 있으며, 일예로서 클록 신호(CLK)의 주기(Tperiod)와 스트로브 신호(Sig_ss)의 주기는 동일할 수 있다. 또한, 스트로브 신호(Sig_ss)의 상승 에지를 기준으로 하여 스큐(Skew)가 정의됨에 따라 이를 고려하여 데이터(또는 커맨드 응답)의 유효 윈도우가 정의될 수 있다. 예컨대, 커맨드 응답(CMD_Res)의 시작단에서의 스큐가 Trq_cmd 로 정의될 수 있으며, 커맨드 응답의 끝단에서 스큐가 Trqh_cmd 로 정의될 수 있다. 호스트는, 상기 정의된 값에 따라 스트로브 신호(Sig_ss)의 상승 에지에 응답하여 커맨드 응답(CMD_Res)을 래치할 수 있다. 즉, 호스트는 별도의 튜닝 프로토콜을 사용하여 커맨드 응답의 데이터 유효 윈도우를 서치하고 해당 윈도우 내에서 가장 마진이 좋은 지점을 결정하여 커맨드 응답(CMD_Res)을 수신할 필요 없이, 스트로브 신호(Sig_ss)의 특정 에지에 응답하여 커맨드 응답(CMD_Res)을 래치할 수 있으므로 수신 정확도를 향상할 수 있다.
한편, 도 12에 도시된 바와 같이 클록 신호(CLK)를 이용하여 스트로브 신호(Sig_ss)가 생성되며, 또한, 스트로브 신호(Sig_ss)의 하강 에지를 기준으로 하여 셋업 타임(Setup time, Tosu)과 홀드 타임(Hold time, Toh)이 정의됨에 따라 이를 고려하여 데이터(또는 커맨드 응답)의 유효 윈도우가 정의될 수 있다. 이에 따라, 호스트는 스트로브 신호(Sig_ss)의 하강 에지에 응답하여 커맨드 응답(CMD_Res)을 래치할 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 13에 도시된 바와 같이, 메모리 시스템은 호스트로부터의 메모리 요청에 응답하여 이에 대응하는 동작을 수행하며, 이를 위하여 호스트로부터 커맨드(CMD) 및 클록 신호(CLK)를 수신한다.
메모리 시스템은 클록 신호(CLK)에 동기하여 각종 신호들을 수신하며, 예컨대 상기 커맨드(CMD) 이외에도 어드레스 신호나 데이터 등을 더 수신할 수 있다. 메모리 시스템은 클록 신호(CLK)를 이용하여 스트로브 신호를 생성하며(S12), 또한, 호스트로부터의 커맨드(CMD)에 따른 커맨드 응답을 생성한다(S13).
메모리 시스템은 스트로브 신호 및 커맨드 응답을 호스트로 제공함으로써, 호스트가 스트로브 신호에 동기하여 커맨드 응답을 래치할 수 있도록 한다. 메모리 시스템은 스트로브 신호와 커맨드 응답을 서로 동기화하며(S14), 동기화된 스트로브 신호와 커맨드 응답을 호스트로 출력한다(S15).
도 14는 본 발명의 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다. 도 14에서는 스트로브 신호와 커맨드 응답을 동기화하는 구체적인 예가 도시된다.
전술한 실시예에서와 유사하게, 메모리 시스템은 호스트로부터 클록 신호를 수신하고(S21), 상기 클록 신호를 이용하여 스트로브 신호를 생성한다(S22). 상기 스트로브 신호는 기 설정되는 정보에 따라 클록 신호의 위상을 조절함으로써 생성될 수 있다.
스트로브 신호가 생성되면, 이를 기반으로 하여 커맨드 응답의 유효 윈도우가 확보된다. 예컨대, 스트로브 신호의 에지를 기반으로 하여 커맨드 전송 라인에 대한 스큐가 정의되거나, 스트로브 신호의 에지를 기반으로 하여 카맨드 전송 라인에 대한 셋업 타임과 홀드 타임이 정의될 수 있다(S23). 예컨대, 스트로브 신호의 제1 에지를 기준으로 하여 스큐 또는 셋업 타임/홀드 타임이 정의될 수 있으며, 일예로서 스트로브 신호의 상승 에지를 기준으로 하여 스큐가 정의되거나, 스트로브 신호의 스트로브 신호의 하강 에지를 기준으로 하여 셋업 타임/홀드 타임이 정의될 수 있다. 상기 설정된 값에 따라 커맨드 응답의 유효 윈도우가 확보되고(S24), 상기와 같이 생성된 스트로브 신호 및 커맨드 응답이 호스트로 출력된다(S25).
도 15 및 도 16은 호스트가 커맨드 응답을 수신하는 일 예를 나타내는 블록도이다. 도 15에 도시된 바와 같이, 호스트(310)는 커맨드 응답(CMD_Res)을 수신하는 제1 패드(311), 스트로브 신호(Sig_ss)를 수신하는 제2 패드(312), 내부 스트로브 신호(ISTROBE)를 지연하는 딜레이 로직(313), 레지스터들 사이의 스큐를 조절하기 위하여 지연된 내부 스트로브 신호(STROBE_in)의 위상을 조절하는 클록 트리 세트(Clock Tree Set, 314) 및 커맨드 응답(CMD_Res)을 저장하는 레지스터(315)를 포함할 수 있다.
레지스터(315)는 스트로브 신호(Sig_ss)를 딜레이시키고 이에 대해 위상 조절된 내부 클록에 응답하여 커맨드 응답(CMD_Res)을 저장한다. 도 15에 도시된 회로들은 하나의 비트의 커맨드 응답(CMD_Res)을 저장하기 위한 수단으로서, 커맨드 응답(CMD_Res)의 비트 수에 따라 다수 개의 회로들이 호스트(310)에 구비될 수 있다. 본 발명의 실시예에 따르면, 호스트(310)가 커맨드 응답(CMD_Res)을 저장함에 있어서, 데이터 유효 윈도우의 시작 지점이 정의되어 있으므로 최적의 래치 타이밍을 찾기 위한 튜닝 과정이 생략될 수 있다. 즉 본 발명의 실시예에 따르면, 도 15의 예에 도시된 바와 같이 샘플링 포인트를 탐색하기 위한 별도의 회로가 구비될 필요가 없으며, 커맨드 응답(CMD_Res)을 저장하기 위한 레지스터(315)의 클록 소스는 기 설정된 딜레이 값을 적용하여 이용될 수 있을 것이다.
한편, 유효 윈도우가 도 12에서와 같이 정의되는 경우, 본 발명의 실시예에 따른 호스트(320)는 도 16의 회로도와 같이 구현될 수 있을 것이다. 도 16에 도시된 바와 같이, 호스트(320)는 커맨드 응답(CMD_Res)을 수신하는 제1 패드(321), 스트로브 신호(Sig_ss)를 수신하는 제2 패드(322), 내부 스트로브 신호(ISTROBE)의 위상을 반전하는 인버터(323), 레지스터들 사이의 스큐를 조절하기 위하여 지연된 내부 스트로브 신호(STROBE_in)의 위상을 조절하는 클록 트리 세트(324, CTS) 및 커맨드 응답(CMD_Res)을 저장하는 레지스터(325)를 포함할 수 있다.
도 16에 도시된 호스트(320)는 도 15에 비하여 딜레이 로직이 인버터(323)로 구현되는 예가 도시된다. 도 12의 커맨드 응답에 따르면 스트로브 신호(Sig_ss)의 하강 에지를 기준으로 하여 커맨드 라인에 대한 셋업 타임과 홀드 타임이 정의되어 있으므로, 내부 스트로브 신호(ISTROBE)에 인버터 회로를 연결하여 위상이 변경된 내부 클록을 발생하고 이를 클록 소스로서 이용하여 커맨드 응답(CMD_Res)이 저장되도록 할 수 있다. 도 15 및 도 16에 따르면 커맨드 응답(CMD_Res)을 저장하는 회로를 단순화할 수 있으므로 PVT 변화가 감소될 수 있으며 이에 따라 데이터 윈도우 확보에 보다 유리하게 된다. 또한 보다 높은 주파수에서 커맨드 응답(CMD_Res)을 저장하는 것이 가능해진다.
도 17은 메모리 시스템을 HS400 모드에서 동작하도록 하는 동작방법의 일 예를 나타내는 플로우차트이다.
도 17에 도시된 바와 같이, 메모리 시스템이 가동됨에 따라 일반적인 초기화 동작이 수행된다(S31). 호스트로부터의 소정의 명령(CMD8)에 응답하여 메모리 시스템에 구비되는 메모리 카드의 타입 정보가 제공되며(S22), 예컨대 메모리 카드의 타입 정보로서 해당 메모리 카드가 HS200 모드를 지원하는지 또는 HS400 모드를 지원하는 지 등의 정보가 독출될 수 있다.
독출 결과에 따라 메모리 시스템이 HS400 모드를 지원하는지가 판단되며(S33), 판단 결과에 따라 HS400 모드가 지원되지 않는 경우 HS400 모드로의 스위칭이 차단된다(S34). 반면에, HS400 모드가 지원되는 경우 HS400 모드를 지원하기 위한 각종 정보가 세팅되며(S35), 이에 따라 HS400 모드 선택 동작이 완료된다(S36). 전술한 실시예에서와 같이, 커맨드 응답을 수신하기 위한 최적의 타이밍을 산출하기 위한 별도의 튜닝 과정은 생략될 수 있다.
또한, 커맨드 응답의 수신에 관련된 튜닝 과정은 HS200 모드에서 지원되므로, 기존의 메모리 시스템의 경우 HS400 모드를 지원하기 위해서는 반드시 HS200 모드를 지원해야 했으나, 본 발명의 실시예에 따르면 HS200 지원 없이도 HS400 모드에 따라 메모리 시스템을 동작시킬 수 있다.
도 18은 본 발명의 일실시예에 따른 호스트의 동작방법을 나타내는 플로우차트이다. 도 18에 도시된 바와 같이, 본 발명의 실시예에 따른 호스트는 커맨드 응답의 수신 타이밍을 조절하기 위한 튜닝 과정 없이 메모리 시스템으로부터의 스트로브 신호를 이용하여 커맨드 응답을 수신 및 저장할 수 있다.
호스트는 클록 신호(CLK) 및 커맨드(CMD)를 메모리 시스템으로 출력하며(S41), 또한 메모리 시스템으로부터 스트로브 신호 및 커맨드 응답을 수신할 수 있다(S42). 스트로브 신호는 전술한 실시예에서와 동일 또는 유사한 방식에 따라 메모리 시스템으로부터 생성될 수 있다.
호스트는 별도의 수신 패드를 통하여 스트로브 신호 및 커맨드 응답을 병렬하게 수신할 수 있으며, 수신된 커맨드 응답을 레지스터에 저장할 수 있다. 또한, 상기 스트로브 신호를 레지스터의 클록 소스로서 이용할 수 있다. 이를 위하여, 호스트는 수신된 스트로브 신호에 대하여 딜레이 동작 및 위상 조절 동작을 수행함으로써 내부 스트로브 신호를 생성하고(S43), 상기 생성된 내부 스트로브 신호를 클록 소스로서 사용하여(즉, 내부 스트로브 신호에 동기하여) 커맨드 응답을 저장할 수 있다(S44).
도 19는 본 발명의 일실시예에 따른 불휘발성 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다. 모바일 기기나 데스크 탑 컴퓨터와 같은 컴퓨팅 시스템(400)에서 본 발명의 불휘발성 메모리 시스템은 불휘발성 저장 시스템(450)으로 장착될 수 있다.
본 발명의 일실시예에 따른 컴퓨팅 시스템(400)은 CPU 등을 포함하는 호스트(410), 램(420), 유저 인터페이스(430) 및 장치 드라이버(440)를 포함할 수 있으며, 이들 구성요소는 각각 버스(460)에 전기적으로 연결되어 있다. 불휘발성 저장 시스템(450)은 장치 드라이버(440)과 연결될 수 있다. 호스트(410)는 컴퓨팅 시스템(400) 전체를 제어하고, 유저 인터페이스(430)를 통해서 입력된 유저의 명령에 대응하는 연산을 수행할 수 있다. 램(420)은 호스트(410)의 데이터 메모리 역할을 할 수 있고, 호스트(410)는 장치 드라이버(440)를 통해서 불휘발성 저장 시스템(450)에 유저 데이터를 기록하거나 독출할 수 있다. 또한 도 12에서는 불휘발성 저장 시스템(450)의 동작 및 관리를 제어하기 위한 장치 드라이버(440)가 호스트(410)의 외부에 구비되는 것으로 도시되었으나, 장치 드라이버(440)는 호스트(410)의 내부에 구비되어도 무방하다.
전술한 실시예들과 같이, 호스트(410)와 불휘발성 저장 시스템(450) 사이에서 커맨드 및 커맨드 응답이 송수신될 수 있으며, 또한 불휘발성 저장 시스템(450)은 스트로브 신호를 생성하여 호스트(410)로 제공할 수 있다. 호스트(410)는 스트로브 신호를 이용하여 스트로브 신호에 동기된 커맨드 응답을 수신하고 이를 저장할 수 있다.
도 20은 본 발명의 일실시예에 따른 메모리 카드를 나타내는 도면이다. 메모리 카드(500)는 모바일 기기나 데스크 탑 컴퓨터와 같은 전자기기에 연결하여 사용할 수 있는 휴대용 저장장치가 될 수 있다. 도 20에 도시된 바와 같이, 상기 메모리 카드(500)는 메모리 컨트롤러(510), 불휘발성 셀 어레이(520) 및 포트 영역(530)을 구비할 수 있다.
메모리 카드(500)는 포트 영역(530)을 통해서 외부의 호스트(미도시)와 통신할 수 있고, 메모리 컨트롤러(510)는 불휘발성 셀 어레이(520)를 제어할 수 있다. 메모리 컨트롤러(510)는 프로그램을 저장하는 ROM(미도시)으로부터 프로그램을 읽어서 수행할 수 있다. 본 발명의 실시예들에 따른 불휘발성 메모리 시스템의 관리 동작은 메모리 컨트롤러(510)에 의해서 수행될 수 있다. 불휘발성 셀 어레이(520)는 NAND 플래시 메모리, NOR 플래시 메모리 등의 셀 어레이를 포함할 수 있다.
또한, 전술한 실시예에서와 같이, 메모리 컨트롤러(510)는 호스트로부터의 클록 신호를 이용하여 스트로브 신호를 생성할 수 있으며, 스트로브 신호 및 이에 동기된 커맨드 응답을 생성하여 호스트로 제공할 수 있다. 또한, 본 발명의 실시예에 따른 메모리 카드(500)는 HS200 모드 및 HS400 모드를 지원할 수 있으며, 각각의 모드에서 커맨드 응답의 수신 타이밍을 설정하기 위한 튜닝 동작이 생략될 수 있다.
도 21은 본 발명의 실시예에 따른 호스트로서 구현되는 어플리케이션 프로세서를 나타내는 블록도이다. 도 21에 도시된 어플리케이션 프로세서(600)는 다양한 형태로 구현될 수 있으며, 예컨대 상기 어플리케이션 프로세서(600)는 시스템 온 칩(System on Chip, SoC)으로 구현될 수 있다. 시스템 온 칩(SoC)은 여러 기능을 갖는 시스템을 하나의 반도체 칩에 집적하여 구현되며, 다수의 IP(Intellectual Property)들이 SoC에 집적될 수 있다. 다수의 IP들 각각은 SoC 내에 구현되어 각각의 특정 기능을 수행한다.
어플리케이션 프로세서(600)는 다양한 IP들을 포함할 수 있으며, 예컨대 도 17에 도시된 바와 같이 시스템 버스로서 인터커넥트 버스(610)와, 이에 연결되는 중앙 처리장치(CPU, 620), 멀티미디어 유닛(630), 저장 장치(640) 및 주변 회로(650)를 포함할 수 있다. 저장 장치(640)는 본 발명의 실시예에 따라 커맨드 응답을 저장하기 위한 메지스터로 구현될 수 있다.
인터커넥트 버스(610)는 소정의 표준 버스 규격을 갖는 프로토콜이 적용된 버스로 구현될 수 있다. 예컨대, 표준 버스 규격으로서, ARM(Advanced RISC Machine) 사의 AMBA(Advanced Microcontroller Bus Architecture) 프로토콜이 적용될 수 있다. AMBA 프로토콜의 버스 타입에는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface), AXI4, ACE(AXI Coherency Extensions) 등이 포함될 수 있다. 전술한 버스 타입들 중 AXI는 IP들 사이의 인터페이스 프로토콜로서, 다중 아웃스탠딩 어드레스(multiple outstanding address) 기능과 데이터 인터리빙(data interleaving) 기능 등을 제공한다. 이외에도, 소닉사(SONICs Inc.)의 uNetwork 이나 IBM의 CoreConnect, OCP-IP의 오픈 코어 프로토콜(Open Core Protocol) 등 다른 타입의 프로토콜이 인터커넥트 버스(610)에 적용되어도 무방하다.
한편, 도 21에 도시된 각종 IP들 각각은 고유한 동작을 수행하는 기능 블록으로 구현될 수 있다. 예컨대, 중앙 처리장치(620)는 마스터 IP에 해당할 수 있으며, 어플리케이션 프로세서(600)의 전반적인 동작을 제어할 수 있다. 또한, 멀티미디어 유닛(630)은 영상을 부호화하기 위한 장치 및/또는 영상을 복호화하기 위한 장치를 포함할 수 있다. 또한, 저장 장치(640)는 어플리케이션 프로세서(600)와 통신하는 메모리 시스템으로부터 제공되는 정보(예컨대, 커맨드 응답 등의 정보)를 저장하기 위한 수단을 구비할 수 있다..
어플리케이션 프로세서(600)는 모바일 장치 등 각종 단말기에 장착되어 메인 프로세서로서 동작할 수 있으며, 주변 회로(650)는 전술한 실시예에서와 같은 스트로브 신호를 수신하기 위한 수신 장치를 포함할 수 있다. 전술한 바와 같이, 주변 회로(650)에 포함되는 수신 장치를 통해 수신된 스트로브 신호는 소정의 딜레이 동작 및 위상 조절 동작을 거쳐 저장 장치(640)로 제공될 수 있으며, 저장 장치(640)는 스트로브 신호를 클록 소스로서 이용하여 커맨드 응답을 저장할 수 있다.
도 22는 본 발명의 일 실시예에 따른 호스트 및 불휘발성 메모리 시스템이 장착된 이동 단말기의 일 예를 나타내는 도면이다. 이동 단말기(700)는 기능이 제한되어 있지 않고 응용 프로그램을 통해 상당 부분의 기능을 변경하거나 확장할 수 있는 스마트폰일 수 있다. 이동 단말기(700)는, 무선기지국과 RF신호를 교환하기 위한 내장 안테나(710)을 포함하고, 카메라(730)에 의해 촬영된 영상들 또는 안테나(710)에 의해 수신되어 복호화된 영상들을 디스플레이하기 위한 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes)화면 같은 디스플레이화면(720)를 포함한다. 이동 단말기(700)는 제어버튼, 터치패널을 포함하는 동작 패널(740)를 포함할 수 있다. 또한 디스플레이화면(720)이 터치스크린인 경우, 동작 패널(740)은 디스플레이화면(720)의 터치감지패널을 더 포함할 수 있다. 이동 단말기(700)은 음성, 음향을 출력하기 위한 스피커(780) 또는 다른 형태의 음향출력부와, 음성, 음향이 입력되는 마이크로폰(750) 또는 다른 형태의 음향입력부를 포함한다. 이동 단말기(700)는 비디오 및 정지영상을 촬영하기 위한 CCD 카메라와 같은 카메라(730)를 더 포함한다. 또한, 이동 단말기(700)는 카메라(730)에 의해 촬영되거나 이메일(E-mail)로 수신되거나 다른 형태로 획득된 비디오나 정지영상들과 같이, 부호화되거나 복호화된 데이터를 저장하기 위한 저장매체(770), 그리고 저장매체(70)를 이동 단말기(700)에 장착하기 위한 슬롯(760)을 포함할 수 있다. 저장매체(770)는 전술한 실시예에서와 같은 불휘발성 메모리 시스템일 수 있으며, 예컨대 SD카드 또는 플라스틱 케이스에 내장된 EEPROM(electrically erasable and programmable read only memory)와 같은 다른 형태의 플래쉬 메모리일 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

Claims (10)

  1. 커맨드를 수신하는 단계;
    클록 신호를 이용하여 스트로브 신호를 생성하는 단계;
    상기 스트로브 신호에 동기하며 상기 수신된 커맨드에 대응하는 커맨드 응답을 생성하는 단계; 및
    상기 스트로브 신호 및 커맨드 응답을 호스트로 출력하는 단계; 및
    상기 수신된 커맨드에 따라 데이터를 출력함과 함께, 상기 데이터에 대응하는 데이터 스트로브 신호를 상기 호스트로 출력하는 단계를 구비하고,
    상기 스트로브 신호와 상기 데이터 스트로브 신호는 서로 동일한 위상을 갖거나 서로 상이한 위상을 갖는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  2. 제1항에 있어서,
    상기 커맨드 응답을 출력하는 제1 구간이 설정되고, 상기 스트로브 신호는 상기 제1 구간 동안 활성화되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  3. 제1항에 있어서,
    상기 스트로브 신호의 제1 에지를 기준으로 하여 정의된 스큐 값에 따라, 상기 커맨드 응답이 상기 스트로브 신호에 동기되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  4. 제1항에 있어서,
    상기 스트로브 신호의 제2 에지를 기준으로 하여 정의된 셋업 타임 및 홀드 타임에 따라, 상기 커맨드 응답이 상기 스트로브 신호에 동기되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  5. 제1항에 있어서,
    상기 스트로브 신호는 상기 클록 신호와 동일한 주기를 가지며, 상기 커맨드 응답은 상기 스트로브 신호의 제1 에지에 동기하여 출력되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  6. 제1항에 있어서,
    상기 스트로브 신호는 상기 클록 신호와 동일한 주기를 가지며, 상기 커맨드 응답은 상기 스트로브 신호의 제1 에지 및 제2 에지에 동기하여 출력되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  7. 제1항에 있어서,
    상기 클록 신호는, 상기 호스트로부터 제공되는 신호인 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  8. 제1항에 있어서,
    상기 스트로브 신호는 상기 데이터 스트로브 신호를 상기 클록 신호로서 이용하여 생성되는 것을 특징으로 하는 불휘발성 메모리 시스템의 동작방법.
  9. 클록 신호 및 커맨드를 출력하는 단계;
    상기 커맨드에 대응하는 커맨드 응답 및 상기 커맨드 응답에 동기된 스트로브 신호를 수신하는 단계;
    상기 스트로브 신호에 대한 딜레이 및 위상 조절 동작 중 적어도 하나를 수행하여 내부 스트로브 신호를 생성하는 단계; 및
    상기 내부 스트로브 신호를 클록 소스로서 이용하여 상기 커맨드 응답을 저장하는 단계를 구비하고,
    상기 커맨드 응답을 래치하기 위한 샘플링 포인트를 결정하는 튜닝 과정이 생략되는 것을 특징으로 하는 호스트의 동작방법.
  10. 삭제
KR1020140059968A 2014-05-19 2014-05-19 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법 KR102211709B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140059968A KR102211709B1 (ko) 2014-05-19 2014-05-19 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법
US14/711,643 US9396805B2 (en) 2014-05-19 2015-05-13 Nonvolatile memory system with improved signal transmission and reception characteristics and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140059968A KR102211709B1 (ko) 2014-05-19 2014-05-19 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법

Publications (2)

Publication Number Publication Date
KR20150133090A KR20150133090A (ko) 2015-11-27
KR102211709B1 true KR102211709B1 (ko) 2021-02-02

Family

ID=54539064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140059968A KR102211709B1 (ko) 2014-05-19 2014-05-19 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법

Country Status (2)

Country Link
US (1) US9396805B2 (ko)
KR (1) KR102211709B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11023176B2 (en) * 2017-04-14 2021-06-01 Huawei Technologies Co., Ltd. Storage interface, timing control method, and storage system
KR20190017526A (ko) * 2017-08-11 2019-02-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014053A1 (en) * 1999-09-02 2001-08-16 Wen Li Output circuit for a double data rate dynamic random access memory, double data rate dynamic random access memory, method of clocking data out from a double data rate dynamic random access memory and method of providing a data strobe signal
US20060250882A1 (en) * 2005-04-26 2006-11-09 Micron Technology, Inc. System and method for capturing data signals using a data strobe signal
US20110199843A1 (en) * 2010-02-15 2011-08-18 International Business Machines Corporation Strobe Offset in Bidirectional Memory Strobe Configurations

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6564284B2 (en) 1998-12-23 2003-05-13 Micron Technology, Inc. Apparatus for controlling a multibank memory device
US8037234B2 (en) 2003-12-02 2011-10-11 Super Talent Electronics, Inc. Command queuing smart storage transfer manager for striping data to raw-NAND flash modules
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US6640274B1 (en) 2000-08-21 2003-10-28 Intel Corporation Method and apparatus for reducing the disk drive data transfer interrupt service latency penalty
KR100382736B1 (ko) * 2001-03-09 2003-05-09 삼성전자주식회사 독출동작과 기입동작시 서로 다른 데이터율을 갖는 반도체메모리장치 및 이를 채용하는 시스템
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
JP2006004559A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置
TWI251837B (en) 2004-10-13 2006-03-21 Via Tech Inc Method and related apparatus for adjusting timing of memory signals
US7196948B1 (en) * 2005-03-07 2007-03-27 Sun Microsystems, Inc . Method and apparatus for data capture on a bi-directional bus
US7984084B2 (en) 2005-08-03 2011-07-19 SanDisk Technologies, Inc. Non-volatile memory with scheduled reclaim operations
US7631245B2 (en) 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
JP4921888B2 (ja) * 2006-08-22 2012-04-25 ルネサスエレクトロニクス株式会社 インターフェース回路
US20110264851A1 (en) 2006-12-07 2011-10-27 Tae-Keun Jeon Memory system and data transmitting method thereof
US8312241B2 (en) 2008-03-06 2012-11-13 Integrated Device Technology, Inc. Serial buffer to support request packets with out of order response packets
WO2010002943A1 (en) 2008-07-01 2010-01-07 Lsi Corporation Methods and apparatus for interfacing between a flash memory controller and a flash memory array
US8380909B2 (en) 2009-04-08 2013-02-19 Google Inc. Multiple command queues having separate interrupts
US20100262979A1 (en) * 2009-04-08 2010-10-14 Google Inc. Circular command queues for communication between a host and a data storage device
US8296480B2 (en) 2009-11-30 2012-10-23 Lsi Corporation Context execution in a media controller architecture
JP2011090361A (ja) 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
KR101626084B1 (ko) 2009-11-25 2016-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
US8364864B2 (en) 2010-03-17 2013-01-29 Juniper Networks, Inc. Multi-bank queuing architecture for higher bandwidth on-chip memory buffer
KR101780422B1 (ko) 2010-11-15 2017-09-22 삼성전자주식회사 불휘발성 메모리 장치, 그것의 읽기 방법, 그리고 그것을 포함하는 메모리 시스템
US8621113B2 (en) 2011-05-31 2013-12-31 Micron Technology, Inc. Apparatus including host bus adapter and serial attachment programming compliant device and related methods
US8543758B2 (en) 2011-05-31 2013-09-24 Micron Technology, Inc. Apparatus including memory channel control circuit and related methods for relaying commands to logical units
US8806090B2 (en) 2011-05-31 2014-08-12 Micron Technology, Inc. Apparatus including buffer allocation management and related methods
JP5813380B2 (ja) 2011-06-03 2015-11-17 株式会社東芝 半導体記憶装置
US8897084B2 (en) 2011-09-08 2014-11-25 Apple Inc. Dynamic data strobe detection
KR20130070251A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 브릿지 칩셋 및 그것을 포함하는 데이터 저장 시스템
US9053066B2 (en) 2012-03-30 2015-06-09 Sandisk Technologies Inc. NAND flash memory interface
KR101930779B1 (ko) 2012-04-04 2018-12-20 에스케이하이닉스 주식회사 반도체 메모리 회로 및 이를 이용한 데이터 처리 시스템
US9053811B2 (en) * 2012-09-11 2015-06-09 International Business Machines Corporation Memory device refresh

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014053A1 (en) * 1999-09-02 2001-08-16 Wen Li Output circuit for a double data rate dynamic random access memory, double data rate dynamic random access memory, method of clocking data out from a double data rate dynamic random access memory and method of providing a data strobe signal
US20060250882A1 (en) * 2005-04-26 2006-11-09 Micron Technology, Inc. System and method for capturing data signals using a data strobe signal
US20110199843A1 (en) * 2010-02-15 2011-08-18 International Business Machines Corporation Strobe Offset in Bidirectional Memory Strobe Configurations

Also Published As

Publication number Publication date
US20150332781A1 (en) 2015-11-19
KR20150133090A (ko) 2015-11-27
US9396805B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
CN108428463B (zh) 存储装置
US9601171B2 (en) Storage device including nonvolatile memory and memory controller and operating method of retiming circuit interfacing communication between nonvolatile memory and memory controller
TWI787388B (zh) 記憶體裝置以及記憶體裝置的操作方法
US20160180898A1 (en) Memory controller and memory system including the same
JP2019528546A (ja) マルチデッキメモリデバイス及び操作
KR102210328B1 (ko) 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작 방법
US11468921B2 (en) Memory system capable of improving stability of a data read operation of interface circuit, and method of operating the memory system
US20180277180A1 (en) Memory system
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
US20200143856A1 (en) Memory device and operating method thereof
US11200932B2 (en) Non-volatile memory device, controller and memory system
KR102211709B1 (ko) 신호 송수신 특성을 향상한 불휘발성 메모리 시스템, 호스트 장치, 불휘발성 메모리 시스템 및 호스트의 동작방법
KR20170023254A (ko) 반도체 메모리 시스템 및 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법
KR20200008436A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
CN113129972A (zh) 存储器装置及其操作方法
US11069387B2 (en) Memory system and method of operating the memory system
US11150838B2 (en) Memory system and method of operating the memory system
US11694740B2 (en) Memory device, memory system including memory device, and method of operating memory device
US11645008B2 (en) Memory system and operating method thereof for controlling a multi-plane read operation
US20160203872A1 (en) Semiconductor memory device
KR20210015346A (ko) 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant