KR102166663B1 - Test system for soc and test method thereof - Google Patents
Test system for soc and test method thereof Download PDFInfo
- Publication number
- KR102166663B1 KR102166663B1 KR1020140069370A KR20140069370A KR102166663B1 KR 102166663 B1 KR102166663 B1 KR 102166663B1 KR 1020140069370 A KR1020140069370 A KR 1020140069370A KR 20140069370 A KR20140069370 A KR 20140069370A KR 102166663 B1 KR102166663 B1 KR 102166663B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- temperature
- chips
- units
- application processor
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명에 따른 복수의 시스템 온 칩들을 테스트하는 테스트 시스템은, 제공받은 테스트 케이스에 따라 장착되는 시스템 온 칩들 각각을 테스트하는 복수의 테스트 유닛들, 상기 테스트 유닛들 각각에 상기 테스트 케이스에 대응하는 레벨의 직류 전압을 공급하는 파워 서플라이, 상기 테스트 유닛들 각각에 상기 테스트 케이스에 따른 온도 제어 신호를 제공하고 상기 테스트 유닛들 각각으로부터 제공되는 상기 시스템 온 칩들 각각의 측정 온도를 모니터링하는 온도 제어부, 그리고 상기 복수의 테스트 유닛들 각각에서 테스트되는 상기 복수의 시스템 온 칩들 각각 구동 전압, 전류, 구동 주파수를 측정하여 분석하는 분석기를 포함하되, 상기 복수의 테스트 유닛들 각각은 상기 복수의 시스템 온 칩들 중 장착된 어느 하나에 대한 상기 테스트 케이스를 적용하여 테스트하고, 상기 테스트 결과를 참조하여 상기 어느 하나의 시스템 온 칩에서 구동되는 소프트웨어의 불량 여부를 결정한다.A test system for testing a plurality of system-on-chips according to the present invention includes a plurality of test units for testing each of the system-on-chips mounted according to a provided test case, and a level corresponding to the test case in each of the test units. A power supply supplying a DC voltage of, a temperature control unit that provides a temperature control signal according to the test case to each of the test units and monitors the measured temperature of each of the system-on-chips provided from each of the test units, and the And an analyzer that measures and analyzes driving voltage, current, and driving frequency of each of the plurality of system-on-chips tested in each of a plurality of test units, wherein each of the plurality of test units is mounted among the plurality of system-on-chips. A test case is applied to any one of the test cases, and a failure of the software running in the one system-on-chip is determined by referring to the test result.
Description
본 발명은 테스트 시스템에 관한 것으로, 좀 더 구체적으로는 동시에 복수의 시스템 온 칩(SoC)을 테스트할 수 있는 테스트 시스템 및 그것의 테스트 방법에 관한 것이다.The present invention relates to a test system, and more particularly, to a test system capable of simultaneously testing a plurality of system on a chip (SoC) and a test method thereof.
ASIC(Application Specific Integrated Circuit) 기술은 칩셋(Chip Set) 체계로부터 하나의 칩에 내장되는 코어(Core)에 기초하는 시스템 온 칩(System On Chip: 이하, SoC)의 개념으로 발전해왔다. 시스템 온 칩(SoC)에는 마이크로 프로세서, 인터페이스, 메모리 및 DSP(Digital Signal Processor)와 같은 다양한 기능 블록들(Intellectual Property: 이하, IP)을 포함한다. 응용 프로세서(Application Processor: 이하, AP)도 이러한 시스템 온 칩(SoC)의 범주에 포함된다. 응용 프로세서(AP)는 웨이퍼 레벨에서부터 다양한 전기적, 물리적 특성을 검증하는 테스트 공정을 통해서 불량 여부가 테스트 된다. 응용 프로세서(AP)는 패키지 공정이 완료된 이후에도 다양한 테스트에 의해서 불량 여부를 검증하게 된다.Application Specific Integrated Circuit (ASIC) technology has evolved from a chip set system to a concept of a System On Chip (SoC) based on a core embedded in one chip. The system-on-chip (SoC) includes various functional blocks (Intellectual Property: hereinafter, IP) such as a microprocessor, an interface, a memory, and a digital signal processor (DSP). An application processor (AP) is also included in this system-on-chip (SoC) category. The application processor (AP) is tested for defects through a test process that verifies various electrical and physical properties from the wafer level. Even after the package process is completed, the application processor (AP) verifies whether there is a defect through various tests.
스마트폰이나 테블렛 PC와 같은 모바일 기기들에 장착되는 응용 프로세서는 일반적인 전기적인 특성 이외에도 실질적으로 구동할 운영 체제(Operating System: 이하, OS) 하에서 다양한 기능들의 정상 동작 여부를 테스트해야 한다. 특히, 시스템 온 칩(SoC)과 같은 임베디드 시스템의 경우, 불량의 원인이 하드웨어(Hardware)보다는 소프트웨어(Software)에 근거하는 경우가 더 많다고 알려져 있다. 따라서, 응용 프로세서(AP)와 같은 시스템 온 칩(SoC)의 소프트웨어(예를 들면, 운영 체제나 응용 프로그램)에 대한 테스트 기술이 더욱 절실한 실정이다. 더불어, 소프트웨어에 대한 정상 동작 여부를 테스트하면서 하드웨어 응답을 테스트할 시스템에 대한 요구가 절실한 실정이다. 더불어, 이러한 소프트웨어 구동 상황에서 발생하는 다양한 테스트 케이스(Test Case: 이하, TC)를 자동으로 설정하고, 각각의 테스트 케이스(TC)를 응용 프로세서(AP)에 적용하여 불량 여부를 검출하는 자동화된 테스트 시스템에 대한 요구가 증가하고 있다.In addition to general electrical characteristics, application processors installed in mobile devices such as smartphones and tablet PCs must test whether various functions operate normally under an operating system (OS) to be actually driven. In particular, in the case of an embedded system such as a system on a chip (SoC), it is known that the cause of the defect is more often based on software rather than hardware. Therefore, a test technology for software (for example, an operating system or an application program) of a system on a chip (SoC) such as an application processor (AP) is more urgent. In addition, there is an urgent need for a system to test hardware response while testing whether software is operating normally. In addition, an automated test that automatically sets various test cases (hereinafter, TC) that occur in the software operation situation and detects defects by applying each test case (TC) to the application processor (AP). The demand for the system is increasing.
본 발명의 목적은 시스템 온 칩의 소프트웨어에 대한 테스트를 자동으로 수행할 수 있는 테스트 시스템 및 그것의 테스트 방법을 제공하는 데 있다.An object of the present invention is to provide a test system capable of automatically performing a test on software of a system on a chip and a test method thereof.
상기 목적을 달성하기 위한 본 발명에 따른 복수의 시스템 온 칩들을 테스트하는 테스트 시스템은, 제공받은 테스트 케이스에 따라 장착되는 시스템 온 칩들 각각을 테스트하는 복수의 테스트 유닛들, 상기 테스트 유닛들 각각에 상기 테스트 케이스에 대응하는 레벨의 직류 전압을 공급하는 파워 서플라이, 상기 테스트 유닛들 각각에 상기 테스트 케이스에 따른 온도 제어 신호를 제공하고 상기 테스트 유닛들 각각으로부터 제공되는 상기 시스템 온 칩들 각각의 측정 온도를 모니터링하는 온도 제어부, 그리고 상기 복수의 테스트 유닛들 각각에서 테스트되는 상기 복수의 시스템 온 칩들 각각 구동 전압, 전류, 구동 주파수를 측정하여 분석하는 분석기를 포함하되, 상기 복수의 테스트 유닛들 각각은 상기 복수의 시스템 온 칩들 중 장착된 어느 하나에 대한 상기 테스트 케이스를 적용하여 테스트하고, 상기 테스트 결과를 참조하여 상기 어느 하나의 시스템 온 칩에서 구동되는 소프트웨어의 불량 여부를 결정한다.A test system for testing a plurality of system-on-chips according to the present invention for achieving the above object includes a plurality of test units for testing each of the system-on-chips mounted according to a provided test case, and each of the test units A power supply supplying a DC voltage of a level corresponding to a test case, providing a temperature control signal according to the test case to each of the test units, and monitoring the measurement temperature of each of the system-on-chips provided from each of the test units And an analyzer configured to measure and analyze a driving voltage, a current, and a driving frequency of each of the plurality of system-on-chips tested in each of the plurality of test units, and each of the plurality of test units The test case is applied to any one of the system-on-chips to be tested, and it is determined whether or not the software running in the system-on-chip is defective with reference to the test result.
상기 목적을 달성하기 위한 복수의 시스템 온 칩들 각각의 소프트웨어를 테스트하는 방법은, 복수의 테스트 항목 및 조건을 조합한 테스트 케이스를 선택하는 단계, 상기 선택된 테스트 케이스에 따라 DVFS 테스트, 상기 시스템 온 칩들 각각의 기능 블록들의 동작 테스트, 안정도 테스트, 다양한 인터페이스들을 통한 데이터 교환 테스트, 온도 테스트 중 적어도 하나를 상기 시스템 온 칩들 각각의 소프트웨어가 구동 중인 시점에 수행하는 단계, 그리고 상기 테스트 결과를 취합하여 상기 복수의 시스템 온 칩들 각각에 대해서 표시하는 단계를 포함한다.A method of testing software of each of a plurality of system-on-chips to achieve the above object includes: selecting a test case in which a plurality of test items and conditions are combined, a DVFS test according to the selected test case, and each of the system-on-chips Performing at least one of an operation test, a stability test, a data exchange test through various interfaces, and a temperature test of the functional blocks of the system-on-chips at a time when the software of each of the system-on-chips is running, and the test results are collected and the plurality of And displaying each of the system-on-chips.
이상과 같은 본 발명의 실시 예에 따르면, 복수의 시스템 온 칩에 대한 소프트웨어 테스트를 자동으로 수행할 수 있는 테스트 시스템 및 그것의 테스트 방법을 제공할 수 있다. 따라서, 본 발명의 테스트 시스템에 따르면 다양한 테스트 케이스를 복수의 시스템 온 칩에 독립적으로 적용하여 불량 여부를 테스트할 수 있기 때문에 소프트웨어 테스트에 소요되는 시간과 비용을 획기적으로 절감할 수 있다.According to an embodiment of the present invention as described above, a test system capable of automatically performing a software test on a plurality of system-on-chips and a test method thereof can be provided. Accordingly, according to the test system of the present invention, since various test cases can be independently applied to a plurality of system-on-chips to test for defects, time and cost required for software testing can be drastically reduced.
도 1은 본 발명의 실시 예에 따른 테스트 장치의 외관을 보여주는 도면이다.
도 2는 본 발명의 테스트 시스템(100)을 보여주는 블록도이다.
도 3은 도 2의 제 1 타깃 보드(124)와 디스플레이(125)를 간략히 보여주는 블록도이다.
도 4는 본 발명의 실시 예에 따른 응용 프로세서의 HDMI 인터페이싱 성능을 테스트하는 방법을 보여주는 순서도이다.
도 5는 도 3의 써모 커플(270)의 구성을 예시적으로 보여주는 블록도이다.
도 6은 본 발명의 실시 예에 따른 응용 프로세서의 온도 스트레스 테스트 방법을 예시적으로 보여주는 순서도이다.
도 7은 본 발명의 다른 특성에 따른 온도 테스트를 보여주는 순서도이다.
도 8은 테스트 케이스에 포함되는 테스트 항목들 중에서 로우 배터리 특성을 테스트하는 방법을 예시적으로 보여주는 순서도이다.
도 9는 도 1에 도시된 스크린부의 일부를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 테스트 시스템에서 하나의 응용 프로세서에 대한 소프트웨어 테스트에 적용되는 테스트 케이스들을 예시적으로 보여주는 테이블이다.
도 11은 본 발명의 실시 예에 따른 지능형 테스트 케이스의 실행 방법을 간략히 보여주는 순서도이다.1 is a view showing the appearance of a test apparatus according to an embodiment of the present invention.
2 is a block diagram showing a
3 is a block diagram schematically illustrating the
4 is a flowchart illustrating a method of testing HDMI interfacing performance of an application processor according to an embodiment of the present invention.
5 is a block diagram illustrating an exemplary configuration of the
6 is a flowchart illustrating a temperature stress test method of an application processor according to an embodiment of the present invention.
7 is a flow chart showing a temperature test according to another characteristic of the present invention.
8 is a flowchart illustrating a method of testing low battery characteristics among test items included in a test case.
9 is a diagram illustrating a part of the screen unit shown in FIG. 1 by way of example.
10 is a table exemplarily showing test cases applied to a software test for one application processor in the test system of the present invention.
11 is a flowchart briefly showing a method of executing an intelligent test case according to an embodiment of the present invention.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.It is to be understood that both the preceding general description and the following detailed description are exemplary, and it is to be understood that additional descriptions of the claimed invention are provided. Reference numerals are indicated in detail in the preferred embodiments of the present invention, examples of which are indicated in the reference drawings. Wherever possible, the same reference numerals are used in the description and drawings to refer to the same or similar parts.
이하에서는, 응용 프로세서(AP)가 본 발명의 특징 및 기능을 설명하기 위한 시스템 온 칩(SoC)의 한 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.In the following, an application processor (AP) will be used as an example of a system on a chip (SoC) for describing the features and functions of the present invention. However, those familiar with the art will be able to readily understand other advantages and performance of the present invention in accordance with the teachings herein. The present invention may also be implemented or applied through other embodiments. In addition, the detailed description may be modified or changed according to viewpoints and applications without significantly departing from the scope, technical spirit, and other objects of the present invention.
도 1은 본 발명의 실시 예에 따른 테스트 장치(1)의 외관을 보여주는 도면이다. 도 1을 참조하면, 테스트 장치(1)는 소프트웨어 테스트가 진행되는 각각의 응용 프로세서(AP)들의 테스트 상태와 디스플레이의 상태를 보여주는 스크린부(10), 지그부(20), 분석기(30), 스위치 허브(40), 온도 제어부(50), 그리고 KVM 스위치(60)를 포함한다.1 is a view showing the appearance of a
스크린부(10)는 지그부(20)에 연결되어 테스트가 진행되는 응용 프로세서(AP)들의 테스트 상태를 표시한다. 즉, 스크린부(10)에는 테스트가 진행되는 응용 프로세서(AP)들 각각에 대한 테스트의 진행 여부, 테스트 결과(Pass/Fail), 그리고 해당 응용 프로세서(AP)에 의해서 표시되는 디스플레이의 화면이 나타난다. 스크린부(10)에 나타나는 테스트 결과를 참조하여 관리자는 응용 프로세서(AP)의 불량 여부를 확인할 수도 있다. 더불어, 기계적으로 검출이 어려운 소프트웨어 불량의 경우에는 스크린부(10)에 표시되는 응용 프로세서(AP)가 구동하는 디스플레이의 상태를 참조해서 불량 여부를 판단할 수도 있다. 응용 프로세서(AP)가 구동하는 디스플레이의 화면은 각각의 응용 프로세서(AP)들에 할당되는 별도로 구비되는 카메라를 통해서 스크린부(10)에 제공될 수 있다. The
지그부(JIG, 20)는 스크린부(10), 분석기(30), 스위치 허브(40), 온도 제어기(50) 및 KVM 스위치(60) 등과 테스트 대상인 응용 프로세서가 탑재되는 타깃 보드(Target board)에 전기적인 연결을 제공한다. 지그부(20)는 타깃 보드의 제반 입출력 포트들(HDMI, USB, 오디오 잭, 파워 입력)과 테스트를 수행하는 제반 제어 장치들을 연결한다. 도시되지는 않았지만, 각각의 타깃 보드에 연결되는 디스플레이를 촬영하여 스크린부(10)로 제공하기 위한 카메라들이 지그부(20)의 상단에 위치할 수 있을 것이다. The jig unit (JIG, 20) is a target board on which an application processor to be tested, such as a
분석기(30)는 소프트웨어가 구동중인 응용 프로세서(AP)에 대한 제반 전기적인 특징을 제공받는다. 분석기(30)는 타깃 보드에서 검출되는 응용 프로세서(AP)의 구동 전압, 주파수, 전류 등을 검출하여 특정 소프트웨어에서의 소모 전력이나 부하 정도를 분석할 수 있다. 더불어, 분석기(30)는 특정 온도 조건 하에서 응용 프로세서(AP)의 구동 전압, 주파수, 전류를 검출하여 온도에 따른 소모 전력과 동작 특성을 분석 가능하게 한다. The
스위치 허브(40)는 테스트 대상이 되는 응용 프로세서들(AP) 각각에 대한 테스트 케이스(Test Case: 이하, TC)를 독립적으로 수행하는 테스트 제어 PC(미도시됨)와 분석기(30), 온도 컨트롤러(50), KVM 스위치(60) 등을 중재한다. 그리고 스위치 허브(40)를 통해서 모든 응용 프로세서들에 대한 테스트 결과를 확인할 수 있는 테스트 관리 서버(Test Management Server)와 연결될 테스트 장치(1)가 연결될 수 있다.The
온도 제어기(50)는 특정 테스트 케이스에 따라 타깃 보드에 장착되는 발열체를 통해서 응용 프로세서(AP)의 온도를 변화시킬 수 있다. 즉, 응용 프로세서(AP)가 구동되는 다양한 온도 환경을 만들기 위해 온도 제어기(50)는 타깃 보드의 소켓에 구비되는 발열체를 제어할 수 있다. 더불어, 온도 제어기(50)는 타깃 보드에 장착되는 온도 센서를 통해서 응용 프로세서(AP)의 온도를 측정할 수 있다.The
KVM 스위치(60)는 테스트 장치(1)에 장착되는 타깃 보드들 각각을 제어하는 테스트 제어 PC(미도시)의 기본적인 입출력 장치를 하나의 키보드, 마우스, 모니터로 통합하기 위한 스위치이다. KVM 스위치(60)에 의해서 관리자는 불량이 발생한 응용 프로세서의 동작을 제어하거나, 테스트 중단을 지시할 수 있다. The
이밖에, 도시되지는 않았지만, 테스트 장치(1)의 후단에는 각각의 타깃 보드들을 제어하기 위한 테스트 제어 PC들(미도시)이 장착된다. 테스트 제어 PC들에 의해서 테스트되는 응용 프로세서(AP)들 각각에 독립적으로 테스트 케이스의 적용이 가능하다. 그리고 테스트 제어 PC에 의해서 테스트 결과가 판정되고, 그 결과는 스크린부(10)에 표시될 수 있다.In addition, although not shown, test control PCs (not shown) for controlling respective target boards are mounted at the rear end of the
도 2는 본 발명의 테스트 시스템(100)을 보여주는 블록도이다. 도 2를 참조하면, 테스트 시스템(100)은 테스트 관리 서버(110)와, 각각 독립적으로 하나의 응용 프로세서를 테스트할 수 있는 복수의 테스트 유닛들(120, 130, 140), 그리고 분석기(150), 파워 서플라이(160), 온도 제어부(170), 그리고 HDMI 체커(180)를 포함할 수 있다. 상술한 구성들 상호 간에 데이터 교환은 데이터 라인(190)을 통해서 전기적으로 연결될 수 있다. 2 is a block diagram showing a
테스트 관리 서버(110)는 소프트웨어 테스트를 수행하기 위한 테스트 계획을 수립하고, 수립된 테스트 동작을 실행하도록 테스트 유닛들(120, 130, 140)을 제어한다. 테스트 관리 서버(110)는 다양한 테스트 케이스(TC)들을 선택하고 선택된 테스트 케이스(TC)에 따라 응용 프로세서(AP)에 대한 소프트웨어 테스트를 실행하도록 테스트 유닛들(120, 130, 140)을 제어할 수 있다. 또한, 테스트 관리 서버(110)는 응용 프로세서(AP)에 대한 온도나 전압 스트레스를 인가하기 위한 테스트 항목들을 테스트 유닛들(120, 130, 140)에 제공할 수 있다. 더불어, 테스트 관리 서버(110)는 응용 프로세서(AP)의 동작을 테스트하기 위한 다양한 테스트 벡터(Test Vector)나 샘플 이미지 데이터, 샘플 오디오 데이터 등을 테스트 유닛들(120, 130, 140)로 제공할 수도 있다. 테스트 관리 서버(110)는 선택된 테스트 케이스(TC)에서 해당되는 전압 또는 전류 레벨을 생성하도록 파워 서플라이(160)를 제어할 수 있다. The
테스트 관리 서버(110)는 더불어 테스트 유닛들(120, 130, 140)로부터의 측정 신호를 기반으로 한 분석 데이터를 분석기(150)로부터 받아 모니터에 표시할 수 있다. 그리고 테스트 관리 서버(110)는 온도 제어부(170), HMDI 체커(180)로부터 제공되는 측정 정보를 제공받을 수 있다. 테스트 관리 서버(110)서 취합된 테스트 결과 및 상태에 대한 정보는 관리자에게 모니터를 통해서 표시될 수 있다. 더불어, 테스트 관리 서버(110)에서 관리자에 의해서 선택된 테스트 케이스(TC)들이 해당 테스트 유닛들(120, 130, 140)로 제공될 수도 있을 것이다.The
테스트 유닛들(120, 130, 140)은 테스트 관리 서버(110)의 제어에 따라 타깃 보드들(124, 134, 144) 각각에 장착되는 응용 프로세스(AP)를 테스트한다. 그리고 테스트 유닛들(120, 130, 140) 각각은 독립적인 테스트 동작을 수행할 수 있다. 테스트 유닛들(120, 130, 140) 각각은 모두 동일한 구조로 제공될 수 있다. 따라서, 이하에서는 테스트 유닛(120)의 구조와 기능만을 설명하는 것으로 나머지 복수의 테스트 유닛들(130, 140)에 대한 기능 설명을 대신하기로 한다. The
테스트 유닛(120)은 제 1 테스트 제어 피시(121), 커터(122), 써모 커플(123), 제 1 타깃 보드(124), 디스플레이(125), 그리고 카메라(126)를 포함한다. 여기서, 제 1 타깃 보드(124)에는 테스트될 응용 프로세서(AP)가 장착된다. 더불어, 써모 커플(123)은 응용 프로세서(AP)를 착탈식으로 장착 및 분리하는 소켓의 일부로 제공될 수 있다. 써모 커플(123)은 전기적으로 제 1 타깃 보드(124)와 연결되지 않지만, 열역학적으로 제 1 타깃 보드(124)와 관련된다. The
제 1 테스트 제어 피시(121)는 테스트 관리 서버(110)로부터의 요청에 따라 제 1 타깃 보드(124)에 장착되는 응용 프로세서(AP)에 대한 소프트웨어 테스트를 수행한다. 제 1 테스트 제어 피시(121), 테스트 관리 서버(110)에 의해서 선택된 테스트 케이스(TC)에 따라 테스트 대상 응용 프로세서(AP)에 대한 부팅(Booting), 파워 테스트 등을 수행할 수 있다. 그리고 제 1 테스트 제어 피시(121)는 제 1 타깃 보드(124)에 장착되는 응용 프로세서(AP)와의 통신을 위한 다양한 인터페이스를 선택하거나 테스트할 수 있다. 더불어, 제 1 테스트 제어 피시(121)는 응용 프로세서(AP)에 대한 온도 특성을 테스트하고 그 결과를 제공받을 수 있다. 이러한 제반 테스트 케이스를 수행하기 위하여 제 1 테스트 제어 피시(121)는 커터(122), 온도 컨트롤러(170)를 제어할 수 있다. The first
더불어, 제 1 테스트 제어 피시(121)는 카메라(126)로부터 제공되는 영상을 스크린부(10, 도 1 참조)에 표시할 수 있다. 제 1 테스트 제어 피시(121)는 분석기(150), 온도 제어부(170), HDMI 체커(180)들로부터 제공되는 측정 데이터를 참조하여 테스트의 패스/페일 여부를 판단할 수 있다. 제 1 테스트 제어 피시(121)에 의해서 판단된 테스트 결과는 스크린부(10)의 테스트 유닛들(120, 130, 140) 각각에 할당된 모니터에 표시될 수 있다. 더불어, 제 1 테스트 제어 피시(121)에 의해서 판단된 테스트 결과는 불량 발생을 지시하는 경고등(예를 들면, LED), 버저 등의 시청각적인 효과를 통해서 관리자에게 알려질 수도 있을 것이다.In addition, the first
커터(122)는 제 1 테스트 제어 피시(121)로부터의 제어에 따라 공급 전압(DC1), 입출력 인터페이스(I/O Interface)들을 제어한다. 예를 들면, 커터(122)는 제 1 테스트 제어 피시(121)의 제어에 따라 파워 서플라이(160)로부터 제공되는 직류 전압(DC1)을 스위칭한다. 여기서 직류 전압(DC1)은 테스트 케이스(TC)에 따라 선택된 레벨의 전압일 수 있다. 예를 들면, 로우 배터리(Low battery) 성능을 테스트하기 위해서, 직류 전압(DC1)은 상대적으로 낮은 레벨로 제공될 수 있을 것이다. 그리고 직류 전압(DC1)은 파워 테스트를 위해서 다양한 시나리오에 따라 가변되거나 불안정한 전압으로 제공될 수 있을 것이다. 예를 들면, 주기적으로 온/오프되는 직류 전압(DC1)으로 제 1 테스트 제어 피시(121)의 제어에 따라 커터(122)가 제 1 타깃 보드(124)로 전달할 수도 있을 것이다. The
커터(122)는 더불어 입출력 인터페이스(I/O Interface)를 통해서 다양한 테스트 벡터를 타깃 보드(124)에 전달할 수 있다. 그리고, 커터(122)는 HDMI 인터페이스를 테스트하기 위하여 테스트 데이터를 제 1 타깃 보드(124)와 교환할 수 있을 것이다. 이러한 HDMI 인터페이스의 테스트 결과는 커터(122)에 연결되는 HDMI 체커(180)를 통해서 검출되고, 검출 결과는 제 1 테스트 제어 피시(121) 또는 테스트 관리 서버(110)에 제공될 것이다. HDMI 인터페이스에 대한 테스트 데이터는 HDMI 체커(180)와 HDMI 테스트 데이터(HDMI_S1)로 교환될 수 있을 것이다.The
이밖에, 커터(122)는 USB 인터페이스, 오디오 잭과 같은 다양한 인터페이스에 대한 테스트를 수행할 수 있다. 여기서, 커터(122)는 유선 인터페이스에 대해서만 테스트를 수행하는 것으로 설명되었으나, 본 발명은 여기에 국한되지 않는다. 예를 들면, 커터(122)는 테스트 케이스의 선택에 의해서 블루투스(Bluetooth), 와이파이(WiFi)와 같은 무선 통신 또는 NFC(Near Field Communication)와 같은 다양한 무선 인터페이스에 대한 테스트를 수행할 수도 있음은 잘 이해될 것이다.In addition, the
써모 커플(123)은 응용 프로세서의 온도 성능을 테스트하기 위해서 제공된다. 써모 커플(123)은 제 1 테스트 제어 피시(121)의 제어에 따라 제 1 타깃 보드(124)에 장착되는 응용 프로세서(AP)에 온도 스트레스(예를 들면, 85℃)를 인가할 수 있다. 온도 스트레스는 고정적인 값일 수 있고 시간에 따라 가변되는 고온일 수 있다. 써모 커플(123)은 고온 또는 저온 환경을 제공하기 위하여 발열체(Thermal Element) 또는 냉각 소자를 구비할 수 있을 것이다. 온도 스트레스가 인가되는 동안에 제 1 타깃 보드(124)를 통해서 응용 프로세서의 전압, 전류, 또는 구동 주파수가 측정되어 분석기(180)에 전달될 것이다. 더불어, 써모 커플(123)에 의해서 측정된 응용 프로세서(AP)의 구동 온도 정보는 온도 제어부(170)로 전달된다.The
써모 커플(123)은 더불어 인위적인 구동 온도의 가변없이 커터(122)를 통해서 제공되는 다양한 동작 모드에 따른 온도 변화를 감지할 수 있다. 예를 들면, 응용 프로세서(AP)의 동작 모드나 DVFS 모드에 따른 온도 변화를 감지하고, 정상적인 써멀 쓰로틀링(Thermal Throttling)이 수행되는지 판단할 수 있는 데이터를 제공할 수 있다. In addition, the
제 1 타깃 보드(124)는 실질적으로 응용 프로세서(AP)가 장착되는 PCB 기판과 동일한 구성 및 기능을 갖도록 제작될 수 있다. 제 1 타깃 보드(124)는 커터(122)를 통해서 다양한 입출력 인터페이스(I/O Interface)나 다양한 통신 표준에 따른 데이터 교환 인터페이스들을 구비하고 있다. 더불어, 제 1 타깃 보드(124)는 커터(122)로부터 제공되는 전압을 제공받는 전원 수신부를 포함할 것이다. The
제 1 타깃 보드(124)는 응용 프로세서(AP)가 장착되는 소켓을 구비할 것이다. 여기서, 응용 프로세서(AP)가 장착되는 소켓의 상단부는 써모 커플(123)로 제공될 수 있다. 즉, 응용 프로세서(AP)의 구동 온도의 측정과 온도 스트레스를 제공할 수 있는 구조로 응용 프로세서 소켓이 제공될 수 있다. 즉, 응용 프로세서 소켓은 응용 프로세서(AP)가 제 1 타깃 보드(124)와 전기적으로 접속되는 하단부와, 응용 프로세서를 고정하고 온도 테스트를 수행하기 위한 상단부로 구성될 수 있을 것이다. 응용 프로세서 소켓의 상단부에는 써모 커플(123)이 포함될 수 있으며, 써모 커플(123)은 열역학적으로 응용 프로세서(AP)에 연결된다. 제 1 타깃 보드(124)는 더불어 응용 프로세서(AP)의 제어에 따라 디스플레이(125)를 제어하기 위한 하드웨어 디스플레이 드라이버(Display Driver)를 포함할 수 있다. The
디스플레이(125)는 응용 프로세서(AP)에서 구동되는 이미지 프로세서로부터 제공되는 영상을 표시한다. 디스플레이(125)에 표시되는 영상은 카메라(126)에 의해서 감지되고, 카메라(126)에 의해서 감지된 영상은 제 1 테스트 제어 피시(121) 또는 테스트 관리 서버(110)로 전송될 것이다. 카메라(126)로부터 제공된 영상은 스크린부(10)에 위치한 복수의 표시 장치들 중에서 할당된 어느 하나의 표시 장치에 표시될 것이다. 즉, 스크린부(10)의 각 응용 프로세서별로 할당된 스크린에는 테스트 상황과 디스플레이(125)에 표시되는 영상이 동시에 표시될 것이다. The
동시에 테스트되는 응용 프로세서들 각각에 해당하는 나머지 테스트 유닛들(130, 140)은 제 1 테스트 유닛(120)과 동일하게 구성될 수 있다. 하지만, 테스트 유닛들(120, 130, 140) 각각의 테스트 과정은 독립적으로 수행되고 제어될 수 있다. The remaining
분석기(150)는 테스트 유닛들(120, 130, 140) 각각의 타깃 보드들(124, 134, 144)로부터 제공되는 측정 전압(VCF_1, VCF_2, …, VCF_n)을 제공받는다. 측정 전압(VCF_1, VCF_2, …, VCF_n)은 커터(122)에 의해서 제공되는 다양한 구동 조건에서 응용 프로세서(AP)들 각각의 전원 전압 레벨일 수 있다. 분석기(150)는 측정 전압(VCF_1, VCF_2, …, VCF_n)을 기초로 응용 프로세서들 각각의 구동 주파수, 소모 전력 특성을 분석하여 테스트 관리 서버(110)에 제공할 수 있다. 여기서, 측정 전압(VCF_1, VCF_2, …, VCF_n)은 전압의 레벨뿐 아니라 전류, 동작 주파수 정보도 더 포함될 수 있음을 잘 이해될 것이다.The
파워 서플라이(160)는 테스트 제어 피시들(121, 131, …, 141) 각각의 제어에 따라 커터들(122, 132, …, 142) 각각에 직류 전압(DC1, DC2, …, DCn)을 제공한다. 만일, 테스트 케이스(TC)가 로우 배터리를 가정하는 경우라면, 파워 서플라이(160)는 해당 테스트 유닛의 커터에 저전압의 직류 전압(DC Voltage)을 제공할 것이다. The
온도 제어부(170)는 테스트 유닛들(120, 130, 140) 각각에 구비되는 써모 커플들(123, 133, …, 143)로부터 제공되는 온도 정보(Temp_S1, Temp_S2, …, Temp_Sn)를 수신한다. 그리고 수신된 온도 정보(Temp_S1, Temp_S2, …, Temp_Sn)를 대응하는 테스트 제어 피시들(121, 131, 141) 또는 테스트 관리 서버(110)로 제공한다. 온도 정보(Temp_S1, Temp_S2, …, Temp_Sn)들 각각에는 측정 온도와 온도 제어 정보가 포함될 것이다. 온도 제어 정보는 써모 커플들(123, 133, …, 143) 각각의 발열체에 의해서 인가되는 온도 스트레스의 정도를 나타낸다. The
HDMI 체커(180)는 커터들(122, 132, …, 142) 각각에 연결된 HDMI 인터페이스의 신호를 검출하고, 오류 발생 여부를 판단할 수 있다. HDMI 체커(180)는 응용 프로세서(AP)의 프레임 버퍼까지 이미지 데이터의 전달에 문제가 없는지 데이터 교환을 통해서 HDMI 인터페이싱 성능을 점검할 것이다. HDMI 체커(180)는 커터(122, 132, …, 142)들 각각에 제공되는 테스트 데이터를 대응하는 응용 프로세서들에 전달하여 에러가 존재하는지 검출할 것이다. 커터(122)와 HDMI 체커(180)가 교환하는 테스트 데이터들(HDMI_S1, HDMI_S2, …, HDMI_Sn)에 의해서 HDMI 체커(180)의 검증 동작이 수행될 것이다.The
이상에서는 본 발명의 테스트 시스템(100)에 대한 예시적인 실시 예가 설명되었다. 하지만, 본 발명의 테스트 시스템(100)의 구성에는 다양한 방식의 테스트 항목을 수행하기 위해서 다양한 인터페이스나 특성이 추가될 수 있다. 본 발명의 테스트 시스템(100)에 따르면, 적어도 2개의 응용 프로세서의 소프트웨어 테스트가 고속으로 진행될 수 있다. 그리고 다양한 테스트 케이스의 적용과 연속적인 적용으로 소프트웨어의 구동 상황에서 응용 프로세서의 불량을 고속으로 검출할 수 있다.In the above, exemplary embodiments of the
도 3은 도 2의 제 1 타깃 보드(124)와 디스플레이(125)를 간략히 보여주는 블록도이다. 도 3을 참조하면, 제 1 타깃 보드(124)는 응용 프로세서(210), HDMI 인터페이스(220), USB 호스트 인터페이스(230), DC 파워 입력단(240), 파워 관리 I C(250), eMMC(260), 써모 커플(270), 이미지 센서(280), 그리고 디스플레이 드라이버 IC(290)를 포함할 수 있다. 3 is a block diagram schematically illustrating the
응용 프로세서(210)는 제 1 타깃 보드(124)에 구비되는 소켓(미도시)에 장착될 수 있다. 소켓에는 제 1 타깃 보드(124)와 전기적으로 연결되는 다양한 접속부들이 형성되는 하단부와, 응용 프로세서(210)를 고정하고 온도 스트레스를 인가하거나 구동 온도를 측정할 수 있는 상단부로 형성될 수 있다. 소켓의 상단부는 써모 커플(270)로 구성될 수 있을 것이다. 따라서, 응용 프로세서(210)에 대한 온도 스트레스의 인가와, 다양한 구동 조건에서의 응용 프로세서(210)의 온도 측정이 가능하다.The
HDMI 인터페이스(220)는 커터(122)에서 제공되는 HDMI 신호(H_TB)를 응용 프로세서(210)에 전달할 수 있다. 더불어, HDMI 인터페이스(220)는 응용 프로세서(210)에서 출력되는 HDMI 신호(H_TB)를 커터(122)로 전송할 수 있다. 커터(122)에는 HDMI 체커(180)가 연결되어 응용 프로세서(210)의 HDMI 데이터 교환 성능이 측정될 수 있다. The
USB 호스트 인터페이스(230)는 커터(122)를 통해서 제공되는 다양한 USB 테스트 신호를 응용 프로세서(210)에 전달할 수 있다. 더불어, USB 호스트 인터페이스(230)는 응용 프로세서(210)에서 출력되는 USB 신호를 커터(122)로 전송할 수 있다. 커터(122)를 경유하여 제공되는 USB 신호를 참조하여 제 1 테스트 제어 피시(121)는 응용 프로세서(210)의 USB 인터페이싱 성능을 측정할 수 있다.The
DC 파워 입력단(240)은 파워 서플라이(160)로부터 제공되는 DC 전압(V_TB)을 수신한다. 그리고 DC 파워 입력단(240)은 수신된 DC 전압을 파워 관리 IC(250)에 제공한다. The DC
파워 관리 IC(250)는 DC 파워 입력단(240)으로부터의 전압을 응용 프로세서(210)에 전달한다. 여기서, 특정 테스트 모드에서 파워 관리 IC(250)는 DC 파워 입력단(240)으로부터의 전압을 레귤레이팅 없이 응용 프로세서(210)에 바이패스할 수도 있음은 잘 이해될 것이다. 파워 관리 IC(250)는 응용 프로세서(210)의 전원단이나 특정 노드의 전압 또는 전류를 실시간으로 분석기(150)에 제공할 수 있다. 임베디드 메모리(eMMC, 260)는 불휘발성 메모리를 응용 프로세서(260)에 제공한다. The
써모 커플(270)은 온도를 측정하기 위한 온도 센서부와 온도 스트레스를 가하기 위한 발열부를 포함할 수 있다. 써모 커플(270)은 온도 제어 신호(Temp_Ctrl)에 따라 응용 프로세서(210)의 주변 온도를 높일 수 있다. 써모 커플(270)은 응용 프로세서(210)의 구동 온도를 측정하여 온도 데이터(Temp_Data)로 생성한다. The
이미지 센서(280)는 카메라 모듈로 제공될 수 있을 것이다. 디스플레이 드라이버 IC(290)는 응용 프로세서(210)에 의해서 정보가 표시되는 디스플레이 장치를 구동하기 위한 제어 유닛이다. The
상술한 제 1 타깃 보드(124)의 구성을 통해서 응용 프로세서(210)의 용이한 탑재가 가능하고, 온도 스트레스를 인가하는 온도 테스트가 가능하다. 더불어, 도시된 제 1 타깃 보드(124)의 구성은 예시일 뿐이며, 제 1 타깃 보드(124)에는 다양한 인터페이스나 통신 표준에 따라 추가적인 구성이 부가될 수 있음은 잘 이해될 것이다. Through the configuration of the
도 4는 본 발명의 실시 예에 따른 응용 프로세서의 HDMI 인터페이싱 성능을 테스트하는 방법을 보여주는 순서도이다. 도 4를 참조하면, HDMI 체커(180)와 테스트 유닛들 각각에 의해서 수행되는 HDMI 테스트 동작이 설명될 것이다. 여기서, 설명의 편의를 위하여 도 2의 테스트 유닛(120)에서 테스트되는 응용 프로세서를 예로 들어 HDMI 테스트 과정을 설명하기로 한다. 4 is a flowchart illustrating a method of testing HDMI interfacing performance of an application processor according to an embodiment of the present invention. Referring to FIG. 4, an HDMI test operation performed by the
S110 단계에서, 제 1 테스트 제어 피시(121)는 테스트 관리 서버(110)로부터 제공되는 테스트 케이스(TC)에 따라 샘플 미디어 데이터(R/G/B/HDCP, 오디오 데이터)를 응용 프로세서에 전달하도록 커터(122)를 제어할 것이다. 커터(122)는 제 1 테스트 제어 피시(121)로부터의 샘플 미디어 데이터를 HDMI 인터페이스를 통해서 제 1 타깃 보드(124)에 장착된 응용 프로세서(AP)에 전달할 것이다. 응용 프로세서(AP)에 전달된 영상 데이터는 구비된 프레임 버퍼(Frame buffer)에 로드될 것이다. In step S110, the first
S120 단계에서, 제 1 테스트 제어 피시(121)의 제어에 따라 커터(122)는 응용 프로세서(AP)의 프레임 버퍼에 로드된 영상 데이터를 요청할 것이다. 그러면, 응용 프로세서(AP)는 HDMI 인터페이스를 통해서 커터(122)로 영상 데이터를 전달할 것이다. 이때, HDMI 체커(180)는 전달된 영상 데이터의 정상 여부를 검출하여 HDMI 인터페이스의 성능을 검증할 것이다.In step S120, under the control of the first
S130 단계에서, HDMI 체커(180)에 의한 검증 결과에 따라 동작 분기가 수행된다. 만일, HDMI 체커(180)가 영상 데이터가 정상인 것으로 판단한 경우(Yes 방향), 절차는 S140 단계로 이동할 것이다. 반면, HDMI 체커(180)가 HDMI 인터페이스를 통해서 교환된 샘플 데이터에 문제가 있는 것으로 판단하는 경우(No 방향), 절차는 S170 단계로 이동한다. In step S130, operation branching is performed according to the verification result by the
S140 단계에서, 제 1 테스트 제어 피시(121)의 제어에 따라 커터(122)는 응용 프로세서(AP)의 오디오 시스템에 제공된 오디오 데이터를 요청할 것이다. 그러면, 응용 프로세서(AP)는 HDMI 인터페이스를 통해서 커터(122)로 오디오 데이터를 전달할 것이다. 이때, HDMI 체커(180)는 전달된 영상 데이터의 정상 여부를 검출하여 HDMI 인터페이스의 성능을 검증할 것이다.In step S140, under the control of the first
S150 단계에서, HDMI 체커(180)에 의한 검증 결과에 따라 동작 분기가 수행된다. 만일, HDMI 체커(180)가 오디오 데이터가 정상인 것으로 판단한 경우(Yes 방향), 절차는 S160 단계로 이동할 것이다. 반면, HDMI 체커(180)가 HDMI 인터페이스를 통해서 교환된 샘플 오디오 데이터에 문제가 있는 것으로 판단하는 경우(No 방향), 절차는 S170 단계로 이동한다. In step S150, operation branching is performed according to the verification result by the
S160 단계에서, HDMI 체커(180)는 테스트 관리 서버(110)와 제 1 테스트 제어 피시(121)로 응용 프로세서(AP)의 HDMI 인터페이싱 기능이 정상임을 알리는 패스 메시지(Pass)를 전달할 것이다.In step S160, the
S170 단계에서는, HDMI 체커(180)는 테스트 관리 서버(110)와 제 1 테스트 제어 피시(121)로 응용 프로세서(AP)의 HDMI 인터페이싱 기능이 불량임을 알리는 페일 메시지(Fail)를 전달할 것이다. 이러한 테스트 결과는 제 1 테스트 제어 피시(121)에 의해서 표시되는 스크린부(10, 도 1 참조)에 표시될 것이다.In step S170, the
도 5는 도 3의 써모 커플(270)의 구성을 예시적으로 보여주는 블록도이다. 도 5를 참조하면, 써모 커플(270)은 온도 가변기(272), 발열체(274), 온도 센서(276), 그리고 온도 디코더(278)를 포함한다. 5 is a block diagram illustrating an exemplary configuration of the
온도 가변기(272)는 제 1 테스트 제어 피시(121) 또는 온도 컨트롤러(170, 도 2 참조)로부터 제공되는 온도 제어 신호(Temp_Ctrl)의 제어에 따라 발열체(274)를 제어할 수 있다. 온도 제어 신호(Temp_Ctrl)는 온도의 크기를 지시하는 이진 데이터 또는 아날로그 신호일 수 있다. 온도 가변기(272)는 온도 제어 신호(Temp_Ctrl)에 따라 발열체(274)에 제공되는 전기 신호를 제어한다. The
발열체(274)는 온도 가변기(272)의 제어에 따라 열을 발생한다. 발열체(274)는 온도 가변기(272)로부터 제공되는 전기 에너지를 열 에너지로 변환하는 저항성 재료로 구성될 수 있을 것이다. 여기서, 발열체(274)는 상대적으로 주변의 열을 흡수하는 냉각 소자로 구성될 수도 있음은 잘 이해될 것이다. 예를 들면, 냉각 소자로 구성되는 발열체(274)는 영하 40°C 이하로도 응용 프로세서(210)의 표면 온도를 낮출 수 있을 것이다. 즉, 발열체(274)는 고온의 온도 스트레스 또는 저온의 온도 스트레스를 제공할 수 있다.The
온도 센서(276)는 응용 프로세서(AP)의 구동 온도를 센싱하여 전기 신호로 제공하는 소자이다. 예를 들면, 온도 센서(276)는 온도에 따라 변하는 기전력을 사용하는 열기전력형(또는, 열전쌍) 센서, 온도에 따라 변화하는 저항의 크기를 감지하는 열도전형 센서 등이 사용될 수 있다. 하지만, 온도 센서(276)의 온도 측정 방식은 여기에 국한되지 않으며 다양하게 적용될 수 있음은 잘 이해될 것이다. The
온도 디코더(278)는 온도 센서(276)로부터 제공된 아날로그 형태의 센싱 신호를 디지털 데이터로 변환할 것이다. 디지털 데이터로 변환된 온도 데이터(Temp_Data)는 이후 온도 제어부(170)나 제 1 테스트 제어 피시(121)로 전달될 것이다. The
도 6은 본 발명의 실시 예에 따른 응용 프로세서의 온도 스트레스 테스트 방법을 예시적으로 보여주는 순서도이다. 온도 스트레스를 위해서 응용 프로세서(AP)에 제공되는 발열 온도는 약 85℃인 것으로 가정하기로 한다. 6 is a flowchart illustrating a temperature stress test method of an application processor according to an embodiment of the present invention. It is assumed that the heating temperature provided to the application processor (AP) for temperature stress is about 85°C.
S210 단계에서, 특정 테스트 제어 피시는 테스트 관리 서버(110)로부터 제공되는 테스트 케이스(TC)에 따라 온도 제어 신호(Temp_Ctrl)를 써모 커플(270)에 제공할 것이다. 그러면, 제 1 테스트 제어 피시(121)에 의해서 온도 제어 신호(Temp_Ctrl) 제공되면, 써모 커플(270)의 온도 가변기(272)에 의해서 발열을 시작할 것이다. 발열체(274)에 의해서 응용 프로세서(AP)의 온도는 약 85℃ 까지 상승할 것이다. In step S210, the specific test control fish will provide the temperature control signal Temp_Ctrl to the
S220 단계에서, 응용 프로세서의 동작 주파수 및 구동 전압의 레벨이 검출될 것이다. 여기서, 온도 스트레스 하에서 다양한 응용 프로세서들이 구동될 수 있고, 최악의 구동 환경을 구성하기 위한 멀티 테스킹이 응용 프로세서에서 수행될 수도 있을 것이다. 이때, 출력되는 전압이나 주파수, 소모 전력을 분석기(150)가 측정하여 테스트 관리 서버(110) 또는 제 1 테스트 제어 피시(121)에 제공할 것이다. In step S220, the operating frequency and the level of the driving voltage of the application processor will be detected. Here, various application processors may be driven under temperature stress, and multitasking for configuring the worst driving environment may be performed by the application processor. At this time, the
S230 단계에서, 테스트되는 응용 프로세서(AP)에 대응하는 제 1 테스트 제어 피시(121)는 분석기(150)로부터의 정보를 참조하여 온도 스트레스 특성에 대한 응용 프로세서의 불량 여부를 판단할 것이다. 만일, 온도 스트레스 하에서 응용 프로세서(AP)의 동작이 정상으로 판단되면(Yes 방향), 절차는 S240 단계로 이동할 것이다. 반면, 온도 스트레스 하에서 응용 프로세서(AP)의 동작이 비정상으로 판단되면(No 방향), 절차는 S250 단계로 이동할 것이다. In step S230, the first
S240 단계에서, 제 1 테스트 제어 피시(121)는 온도 스트레스 테스트의 결과를 패스(Pass)로 판단할 것이다. S250 단계에서는, 제 1 테스트 제어 피시(121)는 테스트한 응용 프로세서(AP)의 온도 스트레스 테스트의 결과를 페일(Fail)로 판단할 것이다. 이러한 테스트 결과는 제 1 테스트 제어 피시(121)에 의해서 스크린부(10, 도 1 참조)에 표시될 것이다.In step S240, the first
도 7은 본 발명의 다른 특성에 따른 온도 테스트를 보여주는 순서도이다. 도 7을 참조하면, 본 발명의 테스트 시스템(100)은 응용 프로세서(AP)의 업무 로드에 따라 진행되는 써멀 쓰로틀링(Thermal Throttling)이 정상적으로 진행되는지를 테스트할 수 있다. 7 is a flow chart showing a temperature test according to another characteristic of the present invention. Referring to FIG. 7, the
S310 단계에서, 제 1 테스트 제어 피시(121)는 테스트 관리 서버(110)로부터 제공되는 테스트 케이스(TC)에 따라 응용 프로세서(AP)의 자체의 온도 제어 능력(Thermal Throttling)을 테스트하기 위하여 업무 로드를 제공한다. 예를 들면, 테스트 제어 피시는 CPU의 연산 동작을 가장 많이 발생하는 작업 요청을 응용 프로세서(AP)에 전달할 수 있을 것이다. 응용 프로세서(AP)의 동작에 따라 동작 온도는 상승하게 될 것이다.In step S310, the first
S320 단계에서, 응용 프로세서(AP)의 온도는 제 1 타깃 보드(124)에 장착되는 온도 센서에 의해서 측정되고, 그 결과는 온도 제어부(170)로 전달될 것이다. 여기서, 다양한 업무 로드를 응용 프로세서(AP)에 제공하면, 그에 따라 응용 프로세서(AP)의 써멀 쓰로틀링 동작이 활성화될 것이다. 정상적인 써멀 쓰로틀링 동작의 경우에, 응용 프로세서(AP)는 과도하게 동작 온도가 상승하는 것으로 판단하면 요청된 작업의 처리 속도를 늦추거나 구동 전압을 강하시킬 것이다. 이러한 동작 제어를 통해서 발생열을 감소시키고, 동작 온도를 낮출 수 있다. In step S320, the temperature of the application processor AP is measured by a temperature sensor mounted on the
S330 단계에서, 온도 제어부(170)는 측정된 최고 온도(Max_Temp)와 기준 온도(Ref)를 비교한다. 만일, 최고 온도(Max_Temp)가 기준 온도(Ref)보다 낮은 경우(Yes 방향), 절차는 S340 단계로 이동할 것이다. 반면, 최고 온도(Max_Temp)가 기준 온도(Ref) 이상인 경우(No 방향), 절차는 S350 단계로 이동할 것이다. In step S330, the
S340 단계에서, 제 1 테스트 제어 피시(121)는 응용 프로세서(AP)의 온도 제어 성능(Thermal Throttling)의 결과를 패스(Pass)로 판단할 것이다. S350 단계에서는, 제 1 테스트 제어 피시(121)는 응용 프로세서(AP)의 온도 제어 성능(Thermal Throttling)의 결과를 페일(Fail)로 판단할 것이다. 이러한 테스트 결과는 제 1 테스트 제어 피시(121)에 의해서 스크린부(10, 도 1 참조)에 표시될 것이다.In step S340, the first
도 8은 테스트 케이스에 포함되는 테스트 항목들 중에서 로우 배터리 특성을 테스트하는 방법을 예시적으로 보여주는 순서도이다. 도 8을 참조하면, 로우 배터리 상태에서 타깃 보드를 통해서 응용 프로세서(AP)의 동작 특성이 측정되고, 측정된 다양한 데이터 조합을 사용하여 정상 동작 여부를 판단할 수 있다.8 is a flowchart illustrating a method of testing low battery characteristics among test items included in a test case. Referring to FIG. 8, operation characteristics of an application processor (AP) may be measured through a target board in a low battery state, and normal operation may be determined using various combinations of measured data.
S410 단계에서, 제 1 테스트 제어 피시(121)는 테스트 관리 서버(110)로부터 제공되는 테스트 케이스(TC)에 따라 응용 프로세서(AP)의 전압 특성을 테스트할 것이다. 다양한 전압 특성들 중에는 서든 파워 오프(Sudden Power Off) 특성이나, 전원 전압의 과도한 상승이나 하강시에 응용 프로세서의 신뢰성을 테스트하는 것들이 포함될 수 있을 것이다. 로우 배터리 상황에서의 특성을 측정하기 위해서 우선 제 1 테스트 제어 피시(121)는 커터(122)를 통해서 제 1 타깃 보드(124)에 전압을 제공할 것이다. In step S410, the first
S420 단계에서, 테스트 제어 피시(121)는 커터(122)를 통해서 제 1 타깃 보드(124)에 공급되는 직류 전압의 레벨을 가변할 수 있다. 예를 들면, 로우 배터리 특성을 테스트하기 위해서는 커터(121)는 정상 동작 전압보다 낮은 레벨로 직류 전압을 조정할 수 있다. In step S420, the
S430 단계에서, 제 1 타깃 보드(124)를 통해서 측정되는 다양한 특성(동작 전류, 동작 전압, 동작 주파수)이 분석기(150)에 제공될 수 있을 것이다. 더불어, 디스플레이(125)를 통해서 로우 배터리 상황에서 경고 메시지 출력이나, 백업 동작, 오토 파워 오프(Auto Power-Off)와 같은 기능이 정상적으로 이루어지는지 확인할 수도 있을 것이다. 이러한 동작은 카메라를 통해서 스크린(10)에 제공되는 디스플레이(125)의 영상을 통해서 확인할 수 있을 것이다.In step S430, various characteristics (operating current, operating voltage, and operating frequency) measured through the
S440 단계에서, 제 1 테스트 제어 피시(121)는 측정된 데이터를 기초로 로우 배터리 특성에 대한 테스트 결과를 판단할 것이다. 만일, 로우 배터리 테스트의 결과가 정상으로 판단되면, 절차는 S450 단계로 이동한다. 반면, 로우 배터리 테스트의 결과가 비정상으로 판단되면, 절차는 S460 단계로 이동한다.In step S440, the first
S450 단계에서, 제 1 테스트 제어 피시(121)는 응용 프로세서(AP)의 로우 배터리 특성을 정상(Pass)으로 판단할 것이다. S460 단계에서는, 제 1 테스트 제어 피시(121)는 응용 프로세서(AP)의 로우 배터리 특성을 비정상(Fail)으로 판단할 것이다. 이러한 테스트 결과는 제 1 테스트 제어 피시(121)에 의해서 스크린부(10, 도 1 참조)에 표시될 것이다. In step S450, the first
도 9는 도 1에 도시된 스크린부(10)의 일부를 예시적으로 보여주는 도면이다. 도 9를 참조하면, 스크린부(10)에서 어느 하나의 스크린(300)에는 응용 프로세서의 소프트웨어 동작의 경과, 온도, 테스트 결과를 보여주는 제 1 부분(310)과, 카메라를 통해서 촬영한 디스플레이(125)를 보여주는 제 2 부분(320)을 포함한다. 9 is a diagram illustrating a part of the
스크린의 좌측의 제 1 부분(310)에는 제 1 테스트 제어 피시(121)에 의해서 테스트 경과를 표시할 수 있다. 즉, 테스트 케이스를 구성하는 다양한 테스트 항목들 중에서 테스트가 완료된 항목과 비완료된 항목들의 리스트를 확인할 수 있다. 더불어, 제 1 부분(310)에는 제 1 타깃 보드(124)에서 측정된 응용 프로세서(AP)의 구동 온도(Temperature)가 표시될 수도 있을 것이다. The test progress may be displayed on the
스크린의 우측의 제 2 부분(320)에는 카메라를 통해서 촬영된 디스플레이(125)의 영상을 실시간으로 표시한다. 이러한 디스플레이(125)의 표시는 전기적으로 감지하기 어려운 불량을 확인할 수 있는 수단을 제공할 수 있다. An image of the
도 10은 본 발명의 테스트 시스템에서 하나의 응용 프로세서에 대한 소프트웨어 테스트에 적용되는 테스트 케이스들을 예시적으로 보여주는 테이블이다. 도 10을 참조하면, 테스트의 종류는 크게 패턴 DVFS, 전압/전류/주파수, 기능, 안정도, 벤치마크 테스트 등으로 분류될 수 있다. 10 is a table exemplarily showing test cases applied to a software test for one application processor in the test system of the present invention. Referring to FIG. 10, the types of tests can be largely classified into pattern DVFS, voltage/current/frequency, function, stability, and benchmark test.
패턴 DVFS는 응용 프로세서(AP)에서 다양한 DVFS 테이블을 검증하기 위한 테스트 케이스들이다. 각각의 테스트 케이스들은 응용 프로세서(AP)에 구비되는 CPU의 주파수 변화에 따라 최적의 동작을 지원하기 위한 전압 레벨의 변화를 테스트하기 위한 다양한 케이스에 해당한다. 이러한 패턴 DVFS에는 4개의 테스트 케이스가 포함되는 것으로 예시적으로 도시되어 있다.Pattern DVFS are test cases for verifying various DVFS tables in an application processor (AP). Each of the test cases corresponds to various cases for testing a change in a voltage level for supporting an optimal operation according to a change in the frequency of a CPU provided in the application processor AP. This pattern DVFS is exemplarily shown as including four test cases.
전압/전류/주파수 테스트는 응용 프로세서의 다양한 구동 조건에서 전압/전류/주파수의 변화를 측정하여 변화의 범위가 허용 범위인지 테스트할 것이다. 이러한 전압/전류/주파수 테스트는 다양한 시나리오로 구성될 수 있을 것이다. 전압/전류/주파수를 테스트하는 테스트 케이스는 예시적으로 1개로 도시되어 있고, 소요 시간은 약 20분으로 도시되어 있다.Voltage/Current/Frequency test will test whether the range of change is acceptable by measuring changes in voltage/current/frequency under various driving conditions of the application processor. These voltage/current/frequency tests could consist of a variety of scenarios. One test case for testing voltage/current/frequency is shown as an example, and the time required is shown as about 20 minutes.
기능 테스트는 특정 기능을 수행하는 기능 블록들의 정상 여부를 테스트하는 테스트이다. 기능 테스트에서는 응용 프로세서(AP)에 포함되는 다양한 기능 블록들(IPs) 각각의 특정 기능을 테스트할 수 있다. 예를 들면, 이미지 프로세싱의 기능을 테스트하기 위해서는 다양한 이미지 파일의 전송과 처리 동작이 테스트될 수 있다. 각각의 기능 블록들을 테스트하기 위한 테스트 케이스는 17개가 구비될 수 있다. 그리고 전체 테스트 케이스를 수행하는데 약 60분이 소요될 수 있을 것이다. The function test is a test that tests whether functional blocks performing a specific function are normal. In the functional test, a specific function of each of various functional blocks (IPs) included in the application processor (AP) may be tested. For example, in order to test the function of image processing, the transfer and processing operations of various image files can be tested. 17 test cases for testing each functional block may be provided. And it could take about 60 minutes to run the entire test case.
안정도 테스트에서는 운영 체제(OS)가 구동되는 동안에 다양한 동작 환경을 제공하여 정상적으로 동작하는지 테스트된다. 예를 들면, 부팅이 정상적으로 수행되는지, 오디오나 비디오 재생이 정상적으로 수행되는지 테스트할 수 있다. 안정도 테스트에는 덤 이벤트가 무작위로 발생하는 몽키 테스트가 포함될 수도 있다. 파일 시스템, 빅/리틀 스위칭, 메모리, 카메라 테스트 등 가혹한 조건하에서 안정된 동작을 유지하는지를 다양한 테스트 케이스를 통해서 테스트할 수 있다. 벤치마크는 다양한 조건하에서 어느 정도 성능을 나타내는지 테스트하는 케이스들을 포함한다. In the stability test, it is tested whether it operates normally by providing various operating environments while the operating system (OS) is running. For example, it is possible to test whether booting is normally performed or whether audio or video playback is normally performed. Stability tests may include monkey tests in which dumb events occur randomly. Whether it maintains stable operation under severe conditions such as file system, big/little switching, memory, camera test, etc. can be tested through various test cases. The benchmark includes cases that test how well they perform under various conditions.
본 발명의 테스트 시스템(100)은 상술한 표와 같은 테스트 케이스를 구성하여 응용 프로세서들 각각을 테스트할 수 있다.The
도 11은 본 발명의 실시 예에 따른 지능형 테스트 케이스의 실행 방법을 간략히 보여주는 순서도이다. 도 11을 참조하면, 테스트 시스템(100)은 설정된 테스트 케이스에 따라 타깃 보드에 장착된 응용 프로세스들을 순차적으로 테스트할 것이다.11 is a flowchart briefly showing a method of executing an intelligent test case according to an embodiment of the present invention. Referring to FIG. 11, the
S510 단계에서, 먼저 테스트 시스템(100)은 테스트 케이스에서 정의된 DVFS 테이블에 대해서 검증한다. DVFS 테이블에 정의된 동작 레벨에 따라 정상적으로 응용 프로세서(AP)의 주파수가 상승하는지 확인한다. In step S510, first, the
S520 단계에서, 테스트 시스템(100)에 대한 초기화를 수행한다. 즉, 각각의 테스트 유닛들(120, 130, 140)이 정상적으로 동작하는지 점검할 것이다. 그리고 테스트 패턴을 제공하는 파워 서플라이(160), 온도 제어부(170), HDMI 체커(180), 그리고 각각의 커터들(122, 132, 142)의 동작이 정상인지 체크될 것이다.In step S520, the
S530 단계에서, 테스트 유닛들(120, 130, 140) 각각에 장착된 응용 프로세서들에 대한 DVFS 테스트가 수행된다. DVFS 테스트는 DVFS 테이블에 규정된 다양한 동작 환경을 랜덤하게 변경하면서 응용 프로세서가 정상적으로 동작하는지 테스트하는 단계이다. 최소 동작 주파수에서 최대 동작 주파수로 변경하면서 응용 프로세서(AP)의 소프트웨어가 정상적으로 반응하는지 테스트될 것이다. In step S530, a DVFS test is performed on the application processors mounted in each of the
S540 단계에서, 테스트 유닛들(120, 130, 140) 각각에 의한 기능 테스트가 진행된다. 예를 들면, 각각의 기능 블록들(IPs)에 대한 테스트가 진행된다. 기능 테스트를 위해서 테스트 제어 피시는 응용 프로세서(AP)에 특정 응용 프로그램을 활성화할 수 있다. 다양한 기능 블록들의 기능이 적절한 시점에 활성화되는지 이러한 기능 테스트를 통해서 검출할 수 있다.In step S540, a function test is performed by each of the
S550 단계에서, 안정도 테스트가 진행된다. 안정도 테스트를 위해서 응용 프로세서의 부팅, 오디오 및 비디오 재생, 몽키 테스트, 파일 시스템, 메모리, 카메라, 멀티코어 CPU의 스위칭 동작 등이 테스트될 수 있다. In step S550, a stability test is performed. For stability test, booting of application processor, audio and video playback, monkey test, file system, memory, camera, switching operation of multi-core CPU, etc. can be tested.
S560 단계에서, 벤치마크 테스트가 수행된다. 벤치마크 툴을 사용하여 테스트 제어 피시는 CPU, 메모리, 그래픽 성능, 파일 시스템의 성능을 검증할 수 있다. In step S560, a benchmark test is performed. Using a benchmark tool, the test control fish can verify the performance of the CPU, memory, graphics performance, and file system.
S570 단계에서, 전압/전류/주파수 테스트가 진행될 수 있다.In step S570, a voltage/current/frequency test may be performed.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. As described above, an optimal embodiment has been disclosed in the drawings and specifications. Although specific terms have been used herein, these are only used for the purpose of describing the present invention, and are not used to limit the meaning or the scope of the present invention described in the claims. Therefore, those of ordinary skill in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
10 : 스크린부
20 : JIG
30 : 분석기
40 : 스위치 허브
50 : 온도 제어부
60 : KVM 스위치
110 : 테스트 관리 서버
120, 130, 140 : 테스트 유닛
121, 131, 141 : 테스트 제어 피시
122, 132, 142 : 커터
123, 133, 143 : 써모 커플
124, 134, 144 : 타깃 보드
125, 135, 145 : 디스플레이
126, 136, 146 : 카메라
150 : 분석기
160 : 파워 서플라이
170 : 온도 제어부
180 : HDMI 체커
210 : 응용 프로세서
220 : HDMI 인터페이스
230 : USB 호스트 인터페이스
240 : DC 파워 입력단
250 : 파워 관리 IC
260 : eMMC
270 : 써모 커플
280 : 이미지 센서
290 : 디스플레이 드라이버 IC10: screen unit
20: JIG
30: analyzer
40: switch hub
50: temperature control unit
60: KVM switch
110: test management server
120, 130, 140: test unit
121, 131, 141: test control fish
122, 132, 142: cutter
123, 133, 143: Thermocouple
124, 134, 144: target board
125, 135, 145: display
126, 136, 146: camera
150: analyzer
160: power supply
170: temperature control unit
180: HDMI checker
210: application processor
220: HDMI interface
230: USB host interface
240: DC power input terminal
250: power management IC
260: eMMC
270: Thermocouple
280: image sensor
290: display driver IC
Claims (10)
제공받은 테스트 케이스에 따라 복수의 시스템 온 칩들을 테스트하는 복수의 테스트 유닛들;
상기 테스트 유닛들 각각에 상기 테스트 케이스에 대응하는 레벨의 직류 전압을 공급하는 파워 서플라이;
상기 테스트 유닛들 각각에 상기 테스트 케이스에 따른 온도 제어 신호를 제공하고 상기 테스트 유닛들 각각으로부터 제공되는 상기 시스템 온 칩들 각각의 측정 온도를 모니터링하는 온도 제어부; 그리고
상기 복수의 테스트 유닛들 각각으로부터 제공되는 상기 복수의 시스템 온 칩들 각각의 구동 전압, 전류, 구동 주파수를 측정하여 분석하는 분석기를 포함하되,
상기 복수의 테스트 유닛들 각각은 장착된 어느 하나의 시스템 온 칩에 대한 테스트 결과를 참조하여 상기 어느 하나의 시스템 온 칩에서 구동되는 소프트웨어의 불량 여부를 판단하는 테스트 시스템.For a test system testing system on chip:
A plurality of test units for testing a plurality of system-on-chips according to the provided test case;
A power supply supplying a DC voltage of a level corresponding to the test case to each of the test units;
A temperature controller configured to provide a temperature control signal according to the test case to each of the test units and monitor the measured temperature of each of the system-on-chips provided from each of the test units; And
Including an analyzer for measuring and analyzing the driving voltage, current, driving frequency of each of the plurality of system-on chips provided from each of the plurality of test units,
Each of the plurality of test units refers to a test result of any one system-on-chip installed to determine whether or not software running in the one system-on-chip is defective.
상기 복수의 테스트 유닛들 각각은:
테스트되는 시스템 온 칩이 장착되는 타깃 보드;
상기 타깃 보드를 통하여 상기 어느 하나의 시스템 온 칩에 상기 직류 전압을 직접 또는 가변하여 제공하고, 하나 이상의 입출력 인터페이스를 통해서 상기 어느 하나의 시스템 온 칩과 연결되는 커터; 그리고
상기 테스트 케이스에 따라 상기 파워 서플라이를 제어하고, 상기 커터를 통해서 상기 테스트 케이스에 대응하는 동작으로 상기 직류 전압 및 상기 입출력 인터페이스를 통해서 교환되는 데이터를 제공하는 테스트 제어 피시를 포함하는 테스트 시스템.The method of claim 1,
Each of the plurality of test units:
A target board on which the system-on-chip to be tested is mounted;
A cutter providing the DC voltage directly or variable to the system-on-chip through the target board and connected to the system-on-chip through one or more input/output interfaces; And
A test system comprising a test control fish that controls the power supply according to the test case, and provides the DC voltage and data exchanged through the input/output interface in an operation corresponding to the test case through the cutter.
상기 복수의 테스트 유닛들 각각은, 상기 온도 제어부로부터 제공되는 온도 제어 신호에 따라 상기 타깃 보드에 장착되는 상기 어느 하나의 시스템 온 칩에 온도 스트레스를 제공하는 써모 커플을 포함하는 테스트 시스템.The method of claim 2,
Each of the plurality of test units includes a thermo couple that provides temperature stress to any one of the system-on-chips mounted on the target board according to a temperature control signal provided from the temperature control unit.
상기 써모 커플은 상기 어느 하나의 시스템 온 칩의 구동 온도를 측정하여 상기 온도 제어부로 제공하는 테스트 시스템.The method of claim 3,
The thermocouple measures a driving temperature of the system-on-chip and provides it to the temperature controller.
상기 써모 커플은:
상기 온도 제어 신호에 따라 상기 어느 하나의 시스템 온 칩의 표면에 온도 스트레스를 제공하는 발열체; 그리고
상기 어느 하나의 시스템 온 칩의 구동 온도를 측정하기 위한 온도 센서를 포함하는 테스트 시스템. The method of claim 3,
The thermocouple:
A heating element providing temperature stress to the surface of the system-on-chip according to the temperature control signal; And
A test system including a temperature sensor for measuring the driving temperature of any one of the system-on-chips.
상기 복수의 테스트 유닛들 각각은, 상기 타깃 보드에 연결되어 상기 어느 하나의 시스템 온 칩에 의해서 구동되는 영상을 표시하는 디스플레이를 포함하는 테스트 시스템. The method of claim 5,
Each of the plurality of test units includes a display connected to the target board to display an image driven by the system-on-chip.
상기 테스트 제어 피시의 요청에 따라 상기 어느 하나의 시스템 온 칩의 HDMI 인터페이스 및 데이터 처리 성능을 테스트하기 위한 HDMI 체커를 더 포함하는 테스트 시스템.The method of claim 2,
The test system further comprises an HDMI checker for testing the HDMI interface and data processing performance of any one of the system-on-chips according to the request of the test control fish.
상기 복수의 테스트 유닛들 각각에 테스트 케이스를 할당하고, 상기 분석기, 상기 온도 제어부, 그리고 상기 복수의 테스트 유닛들 각각으로부터 제공되는 데이터를 참조하여 테스트되는 상기 복수의 시스템 온 칩들에 대한 테스트 데이터를 취합하는 테스트 관리 서버를 더 포함하는 테스트 시스템.The method of claim 1,
Allocating a test case to each of the plurality of test units, and collecting test data for the plurality of system-on-chips tested with reference to data provided from the analyzer, the temperature control unit, and each of the plurality of test units A test system further comprising a test management server.
각각 독립적으로 복수의 테스트 케이스들을 적용하여 복수의 시스템 온 칩들 각각에 대한 테스트를 수행하는 복수의 테스트 유닛들;
상기 복수의 테스트 케이스에 대응하는 레벨의 직류 전압을 생성하여 상기 복수의 테스트 유닛들 각각에 공급하는 파워 서플라이;
상기 복수의 테스트 유닛들 각각으로부터 출력되는 상기 복수의 시스템 온 칩들 각각의 온도 측정 신호들을 모니터링하는 온도 제어부;
상기 복수의 테스트 유닛들 각각으로부터 제공되는 상기 복수의 시스템 온 칩들 각각의 전압, 전류, 주파수 특성을 분석하는 분석기; 그리고
상기 복수의 테스트 케이스를 상기 복수의 테스트 유닛들에 제공하는 테스트 관리 서버를 포함하는 테스트 시스템.For a test system testing system-on-chip software:
A plurality of test units each independently applying a plurality of test cases to perform a test on each of a plurality of system-on-chips;
A power supply generating a DC voltage of a level corresponding to the plurality of test cases and supplying it to each of the plurality of test units;
A temperature controller for monitoring temperature measurement signals of each of the plurality of system-on-chips output from each of the plurality of test units;
An analyzer for analyzing voltage, current, and frequency characteristics of each of the plurality of system-on-chips provided from each of the plurality of test units; And
A test system including a test management server that provides the plurality of test cases to the plurality of test units.
상기 소프트웨어가 구동되는 상황에서 발생 가능한, 복수의 테스트 항목 및 조건을 조합한 복수의 테스트 케이스들 중 상기 복수의 테스트 유닛들 각각에 대응하는 테스트 케이스들을 선택하는 단계;
상기 복수의 테스트 유닛들 각각에 대응하는 테스트 케이스에 따른 전력을 공급하는 단계;
상기 복수의 테스트 유닛들 각각에 대응하는 테스트 케이스에 따른 온도 제어 신호를 제공하는 단계;
상기 복수의 테스트 유닛들 각각으로부터 전달되는 상기 복수의 시스템 온 칩들 각각의 측정 온도를 모니터링하는 단계;
상기 복수의 테스트 유닛들 각각으로부터 제공된 상기 복수의 시스템 온 칩들 각각의 구동 전압, 구동 전류 및 구동 주파수 중 적어도 하나를 분석하는 단계;
상기 분석하는 단계의 결과에 기초하여 상기 복수의 시스템 온 칩들 각각에서 구동되는 상기 소프트웨어에 결함이 존재하는지 결정하는 단계; 그리고
상기 결정된 결과를 취합하여 상기 복수의 시스템 온 칩들 각각에 대해서 표시하는 단계를 포함하되,
상기 전력을 공급하는 단계, 온도 제어 신호를 제공하는 단계, 그리고 상기 측정 온도를 모니터링하는 단계들은 상기 복수의 시스템 온 칩들 각각이 상기 소프트웨어를 구동하는 중에 수행되는 테스트 방법.
In a method for a plurality of test units to test software running on each of a plurality of system-on-chips:
Selecting test cases corresponding to each of the plurality of test units from among a plurality of test cases in which a plurality of test items and conditions are combined that may occur in a situation in which the software is running;
Supplying power according to a test case corresponding to each of the plurality of test units;
Providing a temperature control signal according to a test case corresponding to each of the plurality of test units;
Monitoring a measurement temperature of each of the plurality of system-on-chips delivered from each of the plurality of test units;
Analyzing at least one of a driving voltage, a driving current, and a driving frequency of each of the plurality of system-on-chips provided from each of the plurality of test units;
Determining whether a defect exists in the software running in each of the plurality of system-on-chips based on a result of the analyzing step; And
Comprising the step of collecting the determined results and displaying each of the plurality of system-on-chips,
The step of supplying power, providing a temperature control signal, and monitoring the measured temperature are performed while each of the plurality of system-on-chips is running the software.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/622,185 US9658949B2 (en) | 2014-02-14 | 2015-02-13 | Test system of system on chip and test method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461939927P | 2014-02-14 | 2014-02-14 | |
US61/939,927 | 2014-02-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150096612A KR20150096612A (en) | 2015-08-25 |
KR102166663B1 true KR102166663B1 (en) | 2020-10-19 |
Family
ID=54058913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140069370A KR102166663B1 (en) | 2014-02-14 | 2014-06-09 | Test system for soc and test method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102166663B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220133510A (en) * | 2021-03-25 | 2022-10-05 | 삼성전자주식회사 | Electronic device and customized temperature compensation mehtod |
CN113986728B (en) * | 2021-10-27 | 2024-04-23 | 中国核动力研究设计院 | Thermodynamic diagram-based integrated test case minimum set analysis method, system and terminal |
CN117234827B (en) * | 2023-11-14 | 2024-02-13 | 武汉凌久微电子有限公司 | Multi-platform automatic test method and system based on domestic graphic processor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004361171A (en) * | 2003-06-03 | 2004-12-24 | Fujitsu Ltd | Semiconductor integrated circuit and method for verifying function of the same |
JP2006318447A (en) * | 2005-03-08 | 2006-11-24 | Toshiba Corp | System and method for design verification using selectively effective checker |
JP2007164780A (en) | 2005-12-09 | 2007-06-28 | Internatl Business Mach Corp <Ibm> | Method, system, and program (method and system of design verification) |
JP2011145880A (en) | 2010-01-14 | 2011-07-28 | Yamaha Corp | Generation method for test task used in logic verification of semiconductor integrated circuit |
-
2014
- 2014-06-09 KR KR1020140069370A patent/KR102166663B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004361171A (en) * | 2003-06-03 | 2004-12-24 | Fujitsu Ltd | Semiconductor integrated circuit and method for verifying function of the same |
JP2006318447A (en) * | 2005-03-08 | 2006-11-24 | Toshiba Corp | System and method for design verification using selectively effective checker |
JP2007164780A (en) | 2005-12-09 | 2007-06-28 | Internatl Business Mach Corp <Ibm> | Method, system, and program (method and system of design verification) |
JP2011145880A (en) | 2010-01-14 | 2011-07-28 | Yamaha Corp | Generation method for test task used in logic verification of semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20150096612A (en) | 2015-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9658949B2 (en) | Test system of system on chip and test method thereof | |
US20100306592A1 (en) | Computer system on and off test apparatus and method | |
US7810006B2 (en) | Testing system for a device under test | |
CN108508343B (en) | Detection device and method for printed circuit board | |
KR101747710B1 (en) | Real speed high temperature aging system for semiconductor | |
KR102166663B1 (en) | Test system for soc and test method thereof | |
US20170083425A1 (en) | Detection system and method for baseboard management controller | |
US20110087452A1 (en) | Test device | |
TW201423385A (en) | Test system and method for computer | |
US8726088B2 (en) | Method for processing booting errors | |
US8791595B2 (en) | Server management system and method | |
US8786449B1 (en) | System-on-chip with thermal management core | |
US9158646B2 (en) | Abnormal information output system for a computer system | |
TWI761653B (en) | Device and method for testing computer system | |
JP6138376B2 (en) | Central processing unit of programmable logic controller system | |
US10992378B2 (en) | Information processing apparatus and optical fiber inspection method | |
US10409344B2 (en) | Electronic device having temperature management function | |
CN106644401A (en) | Test system and test method for testing semiconductor laser | |
CN115762626A (en) | Power-down protection testing device and power-down protection testing method | |
US20130096859A1 (en) | Resistance determining system | |
JP6119308B2 (en) | Power supply control apparatus, information processing apparatus, power supply control method, and program | |
US9037909B2 (en) | Test apparatus | |
TWI712925B (en) | Electronic apparatus and control method thereof | |
TWI452463B (en) | Automatic measuring system and method for voltage | |
CN116577551B (en) | SSD power consumption testing method and system and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |