KR102153368B1 - Mixer for rf receiver - Google Patents
Mixer for rf receiver Download PDFInfo
- Publication number
- KR102153368B1 KR102153368B1 KR1020180146948A KR20180146948A KR102153368B1 KR 102153368 B1 KR102153368 B1 KR 102153368B1 KR 1020180146948 A KR1020180146948 A KR 1020180146948A KR 20180146948 A KR20180146948 A KR 20180146948A KR 102153368 B1 KR102153368 B1 KR 102153368B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- terminal
- mixer
- signal
- input
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 믹서에 관한 것으로, 더욱 상세하게는 LO 피드스루(LO feedthrough) 현상에 의한 글리치(glitch)를 감소시킬 수 있는 RF 수신기용 믹서에 관한 것이다.The present invention relates to a mixer, and more particularly, to a mixer for an RF receiver capable of reducing glitch caused by LO feedthrough.
Description
본 발명은 믹서에 관한 것으로, 더욱 상세하게는 LO 피드스루(LO feedthrough) 현상에 의한 글리치(glitch)를 감소시킬 수 있는 RF 수신기용 믹서에 관한 것이다.The present invention relates to a mixer, and more particularly, to a mixer for an RF receiver capable of reducing glitch caused by LO feedthrough.
도 1은 종래의 일반적인 싱글 밸런스드(Single balanced) RF 수신기의 블록도이다.1 is a block diagram of a conventional single balanced RF receiver.
도 1을 참조하면, 종래의 싱글 밸런스드 RF 수신기는 입력단(RF_IN)으로 수신된 RF 입력신호를 증폭하는 저전력 증폭기(LNA), LNA로부터 출력되는 RF 신호를 하향 변환하는 믹서(mixer), 믹서에 LO 신호를 제공하기 위한 전압 제어 발진기(VCO), 전압 제어 발진기(VCO)에서 출력되는 LO 신호에 기초하여 I/Q 신호를 생성하는 I/Q 생성기(I/Q Generator), 믹서에서 출력되는 기저 대역(BB, Baseband) 신호를 증폭하는 BBA(Baseband Amplifier), BBA에서 출력되는 기저 대역 신호를 디지털 신호로 변환하는 ADC(Analog-to-Digital Converter), ADC에서 출력되는 기저 대역 디지털 신호를 처리하는 DFE(Digital Front End), AGC(Automatic Gain Control), RSSI(Received signal strength indicator)로 구성된다.Referring to FIG. 1, a conventional single balanced RF receiver includes a low power amplifier (LNA) that amplifies an RF input signal received through an input terminal (RF_IN), a mixer that down-converts an RF signal output from the LNA, and an LO to the mixer. A voltage controlled oscillator (VCO) to provide a signal, an I/Q generator that generates an I/Q signal based on the LO signal output from the voltage controlled oscillator (VCO), and a baseband output from the mixer BBA (Baseband Amplifier) that amplifies (BB, Baseband) signals, ADC (Analog-to-Digital Converter) that converts baseband signals output from BBA into digital signals, DFE that processes baseband digital signals output from ADC It consists of (Digital Front End), AGC (Automatic Gain Control), and RSSI (Received Signal Strength Indicator).
도 2는 종래의 일반적인 싱글 밸런스드 4-위상 테일러 믹서(Single-balanced 4-phase Tayloe Mixer)의 회로도이다.2 is a circuit diagram of a conventional single-balanced 4-phase Tayloe Mixer.
도 2를 참조하면, 종래의 일반적인 싱글 밸런스드 4-위상 테일러 믹서는, 1개의 입력 단자, 4개의 엔모스 스위치(NMOS Switch)(혹은 피모스 스위치(PMOS Switch) 혹은 씨모스 스위치(CMOS Switch)), 4개의 샘플링 커패시터, 4개의 출력 단자로 구성된다.Referring to FIG. 2, in a conventional single balanced 4-phase Taylor mixer, one input terminal, four NMOS switches (or PMOS switches or CMOS switches) , 4 sampling capacitors, and 4 output terminals.
4개의 엔모스 스위치 중, 제1 엔모스 스위치의 드레인은 RF 입력 단자(RF input)에 연결되고, 소스는 제1 출력 단자에 연결된다. 제2 엔모스 스위치의 드레인은 RF 입력 단자(RF input)에 연결되고, 소스는 제2 출력 단자에 연결된다. 제3 엔모스 스위치의 드레인은 RF 입력 단자(RF input)에 연결되고, 소스는 제3 출력 단자에 연결된다. 제4 엔모스 스위치의 드레인은 RF 입력 단자(RF input)에 연결되고, 소스는 제4 출력 단자에 연결된다.Of the four NMOS switches, a drain of the first NMOS switch is connected to an RF input terminal, and a source is connected to a first output terminal. A drain of the second NMOS switch is connected to an RF input terminal, and a source is connected to a second output terminal. A drain of the third NMOS switch is connected to an RF input terminal, and a source is connected to a third output terminal. A drain of the fourth NMOS switch is connected to an RF input terminal, and a source is connected to a fourth output terminal.
제1 엔모스 스위치의 게이트에는 제1 LO (Local Oscillator) 신호(LO_0°)가 입력되고, 제2 엔모스 스위치의 게이트에는 제2 LO 신호(LO_180°)가 입력되고, 제3 엔모스 스위치의 게이트에는 제3 LO 신호(LO_90°)가 입력되고, 제4 엔모스 스위치의 게이트에는 제4 LO 신호(LO_270°)가 입력된다.The first LO (Local Oscillator) signal (LO_0°) is input to the gate of the first NMOS switch, the second LO signal (LO_180°) is input to the gate of the second NMOS switch, and A third LO signal LO_90° is input to the gate, and a fourth LO signal LO_270° is input to the gate of the fourth NMOS switch.
4개의 샘플링 커패시터 중에서, 2개는 제1 출력 단자와 제2 출력 단자 사이에 직렬로 연결되고, 직렬 연결된 2개의 커패시터 사이는 그라운드와 연결된다. 나머지 2개는 제3 출력 단자와 제4 출력 단자 사이에 직렬로 연결되고, 직렬 연결된 2개의 커패시터 사이는 그라운드와 연결된다.Of the four sampling capacitors, two are connected in series between the first output terminal and the second output terminal, and between the two capacitors connected in series are connected to ground. The remaining two are connected in series between the third and fourth output terminals, and the two capacitors connected in series are connected to the ground.
제1 출력 단자로는 기저 대역(baseband) I_0°신호가 출력되고, 제2 출력 단자로는 기저 대역 I_180°신호가 출력되고, 제3 출력 단자로는 기저 대역 Q_0° 신호가 출력되고, 제4 출력 단자로는 기저 대역 Q_180°신호가 출력된다.A baseband I_0° signal is output to the first output terminal, a baseband I_180° signal is output to the second output terminal, and a baseband Q_0° signal is output to the third output terminal, and the fourth The baseband Q_180° signal is output to the output terminal.
도 3은 도 2에 도시된 종래의 일반적인 싱글 밸런스드 4-위상 테일러 믹서(이하, '종래의 믹서'라 함)의 문제점을 설명하기 위한 회로도이다.FIG. 3 is a circuit diagram illustrating a problem of the conventional single balanced 4-phase Taylor mixer (hereinafter, referred to as “conventional mixer”) shown in FIG. 2.
도 3을 참조하면, 도 2에 도시된 종래의 믹서는, 엔모스 스위치의 게이트-소스와 게이트-드레인 사이에 오버랩 커패시턴스(Cov, Overlap Capacitance)가 기생 커패시턴스로서 형성되고, 엔모스 스위치의 소스-그라운드와 드레인-그라운드 사이에 디퓨전 커패시턴스(Cdiff, Diffusion Capacitance)가 기생 커패시턴스로서 형성된다.Referring to FIG. 3, in the conventional mixer shown in FIG. 2, overlap capacitance (Cov) is formed as parasitic capacitance between the gate-source and the gate-drain of the NMOS switch, and the source of the NMOS switch- A diffusion capacitance (Cdiff, Diffusion Capacitance) is formed as a parasitic capacitance between ground and drain-ground.
종래의 믹서는, 엔모스 스위치에 오버랩 커패시턴스(Cov)와 디퓨전 커패시턴스(Cdiff)가 기생 커패시턴스로서 형성되기 때문에, LO 피드스루(LO feedthrough) 현상이 나타난다.In a conventional mixer, since an overlap capacitance (Cov) and a diffusion capacitance (Cdiff) are formed as parasitic capacitances in the NMOS switch, a LO feedthrough phenomenon occurs.
LO 피드스루 현상이란 출력 단자(Vout)에서 출력되는 신호에 글리치(glitch)가 생성되는 현상이다. 이러한 글리치는, 아래 수학식 1과 같이, 엔모스 스위치의 게이트 단자(Vin)에 인가되는 LO의 전압 변화가 오버랩 커패시턴스(Cov)와 디퓨전 커패시턴스(Cdiff)에 의해서 분배되어, RF 입력 단자의 RF 입력 신호(RF input signal)와 출력 단자의 기저 대역 출력 신호(BB output signal)에 포함되는 것이다. The LO feed-through phenomenon is a phenomenon in which a glitch is generated in a signal output from the output terminal Vout. As shown in
위 수학식 1에서, Wsw는 도 2 및 도 3에 도시된 엔모스 스위치의 폭(width)이고, ΔVIN은 엔모스 스위치의 게이트 단자로 입력되는 LO 신호의 전압 변화이고, ΔVOUT은 출력 단자에서 출력되는 전압(VOUT)의 변화량이다.In
LO 피드스루 현상에 의해 생성되는 글리치는 RF 입력 신호(RF input signal)와 기저 대역 출력 신호(BB output signal)에 포함되므로, 도 3에 도시된 믹서를 갖는 RF 수신기의 선형성(Linearity)를 저하시킨다. 나아가 RF 수신기의 선택도(Selectivity)를 저하시킨다. The glitches generated by the LO feed-through phenomenon are included in the RF input signal and the BB output signal, thereby reducing the linearity of the RF receiver having the mixer shown in FIG. 3. . Furthermore, it lowers the selectivity of the RF receiver.
이러한 문제를 해결하기 위해서, 종래에 샘플링 커패시터의 커패시턴스를 수백 pF~수 nF으로 크게 하는 방안이 있었다. 하지만, 이러한 방안은, 샘플링 커패시터의 커패시턴스를 크게하면 믹서의 컨버젼 이득(Conversion Gain)이 감소되는 문제가 있고, 수백 pF~수 nF의 샘플링 커패시터는 칩(chip)안에서 구현되기 어렵고, 칩 밖(off-chip)에서 별도로 구현되어야 하는 문제가 있다. In order to solve this problem, conventionally, there has been a method of increasing the capacitance of a sampling capacitor to several hundred pF to several nF. However, this method has a problem that the conversion gain of the mixer decreases when the capacitance of the sampling capacitor is increased, and it is difficult to implement a sampling capacitor of several hundred pF to several nF inside the chip, and off the chip. There is a problem that must be implemented separately in -chip).
본 발명이 해결하고자 하는 과제는, LO 피드스루(LO feedthrough) 현상에 의한 글리치(glitch)를 감소시킬 수 있는 믹서를 제공한다.The problem to be solved by the present invention is to provide a mixer capable of reducing glitch caused by LO feedthrough.
또한, 샘플링 커패시터의 커패시턴스를 수 pF으로 줄일 수 있는 믹서를 제공한다. In addition, a mixer capable of reducing the capacitance of the sampling capacitor to several pF is provided.
또한, 샘플링 커패시터를 칩(chip)안에 구현할 수 있는 믹서를 제공한다.In addition, it provides a mixer capable of implementing a sampling capacitor in a chip.
또한, RF 수신기의 선형성(Linearity)과 선택도(Selectivity)를 개선시킬 수 있는 믹서를 제공한다.In addition, it provides a mixer that can improve the linearity and selectivity of the RF receiver.
본 발명의 실시 형태에 따른 믹서는, 싱글 밸런스드 믹서로서, RF 신호가 입력되는 입력 단자에 병렬 연결된 복수의 스위치들과 상기 각 스위치의 양단에 각각 연결된 좌측 더미 스위치와 우측 더미 스위치를 포함하고, 상기 스위치의 제1 단자는 상기 입력 단자에 연결되고, 상기 스위치의 제1 단자에는 상기 좌측 더미 스위치의 소스와 드레인이 연결되고, 상기 스위치의 제2 단자에는 상기 우측 더미 스위치의 소스와 드레인이 연결되고, 상기 스위치의 게이트로는 LO 신호가 입력되고, 상기 좌측 더미 스위치와 상기 우측 더미 스위치의 게이트로는 상기 LO 신호의 상보적인 LO 신호가 입력된다.A mixer according to an embodiment of the present invention, as a single balanced mixer, includes a plurality of switches connected in parallel to an input terminal to which an RF signal is input, and a left dummy switch and a right dummy switch respectively connected to both ends of the switches, and the The first terminal of the switch is connected to the input terminal, the source and the drain of the left dummy switch are connected to the first terminal of the switch, the source and the drain of the right dummy switch are connected to the second terminal of the switch, , An LO signal is input to the gate of the switch, and a complementary LO signal of the LO signal is input to the gates of the left dummy switch and the right dummy switch.
여기서, 상기 스위치의 폭(width)은 상기 우측 더미 스위치의 폭보다 큰 것이 바람직하다.Here, it is preferable that the width of the switch is greater than the width of the right dummy switch.
여기서, 상기 스위치의 폭(width)은 상기 우측 더미 스위치의 폭의 2배인 것이 바람직하다.Here, it is preferable that the width of the switch is twice the width of the right dummy switch.
본 발명의 실시 형태에 따른 믹서를 사용하면, LO 피드스루(LO feedthrough) 현상에 의한 글리치(glitch)를 감소시킬 수 있는 이점이 있다.When the mixer according to the embodiment of the present invention is used, there is an advantage in that glitch caused by LO feedthrough can be reduced.
또한, 믹서에 포함된 샘플링 커패시터의 커패시턴스(sampling capacitance)를 수 pF으로 줄일 수 있는 이점이 있다. 따라서, 믹서의 컨버젼 이득(Coversion gain)을 향상시킬 수 있고, 칩 안(on-chip)에 샘플링 커패시터를 구현할 수 있는 이점이 있다. In addition, there is an advantage of reducing the capacitance of the sampling capacitor included in the mixer (sampling capacitance) to several pF. Accordingly, there is an advantage in that the conversion gain of the mixer can be improved, and the sampling capacitor can be implemented on-chip.
또한, 칩 밖(off-chip)에 샘플링 커패시터를 별도로 구현하지 않고, LO 피드스루(LO feedthrough) 현상에 의한 글리치(glitch)를 감소시킬 수 있는 이점이 있다.In addition, there is an advantage in that glitch due to LO feedthrough phenomenon can be reduced without separately implementing a sampling capacitor off-chip.
또한, RF 수신기의 선형성(linearity)과 선택도(selectivity)를 개선시킬 수 있는 이점이 있다.In addition, there is an advantage of improving linearity and selectivity of an RF receiver.
도 1은 종래의 일반적인 싱글 밸런스드(Single balanced) RF 수신기의 블록도이다.
도 2는 종래의 일반적인 싱글 밸런스드 4-위상 테일러 믹서(Single-balanced 4-phase Tayloe Mixer)의 회로도이다.
도 3은 도 2에 도시된 종래의 믹서의 문제점을 설명하기 위한 회로도이다.
도 4는 본 발명의 실시 형태에 따른 믹서의 회로도이다.
도 5는 도 2에 도시된 종래의 믹서와 도 4에 도시된 본 발명의 실시 형태에 따른 믹서의 모의실험 조건을 나타낸다.
도 6은 도 5에 따른 모의실험 조건에 의한 결과를 표로 나타낸다.
도 7 및 도 8은 도 6의 표에 나타낸 결과를 보여주는 실제 모의실험 결과의 그래프이다.1 is a block diagram of a conventional single balanced RF receiver.
2 is a circuit diagram of a conventional single-balanced 4-phase Tayloe Mixer.
3 is a circuit diagram for explaining the problem of the conventional mixer shown in FIG.
4 is a circuit diagram of a mixer according to an embodiment of the present invention.
5 shows simulation conditions of the conventional mixer shown in FIG. 2 and the mixer according to the embodiment of the present invention shown in FIG. 4.
6 shows the results of the simulation conditions according to FIG. 5 in a table.
7 and 8 are graphs of actual simulation results showing the results shown in the table of FIG. 6.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시 형태를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시 형태는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시 형태는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시 형태에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시 형태로 구현될 수 있다. 또한, 각각의 개시된 실시 형태 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.For detailed description of the present invention to be described later, reference is made to the accompanying drawings, which illustrate specific embodiments in which the present invention may be practiced as an example. These embodiments are described in detail enough to enable those skilled in the art to practice the present invention. It is to be understood that the various embodiments of the present invention are different from each other, but need not be mutually exclusive. For example, specific shapes, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the present invention in relation to one embodiment. In addition, it should be understood that the location or arrangement of individual components within each disclosed embodiment may be changed without departing from the spirit and scope of the present invention. Accordingly, the detailed description to be described below is not intended to be taken in a limiting sense, and the scope of the present invention, if properly described, is limited only by the appended claims, along with all scopes equivalent to those claimed by the claims. Like reference numerals in the drawings refer to the same or similar functions over several aspects.
도 4는 본 발명의 실시 형태에 따른 믹서의 회로도이다.4 is a circuit diagram of a mixer according to an embodiment of the present invention.
도 4를 참조하면, 본 발명의 실시 형태에 따른 믹서는, 도 2에 도시된 종래의 믹서의 각 스위치(M1)의 양 단(소스 단자와 드레인 단자)에 더미 스위치(Dummy switch, M2R, M2L)를 연결한 것이다. 따라서, 더미 스위치(M2R, M2L)를 제외한 나머지 구성들은 앞서 설명한 내용으로 대체한다.Referring to FIG. 4, the mixer according to the embodiment of the present invention includes dummy switches (M2R, M2L) at both ends (source terminal and drain terminal) of each switch M1 of the conventional mixer shown in FIG. ) Is connected. Accordingly, the other components except for the dummy switches M2R and M2L are replaced with the contents described above.
각 스위치(M1)와 각 더미 스위치(M2R, M2L)는 엔모스 트랜지스터(NMOS Transistor)일 수 있으나 이에 한정하는 것은 아니다. 예를 들어 각 스위치(M1)와 각 더미 스위치(M2R, M2L)는 피모스 트랜지스터(PMOS Transistor), 엔모스 트랜지스터 (NMOS Transistor), 씨모스 트랜지스터(CMOS Transistor) 중 어느 하나일 수 있다.Each switch M1 and each dummy switch M2R and M2L may be an NMOS transistor, but are not limited thereto. For example, each switch M1 and each dummy switch M2R and M2L may be any one of a PMOS transistor, an NMOS transistor, and a CMOS transistor.
각 스위치(M1)는 게이트 단자와 제1 및 제2 단자를 포함한다. 여기서, 제1 단자는 각 스위치(M1)의 드레인 단자와 소스 단자 중 어느 하나일 수 있고, 제2 단자는 나머지 하나일 수 있다. 이하에서, 제1 단자를 드레인 단자로, 제2 단자를 소스 단자인 것을 가정하여 설명하지만, 스위치의 종류에 따라 반대로 제1 단자가 소스 단자이고, 제2 단자가 드레인 단자일 수 있다. Each switch M1 includes a gate terminal and first and second terminals. Here, the first terminal may be one of a drain terminal and a source terminal of each switch M1, and the second terminal may be the other. Hereinafter, it is assumed that the first terminal is the drain terminal and the second terminal is the source terminal. However, the first terminal may be the source terminal and the second terminal may be the drain terminal according to the type of switch.
각 스위치(M1)의 게이트 단자로는 도 2에 도시된 해당 LO 신호가 입력된다. The corresponding LO signal shown in FIG. 2 is input to the gate terminal of each switch M1.
각 스위치(M1)의 드레인 단자는 RF 신호가 입력되는 RF 입력 단자(RF input)와 연결되고, 각 스위치(M1)의 소스 단자는 기저 대역 신호가 출력되는 출력 단자(BB output)와 연결된다. The drain terminal of each switch M1 is connected to an RF input terminal to which an RF signal is input, and a source terminal of each switch M1 is connected to an output terminal (BB output) to which a baseband signal is output.
샘플링 커패시터(Csamp.)는 출력 단자(BB output)와 그라운드 사이에 연결된다.The sampling capacitor (Csamp.) is connected between the output terminal (BB output) and ground.
각 더미 스위치(M2R, M2L)는 게이트 단자, 드레인 단자 및 소스 단자를 포함한다.Each dummy switch M2R and M2L includes a gate terminal, a drain terminal, and a source terminal.
각 더미 스위치(M2R, M2L)의 게이트 단자로는 해당 더미 스위치(M2R, M2L)와 연결된 스위치(M1)로 입력되는 LO 신호의 상보적인(Complementary) LO 신호가 입력된다.A complementary LO signal of the LO signal input to the switch M1 connected to the dummy switches M2R and M2L is input to the gate terminal of each dummy switch M2R and M2L.
더미 스위치(M2R, M2L)들은 각 스위치(M1)의 소스 단자에 연결된 우측 더미 스위치(M2R)과 각 스위치(M1)의 드레인 단자에 연결된 좌측 더미 스위치(M2L)을 포함한다.The dummy switches M2R and M2L include a right dummy switch M2R connected to a source terminal of each switch M1 and a left dummy switch M2L connected to a drain terminal of each switch M1.
우측 더미 스위치(M2R)의 소스 단자와 드레인 단자는 해당 스위치(M1)의 소스 단자에 각각 연결된다. The source terminal and the drain terminal of the right dummy switch M2R are respectively connected to the source terminal of the corresponding switch M1.
좌측 더미 스위치(M2L)의 소스 단자와 드레인 단자는 해당 스위치(M1)의 드레인 단자에 각각 연결된다.The source terminal and the drain terminal of the left dummy switch M2L are respectively connected to the drain terminal of the corresponding switch M1.
도 4에 도시된 본 발명의 실시 형태에 따른 믹서는, LO 피드스루(LO feedthrough) 현상에 의한 글리치(glitch)를 감소시킬 수 있다. 아래 수학식 2를 참조하여 설명한다.The mixer according to the embodiment of the present invention illustrated in FIG. 4 can reduce glitch caused by the LO feedthrough phenomenon. This will be described with reference to
위 수학식 2에서, In
좌측항의 ΔVIN은 각 스위치(M1)의 게이트 단자로 입력되는 LO 신호의 전압 변화이고, W1은 각 스위치(M1)의 폭(width)이고, Cov는 모스 트랜지스터(MOS Transistor)의 게이트와 소스(혹은 게이트와 드레인) 사이의 오버랩 커패시턴스이고, Cdiff.,total은 각 스위치(M1)의 소스와(혹은 드레인과) 바디(body, 혹은 substrate) 사이의 디퓨전 커패시턴스와 각 더미 스위치(M2L 혹은 M2R)의 소스와 바디 그리고 드레인과 바디 사이의 디퓨전 커패시턴스의 총합이고, W2는 각 더미 스위치(M2L 혹은 M2R)의 폭(width)이고,ΔV IN in the left column is the voltage change of the LO signal input to the gate terminal of each switch (M1), W 1 is the width of each switch (M1), and C ov is the gate of the MOS transistor and Is the overlap capacitance between the source (or gate and drain), and C diff.,total is the diffusion capacitance between the source (or drain) and the body (or substrate) of each switch M1 and each dummy switch (M2L or M2R) is the sum of the diffusion capacitances between the source and the body and the drain and the body, and W2 is the width of each dummy switch (M2L or M2R),
우측항의 ΔVIN은 각 더미 스위치(M2L 혹은 M2R)의 게이트 단자로 입력되는 상보적인 LO 신호의 전압 변화이고, W1은 각 스위치(M1)의 폭(width)이고, Cov는 모스 트랜지스터의 게이트와 소스(혹은 게이트와 드레인) 사이의 오버랩 커패시턴스이고, Cdiff.,total은 각 스위치(M1)의 소스와(혹은 드레인과) 바디 사이의 디퓨전 커패시턴스와 각 더미 스위치(M2L 혹은 M2R)의 소스와 바디 그리고 드레인과 바디 사이의 디퓨전 커패시턴스의 총합이고, W2는 각 더미 스위치(M2L 혹은 M2R)의 폭(width)이다.ΔV IN on the right side is the voltage change of the complementary LO signal input to the gate terminal of each dummy switch (M2L or M2R), W 1 is the width of each switch (M1), and C ov is the gate of the MOS transistor. Is the overlap capacitance between the source (or gate and drain) and C diff.,total is the diffusion capacitance between the source (or drain) and the body of each switch (M1) and the source of each dummy switch (M2L or M2R). It is the sum of the body and the diffusion capacitance between the drain and the body, and W2 is the width of each dummy switch (M2L or M2R).
위 수학식 2에서, W1=2*W2이면, 좌측항과 우측항의 차는 0이된다. 즉, 이상적으로는 더미 스위치(M2R, M2L)의 폭(W2)이 스위치(M1)의 폭(W1)의 절반이면, LO 피드스루(LO feedthrough) 현상이 사라질 수 있다.In
도 5는 도 2에 도시된 종래의 믹서와 도 4에 도시된 본 발명의 실시 형태에 따른 믹서의 모의실험 조건을 나타내고, 도 6은 도 5에 따른 모의실험 조건에 의한 결과를 표로 보여주는 도면이고, 도 7 및 도 8은 도 6의 모의실험 조건에 따른 실제 모의실험 결과 그래프이다. 5 is a diagram showing simulation conditions of the conventional mixer shown in FIG. 2 and the mixer according to the embodiment of the present invention shown in FIG. 4, and FIG. 6 is a table showing results of the simulation conditions according to FIG. 7 and 8 are graphs of actual simulation results according to the simulation conditions of FIG. 6.
도 5의 좌측 표는 도 2에 도시된 종래의 믹서와 본 발명의 실시 형태에 따른 믹서의 P1dB(1dB Gain Compression Point)을 위한 모의실험 조건이고, 도 5의 우측 표는 도 2에 도시된 종래의 믹서와 본 발명의 실시 형태에 따른 믹서의 IP3(Third Order Intercept Point)를 위한 모의실험 조건이다.The left table of FIG. 5 is a simulation condition for the conventional mixer shown in FIG. 2 and the 1dB Gain Compression Point (P1dB) of the mixer according to an embodiment of the present invention, and the table on the right of FIG. 5 is a conventional mixer shown in FIG. It is a simulation condition for the mixer of the IP3 (Third Order Intercept Point) of the mixer according to the embodiment of the present invention.
모의실험 조건에서, 도 2 및 도 4에 도시된 샘플링 커패시터(Csamp .)의 캐패시턴스 값은 1pF으로 하였고 모든 모의실험 조건을 동일하게 하였다.In the simulation conditions, the capacitance value of the sampling capacitor (C samp . ) shown in FIGS. 2 and 4 was 1pF, and all simulation conditions were the same.
도 6을 참조하면, 모의실험 결과, 입력 P1dB(Input P1dB)는 도 2에 도시된 종래의 믹서(w/o Dum.)의 경우 3.8dBm 인 반면에, 도 4에 도시된 본 발명의 실시 형태에 따른 믹서(w/i Dum.)의 경우 4.1dBm으로 나타나, 종래의 믹서 대비 8%의 개선이 있음을 확인하였다. 한편, 출력 P1dB(Output P1dB)는 도 2에 도시된 종래의 믹서(w/o Dum.)의 경우와 도 4에 도시된 본 발명의 실시 형태에 따른 믹서(w/i Dum.)의 경우가 거의 동일하게 나타났다.Referring to FIG. 6, as a result of the simulation, the input P1dB (Input P1dB) is 3.8dBm in the case of the conventional mixer (w/o Dum.) shown in FIG. 2, whereas the embodiment of the present invention shown in FIG. In the case of the mixer (w/i Dum.) according to, it was found to be 4.1 dBm, and it was confirmed that there is an improvement of 8% compared to the conventional mixer. On the other hand, the output P1dB (Output P1dB) is the case of the conventional mixer (w/o Dum.) shown in FIG. 2 and the case of the mixer (w/i Dum.) according to the embodiment of the present invention shown in FIG. It appeared almost the same.
입력 IP3(Input IP3)는 도 2에 도시된 종래의 믹서(w/o Dum.)의 경우 1.8dBm 인 반면에, 도 4에 도시된 본 발명의 실시 형태에 따른 믹서(w/i Dum.)의 경우 6.7dBm으로 나타나, 종래 믹서 대비 272%의 현저한 개선이 있음을 확인하였다. Input IP3 is 1.8dBm in the case of the conventional mixer (w/o Dum.) shown in FIG. 2, while the mixer (w/i Dum.) according to the embodiment of the present invention shown in FIG. In the case of 6.7dBm, it was confirmed that there is a remarkable improvement of 272% compared to the conventional mixer.
그리고, 출력 IP3(Output IP3)는 도 2에 도시된 종래의 믹서(w/o Dum.)의 경우 6.2dBm 인 반면에, 도 4에 도시된 본 발명의 실시 형태에 따른 믹서(w/i Dum.)의 경우 10.8dBm으로 나타나, 종래 믹서 대비 74%의 개선이 있음을 확인하였다.And, the output IP3 (Output IP3) is 6.2dBm in the case of the conventional mixer (w/o Dum.) shown in FIG. 2, whereas the mixer (w/i Dum) according to the embodiment of the present invention shown in FIG. In the case of .), it was found to be 10.8dBm, confirming that there is a 74% improvement compared to the conventional mixer.
도 7은 종래의 믹서(w/o Dum.)의 입력 IP3(Input IP3)와 출력 IP3(Output IP3)가 각각 대략 1.8dBm 및 6.2dBm인 것을 보여주는 실험 결과이고, 도 8은 본 발명의 실시 형태에 따른 믹서(w/i Dum.)의 입력 IP3(Input IP3)와 출력 IP3(Output IP3)가 대략 6.74dBm 및 10.8dBm인 것을 보여주는 실험 결과이다.7 is an experimental result showing that the input IP3 (Input IP3) and the output IP3 (Output IP3) of the conventional mixer (w/o Dum.) are approximately 1.8 dBm and 6.2 dBm, respectively, and FIG. 8 is an embodiment of the present invention. This is an experimental result showing that the input IP3 and the output IP3 of the mixer (w/i Dum.) are approximately 6.74dBm and 10.8dBm.
본 발명의 실시 형태에 따른 믹서는 모바일 기기나 웨어러블 디바이스, 센서 간의 정보 전송을 위해, 900MHz 또는 2.4GHz의 ISM 대역에서 1Mb/s 정도의 전송률을 지원하는 저전력 근거리 무선통신을 제공하는 것을 목표로 하는 IEEE 802.15.4와 IEEE 802.15.4q 표준을 지원하는 초저전력 무선 송수신기(ultra low power wireless transceiver)칩 설계에 응용될 수 있다. A mixer according to an embodiment of the present invention aims to provide a low-power short-range wireless communication supporting a transmission rate of about 1 Mb/s in an ISM band of 900 MHz or 2.4 GHz for information transmission between a mobile device, a wearable device, and a sensor. It can be applied to the design of an ultra low power wireless transceiver chip supporting the IEEE 802.15.4 and IEEE 802.15.4q standards.
본 발명의 실시 형태에 따른 믹서는 다이렉트 컨버젼(Direct-conversion) 방식의 RF 송수신기에도 응용될 수 있다. 다이렉트 컨버젼 방식 RF 송수신기의 구조는 이미지(image) 문제가 없고, 믹싱 스퓨리어스(mixing spur)가 상당히 작아서 설계 과정이 간단하며, 연속된 단계(cascaded stage)를 최소화하여 전체 칩의 전력소모가 감소하여 초저전력 무선 송수신기 구조에 적합하다. The mixer according to the embodiment of the present invention can be applied to a direct-conversion type RF transceiver. The structure of the direct conversion RF transceiver has no image problem, and the design process is simple because the mixing spur is quite small, and the power consumption of the entire chip is reduced by minimizing cascaded stages. It is suitable for low power wireless transceiver structure.
본 발명의 실시 형태에 따른 믹서를 적용한 다이렉트 컨버젼 방식의 RF 송수신기에서 수신측의 구조는 수신기 안테나에서 수신된 RF 신호는 LNA와 본 발명의 실시 형태에 따른 믹서를 거쳐 바로 기저 대역 신호로 변환되고 ADC를 거쳐 디지털 신호로 변환될 수 있고, 송신측의 구조는 모뎀에서 전송된 디지털 신호를 DAC에서 아날로그 신호로 변환하고, 쿼드러쳐 업 컨버젼(quadrature up-conversion)을 이용하여 기저 대역 주파수에서 RF 반송파 신호로 바로 변환할 수 있다. In the RF transceiver of the direct conversion method to which the mixer according to the embodiment of the present invention is applied, the structure of the receiving side is that the RF signal received from the receiver antenna is directly converted into a baseband signal through the LNA and the mixer according to the embodiment of the present invention, It can be converted to a digital signal through the process, and the structure of the transmitting side is to convert the digital signal transmitted from the modem into an analog signal in the DAC, and use quadrature up-conversion to convert the RF carrier signal at the baseband frequency. Can be converted to
이상에서 실시 형태들에 설명된 특징, 구조, 효과 등은 본 발명의 하나의 실시 형태에 포함되며, 반드시 하나의 실시 형태에만 한정되는 것은 아니다. 나아가, 각 실시 형태에서 예시된 특징, 구조, 효과 등은 실시 형태들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 형태들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in each embodiment can be implemented by combining or modifying other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Accordingly, contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.
또한, 이상에서 실시 형태를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 형태의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 형태에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention pertains will not depart from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications not illustrated are possible. For example, each constituent element specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.
Claims (4)
상기 입력 단자에 병렬 연결된 복수의 스위치;
상기 스위치의 일단에 연결된 좌측 더미 스위치; 및
상기 스위치의 타단에 연결된 우측 더미 스위치;
를 포함하고,
상기 스위치의 게이트로는 LO 신호가 입력되고,
상기 좌측 더미 스위치와 상기 우측 더미 스위치의 게이트로는 상기 LO 신호의 상보적인 LO 신호가 입력되는, RF 수신기용 싱글 밸런스드 믹서.
An input terminal to which an RF signal is input;
A plurality of switches connected in parallel to the input terminal;
A left dummy switch connected to one end of the switch; And
A right dummy switch connected to the other end of the switch;
Including,
LO signal is input to the gate of the switch,
A single balanced mixer for an RF receiver, wherein a complementary LO signal of the LO signal is input to the gates of the left dummy switch and the right dummy switch.
상기 스위치는 제1 단자, 제2 단자 및 게이트를 포함하고,
상기 스위치의 제1 단자는 상기 입력 단자에 연결되고,
상기 스위치의 제1 단자에는 상기 좌측 더미 스위치의 소스와 드레인이 연결되고,
상기 스위치의 제2 단자에는 상기 우측 더미 스위치의 소스와 드레인이 연결되는, RF 수신기용 싱글 밸런스드 믹서.
The method of claim 1,
The switch includes a first terminal, a second terminal and a gate,
The first terminal of the switch is connected to the input terminal,
A source and a drain of the left dummy switch are connected to the first terminal of the switch,
The source and drain of the right dummy switch are connected to the second terminal of the switch, a single balanced mixer for an RF receiver.
상기 스위치의 폭(width)은 상기 우측 더미 스위치의 폭보다 큰, RF 수신기용 싱글 밸런스드 믹서.
The method of claim 1,
The width of the switch is greater than the width of the right dummy switch, a single balanced mixer for an RF receiver.
상기 스위치의 폭(width)은 상기 우측 더미 스위치의 폭의 2배인, RF 수신기용 싱글 밸런스드 믹서.
The method of claim 3,
A single balanced mixer for an RF receiver, wherein the width of the switch is twice the width of the right dummy switch.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180146948A KR102153368B1 (en) | 2018-11-26 | 2018-11-26 | Mixer for rf receiver |
| PCT/KR2019/015801 WO2020111623A1 (en) | 2018-11-26 | 2019-11-19 | Mixer for rf receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180146948A KR102153368B1 (en) | 2018-11-26 | 2018-11-26 | Mixer for rf receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200061533A KR20200061533A (en) | 2020-06-03 |
| KR102153368B1 true KR102153368B1 (en) | 2020-09-08 |
Family
ID=70854029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180146948A KR102153368B1 (en) | 2018-11-26 | 2018-11-26 | Mixer for rf receiver |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102153368B1 (en) |
| WO (1) | WO2020111623A1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232451A (en) * | 2008-02-29 | 2009-10-08 | Seiko Epson Corp | Mixer circuit and communication device including the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312572B2 (en) * | 2003-10-22 | 2009-08-12 | 株式会社アドバンテスト | Local feedthrough canceling apparatus, method, program, recording medium, and signal measuring apparatus |
| US7725092B2 (en) * | 2007-04-06 | 2010-05-25 | Mediatek Inc. | Dynamic current steering mixer |
| US7860480B2 (en) * | 2007-06-29 | 2010-12-28 | Silicon Laboratories Inc. | Method and apparatus for controlling a harmonic rejection mixer |
| US20150048887A1 (en) * | 2012-04-09 | 2015-02-19 | Mitsubishi Electric Corporation | Amplifier circuit |
| KR20180077961A (en) * | 2016-12-29 | 2018-07-09 | 한국과학기술원 | Single Balanced Mixer for LO Feedthrough Rejection |
-
2018
- 2018-11-26 KR KR1020180146948A patent/KR102153368B1/en active IP Right Grant
-
2019
- 2019-11-19 WO PCT/KR2019/015801 patent/WO2020111623A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232451A (en) * | 2008-02-29 | 2009-10-08 | Seiko Epson Corp | Mixer circuit and communication device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200061533A (en) | 2020-06-03 |
| WO2020111623A1 (en) | 2020-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9692473B2 (en) | Offset compensation in a receiver | |
| US8868007B2 (en) | DC offset cancellation | |
| US7102411B2 (en) | High linearity passive mixer and associated LO buffer | |
| US8520785B2 (en) | Multimode receiver with a translational loop for input matching | |
| US7577418B2 (en) | Sub-harmonic mixer and down converter with the same | |
| KR102046138B1 (en) | Iip2 calibration method of a mixer in a wierless communication system and the mixer using the same | |
| US7671685B2 (en) | Method and system for a low power fully differential noise cancelling low noise amplifier | |
| US20140171005A1 (en) | Low-noise tia-to-adc interface with a wide-range of passive gain control | |
| JP4001818B2 (en) | Front end and high frequency receiver with quadrature low noise amplifier | |
| US7915943B2 (en) | Mixer circuit | |
| KR100574470B1 (en) | Linear mixer containing current amplifiers | |
| CN110492859B (en) | Current transmitter circuit and method | |
| Borremans et al. | A sub-3db nf voltage-sampling front-end with+ 18dbm iip 3 and+ 2dbm blocker compression point | |
| KR102153368B1 (en) | Mixer for rf receiver | |
| Jiang et al. | A low-power sub-GHz RF receiver front-end with enhanced blocker tolerance | |
| KR101618502B1 (en) | Power-efficient RX apparatus employing bias-current-shared RF embedded frequency-translated RF bandpass filter | |
| US20110237212A1 (en) | Radio receiving circuit | |
| JP2005072735A (en) | Receiver | |
| KR20080075522A (en) | Enhanced mixer device | |
| JP2008103970A (en) | Mixer and receiver | |
| US8855590B2 (en) | Radio frequency signal receiving device | |
| US20040116095A1 (en) | High dynamic range radio frequency mixer | |
| CN111903054B (en) | Single-ended to differential amplifier and radio frequency receiver | |
| KR100657009B1 (en) | Ultra-wideband up-conversion mixer | |
| TW200843331A (en) | Mixer and mixer circuit for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |