KR102147356B1 - 캐시 메모리 시스템 및 그 동작방법 - Google Patents

캐시 메모리 시스템 및 그 동작방법 Download PDF

Info

Publication number
KR102147356B1
KR102147356B1 KR1020130116894A KR20130116894A KR102147356B1 KR 102147356 B1 KR102147356 B1 KR 102147356B1 KR 1020130116894 A KR1020130116894 A KR 1020130116894A KR 20130116894 A KR20130116894 A KR 20130116894A KR 102147356 B1 KR102147356 B1 KR 102147356B1
Authority
KR
South Korea
Prior art keywords
data
cache
priority
main
cache memory
Prior art date
Application number
KR1020130116894A
Other languages
English (en)
Other versions
KR20150037367A (ko
Inventor
박정수
권권택
박정애
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130116894A priority Critical patent/KR102147356B1/ko
Priority to JP2014124627A priority patent/JP6401512B2/ja
Priority to US14/499,927 priority patent/US9830264B2/en
Priority to EP14187114.5A priority patent/EP2854037B1/en
Priority to CN201410521175.7A priority patent/CN104516825B/zh
Publication of KR20150037367A publication Critical patent/KR20150037367A/ko
Application granted granted Critical
Publication of KR102147356B1 publication Critical patent/KR102147356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/122—Replacement control using replacement algorithms of the least frequently used [LFU] type, e.g. with individual count value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/302—In image processor or graphics adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 캐시 메모리 시스템 및 그 동작방법에 관한 것이다. 본 발명의 실시예에 따른 캐시 메모리 시스템은 메인 메모리에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들 및 상기 캐시 데이터들 각각에 대응하는 우선순위 데이터를 저장하는 캐시 메모리, 상기 메인 데이터들의 접근 빈도 정보를 포함하는 우선순위 테이블을 저장하는 테이블 저장부 및 상기 메인 데이터들 중 적어도 하나에 대한 요청이 있는 경우, 상기 캐시 메모리에 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하고, 상기 판별 결과에 따라, 상기 우선 순위 데이터에 기초하여, 상기 캐시 데이터들 중 어느 하나를 삭제하고 새로운 데이터로 업데이트하는 컨트롤러를 포함하고, 상기 우선 순위 데이터는 상기 접근 빈도 정보에 기초하여 결정되는 것을 특징으로 한다.

Description

캐시 메모리 시스템 및 그 동작방법{Cache memory system and operating method for the same}
캐시 메모리 시스템 및 그 동작방법에 관한 것으로, 더욱 구체적으로는 캐시 미스 확률을 감소시킬 수 있는 캐시 메모리 시스템 및 그 동작방법에 관한 것이다.
일반적으로 CPU와 같은 처리 장치는 대용량의 외부 메모리에 저장된 명령어나 데이터를 가져와서 처리한다. 대부분의 대용량 외부 메모리의 처리 속도는 CPU에 비해서 매우 느리기 때문에 동작 속도를 개선하기 위해 캐시 메모리 시스템을 사용하고 있다.
캐시 메모리 시스템은 CPU가 최근에 억세스(access)한 데이터를 저장하고 있다가, CPU가 동일한 데이터를 다시 요구하는 경우, 외부 메모리를 억세스(access)하지 않고, 고속의 캐시 메모리를 억세스(access)하도록 함으로써, 데이터 전송 속도를 향상시키는 역할을 한다.
CPU가 요청한 데이터가 캐시 메모리에 적재되어 있는 경우(캐시 히트, cache hit)에는 캐시 메모리의 데이터가 CPU로 전달되고, CPU가 요청한 데이터가 없는 경우(캐시 미스, cache miss)에는 외부 메모리의 데이터가 CPU로 전달된다.
이러한 캐시 메모리는 매핑(mapping) 방식에 따라서 세트 연관 매핑 방식을 이용하는 세트 연관 캐시 메모리와, 직접 매핑 방식을 이용하는 직접 맵 캐시 메모리(Direct Mapped Cache Memory)로 구현할 수 있다. 세트 연관 캐시 메모리의 세트(set)의 수 즉, 크기가 1인 세트 연관 캐시 메모리가 곧 직접 맵 캐쉬 메모리라 할 수 있으며, 세트 크기가 1인 세트 연관 캐시 메모리를 나타내는 직접 맵 캐시 메모리는 캐시 메모리의 가장 단순한 구조이다.
캐시 미스 확률을 감소시킬 수 있는 캐시 메모리 시스템 및 그 동작방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템은 메인 메모리에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들 및 상기 캐시 데이터들 각각에 대응하는 우선순위 데이터를 저장하는 캐시 메모리, 상기 메인 데이터들의 접근 빈도 정보를 포함하는 우선순위 테이블을 저장하는 테이블 저장부 및 상기 메인 데이터들 중 적어도 하나에 대한 요청이 있는 경우, 상기 캐시 메모리에 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하고, 상기 판별 결과에 따라, 상기 우선 순위 데이터에 기초하여, 상기 캐시 데이터들 중 어느 하나를 삭제하고 새로운 데이터로 업데이트하는 컨트롤러를 포함하고, 상기 우선 순위 데이터는 상기 접근 빈도 정보에 기초하여 결정되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리는 상기 캐시 데이터들 각각에 대응하는 태그 데이터를 저장하고, 상기 캐시 메모리는 복수의 데이터 세트를 포함하며, 상기 데이터 세트는 상기 캐시 데이터들, 상기 태그 데이터들 및 상기 우선 순위 데이터들을 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 상기 요청되는 메인 데이터의 태그 어드레스 및 세트 어드레스를 수신하고, 상기 세트 어드레스가 가리키는 데이터 세트에 포함되는 상기 태그 데이터들을 상기 태그 어드레스와 비교하여, 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 상기 비교결과, 상기 복수의 태그 데이터들 중 어느 하나와 상기 태그 어드레스가 일치하는 경우, 캐시 히트로 판단하고, 상기 일치하는 태그 데이터에 대응하는 캐시 데이터를 외부로 출력하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 상기 비교결과, 상기 복수의 태그 데이터 중 어느 하나가 상기 태그 어드레스와 일치하지 않는 경우, 캐시 미스로 판단하고, 상기 메인 메모리의 상기 태그 어드레스가 가리키는 영역으로부터 상기 새로운 데이터를 수신하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 우선순위 테이블은 상기 메인 데이터를 나타내는 데이터 ID 및 상기 메인 데이터의 억세스 횟수를 포함하고, 상기 컨트롤러는, 상기 메인 데이터의 억세스 횟수가 많을수록 상기 메인 데이터와 동일한 상기 캐시 데이터의 우선 순위가 높아지도록 상기 우선순위 데이터를 결정하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 상기 요청된 메인 데이터에 대응하는 데이터 아이디를 수신하고, 상기 수신한 데이터 아이디에 대응하는 메인 데이터의 상기 억세스 횟수를 증가시켜, 상기 우선순위 테이블을 업데이트하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 업데이트된 우선 순위 테이블에 기초하여, 상기 우선 순위 데이터를 업데이트하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템은, 상기 캐시 메모리에서 삭제되는 캐시 데이터를 후보 데이터로 저장하는 임시 저장부를 더 포함하고, 상기 컨트롤러는, 상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장할 것인지 여부를 결정하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 테이블 변경 요청을 수신하는 경우, 상기 우선 순위 테이블을 외부 메모리에 저장하고, 변경된 우선순위 테이블을 상기 테이블 저장부에 저장하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 요청된 메인 데이터가 제N+1 프레임 영상의 픽셀을 처리하는데 필요로 하는 데이터인 경우, 상기 우선순위 테이블의 초기 접근 빈도 정보는 제N 프레임 영상의 픽셀 처리시 수집된 접근 빈도 정보를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 메인 데이터들 중 적어도 하나에 대한 요청을 수신하는 단계, 상기 요청된 메인 데이터가 캐시 메모리에 저장되어 있는지를 판별하는 단계, 상기 판별 결과에 따라, 상기 캐시 메모리에 저장되어 있는 캐시 데이터들 각각에 대응하는 우선 순위 데이터에 기초하여, 상기 캐시 데이터들 중 어느 하나를 선택하는 단계 및 상기 선택된 캐시 데이터를 삭제하고 새로운 데이터로 업데이트 하는 단계를 포함하고, 상기 우선 순위 데이터는 상기 캐시 메모리에 저장되어 있는 우선순위 테이블의 접근 빈도 정보에 기초하여 결정되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 요청을 수신하는 단계는, 상기 요청되는 메인 데이터의 태그 어드레스 및 세트 어드레스를 수신하는 단계를 더 포함하고, 상기 판별하는 단계는, 상기 세트 어드레스가 가리키는 상기 캐시 메모리의 데이터 세트에 포함되는 복수의 태그 데이터를 상기 태그 어드레스와 비교하여, 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 상기 비교결과, 상기 복수의 태그 데이터 중 어느 하나와 상기 태그 어드레스가 일치하는 경우, 캐시 히트로 판단하고, 상기 일치하는 태그 데이터에 대응하는 캐시 데이터를 외부로 출력하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 상기 비교결과, 상기 복수의 태그 데이터 중 어느 하나가 상기 태그 어드레스와 일치하지 않는 경우, 캐시 미스로 판단하고, 상기 메인 메모리의 상기 태그 어드레스가 가리키는 영역으로부터 상기 새로운 데이터를 수신하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 상기 메인 데이터의 억세스 횟수가 많을수록 상기 메인 데이터와 동일한 상기 캐시 데이터의 우선 순위가 높아지도록 상기 우선순위 데이터를 결정하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 요청을 수신하는 단계는 상기 메인 데이터에 대응하는 데이터 아이디를 수신하는 단계를 포함하고, 상기 동작방법은, 상기 수신한 데이터 아이디에 대응하는 메인 데이터의 상기 억세스 횟수를 증가시켜, 상기 우선순위 테이블을 업데이트하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 테이블 변경 요청을 수신하는 단계 및 상기 우선 순위 테이블을 외부 메모리에 저장하고, 변경된 우선순위 테이블을 상기 테이블 저장부에 저장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템은, 메인 메모리에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들 및 상기 캐시 데이터들 각각에 대응하는 우선순위 데이터를 저장하는 캐시 메모리, 상기 메인 데이터들의 접근 빈도 정보를 포함하는 우선순위 테이블을 저장하는 테이블 저장부, 상기 메인 데이터들 중 적어도 하나에 대한 요청이 있는 경우, 상기 캐시 메모리에 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하고, 상기 판별 결과에 따라, 상기 캐시 데이터들 중 어느 하나를 삭제하고 새로운 데이터로 업데이트하는 컨트롤러 및 상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장하는 임시 저장부를 포함하고, 상기 우선 순위 데이터는 상기 접근 빈도 정보에 기초하여 결정되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 상기 삭제되는 캐시 데이터의 우선 순위가 기 설정된 우선 순위 이상인 경우, 상기 삭제되는 캐시 데이터를 상기 임시 저장부에 상기 후보 데이터로 저장하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 컨트롤러는, 상기 요청된 메인 데이터가 상기 캐시 메모리에 존재하지 않는 경우, 상기 요청된 메인 데이터가 상기 임시 저장부에 존재하는지 여부를 판별하여, 판별결과에 따라, 상기 후보 데이터를 출력하거나 상기 메인 메모리의 메인 데이터를 출력하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 메인 데이터들 중 적어도 하나에 대한 요청을 수신하는 단계, 상기 요청된 메인 데이터가 캐시 메모리에 저장되어 있는지를 판별하는 단계, 상기 판별 결과에 따라, 상기 캐시 메모리에 저장되어 있는 캐시 데이터들 중 어느 하나를 선택하는 단계, 상기 선택된 캐시 데이터를 삭제하고 새로운 데이터로 업데이트 하는 단계 및 상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장하는 단계를 포함하고, 상기 우선 순위 데이터는 상기 캐시 메모리에 저장되어 있는 우선순위 테이블의 접근 빈도 정보에 기초하여 결정되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 저장하는 단계는, 상기 삭제되는 캐시 데이터의 우선 순위가 기 설정된 우선 순위 이상인 경우, 상기 삭제되는 캐시 데이터를 상기 후보 데이터로 저장하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법은, 상기 요청된 메인 데이터가 상기 캐시 메모리에 존재하지 않는 경우, 상기 요청된 메인 데이터가 상기 임시 저장부에 존재하는지 여부를 판별하는 단계 및 상기 판별결과에 따라, 상기 후보 데이터를 출력하거나 상기 메인 메모리의 메인 데이터를 출력하는 단계를 더 포함하는 것을 특징으로 한다.
캐시 미스 발생시, 캐시 데이터의 우선 순위 데이터에 기초하여, 삭제할 캐시 데이터를 선택함으로써, 캐시 미스 확률을 감소시킬 수 있다.
캐시 미스 확률이 감소함에 따라, 외부 메모리 접근으로 인한 전력 소모량을 감소시킬 수 있다.
또한, 삭제되는 캐시 데이터 일부를 임시 저장함으로써, 외부 메모리 접근으로 인한 전력 소모량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 그래픽스 처리 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 캐시 메모리 시스템을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 캐시 메모리를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법을 나타내는 흐름도이다.
도 5는 도 4의 동작방법을 설명하기 위해 참조되는 도이다.
도 6은 본 발명의 일 실시예에 따른 접근 빈도 정보를 수집하는 방법을 나타내는 도이다.
도 7은 본 발명의 일 실시예에 따른 캐시 메모리 시스템을 나타내는 블록도이다.
도 8은 본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법을 나타내는 흐름도이다.
도 9는 도 8의 동작방법을 설명하기 위해 참조되는 도이다.
이하에서는 도면을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 그래픽스 처리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 그래픽스 처리 시스템은 래스터라이저(Rasterizer, 10), 픽셀 쉐이더 코어(pixel shader core, 20), 캐시 메모리 시스템(200), 픽셀 처리부(30), 타일 버퍼(tile buffer, 40)를 포함할 수 있다.또한, 시스템 버스(60)에는 캐시 메모리 시스템(200)의 라인과 타일 버퍼(40)의 라인 및 메인 메모리(50)의 라인이 연결될 수 있다.
본 발명의 일 실시예에 따른 그래픽스 처리 시스템(100)은 3차원 그래픽스 처리 시스템일 수 있다. 또한, 3차원 그래픽스 처리 시스템은 메모리 대역폭을 효율적으로 사용할 수 있는 타일에 기초한 렌더링(TBR; tile-based-rendering)기법을 사용할 수 있다. TBR 기법은 하나의 영상을 일정한 크기의 타일(tile)로 분할하고, 래스터라이저(10)-픽셀 쉐이더 코어(20)-픽셀 처리부(30)로 구성된 하나의 채널에서 분할된 하나의 타일에 포함된 픽셀을 모두 처리한 뒤, 다른 하나의 타일에 포함된 픽셀을 처리하는 기법이다.예를 들어, 도 1에 도시한 바와 같이, 그래픽스 처리 시스템이 3개의 채널을 포함하는 경우, 제1 채널에서 제1 타일, 제2 채널에서 제2 타일, 제3 채널에서 제3 타일을 동시에 처리한 후, 다시 제1 채널에서 제4 타일, 제2 채널에서 제5 타일, 제3 채널에서 제6 타일을 동시에 처리할 수 있다.
한편, 영상에 포함되는 3차원 오브젝트는 메쉬 단위로 변환되어, 변환된 메쉬 데이터가 래스터라이저(10)로 입력될 수 있다. 래스터라이저(10)는 입력된 메쉬 데이터를 픽셀로 변환할 수 있다.예를 들어, 래스터라이저(10)는 3차원 오브젝트가 삼각형 단위로 구분된 경우, 3차원 오브젝트를 구성하는 삼각형의 공간적 위치를 좌표로 규정할 수 있으며, 각 삼각형을 픽셀로 분해하여, 각 삼각형의 픽셀에 대한 좌표를 결정할 수 있다.
픽셀 쉐이더 코어(20)는 래스터라이저(10)에서 변환된 픽셀의 색상 값을 결정하는 픽셀 쉐이딩을 수행할 수 있다. 이때, 픽셀 쉐이더 코어(20)는 픽셀의 색상 값 결정에 사용하기 위해 텍스쳐(texture) 데이터를 요청한다.
한편, 픽셀 쉐이더 코어(20)는 텍스쳐 데이터를 요청하기 위해, 메인 메모리(50)를 억세스하기 전에 먼저, 캐시 메모리에 억세스한다. 이 경우에 픽셀 쉐이더 코어(20)는 텍스쳐 데이터 요청을 캐시 메모리 시스템(200)에 인가한다.
캐시 메모리(230)(도 2 참조)에 요청된 텍스쳐 데이터가 존재하는 경우, 캐시 히트(cache hit)에 따른 동작이 수행되어, 캐시 메모리(230)로부터 출력된 캐시 데이터(텍스쳐 데이터)가 픽셀 쉐이더 코어(20)로 인가된다.
빈번하게 사용되는 메인 메모리(50)의 데이터(텍스쳐 데이터)의 경우, 캐시 메모리(230)에 저장되어 있을 확률이 크다. 따라서, 픽셀 쉐이더 코어(20)는 메인 메모리(50)보다 캐시 메모리(230)에 먼저 억세스함으로써, 데이터 전송 속도를 향상시킬 수 있다.특히, 픽셀 쉐이딩에서 요구하는 메인 데이터 접근 패턴은 지역성(locality)이 매우 높기 때문에 본 발명의 일 실시예에 따른 캐시 메모리 시스템(200)을 적용함으로써, 메인 메모리(50) 접근 횟수를 감소시킬 수 있다.
한편, 캐시 메모리(230)에 요청된 메인 데이터가 존재하지 않는 경우에는 캐시 미스(cache miss)에 따른 동작이 수행된다. 이에 따라 메인 메모리(50)가 억세스되고, 메인 메모리(50)로부터 출력된 데이터가 상기 시스템 버스(60)를 거쳐 캐시 메모리 시스템(200)으로 인가된다.
한편, 픽셀 쉐이더 코어(20)에서 픽셀 쉐이딩이 수행된 처리결과는 픽셀 처리부(30)로 전송된다.픽셀 처리부(30)는 각 픽셀에 대하여, 다양한 테스트(예를 들어, 스텐실 테스트 및 깊이 테스트)를 수행하여, 픽셀 표시 여부를 결정한다.
상기와 같이, 복수의 채널(래스터라이저(10)-픽셀 쉐이더 코어(20)-픽셀 처리부(30)) 각각에서 처리된 타일 별 픽셀의 처리 결과는 타일 버퍼(40)에 저장될 수 있으며, 타일 버퍼(40)에 저장된 데이터는 프레임 버퍼(미도시)로 전송되고, 그래픽스 처리 시스템(100)은 각 타일에 대한 데이터를 이용하여, 최종 영상을 출력한다.
도 1에서는 설명의 편의를 위해 캐시 메모리 시스템(200)이 픽셀 쉐이더 코어(20)와 별도로 위치하는 경우를 도시하였으나, 이에 한정되지 않고, 캐시 메모리 시스템(200)은 픽셀 쉐이더 코어(20)와 동일한 하나의 칩 내에 포함될 수 있다.
도 2는 본 발명의 일 실시예에 따른 캐시 메모리 시스템을 나타내는 블록도이다.도 2를 참조하면, 본 발명의 일 실시예에 따른 캐시 메모리 시스템(200)은, 테이블 저장부(210), 캐시 메모리(230) 및 컨트롤러(220)를 포함할 수 있다.
테이블 저장부(210)는 메인 메모리(50)에 저장된 메인 데이터(텍스쳐 데이터)의 접근 빈도 정보를 포함하는 우선 순위 테이블을 저장할 수 있다.예를 들어, 도 3과 같이, 우선 순위 테이블(215)은 데이터 아이디(ID), 데이터 억세스 횟수(count) 및 우선순위 데이터(priority)를 포함할 수 있다. 데이터 아이디(ID)는 메인 데이터를 나타내는 식별 값이며, 데이터 억세스 횟수(count)는 메인 데이터에 억세스한 횟수를 나타낸다. 우선순위 데이터(priority)는 데이터 억세스 횟수에 따라, 데이터의 우선순위를 나타낸다.
예를 들어, 메인 데이터의 종류가 N개일 때, 억세스 횟수가 가장 많은 메인 데이터의 우선순위 데이터를 1로 지정하고, 억세스 횟수가 적은 메인 데이터의 우선순위 데이터를 N으로 지정할 수 있다. 또는 이와 반대로, 억세스 횟수가 가장 많은 메인 데이터의 우선순위를 N으로 지정하고, 억세스 횟수가 가장 적은 메인 데이터의 우선순위 데이터를 1로 지정할 수 있다.
캐시 메모리(230)는 메인 메모리(50)에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들, 캐시 데이터들 각각에 대응하는 우선순위 데이터 및 캐시 데이터들 각각의 어드레스를 나타내는 태그 데이터를 저장할 수 있다.다시 말하면, 캐시 데이터는 메인 메모리에 저장되어 있는 메인 데이터들 중 어느 하나와 동일하며, 태그 데이터는 캐시 데이터가 저장되어 있는 메인 메모리(50)의 실제 어드레스를 나타낸다. 또한, 우선순위 데이터는 우선순위 테이블에 저장되어 있는 메인 데이터의 우선순위 데이터에 기초하여 결정될 수 있다.예를 들어, 도 3에 도시된 바와 같이, 아이디 값이 2인 메인 데이터의 우선순위 데이터가 우선 순위 테이블에 4로 저장되어 있는 경우, 아이디 값이 2인 메인 데이터와 동일한 캐시 데이터(CD1)의 우선순위 데이터도 4로 결정된다.
한편, 캐시 메모리(230)의 구조에 대해서는 이하, 도 3을 참조하여, 상세히 설명하기로 한다.
도 3을 참조하면, 캐시 메모리는 복수의 데이터 세트를 포함한다. 이때, 하나의 데이터 세트(335)는 복수의 태그 데이터, 복수의 캐시 데이터 및 복수의 우선 순위 데이터를 포함한다.예를 들어, 캐시 메모리(230)가 4-way 세트 연관 캐시 메모리로 구성되는 경우, 하나의 데이터 세트는 제1 내지 제4 캐시 데이터(CD1, CD2, CD3, CD4)를 포함하며, 제1 내지 제4 캐시 데이터 각각의 어드레스를 나타내는 제1 내지 제4 태그 데이터(TD1, TD2, TD3, TD4)를 포함할 수 있다. 또한, 제1 내지 제4 캐시 데이터(CD1, CD2, CD3, CD4) 각각의 우선 순위를 나타내는 제1 내지 제4 우선순위 데이터(P1, P2, P3, P4)를 포함할 수 있다.
한편, 캐시 메모리(230)는 캐시 데이터가 저장되는 캐시부(232), 태그 데이터가 저장되는 태그부(231) 및 우선순위 데이터가 저장되는 P-영역(233)으로 구성될 수 있으며, P-영역(233)은 태그부(231)에 포함될 수 있다.
컨트롤러(220)는 메인 데이터들 중 어느 하나에 대한 요청이 있는 경우, 요청에 대응하는 캐시 데이터가 캐시 메모리에 저장되어 있는지, 다시 말해, 캐시 히트인지 캐시 미스인지 여부를 판별한다.판별결과에 따라, 컨트롤러(220)는 우선 순위 데이터에 기초하여, 데이터 세트에 포함되는 캐시 데이터 중 어느 하나를 삭제하고, 새로운 데이터로 업데이트할 수 있다. 이에 대해서는 도 4를 참조하여 자세히 후술하기로 한다.
도 4는 본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법을 나타내는 순서도이며, 도 5는 도 4의 동작방법을 설명하기 위해 참조되는 도이다.
도 4를 참조하면, 캐시 메모리 시스템(200)은 외부로부터 데이터 요청을 수신할 수 있다(S410). 이때, 데이터는 도 1에서 상술한 픽셀 쉐이딩에 필요한 텍스쳐 데이터(메인 데이터)일 수 있으며, 캐시 메모리 시스템(200)은 도 5에 도시된 바와 같이, 외부에서 전송된 메인 데이터에 대한 태그 어드레스(521) 및 세트 어드레스(522)를 수신할 수 있다.
한편, 캐시 메모리 시스템(200)은 요청된 메인 데이터의 태그 어드레스(521) 및 세트 어드레스(522) 이외에 데이터 ID(510)를 수신할 수 있다.이때, 캐시 메모리 시스템(200)은 수신한 데이터 ID(510)에 대응하는 메인 데이터의 억세스 횟수(count)를 증가시켜, 우선순위 테이블(215)을 업데이트할 수 있다.캐시 메모리 시스템(200)은 요청된 데이터가 캐시 메모리 내에 저장되어 있는지 여부, 다시 말하면, 캐시 히트/미스 여부를 판단한다(S420).이때, 도 5에 도시된 바와 같이, 컨트롤러(220)는 수신한 세트 어드레스(522)가 가리키는 데이터 세트(335)에 포함되는 상기 태그 데이터들(TD1, TD2, TD3, TD4)을 상기 태그 어드레스(521)와 비교하여, 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별할 수 있다.비교결과, 복수의 태그 데이터들(TD1, TD2, TD3, TD4) 중 어느 하나와 태그 어드레스(521)가 일치하는 경우, 캐시 메모리 시스템(200)은 캐시 히트로 판단하고, 복수의 태그 데이터(TD1, TD2, TD3, TD4) 중 어느 하나가 태그 어드레스(521)와 일치하지 않는 경우, 캐시 미스로 판단한다.
한편, 캐시 히트로 판단되는 경우, 캐시 메모리 시스템(200)은 일치하는 태그 데이터에 대응하는 캐시 데이터를 외부로 출력한다(S450).예를 들어, 캐시 메모리 시스템(200)은 태그 어드레스(521)와 제2 태그 데이터(TD2)가 일치하는 경우, 제2 태그 데이터(TD2)에 대응하는 제2 캐시 데이터(CD2)를 외부로 출력할 수 있다.
반면에, 캐시 미스로 판단되는 경우, 캐시 메모리 시스템(200)은 수신한 세트 어드레스가 가리키는 데이터 세트에 포함되는 복수의 우선순위 데이터를 비교하여, 가장 낮은 우선순위를 가지는 캐시 데이터를 선택하고(S430), 선택된 캐시 데이터를 삭제하고, 새로운 데이터로 업데이트 한다(S440).예를 들어, 도 5에 도시된 바와 같이, 세트 어드레스(522)가 가리키는 데이터 세트(335)에 포함되는 제1 내지 제4 캐시 데이터(CD1, CD2, CD3, CD4) 각각에 대응하는 제1 내지 제4 우선순위 데이터(P1, P2, P3, P4)를 비교하여, 가장 낮은 우선순위를 가지는 캐시 데이터를 선택할 수 있다.이때, 제3 우선순위 데이터(P3)가 가장 낮은 우선순위를 가지는 경우, 캐시 메모리 시스템은 제3 우선순위 데이터(P3)에 대응하는 캐시 데이터(CD3)를 삭제하고, 새로운 데이터로 업데이트 할 수 있다.새로운 데이터는 태그 어드레스(521)가 가리키는 메인 메모리 영역으로부터 수신한 데이터일 수 있다.또한, 새로운 데이터로 업데이트된 제3 캐시 데이터(CD3)에 대응하는 우선순위 데이터(P3) 및 태그 데이터(TD3)를 업데이트 한다.
예를 들어, 제3 캐시 데이터(CD3)가 새로운 데이터로 업데이트 되는 경우, 우선 순위 테이블에 기초하여, 새로운 데이터에 대한 우선순위 데이터를 결정하고, 제3 우선순위 데이터(P3)를, 결정된 우선순위 데이터로 업데이트 할 수 있다.
또한, 캐시 메모리 시스템(200)은 새로운 데이터를 외부로 출력한다(S450).
한편, 캐시 메모리 시스템(200)은 삭제되는 캐시 데이터의 우선순위 데이터에 기초하여, 삭제되는 캐시 데이터를 임시 저장부에 저장할지 여부를 결정할 수 있다.이때, 캐시 메모리 시스템(200)은 삭제되는 캐시 데이터의 우선순위 데이터가 기 설정된 값 이하이거나 반대로 기 설정된 값 이상인 경우, 삭제되는 캐시 데이터를 임시 저장부에 저장할 수 있다.예를 들어, 우선순위가 높을수록 우선 순위 데이터가 작은 값으로 결정되는 경우에 있어서, 삭제되는 캐시 데이터에 대응하는 우선순위 데이터가 기 설정된 값 이하이면, 삭제되는 캐시 데이터를 임시 저장부에 저장할 수 있다.
반대로, 우선순위가 높을수록 우선 순위 데이터가 큰 값으로 결정되는 경우에 있어서, 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터가 기 설정된 값 이상이면, 삭제되는 캐시 데이터를 임시 저장부에 저장할 수 있다.
이와같이, 삭제되는 캐시 데이터의 우선 순위가 높은 경우, 임시 저장부에 저장함으로써, 이후, 삭제되는 캐시 데이터에 대한 요청이 있을 경우, 메인 메모리에 접근하지 않고, 임시 저장부에 접근하여, 데이터를 획득함으로써, 데이터 처리속도를 빠르게 할 수 있다.
한편, 우선 순위 테이블에 대한 변경 요청을 수신하는 경우, 캐시 메모리 시스템(200)은 우선 순위 테이블(215)을 외부 메모리에 저장할 수 있다.예를 들어, 픽셀 쉐이딩 코어(20)에서 타일(tile)에 대한 픽셀 쉐이딩 수행시 사용되는 쉐이더 프로그램이 변경되는 경우, 캐시 메모리 시스템(200)은 우선 순위 테이블에 대한 변경 요청을 수신할 수 있다.
또한, 제1 쉐이더 프로그램에서 제2 쉐이더 프로그램으로 변경되는 경우, 캐시 메모리 시스템(200)은 현재 테이블 저장부(210)에 저장되어 있는 제1 쉐이더 프로그램에 대응하는 제1 우선 순위 테이블을 외부 메모리에 저장하고, 제2 쉐이더 프로그램에 대응하는 제2 우선 순위 테이블을 테이블 저장부(210)에 저장할 수 있다. 이후에 다시, 쉐이더 프로그램이 제1 쉐이더 프로그램으로 변경되는 경우, 캐시 메모리 시스템(200)은 외부 메모리에 저장되어 있던 제1 우선순위 테이블을 테이블 저장부(210)에 저장하여, 캐시 메모리의 우선순위 데이터들을 제1 우선순위 테이블을 기초로 하여 결정할 수 있다.
도 6은 본 발명의 일 실시예에 따른 접근 빈도 정보를 수집하는 방법을 나타내는 도이다.
도 6을 참조하면, 픽셀 쉐이더 코어(20)에서 N 프레임 영상의 픽셀 처리시에 수집된 접근 빈도 정보를 N+1프레임 영상의 픽셀 처리시 이용할 수 있다.예를 들어, 픽셀 쉐이더 코어(20)는 N 프레임 영상의 픽셀 처리하는데 필요로 하는 텍스쳐 데이터(메인 데이터)를 캐시 메모리 시스템(200)으로 요청할 수 있으며, 캐시 메모리 시스템(200)은 요청되는 텍스쳐 데이터(메인 데이터)의 데이터 ID를 수신하여, 메인 데이터에 대한 접근 빈도 정보를 수집할 수 있다.메모리 시스템(200)은, 메인 데이터가 요청될 때마다 요청되는 메인 데이터에 해당하는 데이터의 억세스 횟수(count)를 증가시킴으로써, 테이블 저장부(210)에 저장되어 있는 우선순위 테이블을 업데이트함으로써, 메인 데이터에 대한 접근 빈도 정보를 수집할 수 있다.
한편, 상기와 같이 수집된 N 프레임 영상에 대응하는 메인 데이터에 대한 접근 빈도 정보는 N+1 프레임 영상에 대응하는 메인 데이터에 대한 접근 빈도 정보로 이용될 수 있다.예를 들어, 도 6과 같이, N 프레임 영상의 픽셀 처리시, 제1 아이디(1)를 가지는 제1 텍스쳐 데이터 억세스 횟수(count)가 3032, 제2 아이디(2)를 가지는 제2 텍스쳐 데이터 억세스 횟수(count)가 1056인 경우, N+1프레임 영상의 픽셀 처리에 사용되는 캐시 메모리 시스템은 우선 순위 테이블의 초기값을 제1 아이디(1)에 대응하는 데이터 억세스 횟수(count)는 3032로, 제2 아이디(2)에 대응하는 데이터 억세스 횟수(count)는 1056으로 설정할 수 있다.
이에 따라, N+1 프레임 영상의 픽셀을 처리하는 픽셀 쉐이더 코어에 대응하는 캐시 메모리 시스템(200)에 저장되는 우선순위 테이블의 초기값을, N 프레임 영상의 픽셀 처리시 수집된 접근 빈도 정보를 이용하여, 결정할 수 있다.
또한, 캐시 메모리 시스템(200)은, 상기와 같이 설정된 우선 순위 테이블에 기초하여, 캐시 데이터에 대응하는 우선순위 데이터를 결정할 수 있다.N 프레임 영상과 N+1 프레임 영상은 서로 유사하기 때문에, N 프레임 영상과 N+1 프레임 영상의 픽셀 처리시 요구되는 텍스쳐 데이터도 유사하다.따라서, N 프레임 영상 처리시 수집된 텍스쳐 데이터에 대한 접근 빈도 정보를 N+1 프레임 영상 처리시 이용하면, 캐시 데이터에 대응하는 우선 순위 데이터의 신뢰도가 향상될 수 있으며, 이에 따라 캐시 미스 확률을 감소시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 캐시 메모리 시스템을 나타내는 블록도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 캐시 메모리 시스템(700)은, 테이블 저장부(710), 캐시 메모리(730), 컨트롤러(720) 및 임시 저장부(740)를 포함할 수 있다. 한편, 테이블 저장부(710), 캐시 메모리(730) 및 컨트롤러(720)는 도 2의 구성과 동일하므로 구체적인 설명은 생략하고, 도 2의 설명으로 대체하기로 한다.
테이블 저장부(710)는 메인 메모리(50)에 저장된 메인 데이터(텍스쳐 데이터)의 접근 빈도 정보를 포함하는 우선 순위 테이블을 저장할 수 있다.
캐시 메모리(730)는 메인 메모리(50)에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들, 캐시 데이터들 각각에 대응하는 우선순위 데이터 및 캐시 데이터들 각각의 어드레스를 나타내는 태그 데이터를 저장할 수 있다. 또한, 캐시 메모리(730)는 복수의 데이터 세트를 포함한다. 이때, 하나의 데이터 세트는 복수의 태그 데이터, 복수의 캐시 데이터 및 복수의 우선 순위 데이터를 포함한다.
컨트롤러(720)는 메인 데이터들 중 어느 하나에 대한 요청이 있는 경우, 요청에 대응하는 캐시 데이터가 캐시 메모리에 저장되어 있는지, 다시 말하면, 캐시 히트인지 캐시 미스인지 여부를 판별한다.판별결과에 따라, 컨트롤러(720)는 데이터 세트에 포함되는 복수의 캐시 데이터 중 어느 하나를 삭제하고, 새로운 데이터로 업데이트할 수 있다.이때, 데이터 세트에 포함되는 복수의 캐시 데이터 중 삭제되는 캐시 데이터는 기 설정된 기준에 의해 선택될 수 있다.예를 들어, 가장 적게 사용된 캐시 데이터를 선택하는 방식(LRU, Least Recently Used), 가장 최근에 사용된 캐시 데이터를 선택하는 방식(MRU, Most Recently Used), 가장 먼저 저장된 캐시 데이터를 선택하는 방식(FIFO, First In First Out) 등에 의하여 캐시 데이터를 선택할 수 있다.
임시 저장부(740)는 선택된 캐시 데이터(삭제되는 캐시 데이터)에 대응하는 우선 순위 데이터에 기초하여, 선택된 캐시 데이터를 저장할 수 있다. 이에 대해서는 이하, 도 8 및 9에서 자세히 후술하기로 한다.
도 8은 본 발명의 일 실시예에 따른 캐시 메모리 시스템의 동작방법을 나타내는 순서도이고, 도 9는 도 8의 동작방법을 설명하기 위해 참조되는 도이다.
도 8을 참조하면, 캐시 메모리 시스템(700)은 외부로부터 데이터 요청을 수신할 수 있다(S810). 이때, 데이터는 도 1에서 상술한 픽셀 쉐이딩에 필요한 텍스쳐 데이터(메인 데이터)일 수 있으며, 캐시 메모리 시스템(700)은 외부에서 전송된 메인 데이터에 대한 태그 어드레스(921) 및 세트 어드레스(922)를 수신할 수 있다.
한편, 캐시 메모리 시스템(700)은 요청된 메인 데이터의 태그 어드레스(921) 및 세트 어드레스(922) 이외에 데이터 ID를 수신할 수 있다.캐시 메모리 시스템(700)은 수신한 데이터 아이디에 대응하는 메인 데이터의 억세스 횟수를 증가시켜, 우선순위 테이블을 업데이트할 수 있다.캐시 메모리 시스템(700)은 요청된 데이터가 캐시 메모리 내에 저장되어 있는지 여부, 다시 말하면, 캐시 히트/미스 여부를 판단한다(S820).
이때, 캐시 메모리 시스템(700)은, 도 9에 도시된 바와 같이, 수신한 세트 어드레스(922)가 가리키는 데이터 세트(935)에 포함되는 상기 태그 데이터들(TD1, TD2, TD3, TD4)을 상기 태그 어드레스(921)와 비교하여, 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별할 수 있다.비교결과, 복수의 태그 데이터들(TD1, TD2, TD3, TD4) 중 어느 하나와 태그 어드레스(921)가 일치하는 경우, 캐시 메모리 시스템(700)은 캐시 히트로 판단하고, 복수의 태그 데이터 중 어느 하나가 태그 어드레스와 일치하지 않는 경우, 캐시 미스로 판단한다.
한편, 캐시 히트로 판단되는 경우, 캐시 메모리 시스템(700)은 일치하는 태그 데이터에 대응하는 캐시 데이터를 외부로 출력한다(S870).예를 들어, 캐시 메모리 시스템(700)은 태그 어드레스(921)와 제2 태그 데이터(TD2)가 일치하는 경우, 제2 태그 데이터(TD2)에 대응하는 제2 캐시 데이터(CD2)를 외부로 출력할 수 있다.
반면에, 캐시 미스로 판단되는 경우, 캐시 메모리 시스템(700)은 수신한 태그 어드레스(921)가 가리키는 데이터 세트(935)에 포함되는 복수의 캐시 데이터(CD1, CD2, CD3, CD4) 중 어느 하나의 캐시 데이터를 선택하고(S830), 선택된 캐시 데이터를 삭제하고, 새로운 데이터로 업데이트 한다(S840). 이때, 도 7에서 상술한, LRU방식, MRU방식, FIFO방식 등에 의해 캐시 데이터를 선택할 수 있다.또한, 새로운 데이터로 업데이트된 캐시 데이터에 대응하는 우선순위 데이터 및 태그 데이터를 업데이트 한다.
한편, 캐시 메모리 시스템(700)은 삭제되는 캐시 데이터의 우선순위 데이터에 기초하여, 삭제되는 캐시 데이터를 임시 저장부에 저장할지 여부를 결정할 수 있다(S850).캐시 메모리 시스템(700)은 삭제되는 캐시 데이터의 우선순위가 기 설정된 우선순위보다 높은 경우, 삭제되는 캐시 데이터를 임시 저장부에 저장할 수 있다(S860).
도 9에 도시된 바와 같이, 캐시 메모리 시스템(700)은 삭제되는 캐시 데이터가 제4 캐시 데이터(CD4)로 선택되고, 제4 캐시 데이터(CD4)의 우선 순위 데이터가 기 설정된 우선순위보다 높은 경우, 제4 캐시 데이터(CD4)를 임시 저장부(740)에 저장할 수 있다. 이때, 캐시 메모리 시스템(700)은 제4 캐시 데이터(CD4)에 대응하는 제4 우선 순위 데이터(P4) 및 제4 태그 데이터(TD4)도 임시 저장부(740)에 저장할 수 있다.
캐시 메모리 시스템(700)은 삭제되는 캐시 데이터의 우선순위 데이터가 기 설정된 값 이하이거나 반대로 기 설정된 값 이상인 경우, 삭제되는 캐시 데이터를 임시 저장부(740)에 저장할 수 있다.예를 들어, 우선순위가 높을수록 우선 순위 데이터가 작은 값으로 결정되는 경우에 있어서, 삭제되는 캐시 데이터에 대응하는 우선순위 데이터가 기 설정된 값 이하이면, 삭제되는 캐시 데이터를 임시 저장부(740)에 저장할 수 있다.반대로, 우선순위가 높을수록 우선 순위 데이터가 큰 값으로 결정되는 경우에 있어서, 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터가 기 설정된 값 이상이면, 삭제되는 캐시 데이터를 임시 저장부(740)에 저장할 수 있다.
또는, 삭제되는 캐시 데이터에 대응하는 우선순위와 임시 저장부(740)에 기 저장되어 있는 후보 데이터들에 대한 우선순위를 비교하여, 삭제되는 캐시 데이터의 우선순위가 후보 데이터들에 대한 우선순위보다 높은 경우, 삭제되는 캐시 데이터를 임시 저장부(740)에 저장할 수 있다.
상기와 같이, 삭제되는 캐시 데이터의 우선 순위가 높은 경우, 임시 저장부(740)에 저장함으로써, 이후, 삭제되는 캐시 데이터에 대한 요청이 있을 경우, 메인 메모리에 접근하지 않고, 임시 저장부에 접근하여, 데이터를 획득함으로써, 데이터 처리속도를 빠르게 할 수 있다.
예를 들어, 외부로부터 요청된 메인 데이터가 캐시 메모리 내에 존재하지 않는 경우, 컨트롤러(720)는 요청된 메인 데이터가 임시 저장부(740)에 존재하는지 여부를 판별할 수 있다.이때, 임시 저장부(740)에 저장된 후보 데이터들 각각에 대응하는 태그 데이터와 태그 어드레스를 비교함으로써, 요청된 메인 데이터가 임시 저장부(740)에 존재하는지 여부를 판별할 수 있다.비교결과, 태그 데이터와 태그 어드레스가 일치하는 경우, 일치하는 태그 데이터에 대응하는 후보 데이터(요청된 메인 데이터)를 외부로 출력할 수 있다.
반면에, 태그 데이터와 태그 어드레스가 일치하지 않는 경우, 태그 어드레스가 가리키는 메인 메모리 영역으로부터 데이터를 수신하여, 외부로 출력할 수 있다.
본 발명에 따른 캐시 메모리 시스템 및 그 동작방법은, 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
한편, 본 발명의 캐시 메모리 시스템 및 그 동작방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM. CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
또한, 이상에서는 본 발명의 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 캐시 메모리 시스템 110: 어드레스 버퍼
120: 컨트롤러 130: 캐시 메모리
140: 레지스터

Claims (25)

  1. 메인 메모리에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들 및 상기 캐시 데이터들 각각에 대응하는 우선 순위 데이터를 저장하는 캐시 메모리;
    상기 메인 데이터들의 접근 빈도 정보를 포함하는 우선 순위 테이블을 저장하는 테이블 저장부; 및
    상기 메인 데이터들 중 적어도 하나에 대한 요청이 있는 경우, 상기 캐시 메모리에 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하고, 상기 판별 결과에 따라, 상기 우선 순위 데이터에 기초하여, 상기 캐시 데이터들 중 어느 하나를 삭제하고 새로운 데이터로 업데이트하는 컨트롤러를 포함하고,
    상기 우선 순위 데이터는 상기 접근 빈도 정보에 기초하여 결정되고,
    상기 요청된 메인 데이터가 제1 프레임 영상의 픽셀을 처리하는데 필요로 하는 데이터인 경우, 상기 접근 빈도 정보는, 상기 제1 프레임 영상에 선행하는 제2 프레임 영상의 픽셀 처리 시 수집된 접근 빈도 정보를 포함하는 것을 특징으로 하는 캐시 메모리 시스템.
  2. 제1항에 있어서,
    상기 캐시 메모리는 상기 캐시 데이터들 각각에 대응하는 태그 데이터들을 저장하고,
    상기 캐시 메모리는 복수의 데이터 세트를 포함하며,
    상기 데이터 세트는 상기 캐시 데이터들, 상기 태그 데이터들 및 상기 우선 순위 데이터를 포함하는 것을 특징으로 하는 캐시 메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는,
    상기 요청되는 메인 데이터의 태그 어드레스 및 세트 어드레스를 수신하고,
    상기 세트 어드레스가 가리키는 데이터 세트에 포함되는 상기 태그 데이터들을 상기 태그 어드레스와 비교하여, 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하는 것을 특징으로 하는 캐시 메모리 시스템.
  4. 제3항에 있어서,
    상기 비교결과, 상기 복수의 태그 데이터들 중 어느 하나와 상기 태그 어드레스가 일치하는 경우,
    상기 컨트롤러는 캐시 히트로 판단하고, 상기 일치하는 태그 데이터에 대응하는 캐시 데이터를 외부로 출력하는 것을 특징으로 하는 캐시 메모리 시스템.
  5. 제3항에 있어서,
    상기 비교결과, 상기 복수의 태그 데이터 중 어느 하나도 상기 태그 어드레스와 일치하지 않는 경우,
    상기 컨트롤러는,
    캐시 미스로 판단하고, 상기 메인 메모리의 상기 태그 어드레스가 가리키는 영역으로부터 상기 새로운 데이터를 수신하는 것을 특징으로 하는 캐시 메모리 시스템.
  6. 제1항에 있어서,
    상기 우선 순위 테이블은 상기 메인 데이터를 나타내는 데이터 ID 및 상기 메인 데이터의 억세스 횟수를 포함하고,
    상기 컨트롤러는, 상기 메인 데이터의 억세스 횟수가 많을수록 상기 메인 데이터와 동일한 상기 캐시 데이터의 우선 순위가 높아지도록 상기 우선 순위 데이터를 결정하는 것을 특징으로 하는 캐시 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 요청된 메인 데이터에 대응하는 데이터 아이디를 수신하고, 상기 수신한 데이터 아이디에 대응하는 메인 데이터의 상기 억세스 횟수를 증가시켜, 상기 우선 순위 테이블을 업데이트하는 것을 특징으로 하는 캐시 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는,
    상기 업데이트된 우선 순위 테이블에 기초하여, 상기 우선 순위 데이터를 업데이트하는 것을 특징으로 하는 캐시 메모리 시스템.
  9. 제1항에 있어서,
    상기 캐시 메모리 시스템은,
    상기 캐시 메모리에서 삭제되는 캐시 데이터를 후보 데이터로 저장하는 임시 저장부를 더 포함하고,
    상기 컨트롤러는,
    상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장할 것인지 여부를 결정하는 것을 특징으로 하는 캐시 메모리 시스템.
  10. 제1항에 있어서,
    상기 컨트롤러는,
    테이블 변경 요청을 수신하는 경우,
    상기 우선 순위 테이블을 외부 메모리에 저장하고, 변경된 우선 순위 테이블을 상기 테이블 저장부에 저장하는 것을 특징으로 하는 캐시 메모리 시스템.
  11. 제1항에 있어서,
    상기 요청된 메인 데이터가 제N+1 프레임 영상의 픽셀을 처리하는데 필요로 하는 데이터인 경우,
    상기 우선 순위 테이블의 초기 접근 빈도 정보는 제N 프레임 영상의 픽셀 처리시 수집된 접근 빈도 정보를 포함하는 것을 특징으로 하는 캐시 메모리 시스템.
  12. 메인 데이터들 중 적어도 하나에 대한 요청을 수신하는 단계;
    상기 요청된 메인 데이터가 캐시 메모리에 저장되어 있는지를 판별하는 단계;
    상기 판별 결과에 따라, 상기 캐시 메모리에 저장되어 있는 캐시 데이터들 각각에 대응하는 우선 순위 데이터에 기초하여, 상기 캐시 데이터들 중 어느 하나를 선택하는 단계; 및
    상기 선택된 캐시 데이터를 삭제하고 새로운 데이터로 업데이트 하는 단계를 포함하고,
    상기 우선 순위 데이터는 상기 캐시 메모리에 저장되어 있는 우선 순위 테이블의 접근 빈도 정보에 기초하여 결정되고,
    상기 요청된 메인 데이터가 제1 프레임 영상의 픽셀을 처리하는데 필요로 하는 데이터인 경우, 상기 접근 빈도 정보는, 상기 제1 프레임 영상에 선행하는 제2 프레임 영상의 픽셀 처리 시 수집된 접근 빈도 정보를 포함하는 것을 특징으로 하는 캐시 메모리 시스템의 동작방법.
  13. 제12항에 있어서,
    상기 요청을 수신하는 단계는,
    상기 요청되는 메인 데이터의 태그 어드레스 및 세트 어드레스를 수신하는 단계를 더 포함하고,
    상기 판별하는 단계는,
    상기 세트 어드레스가 가리키는 상기 캐시 메모리의 데이터 세트에 포함되는 복수의 태그 데이터를 상기 태그 어드레스와 비교하여, 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하는 단계를 포함하는 것을 특징으로 하는 캐시 메모리 시스템의 동작방법.
  14. 제12항에 있어서,
    상기 동작방법은,
    상기 메인 데이터의 억세스 횟수가 많을수록 상기 메인 데이터와 동일한 상기 캐시 데이터의 우선 순위가 높아지도록 상기 우선 순위 데이터를 결정하는 단계를 더 포함하는 것을 특징으로 하는 캐시 메모리 시스템의 동작방법.
  15. 제14항에 있어서,
    상기 요청을 수신하는 단계는
    상기 메인 데이터에 대응하는 데이터 아이디를 수신하는 단계를 포함하고,
    상기 동작방법은,
    상기 수신한 데이터 아이디에 대응하는 메인 데이터의 상기 억세스 횟수를 증가시켜, 상기 우선 순위 테이블을 업데이트하는 단계를 더 포함하는 것을 특징으로 하는 캐시 메모리 시스템의 동작방법.
  16. 제12항에 있어서,
    상기 동작방법은,
    상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장하는 단계를 더 포함하는 것을 특징으로 하는 캐시 메모리 시스템의 동작방법.
  17. 제12항에 있어서,
    상기 동작방법은,
    테이블 변경 요청을 수신하는 단계; 및
    상기 우선 순위 테이블을 외부 메모리에 저장하고, 변경된 우선 순위 테이블을 테이블 저장부에 저장하는 단계를 더 포함하는 것을 특징으로 하는 캐시 메모리 시스템의 동작방법.
  18. 메인 메모리에 저장된 메인 데이터들 중 일부에 해당하는 캐시 데이터들 및 상기 캐시 데이터들 각각에 대응하는 우선 순위 데이터를 저장하는 캐시 메모리;
    상기 메인 데이터들의 접근 빈도 정보를 포함하는 우선 순위 테이블을 저장하는 테이블 저장부;
    상기 메인 데이터들 중 적어도 하나에 대한 요청이 있는 경우, 상기 캐시 메모리에 상기 요청에 대응하는 캐시 데이터가 저장되어 있는지 여부를 판별하고, 상기 판별 결과에 따라, 상기 캐시 데이터들 중 어느 하나를 삭제하고 새로운 데이터로 업데이트하는 컨트롤러; 및
    상기 삭제되는 캐시 데이터에 대응하는 우선 순위 데이터에 기초하여, 상기 삭제되는 캐시 데이터를 후보 데이터로 저장하는 임시 저장부를 포함하고,
    상기 우선 순위 데이터는 상기 접근 빈도 정보에 기초하여 결정되고,
    상기 요청된 메인 데이터가 제1 프레임 영상의 픽셀을 처리하는데 필요로 하는 데이터인 경우, 상기 접근 빈도 정보는, 상기 제1 프레임 영상에 선행하는 제2 프레임 영상의 픽셀 처리 시 수집된 접근 빈도 정보를 포함하는 것을 특징으로 하는 캐시 메모리 시스템.
  19. 제18항에 있어서,
    상기 컨트롤러는,
    상기 삭제되는 캐시 데이터의 우선 순위가 기 설정된 우선 순위 이상인 경우, 상기 삭제되는 캐시 데이터를 상기 임시 저장부에 상기 후보 데이터로 저장하는 것을 특징으로 하는 캐시 메모리 시스템.
  20. 제18항에 있어서,
    상기 컨트롤러는,
    상기 요청된 메인 데이터가 상기 캐시 메모리에 존재하지 않는 경우, 상기 요청된 메인 데이터가 상기 임시 저장부에 존재하는지 여부를 판별하여, 판별결과에 따라, 상기 후보 데이터를 출력하거나 상기 메인 메모리의 메인 데이터를 출력하는 것을 특징으로 하는 캐시 메모리 시스템.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020130116894A 2013-09-30 2013-09-30 캐시 메모리 시스템 및 그 동작방법 KR102147356B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130116894A KR102147356B1 (ko) 2013-09-30 2013-09-30 캐시 메모리 시스템 및 그 동작방법
JP2014124627A JP6401512B2 (ja) 2013-09-30 2014-06-17 キャッシュメモリシステム及びその動作方法
US14/499,927 US9830264B2 (en) 2013-09-30 2014-09-29 Cache memory system and operating method for the same
EP14187114.5A EP2854037B1 (en) 2013-09-30 2014-09-30 Cache memory system and operating method for the same
CN201410521175.7A CN104516825B (zh) 2013-09-30 2014-09-30 高速缓冲存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130116894A KR102147356B1 (ko) 2013-09-30 2013-09-30 캐시 메모리 시스템 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20150037367A KR20150037367A (ko) 2015-04-08
KR102147356B1 true KR102147356B1 (ko) 2020-08-24

Family

ID=51625963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116894A KR102147356B1 (ko) 2013-09-30 2013-09-30 캐시 메모리 시스템 및 그 동작방법

Country Status (5)

Country Link
US (1) US9830264B2 (ko)
EP (1) EP2854037B1 (ko)
JP (1) JP6401512B2 (ko)
KR (1) KR102147356B1 (ko)
CN (1) CN104516825B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102248915B1 (ko) * 2014-03-26 2021-05-07 삼성전자주식회사 하이브리드 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 데이터 처리 방법
US9842428B2 (en) * 2014-06-27 2017-12-12 Samsung Electronics Co., Ltd. Dynamically optimized deferred rendering pipeline
WO2017091984A1 (zh) * 2015-12-01 2017-06-08 华为技术有限公司 数据缓存方法、存储控制装置、及存储设备
KR20180038793A (ko) * 2016-10-07 2018-04-17 삼성전자주식회사 영상 데이터 처리 방법 및 장치
JP6828528B2 (ja) * 2017-03-13 2021-02-10 富士通株式会社 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
US11048820B2 (en) * 2017-07-21 2021-06-29 Sap Se Anonymized data storage and retrieval
KR101967857B1 (ko) * 2017-09-12 2019-08-19 전자부품연구원 다중 캐시 메모리를 구비한 지능형 반도체 장치 및 지능형 반도체 장치에서의 메모리 접근 방법
US11354232B2 (en) * 2018-01-29 2022-06-07 Hewlett-Packard Development Company. L.P. Validity of data sets stored in memory
CN111061744B (zh) * 2018-10-17 2023-08-01 百度在线网络技术（北京）有限公司 图数据的更新方法、装置、计算机设备及存储介质
KR20200082323A (ko) 2018-12-28 2020-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치의 컨트롤러 및 그 동작 방법
US11403223B2 (en) 2019-09-26 2022-08-02 Apple Inc. De-prioritization supporting frame buffer caching
KR20220006913A (ko) 2020-07-09 2022-01-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN113421599A (zh) * 2021-06-08 2021-09-21 珠海市一微半导体有限公司 一种预缓存外部存储器数据的芯片及其运行方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906000A (en) 1996-03-01 1999-05-18 Kabushiki Kaisha Toshiba Computer with a cache controller and cache memory with a priority table and priority levels
US20070094450A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Multi-level cache architecture having a selective victim cache
JP2012118745A (ja) * 2010-11-30 2012-06-21 Fuji Xerox Co Ltd 印刷文書処理システム、キャッシュ装置、データ処理装置及びプログラム
US20130097386A1 (en) * 2011-10-17 2013-04-18 Industry-Academia Cooperation Group Of Sejong University Cache memory system for tile based rendering and caching method thereof
US20130145104A1 (en) 2011-12-06 2013-06-06 Lisa Hsu Method and apparatus for controlling cache refills
US20150098509A1 (en) 2012-05-10 2015-04-09 Lg Electronics Inc. Method and apparatus for processing video signals

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831640A (en) 1996-12-20 1998-11-03 Cirrus Logic, Inc. Enhanced texture map data fetching circuit and method
KR100300972B1 (ko) 1997-09-19 2001-09-03 윤종용 텍스춰매핑수행장치및텍스춰캐시의데이터억세스방법
US7136068B1 (en) 1998-04-07 2006-11-14 Nvidia Corporation Texture cache for a computer graphics accelerator
US6919895B1 (en) 1999-03-22 2005-07-19 Nvidia Corporation Texture caching arrangement for a computer graphics accelerator
US6590579B1 (en) 2000-09-18 2003-07-08 S3 Graphics Co., Ltd. System for low miss rate replacement of texture cache lines
KR100851298B1 (ko) 2005-12-28 2008-08-08 엠텍비젼 주식회사 캐시 메모리 컨트롤러 및 이를 이용한 캐시 메모리 관리방법
US8766995B2 (en) 2006-04-26 2014-07-01 Qualcomm Incorporated Graphics system with configurable caches
US7737985B2 (en) * 2006-11-09 2010-06-15 Qualcomm Incorporated Pixel cache for 3D graphics circuitry
CN101944068A (zh) * 2010-08-23 2011-01-12 中国科学技术大学苏州研究院 一种共享高速缓存的性能优化方法
CN103019962B (zh) * 2012-12-21 2016-03-30 华为技术有限公司 数据缓存处理方法、装置以及系统
CN103236989B (zh) * 2013-04-25 2015-12-02 青岛海信传媒网络技术有限公司 一种内容分发网络中的缓存控制方法、设备及系统
US9378153B2 (en) * 2013-08-27 2016-06-28 Advanced Micro Devices, Inc. Early write-back of modified data in a cache memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906000A (en) 1996-03-01 1999-05-18 Kabushiki Kaisha Toshiba Computer with a cache controller and cache memory with a priority table and priority levels
US20070094450A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Multi-level cache architecture having a selective victim cache
JP2012118745A (ja) * 2010-11-30 2012-06-21 Fuji Xerox Co Ltd 印刷文書処理システム、キャッシュ装置、データ処理装置及びプログラム
US20130097386A1 (en) * 2011-10-17 2013-04-18 Industry-Academia Cooperation Group Of Sejong University Cache memory system for tile based rendering and caching method thereof
US20130145104A1 (en) 2011-12-06 2013-06-06 Lisa Hsu Method and apparatus for controlling cache refills
US20150098509A1 (en) 2012-05-10 2015-04-09 Lg Electronics Inc. Method and apparatus for processing video signals

Also Published As

Publication number Publication date
CN104516825B (zh) 2019-06-11
KR20150037367A (ko) 2015-04-08
JP6401512B2 (ja) 2018-10-10
JP2015069641A (ja) 2015-04-13
EP2854037B1 (en) 2020-07-15
US20150095589A1 (en) 2015-04-02
EP2854037A1 (en) 2015-04-01
US9830264B2 (en) 2017-11-28
CN104516825A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
KR102147356B1 (ko) 캐시 메모리 시스템 및 그 동작방법
US10042576B2 (en) Method and apparatus for compressing addresses
CN110275841B (zh) 访问请求处理方法、装置、计算机设备和存储介质
US20170256024A1 (en) Cache architecture for efficiently accessing texture data using buffers
KR101862785B1 (ko) 타일 기반 렌더링을 위한 캐쉬 메모리 시스템 및 캐슁 방법
CN104536701A (zh) 一种nvme协议多命令队列的实现方法及系统
WO2015172533A1 (zh) 数据库查询方法和服务器
KR102366808B1 (ko) 캐시 메모리 시스템 및 그 동작방법
KR102636925B1 (ko) 픽셀 커널들을 페치할 때 메모리 레이턴시를 감소시키기 위한 방법들, 시스템들, 및 장치
KR102594657B1 (ko) 비순차적 리소스 할당을 구현하는 방법 및 장치
JP6262407B1 (ja) 共有キャッシュメモリシステムにおける共有キャッシュメモリ割振り制御の提供
US20150143045A1 (en) Cache control apparatus and method
EP3224727B1 (en) Generating approximate usage measurements for shared cache memory systems
CN118020064A (zh) 具有伪lru补充年龄信息的重新引用区间预测（rrip）
CN117648266A (zh) 一种数据缓存方法、系统、设备及计算机可读存储介质
CN114253458A (zh) 内存缺页异常的处理方法、装置、设备及存储介质
KR20210037216A (ko) 이종 메모리를 이용하여 메모리 주소 변환 테이블을 관리하는 메모리 관리 유닛 및 이의 메모리 주소 관리 방법
US10515432B2 (en) Methods and apparatuses for managing graphics data using two-stage lookup tables in cache
CN116107926A (zh) 缓存替换策略的管理方法、装置、设备、介质和程序产品
CN114283048A (zh) 一种应用于三维图形深度测试的高速缓冲存储器
US20190065100A1 (en) Method and apparatus of performing a memory operation in a hierarchical memory assembly
CN116127135A (zh) 图处理装置和方法
KR20170121609A (ko) 텍스쳐 필터링 및 그 결과가 저장된 캐시에 대한 액세스 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant