KR102092379B1 - Method, apparatus and recording medium for testing semiconductor wafer - Google Patents

Method, apparatus and recording medium for testing semiconductor wafer Download PDF

Info

Publication number
KR102092379B1
KR102092379B1 KR1020180043030A KR20180043030A KR102092379B1 KR 102092379 B1 KR102092379 B1 KR 102092379B1 KR 1020180043030 A KR1020180043030 A KR 1020180043030A KR 20180043030 A KR20180043030 A KR 20180043030A KR 102092379 B1 KR102092379 B1 KR 102092379B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
components
component
error
matrix
Prior art date
Application number
KR1020180043030A
Other languages
Korean (ko)
Other versions
KR20190119720A (en
Inventor
김대희
Original Assignee
김대희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김대희 filed Critical 김대희
Priority to KR1020180043030A priority Critical patent/KR102092379B1/en
Publication of KR20190119720A publication Critical patent/KR20190119720A/en
Application granted granted Critical
Publication of KR102092379B1 publication Critical patent/KR102092379B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 (a) 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 단계; (b) 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 단계; (c) 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 단계; (d) 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 단계; (e) 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계를 포함한다.A semiconductor wafer inspection method according to an embodiment of the present invention includes: (a) measuring characteristic values of all chips of a first semiconductor wafer; (b) dividing all chips of the first semiconductor wafer into a plurality of matrices; (c) deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components; (d) obtaining an error between the estimated value and the characteristic value of each component; (e) when the error of the component falls within a reference range, setting the coordinates of the component to a missing position omitting measurement of the characteristic value.

Description

반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체{METHOD, APPARATUS AND RECORDING MEDIUM FOR TESTING SEMICONDUCTOR WAFER}Semiconductor wafer inspection method, inspection device and recording medium thereof {METHOD, APPARATUS AND RECORDING MEDIUM FOR TESTING SEMICONDUCTOR WAFER}

본 발명은 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체에 관한 것이다.The present invention relates to a semiconductor wafer inspection method, an inspection device thereof and a recording medium.

반도체는 설계 단계, FAB단계, PKG단계를 거쳐 모바일기기, 컴퓨터기기, 생활가전, 자동차 등 다양한 최종 제품에 장착된다. FAB단계는 실리콘 또는 사파이어 웨이퍼 위에 유기물 또는 무기물을 증착시키는 방법으로 진행되며, 그 중간 과정마다 설계 도면의 패턴을 새기기 위해 노광, 현상, 식각, 확산, 이온화 등을 수차례 내지 수십차례 반복하게 된다.Semiconductors are installed in various end products such as mobile devices, computer devices, household appliances, and automobiles through the design phase, FAB phase, and PKG phase. The FAB step proceeds by depositing an organic or inorganic material on a silicon or sapphire wafer, and repeats exposure, development, etching, diffusion, and ionization several times to dozens of times in order to engrave a pattern of a design drawing every intermediate process.

이와 같이 생산이 완료된 반도체 웨이퍼에는 수많은 칩(chip)들이 형성되어 있는데, 이러한 개별 반도체 칩의 특성값을 모두 측정하여 양품 또는 불량품으로 구별하고 양품을 다시 등급별로 분류하는 검사를 진행하게 된다. In this way, a number of chips are formed on the completed semiconductor wafer, and the characteristic values of these individual semiconductor chips are measured to classify them as good or bad and classify the good again by class.

일반적으로 Flash 메모리 반도체, LED 반도체와 같은 고성능 반도체의 생산을 위해 반도체 웨이퍼에 형성된 모든 칩의 특성값을 전부 측정함으로써 불량 여부를 검사하고 있으며 이에 의해 반도체의 성능 향상을 도모할 수 있다.In general, for the production of high-performance semiconductors such as flash memory semiconductors and LED semiconductors, all the characteristic values of all chips formed on a semiconductor wafer are measured to check for defects, thereby improving semiconductor performance.

그러나 일반적인 반도체 웨이퍼 검사는 반도체 웨이퍼에 형성된 모든 칩의 특성값을 전부 측정하여야 하므로 각 반도체 웨이퍼의 측정속도를 높일 수 없어서 반도체 웨이퍼 검사속도를 높일 수 없으며 이로 인해 반도체의 생산성을 저감시킨다. However, in general semiconductor wafer inspection, since all the characteristic values of all chips formed on the semiconductor wafer must be measured, the measurement speed of each semiconductor wafer cannot be increased, and thus the semiconductor wafer inspection speed cannot be increased, thereby reducing semiconductor productivity.

또한, 반도체 웨이퍼에 형성된 모든 칩을 측정하여야 하므로 검사장비에 포함된 프로브 카드의 컨택터 핀(contactor pin)과 같은 소모품의 수명이 단축될 수 있다. In addition, since all chips formed on the semiconductor wafer must be measured, the life of consumables such as contactor pins of the probe card included in the inspection equipment may be shortened.

위와 같은 문제점을 해결하기 위해 반도체 웨이퍼에 형성된 칩의 측정속도를 향상시킴으로써 반도체 웨이퍼의 검사속도를 높여 반도체의 생산성 향상을 도모할 필요가 있게 된다.In order to solve the above problems, it is necessary to increase the inspection speed of the semiconductor wafer by improving the measurement speed of the chip formed on the semiconductor wafer, thereby improving the productivity of the semiconductor.

미국공개특허 제2007-255513호US Publication No. 2007-255513

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 칩의 측정속도를 향상시킴으로써 반도체 웨이퍼의 검사속도를 높여 반도체의 생산성 향상을 도모하기 위한 것이다.A semiconductor wafer inspection method, an inspection device and a recording medium according to an embodiment of the present invention are intended to increase the inspection speed of a semiconductor wafer by improving the measurement speed of a chip formed on the semiconductor wafer, thereby improving the productivity of the semiconductor.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 모든 칩이 아닌 일부 칩의 측정을 통해 모든 칩의 불량 여부를 검사함으로써 반도체 웨이퍼 검사 시스템이 측정하는 칩의 수를 줄여 반도체 웨이퍼 검사 시스템의 수명을 연장시키기 위한 것이다.A semiconductor wafer inspection method, an inspection device and a recording medium according to an embodiment of the present invention are used to detect whether all chips are defective through measurement of some chips rather than all chips formed on the semiconductor wafer, and thus It is intended to extend the life of the semiconductor wafer inspection system by reducing the number.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 일부 칩의 측정을 통해 나머지 칩의 실제 특성치에 관한 예측치를 도출하고 이에 의해 모든 칩의 불량 여부를 검사하는 과정에서 칩의 예측치가 칩의 실제 특성치와 일치하는 정확도를 향상시킴으로써 반도체 웨이퍼 검사 시스템의 성능을 향상시키기 위한 것이다.A semiconductor wafer inspection method, an inspection device and a recording medium according to an embodiment of the present invention derive predictions regarding actual characteristics of the remaining chips through measurement of some chips formed on the semiconductor wafer, thereby inspecting whether all chips are defective. The process is to improve the performance of the semiconductor wafer inspection system by improving the accuracy of the chip's predicted value to match the chip's actual characteristic value.

본 출원의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않는 또 다른 과제는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The subject matter of the present application is not limited to the subject matter mentioned above, and another subject not mentioned will be clearly understood by a person skilled in the art from the following description.

본 발명의 일측면에 따르면, (a) 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 단계; (b) 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 단계; (c) 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 단계; (d) 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 단계; (e) 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계를 포함하는 반도체 웨이퍼 검사방법이 제공된다. According to an aspect of the present invention, (a) measuring the characteristic values of all the chips of the first semiconductor wafer; (b) dividing all chips of the first semiconductor wafer into a plurality of matrices; (c) deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components; (d) obtaining an error between the estimated value and the characteristic value of each component; (e) When the error of the component falls within a reference range, a semiconductor wafer inspection method is provided, comprising setting the coordinates of the component to a missing position for omitting measurement of a characteristic value.

상기 제1 반도체 웨이퍼와 다른 제2 반도체 웨이퍼에 대하여 상기 결측 위치에 해당하는 칩의 특성값 측정을 생략할 수 있다. For the second semiconductor wafer different from the first semiconductor wafer, measurement of the characteristic value of the chip corresponding to the missing position may be omitted.

상기 (b) 단계에서 상기 복수의 매트릭스는 서로 중복되지 않고 순서대로 설정될 수 있다. In the step (b), the plurality of matrices may be set in order without overlapping each other.

상기 (b) 단계에서 상기 복수의 매트릭스들 중 적어도 일부는 서로 중복될 수 있도록 설정될 수 있다. In step (b), at least some of the plurality of matrices may be set to overlap each other.

상기 복수의 매트릭스 중 하나의 매트릭스와 다른 하나의 매트릭스가 서로 중복되는 성분을 가질 경우, 상기 중복되는 성분의 좌표가 상기 하나의 매트릭스에서는 결측 위치로 설정되고, 상기 다른 하나의 매트릭스에서는 측정 위치로 설정되면, 상기 중복되는 성분의 좌표는 미리 정해진 기준에 따라 최종 결측 위치로의 설정 여부가 정해질 수 있다. When one of the plurality of matrices and the other of the matrices have components overlapping each other, the coordinates of the overlapping components are set as missing positions in the one matrix and set as measurement positions in the other matrix. When it occurs, whether the coordinates of the overlapping components are set to the final missing position may be determined according to a predetermined criterion.

상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값의 평균값일 수 있다. In step (c), the estimated value may be an average value of characteristic values of the remaining components.

상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값에 대한 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 도출될 수 있다. In the step (c), the estimated value consists of kriging, regression analysis, support vector machine (SVM), K-Mean Cluster, artificial neural network, and Random-Forest on the characteristic values of the remaining components. It may be derived by at least one method selected from the group.

상기 매트릭스의 n개의 성분 중 m개(n>m>2, n 및 m은 자연수) 성분의 오차가 상기 기준 범위에 속하는 경우, 상기 m개의 성분을 제외한 나머지 성분에 해당되는 특성값을 통하여 상기 m개 성분의 추정값을 도출하고, 상기 m개 성분의 추정값과 특성값 사이의 오차를 구하여 상기 오차가 상기 기준 범위에 속하는 성분의 좌표를 결측 위치로 설정할 수 있다. When the error of m (n> m> 2, n and m is a natural number) component among n components of the matrix falls within the reference range, the m is obtained through a characteristic value corresponding to the remaining components excluding the m components. The estimated values of the individual components are derived, and errors between the estimated values of the m components and the characteristic values are obtained, and coordinates of components in which the errors fall within the reference range can be set as a missing position.

N장의 제1 반도체 웨이퍼 각각에 대해 상기 결측 위치를 결정하고 The missing position is determined for each of the N first semiconductor wafers,

상기 N장의 제1 반도체 웨이퍼의 각각의 결측 위치가 기준 횟수 이상 일치할 경우 최종 결측 위치로 설정할 수 있다. When the missing position of each of the N first semiconductor wafers coincides with the reference number of times or more, the final missing position may be set.

본 발명의 다른 실시예에 따른 반도체 웨이퍼 검사장치는 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 측정부; 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 매트릭스 구분부; 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 추정부; 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 오차 계산부; 및 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 결측 위치 결정부를 포함한다. A semiconductor wafer inspection apparatus according to another embodiment of the present invention includes a measuring unit that measures characteristic values of all chips of a first semiconductor wafer; A matrix divider configured to divide all chips of the first semiconductor wafer into a plurality of matrices; An estimating unit for deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components; An error calculation unit to obtain an error between the estimated value and the characteristic value of each component; And a missing position determining unit that sets the coordinates of the component to a missing position for omitting measurement of a characteristic value when the error of the component falls within a reference range.

본 발명의 또 다른 실시예에 따른 기록매체는 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 기능, 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 기능, 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 기능, 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 기능 및 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 기능을 실행하는 프로그램을 기록한 컴퓨터에서 판독가능하다. The recording medium according to another embodiment of the present invention is a function of measuring characteristic values of all chips of a first semiconductor wafer, a function of classifying all chips of the first semiconductor wafer into a plurality of matrices, and configuring each of the matrices A function of deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the entire components from the characteristic values of the remaining components, a function of obtaining an error between the estimated value of each component and the characteristic value, and the component When the error of is within the reference range, it is readable by a computer recording a program executing a function of setting the coordinates of the component to a missing position for omitting the measurement of the characteristic value.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 모든 칩이 아닌 일부 칩의 측정을 통해 모든 칩의 불량 여부를 검사함으로써 반도체 웨이퍼 검사 시스템이 측정하는 칩의 수를 줄여 반도체 웨이퍼 검사 시스템의 수명을 연장시키기 위한 것이다.A semiconductor wafer inspection method, an inspection device and a recording medium according to an embodiment of the present invention are used to detect whether all chips are defective through measurement of some chips rather than all chips formed on the semiconductor wafer, and thus It is intended to extend the life of the semiconductor wafer inspection system by reducing the number.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체는 반도체 웨이퍼에 형성된 일부 칩의 측정을 통해 나머지 칩의 실제 특성치에 관한 예측치를 도출하고 이에 의해 모든 칩의 불량 여부를 검사하는 과정에서 칩의 예측치가 칩의 실제 특성치와 일치하는 정확도를 향상시킴으로써 반도체 웨이퍼 검사 시스템의 성능을 향상시키기 위한 것이다.A semiconductor wafer inspection method, an inspection device and a recording medium according to an embodiment of the present invention derive predictions regarding actual characteristics of the remaining chips through measurement of some chips formed on the semiconductor wafer, thereby inspecting whether all chips are defective. The process is to improve the performance of the semiconductor wafer inspection system by improving the accuracy of the chip's predicted value to match the chip's actual characteristic value.

본 출원의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않는 또 다른 효과는 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The effects of the present application are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 실시예에 따른 반도체 웨이퍼 검사장치를 나타낸다.
도 2는 제1 반도체 웨이퍼에 형성된 칩들을 매트릭스로 구분하는 것에 대한 예시를 나타낸다.
도 3a 및 도 3b는 추정값을 도출하는 과정의 일례를 나타낸다.
도 4는 오차를 도출하는 과정의 일례를 나타낸다.
도 5는 결측 위치 설정의 일례를 나타낸다.
도 6은 제1 반도체 웨이퍼의 결측 위치에 해당되는 제2 반도체 웨이퍼 칩의 특성값 측정 생략의 일례를 나타낸다.
도 7a 내지 도 7c는 제1 반도체 웨이퍼의 전체 매트릭스의 적어도 일부가 중첩된 상태의 일례를 나타낸다.
도 8은 하나의 매트릭스에서 복수 개의 결측 위치 도출을 설명하기 위한 도면이다. 1 shows a semiconductor wafer inspection apparatus according to an embodiment of the present invention.
2 shows an example of classifying chips formed on a first semiconductor wafer into a matrix.
3A and 3B show an example of a process for deriving an estimated value.
4 shows an example of a process for deriving an error.
5 shows an example of setting the missing position.
6 shows an example of omitting measurement of a characteristic value of a second semiconductor wafer chip corresponding to a missing position of the first semiconductor wafer.
7A to 7C show an example of a state in which at least a part of the entire matrix of the first semiconductor wafer overlaps.
8 is a view for explaining the derivation of a plurality of missing positions in one matrix.

이하 본 발명의 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the accompanying drawings are only described to more easily disclose the contents of the present invention, and the scope of the present invention is not limited to the scope of the attached drawings, and it is easily carried out by those skilled in the art. You will know.

또한, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. In addition, the terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In this application, the terms "include" or "have" are intended to indicate the presence of features, numbers, steps, actions, components, parts or combinations thereof described herein, one or more other features. It should be understood that the existence or addition possibilities of fields or numbers, steps, operations, components, parts or combinations thereof are not excluded in advance.

도 1은 본 발명의 실시예에 따른 반도체 웨이퍼 검사장치를 나타낸다. 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 웨이퍼 검사장치는 프로빙부(110), 구동부(130) 및 제어부(150)를 포함한다. 1 shows a semiconductor wafer inspection apparatus according to an embodiment of the present invention. As shown in FIG. 1, a semiconductor wafer inspection apparatus according to an embodiment of the present invention includes a probing unit 110, a driving unit 130, and a control unit 150.

프로빙부(110)는 반도체 웨이퍼에 구현된 칩들에 테스트 신호를 출력하고 이에 따른 칩의 특성값을 입력받는 프로브 카드 및 컨택터 핀을 포함할 수 있다.The probing unit 110 may include a probe card and a contactor pin that output test signals to chips implemented on a semiconductor wafer and receive chip characteristic values accordingly.

구동부(130)는 구동모터 및 구동모터에 의하여 움직이는 구동축을 포함할 수 있다. 프로빙부(110)는 구동축에 연결되어 구동부(130)의 동작에 따라 반도체 웨이퍼에 형성된 칩을 향하여 움직이거나 칩에 접촉할 수 있다.The driving unit 130 may include a driving motor and a driving shaft moved by the driving motor. The probing unit 110 may be connected to the driving shaft and move toward or contact the chip formed on the semiconductor wafer according to the operation of the driving unit 130.

제어부(150)는 프로세서 및 메모리부를 포함하며 구동부(130)의 동작 및 반도체 웨이퍼 검사를 수행할 수 있다. 메모리부에는 반도체 웨이퍼 검사를 위한 프로그램이나 데이터를 저장하며 반도체 웨이퍼 검사 과정에서 형성되는 여러 데이터나 정보를 저장할 수 있다. The control unit 150 includes a processor and a memory unit, and may perform operations of the driving unit 130 and semiconductor wafer inspection. The memory unit stores a program or data for semiconductor wafer inspection, and may store various data or information formed during a semiconductor wafer inspection process.

이 때 제어부(150)는 측정부(151), 매트릭스 구분부(153), 추정부(155), 오차 계산부(157), 결측 위치 결정부(159)를 포함한다. 이와 같은 제어부(150)의 각 구성요소는 프로세서에 의하여 구현될 수 있다. At this time, the control unit 150 includes a measurement unit 151, a matrix division unit 153, an estimation unit 155, an error calculation unit 157, and a missing position determination unit 159. Each component of the controller 150 may be implemented by a processor.

측정부(151)는 제1 반도체 웨이퍼(SW1)의 모든 칩들의 특성값을 측정한다. The measurement unit 151 measures characteristic values of all chips of the first semiconductor wafer SW1.

매트릭스 구분부(153)는 제1 반도체 웨이퍼(SW1)의 모든 칩들을 복수의 매트릭스로 구분한다. The matrix divider 153 divides all chips of the first semiconductor wafer SW1 into a plurality of matrices.

추정부(155)는 각각의 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 특성값으로부터 도출하는 과정을 반복하여 전체 성분 각각의 추정값을 도출한다. The estimation unit 155 repeats the process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components to derive an estimated value of each of the entire components.

오차 계산부(157)는 각 성분의 추정값과 특성값의 오차를 구한다. The error calculation unit 157 obtains an error between the estimated value and the characteristic value of each component.

결측 위치 결정부(159)는 성분의 오차가 기준 범위에 속하는 경우 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정한다.The missing position determination unit 159 sets the coordinates of the component to a missing position for omitting the measurement of the characteristic value when the error of the component falls within the reference range.

이하에서 도면을 참조하여 본 발명의 실시예에 따른 반도체 웨이퍼 검사방법에 대해 설명한다.Hereinafter, a semiconductor wafer inspection method according to an embodiment of the present invention will be described with reference to the drawings.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 제1 반도체 웨이퍼(SW1)의 모든 칩들의 특성값을 측정하는 단계를 포함한다. 제1 반도체 웨이퍼(SW1)는 칩의 특성값 측정을 생략할 수 있는 결측 위치를 설정하기 위한 것으로 제1 반도체 웨이퍼(SW1)를 통하여 결측 위치가 정해지면 이에 따라 제2 반도체 웨이퍼(SW2)에 대한 테스트가 이루어질 수 있다. 제1 반도체 웨이퍼(SW1) 상에 수백 개 내지 수천 개의 칩이 형성되면 이들 칩들 전체에 대한 특성값이 측정될 수 있다. A semiconductor wafer inspection method according to an embodiment of the present invention includes measuring characteristic values of all chips of the first semiconductor wafer SW1. The first semiconductor wafer SW1 is for setting a missing position that can omit measurement of a characteristic value of a chip. When a missing position is determined through the first semiconductor wafer SW1, the first semiconductor wafer SW1 is accordingly set for the second semiconductor wafer SW2. Testing can be done. When hundreds to thousands of chips are formed on the first semiconductor wafer SW1, characteristic values for all of these chips may be measured.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 제1 반도체 웨이퍼(SW1)의 모든 칩들을 복수의 매트릭스로 구분하는 단계를 포함한다. 예를 들어, 도 2에 도시된 바와 같이, 제1 반도체 웨이퍼(SW1)에 가로 방향으로 30개, 세로 방향으로 30개의 칩이 형성되어 전체 900개의 칩이 형성된 경우, 900개의 칩들은 3x3 매트릭스로 구분될 수 있다. 3x3 매트릭스가 서로 중복되지 않는다면 900개의 칩들을 구분하기 위하여 100개의 3x3 매트릭스가 도출될 수 있다.A semiconductor wafer inspection method according to an embodiment of the present invention includes dividing all chips of the first semiconductor wafer SW1 into a plurality of matrices. For example, as illustrated in FIG. 2, when 30 chips are formed in the horizontal direction and 30 chips in the vertical direction on the first semiconductor wafer SW1, 900 chips are formed in a 3x3 matrix. Can be distinguished. If the 3x3 matrices do not overlap with each other, 100 3x3 matrices may be derived to distinguish 900 chips.

매트릭스의 성분은 칩의 특성값일 수 있으며, 도 2에서 1부터 9까지의 숫자는 특성값일 수 있으나 이는 설명의 편의를 위한 것으로 이들 값에 한정되지 않으며 측정되는 특성값은 다양할 수 있다. The component of the matrix may be a characteristic value of the chip, and the numbers 1 to 9 in FIG. 2 may be characteristic values, but this is for convenience of description and is not limited to these values, and measured characteristic values may vary.

도 2에 도시된 바와 같이 매트릭스에 포함된 각 성분은 좌표 (i, j)로 표현될 수 있으며, 메모리부에 (i, j)에 해당되는 특성값이 저장될 수 있다. As illustrated in FIG. 2, each component included in the matrix may be represented by coordinates (i, j), and characteristic values corresponding to (i, j) may be stored in the memory unit.

본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 각각의 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 특성값으로부터 도출하는 과정을 반복하여 전체 성분 각각의 추정값을 도출하는 단계를 포함한다.A semiconductor wafer inspection method according to an embodiment of the present invention includes deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components. .

예를 들어, 도 3a에 도시된 바와 같이, 성분 (1, 1)의 추정값은 성분 (1, 2) 내지 성분 (3, 3)의 특성값들을 통하여 도출될 수 있다. 성분 (1, 1)의 특성값은 1이나 성분 (1, 1)의 특성값이 블랭크되었다고 가정함으로써 성분 (1, 1)의 추정값이 도출될 수 있다.For example, as shown in FIG. 3A, the estimated values of components (1, 1) can be derived through the characteristic values of components (1, 2) to (3, 3). The characteristic values of the components (1, 1) are 1, but the assumption that the characteristic values of the components (1, 1) is blank can be derived.

또한 성분 (1, 2)의 추정값은 성분 (1, 1)과, (1, 3) 내지 성분 (3, 3)의 특성값들을 통하여 도출될 수 있다. 이와 같은 방법으로 매트릭스에 포함된 각 좌표에서의 추정값이 도출될 수 있다.In addition, the estimated values of the components (1, 2) can be derived through the characteristic values of the components (1, 1) and (1, 3) to (3, 3). In this way, an estimated value at each coordinate included in the matrix can be derived.

추정값의 계산은 다양한 방법으로 이루어질 수 있다. 예를 들어, 하나의 성분에 대한 추정값은 나머지 성분의 특성값들의 평균값으로 설정될 수 있다. 즉, 성분 (1, 1)의 추정값은 성분 (1, 2) 내지 성분 (3, 3)의 특성값들의 평균값 5.5(=(2+3+4+5+6+7+8+9)/8)이 도출될 수 있다. The estimation can be calculated in a variety of ways. For example, the estimated value for one component may be set as an average value of characteristic values of the other components. That is, the estimated values of the components (1, 1) are the average values of the characteristic values of the components (1, 2) to (3, 3) 5.5 (= (2 + 3 + 4 + 5 + 6 + 7 + 8 + 9) / 8) can be derived.

도 3b는 이와 같은 특성값들의 평균에 따라 도출된 각 성분의 추정값을 나타낸 것으로 설명의 편의를 위하여 추정값은 소숫점 첫번째 자리까지만 표시하였다. 3B shows the estimated values of each component derived according to the average of these characteristic values. For convenience of explanation, the estimated values are displayed only up to the first digit of the decimal point.

이와 같은 추정값은 평균에 의한 방법과 달리 나머지 성분들의 특성값에 대한 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 도출될 수도 있다. 이러한 추정 방법들을 적용함으로써 결측 위치를 설정하는 횟수가 증가함에 따라 추정값의 정확도를 향상시킬 수 있는 결측 위치를 설정할 수 있게 된다.Unlike the average method, these estimates consist of kriging, regression analysis, support vector machine (SVM), K-Mean Cluster, artificial neural network, and Random-Forest for the characteristic values of the remaining components. It may be derived by at least one method selected from the group. By applying these estimation methods, as the number of times the missing position is set increases, it is possible to set the missing position that can improve the accuracy of the estimated value.

크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest과 같은 방법들은 통상의 기술자에게 일반적인 것이므로 이에 대한 설명은 생략된다. Methods such as kriging, regression analysis, support vector machine (SVM), K-Mean Cluster, artificial neural network, and Random-Forest are common to those skilled in the art, and thus descriptions thereof are omitted.

본 발명의 실시예에 반도체 웨이퍼 검사방법은 각 성분의 추정값과 특성값의 오차를 구하는 단계를 포함한다. 이에 따라 도 4와 같이 매트릭스의 각 성분에 대한 오차가 계산될 수 있다. The semiconductor wafer inspection method in the embodiment of the present invention includes the step of obtaining an error between an estimated value and a characteristic value of each component. Accordingly, as illustrated in FIG. 4, errors for each component of the matrix may be calculated.

본 발명의 실시예에 반도체 웨이퍼 검사방법은 성분의 오차가 기준 범위에 속하는 경우 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계를 포함한다. 기준 범위는 사용자가 받아들일 수 있는 오차의 수준에 따라 결정될 수 있다. In an embodiment of the present invention, a semiconductor wafer inspection method includes setting the coordinates of a component to a missing position for omitting measurement of a characteristic value when the component error falls within a reference range. The reference range may be determined according to the level of error that is acceptable to the user.

예를 들어, 사용자 조건에 따른 기준 범위가 오차가 1.25 이하인 경우, 도 5의 점선 영역 안의 오차가 기준 범위에 속할 수 있으며, 오차가 가장 작은 성분의 좌표 (2, 2)가 결측 위치로 설정될 수 있다. For example, when the reference range according to the user condition has an error of 1.25 or less, the error in the dotted area in FIG. 5 may belong to the reference range, and the coordinates (2, 2) of the component with the smallest error may be set as the missing position. You can.

이와 같은 방법을 제1 반도체 웨이퍼(SW1)의 전체 매트릭스 각각에 적용함에 따라 각 매트릭스마다 결측 위치가 설정될 수 있다. 이 때 오차가 기준 범위에 속하는 성분이 없는 매트릭스는 결측 위치가 없게 된다. As such a method is applied to each of the entire matrices of the first semiconductor wafer SW1, a missing position may be set for each matrix. At this time, the matrix without components whose error falls within the reference range has no missing position.

이와 같이 제1 반도체 웨이퍼(SW1)를 통하여 결측 위치가 설정됨에 따라 제1 반도체 웨이퍼(SW1)와 다른 제2 반도체 웨이퍼(SW2)에 대하여 결측 위치에 해당하는 칩의 특성값 측정을 생략할 수 있다. As described above, as the missing position is set through the first semiconductor wafer SW1, the characteristic value measurement of the chip corresponding to the missing position may be omitted for the second semiconductor wafer SW2 different from the first semiconductor wafer SW1. .

예를 들어, 도 6에 도시된 바와 같이, 제1 반도체 웨이퍼(SW1)의 결측 위치에 해당되는 제2 반도체 웨이퍼(SW2)의 칩에 대한 특성값 측정이 생략될 수 있으며 3x3 매트릭스의 나머지 칩들에 대한 측정이 이루어질 수 있다. For example, as illustrated in FIG. 6, measurement of a characteristic value for a chip of the second semiconductor wafer SW2 corresponding to a missing position of the first semiconductor wafer SW1 may be omitted, and the remaining chips of the 3x3 matrix may be omitted. Can be measured.

도 6에 도시된 바와 같이, 첫번째 매트릭스의 칩들의 특성값이 a 내지 h인 경우, 제2 반도체 웨이퍼(SW2)에서 결측 위치의 칩에 대한 추정값은 (a+b+c+d+e+f+g+h)/8일 수 있다. 제2 반도체 웨이퍼(SW2)의 매트릭스 각각의 결측 위치에서의 칩의 추정값 역시 각 매트릭스의 특성값을 통하여 도출될 수 있다. As illustrated in FIG. 6, when the characteristic values of the chips of the first matrix are a to h, the estimated value for the chip at the missing position in the second semiconductor wafer SW2 is (a + b + c + d + e + f) + g + h) / 8. The estimated value of the chip at the missing position of each matrix of the second semiconductor wafer SW2 may also be derived through the characteristic values of each matrix.

앞서 설명된 바와 같이 제2 반도체 웨이퍼(SW2)에서 특성값의 평균에 의하여 결측 위치 칩의 추정값이 도출될 수 있으나 이에 한정되지 않으며 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 결측 위치 칩의 추정값이 도출될 수도 있다. 이러한 추정 방법들을 적용함으로써 결측 위치를 설정하는 횟수가 증가함에 따라 추정값의 정확도를 향상시킬 수 있는 결측 위치를 설정할 수 있게 된다.As described above, the estimated value of the missing position chip may be derived by the average of the characteristic values in the second semiconductor wafer SW2, but is not limited thereto, and is not limited to kriging, regression analysis, and support vector machine (SVM). ), K-Mean Cluster, artificial neural network, and Random-Forest may be derived by at least one method selected from the group. By applying these estimation methods, as the number of times the missing position is set increases, it is possible to set the missing position that can improve the accuracy of the estimated value.

이와 같이 본 발명의 실시예에 따른 반도체 웨이퍼 검사방법은 결측 위치를 설정함으로써 반도체 웨이퍼에 형성된 전체 칩들 중 일부의 측정을 생략함으로써 칩들에 대한 측정 속도를 높일 수 있다. 뿐만 아니라 결측 위치는 적정한 오차값이 도출되는 위치로 설정되므로 측정이 생략된 칩의 추정값 역시 신뢰성이 보장될 수 있다. As described above, in the semiconductor wafer inspection method according to the exemplary embodiment of the present invention, measurement speed for chips can be increased by omitting measurement of some of the entire chips formed on the semiconductor wafer by setting the missing position. In addition, since the missing position is set to a position from which an appropriate error value is derived, reliability of the estimated value of the chip whose measurement is omitted can be ensured.

이상의 설명에서 제1 반도체 웨이퍼(SW1) 및 제2 반도체 웨이퍼(SW2)의 복수의 매트릭스는 서로 중복되지 않고 순서대로 설정될 수 있다. 이와 다르게 복수의 매트릭스들 중 적어도 일부는 서로 중복될 수 있도록 설정될 수 있다. In the above description, the plurality of matrices of the first semiconductor wafer SW1 and the second semiconductor wafer SW2 may be set in order without overlapping each other. Alternatively, at least some of the plurality of matrices may be set to overlap each other.

예를 들어, 도 7a에 도시된 바와 같이, 제1 반도체 웨이퍼(SW1)에 형성된 모든 칩들의 특성값이 측정되는데, 이들 특성값들은 매트릭스의 성분이 될 수 있다. 이 때 매트릭스 A의 일부 성분은 매트릭스 B와 매트릭스 C와 중첩되며, 매트릭스 B와 매트릭스 C 역시 중첩된 성분이 존재할 수 있다. For example, as illustrated in FIG. 7A, characteristic values of all chips formed on the first semiconductor wafer SW1 are measured, and these characteristic values may be components of the matrix. At this time, some components of the matrix A overlap with the matrix B and the matrix C, and the matrix B and the matrix C may also have overlapping components.

이와 같이 복수의 매트릭스 중 하나의 매트릭스와 다른 하나의 매트릭스가 서로 중복되는 성분을 가질 수 있다. 예를 들어, 도 7b에 도시된 바와 같이, 매트릭스 A 내지 매트릭스 C의 특성값이 측정된 경우, 매트릭스 A와 매트릭스 B는 6개의 성분이 중첩되고, 매트릭스 B와 매트릭스 C 역시 6개의 성분이 중첩되며, 3개의 성분(a3, a6, a9)은 매트릭스 A, B, 및 C에 모두 중첩될 수 있다. In this way, one of the plurality of matrices and one of the matrices may have components overlapping each other. For example, as illustrated in FIG. 7B, when the characteristic values of the matrix A to the matrix C are measured, the matrix A and the matrix B overlap six components, and the matrix B and the matrix C also overlap six components. , The three components (a3, a6, a9) can all overlap the matrix A, B, and C.

앞서 설명된 각 매트릭스의 추정값 및 오차 도출을 통하여 도 7c에 도시된 바와 같이, 매트릭스 A, 매트릭스 B 및 매트릭스 C 각각에서의 결측 위치가 도출될 수 있다. Through derivation of the estimated values and errors of each matrix described above, as shown in FIG. 7C, missing positions in each of matrix A, matrix B, and matrix C can be derived.

이 때, 중복되는 성분의 좌표가 하나의 매트릭스에서는 결측 위치로 설정되고, 다른 하나의 매트릭스에서는 측정 위치로 설정될 수 있다. 예를 들어, 도 7c에 도시된 바와 같이, 매트릭스 A와 B의 결측 위치가 (3, 1)로 설정된다면 매트릭스 C의 결측 위치는 (3, 1)로 설정되지 않을 수도 있다. 이와 같은 이유는 매트릭스 A, B 및 C의 특성값이 다를 수 있기 때문이다. At this time, the coordinates of the overlapping component may be set as the missing position in one matrix, and may be set as the measurement position in the other matrix. For example, as shown in FIG. 7C, if the missing positions of the matrix A and B are set to (3, 1), the missing position of the matrix C may not be set to (3, 1). This is because the characteristic values of the matrix A, B and C may be different.

따라서 좌표 (3, 1)이 결측 위치로 설정될 것인지 아닌지에 대한 기준이 필요한데, 좌표 (3, 1)는 매트릭스 A, B 및 C에 동시에 중첩되고 과반 이상의 매트릭스(3개의 매트릭스 중 2개의 매트릭스에서 결측 위치로 설정되므로 좌표 (3, 1)을 최종적으로 결측 위치로 설정할 수 있다. 이와 같이 복수의 매트릭스를 중복시켜 최종 결측 위치를 설정할 경우 결측 위치에서 추정값이 특성값과 일치하는 정확도를 더욱 향상시킬 수 있게 된다.Therefore, a reference is needed whether or not the coordinates (3, 1) are to be set as the missing position. The coordinates (3, 1) are simultaneously superimposed on the matrix A, B and C and more than half of the matrix (from 2 of the 3 matrixes) Since it is set as the missing position, the coordinates (3, 1) can be finally set as the missing position.When the final missing position is set by overlapping multiple matrices, the accuracy at which the estimated value matches the characteristic value at the missing position can be further improved. It becomes possible.

즉, 중복되는 성분의 좌표는 미리 정해진 기준에 따라 최종 결측 위치로의 설정 여부가 정해질 수 있다. That is, whether the coordinates of the overlapping components are set to the final missing position may be determined according to a predetermined criterion.

한편, 제1 반도체 웨이퍼(SW1)의 매트릭스의 n개의 성분 중 m개(n>m>2, n 및 m은 자연수) 성분의 오차가 기준 범위에 속할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 기준 범위가 오차가 1.25 이하인 경우, 매트릭스의 9개의 성분 중 3개 성분의 오차가 기준 범위에 속할 수 있다. Meanwhile, an error of m (n> m> 2, n, and m is a natural number) component of n components of the matrix of the first semiconductor wafer SW1 may fall within a reference range. For example, as illustrated in FIG. 5, when the reference range has an error of 1.25 or less, the error of three of the nine components of the matrix may fall within the reference range.

이 때 m개의 성분을 제외한 나머지 성분에 해당되는 특성값을 통하여 m개 성분의 추정값을 도출할 수 있다. 예를 들어, 6개의 특성값을 통하여 3개의 성분 (1,2), (2,2), (3, 2)의 추정값 5(=(1+2+3+7+8+9)/6)이 도출될 수 있다. At this time, an estimated value of m components may be derived through characteristic values corresponding to the remaining components excluding m components. For example, the estimated value 5 (= (1 + 2 + 3 + 7 + 8 + 9) / 6 of 3 components (1,2), (2,2), (3, 2) through 6 characteristic values ) Can be derived.

또한 m개 성분의 추정값과 특성값 사이의 오차를 구하여 오차가 기준 범위에 속하는 성분의 좌표를 결측 위치로 설정할 수 있다. 예를 들어, 도 8에서 3개의 성분 (1,2), (2,2), (3, 2) 각각의 오차는 3개의 성분 (1,2), (2,2), (3, 2) 각각의 특성값과 추정값의 차이이므로 5-4=1, 5-5=0, 6-5=1이 되며 이들 3개의 오차는 기준 범위 1.25 이하를 만족하므로 3개의 성분 (1,2), (2,2), (3, 2)은 결측 위치로 설정될 수 있다. 이와 같이 함으로써 결측 위치에서 추정값이 특성값과 일치하는 정확도를 더욱 향상시킬 수 있게 된다.In addition, by obtaining an error between the estimated value and the characteristic value of m components, the coordinates of the component whose error falls within the reference range can be set as a missing position. For example, the error of each of the three components (1,2), (2,2), (3, 2) in FIG. 8 is 3 components (1,2), (2,2), (3, 2) ) Because it is the difference between each characteristic value and the estimated value, it becomes 5-4 = 1, 5-5 = 0, 6-5 = 1, and these 3 errors satisfy the reference range 1.25 or less, so the 3 components (1,2), (2,2), (3, 2) can be set to the missing position. In this way, it is possible to further improve the accuracy at which the estimated value matches the characteristic value at the missing position.

한편, N장의 제1 반도체 웨이퍼(SW1) 각각에 대해 결측 위치를 결정하고, N장의 제1 반도체 웨이퍼(SW1)의 각각의 결측 위치가 기준 횟수 이상 일치할 경우 최종 결측 위치로 설정할 수 있다. Meanwhile, a missing position may be determined for each of the N first semiconductor wafers SW1, and may be set as a final missing position when each missing position of the N first semiconductor wafers SW1 coincides with a reference number or more.

예를 들어, 전체 반도체 웨이퍼가 100장이 있고, 제1 반도체 웨이퍼(SW1)가 10장이고 제2 반도체 웨이퍼(SW2)가 90장인 경우, 10장의 제1 반도체 웨이퍼(SW1)를 통하여 결측 위치가 설정될 수 있다. 특정 좌표가 7장의 제1 반도체 웨이퍼(SW1)에서는 결측 위치로 설정되고 3장의 제1 반도체 웨이퍼(SW1)에서는 측정 위치로 설정될 수 있다. 이 때 기준 횟수가 6회 이상인 경우, 상기 특정 좌표는 결측 위치로 최종 설정될 수 있다. For example, if there are 100 total semiconductor wafers, 10 first semiconductor wafers SW1, and 90 second semiconductor wafers SW2, the missing position is set through 10 first semiconductor wafers SW1. Can be. The specific coordinates may be set as the missing position in the first semiconductor wafer SW1 of 7 and may be set as the measurement position in the first semiconductor wafer SW1 of 3. In this case, when the reference number of times is 6 or more, the specific coordinate may be finally set as the missing position.

이와 같이 최종 설정된 결측 위치에 따라 90장의 제2 반도체 웨이퍼(SW2)에 대한 측정이 이루어질 수 있다. As described above, 90 second semiconductor wafers SW2 may be measured according to the final missing position.

본 발명의 실시예에 따른 기록매체는 제1 반도체 웨이퍼(SW1)의 모든 칩들의 특성값을 측정하는 기능, 제1 반도체 웨이퍼(SW1)의 모든 칩들을 복수의 매트릭스로 구분하는 기능, 각각의 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 특성값으로부터 도출하는 과정을 반복하여 전체 성분 각각의 추정값을 도출하는 기능, 각 성분의 추정값과 특성값의 오차를 구하는 기능 및 성분의 오차가 기준 범위에 속하는 경우 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 기능을 실행하는 프로그램을 기록한 컴퓨터에서 판독가능하다. The recording medium according to an embodiment of the present invention has a function of measuring characteristic values of all chips of the first semiconductor wafer SW1, a function of classifying all chips of the first semiconductor wafer SW1 into a plurality of matrices, and each matrix The function of deriving the estimated value of each component by repeating the process of deriving the estimated value of one of the components of the component from the characteristic values of the remaining components, the function of obtaining the error between the estimated value and the characteristic value of each component, and the component error If it falls within the reference range, it can be read by a computer that records a program that executes a function of setting the coordinates of a component to a missing position for omitting measurement of a characteristic value.

이상과 같이 본 발명에 따른 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.As described above, the embodiments according to the present invention have been reviewed, and the fact that the present invention can be embodied in other specific forms without departing from the spirit or scope of the embodiments described above are those with ordinary knowledge in the art. It is self-evident. Therefore, the above-described embodiments are to be regarded as illustrative rather than restrictive, and accordingly, the present invention is not limited to the above description and may be changed within the scope of the appended claims and their equivalents.

본 발명은 반도체 웨이퍼 검사방법에 이용할 수 있는 것이다.The present invention can be used in a semiconductor wafer inspection method.

110: 프로빙부
130: 구동부
150: 제어부
151: 측정부
153: 매트릭스 구분부
155: 추정부
157: 오차 계산부
159: 결측 위치 결정부
SW1: 제1 반도체 웨이퍼
SW2: 제2 반도체 웨이퍼110: probing department
130: driving unit
150: control unit
151: measuring unit
153: matrix division
155: estimation unit
157: error calculation unit
159: Missing position determining unit
SW1: first semiconductor wafer
SW2: Second semiconductor wafer

Claims (11)

(a) 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 단계;
(b) 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 단계;
(c) 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 단계;
(d) 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 단계;
(e) 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 단계
를 포함하는 반도체 웨이퍼 검사방법. (a) measuring characteristic values of all chips of the first semiconductor wafer;
(b) dividing all chips of the first semiconductor wafer into a plurality of matrices;
(c) deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components;
(d) obtaining an error between the estimated value and the characteristic value of each component;
(e) when the error of the component falls within a reference range, setting the coordinates of the component to a missing position omitting measurement of the characteristic value
Semiconductor wafer inspection method comprising a. 제1항에 있어서,
상기 제1 반도체 웨이퍼와 다른 제2 반도체 웨이퍼에 대하여 상기 결측 위치에 해당하는 칩의 특성값 측정을 생략하는 것을 특징으로 하는 반도체 웨이퍼 검사방법.According to claim 1,
A method of inspecting a semiconductor wafer, characterized in that measurement of a characteristic value of a chip corresponding to the missing position is omitted for a second semiconductor wafer different from the first semiconductor wafer. 제1항에 있어서,
상기 (b) 단계에서 상기 복수의 매트릭스는 서로 중복되지 않고 순서대로 설정되는 것을 특징으로 하는 반도체 웨이퍼 검사방법. According to claim 1,
In the step (b), the semiconductor wafer inspection method characterized in that the plurality of matrices are set in order without overlapping each other. 제1항에 있어서,
상기 (b) 단계에서 상기 복수의 매트릭스들 중 적어도 일부는 서로 중복될 수 있도록 설정되는 것을 특징으로 하는 반도체 웨이퍼 검사방법.According to claim 1,
In step (b), at least some of the plurality of matrices are set to overlap each other, the semiconductor wafer inspection method. 제4항에 있어서,
상기 복수의 매트릭스 중 하나의 매트릭스와 다른 하나의 매트릭스가 서로 중복되는 성분을 가질 경우,
상기 중복되는 성분의 좌표가 상기 하나의 매트릭스에서는 결측 위치로 설정되고, 상기 다른 하나의 매트릭스에서는 측정 위치로 설정되면,
상기 중복되는 성분의 좌표는 미리 정해진 기준에 따라 최종 결측 위치로의 설정 여부가 정해지는 것을 특징으로 하는 반도체 웨이퍼 검사방법. According to claim 4,
When one of the plurality of matrices and the other of the matrix have components that overlap each other,
If the coordinates of the overlapping component are set as the missing position in the one matrix and the measurement position in the other matrix,
A method of inspecting a semiconductor wafer, wherein the coordinates of the overlapping components are determined according to a predetermined criterion. 제1항에 있어서,
상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값의 평균값인 것을 특징으로 하는 반도체 웨이퍼 검사방법.According to claim 1,
In the step (c), the estimated value is an average value of the characteristic values of the remaining components. 제1항에 있어서,
상기 (c) 단계에서 상기 추정값은 상기 나머지 성분들의 특성값에 대한 크리깅(kriging), 회귀분석, 서포트 벡터 머신(support vector machine, SVM), K-Mean Cluster, 인공신경망, 및 Random-Forest로 이루어진 군 중에서 선택된 적어도 하나의 방법에 의해 도출되는 것을 특징으로 하는 반도체 웨이퍼 검사방법.According to claim 1,
In the step (c), the estimated value consists of kriging, regression analysis, support vector machine (SVM), K-Mean Cluster, artificial neural network, and Random-Forest for characteristic values of the remaining components. Semiconductor wafer inspection method characterized in that it is derived by at least one method selected from the group. 제1항에 있어서,
상기 매트릭스의 n개의 성분 중 m개(n>m>2, n 및 m은 자연수) 성분의 오차가 상기 기준 범위에 속하는 경우,
상기 m개의 성분을 제외한 나머지 성분에 해당되는 특성값을 통하여 상기 m개 성분의 추정값을 도출하고,
상기 m개 성분의 추정값과 특성값 사이의 오차를 구하여 상기 오차가 상기 기준 범위에 속하는 성분의 좌표를 결측 위치로 설정하는 것을 특징으로 하는 반도체 웨이퍼 검사방법. According to claim 1,
When the error of m (n>m> 2, n and m is a natural number) component among n components of the matrix falls within the reference range,
The estimated values of the m components are derived through characteristic values corresponding to the remaining components excluding the m components,
A method of inspecting a semiconductor wafer, wherein an error between the estimated value and the characteristic value of the m components is obtained and the coordinates of the component whose error falls within the reference range are set as a missing position. 제1항에 있어서,
N장의 제1 반도체 웨이퍼 각각에 대해 상기 결측 위치를 결정하고
상기 N장의 제1 반도체 웨이퍼의 각각의 결측 위치가 기준 횟수 이상 일치할 경우 최종 결측 위치로 설정하는 것을 특징으로 하는 반도체 웨이퍼 검사방법. According to claim 1,
The missing position is determined for each of the N first semiconductor wafers,
A semiconductor wafer inspection method, characterized in that each missing position of the first semiconductor wafer of the N sheets is set to a final missing position when the reference number of times coincides. 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 측정부;
상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 매트릭스 구분부;
각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 추정부;
각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 오차 계산부; 및
상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 결측 위치 결정부를 포함하는 반도체 웨이퍼 검사장치.A measuring unit measuring characteristic values of all chips of the first semiconductor wafer;
A matrix divider configured to divide all chips of the first semiconductor wafer into a plurality of matrices;
An estimating unit for deriving an estimated value of each of the entire components by repeating a process of deriving an estimated value of one of the total components constituting each matrix from the characteristic values of the remaining components;
An error calculation unit to obtain an error between the estimated value and the characteristic value of each component; And
When the error of the component falls within the reference range, a semiconductor wafer inspection apparatus including a missing position determination unit that sets the coordinates of the component to a missing position for omitting measurement of a characteristic value. 제1 반도체 웨이퍼의 모든 칩들의 특성값을 측정하는 기능, 상기 제1 반도체 웨이퍼의 모든 칩들을 복수의 매트릭스로 구분하는 기능, 각각의 상기 매트릭스를 구성하는 전체 성분들 중 하나의 추정값을 나머지 성분들의 상기 특성값으로부터 도출하는 과정을 반복하여 상기 전체 성분 각각의 추정값을 도출하는 기능, 각 성분의 상기 추정값과 상기 특성값의 오차를 구하는 기능 및 상기 성분의 오차가 기준 범위에 속하는 경우 상기 성분의 좌표를 특성값의 측정을 생략하는 결측 위치로 설정하는 기능을 실행하는 프로그램을 기록한 컴퓨터에서 판독가능한 기록 매체.A function of measuring characteristic values of all chips of the first semiconductor wafer, a function of classifying all chips of the first semiconductor wafer into a plurality of matrices, and an estimate of one of the total components constituting each of the matrices of the remaining components A function of deriving an estimated value of each of the entire components by repeating the process of deriving from the characteristic value, a function of obtaining an error between the estimated value of each component and the characteristic value, and the coordinates of the component when the error of the component falls within a reference range A computer-readable recording medium in which a program for executing a function for setting a function to a missing position for omitting measurement of a characteristic value is recorded.
KR1020180043030A 2018-04-13 2018-04-13 Method, apparatus and recording medium for testing semiconductor wafer KR102092379B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180043030A KR102092379B1 (en) 2018-04-13 2018-04-13 Method, apparatus and recording medium for testing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180043030A KR102092379B1 (en) 2018-04-13 2018-04-13 Method, apparatus and recording medium for testing semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20190119720A KR20190119720A (en) 2019-10-23
KR102092379B1 true KR102092379B1 (en) 2020-03-23

Family

ID=68460778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180043030A KR102092379B1 (en) 2018-04-13 2018-04-13 Method, apparatus and recording medium for testing semiconductor wafer

Country Status (1)

Country Link
KR (1) KR102092379B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789147B2 (en) 2006-03-22 2011-10-12 アロン化成株式会社 Drain valve
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
US11372340B2 (en) * 2011-04-06 2022-06-28 Kla Corporation Method and system for providing a quality metric for improved process control
KR102070086B1 (en) * 2013-02-13 2020-01-29 삼성전자주식회사 Method of Performing Processes with Calibrating Taget Values and Processing Systems Having a Configuration of Calibrating the same
TWI539298B (en) * 2015-05-27 2016-06-21 國立成功大學 Metrology sampling method with sampling rate decision scheme and computer program product thereof

Also Published As

Publication number Publication date
KR20190119720A (en) 2019-10-23

Similar Documents

Publication Publication Date Title
JP6310782B2 (en) Semiconductor device manufacturing method and program
JP7105977B2 (en) Inspection system and failure analysis/prediction method for inspection system
US11669957B2 (en) Semiconductor wafer measurement method and system
CN109037090B (en) Multi-test type probe card and corresponding test system
CN106407490A (en) System and method for discovering unknown problematic patterns in chip design layout
US9891267B2 (en) Kernel based cluster fault analysis
US8797056B2 (en) System and method for electronic testing of partially processed devices
KR102305872B1 (en) Inspection system, wafer map indicator, wafer map display method, and computer program stored in a recording medium
TW201514513A (en) Adaptive electrical testing of wafers
JP2016213430A (en) Semiconductor device manufacturing method and program
US10656204B2 (en) Failure detection for wire bonding in semiconductors
US20150234000A1 (en) Real Time Semiconductor Process Excursion Monitor
KR102092379B1 (en) Method, apparatus and recording medium for testing semiconductor wafer
JP2000243794A (en) Analysis of semiconductor wafer
US9329235B2 (en) Localizing fault flop in circuit by using modified test pattern
JP2007049126A (en) Test method for detecting locality fault on semiconductor wafer and test system using the same
US11469122B2 (en) Semiconductor process analysis device, semiconductor process analysis method, and storage medium
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
US20060143550A1 (en) Methods and systems for semiconductor defect detection
US20110137595A1 (en) Yield loss prediction method and associated computer readable medium
US20090206870A1 (en) Method for analyzing ic devices and wafers
US6847855B2 (en) Method for fault analysis in wafer production
CN100388453C (en) Method and system for inspecting semiconductor defect
US10705121B2 (en) Probe card continuity testing and cleaning fixture comprising highly purified tungsten
US7127375B2 (en) Non-uniformity pattern identification systems and methods thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant