KR102014074B1

KR102014074B1 - 데이터 처리 장치 및 방법

Info

Publication number: KR102014074B1
Application number: KR1020120142796A
Authority: KR
Inventors: 김태평; 임한결; 이천오
Original assignee: 삼성전자 주식회사
Priority date: 2012-12-10
Filing date: 2012-12-10
Publication date: 2019-10-21
Also published as: US20140160356A1; US8854550B2; KR20140074628A

Abstract

데이터 처리 장치가 제공된다. 데이터 처리 장치는, 제1 클럭을 제공받고 이를 제2 클럭으로 생성하여 출력하는 클럭 변환부, 제1 데이터를 제공받고 이를 상기 제2 클럭을 이용하여 제2 데이터로 변환하고 이를 출력하는 데이터 변환부 및 상기 제1 데이터가 제1 데이터 상태일 때마다 상기 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하는 에러 감지부를 포함하되, 상기 에러 감지부는 상기 체크 결과 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 상기 클럭 변환부에 인에이블 신호를 출력한다.

Description

데이터 처리 장치 및 방법{Data processing device and method}

본 발명은 데이터 처리 장치 및 데이터 처리 방법에 관한 것이다.

동기식 시스템(synchronous system)은 수신 장치와 송신 장치가 같은 클럭으로 동작하며 일정 간격으로 위상을 조절 또는 보완하여 이루어지는 통신 형태를 갖는 시스템이다. 동기식 시스템은 송신측과 수신측이 하나의 기준 클록에 맞추어 동작해야하기 때문에 데이터와 클록을 받는 회선이 2개 필요하다.

회로가 오동작하는 원인 중에 하나로 ESD(electro-static discharge) 현상이 있다. ESD란 일종의 정전기를 의미하며, 전자기기, 전기 장치 등은 소형화, 고집적화됨에 따라 ESD 현상에 민감해지고 있다. 특히, 터치식 디스플레이를 사용하는 TV, 스마트폰, 태블릿 PC 등에서는 사용자의 터치를 입력으로 받기 때문에 사용자의 터치로 인한 ESD 현상은 빈번하게 발생할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 ESD 현상이 발생하더라도 다시 정상적으로 동작하는 신뢰성이 향상된 데이터 처리 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 ESD 현상이 발생하더라도 데이터 처리 장치가 다시 정상적으로 동작할 수 있도록 하는 데이터 처리 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 데이터 처리 장치는, 제1 클럭을 제공받고 이를 제2 클럭으로 생성하여 출력하는 클럭 변환부, 제1 데이터를 제공받고 이를 상기 제2 클럭을 이용하여 제2 데이터로 변환하고 이를 출력하는 데이터 변환부 및 상기 제1 데이터가 제1 데이터 상태일 때마다 상기 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하는 에러 감지부를 포함하되, 상기 에러 감지부는 상기 체크 결과 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 상기 클럭 변환부에 인에이블 신호를 출력한다.

상기 제2 클럭 상태는 ESD 상태를 포함할 수 있다.

상기 클럭 변환부는 상기 제1 및 제2 클럭 상태와 다른 제3 클럭 상태의 상기 제1 클럭을 제공 받은 후, 상기 제1 클럭을 제공받아 상기 제2 클럭을 생성하는 것을 포함할 수 있다.

상기 에러 감지부는, 상기 제1 클럭이 상기 제2 클럭 상태인 경우 플래그 신호를 생성하여 유지하고, 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 상기 플래그 신호를 소멸시킴으로써 상기 클럭 변환부에 상기 인에이블 신호를 출력할 수 있다.

상기 에러 감지부는, 상기 체크 결과, 상기 제1 클럭이 연속적으로 n(여기서, n은 자연수)번 상기 제2 클럭 상태인 경우, 상기 플래그 신호를 생성할 수 있고, 또한, 상기 에러 감지부는 상기 플래그 신호를 생성한 후에, 상기 제1 클럭이 연속적으로 m(여기서, m은 자연수)번 상기 제1 클럭 상태일 때 상기 플래그 신호를 소멸시키는 것을 포함할 수 있다.

한편, 상기 에러 감지부는 상기 체크 결과, 상기 제1 데이터가 k(여기서, k는 자연수)번째 제1 데이터 상태일 때 상기 제1 클럭이 상기 제2 클럭 상태이면, 상기 제1 데이터가 k+1번째 제1 데이터 상태일 때 상기 플래그 신호를 생성하는 것을 포함할 수 있고, 또한, 상기 에러 감지부는 상기 플래그 신호를 생성한 후에, 상기 제1 데이터가 q(여기서, q는 q>k인 자연수)번째 제1 데이터 상태일 때 상기 제1 클럭이 상기 제1 클럭 상태이면, 상기 제1 데이터가 q+1번째 제1 데이터 상태일 때 상기 플래그 신호를 소멸시키는 것을 포함할 수 있으며, 상기 에러 감지부는 상기 플래그 신호를 소멸시킬 때 상기 에러 감지부가 상기 클럭 변환부에 상기 인에이블 신호를 보내는 것을 포함할 수 있다.

제1 데이터는 직렬화된 데이터(serialized data)를 포함하고, 제2 데이터는 비직렬화된 데이터(deserialized data)를 포함할 수 있으며, 상기 제1 및 제2 데이터는 영상 데이터를 포함할 수도 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 데이터 처리 방법은, 제1 클럭과 제1 데이터를 제공받고, 상기 제1 데이터가 제1 데이터 상태일 때마다 상기 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하고, 상기 체크 결과, 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 인에이블 신호를 출력하는 것을 포함할 수 있다.

상기 인에이블 신호는 상기 제1 클럭을 상기 제2 클럭으로 변환하는 동작을 시작하도록 하는 신호일 수 있다.

상기 제1 데이터가 제1 데이터 상태일 때마다 상기 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하는 것은, 상기 제1 클럭이 상기 제2 클럭 상태인 경우 플래그 신호를 생성하여 유지하고, 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 상기 플래그 신호를 소멸시키는 것을 포함하고, 상기 인에이블 신호를 출력하는 것은, 상기 플래그 신호가 소멸하는 경우, 상기 인에이블 신호를 출력하는 것을 포함할 수 있다. 상기 플래그 신호를 생성하는 것은, 상기 제1 데이터가 k번째 제1 데이터 상태인 경우 상기 제1 클럭이 상기 제2 클럭 상태이면, 상기 제1 데이터가 k+1번째 제1 데이터 상태일 때 상기 플래그 신호를 생성하는 것을 포함하고, 상기 플래그 신호를 소멸시키는 것은, 상기 플래그 신호를 생성한 후에, 상기 제1 데이터가 q번째 제1 데이터 상태일 때 상기 제1 클럭이 상기 제1 클럭 상태이면, 상기 제1 데이터가 q+1번째 제1 데이터 상태일 때 상기 플래그 신호를 소멸시키는 것을 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 데이터 처리 장치의 블록도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 데이터 처리 장치의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 다른 실시예에 따른 데이터 처리 장치의 동작을 설명하기 위한 타이밍도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 데이터 처리 방법의 순서도이다.
도 7은 본 발명의 몇몇 실시예에 따른 데이터 처리 장치를 포함하는 영상 처리 장치의 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1을 참조하여 본 발명의 일 실시예에 따른 데이터 처리 장치에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 데이터 처리 장치의 블록도이다.

도 1을 참조하면, 데이터 처리 장치(100)는 클럭 변환부(110), 데이터 변환부(120) 및 에러 감지부(130)를 포함한다.

클럭 변환부(110)는 제1 클럭을 받아서 이를 제2 클럭으로 변환시켜 출력할 수 있다. 제1 클럭은 데이터 처리 장치(100) 외부로부터 제공받을 수 있으며, 제1 데이터를 제2 데이터로 변환하기 위해 필요할 수 있다. 제2 클럭은 제1 클럭을 변환하여 생성할 수 있다. 데이터 변환부(120)가 데이터를 변환하기 위해서는 클럭이 필요하며, 제2 클럭은 데이터 변환부(120)가 필요로 하는 진폭을 갖고 제1 클럭에 원치 않게 포함된 노이즈가 제거된 클럭일 수 있다.

데이터 변환부(120)는 외부로부터 제1 데이터를 제공받고, 클럭 변환부(110)가 출력한 제2 클럭을 제공받는다. 즉, 제1 데이터는 입력 데이터, 제2 데이터는 출력 데이터이다. 데이터 변환부(120)는 제2 클럭을 이용하여 제1 데이터를 제2 데이터로 변환할 수 있다. 여기서, 제1 데이터는 제1 클럭과 함께 제공되는 직렬화된(serialized) 데이터일 수 있고, 제2 데이터는 비직렬화된(de-serialized) 데이터일 수 있다. 즉, 데이터 변환부(120)는 직병렬 변환기와 같은 역할을 할 수 있다. 그러나, 본 발명은 이에 제한되는 것은 아니며, 예를 들어, 데이터 변환부(120)는 인코더/디코더, 노이즈 제거 필터 또는 증폭기 등일 수 있다.

에러 감지부(130)는 클럭 변환부(110)에 에러가 발생했는지 감지하고, 클럭 변환부(110)가 제대로 동작할 수 있도록 제어한다. 구체적으로, 에러 감지부(130)는 제1 클럭과 제1 데이터를 제공받으며, 제1 데이터가 제1 상태(추후 서술하기로 함)일 때마다 제1 클럭을 체크하여 제1 클럭에 이상이 있는지 확인한다. 체크 결과, 제1 클럭에 이상이 발생하여 클럭 변환부(110)가 제2 클럭을 생성하지 못하는 경우, 에러 감지부(130)는 인에이블 신호를 생성하여 이를 클럭 변환부(110)에 제공한다. 인에이블 신호를 제공받은 클럭 변환부(110)는 다시 정상적으로 동작할 수 있다.

클럭 변환부(110)가 제2 클럭을 생성하지 못하는 경우, 다시 말해서 클럭 변환부(110)의 오작동은 ESD 현상에 의하여 발생할 수 있다. 구체적으로, ESD 현상이 발생하면 제1 클럭은 비정상적인 상태에 있게되고, 이에 의해 클럭 변환부(110)는 제2 클럭을 생성하지 못하며, 결국 데이터 변환부(120)는 제2 데이터를 출력할 수 없다. 이와 같은 현상을 방지하기 위하여, 제1 클럭이 비정상적인 상태에 놓이게 되는 상황이 발생되는 것을 방지하기 위해 동종업자에게 널리 공지된 ESD 보호 회로를 추가적으로 사용할 수 있다. 그러나, ESD 보호 회로를 사용하더라도 미처 ESD 현상을 막지 못하는 경우가 발생할 수 있으며, 이 경우 제1 클럭은 비정상적인 상태에 놓이게 되고, 결국 클럭 변환부(110)는 오작동한다. 에러 감지부(130)는 ESD 현상에 의해 클럭 변환부(110)가 오작동하더라도, 클럭 변환부(110)가 다시 정상적으로 동작할 수 있도록 한다.

도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 데이터 처리 장치의 동작에 대하여 구체적으로 서술하기로 한다.

도 2 및 도 3은 본 발명의 일 실시예에 따른 데이터 처리 장치의 동작을 설명하기 위한 타이밍도이다.

도 1 내지 도 3을 참조하면, 클럭 변환부(110)에 제공되는 제1 클럭은 제1 내지 제4 클럭 상태를 포함할 수 있다. 제1 클럭 상태(1ST CLOCK STATE)는 제1 클럭이 정상적으로 제공되는 상태이다. 제2 클럭 상태(2ND CLOCK STATE)는 비정상적인 상태를 의미할 수 있다. 예를 들어, ESD 현상에 의해 제1 클럭이 제공되지 않는 상태를 의미할 수 있다. 그러나 이에 제한되는 것은 아니며, ESD 현상이 아닌 다른 원인에 의해 제1 클럭이 제공되지 않는 상태를 의미할 수도 있다.

제3 클럭 상태(3RD CLOCK STATE)는 제1 클럭이 제2 상태가 되는 것을 클럭 변환부(110)에 알려주는 상태일 수 있다. 즉, 제3 클럭 상태는 클럭 변환부(110)가 제1 클럭을 변환하도록 지시하는 신호일 수 있다. 제3 클럭 상태는 제2 클럭 상태가 시작되기 직전에 발생한다. 제1 클럭이 제3 클럭 상태이면 클럭 변환부(110)는 동작할 준비를 하며, 제1 클럭이 제2 클럭 상태가 되면 클럭 변환부(110)는 제1 클럭을 제2 클럭으로 변환한다. 클럭 변환부(110)는 제3 클럭 상태의 제1 클럭을 제공받지 않으면, 제2 상태의 제1 클럭을 제공받더라도 제2 클럭을 생성하지 않는다.

제4 클럭 상태는 유휴 상태(IDLE)를 의미할 수 있다. 제4 클럭 상태는 클럭 변환부(110)의 전원이 차단된 상태를 의미하며, 클럭 변환부(110)는 동작하지 않는다.

결국, 데이터 처리 장치(100)의 클럭 변환부(110)는 제1 클럭이 제4 클럭 상태일 때는 동작하지 않다가 제1 클럭이 제3 클럭 상태일 때 동작을 준비하며, 제1 클럭이 제3 클럭 상태 다음으로 제2 클럭 상태로 바뀌면 제1 클럭을 제2 클럭으로 변환한다.

데이터 변환부(120)는 제2 클럭과 제1 데이터를 제공받는다. 제1 데이터는 제1 내지 제3 데이터 상태를 포함할 수 있다. 제2 데이터 상태(2ND DATA STATE)는 제1 데이터가 정상적으로 제공되는 상태를 의미한다. 제1 데이터 상태에서 제2 클럭을 제공받으면 데이터 변환부(120)는 제1 데이터를 제2 데이터로 변환하여 출력한다. 제1 데이터 상태의 제1 데이터와 제2 클럭이 제공되는 경우에만 데이터 변환부(120)는 제1 데이터를 제2 데이터로 변환하며, 제1 데이터가 제1 데이터 상태가 아니거나 제2 클럭을 제공받지 않으면 데이터 변환부(120)는 제2 데이터를 생성하지 않는다.

제1 데이터 상태(1ST DATA STATE)는 제1 데이터가 제공되지 않는 상태를 의미한다. 제1 데이터는 연속적으로 제2 데이터 상태에 있는 것은 아니다. 제1 데이터는 직렬화된 데이터로, 원 데이터를 데이터 처리 장치(100)에 제공하기 위해 변환된 데이터이다. 전송하려는 원 데이터 각각의 크기는 서로 다를 수 있다. 예를 들어, 원 데이터는 순차적으로 3비트 데이터, 8비트 데이터, 4비트 데이터 등의 크기를 가질 수 있으며 각각의 원 데이터는 직렬화되어 제1 데이터가 될 수 있다. 그런데 제1 데이터는 제1 클럭의 사이클에 맞추어 직렬화되기 때문에, 원 데이터 각각의 크기가 다르다면, 제1 데이터는 항상 제2 데이터 상태에 있지 않고 중간 중간 데이터가 제공되지 않는 제1 데이터 상태에 있을 수 있다. 제1 데이터는 규칙적으로 제1 데이터 상태를 갖는 것은 아니며, 랜덤하게 제1 데이터 상태를 가질 수 있다. 즉, 제1 데이터 상태의 발생 횟수는 일정하지 않으며, 각 제1 데이터 상태 발생 주기도 일정하지 않다.

제3 데이터 상태(3RD DATA STATE)는 유휴 상태(IDLE)를 의미한다. 즉 제1 데이터가 제공되지 않는 상태이며, 데이터 변환부(120)는 동작하지 않는다.

결국, 데이터 변환부(120)는 제1 데이터가 제3 데이터 상태일 때에는 동작하지 않아 제2 데이터를 생성하지 않다가, 제2 클럭을 제공받으면서 제1 데이터가 제2 데이터 상태이면 제1 데이터를 제2 데이터로 변환하여 출력한다(N, NORMAL). 그리고 제2 클럭을 제공받더라도 제1 데이터가 제1 데이터 상태이면 제2 데이터를 생성하지 않으며 다시 제1 데이터가 제2 데이터 상태로 바뀌면 제2 데이터를 생성한다. 제2 클럭을 제공받지 않으면 데이터 변환부(120)는 제1 데이터를 제2 데이터로 변환하지 않는다.

에러 감지부(130)는 제1 데이터가 제2 데이터 상태일 때 동작하기 시작한다. 제1 데이터가 제3 데이터 상태이거나, 제1 클럭이 제3 클럭 상태 또는 제4 클럭 상태일 때에는 데이터 처리 장치(100)가 유휴 상태이기 때문에 데이터 처리 장치(100)의 오동작을 판단할 필요가 없기 때문이다.

에러 감지부(130)는 제1 데이터가 제1 데이터 상태일때마다 제1 클럭의 상태를 체크한다. 그래서 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하고, 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 복귀하면 인에이블 신호를 생성하여 출력한다. 인에이블 신호는 클럭 변환부(110)가 제1 클럭을 제2 클럭으로 변환하는 동작을 수행하도록 지시하는 신호이다. 클럭 변환부(110)는 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 바뀌는 경우 제2 클럭을 생성하지 못한다. 제1 클럭 상태가 시작하기 전에 제1 클럭이 제3 클럭 상태를 갖지 않기 때문이다. 이 때, 에러 감지부(130)가 클럭 변환부(110)에 인에이블 신호를 제공하면 클럭 변환부(110)는 제1 클럭의 제3 클럭 상태를 거치지 않더라도 제2 클럭을 생성할 수 있다. 결국, 제1 클럭이 제2 클럭 상태를 가진 뒤, 제1 클럭이 제3 클럭 상태를 거치지 않고 바로 제2 클럭 상태에서 제1 클럭 상태로 복귀하더라도, 인에이블 신호를 제공받은 클럭 변환부(110)는 다시 제1 클럭을 제2 클럭으로 변환할 수 있다.

에러 감지부(130)는 제1 데이터가 제1 데이터 상태일때마다 제1 클럭의 상태를 체크한다. 제1 데이터가 제1 데이터 상태일때마다 제1 클럭의 상태를 체크하면, 데이터 처리 장치(100)는 에러 감지부(130)를 동작시키기 위한 추가적인 클럭 신호가 필요하지 않다. 따라서 본 발명의 일 실시예에 따른 데이터 처리 장치(100)의 회로 구성을 간소화할 수 있어 경제적으로 유리하다.

도 1 및 도 3을 참조하여, 에러 감지부(130)의 동작을 자세히 설명하기로 한다.

제1 클럭이 제1 클럭 상태에 있으면, 클럭 변환부(110)는 제1 클럭을 제2 클럭으로 변환하여 출력하고 데이터 변환부(120)는 제2 클럭을 이용하여 제1 데이터를 제2 데이터로 변환하여 출력한다. 에러 감지부(130)는 제1 데이터가 제1 상태일때마다 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 여부를 체크한다.

제1 클럭이 제1 클럭 상태에서 제2 클럭 상태로 바뀌면 제1 클럭은 제2 클럭으로 변환되지 않고 제2 클럭은 생성되지 않는다.

도면 부호 11을 참조하면, 제1 데이터가 K(여기서, K는 자연수)번째 제1 데이터 상태일 때 에러 감지부(130)는 제1 클럭이 제2 클럭 상태임을 체크한다.

도면 부호 13을 참조하면, 제1 클럭이 제2 클럭 상태임을 확인하면 에러 감지부(130)는 K+1번째 제1 데이터 상태일 때 플래그 신호를 생성한다. K번째 제1 데이터 상태에서 바로 플래그 신호를 생성할 수 없기 때문에, 에러 감지부(130)는 K+1번째 제1 데이터 상태에서 플래그 신호를 생성할 수 있다. 그러나 본 발명은 이에 제한되는 것은 아니며, 예를 들어, K+2번째 제1 데이터 상태, K+3번째 제1 데이터 상태 등에서 에러 감지부(130)는 플래그 상태를 생성할 수 있다. 플래그 신호를 생성한 후에, 제1 클럭이 제1 클럭 상태로 바뀌지 않는 한. 계속해서 플래그 신호는 유지된다.

다음으로, 제1 클럭은 제2 클럭 상태에서 제1 클럭 상태로 복귀한다. 그러나, 제1 클럭은 제3 클럭 상태를 거쳐 제1 클럭 상태로 복귀한 것이 아니므로, 클럭 변환부(110)는 제1 클럭을 제2 클럭으로 변환하지 못하며, 데이터 변환부(200)는 제2 클럭을 제공받지 못해 제1 데이터를 제2 데이터로 변환할 수 없다.

도면 부호 15를 참조하면, 에러 감지부(130)는 Q(여기서, Q는 Q>K인 자연수)번째 제1 데이터 상태에서 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 복귀한 것을 체크한다.

도면 부호 17을 참조하면, 에러 감지부(130)는 Q+1번재 제1 데이터 상태에서 플래그 신호를 소멸시킨다. Q번째 제1 데이터 상태에서 바로 플래그 신호를 소멸할 수 없기 때문에, 에러 감지부(130)는 Q+1번째 제1 데이터 상태에서 플래그 신호를 소멸시킬 수 있다. 그러나 이에 제한되는 것은 아니며, 예를 들어, Q+2번째 제1 데이터 상태, Q+3번째 제1 데이터 상태 등에서 에러 감지부(130)는 플래그 신호를 소멸시킬 수 있다. 제1 클럭이 다시 제1 클럭 상태에서 제2 클럭 상태로 바뀌지 않는 한, 에러 감지부(130)는 플래그 신호를 생성하지 않는다.

도면 부호 19를 참조하면, 에러 감지부(130)는 플래그 신호를 소멸시킬 때 인에이블 신호를 생성한다. 생성된 인에이블 신호는 출력되어 클럭 변환부(110)에 제공되고, 클럭 변환부(110)는 제1 클럭을 제2 클럭으로 변환하는 동작을 수행한다. 그리고, 데이터 변환부(120)는 클럭 변환부(110)로부터 제2 클럭을 제공받기 때문에 제1 데이터를 제2 데이터로 변환할 수 있다. 결국, ESD 현상 등이 발생하더라도, 즉, 제1 클럭이 제2 클럭 상태가 되는 경우에도 데이터 처리 장치(110)는 에러 감지부(130)에 의하여 다시 정상적으로 동작할 수 있다.

도 1 및 도 4를 참조하여, 본 발명의 다른 실시예에 따른 데이터 처리 장치(100)에 대하여 설명한다. 본 발명의 일 실시예에 따른 데이터 처리 장치(100)와 중복되는 내용은 설명을 생략하고 차이점을 위주로 설명하기로 한다.

도 4는 본 발명의 다른 실시예에 따른 데이터 처리 장치(100)의 동작을 설명하기 위한 타이밍도이다.

본 발명의 다른 실시예에 따른 데이터 처리 장치(100)를 본 발명의 일 실시예에 따른 데이터 처리 장치(100)와 비교하면, 플래그 신호의 생성 및 소멸 방법에서 차이점이 존재한다.

도 1 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 데이터 처리 장치(100)에서는 에러 감지부(130)가 제1 클럭이 제2 클럭 상태에 있는지 한 번만 체크하고 플래그 신호를 생성한다. 또한, 에러 감지부(130)가 플래그 신호를 소멸시킬 때에도 본 발명의 일 실시예에 따른 데이터 처리 장치(100)에서는 에러 감지부(130)가 제1 클럭이 제1 클럭 상태에 있는지 한 번만 체크하고 플래그 신호를 소멸시킨다. 그러나 본 발명의 다른 실시예에 따른 데이터 처리 장치(100)에서는 에러 감지부(130)가 제1 클럭이 제2 클럭 상태에 있는지 복수번 체크하여 플래그 신호를 생성한다. 플래그 신호를 소멸시킬 때도 마찬가지로 제1 클럭이 제1 클럭 상태에 있는지 복수번 체크한다.

구체적으로, 도면 부호 21을 참조하면, 에러 감지부(130)는 n(여기서, n은 자연수)번 제1 클럭이 제2 클럭 상태에 있는지 체크하여 연속으로 n번 제1 클럭이 제2 클럭 상태에 있으면 플래그 신호를 생성한다. 또한 에러 감지부(130)는 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 복귀하였는지 체크하여, m(여기서, m은 자연수)번 연속으로 제1 클럭이 제1 클럭 상태에 있으면 플래그 신호를 소멸시킨다.

제1 클럭이 제1 클럭 상태와 제2 클럭 상태 사이를 짧은 주기로 계속해서 상태가 변화되는 경우에, 에러 감지부(130)가 제1 클럭이 제2 클럭 상태인지 제1 클럭 상태인지 한 번만 판단하여 플래그 신호를 생성하고 소멸시키면, 인에이블 신호는 복수번 생성되어 출력된다. 이 경우, 클럭 변환부(110)는 과도하게 인에이블 신호를 제공받게 되어 과부하가 걸릴 수 있다. 따라서, 에러 감지부(130)가 제1 클럭의 상태를 복수번 체크하여 플래그 신호를 생성하고 소멸시키면 인에이블 신호의 출력 횟수를 줄일 수 있다.

도 1, 도 5 및 도 6을 참조하여, 본 발명의 일 실시예에 따른 데이터 처리 방법을 설명하기로 한다. 상술한 바와 중복되는 내용은 설명을 생략하기로 한다.

도 5 및 도 6은 본 발명의 일 실시예에 따른 데이터 처리 방법의 순서도이다.

먼저, 제1 클럭과 제1 데이터를 제공받는다(S100). 제1 클럭은 클럭 변환부(110)에 제공되어 제2 클럭으로 변환되고, 에러 감지부(130)에 제공되어 제1 클럭의 클럭 상태는 체크된다. 제1 데이터는 데이터 변환부(120)와 에러 감지부(130)에 제공된다.

이어서, 제1 데이터가 제1 데이터 상태일 때(S200)마다 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크한다(S300). 에러 감지부(130)는 제1 데이터가 제1 데이터 상태인지 우선적으로 판단한다. 제1 데이터가 제1 데이터 상태가 아니면 에러 감지부(130)는 제1 클럭의 클럭 상태를 체크하지 않으나, 제1 데이터가 제1 데이터 상태이면 제1 클럭의 클럭 상태를 체크한다. 제1 데이터가 제1 데이터 상태일때마다 제1 클럭의 클럭 상태를 체크한다.

제1 클럭을 체크(S300)하는 구체적인 방법은 다음과 같다.

에러 감지부(130)는 제1 클럭을 제공받는다(S310).

다음으로, 에러 감지부(130)는 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크한다(S320).

제1 클럭이 제2 클럭 상태이면, 에러 감지부(130)는 플래그 신호를 생성하여 유지한다(S330). 에러 감지부(130)는 제1 데이터가 k번째 제1 데이터 상태인 경우 제1 클럭이 제2 클럭 상태이면, 제1 데이터가 k+1번째 제1 데이터 상태일 때 상기 플래그 신호를 생성할 수 있다. 플래그 신호가 생성된 뒤에도 에러 감지부(130)는 제1 데이터가 제1 데이터 상태일때마다 제1 클럭을 체크한다.

에러 감지부(130)는 제1 클럭을 체크하여, 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 복귀했는지 체크한다(S340).

제1 클럭이 계속해서 제2 클럭 상태이면 플래그 신호를 유지하나, 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 복귀한 경우, 에러 감지부(130)는 플래그 신호를 소멸시킨다(S350). 에러 감지부(130)는 플래그 신호를 생성한 후에, 제1 데이터가 q번째 제1 데이터 상태일 때 제1 클럭이 제1 클럭 상태이면, 제1 데이터가 q+1번째 제1 데이터 상태일 때 상기 플래그 신호를 소멸시킬 수 있다.

이어서, 플래그 신호가 소멸된 경우, 즉 제1 클럭이 제2 클럭 상태에서 제1 클럭 상태로 복귀한 경우, 에러 감지부(130)는 인에이블 신호를 출력하여 클럭 변환부(110)에 제공한다(S400). 클럭 변환부(110)는 인에이블 신호를 제공받으면 제1 클럭을 제2 클럭으로 변환하는 동작을 수행하여 제2 클럭을 출력하고, 데이터 변환부(120)는 제2 클럭을 제공받고 이를 이용하여 제1 데이터를 제2 데이터로 변환한다.

도 7을 참조하여, 본 발명의 몇몇 실시예에 따른 데이터 처리 장치를 포함하는 장치들에 대하여 설명하기로 한다.

도 7은 본 발명의 몇몇 실시예에 따른 데이터 처리 장치를 포함하는 영상 처리 장치의 블록도이다.

도 7을 참조하면, 본 발명의 데이터 처리 장치(100)는 디스플레이 장치(200)에 포함될 수 있다. 데이터 처리 장치(100)는 디스플레이 장치(200)의 출력부(150)와 연결되어 제2 데이터를 출력부(150)에 제공할 수 있다.

제1 데이터와 제2 데이터는 영상 데이터일 수 있다. 출력부(150)에 영상이 출력되기 위해서는 데이터 처리 장치(100)와 출력부(150)는 영상 데이터를 제공 받아야 한다. 출력부(150)에 출력되는 영상은 프레임 단위로 제공된다. 영상 데이터는 프레임 단위로 제공되어야 하기 때문에, 영상 데이터는 불연속적으로 디스플레이 장치(200)에 제공된다. 따라서, 제1 데이터가 영상 데이터이면 제1 데이터는 제2 데이터 상태뿐만 아니라 제1 데이터 상태도 가질 수 있다. 제2 데이터 역시 불연속적인 데이터 스트림일 수 있다.

한편, 디스플레이 장치(200)는 영상 처리 장치(300)에 포함될 수 있다. 영상 처리 장치(300)는 비디오 프로세서(170)와 디스플레이 장치(200)를 포함한다. 비디오 프로세서(170)는 디스플레이 장치(200)에 출력될 영상 데이터를 처리하며, 디스플레이 장치(200)에 데이터를 제공하기 위하여 원 데이터를 제1 데이터로 변환할 수 있다. 비디오 프로세서(170)는 제1 데이터와 제1 데이터를 다시 변환하는데 필요한 제1 클럭을 디스플레이 장치(200)에 제공한다. 디스플레이 장치(200)는 데이터 처리 장치(100)를 통하여 제1 데이터를 제2 데이터로 변환한다.

디스플레이 장치(200)는 예를 들어, 터치스크린일 수 있으나 이에 제한되는 것은 아니며, 영상을 출력하는 장치이면 모두 해당될 수 있다. 영상 처리 장치(300)는 예를 들어, 스마트폰, 태블릿 PC, 노트북, TV 등일 수 있으나 이에 제한되는 것은 아니다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 데이터 처리 장치 110: 클럭 변환부
120: 데이터 변환부 130: 에러 감지부
150: 출력부 170: 비디오 프로세서
200: 디스플레이 장치

Claims

제1 클럭을 제공받고 상기 제1 클럭을 제2 클럭으로 생성하여 출력하는 클럭 변환부;
제1 데이터를 제공받고 상기 제1 데이터를 상기 제2 클럭을 이용하여 제2 데이터로 변환하고 상기 제2 데이터를 출력하는 데이터 변환부; 및
상기 제1 데이터가 제1 데이터 상태일 때마다 상기 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하는 에러 감지부를 포함하되,
상기 에러 감지부는,
상기 제1 클럭이 상기 제2 클럭 상태인 경우 플래그 신호를 생성하여 유지하고,
상기 체크 결과 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 상기 플래그 신호를 반전시킴으로써 상기 클럭 변환부에 인에이블 신호를 출력하는 데이터 처리 장치.
제 1항에 있어서,
상기 제2 클럭 상태는 ESD 상태를 포함하는 데이터 처리 장치.
제 2항에 있어서,
상기 에러 감지부는,
상기 체크 결과, 상기 제1 데이터가 k(여기서, k는 자연수)번째 제1 데이터 상태일 때 상기 제1 클럭이 상기 제2 클럭 상태이면, 상기 제1 데이터가 k+1번째 제1 데이터 상태일 때 상기 플래그 신호를 생성하는 것을 포함하는 데이터 처리 장치.
제 3항에 있어서,
상기 에러 감지부는,
상기 플래그 신호를 생성한 후에, 상기 제1 데이터가 q(여기서, q는 q>k인 자연수)번째 제1 데이터 상태일 때 상기 제1 클럭이 상기 제1 클럭 상태이면, 상기 제1 데이터가 q+1번째 제1 데이터 상태일 때 상기 플래그 신호를 소멸시키는 것을 포함하는 데이터 처리 장치.
제 4항에 있어서,
상기 에러 감지부는,
상기 플래그 신호를 소멸시킬 때 상기 에러 감지부가 상기 클럭 변환부에 상기 인에이블 신호를 보내는 것을 포함하는 데이터 처리 장치.
제1 클럭과 제1 데이터를 제공받고,
상기 제1 데이터가 제1 데이터 상태일 때마다 상기 제1 클럭이 제1 클럭 상태인지 제2 클럭 상태인지 체크하고,
상기 제1 클럭이 상기 제2 클럭 상태인 경우 플래그 신호를 생성하여 유지하고,
상기 체크 결과, 상기 제1 클럭이 상기 제2 클럭 상태에서 상기 제1 클럭 상태로 복귀한 경우, 상기 플래그 신호를 반전시키고,
상기 플래그 신호가 반전되는 경우, 인에이블 신호를 출력하는 것을 포함하는 데이터 처리 방법.
제 6항에 있어서,
상기 인에이블 신호는 상기 제1 클럭을 상기 제2 클럭으로 변환하는 동작을 시작하도록 하는 신호인 데이터 처리 방법.
제 6항에 있어서,
상기 플래그 신호를 생성하는 것은,
상기 제1 데이터가 k번째 제1 데이터 상태인 경우 상기 제1 클럭이 상기 제2 클럭 상태이면, 상기 제1 데이터가 k+1번째 제1 데이터 상태일 때 상기 플래그 신호를 생성하는 것을 포함하고,
상기 플래그 신호를 소멸시키는 것은,
상기 플래그 신호를 생성한 후에, 상기 제1 데이터가 q번째 제1 데이터 상태일 때 상기 제1 클럭이 상기 제1 클럭 상태이면, 상기 제1 데이터가 q+1번째 제1 데이터 상태일 때 상기 플래그 신호를 소멸시키는 것을 포함하는 데이터 처리 방법.
삭제
삭제