KR102009891B1

KR102009891B1 - 액정표시 장치

Info

Publication number: KR102009891B1
Application number: KR1020120142347A
Authority: KR
Inventors: 신동수; 이민직
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-07
Filing date: 2012-12-07
Publication date: 2019-08-12
Also published as: KR20140074121A

Abstract

본 발명의 일 실시예에서는 상부 기판과 하부 기판 사이에 액정층이 형성되고, 가로 방향의 m개 데이터라인들과 세로 방향의 n 개 게이트라인들의 교차 구조에 의해 매트릭스 형태로 배치되는 m×n 개의 액정셀들과, 그 액정셀들에 접속된 TFT들을 포함하는 액정표시패널, 극성제어신호에 응답하여 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로, 상기 게이트라인들에 공급하는 게이트 구동회로를 포함하고, 상기 액정셀들은, 1번째 게이트라인의 좌측에 배치된 제1 액정셀, 상기 1번째 게이트라인의 우측에 배치된 제2 액정셀, 2번째 게이트라인의 좌측에 배치된 제3 액정셀, 및 상기 2번째 게이트라인의 우측에 배치된 제4 액정셀을 구비하고, 상기 TFT들은, 상기 1번째 게이트라인에 공급되는 제1 게이트펄스에 응답하여 1번째 데이터라인으로부터 데이터 전압을 상기 제1 액정셀에 충전하는 제1 TFT와, 상기 1번째 게이트라인에 공급되는 제1 게이트펄스에 응답하여 2번째 데이터라인으로부터 데이터 전압을 상기 제2 액정셀에 충전하는 제2 TFT와, 상기 2번째 게이트라인에 공급되는 제2 게이트펄스에 응답하여 상기 2번째 데이터라인으로부터 데이터 전압을 상기 제3 액정셀에 충전하는 제3 TFT와, 상기 2번째 게이트라인에 공급되는 제2 게이트펄스에 응답하여 상기 1번째 데이터라인으로부터 데이터 전압을 상기 제4 액정셀에 충전하는 제4 TFT를 포함하는 액정표시 장치를 개시한다.

Description

액정표시 장치{LIQUID CRYSTAL DISPLAY}

본 발명은 TFT의 기생 캐패시턴스(Cgs) 편차를 보상한 액정표시 장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 TFT를 이용하여 각 화소에 입력되는 신호를 턴온/턴오프해서 영상을 표시한다.

이 TFT는 금속으로 이뤄진 소스 전극, 드레인 전극, 게이트 전극을 포함해서 구성되며, 게이트 전극에 입력되는 신호에 온/오프해서, 소스 전극으로 입력되는 신호를 드레인 전극쪽으로 전달한다.

이처럼 구성되는 TFT는 게이트 전극 및 소스 전극 사이에 기생 캐패시턴스(Cgs)가 존재하는데, 각 화소에 배치되는 TFT의 기생 캐패시턴스에 편차가 발생하면, 각 화소에 입력되는 신호가 달라질 수 있다.

때문에, 액정표시 장치는 이 기생 캐패시턴스를 보정하는 보상회로를 별도로 구비하거나, 아니면 TFT의 방향이 한 방향을 하도록 해서 기생 캐패시턴스를 보상한다.

그런데, 보상 회로를 구비하는 경우나 TFT를 한 ?향으로 향하도록 배치하는 경우에 비표시 영역이 늘어남에 따라 픽셀의 개구율이 떨어지는 문제가 있다.

예를 들어서, DRD 패널과 같이 하나의 게이트 라인에 이웃한 픽셀이 동시에 연결된 패널 구조에서, 게이트 라인을 중심으로 좌측에 배치된 픽셀의 TFT와 우측에 배치된 픽셀의 TFT는 향하는 방향이 게이트 라인을 중심으로 대칭한다. 그런데, 상술한 TFT의 기생 캐패시턴스 문제를 해결하고자 TFT를 동일한 방향으로 배치하게 되면, 게이트 라인에서 게이트 전극을 연결하는 배선이 우회할 수 밖에 없어 우회된 배선만큼의 영역이 개구율 감소를 초래한다.

본 발명은 이 같은 배경에서 창안된 것으로, TFT 사이의 기생 캐패시턴스 차이를 줄이는데 있다.

상기 1번째 데이터라인으로는 1프레임동안 제1 극성의 데이터 전압이 인가되고, 상기 2번째 데이터라인으로는 1프레임동안 상기 제1 극성과 역 위상인 데이터 전압이 인가된다.

상기 제1 게이트 펄스는 1수평기간(1H) 동안 발생하고, 상기 제1 액정셀과 상기 제2 액정셀은 상기 1수평기간동안 충전되고, 상기 제2 게이트 펄스는 1수평기간(1H) 동안 발생하고, 상기 제3 액정셀과 상기 제4 액정셀은 상기 1수평기간(1H) 동안 충전된다.

본 발명의 일 실시예에 따르면, 세로방향으로 배열된 하나의 게이트 라인에 2칼럼의 액정셀이 접속되는 액정표시 패널을 칼럼방향(또는, 게이트 라인 방향)으로는 1-도트(dot) 인버젼(inversion)하고, 라인방향(또는 데이터 라인 방향)으로는 2-도트(dot) 인버젼 구동시킴으로써, TFT의 기생 캐패시턴스 때문에 발생하는 얼룩이 2-도트 형태로 보여 얼룩 수준이 종전보다 현저히 감소하는 효과를 얻을 수 있다.

도 1은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 액정표시 장치의 화소 어레이를 상세히 보여주는 등가 회로도이다.
도 3 및 도 4는 도 1에 도시한 데이터 구동회로를 상세히 보여주는 회로도이다.
도 5는 극성제어신호에 따라 극성이 제어되는 데이터전압들과, 그 데이터전압들에 동기되는 게이트펄스를 보여 주는 파형도이다.
도 6은 각 액정셀에 충전된 데이터 극성을 보여주는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하, 도 1 및 2를 참조로 본 발명의 일 실시예에 따른 액정표시 장치를 설명한다.

도 1 및 도 2에서, 이 실시예의 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), POL 로직회로(102), 데이터 구동회로(103), 및 게이트 구동회로(104)를 구비한다.

액정표시패널(100)은 액정층을 사이에 두고 대향하는 상부 유리기판과 하부 유리기판을 포함한다. 액정표시패널(100)은 비디오 데이터를 표시하는 화소 어레이(10)를 포함한다.

화소 어레이(10)는 수평 방향으로 배열되는 n(n은 양의 정수) 개의 데이터라인들(D1~Dn)과 수직 방향으로 배열되는 m(m은 양의 정수) 개의 게이트라인들(G1~Gm)의 교차 구조에 의해 매트릭스 형태로 배치되는 m×n 개의 액정셀들(Clc)을 포함한다.

화소 어레이(10)의 액정셀들(Clc)은 TFT를 통해 화소전극(1)에 공급되는 데이터전압과, 공통전극(2)에 공급되는 공통전압(Vcom)의 전압차에 의해 발생되는 전계에 따라 데이터 전압을 충전하고 스토리지 커패시터(Cst)에 의해 데이터전압을 일정기간 동안 유지하여 화상을 표시한다.

화소 어레이(10)는 m개의 데이터라인들(D1~Dm), n개의 게이트라인들(G1~Gn), m×n 개의 화소전극들(1), 화소전극들(1)에 접속된 m×n 개의 TFT들, 및 화소전극들(1)에 접속된 m×n 개의 스토리지 커패시터들을 포함한다.

세로 방향의 동일한 라인에서 좌우에 이웃하는 TFT들은 동일한 게이트라인에 접속된다. 이러한 TFT와 게이트라인의 접속 구조는 도 2와 같다. 액정표시패널의 하부 유리기판에서 화소 어레이(10) 밖의 상/하 비표시면 상에는 게이트라인들(G1~Gn)에 연결되는 게이트 구동회로(104)가 직접 형성될 수 있다. 이 경우, 화소 어레이(10)와 게이트 구동회로(104)는 동일한 박막 공정으로 액정표시패널(100)의 하부 유리기판 상에 동시에 형성된다.

액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 발명에서 적용 가능한 액정표시패널(100)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 에지형(edge type) 백라이트 유닛이나 직하형(direct type) 백라이트 유닛으로 구현될 수 있다. 에지형 백라이트 유닛은 도광판의 측면에 대향되도록 광원이 배치되고 액정표시패널과 도광판 사이에 다수의 광학시트들이 배치되는 구조를 갖는다. 직하형 백라이트 유닛은 액정표시패널(100)의 아래에 광학시트들과 확산판이 적층되고 확산판 아래에 다수의 광원들이 배치되는 구조를 갖는다. 백라이트 유닛의 광원은 HCFL(Hot Cathode Fluorescent Lamp), CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluorescent Lamp), LED(Light Emitting Diode) 중 어느 하나 또는 두 종류 이상의 광원을 포함할 수 있다.

이하, 기수 게이트라인(G1, G3,...)의 좌측에 배치된 액정셀(Clc)과 TFT를 각각 제1 액정셀과 제1 TFT(T1)로, 기수 게이트라인(G1, G3,...)의 우측에 배치된 액정셀(Clc)과 TFT를 각각 제2 액정셀과 제2 TFT(T2)로, 우수 게이트라인(G2, G4,...Gm-1)의 좌측에 배치된 액정셀(Clc)과 TFT를 각각 제3 액정셀과 제3 TF(T3)로, 우수 게이트라인(G2, G4,...)의 우측에 배치된 액정셀(Clc)과 TFT를 각각 제4 액정셀과 제4 TFT(T4)로 정의한다.

제1 TFT(T1)는 기수 게이트라인(G1, G3...)로부터의 게이트펄스(또는 스캔펄스)에 응답하여 기수 데이터라인(D1, D3... Dm/2-1)로부터의 데이터전압을 제1 액정셀(Clc)의 화소전극(1)에 공급한다. 이를 위하여, 제1 TFT(T1)의 게이트전극은 기수 게이트라인(G1, G3...)에 접속되고, 소스전극은 기수 데이터라인(D1, D3...)에 접속된다. 그리고 제1 TFT(T1)의 드레인전극은 제1 액정셀(Clc)의 화소전극(1)에 접속된다. 제2 TFT(T2)는 기수 게이트라인(G1, G3...)로부터의 게이트펄스에 응답하여 우수 데이터라인(D2, D4...)로부터의 데이터전압을 제2 액정셀(Clc)의 화소전극(1)에 공급한다. 이를 위하여, 제2 TFT(T2)의 게이트전극은 기수 게이트라인(G1, G3...)에 접속되고, 소스전극은 우수 데이터라인(D2, D4...)에 접속된다. 그리고 제2 TFT(T2)의 드레인전극은 제2 액정셀(Clc)의 화소전극(1)에 접속된다. 제3 TFT(T3)는 우수 게이트라인(G2, G4...)로부터의 게이트펄스에 응답하여 우수 데이터라인(D2, D4...)로부터의 데이터전압을 제3 액정셀(Clc)의 화소전극(1)에 공급한다. 이를 위하여, 제3 TFT(T3)의 게이트전극은 우수 게이트라인(G2, G4...)에 접속되고, 소스전극은 우수 데이터라인(D2, D4...)에 접속된다. 그리고 제3 TFT(T3)의 드레인전극은 제3 액정셀(Clc)의 화소전극(1)에 접속된다. 제4 TFT(T4)는 우수 게이트라인(G2, G4...)로부터의 게이트펄스에 응답하여 기수 데이터라인(D1, D3...)로부터의 데이터전압을 제4 액정셀(Clc)의 화소전극(1)에 공급한다. 이를 위하여, 제4 TFT(T4)의 게이트전극은 우수 게이트라인(G2, G4...)에 접속되고, 소스전극은 기수 데이터라인(D1, D3...)에 접속된다. 그리고 제4 TFT(T4)의 드레인전극은 제4 액정셀(Clc)의 화소전극(1)에 접속된다.

그리고, 이 실시예에서, 액정셀은 세로방향(또는 게이트 라인 방향)을 따라 동일한 색상의 액정셀이 배열되고, 가로 방향(또는 데이터 라인 방향)을 따라서는 적색의 액정셀(R), 녹색의 액정셀(G), 청색의 액정셀(B)이 순서대로 배열된다. 이에 따라, 데이터 라인 방향에서 제1 TFT(T1)는 적색의 액정셀(R)에 접속되고, 제2 TFT(T2)는 녹색의 액정셀(G)에 접속되고, 제3 TFT(T3)는 청색의 액정셀(B)에 접속되고, 제4 TFT(T4)는 다시 적색의 액정셀(R)에 접속된다.

본 실시예에서는 이처럼 화소 어레이가 형성됨에 따라, 하나의 데이터 라인에 적색의 액정셀(R), 녹색의 액정셀(G), 청색의 액정셀(B)이 연결됨으로써, 3배속 구동을 할 수 있다. 또한, 게이트 펄스가 인가되는 1 수평기간(1H)동안 한 게이트 라인을 두고 좌측에 배치되는 제1 칼럼 액정셀들과, 우측에 배치되는 제2 칼럼 액정셀들이 동시에 충전될 수 있다.

타이밍 콘트롤러(101)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 시스템 보드(105)로부터 수직/수평 동기신호(Vsync, Hsync), 데이터인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(103)와 게이트 구동회로(104) 및 POL 로직회로(102)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 그리고 타이밍 콘트롤러(101)는 RGB 디지털 비디오 데이터를 mini LVDS 인터페이스 방식으로 데이터 구동회로(103)의 소스 드라이브 IC들에 직렬 전송한다. 타이밍 콘트롤러는 타이밍 신호를 이용하여 데이터 구동회로(103)를 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동회로들(13)을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 2 이상의 양의 정수) Hz의 프레임 주파수로 액정표시패널의 화소 어레이(10)에서 재생될 수 있도록 게이트 타이밍 제어신호와 데이터 타이밍 제어신호의 주파수를 60×i Hz의 프레임 주파수 기준으로 체배할 수 있다. 타이밍 콘트롤러(101)로부터 출력되는 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE), 소스 스타트 펄스(Source Start Pulse : SSP), 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이블신호(Source Output Enable : SOE), 기준 극성제어신호(Polarity : POL)를 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(104)의 출력을 지시한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable: SOE)는 데이터 구동회로(103)의 출력을 지시한다. 기준 극성제어신호(Polarity: POL)는 액정표시패널(100)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 기준 극성제어신호(POL)는 1프레임 주기로 논리가 반전된다. 타이밍 콘트롤러(101)로부터 데이터 구동회로(103)에 mini LVDS 인터페이스를 통해 데이터가 전송된다면 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 데이터 구동회로(103)는 래치한 디지털 비디오 데이터를 타이밍 콘트롤러(101)로부터의 극성제어신호(POL)에 응답하여 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 발생한다. 데이터 구동회로(103)는 정극성/부극성 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1~G2n) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 구동회로(104)는 정극성/부극성 데이터전압에 동기되는 1 수평기간의 펄스폭을 가지는 게이트펄스를 순차적으로 출력한다.

시스템 보드(105)는 방송신호 수신회로, 외부기기 인터페이스회로, 그래픽처리회로, 메모리 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템 보드(105)에 수신되는 인터레이스 방송신호는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 시스템 보드(105)는 인터레이스 방송신호를 수신하면 메모리에 저장된 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 시스템 보드(105)는 디지털 비디오 데이터와 함께 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급하고, 전원을 도시하지 않은 모듈 전원회로에 공급한다. 모듈 전원회로는 시스템 보드(105)로부터 공급되는 전압을 조정하여 모듈의 디지털 회로들의 구동에 필요한 전압과, 액정표시패널의 구동전압을 발생한다.

도 3 및 도 4는 데이터 구동회로(103)의 소스 드라이브 IC를 상세히 나타내는 회로도들이다.

도 3 및 도 4를 참조하면, 소스 드라이브 IC들 각각은 k(k는 m 보다 작은 정수) 개의 데이터라인들(D1~Dk)에 데이터전압을 공급한다. 소스 드라이브 IC들 각각은 쉬프트 레지스터(31), 데이터 레지스터(32), 제1 래치(33), 제2 래치(34), 디지털/아날로그 변환기(이하, "DAC"라 한다)(35), 차지쉐어회로(Charge Share Circuit)(36) 및 출력회로(37)를 포함한다. 쉬프트레지스터(31)는 타이밍 콘트롤러(101)로부터의 샘플링 클럭을 발생하고, 다음 소스 드라이브 IC의 쉬프트 레지스터(31)에 캐리신호(CAR)를 전달한다. 데이터 레지스터(32)는 타이밍 콘트롤러(101)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd)와 우수 디지털 비디오 데이터(RGBeven)를 일시 저장하고 저장된 데이터들(RGBodd,RGBeven)을 제1 래치(33)에 공급한다. 제1 래치(33)는 쉬프트 레지스터(31)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(32)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘프링하고, 그 데이터들(RGBeven, RGBodd)을 래치한 다음, 래치된 데이터를 동시에 출력한다. 제2 래치(34)는 제1 래치(33)로부터 입력되는 데이터들을 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 집적회로들의 제2 래치(34)와 동시에 래치된 디지털 비디오 데이터들을 동시에 출력한다. DAC(35)는 도 4와 같이 정극성 감마기준전압(GH)이 공급되는 P-디코더(PDEC)(41), 부극성 감마기준전압(GL)이 공급되는 N-디코더(NDEC)(42), 극성제어신호(POL)에 응답하여 P-디코더(41)의 출력과 N-디코더(42)의 출력을 선택하는 멀티플렉서(43)를 포함한다. P-디코더(41)는 제2 래치(34)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(42)는 제2 래치(34)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다. 멀티플렉서(43)는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 차지쉐어회로(36)는 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 이웃한 데이터 출력채널들을 단락(short)시켜 이웃한 데이터전압들의 평균값을 출력하거나, 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 데이터 출력채널들에 공통전압(Vcom)을 공급하여 정극성 데이터전압과 부극성 데이터전압의 급격한 변화를 줄인다. 출력회로(37)는 버퍼를 포함하여 데이터라인(D1~Dk)로 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

도 5 는 제1 프레임 기간동안 극성제어신호(POL)에 따라 발생되는 데이터 전압의 일예를 보여 주는 파형도이고, 도 6은 액정셀에 충전된 데이터 극성을 보여주는 도면이다. 이 실시예에서, 액정셀에 각각 충전되는 데이터 전압의 극성은 2 라인(k+1, k+2번째 라인들)을 세트로 반복되므로, 이하의 설명은 이 2라인에 한정해 설명한다.

데이터 구동회로(103)는 극성제어신호(POL)에 응답하여 1프레임 동안 정극성 데이터전압(+)을 1번째 데이터 라인(Di)과 4번째 데이터 라인(Di+3)에 순차적으로 공급한다. 그리고 데이터 구동회로(103)는 극성제어신호(POL)에 응답하여 2번째 데이터 라인(Di+1)과 3번째 데이터 라인(Di+2)에 순차적으로 공급한다. 게이트 구동회로(104)는 정극성/부극성 데이터전압에 동기되는 1 수평기간의 게이트펄스를 순차적으로 발생한다.

제1 TFT(T1)는 기수 게이트라인(Gn, Gn+2...)에 공급되는 제1 게이트펄스에 응답하여 1번째 데이터 라인(Di)으로부터의 데이터전압을 제1 액정셀의 화소전극에 공급한다. 이에 따라 제1 액정셀은 정극성 데이터전압으로 충전된다.

제2 TFT(T2)는 기수 게이트라인(Gn, Gn+2...)에 공급되는 제1 게이트펄스에 응답하여 2번째 데이터라인(Di+1)으로부터의 데이터전압을 제2 액정셀의 화소전극에 공급한다. 이에 따라 제2 액정셀은 부극성 데이터전압으로 충전된다.

제3 TFT(T3)는 우수 게이트라인(Gn+1, Gn+3...)에 공급되는 제2 게이트펄스에 응답하여 2번째 데이터라인(Di)으로부터의 데이터전압을 제3 액정셀의 화소전극에 공급한다. 이에 따라 제3 액정셀은 부극성 데이터전압으로 충전된다.

제4 TFT(T4)는 우수 게이트라인(Gn+1, Gn+3...)에 공급되는 제2 게이트펄스에 응답하여 1번째 데이터라인(Di)으로부터의 데이터전압을 제4 액정셀의 화소전극에 공급한다. 이에 따라 제4 액정셀은 정극성 데이터전압으로 충전된다.

그리고, 3번째 데이터 라인(Di+2)에 공급되는 데이터 전압은 1번째 데이터 라인(Di)에 공급되는 데이터 전압과 역위상이고, 4번째 데이터 라인(Di+3)에 공급되는 데이터 전압은 2번째 데이터 라인(Di+1)에 공급되는 데이터 전압과 역위상이다. 따라서, k+2번째 라인에 배치된 액정셀들은 k+1번째 라인에 배치된 액정셀들의 데이터 전압과 역위상인 데이터 전압으로 충전된다.

이처럼, 이 실시예에서, 액정셀들은 칼럼방향(또는, 게이트 라인 방향)으로는 1-도트(dot) 인버젼(inversion)하고, 라인방향(또는 데이터 라인 방향)으로는 2-도트(dot) 인버젼한다.

한편, 도 2와 같은 화소 어레이를 갖는 액정표시 패널에서 종전 TFT의 기생 캐패시턴스에 의한 얼룩은 라인 형태로 발생하기 때문에 시청자의 눈에 잘 띄는 문제가 있었지만, 이 실시예처럼 액정셀들을 인버젼해서 구동하면 얼룩이 2-도트 형태로 보여 얼룩 수준이 종전보다 현저히 감소하는 효과를 얻을 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

상부 기판과 하부 기판 사이에 액정층이 형성되고, 가로 방향의 m개 데이터라인들과 세로 방향의 n 개 게이트라인들의 교차 구조에 의해 매트릭스 형태로 배치되는 m×n 개의 액정셀들과, 그 액정셀들에 접속된 TFT들을 포함하는 액정표시패널;
극성제어신호에 응답하여 상기 데이터라인들에 데이터전압을 공급하는 데이터 구동회로;
상기 게이트라인들에 공급하는 게이트 구동회로를 포함하고,
상기 액정셀들은,
상기 세로 방향의 게이트 라인들을 따라 각기 동일한 색상의 액정셀들이 배열되고, 각각의 게이트라인에서 좌우로 이웃하는 TFT들은 동일한 게이트라인에 접속되며, 상기 가로 방향의 데이터라인들을 따라서는 적색의 액정셀, 녹색의 액정셀, 청색의 액정셀이 순서대로 배열되고,
1번째 게이트라인의 좌측에 배치된 제1 액정셀, 상기 1번째 게이트라인의 우측에 배치된 제2 액정셀, 2번째 게이트라인의 좌측에 배치된 제3 액정셀, 및 상기 2번째 게이트라인의 우측에 배치된 제4 액정셀을 구비하고,
상기 TFT들은,
상기 1번째 게이트라인에 공급되는 제1 게이트펄스에 응답하여 1번째 데이터라인으로부터 데이터 전압을 상기 제1 액정셀에 충전하는 제1 TFT와,
상기 1번째 게이트라인에 공급되는 제1 게이트펄스에 응답하여 2번째 데이터라인으로부터 데이터 전압을 상기 제2 액정셀에 충전하는 제2 TFT와,
상기 2번째 게이트라인에 공급되는 제2 게이트펄스에 응답하여 상기 2번째 데이터라인으로부터 데이터 전압을 상기 제3 액정셀에 충전하는 제3 TFT와,
상기 2번째 게이트라인에 공급되는 제2 게이트펄스에 응답하여 상기 1번째 데이터라인으로부터 데이터 전압을 상기 제4 액정셀에 충전하는 제4 TFT,
를 포함하는 액정표시 장치.
제1항에 있어서,
상기 1번째 데이터라인으로는 1프레임동안 제1 극성의 데이터 전압이 인가되는 액정표시 장치.
제2항에 있어서,
상기 2번째 데이터라인으로는 1프레임동안 상기 제1 극성과 역 위상인 데이터 전압이 인가되는 액정표시 장치.
제1항에 있어서,
상기 제1 게이트 펄스는 1수평기간(1H) 동안 발생하고,
상기 제1 액정셀과 상기 제2 액정셀은 상기 1수평기간동안 충전되는 액정표시 장치.
제4항에 있어서,
상기 제2 게이트 펄스는 1수평기간(1H) 동안 발생하고,
상기 제3 액정셀과 상기 제4 액정셀은 상기 1수평기간(1H) 동안 충전되는 액정표시 장치.