KR101939231B1 - Organic light emitting diode display device and method of measuring pixel current of the same - Google Patents

Organic light emitting diode display device and method of measuring pixel current of the same Download PDF

Info

Publication number
KR101939231B1
KR101939231B1 KR1020120030086A KR20120030086A KR101939231B1 KR 101939231 B1 KR101939231 B1 KR 101939231B1 KR 1020120030086 A KR1020120030086 A KR 1020120030086A KR 20120030086 A KR20120030086 A KR 20120030086A KR 101939231 B1 KR101939231 B1 KR 101939231B1
Authority
KR
South Korea
Prior art keywords
pixel
current
line
pixel current
voltage
Prior art date
Application number
KR1020120030086A
Other languages
Korean (ko)
Other versions
KR20130107909A (en
Inventor
세이치 미즈코시
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120030086A priority Critical patent/KR101939231B1/en
Publication of KR20130107909A publication Critical patent/KR20130107909A/en
Application granted granted Critical
Publication of KR101939231B1 publication Critical patent/KR101939231B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법에 관한 것으로, 영상신호 및 다수의 제어신호를 이용하여 영상을 표시하며, 다수의 화소 전류 측정라인을 구비하는 표시패널을 포함하며, 화소 전류 측정 시 제 1 화소 전류 측정라인에 연결되는 피측정 화소에는 측정용 데이터 전압을 인가하고, 상기 제 1 화소 전류 측정라인에 연결되는 나머지 화소에는 블랙 데이터 전압을 인가하며, 제 2 화소 전류 측정라인에 연결되는 모든 화소에 블랙 데이터 전압이 인가하고, 상기 제 1 화소 전류 측정라인을 흐르는 제 1 전류 및 상기 제 2 화소 전류 측정라인을 흐르는 제 2 전류를 측정하고, 상기 제 1 전류 및 제 2 전류를 연산함에 따라 노이즈가 제거된 피측정 화소에서의 화소 전류를 측정하는 것을 특징으로 한다.The present invention relates to an organic light emitting diode (OLED) display device and a method for measuring the pixel current thereof, and a display panel including a plurality of pixel current measurement lines, A data voltage for measurement is applied to a pixel to be measured connected to a first pixel current measurement line in measurement, a black data voltage is applied to a remaining pixel connected to the first pixel current measurement line, The first current flowing through the first pixel current measuring line and the second current flowing through the second pixel current measuring line are measured, and the first current and the second current are measured by applying a black data voltage to all connected pixels, And the pixel current in the pixel to be measured in which the noise is removed is measured.

Description

유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD OF MEASURING PIXEL CURRENT OF THE SAME}TECHNICAL FIELD [0001] The present invention relates to an organic light emitting diode (OLED) display, and a method of measuring the pixel current.

본 발명은 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법에 관한 것으로, 보다 상세하게는 화소 전류 측정 시 표시패널의 외부 및 내부에서 발생하는 노이즈 및 누설 전류에 의한 영향을 저감할 수 있는 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting diode (OLED) display device and a method of measuring a pixel current thereof, and more particularly to an OLED display device capable of reducing the influence of noise and leakage current A display device, and a method of measuring the pixel current.

최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 유기발광 다이오드 표시장치(Organic Light Emitting Diode Display device) 등이 연구되고 있다.2. Description of the Related Art [0002] With the development of information society in recent years, demands for the display field have been increasing in various forms. In response to this demand, various flat panel display devices having characteristics such as thinning, light weight and low power consumption have been developed, A liquid crystal display device, a plasma display panel device, and an organic light emitting diode display device have been studied.

유기발광 다이오드 표시장치(Organic Light Emitting Diode Display device)는 투명 기판에 적(R), 녹(G), 청(B) 등의 빛을 내는 유기 화합물을 사용하여 자체 발광되는 표시장치로서, 일반적으로 표시패널과 구동회로 등을 포함한다.An organic light emitting diode display device is a display device that emits light by using an organic compound that emits light such as red (R), green (G), and blue (B) light on a transparent substrate. A display panel, a drive circuit, and the like.

이러한 유기발광 다이오드 표시장치는 액정표시장치(Liquid Crystal Display device)와 달리 별도의 광원을 필요로 하지 않아 액정표시장치 대비 제조 공정이 단순하고, 제조비용을 줄일 수 있는 장점이 있어 차세대 평판 표시 장치로 각광을 받고 있다.Unlike a liquid crystal display device, such an organic light emitting diode display device does not require a separate light source, which is advantageous in that the manufacturing process is simple and the manufacturing cost is reduced compared to a liquid crystal display device. It is in the limelight.

특히, 액티브 매트릭스 방식(active matrix type)에서는 화소에 인가되는 전류를 제어하는 데이터 전압이 스토리지 커패시터(storage capacitor)에 충전되어 그 다음 프레임(frame) 신호가 인가될 때까지 유지시켜 줌으로써, 게이트 배선 수에 관계없이 한 화면이 표시되는 동안 발광상태를 유지하도록 구동할 수 있다.Particularly, in the active matrix type, the data voltage for controlling the current applied to the pixel is stored in the storage capacitor until the next frame signal is applied, It is possible to drive to maintain the light emitting state while a single screen is displayed.

이와 같은 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 대형화가 가능한 장점을 가진다.In such an active matrix system, even if a low current is applied, the same luminance is exhibited, which has advantages of low power consumption and large size.

그러나, 유기발광 다이오드 표시장치는 공정 편차 등의 이유로 구동 트랜지스터의 문턱 전압(Vth) 및 전압-전류(V-I) 특성과 같은 트랜지스터의 특성이 불균일해질 수 있어 동일 데이터 전압을 인가하더라도 발광다이오드의 발광량이 달라져 휘도 불균일이 발생하는 문제점이 있다.However, the organic light emitting diode display device may have uneven characteristics of transistors such as a threshold voltage (Vth) and a voltage-current (VI) characteristic of a driving transistor due to process variations and the like. Even if the same data voltage is applied, There is a problem that luminance unevenness occurs.

따라서, 구동 트랜지스터의 V-I 특성의 편차 등에 의한 휘도 불균일을 줄이기 위하여 보상된 데이터 전압을 표시패널로 제공하는 방안이 제안되고 있다.
Accordingly, it has been proposed to provide a compensated data voltage to the display panel in order to reduce luminance unevenness due to a variation in the VI characteristic of the driving transistor.

도1은 종래의 유기발광 다이오드 표시장치에서의 영상신호 보상 방법을 설명하기 위해 참조되는 도면이다.FIG. 1 is a diagram for explaining a method of compensating an image signal in a conventional organic light emitting diode display. Referring to FIG.

도1에서 A는 전체 화소의 평균 V-I 특성을 나타내는 곡선이고, B는 임의의 화소의 V-I 특성을 나타내는 곡선이다.In Fig. 1, A is a curve representing the average V-I characteristics of all the pixels, and B is a curve representing V-I characteristics of any pixels.

도시한 바와 같이, 동일한 표시패널에서도 구동 트랜지스터의 구동전압 대비 화소 전류의 값이 달라질 수 있다.As shown in the figure, the value of the pixel current may be different from the driving voltage of the driving transistor even in the same display panel.

그 결과 동일 데이터 전압을 인가하더라도 발광다이오드의 발광량이 달라져 휘도 불균일이 발생하게 된다.As a result, even if the same data voltage is applied, the amount of light emitted from the light emitting diodes varies, resulting in uneven brightness.

이하에서는 이와 같은 문제점을 해결하기 위한 종래의 영상신호 보상 방법을 순차적으로 설명하기로 한다.Hereinafter, a conventional video signal compensation method for solving such a problem will be described in order.

먼저 표시패널의 다수의 화소 중에서 일부의 화소를 선택하고, 선택된 화소에 복수 개의 구동전압을 인가하여 각각의 화소 전류를 측정한다.First, a part of pixels among a plurality of pixels of the display panel is selected, and a plurality of driving voltages are applied to the selected pixels to measure each pixel current.

그리고 나서 획득한 값들을 평균하여 수학식 1과 같이 정의되는 전체 화소의 평균 V-I 특성식을 얻을 수 있다.Then, the obtained values are averaged to obtain an average V-I characteristic equation of all the pixels defined by Equation (1).

[수학식1][Equation 1]

Figure 112012023667719-pat00001
Figure 112012023667719-pat00001

여기서, Ids는 화소 전류이고 Vgs는 구동 트랜지스터의 입력 전압이고, a 및 b는 전체 화소의 평균 V-I 특성식을 특징짓는 제 1 및 제 2 평균계수이다.Here, Ids is the pixel current, Vgs is the input voltage of the driving transistor, and a and b are the first and second average coefficients that characterize the average V-I characteristic equation of all the pixels.

이때, 임의의 화소의 V-I 특성식은 수학식 2와 같이 정의될 수 있다.At this time, the V-I characteristic equation of an arbitrary pixel can be defined as shown in Equation (2).

두 개 이상의 구동전압에 따른 각각의 화소 전류를 정하고 수학식 2에 대입하여 연산하면 a' 및 b'를 계산할 수 있다.A 'and b' can be calculated by defining each pixel current according to two or more driving voltages and substituting the calculated pixel current into Equation (2).

[수학식2]&Quot; (2) "

Figure 112012023667719-pat00002
Figure 112012023667719-pat00002

이때, a' 및 b'는 임의의 화소의 V-I 특성식을 특징짓는 제 1 및 제 2 화소계수이다.Where a 'and b' are the first and second pixel coefficients that characterize the V-I characteristic equation of any pixel.

이와 같은 제 1 및 제 2 전체계수와 제 1 및 제 2 화소계수는 이후 데이터 전압을 보상하기 위해 이용되는 제 1 내지 제 4 화소특성계수의 역할을 한다.The first and second total coefficients and the first and second pixel coefficients serve as first to fourth pixel characteristic coefficients used for compensating the data voltage.

이와 같이 제 1 내지 제 4 화소특성계수(a, b, a', b')를 이용하여 영상신호 보상에 필요한 오프셋(offset) 및 게인(gain)을 보정한다.As described above, the offset and gain necessary for the video signal compensation are corrected using the first through fourth pixel characteristic coefficients a, b, a 'and b'.

예를 들어, 오프셋/게인 메모리부에는 기준 오프셋 및 게인이 미리 저장되어 있을 수 있고, 제 1 내지 제 4 화소특성계수(a, b, a', b')을 이용하여 오프셋 및 게인이 보정되면, 다시 오프셋/게인 메모리부에서의 오프셋 및 게인을 보정된 값으로 갱신한다.For example, the reference offset and gain may be stored in advance in the offset / gain memory section, and if the offset and gain are corrected using the first through fourth pixel characteristic coefficients a, b, a ', b' , And then updates the offset and gain in the offset / gain memory unit to the corrected value.

그리고, 보정된 오프셋 및 게인을 오프셋/게인 저장부에 저장하고, 영상 신호를 오프셋 및 게인을 적용하여 보정하고 표시패널로 전달하여 휘도 불균일을 개선할 수 있다.Then, the corrected offset and gain are stored in the offset / gain storage section, and the image signal is corrected by applying offset and gain, and transmitted to the display panel, thereby improving the luminance unevenness.

하지만 종래의 영상신호 보상 방법에서는 영상신호를 보정하기 위해 화소 전류를 측정함에 있어서 하나의 화소마다 화소 전류를 측정하였기 때문에, 화소 전류를 측정하는데 많은 시간이 걸린다는 문제점이 존재한다.However, in the conventional image signal compensation method, since the pixel current is measured for each pixel in measuring the pixel current for correcting the image signal, there is a problem that it takes much time to measure the pixel current.

한편, 화소 전류는 크기가 작으며 측정 시에 노이즈가 삽입하기 쉽다.On the other hand, the pixel current is small and noise is easily inserted in the measurement.

예를 들어, 노이즈는 표시패널의 외부에서는 상용의 교류 전원에서 발생하거나, 표시패널 내부에서는 다수의 화소들의 여러 구동신호 등의 고주파 성분이 혼입되어 삽입되기도 한다.For example, the noise may be generated from a commercial AC power source outside the display panel, or may be mixed with high frequency components such as various driving signals of a plurality of pixels in the display panel.

따라서, 종래에는 이러한 노이즈에 의해 정확한 화소 전류 측정을 할 수 없다는 문제점이 존재한다.
Therefore, conventionally, there is a problem that accurate pixel current measurement can not be performed due to such noise.

본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 화소 전류 측정 시 표시패널의 외부 및 내부에서 발생하는 노이즈 및 누설 전류에 의한 영향을 저감할 수 있는 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법을 제공하는 것을 목적으로 한다.
An object of the present invention is to provide an organic light emitting diode display device capable of reducing the influence of noise and leakage current generated in the outside and inside of a display panel during pixel current measurement, And to provide the above objects.

상기한 바와 같은 목적을 달성하기 위한 유기발광 다이오드 표시장치는, 영상신호 및 다수의 제어신호를 이용하여 영상을 표시하며, 다수의 화소 전류 측정라인을 구비하는 표시패널을 포함하며, 화소 전류 측정 시 제 1 화소 전류 측정라인에 연결되는 피측정 화소에는 측정용 데이터 전압을 인가하고, 상기 제 1 화소 전류 측정라인에 연결되는 나머지 화소에는 블랙 데이터 전압을 인가하며, 제 2 화소 전류 측정라인에 연결되는 모든 화소에 블랙 데이터 전압을 인가하고, 상기 제 1 화소 전류 측정라인을 흐르는 제 1 전류 및 상기 제 2 화소 전류 측정라인을 흐르는 제 2 전류를 측정하고, 상기 제 1 전류 및 제 2 전류를 연산함에 따라 노이즈가 제거된 피측정 화소에서의 화소 전류를 측정하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting diode display device including a display panel displaying an image using a video signal and a plurality of control signals and including a plurality of pixel current measurement lines, A data voltage for measurement is applied to the pixel to be measured connected to the first pixel current measurement line, a black data voltage is applied to the remaining pixels connected to the first pixel current measurement line, A first current flowing through the first pixel current measurement line and a second current flowing through the second pixel current measurement line are measured, and the first current and the second current are calculated And the pixel current in the pixel to be measured in which the noise is removed is measured.

여기서, 상기 화소 전류 측정라인은 기준 전압 배선 또는 데이터 배선일 수 있다.Here, the pixel current measuring line may be a reference voltage line or a data line.

그리고, 상기 연산은 감산 처리인 것이 바람직하다.The calculation is preferably a subtraction process.

또한, 상기 연산에 앞서 제 1 전류 또는 제 2 전류에 계수를 곱할 수 있다.Further, the first current or the second current may be multiplied by a coefficient prior to the calculation.

그리고, 상기 화소 전류 측정은 상기 화소 전류 측정라인에 존재하는 라인 커패시터의 용량을 이용하여 전압으로 변환한 것에 의해 행하여지는 것이 바람직하다.
It is preferable that the pixel current measurement is performed by converting the voltage into a voltage using the capacitance of the line capacitor existing in the pixel current measurement line.

상기한 바와 같은 목적을 달성하기 위한 본 발명에 실시예에 따른 유기발광 다이오드 표시장치의 화소 전류 측정 방법은, 제 1 화소 전류 측정라인에 연결되는 피측정 화소에는 측정용 데이터 전압을 인가하고, 상기 제 1 화소 전류 측정라인에 연결되는 나머지 화소에는 블랙 데이터 전압을 인가하며, 제 2 화소 전류 측정라인에 연결되는 모든 화소에 블랙 데이터 전압을 인가하는 단계와; 상기 제 1 화소 전류 측정라인을 흐르는 제 1 전류 및 상기 제 2 화소 전류 측정라인을 흐르는 제 2 전류를 측정하는 단계와; 상기 제 1 전류 및 제 2 전류를 연산함에 따라 노이즈가 제거된 피측정 화소에서의 화소 전류를 측정하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of measuring a pixel current of an organic light emitting diode (OLED) display device including applying a data voltage for measurement to a pixel to be measured connected to a first pixel current measurement line, Applying a black data voltage to the remaining pixels connected to the first pixel current measurement line and applying a black data voltage to all pixels connected to the second pixel current measurement line; Measuring a first current flowing through the first pixel current measurement line and a second current flowing through the second pixel current measurement line; And measuring a pixel current in the pixel to be measured from which noise has been removed by calculating the first current and the second current.

여기서, 상기 화소 전류 측정라인은 기준 전압 배선 또는 데이터 배선일 수 있다.Here, the pixel current measuring line may be a reference voltage line or a data line.

그리고, 상기 연산은 감산 처리인 것이 바람직하다.The calculation is preferably a subtraction process.

또한, 상기 연산에 앞서 제 1 전류 또는 제 2 전류에 계수를 곱하는 단계를 더 포함할 수 있다.The method may further include multiplying the first current or the second current by a coefficient prior to the calculation.

그리고, 상기 화소 전류 측정은 상기 화소 전류 측정라인에 존재하는 라인 커패시터의 용량을 이용하여 전압으로 변환한 것에 의해 행하여지는 것이 바람직하다.
It is preferable that the pixel current measurement is performed by converting the voltage into a voltage using the capacitance of the line capacitor existing in the pixel current measurement line.

이상 설명한 바와 같이, 본 발명에 따른 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법에서는, 표시패널의 외부 및 내부에서 발생하는 노이즈 및 누설 전류에 의한 영향을 저감하여 보다 정확한 화소 전류를 측정할 수 있다.
As described above, the organic light emitting diode display device and the pixel current measuring method according to the present invention can more accurately measure the pixel current by reducing the influence of noise and leakage current generated from the outside and inside of the display panel .

도1은 종래의 유기발광 다이오드 표시장치에서의 영상신호 보상 방법을 설명하기 위해 참조되는 도면이다.
도2는 본 발명의 실시예에 따른 유기발광 다이오드 표시장치를 개략적으로 도시한 도면이다.
도3은 본 발명의 실시예에 따른 소스 드라이버를 개략적으로 도시한 도면이다.
도4는 본 발명의 실시예에 따른 보상 연산부를 개략적으로 도시한 도면이다.
도5는 본 발명의 실시예에 따른 유기발광 다이오드 표시장치가 표시 모드에서의 동작을 설명하기 위해 참조되는 도면이다.
도6a 내지 도6c는 본 발명의 실시예에 따른 유기발광 다이오드 표시장치가 측정 모드에서의 동작을 설명하기 위해 참조되는 도면이다.
도7a 내지 도7c는 본 발명의 또 다른 실시예에 따른 유기발광 다이오드 표시장치가 측정 모드에서의 동작을 설명하기 위해 참조되는 도면이다.
도8 및 도9는 화소 전류 측정시 유기발광 다이오드 표시장치의 외부에서 삽입되는 노이즈를 설명하기 위해 참조되는 도면이다.
도10a 및 도10b는 본 발명의 제 1 실시예에 따른 노이즈 제거 방법을 설명하기 위해 참조되는 도면이다.
도11a 및 도11b는 본 발명에 따른 홀수 번째 화소 전류 측정라인에서의 화소 전류를 측정하면서 노이즈 제거하는 과정으로 설명하기 위해 참조되는 도면이고, 도12a 및 도12b는 본 발명에 따른 짝수 번째 화소 전류 측정라인에서의 화소 전류를 측정하면서 노이즈 제거하는 과정으로 설명하기 위해 참조되는 도면이다.
도13a 및 도13b는 본 발명의 제 2 실시예에 따른 노이즈 제거 방법을 설명하기 위해 참조되는 도면이다.
FIG. 1 is a diagram for explaining a method of compensating an image signal in a conventional organic light emitting diode display. Referring to FIG.
2 is a schematic view illustrating an organic light emitting diode display device according to an embodiment of the present invention.
3 is a schematic diagram illustrating a source driver according to an embodiment of the present invention.
4 is a view schematically showing a compensation operation unit according to an embodiment of the present invention.
FIG. 5 is a diagram illustrating an operation of the organic light emitting diode display according to the embodiment of the present invention in a display mode. Referring to FIG.
6A to 6C are views for explaining the operation in the measurement mode of the organic light emitting diode display according to the embodiment of the present invention.
7A to 7C are views for explaining the operation in the measurement mode of the organic light emitting diode display according to another embodiment of the present invention.
FIGS. 8 and 9 are views for explaining the noise inserted from the outside of the organic light emitting diode display device in the pixel current measurement.
10A and 10B are diagrams for explaining a noise removing method according to the first embodiment of the present invention.
FIGS. 11A and 11B are diagrams for explaining a process of removing noise while measuring a pixel current in an odd-numbered pixel current measurement line according to the present invention. FIG. 12A and FIG. Which is referred to for describing a process of removing noise while measuring a pixel current in a measurement line.
13A and 13B are views for explaining a noise removing method according to the second embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도2는 본 발명의 실시예에 따른 유기발광 다이오드 표시장치를 개략적으로 도시한 도면이고, 도3은 본 발명의 실시예에 따른 소스 드라이버를 개략적으로 도시한 도면이며, 도4는 본 발명의 실시예에 따른 보상 연산부를 개략적으로 도시한 도면이다.FIG. 2 is a view schematically showing an organic light emitting diode display device according to an embodiment of the present invention. FIG. 3 is a view schematically showing a source driver according to an embodiment of the present invention. 1 is a view schematically showing a compensation operation unit according to an example.

도2에 도시한 바와 같이, 본 발명에 따른 유기발광 다이오드 표시장치(100)는, 영상을 표시하는 표시패널(110)과 소스 드라이버(120)와 게이트 드라이버(130)와 각 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부(미도시)와 보상 계수 산출부(150)와 노이즈 처리부(160) 등을 포함할 수 있다.2, the organic light emitting diode display 100 according to the present invention includes a display panel 110 for displaying an image, a source driver 120, a gate driver 130, (Not shown), a compensation coefficient calculation unit 150, a noise processing unit 160, and the like.

이와 같은 본 발명에 따른 유기발광 다이오드 표시장치(100)는 일반적으로 영상을 표시하기 위한 표시 모드와, 화소 전류를 측정하기 위한 측정 모드로 동작할 수 있다.The organic light emitting diode display 100 according to the present invention may operate in a display mode for displaying an image and a measurement mode for measuring a pixel current.

표시패널(110)은, 서로 교차하여 다수의 화소(P)을 정의하는 다수의 게이트 배선(SL) 및 다수의 데이터 배선(DL) 등을 포함할 수 있다.The display panel 110 may include a plurality of gate wirings SL and a plurality of data wirings DL that intersect each other to define a plurality of pixels P,

각 화소(P)에는 제 1 및 제 2 트랜지스터, 구동 트랜지스터, 스토리지 커패시터, 발광다이오드 등이 형성될 수 있다.In each pixel P, first and second transistors, a driving transistor, a storage capacitor, a light emitting diode, and the like may be formed.

여기서, 구동 트랜지스터는 발광다이오드를 통해 흐르는 전류량을 조절하는 역할을 하는데, 발광다이오드를 흐르는 전류량은 구동 트랜지스터로 전달되는 데이터 전압의 크기에 비례한다.Here, the driving transistor controls the amount of current flowing through the light emitting diode, and the amount of current flowing through the light emitting diode is proportional to the magnitude of the data voltage transmitted to the driving transistor.

즉, 유기발광 다이오드 표시장치는 각 화소(P) 마다 다양한 크기의 데이터 전압을 인가하여 상이한 계조를 표시함에 따라 영상을 표시할 수 있다.That is, the organic light emitting diode display device can display an image by applying different data voltages for each pixel P to display different gradations.

스토리지 커패시터는 데이터 전압을 한 프레임(frame) 동안 유지하여 발광다이오드를 흐르는 전류량을 일정하게 하고 발광다이오드가 표시하는 계조를 일정하게 유지시키는 역할을 한다.The storage capacitor holds the data voltage for one frame to keep the amount of current flowing through the LED constant and to maintain the gray level displayed by the LED constant.

소스 드라이버(120)는 타이밍 제어부로부터 전달 받은 영상신호와 다수의 데이터 제어신호를 이용하여 데이터 전압을 생성하고, 생성한 데이터 전압을 데이터 배선(DL)을 통해 표시패널(110)로 공급할 수 있다.The source driver 120 generates a data voltage using a video signal received from the timing controller and a plurality of data control signals, and supplies the generated data voltage to the display panel 110 through the data line DL.

게이트 드라이버(130)는 GIP(Gate In Panel)방식 등으로 형성될 수 있으며, 타이밍 제어부로부터 전달 받은 제어신호를 이용하여 게이트 전압을 생성하고, 생성된 게이트 전압을 게이트 배선(SL)을 통해 표시패널(110)로 공급하도록 제어할 수 있다.The gate driver 130 may be formed by a GIP (Gate In Panel) method or the like. The gate driver 130 generates a gate voltage using a control signal transmitted from the timing controller, (Not shown).

타이밍 제어부는 인터페이스를 통해 그래픽 카드와 같은 시스템으로부터 다수의 영상신호 및 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받을 수 있다.The timing controller can receive a plurality of video signals and a plurality of control signals such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, and a data enable signal DE from a system such as a graphic card through an interface.

보상 계수 산출부(150)는 표시패널에서의 화소 전류를 측정하여 측정된 값을 이용하여 제 1 내지 제 4 화소특성계수(도1의 a, b, a', b')를 계산하고, 제 1 내지 제 4 화소특성계수를 이용하여 보정 오프셋 및 보정 게인을 연산한 후 보상 연산부(140)의 오프셋/게인 메모리부(146)로 전달할 수 있다.The compensation coefficient calculation unit 150 calculates the first to fourth pixel characteristic coefficients (a, b, a ', b' in FIG. 1) by measuring the pixel current in the display panel, Gain memory unit 146 of the compensation operation unit 140 after calculating the correction offset and the correction gain using the first to fourth pixel coefficient values.

이와 같은 보상 계수 산출부(150)는 유기발광 다이오드 표시장치(100)의 외부장치로 구성될 수도 있다.The compensation coefficient calculation unit 150 may be configured as an external device of the organic light emitting diode display device 100.

도3에 도시한 바와 같이, 본 발명에 따른 소스 드라이버(120)는 영상신호(RGB)를 입력 받기 위한 제 1 쉬프트 레지스터(122)와, 샘플링/홀딩 회로(S/H)를 선택하기 위한 제 2 쉬프트 레지스터(124)와, 다수의 출력 채널(CH1~CHn) 각각에 병렬 접속된 디지털/아날로그 변환회로(DAC)와, 다수의 샘플링/홀딩 회로(S/H)와, 샘플링/홀딩 회로(S/H)와 다수의 출력 채널(CH1~CHn) 사이에 접속된 제 1 스위치(SW1)와, 샘플링/홀딩 회로(S/H)와 다수의 출력 채널(CH1~CHn) 사이에 접속된 제 2 스위치(SW2)와, 샘플링/홀딩 회로(S/H)의 입력단에 병렬 접속된 커패시터(C)와, 샘플링/홀딩 회로(S/H)와 아날로그/디지털 변환회로(ADC) 사이에 접속된 샘플링 스위치(SS) 등을 포함할 수 있다.3, the source driver 120 according to the present invention includes a first shift register 122 for receiving a video signal RGB, a second shift register 122 for selecting a sampling / holding circuit (S / H) A digital / analog conversion circuit DAC connected in parallel to each of the plurality of output channels CH1 to CHn, a plurality of sampling / holding circuits S / H, a sampling / holding circuit Connected between the sampling / holding circuit (S / H) and the plurality of output channels (CH1 to CHn), a first switch SW1 connected between the output terminals 2 switch SW2, a capacitor C connected in parallel to the input terminal of the sampling / holding circuit S / H, and a capacitor C connected between the sampling / holding circuit S / H and the analog / A sampling switch SS, and the like.

제 1 쉬프트 레지스터(122)는 쉬프트 클럭(shift clock)에 응답하여 표시 모드 및 측정 모드에서 영상신호를 순차적으로 쉬프트시킨 후 디지털/아날로그 변환회로(DAC)로 전달할 수 있다.The first shift register 122 sequentially shifts the image signals in the display mode and the measurement mode in response to a shift clock, and then transfers the image signals to a digital / analog conversion circuit (DAC).

디지털/아날로그 변환회로(DAC)는 표시 모드 및 측정 모드에서 영상신호를 데이터 전압으로 변환하여 제 1 스위치(SW1) 및 출력 채널(CH1~CHn)로 전달할 수 있다.The digital-to-analog conversion circuit DAC converts the video signal into a data voltage in the display mode and the measurement mode, and transmits the data voltage to the first switch SW1 and the output channels CH1 to CHn.

샘플링/홀딩 회로(S/H)는 측정 모드에서 출력 채널(CH1~CHn) 등을 통해 공급되는 화소 전류에 대응하는 전압을 샘플링하거나 홀딩할 수 있다.The sampling / holding circuit S / H can sample or hold the voltage corresponding to the pixel current supplied through the output channels CH1 to CHn in the measurement mode.

제 2 쉬프트 레지스터(124)는 측정 모드에서 ADC 클럭(ADC clock)에 응답하여 쉬프트 동작을 하면서 샘플링 신호를 순차적으로 샘플링 스위치(SS)로 출력한다.The second shift register 124 sequentially shifts the sampling signal to the sampling switch SS while shifting in response to the ADC clock (ADC clock) in the measurement mode.

여기서, 샘플링 신호는 샘플링 스위치(SS)를 온 시키기 위한 신호이며, 본 발명에서는 샘플링 스위치(SS)가 온 되어 연결되는 화소 전류 측정라인(기준 전압 배선 또는 데이터 배선)에서의 라인 전압을 측정하도록 제어할 수 있다.Here, the sampling signal is a signal for turning on the sampling switch SS. In the present invention, the sampling switch SS is turned on to control the line voltage in the pixel current measuring line (reference voltage wiring or data wiring) can do.

샘플링 스위치(SS)는 제 2 쉬프트 레지스터(124)로부터의 샘플링 신호에 응답하여 수직 라인 별로 순차적으로 턴-온됨으로써, 샘플링/홀딩 회로(S/H)에서의 전압을 아날로그/디지털 변환회로(ADC)로 순차적으로 공급하는 역할을 한다.The sampling switch SS is sequentially turned on for each vertical line in response to the sampling signal from the second shift register 124 so that the voltage at the sampling / holding circuit S / ) In a sequential manner.

아날로그/디지털 변환회로(ADC)는 샘플링 스위치(SS)를 통해 순차적으로 입력되는 샘플링/홀딩 회로(S/H)에서의 아날로그 전압을 디지털 전압으로 변환하여 변화된 디지털 전압을 보상 계수 산출부(150)로 출력한다.The analog / digital conversion circuit ADC converts the analog voltage in the sampling / holding circuit S / H, which is sequentially inputted through the sampling switch SS, into a digital voltage, and outputs the changed digital voltage to the compensation coefficient calculator 150. [ .

도4에 도시한 바와 같이, 본 발명에 따른 보상 연산부(140)는 감마보정부(141a), 곱셈기(141b), 가산기(141c), 오프셋 처리부(142), 게인 처리부(144) 오프셋/게인 메모리부(146) 등을 포함할 수 있다.4, the compensation operation unit 140 includes a gamma correction unit 141a, a multiplier 141b, an adder 141c, an offset processor 142, a gain processor 144, an offset / gain memory Section 146 and the like.

감마보정부(141a)는 시스템으로부터 전달 받는 영상신호를 감마 보정하여 보정된 영상신호를 출력할 수 있다.The gamma correction unit 141a may output the corrected video signal by performing gamma correction on the video signal received from the system.

곱셈기(141b)는 감마보정부(141a)의 출력인 감마 보정된 영상신호와 오프셋 처리부(142)의 출력인 해당 수평라인에 대응되는 오프셋을 곱하는 역할을 한다.The multiplier 141b multiplies the gamma corrected video signal output from the gamma correction unit 141a by an offset corresponding to the horizontal line, which is the output of the offset processing unit 142. [

이때, 오프셋 처리부(142)는 도트 클럭(clock) 신호를 이용하여 감마 보정된 영상신호가 표시패널(110)의 어느 화소에 대응되는지 판정하여 그에 해당하는 오프셋을 출력할 수 있다.At this time, the offset processing unit 142 may use a dot clock signal to determine to which pixel of the display panel 110 the gamma corrected image signal corresponds, and output an offset corresponding thereto.

가산기(141c)는 곱셈기(141b)의 출력인 곱셈 보정된 영상신호와 게인 처리부(144)의 출력인 해당 수평라인에 대응되는 게인을 더하는 역할을 한다.The adder 141c adds the multiplied image signal, which is the output of the multiplier 141b, and the gain corresponding to the horizontal line, which is the output of the gain processor 144. [

이때, 게인 처리부(144)는 도트 클럭(clock) 신호를 이용하여 곱셈 보정된 영상신호가 표시패널(110)의 어느 화소에 대응되는지 판정하여 그에 해당하는 게인을 출력할 수 있다.At this time, the gain processing unit 144 can determine which pixel of the display panel 110 the multiplied image signal corresponds to using the dot clock signal, and output a gain corresponding thereto.

오프셋/게인 메모리부(146)는 표시패널(110)에서 평균적인 구동 트랜지스터에 대한 기준 오프셋 및 기준 게인이 미리 저장되어 있을 수 있고, 화소특성계수를 이용하여 오프셋 및 게인이 보정되면, 보정된 값으로 갱신하여 저장할 수 있다.The offset / gain memory unit 146 may store the reference offset and the reference gain for the average driving transistor in the display panel 110 in advance, and if the offset and the gain are corrected using the pixel characteristic coefficient, As shown in Fig.

노이즈 처리부(160)는 두 개의 출력 채널과 연결되는 각 화소 전류 측정라인에서의 전류의 차이를 연산함에 따라 노이즈를 제거할 수 있다.The noise processor 160 can remove the noise by calculating the difference of the currents in the pixel current measurement lines connected to the two output channels.

이때, 각 화소 전류 측정라인에 삽입되는 노이즈가 동상인 경우에는 바로 전류를 감산하고, 각 화소 전류 측정라인에 삽입되는 노이즈가 동상이 아닐 경우에는 일정한 계수를 곱하거나 나눈 다음에 전류를 감산하는 것이 바람직하다.At this time, when the noise inserted into each pixel current measurement line is in phase, the current is immediately subtracted. When the noise inserted into each pixel current measurement line is not in phase, a constant coefficient is multiplied or divided, and then the current is subtracted desirable.

이하에서 위와 같은 유기발광 다이오드 표시장치의 화소의 동작을 살펴보기로 한다.
Hereinafter, the operation of the pixel of the organic light emitting diode display device will be described.

도5는 본 발명의 실시예에 따른 유기발광 다이오드 표시장치가 표시 모드에서의 동작을 설명하기 위해 참조되는 도면이다.FIG. 5 is a diagram illustrating an operation of the organic light emitting diode display according to the embodiment of the present invention in a display mode. Referring to FIG.

도5에 도시한 바와 같이, 표시 패널(110)의 화소에는 다수의 트랜지스터(Tr1, Tr2, Tr3) 및 스토리지 커패시터(Cst)와 발광다이오드(OLED) 등이 형성될 수 있다.5, a plurality of transistors Tr1, Tr2, and Tr3, a storage capacitor Cst, and a light emitting diode OLED may be formed in a pixel of the display panel 110. Referring to FIG.

제 1 트랜지스터(Tr1)의 소스 전극 및 게이트 전극은 각각 데이터 배선(DL) 및 제 1 게이트 배선(SL1)에 연결되고, 제 1 트랜지스터(Tr1)의 드레인 전극은 구동 트랜지스터(Tr3)의 게이트 전극과 접속된 제 1 노드(N1)에 연결된다.The source electrode and the gate electrode of the first transistor Tr1 are connected to the data line DL and the first gate line SL1 respectively and the drain electrode of the first transistor Tr1 is connected to the gate electrode of the driving transistor Tr3 And is connected to the connected first node N1.

이러한 제 1 트랜지스터(Tr1)는 제 1 게이트 배선(SL1)을 통해 공급되는 게이트 전압에 따라 턴-온(Turn-On)되어 데이터 배선(DL)으로부터의 데이터 전압을 제 1 노드(N1)에 공급한다.The first transistor Tr1 is turned on according to the gate voltage supplied through the first gate line SL1 to supply the data voltage from the data line DL to the first node N1 do.

제 2 트랜지스터(Tr2)의 소스 전극 및 게이트 전극은 각각 기준 전압 배선(RL) 및 제 2 게이트 배선(SL2)에 연결되고, 제 1 트랜지스터(Tr1)의 드레인 전극은 구동 트랜지스터(Tr3)의 드레인 전극과 접속된 제 2 노드(N2)에 연결된다.The source electrode and the gate electrode of the second transistor Tr2 are connected to the reference voltage line RL and the second gate line SL2 respectively and the drain electrode of the first transistor Tr1 is connected to the drain electrode of the driving transistor Tr3. And a second node N2 connected to the second node N2.

제 1 전극과 제 2 전극은 전류 방향에 따라서 소스 전극과 드레인 전극이 된다.The first electrode and the second electrode are a source electrode and a drain electrode according to a current direction.

이와 같은 제 2 트랜지스터(Tr2)는 표시 모드에서 제 2 게이트 배선(SL2)을 통해 공급되는 게이트 전압에 따라 턴-온(Turn-On)되어 기준 전압 배선(RL)으로부터의 기준 전압(Vref)을 제 2 노드(N2)에 공급한다.The second transistor Tr2 is turned on in accordance with the gate voltage supplied through the second gate line SL2 in the display mode to generate the reference voltage Vref from the reference voltage line RL And supplies it to the second node N2.

반면, 제 2 트랜지스터(Tr2)는 측정 모드에서 제 2 게이트 배선(SL2)을 통해 공급되는 게이트 전압에 따라 턴-온(Turn-On)되어 구동 트랜지스터(Tr3)을 통해 흐흐는 화소 전류를 기준 전압라인(RL)으로 공급하는 역할을 한다.On the other hand, the second transistor Tr2 is turned on in accordance with the gate voltage supplied through the second gate line SL2 in the measurement mode, so that the pixel current flowing through the driving transistor Tr3 is set to the reference voltage To the line RL.

스토리지 커패시터(Cst)는 제 1 및 제 2 노드(N1, N2)에 각각 공급된 데이터 전압 및 기준 전압(Vref)의 전압차를 저장한다.The storage capacitor Cst stores the voltage difference between the data voltage and the reference voltage Vref supplied to the first and second nodes N1 and N2, respectively.

그 결과 스토리지 커패시터(Cst)는 데이터 전압을 한 프레임(frame) 동안 유지하여 발광다이오드(OLED)를 흐르는 전류량을 일정하게 하고 발광다이오드(OLED)가 표시하는 계조를 일정하게 유지시키는 역할을 한다.As a result, the storage capacitor Cst maintains the data voltage for one frame so as to keep the amount of current flowing through the light emitting diode OLED constant and to keep the gray level displayed by the light emitting diode OLED constant.

구동 트랜지스터(T3)의 소스 전극 및 게이트 전극은 각각 고전위 전압(Vdd) 단자 및 제 1 노드(N1)에 연결되고, 구동 트랜지스터(T3)의 드레인 전극은 제 2 노드(N2)에 연결된다.The source electrode and the gate electrode of the driving transistor T3 are respectively connected to the high potential voltage Vdd terminal and the first node N1 and the drain electrode of the driving transistor T3 is connected to the second node N2.

구동 트랜지스터(T3)는 발광다이오드(OLED)를 흐르는 전류량을 조절하는 역할을 하는데, 발광다이오드(OLED)를 흐르는 전류량은 구동 트랜지스터(T3)의 게이트 전극으로 인가되는 데이터 전압의 크기에 비례한다.The driving transistor T3 controls the amount of current flowing through the light emitting diode OLED and the amount of current flowing through the light emitting diode OLED is proportional to the magnitude of the data voltage applied to the gate electrode of the driving transistor T3.

즉, 유기발광 다이오드 표시장치는 각 화소 마다 다양한 크기의 데이터 전압을 인가하여 상이한 계조를 표시함에 따라 영상을 표시할 수 있다.That is, the organic light emitting diode display device can display an image by displaying different gradations by applying data voltages of various sizes to each pixel.

발광다이오드(OLED)는 제 1 전원 배선(PL1)과 제 2 전원 배선(PL2) 사이에서 구동 트랜지스터(Tr3)와 직렬로 접속된다.The light emitting diode OLED is connected in series with the driving transistor Tr3 between the first power supply line PL1 and the second power supply line PL2.

그리고, 본 발명에 따른 표시 패널(110)은 출력 채널(CH)과 데이터 배선(DL) 사이에 접속된 제 3 스위치(SW3)와, 출력 채널(CH)과 기준 전압 배선(RL) 사이에 접속된 제 4 스위치(SW4)와, 기준 전압원(Vref)과 기준 전압 배선(RL) 사이에 접속된 제 5 스위치(SW5)를 더욱 포함할 수 있다.The display panel 110 according to the present invention includes a third switch SW3 connected between the output channel CH and the data line DL and a third switch SW2 connected between the output channel CH and the reference voltage line RL And a fifth switch SW5 connected between the reference voltage source Vref and the reference voltage line RL.

또한, 유기발광 다이오드 표시장치는 제 2 전원 배선(PL2)을 통해 고전위 전압(Vdd) 또는 저전위 전압(Vss)을 공급하는 제 6 스위치(SW6)를 더 구비할 수 있다.The organic light emitting diode display may further include a sixth switch SW6 for supplying a high potential voltage Vdd or a low potential voltage Vss through the second power supply line PL2.

예를 들어, 제 6 스위치(SW6)는 전원 공급부에 위치하거나 전원 공급부와 표시 패널(110) 사이에 위치할 수 있다.
For example, the sixth switch SW6 may be located in the power supply unit or may be located between the power supply unit and the display panel 110. [

이하에서는 유기발광 다이오드 표시장치가 표시 모드에서 동작하는 과정을 설명하기로 한다. 표시 모드에서 제6 스위치(SW6)는 저전위 전압(Vss) 단자와 접속한다.Hereinafter, a process of operating the organic light emitting diode display device in the display mode will be described. In the display mode, the sixth switch SW6 is connected to the low potential voltage (Vss) terminal.

유기발광 다이오드 표시장치가 표시 모드에서 동작하는 경우에, 디지털/아날로그 변환회로(DAC)과 데이터 배선(DL) 사이에 직렬 접속된 제 1 스위치(SW1) 및 제3 스위치(SW3)와, 기준 전압(Vref) 단자와 기준 전압 배선(RL) 사이에 접속된 제5 스위치(SW5)는 턴-온된다.A first switch SW1 and a third switch SW3 connected in series between a digital-to-analog conversion circuit (DAC) and a data line DL when the organic light emitting diode display device operates in the display mode, The fifth switch SW5 connected between the Vref terminal and the reference voltage wiring RL is turned on.

이때, 영상신호는 디지털/아날로그 변환회로(DAC)에서 데이터 전압으로 변환되고, 변환된 데이터 전압은 제 1 및 제3 스위치(SW1, SW3)를 통해 데이터 배선(DL)으로 공급된다.At this time, the video signal is converted into a data voltage in the digital / analog conversion circuit (DAC), and the converted data voltage is supplied to the data line DL through the first and third switches SW1 and SW3.

그리고, 기준 전압(Vref)은 제5 스위치(SW5)를 통해 기준 전압 배선(RL)으로 전달된다.Then, the reference voltage Vref is transferred to the reference voltage line RL through the fifth switch SW5.

이때, 화소의 제 1 및 제 2 트랜지스터(Tr1, Tr2)는 동시에 턴-온되어 제 1 노드(N1) 및 제 2 노드(N2)로 데이터 전압과 기준 전압(Vref)을 전달할 수 있고, 스토리지 커패시터(Cst)는 그 전압차를 충전하게 된다.At this time, the first and second transistors Tr1 and Tr2 of the pixel may be simultaneously turned on to transfer the data voltage and the reference voltage Vref to the first node N1 and the second node N2, (Cst) charges the voltage difference.

그리고, 제 1 및 제 2 트랜지스터(Tr1, Tr2)가 턴-오프되면, 스토리지 커패시터(Cst)는 충전 전압을 구동 트랜지스터(Tr3)의 구동 전압으로 공급하게 된다.When the first and second transistors Tr1 and Tr2 are turned off, the storage capacitor Cst supplies the charging voltage to the driving voltage of the driving transistor Tr3.

이에 따라, 발광다이오드(OLED)는 구동 트랜지스터(Tr3)의 구동 전압(Vgs)에 대응하는 전류에 비례하여 발광한다.Thus, the light emitting diode OLED emits light proportional to the current corresponding to the driving voltage Vgs of the driving transistor Tr3.

한편, 유기발광 다이오드 표시장치가 표시 모드에서 동작할 때 샘플링/홀딩 회로(S/H)와 출력 채널(CH) 사이에 접속된 제 2 스위치(SW2)와, 출력 채널(CH) 및 기준 전압 배선(RL) 사이에 접속된 제4 스위치(SW4)는 턴-오프된다.
On the other hand, a second switch SW2 connected between the sampling / holding circuit S / H and the output channel CH when the organic light emitting diode display device operates in the display mode, And the fourth switch SW4 connected between the first and second switches RL and RL is turned off.

도6a 내지 도6c는 본 발명의 실시예에 따른 유기발광 다이오드 표시장치가 측정 모드에서의 동작을 설명하기 위해 참조되는 도면이다. 이때, 제6 스위치(SW6)는 고전위 전압(Vdd) 단자와 접속한다.6A to 6C are views for explaining the operation in the measurement mode of the organic light emitting diode display according to the embodiment of the present invention. At this time, the sixth switch SW6 is connected to the high-potential voltage (Vdd) terminal.

도6a에 도시한 바와 같이, 제 1 시간(A) 동안에, 하이 레벨의 제 1 스위치 제어신호(S1), 제 3 스위치 제어신호(S3), 제 5 스위치 제어신호(S5)가 인가되고, 로우 레벨의 제 2 스위치 제어신호(S2), 제 4 스위치 제어신호(S4)가 인가될 수 있다.The first switch control signal S1, the third switch control signal S3 and the fifth switch control signal S5 of the high level are applied during the first time period A as shown in Fig. 6A, The second switch control signal S2 and the fourth switch control signal S4 may be applied.

제 1 내지 제 5 스위치 제어신호(S1 내지 S5)에 의해 도6b에 도시한 바와 같이, 제 1 스위치(SW1)와 제 3 스위치(SW3)와 제 5 스위치(SW5)가 턴-온되고, 제 2 스위치(SW2)와 제 4 스위치(SW4)는 턴-오프된다.The first switch SW1, the third switch SW3 and the fifth switch SW5 are turned on by the first to fifth switch control signals S1 to S5 as shown in Fig. 6B, 2 switch SW2 and the fourth switch SW4 are turned off.

다시 도6a를 참조하면 제 1 시간(A) 동안에 하이 레벨의 제 1 및 제 2 게이트 전압이 인가되며, 그에 따라 스토리지 커패시터(Cst)로 데이터 전압과 기준 전압의 전압의 전압차가 저장된다.Referring again to FIG. 6A, first and second gate voltages of a high level are applied during the first time (A), whereby the voltage difference between the data voltage and the voltage of the reference voltage is stored in the storage capacitor Cst.

즉, 제 1 시간(A) 동안에는 기준 전압 배선(RL)과 데이터 배선(DL)을 통해 공급되는 각각의 전압이 스토리지 커패시터(Cst)에 저장되며, 그 결과 기준 전압 배선에서의 전압인 VN3는 V0가 된다. (Vref = V0)That is, during the first time (A), the respective voltages supplied through the reference voltage line RL and the data line DL are stored in the storage capacitor Cst, and as a result, the voltage V N3 at the reference voltage line V0. (Vref = V0)

한편, 측정모드에서는 제6 스위치(SW6)을 통해 고전위 전압(Vdd)이 발광다이오드(OLED)의 일 전극을 전달되고, 발광다이오드(OLED)는 발광하지 않는다.Meanwhile, in the measurement mode, the high voltage Vdd is transmitted through the sixth switch SW6 to one electrode of the light emitting diode OLED, and the light emitting diode OLED does not emit light.

제 2 시간(B) 동안에, 하이 레벨의 제 2 스위치 제어신호(S2), 제 4 스위치 제어신호(S4)가 인가되고, 로우 레벨의 제 1 스위치 제어신호(S1), 제 3 스위치 제어신호(S3)가 인가될 수 있다.The second switch control signal S2 and the fourth switch control signal S4 of the high level are applied during the second time period B and the first switch control signal S1 and the third switch control signal S3 may be applied.

제 2 내지 제 4 스위치 제어신호(S2 내지 S4)에 의해 제 2 스위치(SW2)와 제 4 스위치(SW4)가 턴-온되고, 제 1 스위치(SW1)와 제 3 스위치(SW3)는 턴-오프된다.The second switch SW2 and the fourth switch SW4 are turned on by the second to fourth switch control signals S2 to S4 and the first switch SW1 and the third switch SW3 are turned- Off.

그리고, 제 5 스위치 제어신호(S5)는 하이 레벨을 유지하기 때문에, 제 5 스위치(SW5)는 온 상태를 유지한다.Since the fifth switch control signal S5 maintains the high level, the fifth switch SW5 maintains the ON state.

따라서, 제 2 시간(B) 동안에는 기준 전압 배선(RL)을 통해 기준 전압(Vref)이 공급되며, 기준 전압 배선에서의 전압인 VN3는 V0을 유지하게 된다.Therefore, the reference voltage Vref is supplied via the reference voltage line RL during the second time period B, and V N3, which is the voltage at the reference voltage line, is maintained at V0.

제 3 시간(C) 동안에, 제 1 내지1 제4 스위치 제어신호(S1 내지 S4)는 B와 동일 레벨을 유지하고, 제 5 스위치 제어신호(S5)만 로우 레벨로 바뀌어 인가될 수 있다.During the third time C, the first to fourth switch control signals S1 to S4 maintain the same level as B, and only the fifth switch control signal S5 can be changed to the low level and applied.

그리하여 도6c에 도시한 바와 같이, 제 1 및 제 4 스위치(SW1 내지 SW4)는 종전과 동일한 상태를 유지하고, 제 5 스위치(SW5)는 턴-오프된다.Thus, as shown in Fig. 6C, the first and fourth switches SW1 to SW4 maintain the same state as before, and the fifth switch SW5 is turned off.

다시 도6a를 참조하면 제 3 시간(C) 동안에 로우 레벨의 제 1게이트 전압 및 하이 레벨의 2 게이트 전압이 인가되며, 구동 트랜지스터(Tr3)는 스토리지 커패시터(Cst)에 저장되었던 구동전압에 의해 온 상태를 유지할 수 있다.Referring to FIG. 6A again, a first gate voltage of a low level and a high gate voltage of a high level are applied during the third time C, and the driving transistor Tr3 is turned on by the driving voltage stored in the storage capacitor Cst State can be maintained.

그리고, 구동 트랜지스터(Tr3)가 온 되는 동안에 화소 전류는 제 2 트랜지스터(Tr2)를 통해 기준 전압 배선(RL)으로 흐르게 된다.Then, while the driving transistor Tr3 is turned on, the pixel current flows to the reference voltage line RL through the second transistor Tr2.

이때, 기준 전압 배선(RL)을 통해 흐르는 화소 전류는 라인 커패시터(Cline) 및 커패시터(C)을 충전시켜 결과적으로 기준 전압 배선(RL)의 전압이 상승하게 된다.At this time, the pixel current flowing through the reference voltage line RL charges the line capacitor C line and the capacitor C, and as a result, the voltage of the reference voltage line RL rises.

즉, 도6a에 도시한 바와 같이, 기준 전압 배선(RL)에서의 전압인 VN3는 제 5 스위치(SW5)가 턴-오프되는 시점부터 증가하게 된다.That is, as shown in FIG. 6A, the voltage V N3 at the reference voltage wiring line RL increases from the time when the fifth switch SW5 is turned off.

이때, 기준 전압 배선(RL)의 전압은 화소 전류에 비례하여 상승하므로 특정 시점에서 기준 전압 배선(RL)의 전압을 측정하면, 수학식3을 이용하여 구동 트랜지스터(Tr3)에 흐르는 화소 전류를 계산할 수 있다.At this time, since the voltage of the reference voltage line RL rises in proportion to the pixel current, if the voltage of the reference voltage line RL is measured at a specific point in time, the pixel current flowing in the driving transistor Tr3 is calculated .

[수학식3]&Quot; (3) "

Figure 112012023667719-pat00003
Figure 112012023667719-pat00003

여기서, Ids는 화소 전류이고, V1 및 V2는 각각 t1 및 t2에서의 기준 전압 배선에서의 전압이며, Cline는 기준 전압 배선과 병렬 접속되는 기생 커패시터인 라인 커패시터의 용량이고, C는 샘플링/홀딩 회로의 입력단에 병렬 접속된 커패시터의 용량이다. 이때, 수학식3에 의해 Ids를 구하기 위해서는 Cline를 알고 있어야 하며, 이는 실험에 의해서 구할 수 있다.Here, Ids is the pixel current, V1 and V2 are the voltages in the reference voltage wiring at t1 and t2, C line is the capacitance of the line capacitor, which is a parasitic capacitor connected in parallel with the reference voltage wiring, and C is the sampling / The capacitance of the capacitor connected in parallel to the input of the circuit. At this time, in order to obtain Ids by Equation (3), it is necessary to know C line , which can be obtained by experiment.

이러한 측정 모드에서 다수의 구동전압을 이용하여 각각의 화소 전류를 측정하고, 측정된 화소 전류를 이용하여 문턱 전압 보상을 위한 오프셋과 이동도 보상을 위한 게인을 화소 단위로 연산할 수 있다.In this measurement mode, each of the pixel currents is measured using a plurality of driving voltages, and the offset for threshold voltage compensation and the gain for mobility compensation can be calculated on a pixel-by-pixel basis using the measured pixel current.

보정된 오프셋 및 게인을 유기발광 다이오드 표시장치에 오프셋/게인 저장부에 저장하고, 영상 신호를 오프셋 및 게인을 적용하여 보정하고 표시패널로 전달하여 휘도 불균일을 개선할 수 있다.
The corrected offset and gain can be stored in the offset / gain storage unit in the organic light emitting diode display device, and the image signal can be corrected by applying offset and gain, and transmitted to the display panel to improve the luminance unevenness.

도7a 내지 도7c는 본 발명의 또 다른 실시예에 따른 유기발광 다이오드 표시장치가 측정 모드에서의 동작을 설명하기 위해 참조되는 도면이다.7A to 7C are views for explaining the operation in the measurement mode of the organic light emitting diode display according to another embodiment of the present invention.

유기발광 다이오드 표시장치의 표시패널은 전술한 도5에 도시된 표시패널과 비교하면, 제3 내지 제5 스위치(SW3, SW4, SW5)가 생략되고, 화소 회로내의 제 1 트랜지스터(Tr1)가 기준 전압(Vref)를 제 1 노드(N1)로 공급하고, 제 2 트랜지스터(Tr2)가 데이터 전압을 제 2 노드(N2)로 공급하는 것을 제외하고는 구성이 동일하다.5, the third to fifth switches SW3, SW4, and SW5 are omitted, and the first transistor Tr1 in the pixel circuit is connected to the reference The configuration is the same except that the voltage Vref is supplied to the first node N1 and the second transistor Tr2 supplies the data voltage to the second node N2.

도7a에 도시한 바와 같이, 제 1 시간(A) 동안에, 하이 레벨의 제 1 및 제 2 스위치 제어신호(S1, S2)가 인가될 수 있다.As shown in Fig. 7A, during the first time A, the first and second switch control signals S1 and S2 of high level can be applied.

제 1 및 제 2 스위치 제어신호(S1, S2)에 의해 도7b에 도시한 바와 같이, 제 1 및 제 2 스위치(SW1, SW2)는 턴-온된다.The first and second switches SW1 and SW2 are turned on by the first and second switch control signals S1 and S2 as shown in Fig. 7B.

다시 도7a를 참조하면, 제 1 시간(A) 동안에 하이 레벨의 제 1 및 제 2 게이트 전압이 인가되며, 그에 따라 스토리지 커패시터(Cst)로 기준 전압과 데이터 전압의 전압차가 저장된다.Referring again to FIG. 7A, first and second gate voltages of a high level are applied during the first time (A), whereby the voltage difference between the reference voltage and the data voltage is stored in the storage capacitor Cst.

즉, 제 1 시간(A) 동안에는 기준 전압(Vref) 단자 및 데이터 배선(DL)을 통해 공급되는 각각의 전압은 스토리지 커패시터(Cst)에 저장된다.That is, during the first time period A, the voltages supplied through the reference voltage Vref terminal and the data line DL are stored in the storage capacitor Cst.

한편, 측정모드에서는 제6 스위치(SW6)을 통해 고전위 전압(Vdd)이 발광다이오드(OLED)의 일 전극을 전달되고, 발광다이오드(OLED)는 발광하지 않는다.Meanwhile, in the measurement mode, the high voltage Vdd is transmitted through the sixth switch SW6 to one electrode of the light emitting diode OLED, and the light emitting diode OLED does not emit light.

제 2 시간(B) 동안에, 로우 레벨의 제 1 게이트 전압이 인가됨에 따라 제 1 트랜지스터(Tr1)가 턴-오프된다.During the second time B, the first transistor Tr1 is turned off as the first gate voltage of the low level is applied.

따라서, 제 2 시간(B) 동안에는 제 1 트랜지스터(Tr1)를 통해 기준전압이 공급되지 않고, 데이터 배선에서의 전압인 VN4는 V0가 된다.Therefore, during the second time period B, the reference voltage is not supplied through the first transistor Tr1, and the voltage V N4 at the data line becomes V 0.

도7c에 도시한 바와 같이, 로우 레벨의 제 1 스위치 제어신호(S1)가 인가됨에 따라 제 1 스위치(SW1)는 턴-오프된다.As shown in FIG. 7C, the first switch SW1 is turned off as the first switch control signal S1 of low level is applied.

다시 도7a를 참조하면 제 3 시간(C) 동안에 하이 레벨의 2 게이트 전압이 인가되지만, 제 1 스위치(SW1)가 턴-오프되기 때문에 더 이상 데이터 전압이 공급되지 않는다.Referring again to FIG. 7A, a high-level two-gate voltage is applied during the third time C, but the data voltage is no longer supplied because the first switch SW1 is turned off.

따라서, 구동 트랜지스터(Tr3)는 스토리지 커패시터(Cst)에 저장되었던 구동전압에 의해 온 상태를 유지하고, 구동 트랜지스터(Tr3)가 온 되는 동안에 화소 전류는 제 2 트랜지스터(Tr2)를 통해 데이터 배선(DL)으로 흐르게 된다.Accordingly, the driving transistor Tr3 maintains the on state by the driving voltage stored in the storage capacitor Cst and the pixel current is supplied to the data line DL through the second transistor Tr2 while the driving transistor Tr3 is turned on. ).

이때, 데이터 배선(DL)을 통해 흐르는 화소 전류는 라인 커패시터(Cline) 및 커패시터(C)을 충전시켜 결과적으로 데이터 배선(DL)의 전압이 상승하게 된다.At this time, the pixel current flowing through the data line DL charges the line capacitor C line and the capacitor C, and as a result, the voltage of the data line DL rises.

즉, 도7a에 도시한 바와 같이, 데이터 배선에서의 전압인 VN4는 제 1 스위치(SW1)가 턴-오프되는 시점부터 증가하게 된다.That is, as shown in FIG. 7A, the voltage V N4 in the data line increases from the time when the first switch SW1 is turned off.

이때, 데이터 배선(DL)의 전압은 화소 전류에 비례하여 상승하므로 특정 시점에서 데이터 배선(DL)의 전압을 측정하면, 수학식3을 이용하여 구동 트랜지스터(Tr3)에 흐르는 화소 전류를 계산할 수 있다.
At this time, since the voltage of the data line DL rises in proportion to the pixel current, if the voltage of the data line DL is measured at a specific point in time, the pixel current flowing in the driving transistor Tr3 can be calculated using Equation (3) .

이와 같이 본 발명에 따른 유기발광 다이오드 표시장치 및 그 영상신호 보상 방법에서는, 화소 전류 측정라인(기준 전압 배선, 데이터 배선)을 통해 화소 전류를 측정함에 있어서 화소 전류 측정라인에서의 기생 커패시터 등에 충전되는 전압을 이용하여 화소 전류를 고속으로 측정할 수 있다.As described above, in the organic light emitting diode display device and the image signal compensation method according to the present invention, in measuring the pixel current through the pixel current measurement line (reference voltage line, data line), the pixel current is charged into the parasitic capacitor or the like The pixel current can be measured at a high speed by using the voltage.

그리고, 측정된 화소 전류에 의해 보정된 오프셋 및 게인값을 제공하여 영상신호를 보상함에 따라 휘도 불균일을 개선할 수 있다.
In addition, offset and gain values corrected by the measured pixel current are provided to compensate for the image signal, thereby improving luminance unevenness.

도8 및 도9는 화소 전류 측정시 유기발광 다이오드 표시장치의 외부에서 삽입되는 노이즈를 설명하기 위해 참조되는 도면이다. 도7a를 더욱 참조하여 설명한다.FIGS. 8 and 9 are views for explaining the noise inserted from the outside of the organic light emitting diode display device in the pixel current measurement. 7A.

도8에 도시한 바와 같이, 화소 전류 측정 시 의한 유기발광 다이오드 표시장치의 표시패널(110)로 노이즈가 삽입될 수 있다.As shown in FIG. 8, noises can be inserted into the display panel 110 of the organic light emitting diode display by measuring the pixel current.

화소 전류 측정 시 표시패널의 외부에서 침입하는 노이즈 성분은, 그라운드 전위에 대하여 표시패널 전체의 전위를 변동시키는 것 같은 노이즈 성분이 많다.The noise components entering from the outside of the display panel during the pixel current measurement have many noise components that change the potential of the entire display panel with respect to the ground potential.

다시 말해서, 화소 측정 시에는 모든 샘플링/홀딩 회로(S/H)로 위상과 진폭이 동일하거나 유사한 노이즈가 들어갈 수 있다.In other words, during pixel measurement, all sampling / holding circuits (S / H) can have the same or similar noise in phase and amplitude.

특히, 서로 거리가 가까운 거리에 위치하는 화소 전류 측정라인에 접속된 샘플링/홀딩 회로(S/H)에는 거의 동일한 위상 및 진폭을 가진 노이즈가 삽입될 수 있다.Particularly, noise having substantially the same phase and amplitude can be inserted into the sampling / holding circuit (S / H) connected to the pixel current measuring line located at a distance from each other.

마찬가지로, 화소 전류 측정 시 표시패널의 내부에서 구동신호로부터 발생하는 노이즈의 경우도 서로 가까운 거리에 있는 화소 전류 측정라인에는 동일하거나 거의 유사한 위상 및 진폭을 가진 노이즈가 들어갈 수 있다.Likewise, in the case of the noise generated from the driving signal inside the display panel during the pixel current measurement, noise having the same or almost similar phase and amplitude may enter the pixel current measurement line at a distance from each other.

위와 같이, 표시패널의 외부 및 내부에서 발생하는 노이즈는 서로 근접하게 배치된 화소 전류 측정라인에 동일하거나 거의 유사한 위상 및 진폭을 갖게 된다.As described above, the noise generated from the outside and inside of the display panel has the same or almost similar phase and amplitude to the pixel current measuring lines arranged close to each other.

따라서, 화소 전류 측정 시 화소 전류를 측정할 피측정 화소와 접속하고 있는 제 1 화소 전류 측정라인에 이웃하는 제 2 화소 전류 측정라인의 화소에 모두 블랙 데이터 전압을 인가한 상태로, 제 1 및 제 2 화소 전류 측정라인의 전압을 동시에 측정하고, 측정된 전압들 간의 차이를 연산함에 따라 노이즈 성분을 제거할 수 있다.Therefore, in a state in which the black data voltage is applied to all the pixels of the second pixel current measurement line adjacent to the first pixel current measurement line connected to the pixel to be measured for measuring the pixel current in the pixel current measurement, The noise component can be removed by simultaneously measuring the voltage of the two pixel current measurement lines and calculating the difference between the measured voltages.

이하에서, 제 1 라인 커패시터(Cline1) 및 제 2 라인 커패시터(Cline2)는, 샘플링/홀딩 회로(S/H)의 입력에 존재하는 커패시터(C)를 포함하는 화소 전류 측정라인의 커패시터의 합계를 의미한다.
Hereinafter, the first line capacitor Cline1 and the second line capacitor Cline2 are connected to the sum of the capacitors of the pixel current measuring lines including the capacitor C existing at the input of the sampling / holding circuit S / H it means.

도9를 참조하여 더욱 자세히 설명하면, 도9에 도시한 바와 같이, 피측정 화소(P1m)에는 측정용 데이터 전압을 인가하고 반면에, 나머지 화소에는 블랙 데이터 전압을 인가할 수 있다.More specifically, referring to FIG. 9, as shown in FIG. 9, a data voltage for measurement may be applied to the pixel P1m to be measured while a black data voltage may be applied to the remaining pixels.

측정모드에서 제 3 시간(C) 동안에 제 1 라인 커패시터(Cline1)에는 제 1 전류(i11 내지 ilM)이 흐르게 되고, 제 2 라인 커패시터(Cline2)에는 제 2 전류(i21 내지 i2M)이 흐르게 된다.The first currents i11 to ilM flow in the first line capacitor Cline1 and the second currents i21 to i2M flow in the second line capacitor Cline2 during the third time period C in the measurement mode.

이때, 피측정 화소(P1m)과 연결되는 제 m번째 게이트 배선과 연결되는 제 2 트랜지스터(Tr2)만 온 상태이고, 나머지 게이트 배선과 연결되는 제 2 트랜지스터(Tr2)는 오프 상태이다.At this time, only the second transistor Tr2 connected to the m-th gate wiring connected to the pixel P1m to be measured is in the on state, and the second transistor Tr2 connected to the remaining gate wiring is in the off state.

그런데, 이웃 화소(P2m)에는 블랙 데이터 전압이 인가되고 있기 때문에, 이웃 화소(P2m)의 제 3 트랜지스터는 오프 상태가 되고 제 2m 화소 전류(i2m)의 크기는 매우 작다.However, since the black data voltage is applied to the neighboring pixel P2m, the third transistor of the neighboring pixel P2m is turned off and the size of the second m pixel current i2m is very small.

그리고, 제 1 출력 채널(CH1) 및 제 2 출력 채널(CH2)과 연결되는 제 1 및 제 2 화소 전류 측정라인과 연결되는 다수의 화소 중에서 제 m번째 게이트 배선과 연결되는 화소(P1m, P2m)를 제외한 나머지 화소에서의 누설 전류의 합인 제 1 및 제 2 누설 전류(I1', I2')는 다음 수학식4, 수학식5와 같이 정의될 수 있다.The pixels P1m and P2m connected to the m-th gate line among the plurality of pixels connected to the first and second pixel current measurement lines connected to the first output channel CH1 and the second output channel CH2, The first and second leakage currents I1 'and I2', which are the sum of the leakage currents in the remaining pixels except the first and second leakage currents I1 'and I2', can be defined by the following equations (4) and (5)

[수학식4]
&Quot; (4) "

[수학식5]
&Quot; (5) "

여기서, i1k, i2k는 각각의 화소에서의 누설 전류(leak전류)이고, M은 표시패널의 수직 화소 수이다.Here, i1k and i2k are leakage currents (leakage currents) in the respective pixels, and M is the number of vertical pixels of the display panel.

이때, 제 1 출력 채널(CH1) 및 제 2 출력 채널(CH2)과 연결되는 제 1 및 제 2 화소 전류 측정라인은 서로 이웃하고 있기 때문에 여러 조건들이 유사하다고 가정할 수 있으며, 그 결과 제 1 및 제 2 누설 전류(I1', I2')는 서로 동일하거나 거의 유사하다고 할 수 있다.At this time, since the first and second pixel current measurement lines connected to the first output channel CH1 and the second output channel CH2 are adjacent to each other, it can be assumed that various conditions are similar, And the second leakage currents I1 'and I2' may be the same or substantially similar to each other.

그리고, 블랙 데이터 전압이 인가되는 이웃 화소(P2m)의 제 2m 화소 전류(i2m)를 무시할 수 있다고 하면, 제 1 라인 커패시터(Cline1)에 흘러 드는 제 1 전류(I1)와 제 2 라인 커패시터(Cline2)에 흘러 드는 제 2 전류(I2)의 차이는 수학식 6과 같이 피측정 화소(P1m)의 제 1m 화소 전류(i1m)과 거의 유사할 수 있다.If the second m pixel current i2m of the neighboring pixel P2m to which the black data voltage is applied can be ignored, the first current I1 flowing into the first line capacitor Cline1 and the first current I2 flowing into the second line capacitor Cline2 The difference of the second current I2 flowing in the pixel P1m may be substantially similar to the first m pixel current i1m of the pixel P1m to be measured as shown in Equation (6).

[수학식6]
&Quot; (6) "

따라서, 제 1 화소 전류 측정라인에 접속하고 있는 피측정 화소 이외의 나머지 화소에서의 누설 전류는 제 1 및 제 2 화소 전류 측정라인에서의 전류 총합을 연산(감산)함에 따라 제거될 수 있다.Therefore, the leakage current in the remaining pixels other than the pixel under measurement connected to the first pixel current measurement line can be eliminated by calculating (subtracting) the current sum in the first and second pixel current measurement lines.

또한, 화소 전류는 라인 커패시터에 의해 전압으로 변환되므로, 라인 커패시터에 걸리는 전압 변화량을 구하면 누설 전류에 의한 충전 전압을 제거할 수 있어 제 1m 화소 전류(i1m)에 의한 충전 전압을 얻을 수 있다.Further, since the pixel current is converted into the voltage by the line capacitor, the charge voltage due to the leakage current can be removed by obtaining the voltage variation amount across the line capacitor, so that the charge voltage by the first m pixel current i1m can be obtained.

즉, 화소 전류는 화소 전류 측정라인에 존재하는 라인 커패시터의 용량을 이용하여 전류를 전압으로 변환하는 것에 의해 측정될 수 있다.
That is, the pixel current can be measured by converting the current into a voltage using the capacity of the line capacitor existing in the pixel current measurement line.

도10a 및 도10b는 본 발명의 제 1 실시예에 따른 노이즈 제거 방법을 설명하기 위해 참조되는 도면이다.10A and 10B are diagrams for explaining a noise removing method according to the first embodiment of the present invention.

도10a에서는 제 1 출력 채널(CH1) 및 제 2 출력 채널(CH2)에 동일한 위상과 동일한 진폭을 가지는 노이즈가 삽입했을 때의 제 1 라인 커패시터(Cline1)와 제 2 라인 커패시터(Cline2)에서의 충전 파형을 도시하고 있다.In FIG. 10A, the first line capacitor Cline1 and the second line capacitor Cline2 in the case where noise having the same phase and the same amplitude are inserted into the first output channel CH1 and the second output channel CH2, Respectively.

이때, 제 1 출력 채널(CH1)을 통해서는 측정용 데이터 전압이 인가되고, 제 2 출력 채널(CH2)을 통해서는 블랙 데이터 전압이 인가된다.At this time, the measurement data voltage is applied through the first output channel CH1 and the black data voltage is applied through the second output channel CH2.

도10a에 도시한 바와 같이, 노이즈가 삽입되기 전에 제 1 라인 커패시터(Cline1)에서의 전압(V11, V12)과 제 2 라인 커패시터(Cline2)에서의 전압(V21, V22)은 일차함수 형태의 변화량을 가진다.The voltages V11 and V12 in the first line capacitor Cline1 and the voltages V21 and V22 in the second line capacitor Cline2 are changed in a linear function form before the noise is inserted, .

그리고, 제 1 라인 커패시터(Cline1)에서의 전압(V11, V12)과 제 2 라인 커패시터(Cline2)에서의 전압(V21, V22)에 각각 노이즈가 삽입되어 파형이 달라지게 된다.Noises are inserted into the voltages V11 and V12 in the first line capacitor Cline1 and the voltages V21 and V22 in the second line capacitor Cline2 to change waveforms.

이때, 삽입되는 노이즈의 파형은 제 1 및 제 2 시점(t1, t2)에 각각 제 1 노이즈 전압(VN1) 및 제 2 노이즈 전압(VN2)이 되는 임의파형의 형태일 수 있다.At this time, the waveform of the inserted noise may be in the form of an arbitrary waveform having the first noise voltage VN1 and the second noise voltage VN2 at the first and second time points t1 and t2, respectively.

그 결과 제 1 라인 커패시터(Cline1)에서의 전압 'V11, V12'은 각각 'V11+VN1, V12+ VN2'가 되고, 제 2 라인 커패시터(Cline2)에서의 전압 'V21, V22'는 각각 'V21+VN1, V22+ VN2'이 된다.As a result, the voltages' V11 and V12 'in the first line capacitor Cline1 become' V11 + VN1 and V12 + VN2 ', and the voltages' V21 and V22' in the second line capacitor Cline2 become 'V21 + VN1, V22 + VN2 '.

여기서, V11 및 V12는 각각 제 1 및 제 2 시점(t1, t2)에서 측정한 제 1 출력 채널(CH1)과 연결되는 제 1 화소 전류 측정라인에서의 전압이고, V21 및 V22는 각각 제 1 및 제 2 시점(t1, t2)에서 측정한 제 2 출력 채널(CH2)과 연결되는 제 2 화소 전류 측정라인에서의 전압이다.Here, V11 and V12 are voltages at the first pixel current measurement line connected to the first output channel (CH1) measured at the first and second time points t1 and t2, respectively, and V21 and V22 are voltages at the first and second time points Is a voltage at the second pixel current measurement line connected to the second output channel (CH2) measured at the second time point (t1, t2).

도10b에 도시한 바와 같이, 제 2 라인 커패시터(Cline2)에서의 전압을 반전하고 반전한 전압을 가산기를 통해 제 1 라인 커패시터(Cline1)에서의 전압과 합하면, 노이즈가 제거될 수 있다.As shown in Fig. 10B, when the voltage at the second line capacitor Cline2 is inverted and the inverted voltage is added to the voltage at the first line capacitor Cline1 via the adder, the noise can be removed.

즉, 제 2 라인 커패시터(Cline2)에서의 전압을 반전하고 반전한 전압을 가산기를 통해 제 1 라인 커패시터(Cline1)에서의 전압과 합하면, 그 합에 의해서 노이즈가 제거되고, 제 1 및 제 2 시점(t1, t2)에서 두 개의 화소 전류 측정라인에서의 전압은 각각'V11-V21, V12-V22'이 된다.That is, when the voltage of the second line capacitor Cline2 is inverted and the inverted voltage is added to the voltage of the first line capacitor Cline1 through the adder, the noise is removed by the sum, the voltages at the two pixel current measurement lines at the times t1 and t2 become 'V11-V21 and V12-V22', respectively.

이러한 'V11-V21, V12-V22'를 수학식 3에 적용하면 노이즈가 제거된 화소 전류를 구할 수 있다.
By applying the 'V11-V21 and V12-V22' to the equation (3), the noise-eliminated pixel current can be obtained.

도11a 및 도11b는 본 발명에 따른 홀수 번째 화소 전류 측정라인에서의 화소 전류를 측정하면서 노이즈 제거하는 과정으로 설명하기 위해 참조되는 도면이고, 도12a 및 도12b는 본 발명에 따른 짝수 번째 화소 전류 측정라인에서의 화소 전류를 측정하면서 노이즈 제거하는 과정으로 설명하기 위해 참조되는 도면이다.FIGS. 11A and 11B are diagrams for explaining a process of removing noise while measuring a pixel current in an odd-numbered pixel current measurement line according to the present invention. FIG. 12A and FIG. Which is referred to for describing a process of removing noise while measuring a pixel current in a measurement line.

화소 전류 측정라인은 서로 가까운 거리에 위치한 화소 전류 측정라인을 선택해야 노이즈 성분도 닮아서 연산을 통해 노이즈를 제거하는 데 바람직하다.The pixel current measuring lines are preferably similar to the noise components even when the pixel current measuring lines located at a close distance from each other are selected so as to remove the noise through calculation.

이하에서는 제 1 및 제 2 화소 전류 측정라인을 이웃하는 화소 전류 측정라인으로 선택하여 연산(감산)을 하고 있으나 이에 한정하지 아니하고 반드시 이웃하는 화소 전류 측정라인을 선택하지 않아도 무방하다.In the following description, the first and second pixel current measurement lines are selected (computed) as neighboring pixel current measurement lines. However, the present invention is not limited thereto and it is not necessary to select neighboring pixel current measurement lines.

도11a 및 도11b에 도시한 바와 같이, 먼저 홀수 번째 출력 채널(CH1, CH3, ..)과 연결되는 제 1 화소 전류 측정라인을 통해 측정용 데이터 전압을 인가하고, 짝수 번째 출력 채널(CH2, CH4, ..)과 연결되는 제 2 화소 전류 측정라인을 통해 블랙 데이터 전압을 인가한다.As shown in FIGS. 11A and 11B, first, a data voltage for measurement is applied through a first pixel current measurement line connected to the odd-numbered output channels CH1, CH3, CH4, ...) through the second pixel current measurement line.

그리고 나서, 홀수 번째 출력 채널(CH1, CH3, ..)과 연결되는 제 1 화소 전류 측정라인과 연결되는 임의의 화소를 선택하여 화소 전류를 측정하면 된다.Then, any pixel connected to the first pixel current measurement line connected to the odd-numbered output channels CH1, CH3, ... may be selected to measure the pixel current.

다음으로, 도12a 및 도12b에 도시한 바와 같이, 짝수 번째 출력 채널(CH2, CH4, ..)과 연결되는 제 2 화소 전류 측정라인을 통해 측정용 데이터 전압을 인가하고, 홀수 번째 출력 채널(CH1, CH3, ..)과 연결되는 제 1 화소 전류 측정라인을 통해 블랙 데이터 전압을 인가한다.Next, as shown in FIGS. 12A and 12B, the measurement data voltage is applied through the second pixel current measurement line connected to the even-numbered output channels (CH2, CH4, ..), and the odd- CH1, CH3, ...) of the first pixel current measurement line.

그리고, 짝수 번째 출력 채널(CH2, CH4, ..)과 연결되는 제 2 화소 전류 측정라인과 연결되는 임의의 화소를 선택하여 화소 전류를 측정하면 된다.The pixel current may be measured by selecting any pixel connected to the second pixel current measurement line connected to the even-numbered output channels (CH2, CH4, ..).

이때, 나머지 화소에는 블랙 데이터 전압이 인가되기 때문에 누설 전류가 발생할 수 있고, 표시패널 외부로부터의 노이즈와 더불어 정확한 화소 전류 측정에 방해요인이 될 수 있다.At this time, since the black data voltage is applied to the remaining pixels, a leakage current may be generated, which may interfere with accurate pixel current measurement in addition to noise from the outside of the display panel.

하지만 앞서 설명한 바와 같이 측정모드에서 이웃하는 화소 전류 측정라인에서의 라인 커패시터에서의 전압차를 연산함에 따라 노이즈 및 누설 전류에 의한 영향을 제거할 수 있다.
However, as described above, by calculating the voltage difference in the line capacitors in the neighboring pixel current measurement lines in the measurement mode, it is possible to eliminate the influence of the noise and the leakage current.

도13a 및 도13b는 본 발명의 제 2 실시예에 따른 노이즈 제거 방법을 설명하기 위해 참조되는 도면이다.13A and 13B are views for explaining a noise removing method according to the second embodiment of the present invention.

블랙 데이터 전압이 인가되는 화소에서의 누설 전류가 적고 삽입되는 노이즈의 제거가 주목적인 경우에 있어서, 피측정 화소가 연결되는 화소 전류 측정라인과 이웃하는 화소 전류 측정라인의 노이즈의 진폭이 동일하지 않다는 것을 실험적으로 알고 있다면, 일정한 계수를 곱한 후 감산을 하는 것도 바람직하다.When the leakage current in the pixel to which the black data voltage is applied is small and the elimination of the inserted noise is the main object, it is preferable that the amplitude of the noise of the pixel current measurement line adjacent to the pixel current measurement line to which the pixel to be measured is connected is not the same If it is experimentally known, it is also desirable to multiply by a constant coefficient and subtract.

도13a에서는 제 1 출력 채널(CH1) 및 제 2 출력 채널(CH2)에 상인한 진폭을 가지는 노이즈가 삽입했을 때의 제 1 라인 커패시터(Cline1)와 제 2 라인 커패시터(Cline2)에서의 충전 파형을 도시하고 있다.13A, the charging waveforms of the first line capacitor Cline 1 and the second line capacitor Cline 2 at the time of insertion of the noise having the amplitudes of the amplitudes of the first output channel CH 1 and the second output channel CH 2 are Respectively.

도13a에 도시한 바와 같이, 제 1 라인 커패시터(Cline1)에서의 전압(V11, V12)에 제 1 노이즈가 삽입되고, 제 2 라인 커패시터(Cline2)에서의 전압(V21, V22)에 제 2 노이즈가 삽입되어 파형이 달라지게 된다.The first noise is inserted into the voltages V11 and V12 in the first line capacitor Cline1 and the second noise is added to the voltages V21 and V22 in the second line capacitor Cline2 as shown in Fig. Is inserted and the waveform is changed.

이때, 삽입되는 제 1 노이즈의 파형은 제 1 및 제 2 시점(t1, t2)에 각각 제 1 노이즈 전압(VN1) 및 제 2 노이즈 전압(VN2)이 되는 임의파형의 형태일 수 있으며, 제 2 노이즈는 제 1 노이즈에 β를 곱한 형태일 수 있다.At this time, the waveform of the inserted first noise may be in the form of an arbitrary waveform having the first noise voltage VN1 and the second noise voltage VN2 at the first and second time points t1 and t2, respectively, The noise may be a form in which the first noise is multiplied by?.

그 결과 제 1 라인 커패시터(Cline1)에서의 전압 'V11, V12'은 각각 'V11+VN1, V12+ VN2'가 되고, 제 2 라인 커패시터(Cline2)에서의 전압 'V21, V22'는 각각 'V21+βVN1, V22+ βVN2'이 된다.As a result, the voltages' V11 and V12 'in the first line capacitor Cline1 become' V11 + VN1 and V12 + VN2 ', and the voltages' V21 and V22' in the second line capacitor Cline2 become 'V21 + ? VN1, V22 +? VN2 '.

도13b에 도시한 바와 같이, 제 2 라인 커패시터(Cline2)에서의 전압에 1/β를 곱한 후 반전하고 반전한 전압과 제 1 라인 커패시터(Cline1)에서의 전압을 가산기를 통해 합하면, 노이즈가 제거된 화소 전류를 측정할 수 있다.13B, when the voltage of the second line capacitor Cline2 is multiplied by 1 / [beta], and the inverted voltage and the voltage of the first line capacitor Cline1 are added together through an adder, noise is removed The pixel current can be measured.

즉, 제 2 라인 커패시터(Cline2)에서의 전압을 반전한 전압과 제 1 라인 커패시터(Cline1)에서의 전압을 가산기를 통해 합하면, 그 합에 의해서 노이즈가 제거되고, 제 1 및 제 2 시점(t1, t2)에서 두 개의 화소 전류 측정라인에서의 전압은 각각'V11-V21/β, V12-V22/β'이 된다.That is, when the voltage obtained by inverting the voltage of the second line capacitor Cline2 and the voltage of the first line capacitor Cline1 are added together through an adder, the noise is removed by the sum and the first and second time points t1 , t2), the voltages on the two pixel current measurement lines become 'V11-V21 / β and V12-V22 / β', respectively.

이러한 'V11-V21/β, V12-V22/β'를 수학식 3에 적용하면 노이즈가 제거된 화소 전류를 구할 수 있다.
Applying this 'V11-V21 / β, V12-V22 / β' to Equation (3), the noise-eliminated pixel current can be obtained.

이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
The embodiments of the present invention as described above are merely illustrative, and those skilled in the art can make modifications without departing from the gist of the present invention. Accordingly, the protection scope of the present invention includes modifications of the present invention within the scope of the appended claims and equivalents thereof.

100: 유기발광 다이오드 표시장치 110: 표시패널
120: 소스 드라이버 130: 게이트 드라이버
140: 보상 연산부 150: 보상 계수 산출부
160: 노이즈 처리부
100: organic light emitting diode display device 110: display panel
120: source driver 130: gate driver
140: compensation calculation unit 150: compensation coefficient calculation unit
160: Noise processor

Claims (12)

영상신호 및 다수의 제어신호를 이용하여 영상을 표시하며, 다수의 화소 전류 측정라인을 구비하는 표시패널을 포함하며,
화소 전류 측정 시 제 1 화소 전류 측정라인에 연결되는 피측정 화소에는 측정용 데이터 전압을 인가하고, 상기 제 1 화소 전류 측정라인에 연결되는 나머지 화소에는 블랙 데이터 전압을 인가하며, 제 2 화소 전류 측정라인에 연결되는 모든 화소에 블랙 데이터 전압을 인가하고,
상기 제 1 화소 전류 측정라인을 흐르는 제 1 전류 및 상기 제 2 화소 전류 측정라인을 흐르는 제 2 전류를 측정하고,
상기 제 1 전류 및 제 2 전류를 연산함에 따라 노이즈가 제거된 피측정 화소에서의 화소 전류를 측정하는 것을 특징으로 하며,
상기 제 1 또는 제 2 전류 측정은, 상기 각 화소 전류 측정라인에 존재하는 라인 커패시터의 용량에 샘플링 홀딩 회로의 입력단에 병렬 접속된 커패시터의 용량을 더한 값과, 제2시점과 제1시점에서 측정한 상기 각 화소 전류 측정라인의 전압의 차이를 곱하여, 상기 제2시점과 상기 제1시점의 시간 차이로 나누는 것을 특징으로 하는 유기발광 다이오드 표시장치.
A display panel that displays an image using a video signal and a plurality of control signals and includes a plurality of pixel current measurement lines,
A data voltage for measurement is applied to a pixel to be measured connected to a first pixel current measurement line in a pixel current measurement, a black data voltage is applied to a remaining pixel connected to the first pixel current measurement line, A black data voltage is applied to all the pixels connected to the line,
Measuring a first current flowing through the first pixel current measurement line and a second current flowing through the second pixel current measurement line,
And the pixel current in the pixel to be measured in which the noise is removed is measured by calculating the first current and the second current,
The first or second current measurement may be performed by measuring a value obtained by adding the capacitance of the capacitor connected in parallel to the input terminal of the sampling and holding circuit to the capacitance of the line capacitor existing in each pixel current measurement line, And dividing the difference by the time difference between the second time point and the first time point.
제1항에 있어서,
상기 화소 전류 측정라인은 기준 전압 배선 또는 데이터 배선인 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method according to claim 1,
Wherein the pixel current measuring line is a reference voltage line or a data line.
제1항에 있어서,
상기 연산은 감산 처리인 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method according to claim 1,
Wherein the operation is a subtraction process.
제1항에 있어서,
상기 연산에 앞서 제 1 전류 또는 제 2 전류에 계수를 곱하는 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method according to claim 1,
Wherein the first current or the second current is multiplied by a coefficient prior to the operation.
삭제delete 제 1 화소 전류 측정라인에 연결되는 피측정 화소에는 측정용 데이터 전압을 인가하고, 상기 제 1 화소 전류 측정라인에 연결되는 나머지 화소에는 블랙 데이터 전압을 인가하며, 제 2 화소 전류 측정라인에 연결되는 모든 화소에 블랙 데이터 전압을 인가하는 단계와;
상기 제 1 화소 전류 측정라인을 흐르는 제 1 전류 및 상기 제 2 화소 전류 측정라인을 흐르는 제 2 전류를 측정하는 단계와;
상기 제 1 전류 및 제 2 전류를 연산함에 따라 노이즈가 제거된 피측정 화소에서의 화소 전류를 측정하는 단계를 포함하는 것을 특징으로 하며,
상기 제 1 또는 제 2 전류 측정은, 상기 각 화소 전류 측정라인에 존재하는 라인 커패시터의 용량에 샘플링 홀딩 회로의 입력단에 병렬 접속된 커패시터의 용량을 더한 값과, 제2시점과 제1시점에서 측정한 상기 각 화소 전류 측정라인의 전압의 차이를 곱하여, 상기 제2시점과 상기 제1시점의 시간 차이로 나누는 것을 특징으로 하는 유기발광 다이오드 표시장치의 화소 전류 측정 방법.
A data voltage for measurement is applied to the pixel to be measured connected to the first pixel current measurement line, a black data voltage is applied to the remaining pixels connected to the first pixel current measurement line, Applying a black data voltage to all pixels;
Measuring a first current flowing through the first pixel current measurement line and a second current flowing through the second pixel current measurement line;
And measuring the pixel current in the pixel to be measured from which noise has been removed by calculating the first current and the second current,
The first or second current measurement may be performed by measuring a value obtained by adding the capacitance of the capacitor connected in parallel to the input terminal of the sampling and holding circuit to the capacitance of the line capacitor existing in each pixel current measurement line, And dividing the difference between the second time point and the first time point by a difference between voltages of the pixel current measuring lines.
제6항에 있어서,
상기 화소 전류 측정라인은 기준 전압 배선 또는 데이터 배선인 것을 특징으로 하는 유기발광 다이오드 표시장치의 화소 전류 측정 방법.
The method according to claim 6,
Wherein the pixel current measurement line is a reference voltage line or a data line.
제6항에 있어서,
상기 연산은 감산 처리인 것을 특징으로 하는 유기발광 다이오드 표시장치의 화소 전류 측정 방법.
The method according to claim 6,
Wherein the calculation is a subtraction process. ≪ RTI ID = 0.0 > 11. < / RTI >
제6항에 있어서,
상기 연산에 앞서 제 1 전류 또는 제 2 전류에 계수를 곱하는 단계를 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치의 화소 전류 측정 방법.
The method according to claim 6,
Further comprising the step of multiplying a first current or a second current by a coefficient prior to the calculation.
삭제delete 제1항에 있어서,
상기 각 화소 전류 측정라인에 삽입되는 노이즈가 동상인 경우에는 상기 제1전류에서 상기 제2전류를 감산하고, 상기 각 화소 전류 측정라인에 삽입되는 노이즈가 동상이 아닐 경우에는 일정한 계수를 곱하거나 나눈 상기 제2전류를 상기 제1전류에서 감산하는 것을 특징으로 하는 유기발광 다이오드 표시장치.
The method according to claim 1,
Wherein when the noise inserted into each pixel current measurement line is in phase, the second current is subtracted from the first current, and when the noise inserted into each pixel current measurement line is not in phase, And subtracts the second current from the first current.
제6항에 있어서,
상기 각 화소 전류 측정라인에 삽입되는 노이즈가 동상인 경우에는 상기 제1전류에서 상기 제2전류를 감산하고, 상기 각 화소 전류 측정라인에 삽입되는 노이즈가 동상이 아닐 경우에는 일정한 계수를 곱하거나 나눈 상기 제2전류를 상기 제1전류에서 감산하는 것을 특징으로 하는 유기발광 다이오드 표시장치의 화소 전류 측정 방법.
The method according to claim 6,
Wherein when the noise inserted into each pixel current measurement line is in phase, the second current is subtracted from the first current, and when the noise inserted into each pixel current measurement line is not in phase, And subtracting the second current from the first current. A method of measuring a pixel current of an organic light emitting diode display, comprising:
KR1020120030086A 2012-03-23 2012-03-23 Organic light emitting diode display device and method of measuring pixel current of the same KR101939231B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120030086A KR101939231B1 (en) 2012-03-23 2012-03-23 Organic light emitting diode display device and method of measuring pixel current of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120030086A KR101939231B1 (en) 2012-03-23 2012-03-23 Organic light emitting diode display device and method of measuring pixel current of the same

Publications (2)

Publication Number Publication Date
KR20130107909A KR20130107909A (en) 2013-10-02
KR101939231B1 true KR101939231B1 (en) 2019-01-17

Family

ID=49631113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120030086A KR101939231B1 (en) 2012-03-23 2012-03-23 Organic light emitting diode display device and method of measuring pixel current of the same

Country Status (1)

Country Link
KR (1) KR101939231B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473844B1 (en) 2012-09-28 2014-12-17 엘지디스플레이 주식회사 Organic Light-Emitting Diode Display DEVICE
WO2015167227A1 (en) * 2014-04-30 2015-11-05 네오뷰코오롱 주식회사 Apparatus and method for compensating brightness deviation of organic light emitting display device
KR102276627B1 (en) * 2014-07-11 2021-07-12 엘지디스플레이 주식회사 Organic light emitting diode device
KR102281755B1 (en) 2014-09-16 2021-07-27 삼성디스플레이 주식회사 Organic light emitting display device
KR102278599B1 (en) 2014-11-19 2021-07-16 삼성디스플레이 주식회사 Orgainic light emitting display and driving method for the same
KR102252048B1 (en) * 2015-01-16 2021-05-14 엘지디스플레이 주식회사 Source driver ic, sensor, and display device
KR102316476B1 (en) 2015-06-16 2021-10-22 삼성디스플레이 주식회사 Data draver and organic light emitting display device having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535728A (en) 2004-02-24 2007-12-06 ニューライト・コーポレイション Penlight touch screen data input system and method for flat panel display
JP2011164135A (en) * 2010-02-04 2011-08-25 Global Oled Technology Llc Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
KR20060020292A (en) * 2004-08-31 2006-03-06 삼성에스디아이 주식회사 Method of analyzing impedance of an electron emission display panel and method of driving electron emission display device utilizing thereof
KR100707637B1 (en) * 2005-04-28 2007-04-12 삼성에스디아이 주식회사 Light emitting display and control method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007535728A (en) 2004-02-24 2007-12-06 ニューライト・コーポレイション Penlight touch screen data input system and method for flat panel display
JP2011164135A (en) * 2010-02-04 2011-08-25 Global Oled Technology Llc Display device

Also Published As

Publication number Publication date
KR20130107909A (en) 2013-10-02

Similar Documents

Publication Publication Date Title
KR101939231B1 (en) Organic light emitting diode display device and method of measuring pixel current of the same
KR101992665B1 (en) Organic light emitting display device and method for driving thereof
JP6461774B2 (en) Detection circuit and organic light emitting display device
KR101985243B1 (en) Organic Light Emitting Display Device, Driving Method thereof and Manufacturing Method thereof
WO2014021201A1 (en) Display apparatus and method for driving same
US20120306947A1 (en) Organic light emitting diode display device and method of driving the same
KR102067228B1 (en) Organic lighting emitting device and method for compensating degradation thereof
US20110187693A1 (en) Display apparatus and method of operating the same
KR20170026972A (en) Organic Light Emitting Display and Method of Driving the same
CN113129829B (en) Display device
KR102595281B1 (en) Data Driver and Display Device using the same
KR20160083157A (en) Controller, organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
EP2531994B1 (en) Display device
KR101978587B1 (en) Display device and driving method thereof
KR20210012093A (en) Method for compensating degradation of display device
US11151925B2 (en) Display device and driving method thereof
KR20150078358A (en) Apparatus and method for compensating data of orgainc emitting diode display device
EP3958250A2 (en) Method and device for compensating luminance deviation and display device using the same
KR20180036855A (en) Organic light emitting display panel, organic light emitting display device, source driver ic, operating method of the source driver ic, and driving method of the organic light emitting display device
KR20170050748A (en) Organic light emitting display device, timing controller and method for driving the timing controller
KR20120063049A (en) Organic light emitting diode display device and driving method thereof
KR20150033903A (en) Organic light emitting diode display device and driving method the same
KR101954779B1 (en) Organic light emitting diode display device and method of measuring capacity of pixel current measuring line of the same
CN116092440A (en) Display device and driving circuit
KR102293366B1 (en) Organic light emitting diode and driving method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant