KR101935348B1 - Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same - Google Patents

Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same Download PDF

Info

Publication number
KR101935348B1
KR101935348B1 KR1020170061660A KR20170061660A KR101935348B1 KR 101935348 B1 KR101935348 B1 KR 101935348B1 KR 1020170061660 A KR1020170061660 A KR 1020170061660A KR 20170061660 A KR20170061660 A KR 20170061660A KR 101935348 B1 KR101935348 B1 KR 101935348B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
layer
material film
film
Prior art date
Application number
KR1020170061660A
Other languages
Korean (ko)
Other versions
KR20180126801A (en
Inventor
이원준
박재민
김예원
Original Assignee
세종대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세종대학교산학협력단 filed Critical 세종대학교산학협력단
Priority to KR1020170061660A priority Critical patent/KR101935348B1/en
Publication of KR20180126801A publication Critical patent/KR20180126801A/en
Application granted granted Critical
Publication of KR101935348B1 publication Critical patent/KR101935348B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H01L45/06
    • H01L45/1253
    • H01L45/14
    • H01L45/1608
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

다층 상변화 물질막 및 상기 다층 상변화 물질막의 제조 방법, 및 상기 다층 상변화 물질막을 포함하는 상변화 메모리 소자에 관한 것이다.A multilayer phase change material film, a method of manufacturing the multilayer phase change material film, and a phase change memory element including the multilayer phase change material film.

Description

다층 상변화 물질막 및 이의 제조 방법, 이를 포함하는 상변화 메모리 소자{PHASE-CHANGE MATERIAL MULTI-LAYER AND PRODUCING METHOD OF THE SAME, AND PHASE-CHANGE MEMORY DEVICE INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a multilayer phase change material film, a method of manufacturing the same, and a phase change memory device including the phase change material film,

본원은, 다층 상변화 물질막 및 상기 다층 상변화 물질막의 제조 방법, 및 상기 다층 상변화 물질막을 포함하는 상변화 메모리 소자에 관한 것이다.The present disclosure relates to a multilayer phase change material film and a method of making the same, and to a phase change memory device comprising the multilayer phase change material film.

상변화 메모리 소자는 상변화 물질 층의 결정질/비정질 간 상변화에 따라 발생하는 저항의 차이를 이용하여 구동하기 때문에 이 두 가지 상태를 단일 비트(bit) 메모리의 1,0에 대응시켜서 상변화 메모리 소자를 구현할 수 있다. 상변화 메모리 소자는 DRAM, SRAM과는 달리 전원이 꺼지더라도 저장된 정보가 보존되는 비휘발성(nonvolatile) 메모리 소자로서 한번 기록된 정보는 70℃의 고온에서도 20년 이상 보존할 수 있으며, 우주복사선 및 전자기파 등에 영향을 받지 않아 우주공간에서도 본래의 기능대로 동작하는 것이 가능하고, 높은 내구성을 지녀 1,000 회 이상 반복해서 정보를 읽고 지우는 것이 가능하다. 또한, 상변화 메모리의 주요 특성 중 하나인 빠른 리드/엑세스(read/access) 시간은 현재 수 μs~ 수십 μs 단위의 특성을 보이는 비휘발성 메모리의 대표격인 플래쉬 메모리(flash memory) 보다 1,000 배 이상 빠른 수 ns~ 수십 ns에 이르며, SRAM과 같이 읽고 쓰기 시간이 매우 짧아 빠른 구동에 유리하다. 또한 동작 전압은 DRAM과 비슷한 수준인 2 V 내지 5 V 이하의 낮은 전압에서 동작이 가능하다. 그럼에도 불구하고 비교적 간단한 셀 구조를 가지기 때문에 소자 크기를 DRAM 수준까지 낮추는 것이 가능하여 집적화에 매우 유리하며, 독립형(stand-alone) 메모리는 물론 SoC 용 임베디드(embeded) 메모리에도 적용 가능하다.Since the phase change memory device is driven by using the difference in resistance caused by the crystalline / amorphous phase change of the phase change material layer, these two states are associated with the bit memories 1 and 0 of the single bit memory, Device can be implemented. Unlike DRAM and SRAM, a phase-change memory device is a nonvolatile memory device in which stored information is stored even when the power is turned off. Once written information can be stored for more than 20 years at a high temperature of 70 ° C, It is possible to operate according to the original function even in outer space, and it is possible to read and erase information repeatedly more than 1,000 times with high durability. In addition, the fast read / access time, which is one of the main characteristics of phase change memory, is 1,000 times faster than flash memory, which is the representative of nonvolatile memory which shows a characteristic of several microseconds to tens of microseconds. It has ns ~ tens of ns. It has a very short read / write time like SRAM, which is advantageous for fast operation. In addition, the operating voltage can be operated at a voltage as low as 2 to 5 V, which is comparable to that of DRAM. Nevertheless, since it has a relatively simple cell structure, it is possible to reduce the device size to the DRAM level, which is very advantageous for integration, and is applicable to embedded memory for SoC as well as stand-alone memory.

현재 PRAM의 핵심물질인 상변화 재료 중에 가장 보편적으로 쓰이는 물질은 Ge-Sb-Te 3원계 칼코게나이드 물질(GST)이다. GST는 낮은 결정화 온도로 인한 셀 간 열 간섭 현상이 발생할 가능성이 있는 것으로 알려져 있으며, 용융 온도가 높기 때문에 비정질화(reset)를 위해 높은 전압의 리셋 펄스(reset pulse)가 필요하여 전력 소비적인 측면에서 단점을 지니고 있다. 또한, 집적화에 유리한 멀티-레벨 코딩(multi-level coding)의 어려움, 고집적화에 따른 리텐션(retention) 열화, 드리프트(drift) 현상 등 재료의 안정성에 있어 취약성이 있음이 알려져 있다. 따라서, 상전이 메모리 분야의 발전을 위해서는 미세화된 구조에서 저전류 동작이 가능하고, 상호간의 열 간섭의 최소화 및 열 간섭에 따른 각 상의 불안전 전이에 대해 안정적인 비정질 상태를 유지할 수 있는 상전이 물질 연구 및 새로운 구조의 연구가 진행되고 있다. 2010년 발표된 컨파인(confined) 구조의 상변화 메모리 셀은 가로 7.5 nm, 세로 17 nm, 및 깊이 30 nm의 홀을 형성하고 GST를 매립하여 셀 간의 간섭을 최소화 및 초고집적 메모리 소자를 제조할 수 있는 셀을 제작하였다.Ge-Sb-Te ternary chalcogenide material (GST) is the most commonly used material among phase-change materials, which is a key material of PRAM. GST is known to cause inter-cell thermal interference due to its low crystallization temperature. Because of its high melting temperature, it requires a high-voltage reset pulse for the amorphization (reset) It has disadvantages. Further, it is known that there is a weakness in stability of materials such as difficulty of multi-level coding advantageous for integration, deterioration of retention due to high integration, and drift phenomenon. Therefore, for the development of the phase-transition memory field, a phase transition material which can operate at a low current in a miniaturized structure, minimize mutual thermal interference, maintain a stable amorphous state for each phase unsafe transition due to thermal interference, Research is proceeding. The confined structure of the phase-change memory cell, which was announced in 2010, has holes 7.5 nm in width, 17 nm in length and 30 nm in depth and embedding GST to minimize interference between cells and to manufacture ultra-high-density memory devices .

하지만 상변화 물질층의 결정질/비정질 간 상변화에 따라 발생하는 저항의 차이를 이용하여 단일 비트인 1,0 만 구현 하고 있다. 현재 NAND 플래쉬의 MLC(Multi level cell), TLC(Triple level cell)처럼 하나의 셀에 4개의 상태 정보(11,10,01,00) 또는 8 개의 상태 정보(111,110,101,100,011,010,001,000)를 상변화 메모리에 적용하기 위해서는 저항이 다른 4가지 상태 또는 8가지 상태를 이용하면 다중 비트 상변화 메모리 소자를 구성할 수 있다. 그러나, 현재 상변화 메모리의 핵심 물질인 GST는 용융 온도가 높아 비정질화(reset)를 위해 높은 전압의 리셋(결정화) 펄스가 필요하며, 조성이 다른 다층 GST의 구조에서 이러한 높은 전압의 리셋 펄스는 Ge-Sb-Te 원자의 결정질/비정질 간 상변화에 따라 조성이 섞이게 되어 집적화에 유리한 멀티-레벨 코딩의 장점을 잃게 된다.However, only the single bits of 1 and 0 are implemented using the difference in resistance caused by the crystalline / amorphous phase change of the phase change material layer. Currently, four state information (11, 10, 01, 00) or eight state information (111, 110, 101, 100, 011, 010, 001, 000) are applied to a phase change memory in one cell, such as MLC (Multi level cell) and TLC A multi-bit phase-change memory device can be constructed using four different states or eight states of the resistance. However, GST, which is a key material of phase-change memory at present, has a high melting temperature and requires a high-voltage reset (crystallization) pulse for the amorphization (reset) The composition is mixed according to the crystalline / amorphous phase change of the Ge-Sb-Te atom, and the advantage of multi-level coding advantageous for integration is lost.

또한, 비정질화 및 결정화를 위해 상부전극과 하부전극 사이에 전기장을 인가하는데 이 과정이 반복되면 초기 균일한 조성을 가지고 있던 GST 박막도 양이온 (Ge, Sb)과 음이온(Te)이 서로 다른 방향으로 이동하여 조성이 불균일해지는 현상이 발생하여 멀티-레벨 코딩의 장점을 잃게 된다 [IEDM 16, p. 83-86, ALD-based Confined PCM with a Metallic Liner toward Unlimited Endurance, W.Kim et al.]. In addition, when an electric field is applied between the upper electrode and the lower electrode for amorphization and crystallization, the cation (Ge, Sb) and the anion (Te) in the GST thin film having the initial uniform composition repeatedly move in different directions And thus the composition becomes uneven, thereby losing the advantage of multi-level coding [IEDM 16, p. 83-86, ALD-based Confined PCM with a Metallic Liner toward Unlimited Endurance, W. Kim et al.].

한편, 대한민국 공개특허공보 제2008-0028544호는 컨파인드 셀 구조를 갖는 상변환 기억 소자 및 그의 제조방법에 대하여 개시하고 있다.Korean Patent Laid-Open Publication No. 2008-0028544 discloses a phase-change memory element having a confined cell structure and a manufacturing method thereof.

본원은, 다층 상변화 물질막 및 상기 다층 상변화 물질막의 제조 방법, 및 상기 다층 상변화 물질막을 포함하는 상변화 메모리 소자에 관한 것이다.The present disclosure relates to a multilayer phase change material film and a method of making the same, and to a phase change memory device comprising the multilayer phase change material film.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본원의 제 1 측면은, 복수 층의 상변화 물질막; 및 상기 상변화 물질막의 각 층 사이에 형성된 분리막을 포함하며, 상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것이고, 상기 분리막은 비옥사이드계 물질을 포함하는 것인, 다층 상변화 물질막을 제공한다.According to a first aspect of the present invention, there is provided a semiconductor device comprising: a plurality of layers of a phase change material film; And a separation membrane formed between each layer of the phase change material film, wherein the separation membrane prevents element movement between the layers of the phase change material film, and wherein the separation membrane comprises a fertile side material. Thereby providing a material film.

본원의 제 2 측면은, 제 1 전극; 상기 제 1 전극에 형성되는 본원의 제 1 측면에 따른 다층 상변화 물질막; 및 상기 다층 상변화 물질막에 형성되는 제 2 전극을 포함하는, 상변화 메모리 소자를 제공한다.According to a second aspect of the present invention, there is provided a plasma display panel comprising: a first electrode; A multilayered phase change material film according to the first aspect of the present invention formed on the first electrode; And a second electrode formed on the multi-layered phase change material film.

본원의 제 3 측면은, 기재(substrate)의 일부분에 형성된 제 1 전극; 상기 제 1 전극이 형성된 상기 기재에 형성되며, 상기 제 1 전극을 노출시키는 홀(hole)을 포함하는 절연막; 상기 홀 내의 노출된 상기 제 1 전극에 형성되는 본원의 제 1 측면에 따른 다층 상변화 물질막; 및 상기 다층 상변화 물질막에 형성되는 제 2 전극을 포함하는, 상변화 메모리 소자를 제공한다.A third aspect of the invention provides a method of fabricating a semiconductor device, comprising: forming a first electrode on a portion of a substrate; An insulating layer formed on the substrate on which the first electrode is formed and including a hole exposing the first electrode; A multilayered phase change material film according to the first aspect of the present invention formed on the exposed first electrode in the hole; And a second electrode formed on the multi-layered phase change material film.

본원의 제 4 측면은, 상변화 물질막의 층을 형성하는 것; 상기 상변화 물질막의 층에 분리막을 형성하는 것; 및 상기 분리막에 상변화 물질막의 층을 형성하는 것을 1회 이상 반복하여 수행하는 것을 포함하는, 다층 상변화 물질막의 제조 방법으로서, 상기 다층 상변화 물질막은 상기 상변화 물질막의 각 층 사이에 형성된 분리막을 포함하며, 상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것이고, 상기 분리막은 비옥사이드계 물질을 포함하는 것인, 다층 상변화 물질막의 제조 방법을 제공한다.A fourth aspect of the invention provides a method of forming a layer of a phase change material, Forming a separation membrane in the layer of the phase change material film; And forming a layer of a phase change material layer on the separation layer, the method comprising the steps of: forming a separation layer between the layers of the phase change material layer Wherein the separation membrane prevents element movement between the layers of the phase change material film and the separation membrane comprises a fertile side material.

본원의 일 구현예에 따른 다층 상변화 물질막은, 상변화 물질들 사이에 전기 전도도가 높거나 부도체인 비옥사이드계 물질을 포함하는 분리막을 포함함으로써 전압 인가에 따른 반복적인 상변화에도 상기 분리막에 의해 층간 원소 이동이 방지되고, 위층 및 아래층의 조성이 섞이는 것을 방지할 수 있는 효과가 있으며, 이에 따라 멀티 레벨 특성을 유지할 수 있다. The multi-layered phase-change material film according to an embodiment of the present invention includes a separation membrane including a high-conductivity material or a non-oxide conductive material between the phase-change materials, The interlayer element movement is prevented, the composition of the upper layer and the lower layer can be prevented from being mixed, and thus the multi-level characteristic can be maintained.

본원의 일 구현예에 따른 다층 상변화 물질막이 조성이 상이한 다층의 상변화 물질층들을 포함하는 경우, 각 층마다 상이한 결정화 온도를 가짐으로써 멀티 코딩(multi coding)이 가능한 특성이 있다.When the multi-layered phase change material layer according to an embodiment of the present invention includes multi-layered phase change material layers having different compositions, multi-coding can be performed by having different crystallization temperatures for each layer.

도 1은, 종래의 분리막이 없는 상변화 다층막 구조 메모리 소자의 시간의 흐름에 따른 상변화 다층막 조성 변화를 나타내는 모식도이다.
도 2는, 본원의 일 구현예에 따른 분리막을 포함하는 다층 상변화 물질막을 포함하는 메모리 소자의 모식도이다.
도 3은, (a) 종래의 컨파인드 구조 다층막 및 (b) 본원의 일 구현예에 따른 분리막을 포함하는 다층 상변화 물질막 메모리 소자의 모식도이다.
도 4는, (a) 종래의 단일층 상변화 물질막 및 (b) 본원의 일 구현예에 따른 분리막을 포함하는 다층 상변화 물질막의 메모리 소자의 온도에 따른 저항 변화 그래프이다.
도 5는, 본원의 일 구현예에 따른 분리막을 포함하는 다층 상변화 물질막을 포함하는 메모리 소자 제조 시 사용될 수 있는 다양한 상변화 물질에 대한 온도-저항 관계 그래프이다.
FIG. 1 is a schematic diagram showing a phase change multilayer film composition change with time in a conventional phase-change multilayer structure memory device without a separation film. FIG.
Figure 2 is a schematic diagram of a memory device comprising a multi-layered phase change material film comprising a separator according to one embodiment of the present disclosure.
3 is a schematic diagram of a multi-layered phase change material film memory device comprising (a) a conventional confined structure multilayer film and (b) a separator according to one embodiment of the present invention.
4 is a graph of the resistance change with temperature of a memory element of a multi-layered phase change material film including (a) a conventional single-layered phase-change material film and (b) a separator according to an embodiment of the present invention.
FIG. 5 is a graph of temperature versus resistance for various phase change materials that may be used in the fabrication of a memory device comprising a multi-layered phase change material film comprising a separator according to one embodiment of the present disclosure.

이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is " on " another member, it includes not only when the member is in contact with the other member, but also when there is another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 상대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout this specification, when an element is referred to as " comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. The terms " about ", " substantially ", etc. used to the extent that they are used throughout the specification are intended to be taken to mean the approximation of the manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure.

본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.The word " step (or step) " or " step " used to the extent that it is used throughout the specification does not mean " step for.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합(들)"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term " combination (s) thereof " included in the expression of the machine form means a mixture or combination of one or more elements selected from the group consisting of the constituents described in the expression of the form of a marker, Quot; means at least one selected from the group consisting of the above-mentioned elements.

본원 명세서 전체에서, "A 및/또는 B"의 기재는, "A 또는 B, 또는 A 및 B"를 의미한다. Throughout this specification, the description of "A and / or B" means "A or B, or A and B".

본원 명세서 전체에서, "알킬기"는, 각각, 선형 또는 분지형의, 포화 또는 불포화의 C1-6 알킬기를 포함하는 것일 수 있으며, 예를 들어, 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실, 또는 이들의 가능한 모든 이성질체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.Throughout the specification, the term "alkyl group" may be a linear or branched, saturated or unsaturated C 1-6 alkyl group, and includes, for example, methyl, ethyl, propyl, butyl, pentyl, Or all of the possible isomers thereof.

본원 명세서 전체에서, 용어 "알콕시기"는 앞서 정의된 상기 알킬기가 산소 원자와 연결된 것으로서, 예를 들어, 메톡시, 에톡시, 프로폭시, 부톡시, 펜톡시, 헥실옥시, 또는 이들의 가능한 모든 이성질체를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.Throughout this specification, the term " alkoxy group " refers to an alkyl group as defined above wherein the alkyl group is linked to an oxygen atom, for example, methoxy, ethoxy, propoxy, butoxy, pentoxy, hexyloxy, But may be, but not limited to, all isomers.

본원 명세서 전체에서, 용어 "알킬아민기"는 하나 또는 두개의 알킬기(R)에 의해 치환된 아미노기 (-NHR 또는-NRR'; 여기서, R 및 R'는 서로 독립적일 수 있고, 또는 동일할 수 있음)를 의미하는 것으로서, 상기 알킬기는 앞서 정의된 것과 같다. 예를 들어, 상기 알킬아민기는 메틸아미노, 에틸아미노, n-프로필아미노, 이소프로필아미노, n-부틸아미노, 2-부틸아미노, 이소-부틸아미노, tert-부틸아미노, 디메틸아미노, 디에틸아미노, 디프로필아미노, 디부틸아미노, 메틸-에틸-아미노, 메틸-프로필-아미노, 메틸-이소프로필아미노, 메틸-부틸-아미노, 메틸-이소부틸-아미노, 에틸-프로필-아미노, 에틸-이소프로필아미노, 에틸-부틸-아미노, 에틸-이소부틸-아미노 등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.Throughout the specification, the term "alkylamine group" refers to an amino group (-NHR or -NRR ', wherein R and R' may be independent of one another or may be the same Wherein the alkyl group is the same as defined above. For example, the alkylamine group may be substituted with one or more substituents selected from the group consisting of methylamino, ethylamino, n-propylamino, isopropylamino, n-butylamino, 2-butylamino, iso-butylamino, Propylamino, ethyl-isopropylamino, diethylamino, diethylamino, diethylamino, diethylamino, diisopropylamino, dibutylamino, methyl-ethylamino, methyl-propylamino, , Ethyl-butyl-amino, ethyl-isobutyl-amino, and the like.

본원 명세서 전체에서, "막"은 "박막"을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.Throughout the specification, the term "film" may include, but is not limited to, "thin film".

본원 명세서 전체에서, "X" 또는 "할로겐 또는 할라이드"는 주기율표의 17 족에 속하는 할로겐 원자가 작용기의 형태로서 화합물에 포함되어 있는 것을 의미하는 것으로서, 예를 들어, 상기 할로겐 원자는 염소, 브롬, 불소 또는 요오드일 수 있으나, 이에 제한되지 않을 수 있다.For the purposes of the present specification, " X " or " halogen or halide " means that a halogen atom belonging to group 17 of the periodic table is included in the compound as a functional group form. For example, the halogen atom is chlorine, bromine, Or iodine, but is not limited thereto.

이하, 본원의 구현예를 상세히 설명하였으나, 본원이 이에 제한되지 않을 수 있다.Hereinafter, embodiments of the present invention are described in detail, but the present invention is not limited thereto.

본원의 제 1 측면은, 복수 층의 상변화 물질막; 및 상기 상변화 물질막의 각 층 사이에 형성된 분리막을 포함하며, 상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것이고, 상기 분리막은 비옥사이드계 물질을 포함하는 것인, 다층 상변화 물질막을 제공한다.According to a first aspect of the present invention, there is provided a semiconductor device comprising: a plurality of layers of a phase change material film; And a separation membrane formed between each layer of the phase change material film, wherein the separation membrane prevents element movement between the layers of the phase change material film, and wherein the separation membrane comprises a fertile side material. Thereby providing a material film.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 상변화 온도가 서로 동일하거나 상이한 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the phase change temperatures of the respective layers of the phase change material layer may be the same or different from each other, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층은 A-B-C 상변화 물질을 포함하는 것이며, 여기서 A는 Ge, Sn, Si, In, Al, Ag, 및 Ga를 포함하는 군으로부터 적어도 하나가 선택되고, B는 Sb, As, Bi, 및 P 를 포함하는 군으로부터 선택되고, C는S, Se, 및Te를 포함하는 군으로부터 선택되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 A-B-C 상변화 물질은 Ge-Sb-Te 계열, In-Sb-Te계열, Sn-Sb-Se 계열 등일 수 있으나 이에 제한되지 않는다.In one embodiment of the invention, each layer of the phase change material layer comprises an ABC phase change material, where A is at least one of the group comprising Ge, Sn, Si, In, Al, Ag, And B is selected from the group comprising Sb, As, Bi, and P, and C may be selected from the group comprising S, Se, and Te, but is not limited thereto. For example, the A-B-C phase change material may be Ge-Sb-Te series, In-Sb-Te series, Sn-Sb-Se series or the like, but is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층은 A-B-C 상변화 물질층 형성 후 도핑되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 도핑은 N-, C-, 또는 Si-도핑을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, each layer of the phase change material layer may be doped after forming the A-B-C phase change material layer, but may not be limited thereto. For example, the doping may include, but is not limited to, N-, C-, or Si-doping.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 두께는 서로 동일하거나 상이할 수 있으며, 상기 상변화 각 층의 두께는 특별히 제한되지 않으며, 원하는 상변화 물질막의 제조를 위해 설계자에 의해 자유롭게 변경될 수 있다.In one embodiment of the invention, the thickness of each layer of the phase change material layer may be the same or different from each other, and the thickness of each phase change layer is not particularly limited and may be selected by the designer It can be changed freely.

본원의 일 구현예에 있어서, 상기 상변화 물질막 각 층의 두께는 각각 독립적으로 약 0.1 nm 내지 약 50 nm인 것일 수 있으나, 이에 제한되지 않는다. 예를 들어, 상기 상변화 물질막 각 층의 두께는 약 0.1 nm 내지 약 50 nm, 약 1 nm 내지 약 50 nm, 약 10 nm 내지 약 50 nm, 약 20 nm 내지 약 50 nm, 약 30 nm 내지 약 50 nm, 약 40 nm 내지 약 50 nm, 약 0.1 nm 내지 약 40 nm, 약 1 nm 내지 약 40 nm, 약 10 nm 내지 약 40 nm, 약 20 nm 내지 약 40 nm, 약 30 nm 내지 약 40 nm, 약 0.1 nm 내지 약 30 nm, 약 1 nm 내지 약 30 nm, 약 10 nm 내지 약 30 nm, 약 20 nm 내지 약 30 nm, 약 0.1 nm 내지 약 20 nm, 약 1 nm 내지 약 20 nm, 약 10 nm 내지 약 20 nm, 약 0.1 nm 내지 약 10 nm, 약 1 nm 내지 약 10 nm, 또는 약 0.1 nm 내지 약 1 nm인 것일 수 있으나, 이에 제한되지 않는다. In one embodiment of the invention, the thickness of each phase-change material layer may be independently from about 0.1 nm to about 50 nm, but is not limited thereto. For example, the thickness of each layer of the phase change material film may range from about 0.1 nm to about 50 nm, from about 1 nm to about 50 nm, from about 10 nm to about 50 nm, from about 20 nm to about 50 nm, From about 1 nm to about 40 nm, from about 10 nm to about 40 nm, from about 20 nm to about 40 nm, from about 30 nm to about 40 nm, from about 40 nm to about 50 nm, from about 0.1 nm to about 40 nm, from about 1 nm to about 20 nm, from about 0.1 nm to about 20 nm, from about 0.1 nm to about 30 nm, from about 1 nm to about 30 nm, from about 10 nm to about 30 nm, from about 20 nm to about 30 nm, But is not limited to, about 10 nm to about 20 nm, about 0.1 nm to about 10 nm, about 1 nm to about 10 nm, or about 0.1 nm to about 1 nm.

본원의 일 구현예에 있어서, 상기 분리막에 포함되는 상기 비옥사이드계 물질은, 구체적으로, Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn 및 이들의 질화물 또는 칼코겐화합물, 탄소계 물질, SiN, SiC, SiCN, AlN, BN (boron nitride), 및 CN (carbon nitride)로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 탄소계 물질은, 예를 들어, 탄소, CNT, 또는 그래핀 등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 칼코겐 화합물은 본 기술 분야에 공지된 것들을 특별히 제한 없이 사용될 수 있으며, 예를 들어, 전이금속 칼코겐 화합물(Transition Metal Dichalcogenide: TMDC)을 사용할 수 있으며, 구체적으로, MoS2, WS2, MoSe2, WSe2, MoTe2 또는 MoSe2의 전이금속 칼코겐 화합물을 사용할 수 있으나, 이에 제한되는 것은 아니다. 상기 분리막의 간격은 적층되는 상변화 물질막의 두께에 따라 결정되며 상기 분리막의 두께는 상변화 특성에 따라 설계자에 의해 자유롭게 변경 할 수 있다. In one embodiment of the present invention, the oxide-based material contained in the separator may be selected from the group consisting of Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn and their nitrides or chalcogen compounds , Carbon-based materials, SiN, SiC, SiCN, AlN, boron nitride (BN), and carbon nitride (CN). The carbon-based material may include, but is not limited to, carbon, CNT, or graphene. The chalcogen compound may be any of those known in the art without any particular limitation. For example, a transition metal chalcogenide (TMDC) may be used. Specifically, MoS 2 , WS 2 , MoSe 2 , WSe 2 , MoTe 2, or transition metal chalcogen compounds of MoSe 2 may be used, but are not limited thereto. The spacing of the separation membranes is determined by the thickness of the deposited phase change material, and the thickness of the separation membranes can be freely changed by the designer depending on the phase change characteristics.

본원의 일 구현예에 있어서, 상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것으로서, 비옥사이드계 물질의 전기 전도성 물질 또는 부도체를 포함하는 것이고, 절연막은 제외되는 것일 수 있다. 이는, 절연막에 포함되는 산소 성분은 메모리 소자에 좋지 않은 영향을 끼칠 수 있기 때문이다. In one embodiment of the present invention, the separation layer prevents element movement between the layers of the phase change material layer, and may include an electrically conductive material or non-conductive material of the non-oxide side material, and may be an insulating layer. This is because the oxygen component included in the insulating film may adversely affect the memory element.

본원의 일 구현예에 있어서, 상기 분리막 각 층의 두께는 서로 동일하거나 상이할 수 있으며, 상기 분리막 각 층의 두께는 특별히 제한되지 않으며, 원하는 상변화 물질막의 제조를 위해 설계자에 의해 자유롭게 변경될 수 있다.In one embodiment of the present invention, the thicknesses of the separation membrane layers may be the same or different from each other, and the thickness of each separation membrane layer is not particularly limited and may be freely changed by a designer for manufacturing a desired phase change material membrane have.

본원의 일 구현예에 있어서, 상기 분리막 각 층의 두께는 각각 독립적으로 약 0.1 nm 내지 약 10 nm인 것일 수 있으나, 이에 제한되지 않는다. 예를 들어, 상기 분리막 각 층의 두께는 약 0.1 nm 내지 약 10 nm, 약 0.1 nm 내지 약 5 nm, 약 0.1 nm 내지 약 3 nm, 약 0.1 nm 내지 약 1 nm, 약 1 nm 내지 약 10 nm, 약 1 nm 내지 약 5 nm, 또는 약 1 nm 내지 약 3 nm 일 수 있으나, 이에 제한되지 않는다. In one embodiment of the present invention, the thickness of each of the separation membrane layers may independently be about 0.1 nm to about 10 nm, but is not limited thereto. For example, the thickness of each layer of the separation membrane can be from about 0.1 nm to about 10 nm, from about 0.1 nm to about 5 nm, from about 0.1 nm to about 3 nm, from about 0.1 nm to about 1 nm, from about 1 nm to about 10 nm , From about 1 nm to about 5 nm, or from about 1 nm to about 3 nm, but is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막 각 층의 두께와 상기 분리막 각 층의 두께는 서로 동일하거나 상이할 수 있으며, 상기 두께는 특별히 제한되지 않는다. 예를 들어, 세 층의 상변화 물질막과 두 층의 상기 분리막을 갖는 경우, 상변화 물질 1 및 상변화 물질 2 사이의 분리막 두께는 약 2 nm, 상변화 물질 2 및 상변화 물질 3 사이의 분리막 두께는 약 5 nm일 수 있으나, 이에 제한되지 않는다.In one embodiment of the present invention, the thickness of each phase-change material layer and the thickness of each separation layer may be the same or different, and the thickness is not particularly limited. For example, in the case of three layers of phase change material and two layers of the separation membrane, the separation membrane thickness between phase change material 1 and phase change material 2 is about 2 nm, between phase change material 2 and phase change material 3 The membrane thickness may be about 5 nm, but is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 상변화 온도(결정화 온도)는 약 100℃ 내지 약 500℃ 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 상변화 물질막의 각 층의 상변화 온도(결정화 온도)는 약 100℃ 내지 약 500℃, 약 100℃ 내지 약 400℃, 약 100℃ 내지 약 300℃, 약 100℃ 내지 약 200℃, 약 200℃ 내지 약 500℃, 약 200℃ 내지 약 400℃, 약 200℃ 내지 약 300℃, 약 300℃ 내지 약 500℃, 약 300℃ 내지 약 400℃, 또는 약 400℃ 내지 약 500℃ 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 세 층의 상변화 물질막과 두 층의 상기 분리막을 갖는 경우, 상기 상변화 물질막의 각 층의 상변화는, 약 100℃, 약 120℃, 및 약 140℃에서 순차적으로 상변화가 일어나는 것일 수 있으나, 이에 제한되지 않는다. 본원의 일 구현예에 있어서, 상기 상변화 물질막들의 조성이 각각 상이한 경우, 각 층의 상변화 온도가 점진적으로 증가하거나 점진적으로 감소하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment, the phase change temperature (crystallization temperature) of each layer of the phase change material layer may range from about 100 ° C to about 500 ° C, but is not limited thereto. For example, the phase change temperature (crystallization temperature) of each layer of the phase change material film may be from about 100 캜 to about 500 캜, from about 100 캜 to about 400 캜, from about 100 캜 to about 300 캜, About 300 DEG C to about 500 DEG C, about 200 DEG C to about 500 DEG C, about 200 DEG C to about 400 DEG C, about 200 DEG C to about 300 DEG C, about 300 DEG C to about 500 DEG C, Range, but may not be limited thereto. For example, in the case of three layers of phase change material and two layers of said separation layer, the phase change of each layer of the phase change material layer may be sequentially changed at about 100 캜, about 120 캜, and about 140 캜, But is not limited thereto. In one embodiment of the present invention, when the compositions of the phase change material layers are different from each other, the phase change temperature of each layer may be gradually increased or gradually decreased, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 상변화 온도는 상기 상변화 물질막의 각 층의 조성에 따라 조절되는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, the phase change temperature of each layer of the phase change material layer may be controlled according to the composition of each layer of the phase change material layer, but may not be limited thereto.

본원의 제 2 측면은, 제 1 전극; 상기 제 1 전극에 형성되는 본원의 제 1 측면에 따른 다층 상변화 물질막; 및 상기 다층 상변화 물질막에 형성되는 제 2 전극을 포함하는, 상변화 메모리 소자를 제공한다.According to a second aspect of the present invention, there is provided a plasma display panel comprising: a first electrode; A multilayered phase change material film according to the first aspect of the present invention formed on the first electrode; And a second electrode formed on the multi-layered phase change material film.

상기 본원의 제 1 측면의 다층 상변화 물질막에 대한 내용의 중복 기재를 생락하였으나 본 측면에 대하여 모두 적용될 수 있다. But the present invention can be applied to all aspects of the present invention, although the overlapping description of the contents of the multilayered phase change material film of the first aspect of the present invention is omitted.

본원의 일 구현예에 있어서, 상기 상변화 메모리 소자는 상기 다층 상변화 물질막을 포함함으로써 멀티레벨 코딩을 구현하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, the phase change memory element may be, but not limited to, implementing multi-level coding by including the multi-layered phase change material film.

본원의 일 구현예에 있어서, 상기 제 1 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터(heater)를 추가 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, the heater may further include a heater disposed between the first electrode and the multi-layered phase change material film, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 제 2 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the heater may further include a heater positioned between the second electrode and the multi-layered phase change material film, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 히터는 금속 재료 및 이의 화합물, 이의 산화물 또는 이의 질화물를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the heater may include, but is not limited to, a metal material and a compound thereof, an oxide thereof, or a nitride thereof.

본원의 일 구현예에 있어서, 상기 다층 상변화 물질막의 각 층은 전기적 신호에 의해 상변화하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, each layer of the multi-layered phase change material film may be phase-shifted by an electrical signal, but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 전기적 신호는 약 1 mV 내지 약 20 V 범위의 전압이거나, 또는 약 1 nA 내지 약 1 A 범위의 전류인 것일 수 있으며, 또한, 상기 전기적 신호는 약 1 ns 내지 약 1 ms 범위의 펄스인 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the invention, the electrical signal may be a voltage in the range of about 1 mV to about 20 V, or a current in the range of about 1 nA to about 1 A, But it may be, but is not limited to, a pulse in the range of about 1 ms.

예를 들어, 상기 전기적 신호는 약 1 mV 내지 약 20 V, 약 1 mV 내지 약 10 V, 약 1 mV 내지 약 5 V, 약 1 mV 내지 약 1 V, 약 1 mV 내지 약 500 mV, 약 1 mV 내지 약 100 mV, 또는 약 1 mV 내지 약 50 mV 범위의 전압일 수 있으며, 또는 상기 전기적 신호는 약 1 nA 내지 약 1 A, 약 1 nA 내지 약 100 mA, 약 1 nA 내지 약 10 mA, 약 1 nA 내지 약 100 μA, 약 1 nA 내지 약 1 μA, 약 1 nA 내지 약 100 nA, 약 100 nA 내지 약 1 A, 약 100 nA 내지 약 10 mA, 약 100 nA 내지 약 100 μA, 약 100 nA 내지 약 1 μA, 약 1 μA 내지 약 1 A, 약 1 μA 내지 약 100 mA, 약 1 μA 내지 약 10 mA, 약 1 μA 내지 약 100 μA, 약 100 μA 내지 약 1 A, 약 100 μA 내지 약 100 mA, 약 100 μA 내지 약 10 mA, 또는 약 10 mA 내지 약 1 A범위의 전류인 것일 수 있으나, 이에 제한되지 않는다.For example, the electrical signal may be in the range of about 1 mV to about 20 V, about 1 mV to about 10 V, about 1 mV to about 5 V, about 1 mV to about 1 V, about 1 mV to about 500 mV, mV to about 100 mV, or from about 1 mV to about 50 mV, or the electrical signal may range from about 1 nA to about 1 A, from about 1 nA to about 100 mA, from about 1 nA to about 10 mA, About 100 nA to about 100 A, about 1 nA to about 1 A, about 1 nA to about 100 nA, about 100 nA to about 1 A, about 100 nA to about 10 mA, about 100 nA to about 100 A, about 100 from about 1 μA to about 100 μA, from about 1 μA to about 1 A, from about 1 μA to about 100 mA, from about 1 μA to about 10 mA, from about 1 μA to about 100 μA, from about 100 μA to about 1 A, But is not limited to, a current in the range of about 100 mA, about 100 A to about 10 mA, or about 10 mA to about 1A.

예를 들어, 상기 전기적 신호는 약 1 ns 내지 약 1 ms, 약 1 ns 내지 약 100 μs, 약 1 ns 내지 약 10 μs, 약 1 ns 내지 약 1 μs, 약 1 ns 내지 약 100 ns, 약 1 ns 내지 약 10 ns, 약 10 ns 내지 약 1 ms, 약 10 ns 내지 약 100 μs, 약 10 ns 내지 약 10 μs, 약 10 ns 내지 약 1 μs, 약 10 ns 내지 약 100 ns, 약 100 ns 내지 약 1 ms, 약 100 ns 내지 약 100 μs, 약 100 ns 내지 약 10 μs, 약 100 ns 내지 약 1 μs, 약 1 μs 내지 약 1 ms, 약 1 μs 내지 약 100 μs, 약 1 μs 내지 약 10 μs, 약 10 μs 내지 약 1 ms, 약 10 μs 내지 약 100 μs, 또는 약 100 μs 내지 약 1 ms 범위의 펄스인 것일 수 있으나, 이에 제한되지 않을 수 있다.For example, the electrical signal may be from about 1 ns to about 1 ms, from about 1 ns to about 100 μs, from about 1 ns to about 10 μs, from about 1 ns to about 1 μs, from about 1 ns to about 100 ns, from about 10 ns to about 1 ns, from about 10 ns to about 100 ns, from about 10 ns to about 100 ns, from about 10 ns to about 10 μs, from about 10 ns to about 1 μs, from about 10 ns to about 100 ns, About 1 ms to about 1 ms, from about 1 ms to about 100 ms, from about 1 ms to about 10 ms, from about 100 ms to about 100 ms, from about 100 ms to about 10 ms, from about 100 ms to about 1 ms, , about 10 μs to about 1 ms, about 10 μs to about 100 μs, or about 100 μs to about 1 ms.

본원의 제 3 측면은, 기재(substrate)의 일부분에 형성된 제 1 전극; 상기 제 1 전극이 형성된 상기 기재에 형성되며, 상기 제 1 전극을 노출시키는 홀(hole)을 포함하는 절연막; 상기 홀 내의 노출된 상기 제 1 전극에 형성되는 본원의 제 1 측면에 따른 다층 상변화 물질막; 및 상기 다층 상변화 물질막에 형성되는 제 2 전극을 포함하는, 상변화 메모리 소자를 제공한다.A third aspect of the invention provides a method of fabricating a semiconductor device, comprising: forming a first electrode on a portion of a substrate; An insulating layer formed on the substrate on which the first electrode is formed and including a hole exposing the first electrode; A multilayered phase change material film according to the first aspect of the present invention formed on the exposed first electrode in the hole; And a second electrode formed on the multi-layered phase change material film.

상기 본원의 제 1 측면의 다층 상변화 물질막에 대한 내용의 중복 기재를 생락하였으나 본 측면에 대하여 모두 적용될 수 있다.But the present invention can be applied to all aspects of the present invention, although the overlapping description of the contents of the multilayered phase change material film of the first aspect of the present invention is omitted.

본원의 일 구현예에 있어서, 상기 상변화 메모리 소자는 상기 다층 상변화 물질막을 포함함으로써 멀티레벨 코딩을 구현하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the phase change memory element may be, but not limited to, implementing multi-level coding by including the multi-layered phase change material film.

본원의 일 구현예에 있어서, 상기 상변화 메모리 소자는 상기 홀 내의 노출된 상기 제 1 전극에 가로 방향으로 형성된 상기 다층 상변화 물질막을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the phase change memory element may include, but is not limited to, the multi-layered phase change material film formed laterally in the first electrode exposed in the hole.

본원의 일 구현예에 있어서, 상기 제 1 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the heater may further include a heater positioned between the first electrode and the multi-layered phase change material film, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 제 2 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the heater may further include a heater positioned between the second electrode and the multi-layered phase change material film, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 히터는 금속 재료 및 이의 화합물, 이의 산화물 또는 이의 질화물를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the heater may include, but is not limited to, a metal material and a compound thereof, an oxide thereof, or a nitride thereof.

본원의 일 구현예에 있어서, 본 측면에 따른 상변화 메모리 소자는 컨파인드(confined) 구조를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, the phase change memory device according to this aspect may include, but is not limited to, a confined structure.

본원의 일 구현예에 있어서, 상기 다층 상변화 물질막의 각 층은 전기적 신호에 의해 상변화하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, each layer of the multi-layered phase change material film may be phase-shifted by an electrical signal, but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 전기적 신호는 약 1 mV 내지 약 20 V 범위의 전압이거나, 또는 약 1 nA 내지 약 1 A 범위의 전류인 것일 수 있으며, 또한, 상기 전기적 신호는 약 1 ns 내지 약 1 ms 범위의 펄스인 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the invention, the electrical signal may be a voltage in the range of about 1 mV to about 20 V, or a current in the range of about 1 nA to about 1 A, But it may be, but is not limited to, a pulse in the range of about 1 ms.

예를 들어, 상기 전기적 신호는 약 1 mV 내지 약 20 V, 약 1 mV 내지 약 10 V, 약 1 mV 내지 약 5 V, 약 1 mV 내지 약 1 V, 약 1 mV 내지 약 500 mV, 약 1 mV 내지 약 100 mV, 또는 약 1 mV 내지 약 50 mV 범위의 전압일 수 있으며, 또는 상기 전기적 신호는 약 1 nA 내지 약 1 A, 약 1 nA 내지 약 100 mA, 약 1 nA 내지 약 10 mA, 약 1 nA 내지 약 100 μA, 약 1 nA 내지 약 1 μA, 약 1 nA 내지 약 100 nA, 약 100 nA 내지 약 1 A, 약 100 nA 내지 약 10 mA, 약 100 nA 내지 약 100 μA, 약 100 nA 내지 약 1 μA, 약 1 μA 내지 약 1 A, 약 1 μA 내지 약 100 mA, 약 1 μA 내지 약 10 mA, 약 1 μA 내지 약 100 μA, 약 100 μA 내지 약 1 A, 약 100 μA 내지 약 100 mA, 약 100 μA 내지 약 10 mA, 또는 약 10 mA 내지 약 1 A범위의 전류인 것일 수 있다.For example, the electrical signal may be in the range of about 1 mV to about 20 V, about 1 mV to about 10 V, about 1 mV to about 5 V, about 1 mV to about 1 V, about 1 mV to about 500 mV, mV to about 100 mV, or from about 1 mV to about 50 mV, or the electrical signal may range from about 1 nA to about 1 A, from about 1 nA to about 100 mA, from about 1 nA to about 10 mA, About 100 nA to about 100 A, about 1 nA to about 1 A, about 1 nA to about 100 nA, about 100 nA to about 1 A, about 100 nA to about 10 mA, about 100 nA to about 100 A, about 100 from about 1 μA to about 100 μA, from about 1 μA to about 1 A, from about 1 μA to about 100 mA, from about 1 μA to about 10 mA, from about 1 μA to about 100 μA, from about 100 μA to about 1 A, About 100 mA, about 100 A to about 10 mA, or about 10 mA to about 1A.

예를 들어, 상기 전기적 신호는 약 1 ns 내지 약 1 ms, 약 1 ns 내지 약 100 μs, 약 1 ns 내지 약 10 μs, 약 1 ns 내지 약 1 μs, 약 1 ns 내지 약 100 ns, 약 1 ns 내지 약 10 ns, 약 10 ns 내지 약 1 ms, 약 10 ns 내지 약 100 μs, 약 10 ns 내지 약 10 μs, 약 10 ns 내지 약 1 μs, 약 10 ns 내지 약 100 ns, 약 100 ns 내지 약 1 ms, 약 100 ns 내지 약 100 μs, 약 100 ns 내지 약 10 μs, 약 100 ns 내지 약 1 μs, 약 1 μs 내지 약 1 ms, 약 1 μs 내지 약 100 μs, 약 1 μs 내지 약 10 μs, 약 10 μs 내지 약 1 ms, 약 10 μs 내지 약 100 μs, 또는 약 100 μs 내지 약 1 ms 범위의 펄스인 것일 수 있으나, 이에 제한되지 않을 수 있다.For example, the electrical signal may be from about 1 ns to about 1 ms, from about 1 ns to about 100 μs, from about 1 ns to about 10 μs, from about 1 ns to about 1 μs, from about 1 ns to about 100 ns, from about 10 ns to about 1 ns, from about 10 ns to about 100 ns, from about 10 ns to about 100 ns, from about 10 ns to about 10 μs, from about 10 ns to about 1 μs, from about 10 ns to about 100 ns, About 1 ms to about 1 ms, from about 1 ms to about 100 ms, from about 1 ms to about 10 ms, from about 100 ms to about 100 ms, from about 100 ms to about 10 ms, from about 100 ms to about 1 ms, , about 10 μs to about 1 ms, about 10 μs to about 100 μs, or about 100 μs to about 1 ms.

본원의 제 4 측면은, 상변화 물질막의 층을 형성하는 것; 상기 상변화 물질막의 층에 분리막을 형성하는 것; 및 상기 분리막에 상변화 물질막의 층을 형성하는 것을 1회 이상 반복하여 수행하는 것을 포함하는, 다층 상변화 물질막의 제조 방법으로서, 상기 다층 상변화 물질막은 상기 상변화 물질막의 각 층 사이에 형성된 분리막을 포함하며, 상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것이고, 상기 분리막은 비옥사이드계 물질을 포함하는 것인, 다층 상변화 물질막의 제조 방법을 제공한다.A fourth aspect of the invention provides a method of forming a layer of a phase change material, Forming a separation membrane in the layer of the phase change material film; And forming a layer of a phase change material layer on the separation layer, the method comprising the steps of: forming a separation layer between the layers of the phase change material layer Wherein the separation membrane prevents element movement between the layers of the phase change material film and the separation membrane comprises a fertile side material.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층 및 상기 분리막을 형성하는 것은 물리적 기상 증착법, 화학적 기상 증착법(CVD), 및/또는 원자층 증착법(ALD)에 의해 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, each layer of the phase change material layer and the separation layer may be formed by physical vapor deposition, chemical vapor deposition (CVD), and / or atomic layer deposition (ALD) But may not be limited thereto.

본원의 일 구현예에 있어서, 상기 물리적 기상 증착법은 증발법, 스퍼터링, 또는 펄스 레이저 증착을 포함하는 것일 수 있으며, 상기 화학적 기상 증착법은 저압 화학기상증착법, 상압 화학기상증착법, 금속 유기 화학기상증착법, 플라즈마 화학기상증착법, 또는 유도결합 플라즈마 증착법을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the physical vapor deposition may include evaporation, sputtering, or pulsed laser deposition. The chemical vapor deposition may be performed by a low pressure chemical vapor deposition method, an atmospheric pressure chemical vapor deposition method, a metal organic chemical vapor deposition method, Plasma enhanced chemical vapor deposition, plasma enhanced chemical vapor deposition, or inductively coupled plasma deposition.

본원의 일 구현예에 있어서, 상기 원자층 증착법(ALD)은 피복성이 우수하고 원자층 단위로 두께 조절이 가능하며, CVD와 혼용할 경우 미세 직경 및 홀을 갖는 기재의 홀의 매립을 안정적으로 수행할 수 있다.In one embodiment of the present invention, the atomic layer deposition (ALD) method has excellent coverage and can control the thickness in atomic layer units. When used in combination with CVD, the ALD can stably embed holes of a substrate having fine diameters and holes can do.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층 및 상기 분리막의 형성 온도는 상온 내지 약 400℃ 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 상변화 물질막의 각 층 및 상기 분리막은 상온 내지 약 400℃, 약 100℃ 내지 약 400℃, 약 200℃ 내지 약 400℃, 약 300℃ 내지 약 400℃, 상온 내지 약 300℃, 약 100℃ 내지 약 300℃, 약 200℃ 내지 약 300℃, 상온 내지 약 200℃, 또는 약 100℃ 내지 약 200℃의 온도 범위에서 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the formation temperature of each layer of the phase change material layer and the separation layer may be in the range of room temperature to about 400 ° C, but may not be limited thereto. For example, each of the layers of the phase change material layer and the separation layer may be formed to a thickness of from about room temperature to about 400 DEG C, from about 100 DEG C to about 400 DEG C, from about 200 DEG C to about 400 DEG C, from about 300 DEG C to about 400 DEG C, , About 100 ° C to about 300 ° C, about 200 ° C to about 300 ° C, room temperature to about 200 ° C, or about 100 ° C to about 200 ° C.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 상변화 온도가 서로 동일하거나 상이한 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the phase change temperatures of the respective layers of the phase change material layer may be the same or different from each other, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층은 A-B-C 상변화 물질을 포함하는 것이며, 여기서, A는 Ge, Sn, Si, In, Al, Ag, 및 Ga를 포함하는 군으로부터 적어도 하나가 선택되고, B는 Sb, As, Bi, 및 P 를 포함하는 군으로부터 선택되고, C는 S, Se, 및 Te를 포함하는 군으로부터 선택되는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment herein, each layer of the phase change material layer comprises an ABC phase change material, where A is at least one of the group comprising Ge, Sn, Si, In, Al, Ag, B is selected from the group comprising Sb, As, Bi, and P, and C may be selected from the group including S, Se, and Te, but it is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층은 A-B-C 상변화 물질층 형성 후 도핑되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 도핑은 N-, C-, 또는 Si-도핑을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, each layer of the phase change material layer may be doped after forming the A-B-C phase change material layer, but may not be limited thereto. For example, the doping may include, but is not limited to, N-, C-, or Si-doping.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 제조는, A-B 상변화 물질막을 먼저 증착 후 상기 A-B 상변화 물질막을 칼코게나이드화함으로써 제조될 수 있으며, 이러한 방법을 이용하여 각 층의 상변화 물질막의 조성을 상이하게 조절할 수 있으나, 이에 제한되지 않는다. 상기 방법은, 구체적으로, A-B 막을 형성하는 단계; 및 상기 제조된 A-B 막을 칼코겐 원소 C-함유 전구체를 포함하는 기체 분위기 하에서 어닐링하는 것에 의하여 상기 A-B 막을 칼코게나이드화함으로써 A-B-C 상변화 물질막을 형성하는 단계를 포함하며, 여기서 A는 Ge, Sn, Si, In, Al또는 Ga을 포함하고, B는 Sb, As, Bi, 또는 P 를 포함하는 것일 수 있다. In one embodiment, the phase change material layer may be prepared by first depositing an AB phase change material layer followed by chalcogenination of the AB phase change material layer, and using this method, The composition of the material film can be controlled differently, but is not limited thereto. Specifically, the method comprises: forming an A-B film; And forming the ABC phase change material film by chalcogenating the AB film by annealing the AB film in a gaseous atmosphere containing a chalcogen element C-containing precursor, wherein A is Ge, Sn, Si, In, Al, or Ga, and B may include Sb, As, Bi, or P.

본원의 일 구현예에 있어서, 상기 A-B 막을 형성하는 것은 약 80℃ 내지 약 300℃의 온도 범위에서 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어 상기 상기 A-B 막을 형성하는 것은 약 80℃ 내지 약 300℃, 약 80℃ 내지 약 250℃, 약 80℃ 내지 약 200℃, 약 80℃ 내지 약 180℃, 약 80℃ 내지 약 150℃, 약 150℃ 내지 약 300℃, 약 150℃ 내지 약 250℃, 약 150℃ 내지 약 200℃, 약 150℃ 내지 약 180℃, 약 180℃ 내지 약 300℃, 약 180℃ 내지 약 250℃, 약 180℃ 내지 약 200℃, 약 200℃ 내지 약 300℃, 약 200℃ 내지 약 250℃, 또는 약 250℃ 내지 약 300℃의 온도에서 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, forming the A-B film may be performed at a temperature ranging from about 80 캜 to about 300 캜, but may not be limited thereto. For example, the forming of the AB film may be performed at a temperature of about 80 캜 to about 300 캜, about 80 캜 to about 250 캜, about 80 캜 to about 200 캜, about 80 캜 to about 180 캜, From about 150 캜 to about 300 캜, from about 150 캜 to about 250 캜, from about 150 캜 to about 200 캜, from about 150 캜 to about 180 캜, from about 180 캜 to about 300 캜, At a temperature of from about 200 DEG C to about 200 DEG C, from about 200 DEG C to about 300 DEG C, from about 200 DEG C to about 250 DEG C, or from about 250 DEG C to about 300 DEG C, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 칼코겐 원소 C는 S, Se, 또는Te를 포함하는 것일 수 있다. In one embodiment of the invention, the chalcogen element C may comprise S, Se, or Te.

본원의 일 구현예에 있어서, 상기 칼코겐 원소 C-함유 전구체는 수소, 알킬기, 아민기, 알킬아민기, 알콕시기, 실릴기, 게르밀기, 및 이들의 조합들로 이루어진 군에서 선택되는 치환기를 함유하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment herein, the chalcogen element C-containing precursor is a substituent selected from the group consisting of hydrogen, an alkyl group, an amine group, an alkylamine group, an alkoxy group, a silyl group, a germyl group, But is not limited thereto.

상기 칼코겐 원소 C-함유 전구체의 구체적인 예로는, H2S, H2Te, H2Se, Te-(CH3)2, Te-(C2H5)2, Te-(iC3H7)2, Te-(tC4H9)2, Te-[N-(CH3)2]2, Te-[N-(C2H5)2]2, Te-[N-(iC3H7)2]2, Te-(O-CH3)2, Te(O-C2H5)2, Te[O-(iC3H7)]2, Te-[Si-(CH3)-3]2, Te-[Si-(C2H5)-3]2, Te-[Si-(iC3H7)-3]2, Te-(Si-[N-(CH3)2]3)2, Te-(Si-[N-(C2H5)2]-3)2, Te-[Ge-(CH3)-3]2, Te-[Ge-(C2H5)-3]2, Te-(Ge-[N-(CH3)2]3)2, Te-(Ge-[N-(C2H5)2]-3)2, Se-(CH3)2, Se-(C2H5)2, Se-(iC3H7)2, Se-(tC4H9)2, Se-[N-(CH3)2]2, Se[N-(C2H5)2]2, Se-[N-(iC3H7)2]2, Se-(O-CH3)2, Se-(O-C2H5)2, Se-[O-(iC3H7)]2, Se-[Si-(CH3)-3]2, Se-[Si-(C2H5)-3]2, Se-[Si-(iC3H7)-3]2, Se-(Si-[N-(CH3)2]3)2, Se-(Si-[N-(C2H5)2]-3)2, Se-[Ge-(CH3)-3]2, Se-[Ge-(C2H5)-3]2, Se-(Ge-[N-(CH3)2]3)2, 또는 Se-(Ge-[N-(C2H5)2]-3)2등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.Examples of the precursor containing C- chalcogen element, H 2 S, H 2 Te , H 2 Se, Te- (CH 3) 2, Te- (C 2 H 5) 2, Te- (i C 3 H 7) 2, Te- (t C 4 H 9) 2, Te- [N- (CH 3) 2] 2, Te- [N- (C 2 H 5) 2] 2, Te- [N- (i C 3 H 7) 2] 2 , Te- (O-CH 3) 2, Te (OC 2 H 5) 2, Te [O- (i C 3 H 7)] 2, Te- [Si- (CH 3 ) - 3] 2, Te- [ Si- (C 2 H 5) - 3] 2, Te- [Si- (i C 3 H 7) - 3] 2, Te- (Si- [N- (CH 3 ) 2] 3) 2, Te- (Si- [N- (C 2 H 5) 2] - 3) 2, Te- [Ge- (CH 3) - 3] 2, Te- [Ge- (C 2 H 5) - 3] 2, Te- (Ge- [N- (CH 3) 2] 3) 2, Te- (Ge- [N- (C 2 H 5) 2] - 3) 2, Se- ( CH 3) 2, Se- (C 2 H 5) 2, Se- (i C 3 H 7) 2, Se- (t C 4 H 9) 2, Se- [N- (CH 3) 2] 2, Se [N- (C 2 H 5 ) 2] 2, Se- [N- (i C 3 H 7) 2] 2, Se- (O-CH 3) 2, Se- (OC 2 H 5) 2, Se- [O- (i C 3 H 7)] 2, Se- [Si- (CH 3) - 3] 2, Se- [Si- (C 2 H 5) - 3] 2, Se- [Si- (i C 3 H 7) - 3] 2, Se- (Si- [N- (CH 3) 2] 3) 2, Se- (Si- [N- (C 2 H 5) 2] - 3) 2 , Se- [Ge- (CH 3) - 3] 2, Se- [Ge- (C 2 H 5) - 3] 2, Se- (Ge- [N- (CH 3) 2] 3) 2, It is Se- (Ge- [N- (C 2 H 5) 2] - 3) may be of any two, etc., but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 칼코겐 원소 C-함유 전구체를 포함하는 기체 분위기는 약 0.001 Torr 내지 약 760 Torr의 압력 범위에서 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 칼코겐 원소 C-함유 전구체를 포함하는 기체 분위기는 약 0.001 Torr 내지 약 760 Torr, 약 0.01 Torr 내지 약 760 Torr, 약 0.1 Torr 내지 약 760 Torr, 약 1 Torr 내지 약 760 Torr, 약 100 Torr 내지 약 760 Torr, 약 300 Torr 내지 약 760 Torr, 약 500 Torr 내지 약 760 Torr, 약 0.001 Torr 내지 약 500 Torr, 약 0.01 Torr 내지 약 500 Torr, 약 0.1 Torr 내지 약 500 Torr, 약 1 Torr 내지 약 500 Torr, 약 100 Torr 내지 약 500 Torr, 약 300 Torr 내지 약 500 Torr, 약 0.001 Torr 내지 약 300 Torr, 약 0.01 Torr 내지 약 300 Torr, 약 0.1 Torr 내지 약 300 Torr, 약 1 Torr 내지 약 300 Torr, 약 100 Torr 내지 약 300 Torr, 약 0.001 Torr 내지 약 100 Torr, 약 0.01 Torr 내지 약 100 Torr, 약 0.1 Torr 내지 약 100 Torr, 또는 약 1 Torr 내지 약 100 Torr의 압력 범위에서 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment herein, the gas atmosphere comprising the chalcogen element C-containing precursor may be formed in a pressure range of from about 0.001 Torr to about 760 Torr, but may not be limited thereto. For example, the gas atmosphere comprising the chalcogen element C-containing precursor may be from about 0.001 Torr to about 760 Torr, from about 0.01 Torr to about 760 Torr, from about 0.1 Torr to about 760 Torr, from about 1 Torr to about 760 Torr, From about 300 Torr to about 760 Torr, from about 500 Torr to about 760 Torr, from about 0.001 Torr to about 500 Torr, from about 0.01 Torr to about 500 Torr, from about 0.1 Torr to about 500 Torr, from about 100 Torr to about 760 Torr, From about 100 Torr to about 500 Torr, from about 300 Torr to about 500 Torr, from about 0.001 Torr to about 300 Torr, from about 0.01 Torr to about 300 Torr, from about 0.1 Torr to about 300 Torr, About 300 Torr, about 100 Torr to about 300 Torr, about 0.001 Torr to about 100 Torr, about 0.01 Torr to about 100 Torr, about 0.1 Torr to about 100 Torr, or about 1 Torr to about 100 Torr But may not be limited thereto.

본원의 일 구현예에 있어서, 상기 칼코겐 원소 C-함유 전구체를 포함하는 기체는 불활성 기체, 예를 들어, 아르곤이나 헬륨 기체, 또는 N2 를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the invention, the gas comprising the chalcogen element C-containing precursor may be, but not limited to, an inert gas, such as argon or helium gas, or N 2 .

본원의 일 구현예에 있어서, 상기 칼코겐 원소 C-함유 전구체를 포함하는 기체 중 상기 칼코겐 원소 C-함유 전구체의 분압이 약 0.001 Torr 내지 약 100 Torr인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 칼코겐 원소 C-함유 전구체를 포함하는 기체 중 상기 칼코겐 원소 C-함유 전구체의 분압은 약 0.001 Torr 내지 약 100 Torr, 약 0.001 Torr 내지 약 50 Torr, 약 0.001 Torr 내지 약 30 Torr, 약 0.001 Torr 내지 약 10 Torr, 약 0.001 Torr 내지 약 1 Torr, 약 0.001 Torr 내지 약 0.1 Torr, 약 0.01 Torr 내지 약 100 Torr, 약 0.01 Torr 내지 약 50 Torr, 약 0.01 Torr 내지 약 30 Torr, 약 0.01 Torr 내지 약 10 Torr, 약 0.01 Torr 내지 약 1 Torr, 약 1 Torr 내지 약 100 Torr, 약 1 Torr 내지 약 50 Torr, 약 1 Torr 내지 약 30 Torr, 약 1 Torr 내지 약 10 Torr, 약 10 Torr 내지 약 100 Torr, 약 10 Torr 내지 약 50 Torr, 약 10 Torr 내지 약 30 Torr, 약 30 Torr 내지 약 100 Torr, 약 30 Torr 내지 약 50 Torr, 또는 50 Torr 내지 약 100 Torr인 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment herein, the partial pressure of the chalcogen element C-containing precursor in the gas comprising the chalcogen element C-containing precursor may be from about 0.001 Torr to about 100 Torr, but may not be limited thereto . For example, the partial pressure of the chalcogen element C-containing precursor in the gas comprising the chalcogen element C-containing precursor may range from about 0.001 Torr to about 100 Torr, from about 0.001 Torr to about 50 Torr, from about 0.001 Torr to about 30 Torr From about 0.01 Torr to about 50 Torr, from about 0.01 Torr to about 30 Torr, from about 0.001 Torr to about 10 Torr, from about 0.001 Torr to about 1 Torr, from about 0.001 Torr to about 0.1 Torr, From about 1 Torr to about 10 Torr, from about 0.01 Torr to about 1 Torr, from about 1 Torr to about 100 Torr, from about 1 Torr to about 50 Torr, from about 1 Torr to about 30 Torr, from about 1 Torr to about 10 Torr, From about 10 Torr to about 50 Torr, from about 10 Torr to about 50 Torr, from about 10 Torr to about 30 Torr, from about 30 Torr to about 100 Torr, from about 30 Torr to about 50 Torr, or from 50 Torr to about 100 Torr, But may not be limited thereto.

본원의 일 구현예에 있어서, 상기 어닐링은, 상기 형성된 A-B 막을 칼코겐 원소-함유 전구체를 포함하는 기체 분위기 하에서 증착 온도와 같거나 더 높은 온도에서 어닐링하는 것에 의하여 칼코게나이드화 시키는 것일 수 있으며, 약 100℃ 내지 약 500℃의 온도 범위에서 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 어닐링은 약 100℃ 내지 약 500℃, 약 100℃ 내지 약 400℃, 약 100℃ 내지 약 300℃, 약 100℃ 내지 약 200℃, 약 150℃ 내지 약 500℃, 약 150℃ 내지 약 400℃, 약 150℃ 내지 약 300℃, 약 150℃ 내지 약 200℃, 약 200℃ 내지 약 300℃, 약 200℃ 내지 약 400℃, 약 200℃ 내지 약 500℃, 약 300℃ 내지 약 500℃, 약 300℃ 내지 약 400℃, 또는 약 400℃ 내지 약 500℃의 온도 범위에서 수행되는 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment herein, the annealing may be to chalcogenide the formed AB film by annealing at a temperature equal to or higher than the deposition temperature under a gaseous atmosphere comprising a chalcogen element-containing precursor, But may be performed in a temperature range of from about 100 DEG C to about 500 DEG C, but is not limited thereto. For example, the annealing may be performed at a temperature from about 100 캜 to about 500 캜, from about 100 캜 to about 400 캜, from about 100 캜 to about 300 캜, from about 100 캜 to about 200 캜, About 200 ° C to about 400 ° C, about 200 ° C to about 500 ° C, about 300 ° C to about 400 ° C, about 150 ° C to about 300 ° C, about 150 ° C to about 200 ° C, 500 C, from about 300 C to about 400 C, or from about 400 C to about 500 C, although the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 어닐링에 의해 상기 A-B 막에서 상변화가 일어날 수 있으며, 칼코게나이드화 과정에서 칼코겐 원소가 A-B 막으로 침투함에 따라 A-B 막의 부피가 팽창하기 때문에 비정질의 A-B 막이 결정화하는 경우에 부피 축소 현상에 의해 발생할 수 있는 보이드(void) 형성을 억제할 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the present invention, the phase change may occur in the AB film due to the annealing, and since the volume of the AB film expands as the chalcogen element permeates into the AB film in the chalcogenination, the amorphous AB film However, the present invention is not limited to this, but it is possible to suppress void formation which may be caused by the volume reduction phenomenon in the case of crystallization.

본원의 일 구현예에 있어서, 상기 어닐링에 의해 상기 A-B 막 전체 또는 상부가 칼코게나이드화되어 A-B-C 상변화 물질막이 형성되고 결정화 되는 것일 수 있으나, 이에 제한되지 않을 수 있다. 또한, 상기 어닐링에 의해 상기 A-B-C 상변화 물질막의 불순물이 제거되고 치밀화될 수 있는 효과가 있다. 상기 결정화에 따라 형성된 결정 구조는 육방정계(hexagonal) 또는 면심입방(face centered cubic) 결정 구조를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있으며, 특히 상기 육방정계(hexagonal) 결정 구조는 본원에 따른 상기 A-B-C 상변화 물질막에 대하여 열역학적으로 가장 안정한(stable) 구조일 수 있으나, 이에 제한되지 않을 수 있다.In an embodiment of the present invention, the entire or upper portion of the A-B film may be chalcogeninated by the annealing to form and crystallize the A-B-C phase change material film. However, the present invention is not limited thereto. Further, by the annealing, impurities of the A-B-C phase change material film can be removed and densified. The crystal structure formed according to the crystallization may include, but not limited to, a hexagonal or a face centered cubic crystal structure. In particular, the hexagonal crystal structure may be a The structure may be the most thermodynamically stable structure with respect to the ABC phase change material film, but may not be limited thereto.

본원의 일 구현예에 있어서, 상기 A-B 막의 형성은, A-함유 전구체 및 B-함유 전구체 간의 직접적인 화학 반응에 의한 것, 또는 A-함유 전구체의 환원과 B-함유 전구체의 환원에 의한 것, 또는 A-함유 전구체의 열분해와 B-함유 전구체의 열분해에 의한 것, 또는 이들의 조합에 의한 것이며, 상기 반응은 반복 수행될 수 있는 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 A-함유 전구체 및 B-함유 전구체 간의 직접적인 화학 반응은 원자 증착법에 의해 A-함유 전구체 및 B-함유 전구체를 순차적으로 교대로 주입하는 것일 수 있으며, 상기 A-함유 전구체의 환원과 B-함유 전구체의 환원에 의한 것은 원자 증착법에 의해 A-함유 전구체의 증착 후 환원제 주입 및 B-함유 전구체를 증착 후 환원제 주입을 순차적으로 교대로 수행하는 것일 수 있으며, 상기 A-함유 전구체의 열분해와 B-함유 전구체의 열분해에 의한 것은 화학 기상 증착에 의해 A-함유 전구체 및 B-함유 전구체를 순차적으로 교대로 주입하는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment herein, the formation of the AB film is by direct chemical reaction between the A-containing precursor and the B-containing precursor, or by reduction of the A-containing precursor and reduction of the B-containing precursor, or By the thermal decomposition of the A-containing precursor and the thermal decomposition of the B-containing precursor, or a combination thereof, and the reaction may be repeated, but it may not be limited thereto. For example, the direct chemical reaction between the A-containing precursor and the B-containing precursor may be one in which the A-containing precursor and the B-containing precursor are sequentially injected alternately by atomic vapor deposition, And the reduction of the B-containing precursor may be one in which the reducing agent is injected after the deposition of the A-containing precursor by the atomic vapor deposition method and the reducing agent is injected after the deposition of the B-containing precursor in turn. The pyrolysis and pyrolysis of the B-containing precursor may be by alternately injecting the A-containing precursor and the B-containing precursor alternately by chemical vapor deposition, but the present invention is not limited thereto.

본원의 또 다른 일 구현예에 있어서, 상기 A-B막의 형성에 사용되는 상기 전구체들중, 상기 A-함유 전구체는 시클로펜타디에닐(Cp), 알킬기, 아민기, 알킬아민기, 알콕시기, 할라이드, 및 이들의 조합들로 이루어진 군에서 선택되는 치환기를 포함하는 것이며, 상기 B-함유 전구체는 Si-함유 치환기, Ge-함유 치환기, 및 이들의 조합으로부터 선택되는 치환기를 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다.In still another embodiment of the present invention, among the precursors used for forming the AB film, the A-containing precursor is at least one selected from the group consisting of cyclopentadienyl (Cp), alkyl group, amine group, alkylamine group, alkoxy group, halide, And combinations thereof, wherein the B-containing precursor may comprise a substituent selected from Si-containing substituents, Ge-containing substituents, and combinations thereof, .

본원의 일 구현예에 있어서, 상기 A-함유 전구체는 ACpn, ARn, AHnR4 -n, A(NR2)-n, A(OR)-n, AXn, AHnX4 -n, AXn-다이옥산(1,4-dioxane), 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하고 (X는 할로겐임), 상기 B-함유 전구체는 B-(SiR3)m, B-[Si(NR2)3]m, B-(GeR3)m, B-[Ge(NR2)3]m, 및 이들의 조합들로 이루어진 군에서 선택되는 것 포함하는 것이며, 상기 R은 각각 독립적으로 탄소수 1 내지 6의 알킬기 또는 이들의 모든 가능한 이성질체를 포함하고, n 및 m은 각각 독립적으로 1 내지 4의 정수인 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment of the invention, the A- containing precursor ACp n, AR n, AH n R 4 -n, A (NR 2) - n, A (OR) - n, AX n, AH n X 4 - n, n AX - dioxane (1,4-dioxane), and include those selected from the group consisting of the combinations thereof and (X being halogen), and the B- containing precursor B- (SiR 3) m, B - [Si (NR 2 ) 3 ] m , B- (GeR 3 ) m , B- [Ge (NR 2 ) 3 ] m and combinations thereof, Each independently include an alkyl group having 1 to 6 carbon atoms or all possible isomers thereof, and n and m are each independently an integer of 1 to 4, but may not be limited thereto.

예를 들어, 상기 A-함유 전구체는 GeCp2, GeR4, GeHyR4 -y, Ge(NR2)-4, Ge(OR)-4, GeX4, GeHyX4-y, GeX2-다이옥산(1,4-dioxane), 및 이들의 조합들로 이루어진 군에서 선택되는 것을 상기 화학 반응에 이용하고, 더 구체적으로, 상기 A-함유 전구체는 GeCp2, Ge(CH3)4, Ge(C2H5)-4, Ge(iC3H7)- 4, Ge[N-(CH3)2]4, Ge[N-(C2H5)2]4, Ge(O-CH3)4, Ge(O-C2H5)4, Ge(O-(iC3H7)4), GeCl2-다이옥산, GeCl4, 또는 GeF4 등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 여기서, 상기 R은 각각 독립적으로 탄소수 1 내지 6의 알킬기 또는 이들의 모든 가능한 이성질체를 포함하고, y는 1내지 4의 정수인 것일 수 있으나, 이에 제한되지 않을 수 있다. For example, the A- containing precursor GeCp 2, GeR 4, GeH y R 4 -y, Ge (NR 2) - 4, Ge (OR) - 4, GeX 4, GeH y X 4-y, GeX 2 Dioxane, and combinations thereof. More specifically, the A-containing precursor is selected from the group consisting of GeCp 2 , Ge (CH 3 ) 4 , Ge (C 2 H 5) - 4 , Ge (i C 3 H 7) - 4, Ge [N- (CH 3) 2] 4, Ge [N- (C 2 H 5) 2] 4, Ge (O- CH 3) 4, Ge (OC 2 H 5) 4, Ge (O- (i C 3 H 7) 4), GeCl 2 - dioxane, GeCl 4, or GeF 4 And the like, but the present invention is not limited thereto. Here, each of Rs independently includes an alkyl group having 1 to 6 carbon atoms or all possible isomers thereof, and y may be an integer of 1 to 4, but it is not limited thereto.

예를 들어, 상기 B-함유 전구체는 Sb-[Si-(CH3)-3]3, Sb-[Si-(C2H5)-3]3, Sb-[Si-(iC3H7)-3]3, Sb-(Si-[N-(CH3)2]3)3, Sb-(Si-[N-(C2H5)2]-3)3, Sb-[Ge-(CH3)-3]3, Sb-[Ge-(C2H5)-3]3, Sb-(Ge-[N-(CH3)2]3)3, 또는 Sb-(Ge-[N-(C2H5)2]-3)3 등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. For example, the B- containing precursor Sb- [Si- (CH 3) - 3] 3, Sb- [Si- (C 2 H 5) - 3] 3, Sb- [Si- (i C 3 H 7) - 3] 3, Sb- (Si- [N- (CH 3) 2] 3) 3, Sb- (Si- [N- (C 2 H 5) 2] - 3) 3, Sb- [Ge - (CH 3) - 3] 3, Sb- [Ge- (C 2 H 5) - 3] 3, Sb- (Ge- [N- (CH 3) 2] 3) 3, or Sb- (Ge- [N- (C 2 H 5 ) 2 ] - 3 ) 3 , and the like.

본원의 일 구현예에 있어서, 복수개의 알킬기를 포함하는 상기 전구체는 각각 서로 동일하거나 상이할 수 있다.In one embodiment herein, the precursors comprising a plurality of alkyl groups may each be the same or different.

본원의 일 구현예에 있어서, 상기 A-B-C 상변화 물질막의 제조 방법에 의해 제조된 상기 A-B-C 상변화 물질막은 미세 단차가 형성된 기재 또는 표면에서 형성되는 것일 수 있으나, 이에 제한되지 않을 수 있다.In an embodiment of the present invention, the A-B-C phase change material film prepared by the method for producing an A-B-C phase change material film may be formed on a substrate or a surface having fine steps formed thereon, but the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 A-B 막을 형성하는 단계는 A 원료기체와 B원료기체 각각의 종류, 분압, 공급시간, 기판온도, 원료기체 공급 주기의 구성에 따라서 상기 A-B 막의 조성이 조절되는 것일 수 있으며, 및 상기 칼코게나이드화 과정의 C 원료기체의 종류, 분압, 공급시간, 기판온도, C 원료기체 공급과 퍼지단계의 반복 사이클(cycle) 수에 따라 상기 A-B-C 상변화 물질막의 조성이 조절되는 것일 수 있으나, 이에 제한되지 않을 수 있다.According to one embodiment of the present invention, the step of forming the AB film may include adjusting the composition of the AB film according to the types of the A raw material gas and the B raw material gas, the partial pressure, the supply time, the substrate temperature, And the composition of the ABC phase change material layer is controlled according to the kind of the C raw material gas in the chalcogenination process, the partial pressure, the supply time, the substrate temperature, the number of cycles of the C raw material gas supply and the purge step But may not be limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 두께는 서로 동일하거나 상이할 수 있으며, 상기 상변화 각 층의 두께는 특별히 제한되지 않으며, 원하는 상변화 물질막의 제조를 위해 설계자에 의해 자유롭게 변경될 수 있다.In one embodiment of the invention, the thickness of each layer of the phase change material layer may be the same or different from each other, and the thickness of each phase change layer is not particularly limited and may be selected by the designer It can be changed freely.

본원의 일 구현예에 있어서, 상기 상변화 물질막 각 층의 두께는 각각 독립적으로 약 0.1 nm 내지 약 50 nm인 것일 수 있으나, 이에 제한되지 않는다. 예를 들어, 상기 상변화 물질막 각 층의 두께는 약 0.1 nm 내지 약 50 nm, 약 1 nm 내지 약 50 nm, 약 10 nm 내지 약 50 nm, 약 20 nm 내지 약 50 nm, 약 30 nm 내지 약 50 nm, 약 40 nm 내지 약 50 nm, 약 0.1 nm 내지 약 40 nm, 약 1 nm 내지 약 40 nm, 약 10 nm 내지 약 40 nm, 약 20 nm 내지 약 40 nm, 약 30 nm 내지 약 40 nm, 약 0.1 nm 내지 약 30 nm, 약 1 nm 내지 약 30 nm, 약 10 nm 내지 약 30 nm, 약 20 nm 내지 약 30 nm, 약 0.1 nm 내지 약 20 nm, 약 1 nm 내지 약 20 nm, 약 10 nm 내지 약 20 nm, 약 0.1 nm 내지 약 10 nm, 약 1 nm 내지 약 10 nm, 또는 약 0.1 nm 내지 약 1 nm인 것일 수 있으나, 이에 제한되지 않는다. In one embodiment of the invention, the thickness of each phase-change material layer may be independently from about 0.1 nm to about 50 nm, but is not limited thereto. For example, the thickness of each layer of the phase change material film may range from about 0.1 nm to about 50 nm, from about 1 nm to about 50 nm, from about 10 nm to about 50 nm, from about 20 nm to about 50 nm, From about 1 nm to about 40 nm, from about 10 nm to about 40 nm, from about 20 nm to about 40 nm, from about 30 nm to about 40 nm, from about 40 nm to about 50 nm, from about 0.1 nm to about 40 nm, from about 1 nm to about 20 nm, from about 0.1 nm to about 20 nm, from about 0.1 nm to about 30 nm, from about 1 nm to about 30 nm, from about 10 nm to about 30 nm, from about 20 nm to about 30 nm, But is not limited to, about 10 nm to about 20 nm, about 0.1 nm to about 10 nm, about 1 nm to about 10 nm, or about 0.1 nm to about 1 nm.

본원의 일 구현예에 있어서, 상기 분리막에 포함되는 상기 비옥사이드계 물질은, 구체적으로, Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn및 이들의 질화물 또는 칼코겐화합물, 탄소계 물질, SiN, SiC, SiCN, AlN, BN (boron nitride), 및 CN (carbon nitride) 로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 탄소계 물질은, 예를 들어, 탄소, CNT, 그래핀 등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 칼코겐 화합물은 본 기술 분야에 공지된 것들을 특별히 제한 없이 사용될 수 있으며, 예를 들어, 전이금속 칼코겐 화합물(Transition Metal Dichalcogenide: TMDC)을 사용할 수 있으며, 구체적으로, MoS2, WS2, MoSe2, WSe2, MoTe2 또는 MoSe2의 전이금속 칼코겐 화합물을 사용할 수 있으나, 이에 제한되는 것은 아니다.In one embodiment of the present invention, the oxide-based material contained in the separator may be selected from the group consisting of Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn and their nitrides or chalcogen compounds , Carbon-based materials, SiN, SiC, SiCN, AlN, boron nitride (BN), and carbon nitride (CN). The carbon-based material may include, but is not limited to, carbon, CNT, graphene, and the like. The chalcogen compound may be any of those known in the art without any particular limitation. For example, a transition metal chalcogenide (TMDC) may be used. Specifically, MoS 2 , WS 2 , MoSe 2 , WSe 2 , MoTe 2, or transition metal chalcogen compounds of MoSe 2 may be used, but are not limited thereto.

상기 분리막의 간격은 적층되는 상변화 물질막의 두께에 따라 결정되며 상기 분리막의 두께는 상변화 특성에 따라 설계자에 의해 자유롭게 변경 할 수 있다. The spacing of the separation membranes is determined by the thickness of the deposited phase change material, and the thickness of the separation membranes can be freely changed by the designer depending on the phase change characteristics.

본원의 일 구현예에 있어서, 상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것으로서, 비옥사이드계 물질로서 전기 전도성 물질 또는 부도체를 포함하는 것이고, 절연막은 제외되는 것일 수 있다. 이는, 절연막에 포함되는 산소 성분은 메모리 소자에 좋지 않은 영향을 끼칠 수 있기 때문이다. 본원의 일 구현예에 있어서, 상기 분리막 각 층의 두께는 서로 동일하거나 상이할 수 있으며, 상기 분리막 각 층의 두께는 특별히 제한되지 않으며, 원하는 상변화 물질막의 제조를 위해 설계자에 의해 자유롭게 변경될 수 있다.In one embodiment of the present invention, the separation layer prevents element movement between the layers of the phase change material layer. The separation layer includes an electrically conductive material or non-conductive material as the non-oxide side material, and the insulating layer may be omitted. This is because the oxygen component included in the insulating film may adversely affect the memory element. In one embodiment of the present invention, the thicknesses of the separation membrane layers may be the same or different from each other, and the thickness of each separation membrane layer is not particularly limited and may be freely changed by a designer for manufacturing a desired phase change material membrane have.

본원의 일 구현예에 있어서, 상기 분리막 각 층의 두께는 각각 독립적으로 약 0.1 nm 내지 약 10 nm인 것일 수 있으나, 이에 제한되지 않는다. 예를 들어, 상기 분리막 각 층의 두께는 약 0.1 nm 내지 약 10 nm, 약 0.1 nm 내지 약 5 nm, 약 0.1 nm 내지 약 3 nm, 약 0.1 nm 내지 약 1 nm, 약 1 nm 내지 약 10 nm, 약 1 nm 내지 약 5 nm, 또는 약 1 nm 내지 약 3 nm 일 수 있으나, 이에 제한되지 않는다. In one embodiment of the present invention, the thickness of each of the separation membrane layers may independently be about 0.1 nm to about 10 nm, but is not limited thereto. For example, the thickness of each layer of the separation membrane can be from about 0.1 nm to about 10 nm, from about 0.1 nm to about 5 nm, from about 0.1 nm to about 3 nm, from about 0.1 nm to about 1 nm, from about 1 nm to about 10 nm , From about 1 nm to about 5 nm, or from about 1 nm to about 3 nm, but is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막 각 층의 두께와 상기 분리막 각 층의 두께는 서로 동일하거나 상이할 수 있으며, 상기 두께는 특별히 제한되지 않는다. 예를 들어, 세 층의 상변화 물질막과 두 층의 상기 분리막을 갖는 경우, 상변화 물질막 1 및 상변화 물질막 2 사이의 분리막 두께는 약 2 nm, 상변화 물질막 2 및 상변화 물질막 3 사이의 분리막 두께는 약 5 nm일 수 있으나, 이에 제한되지 않는다.In one embodiment of the present invention, the thickness of each phase-change material layer and the thickness of each separation layer may be the same or different, and the thickness is not particularly limited. For example, in the case of three layers of phase change material and two layers of the above separation membrane, the separation membrane thickness between the phase change material layer 1 and the phase change material layer 2 is about 2 nm, the phase change material layer 2, The membrane thickness between membrane 3 may be about 5 nm, but is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 상변화 온도는 약 100℃ 내지 약 500℃ 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다. 예를 들어, 상기 상변화 물질막의 각 층의 상변화 온도는 약 100℃ 내지 약 500℃, 약 200℃ 내지 약 500℃, 약 300℃ 내지 약 500℃, 약 400℃ 내지 약 500℃, 약 100℃ 내지 약 400℃, 약 200℃ 내지 약 400℃, 약 300℃ 내지 약 400℃, 약 100℃ 내지 약 300℃, 약 200℃ 내지 약 300℃, 또는 약 100℃ 내지 약 200℃ 범위인 것일 수 있으나, 이에 제한되지 않을 수 있다.In one embodiment, the phase change temperature of each layer of the phase change material layer may range from about 100 ° C to about 500 ° C, but is not limited thereto. For example, the phase change temperature of each layer of the phase change material layer can be in the range of about 100 캜 to about 500 캜, about 200 캜 to about 500 캜, about 300 캜 to about 500 캜, about 400 캜 to about 500 캜, About 300 DEG C to about 400 DEG C, about 200 DEG C to about 400 DEG C, about 300 DEG C to about 400 DEG C, about 100 DEG C to about 300 DEG C, about 200 DEG C to about 300 DEG C, or about 100 DEG C to about 200 DEG C However, the present invention is not limited thereto.

본원의 일 구현예에 있어서, 상기 상변화 물질막의 각 층의 상변화 온도는 상기 상변화 물질막의 각 층의 조성에 따라 조절되는 것일 수 있으나, 이에 제한되지 않을 수 있다. In one embodiment of the present invention, the phase change temperature of each layer of the phase change material layer may be controlled according to the composition of each layer of the phase change material layer, but may not be limited thereto.

이하, 본원의 다층 상변화 물질막 및 이를 포함하는 메모리 소자의 구현예들을 도면을 참조하여 설명한다.Hereinafter, embodiments of the multi-layered phase-change material film and the memory device including the same will be described with reference to the drawings.

도 1을 참조하여 보면, 분리막이 없는 종래의 다층 구조의 상변화 메모리 소자(도 1(a))는 셋(set)/리셋(reset) 동작 시 인가된 전기 펄스에 의해 물질은 결정질/비정질로의 상변화를 일으키며, 이때, 인가 전류에 의해 상변화 물질 원자가 확산하게 되고 각기 다른 조성이었던 상변화 물질막 층들이 하나의 조성으로 점차 섞이게 되어, 도1(b)와 같이, 서로 다른 상변화 물질 1 및 2가 접촉되는 부분에서 새로운 상변화 물질 3이 형성되기 시작한다. 이후, 도 1(c)와 같이 조성이 모두 섞여 하나의 상변화 물질 3이 된다면 멀티-레벨 코딩(multi-level coding)의 장점을 잃게 되고 결과적으로 단일 상변화 물질을 사용한 소자와 같은 특성을 보이거나 또는 셀 수명이 끝나게 된다.Referring to FIG. 1, a conventional multi-layered phase change memory device (FIG. 1 (a)) without a separator is shown in FIG. 1 as having a crystalline / amorphous material with an electric pulse applied during a set / The phase change material atoms are diffused by the applied current, and the phase change material film layers of different compositions are gradually mixed into one composition. As shown in FIG. 1 (b) The new phase change material 3 starts to be formed at the portion where the first phase change material 1 and the second phase change material contact with each other. Thereafter, as shown in FIG. 1 (c), if the composition is mixed to form one phase-change material 3, the advantage of multi-level coding is lost and consequently the same characteristics as those of a device using a single phase- Or the end of cell life.

그러나, 본원의 일 구현예에 따라 제조되는 도 2와 같은 상변화 메모리 소자는, 조성이 상이한 다층 상변화 물질층(M1, M2, M3) 사이에 분리막(S1, S2)이 삽입됨으로써 반복적인 셋/리셋에서도 상변화 물질층들의 조성 섞임을 방지할 수 있으며, 이에 따라, 멀티-레벨(multi-level) 특성을 갖는 다층 상변화 물질막(40) 상태를 지속적으로 유지 할 수 있게 된다. 상기 멀테-레벨 특성은 조성이 상이한 상기 다층 상변화 물질막에 의한 것으로서, 상기 조성이 상이한 상기 다층 상변화 물질막을 형성하는 방법은 물리적 기상 증착법, 화학벅 기상 증착법, 또는 원자층 증착법에 의해 수행되는 것이며 이에 제한되지 않는다.However, the phase-change memory device of FIG. 2 manufactured according to one embodiment of the present invention has a repetitive set by inserting the separator S1 and S2 between the multi-layered phase change material layers M1, M2 and M3 of different compositions It is possible to prevent the composition of the phase change material layers from being mixed with each other and to maintain the state of the multi-layered phase change material film 40 having multi-level characteristics. The multi-layered phase-change material film may be formed by a physical vapor deposition method, a chemical-buck vapor deposition method, or an atomic layer deposition method. And is not limited thereto.

도 3은, 컨파인드 구조에 적용된 본원의 일 구현예에 따른 다층 상변화 물질막으로서, 컨파인드 구조에 각 층의 조성이 상이한 다층 상변화 물질 및 분리막이 형성된 두 가지 구조를 나타낸 것이다. 종래의 원자층 증착법으로 성장시킨 구조막은 도 3(a)이고, 본원의 일 구현예에 따라 기재 상에 형성된 홀(hole) 내에 선택적 성장을 이용하여 증착시킨 다층 상변화 물질막 구조는 도 3(b)와 같다.3 shows two structures of a multi-layered phase change material film according to an embodiment of the present invention applied to a confined structure, in which a multi-layered phase change material and a separating film are formed in a confined structure with different composition of each layer. The structure film grown by the conventional atomic layer deposition method is shown in FIG. 3 (a), and a multi-layered phase change material film structure deposited by selective growth in a hole formed on a substrate according to an embodiment of the present invention is shown in FIG. 3 b.

상기 도 2 또는 도 3(b)의 구현예는, 3 개의 서로 상이한 상변화 물질층(M1, M2, M3) 및 그들의 사이에 2 개의 분리막(S1,S2)을 포함하는 다층 상변화 물질막을 포함하는 메모리 소자를 나타낸다. The embodiment of FIG. 2 or 3 (b) comprises a multi-layered phase change material film comprising three different phase change material layers M1, M2, M3 and two separating films S1, S2 therebetween .

예를 들어, 3 개의 서로 상이한 상변화 물질층(M1, M2, M3)은 하기 식 1 및 식 2와 같은 비정질 상태 저항들(Ra)과 결정화 온도들(Tc)의 특성을 만족할 수 있으나, 이에 제한되지 않는다:For example, three different phase change material layers M1, M2, and M3 may satisfy the properties of amorphous state resistors R a and crystallization temperatures T c as shown in Equations 1 and 2 below, , But are not limited to:

(식 1) Ra M1 < Ra M2 < Ra M3;(Formula 1) R a M1 <R a M2 <R a M3 ;

(식 2) Tc M1> Tc M2> Tc M3.(Equation 2) Tc M1 > Tc M2 > Tc M3 .

상기 식 2에서 각 결정화 온도들의 T(Tc M1 - Tc M2 또는 Tc M2 - Tc M3)는 약 10℃ 내지 약 50℃ 정도이다. 예를 들어, 상기 상변화 물질의 각 층의 결정화는 약 100℃, 약 120℃, 및 약 140℃에서 순차적으로 일어나는 것일 수 있으나, 이에 제한되지 않는다.In the above formula 2, T (T c M1 - T c M2 or T c M2 - T c M3 ) is from about 10 ° C to about 50 ° C. For example, the crystallization of each layer of the phase change material may occur sequentially, but not exclusively, at about 100 캜, about 120 캜, and about 140 캜.

상기 식 1 및 식 2를 만족시키는 상변화 물질막은, 예를 들어, 상변화 물질 1(M1)은 GCT(GeCuTe, 예를 들어 Ge1Cu2Te3)이고, 상변화 물질 2(M2)는 SST(SiSbTe, 예를 들어 Si3 . 9Sb45 . 6Te50 . 5)이고, 상변화 물질 3(M3)은 GST(GeSbTe, 예를 들어 Ge2Sb2Te5)일 수 있으나, 이에 제한되지 않는다.For example, the phase change material 1 (M1) is GCT (GeCuTe, for example, Ge 1 Cu 2 Te 3 ), and the phase change material 2 (M2) is SST (SiSbTe, for example, Si 3. 9 Sb 45. 6 Te 50. 5) , and the phase change material 3 (M3) is may be a GST (GeSbTe, for example, Ge 2 Sb 2 Te 5), limited to It does not.

또는, 상기 상변화 물질막의 제조는, A-B 상변화 물질막을 먼저 증착 후 상기 A-B 상변화 물질막을 칼코게나이드화함으로써 제조될 수 있으며, 이러한 방법을 이용하여 각 층의 상변화 물질막의 조성을 상이하게 조절할 수 있다.Alternatively, the phase change material layer may be prepared by first depositing an AB phase change material layer and then chalcogenide the AB phase change material layer. By using this method, the composition of the phase change material layer of each layer may be adjusted differently .

상기 상변화 물질막 1(M1)과 제 1 전극 사이에 히터가 위치할 수 있고, 상기 히터는 도전막, 예를 들어, Pt 막, W 막, Ti 막, Al 막, TiN 막, TaN 막, 또는 Ni 막일 수 있으나, 이에 제한되지 않을 수 있다. 또한, 상기 분리막은, 비옥사이드계 물질로서, 구체적으로, Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn 및 이들의 질화물 또는 칼코겐화합물, 탄소계 물질, SiN, SiC, SiCN, AlN, BN (boron nitride), 및 CN (carbon nitride)로 이루어진 군으로부터 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 탄소계 물질은, 예를 들어, 탄소, CNT, 또는 그래핀 등을 포함하는 것일 수 있으나, 이에 제한되지 않을 수 있다. 상기 칼코겐 화합물은 본 기술 분야에 공지된 것들을 특별히 제한 없이 사용될 수 있으며, 예를 들어, 전이금속 칼코겐 화합물(Transition Metal Dichalcogenide: TMDC)을 사용할 수 있으며, 구체적으로, MoS2, WS2, MoSe2, WSe2, MoTe2 또는 MoSe2의 전이금속 칼코겐 화합물을 사용할 수 있으나, 이에 제한되는 것은 아니다.A heater may be disposed between the phase change material layer M1 and the first electrode. The heater may be a conductive layer such as a Pt layer, a W layer, a Ti layer, an Al layer, a TiN layer, a TaN layer, Or a Ni film, but the present invention is not limited thereto. The separator may be made of at least one selected from the group consisting of Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn and nitride or chalcogen compounds thereof, , SiCN, AlN, boron nitride (BN), and carbon nitride (CN), but the present invention is not limited thereto. The carbon-based material may include, but is not limited to, carbon, CNT, or graphene. The chalcogen compound may be any of those known in the art without any particular limitation. For example, a transition metal chalcogenide (TMDC) may be used. Specifically, MoS 2 , WS 2 , MoSe 2 , WSe 2 , MoTe 2, or transition metal chalcogen compounds of MoSe 2 may be used, but are not limited thereto.

도 4는, (a) 종래의 단일층 상변화 물질막 및 (b) 본원의 일 구현예에 따른 분리막을 포함하는 다층 상변화 물질막의 온도에 따른 저항 변화를 나타내는 그래프로서, 상변화 물질일 경우의 셋/리셋 거동을 대략적으로 나타낸 것이다. 조성이 상이한 다층의 상변화 물질을 적층한 경우 도 4(b)와 같이 각 층마다 다른 상변화(결정화) 온도를 가지기 때문에 멀티 코딩이 가능하다. 구체적으로, 도 4(b)는 3 가지 상변화 물질층(M1, M2, M3)을 포함하는 메모리 소자의 상변화 온도 및 저항 관계를 나타내고 있으며, 상기 식 1 및 식 2와 같은 비정질 상태 저항들(Ra)과 결정화 온도들(Tc)의 특성을 만족시킨다. FIG. 4 is a graph showing a change in resistance of a multilayered phase change material film including (a) a conventional single layer phase change material film and (b) a separation film according to an embodiment of the present invention, wherein And the set / reset behavior of FIG. When multi-layered phase-change materials having different compositions are stacked, multi-coding is possible because they have different phase-change (crystallization) temperatures for each layer as shown in Fig. 4 (b). Specifically, Fig. 4 (b) shows the phase change temperature and resistance relationship of the memory device including the three phase change material layers M1, M2 and M3, and the amorphous state resistors (R a ) and crystallization temperatures (T c ).

상기 상변화 물질막은 메모리 소자의 전극에 인가되는 전류에 의해 결정화 (Set)되거나 비정질화 (reset)된다. 이때 인가되는 전류의 크기나 지속시간에 따라 상변화 물질의 온도를 조절할 수 있다. 도 4(a)는 기존의 단일 상변화 메모리 소자의 온도에 따른 저항 변화를 도식화 한 것이다. 단일 상변화 물질로 구성되어 있기 때문에 데이터를 1 또는 0, 두가지 상태로만 기록이 가능하다. 본원에 따른 다층 상변화 물질을 적층하여 멀티 레이어 특성을 갖는 메모리 소자의 온도에 따른 저항 변화는 도 4(b) 와 같다. 도 4(b)는 상변화 물질 M1, M2, M3가 차례로 적층 되어있고, 이들의 상전이 온도 Tc가 Tc M1> Tc M2> Tc M3 일 때의 저항 변화를 도식화 하였다. 결정화된 상변화 물질 M1, M2, M3 의 저항을 각각 Rc M3, Rc M2, Rc M1 로 표현하였다. 상변화 물질 M1, M2, M3 의 상전이 온도가 각자 다른 점을 이용하여 모두 비정질 상태일 때의 데이터를 D11, Tc M3의 온도 이상에서M3이 결정화 되었을 때의 데이터를 D-10, Tc M2의 온도 이상에서 M2가 결정화 되었을 때의 데이터를 D01, Tc M1의 온도 이상에서 M1의 결정화가 되었을 때의 데이터를 D00으로 나타낼 수 있다. 도 4(b)의 세로축의 R1, R2, 및 R3는 상변화 물질층들의 적층에 의한 전체 저항을 나타낸다.The phase change material layer is crystallized (set) or amorphized (reset) by the current applied to the electrodes of the memory element. At this time, the temperature of the phase change material can be controlled according to the magnitude and duration of the applied current. FIG. 4A is a diagram illustrating a resistance change according to a temperature of a conventional single phase change memory device. Since it is composed of a single phase change material, data can be recorded only in two states, 1 or 0. FIG. 4 (b) shows the change in resistance of the memory device having the multi-layer characteristics by depositing the multilayer phase change material according to the present invention. Figure 4 (b) has a phase change material M 1, M 2, M 3 are laminated in turn, and their phase transition temperature T c is T c M1> M2 T c> T c M3 The change in resistance at the time when the current is applied is schematized. The crystallization of the phase change material M 1, M 2, M 3 resistance was represented by each of R c M3, M2 R c, R c M1. The phase change material M 1, M 2, data of when the M 3 crystallized from data D 11, over a temperature of T c M3 when the all of the amorphous state by using the M 3 each different from the phase transition temperature of D - 10 and T c M2 , data at the time of crystallization of M 2 can be represented by D 01 , and data at the time of crystallization of M 1 at temperature above T c M1 can be represented by D 00 . R 1 , R 2 , and R 3 in the vertical axis of FIG. 4 (b) represent the total resistance due to the stacking of the phase change material layers.

도 5는, 본원의 일 구현예에 따른 분리막을 포함하는 다층 상변화 물질막을 포함하는 메모리 소자 제조 시 사용될 수 있는 다양한 상변화 물질 박막(두께 50 nm)의 온도에 따른 비저항의 변화를 나타내는 참고 그래프 [참고 문헌: S. Raoux et al., J. Appl. Phys. 102, 094305 (2007)]로서, 도 5에서 화살표는 승온, 냉각의 방향을 나타낸다. 도면에 나타낸 바와 같이, 비정질상과 결정질상 사이의 저항이 4 오더(order) 이상 변화하는 GST (Ge2Sb2Te5)와 같은 상변화 물질의 저항에 의하여 데이터 (1 또는 0)가 코딩될 수 있고, 이러한 상변화 물질을 이용하여 제조된 메모리 소자에 있어서 메모리 상태는 빠른 전기 펄스 (< 10 ns)를 이용하여 가역적으로 스위칭될 수 있다.FIG. 5 is a graph showing the change in resistivity with temperature of various phase change material thin films (thickness: 50 nm) that can be used in the manufacture of a memory device including a multi-layered phase change material film including a separation film according to an embodiment of the present invention [Reference: S. Raoux et al., J. Appl. Phys. 102, 094305 (2007)), and arrows in Fig. 5 indicate the directions of temperature rise and cooling. As shown in the figure, the data (1 or 0) can be coded by the resistance of a phase change material such as GST (Ge 2 Sb 2 Te 5 ) whose resistance between the amorphous phase and the crystalline phase changes by more than 4 orders , And memory states can be reversibly switched using fast electrical pulses (< 10 ns) in memory devices fabricated using such phase change materials.

따라서, 본원의 일 구현예에 따른 다층 상변화 물질막은, 다양한 상변화 물질막 사이에 전기 전도도가 높거나 부도체인 비옥사이드계 물질을 포함하는 분리막을 포함함으로써 전압 인가에 따른 반복적인 상변화에도 상기 분리막에 의해 층간 원소 이동이 방지되고, 위층 및 아래층의 조성이 섞이는 것을 방지할 수 있는 효과가 있으며, 이에 따라 멀티 레벨 특성을 유지할 수 있다. Therefore, the multi-layered phase-change material film according to an embodiment of the present invention includes a separation membrane including a high-conductivity material or a non-oxide conductive material between various phase-change material films, It is possible to prevent the movement of the interlayer elements by the separation membrane and to prevent the composition of the upper layer and the lower layer from being mixed, thereby maintaining the multi-level characteristic.

또한, 본원의 일 구현예에 따른 다층 상변화 물질막이 조성이 상이한 다층의 상변화 물질막을 포함하는 경우, 각 층마다 상이한 결정화 온도를 가짐으로써 멀티 코딩(multi coding)이 가능한 특성이 있다. In addition, when the multi-layered phase-change material layer according to an embodiment of the present invention includes a multi-layered phase-change material layer having a different composition, multi-coding can be performed by having different crystallization temperatures for each layer.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수도 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention .

10: 기재 20:히터 30:제1전극
40,41: 다층 상변화 물질막 50: 제 2 전극
S, S1, S2: 분리막
M1, M2, M3: 상변화 물질 또는 상변화 물질층
10: substrate 20: heater 30: first electrode
40, 41: multilayer phase change material film 50: second electrode
S, S1, S2: separator
M1, M2, M3: a phase change material or phase change material layer

Claims (23)

복수 층의 상변화 물질막; 및
상기 상변화 물질막의 각 층 사이에 형성된 분리막
을 포함하는, 다층 상변화 물질막으로서,
상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것이고, 상기 분리막은 비옥사이드계 물질을 포함하는 것이고,
상기 상변화 물질막의 각 층은 A-B-C 상변화 물질을 포함하는 것이며,
상기 상변화 물질막의 각 층은,
A-B 막을 형성하는 단계; 및
상기 형성된 A-B막을 칼코겐 원소 C-함유 전구체를 포함하는 기체 분위기 하에서 어닐링하는 것에 의하여 상기 A-B 막을 칼코게나이드화함으로써 칼코겐-함유 A-B-C 막을 형성하는 단계를 통해 제조되는 것이고,
여기서, A는 Ge, Sn, Si, In, Al, Ag, 및 Ga를 포함하는 군으로부터 적어도 하나가 선택되고,
B는 Sb, As, Bi, 및 P를 포함하는 군으로부터 선택되고,
C는 S, Se, 및 Te를 포함하는 군으로부터 선택되며,
상기 상변화 물질막의 각 층의 조성이 상이하고, 상변화 온도가 서로 상이한 것인,
다층 상변화 물질막.
A plurality of layers of a phase change material film; And
The separation membrane formed between each layer of the phase change material film
A multi-layered phase change material film,
Wherein the separation membrane prevents element movement between the layers of the phase change material film, the separation membrane comprising a fertile side material,
Wherein each layer of the phase change material layer comprises an ABC phase change material,
Wherein each layer of the phase change material layer is formed by:
Forming an AB film; And
Containing ABC film by forming a chalcogen-containing ABC film by chalcogenating the AB film by annealing the AB film formed in a gas atmosphere containing a chalcogen element C-containing precursor,
Here, A is at least one selected from the group consisting of Ge, Sn, Si, In, Al, Ag, and Ga,
B is selected from the group comprising Sb, As, Bi, and P,
C is selected from the group comprising S, Se, and Te,
Wherein the composition of each layer of the phase change material film is different and the phase change temperatures are different from each other,
Multilayer phase change material film.
삭제delete 삭제delete 제 1 항에 있어서,
상기 분리막에 포함되는 상기 비옥사이드계 물질은, Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn 및 이들의 질화물 또는 칼코겐화합물, 탄소계 물질, SiN, SiC, SiCN, AlN, BN (boron nitride), 및 CN (carbon nitride)로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 다층 상변화 물질막.
The method according to claim 1,
Wherein the separation layer is formed of a material selected from the group consisting of Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn and a nitride or chalcogenide thereof, a carbonaceous material, SiN, SiC, SiCN, AlN, boron nitride (BN), and carbon nitride (CN).
제 1 항에 있어서,
상기 상변화 물질막의 각 층의 상변화 온도는 100℃ 내지 500℃ 범위인 것인, 다층 상변화 물질막.
The method according to claim 1,
Wherein the phase change temperature of each layer of the phase change material film is in the range of 100 ° C to 500 ° C.
제 1 항에 있어서,
상기 상변화 물질막의 각 층의 상변화 온도는 상기 상변화 물질막의 각 층의 조성에 따라 조절되는 것인, 다층 상변화 물질막.
The method according to claim 1,
Wherein a phase change temperature of each layer of the phase change material film is adjusted according to a composition of each layer of the phase change material film.
제 1 전극;
상기 제 1 전극에 형성되는 제 1 항, 제 4 항 내지 제 6 항 중 어느 한 항에 따른 다층 상변화 물질막; 및
상기 다층 상변화 물질막에 형성되는 제 2 전극
을 포함하는, 상변화 메모리 소자.
A first electrode;
A multilayered phase change material film according to any one of claims 1 to 4 formed on the first electrode; And
The second electrode formed on the multi-
/ RTI &gt;
제 7 항에 있어서,
상기 상변화 메모리 소자는 상기 다층 상변화 물질막을 포함함으로써 멀티레벨 코딩을 구현하는 것인, 상변화 메모리 소자.
8. The method of claim 7,
Wherein the phase change memory element comprises the multi-layered phase change material film to implement multi-level coding.
제 7 항에 있어서,
상기 제 1 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는, 상변화 메모리 소자.
8. The method of claim 7,
And a heater positioned between the first electrode and the multi-layered phase change material film.
제 9 항에 있어서,
상기 제 2 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는, 상변화 메모리 소자.
10. The method of claim 9,
And a heater positioned between the second electrode and the multi-layered phase change material film.
제 7 항에 있어서,
상기 다층 상변화 물질막의 각 층은 전기적 신호에 의해 상변화하는 것인, 상변화 메모리 소자.
8. The method of claim 7,
Wherein each layer of the multi-layer phase change material film is phase-changed by an electrical signal.
기재(substrate)의 일부분에 형성된 제 1 전극;
상기 제 1 전극이 형성된 상기 기재에 형성되며, 상기 제 1 전극을 노출시키는 홀(hole)을 포함하는 절연막;
상기 홀 내의 노출된 상기 제 1 전극에 형성되는 제 1 항, 제 4 항 내지 제 6 항 중 어느 한 항에 따른 다층 상변화 물질막; 및
상기 다층 상변화 물질막에 형성되는 제 2 전극
을 포함하는, 상변화 메모리 소자.
A first electrode formed on a portion of a substrate;
An insulating layer formed on the substrate on which the first electrode is formed and including a hole exposing the first electrode;
A multilayered phase change material film according to any one of claims 1 to 4 formed on the exposed first electrode in the hole; And
The second electrode formed on the multi-
/ RTI &gt;
제 12 항에 있어서,
상기 상변화 메모리 소자는 상기 다층 상변화 물질막을 포함함으로써 멀티레벨 코딩을 구현하는 것인, 상변화 메모리 소자.
13. The method of claim 12,
Wherein the phase change memory element comprises the multi-layered phase change material film to implement multi-level coding.
제 12 항에 있어서,
상기 제 1 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는, 상변화 메모리 소자.
13. The method of claim 12,
And a heater positioned between the first electrode and the multi-layered phase change material film.
제 14 항에 있어서,
상기 제 2 전극과 상기 다층 상변화 물질막 사이에 위치하는 히터를 추가 포함하는, 상변화 메모리 소자.
15. The method of claim 14,
And a heater positioned between the second electrode and the multi-layered phase change material film.
제 12 항에 있어서,
상기 다층 상변화 물질막의 각 층은 전기적 신호에 의해 상변화하는 것인, 상변화 메모리 소자.
13. The method of claim 12,
Wherein each layer of the multi-layer phase change material film is phase-changed by an electrical signal.
상변화 물질막의 층을 형성하는 것;
상기 상변화 물질막의 층에 분리막을 형성하는 것; 및
상기 분리막에 상변화 물질막의 층을 형성하는 것
을 1회 이상 반복하여 수행하는 것
을 포함하는, 다층 상변화 물질막의 제조 방법으로서,
상기 다층 상변화 물질막은 상기 상변화 물질막의 각 층 사이에 형성된 분리막을 포함하며,
상기 분리막은 상기 상변화 물질막의 층들 사이의 원소 이동을 방지하는 것이고, 상기 분리막은 비옥사이드계 물질을 포함하는 것이고,
상기 상변화 물질막의 각 층은 A-B-C 상변화 물질을 포함하는 것이며,
상기 상변화 물질막의 각 층은,
A-B 막을 형성하는 단계; 및
상기 형성된 A-B막을 칼코겐 원소 C-함유 전구체를 포함하는 기체 분위기 하에서 어닐링하는 것에 의하여 상기 A-B 막을 칼코게나이드화함으로써 칼코겐-함유 A-B-C 막을 형성하는 단계를 통해 제조되는 것이고,
여기서, A는 Ge, Sn, Si, In, Al, Ag, 및 Ga를 포함하는 군으로부터 적어도 하나가 선택되고,
B는 Sb, As, Bi, 및 P를 포함하는 군으로부터 선택되고,
C는 S, Se, 및 Te를 포함하는 군으로부터 선택되며,
상기 상변화 물질막의 각 층의 조성이 상이하고, 상변화 온도가 서로 상이한 것인,
다층 상변화 물질막의 제조 방법.
Forming a layer of a phase change material film;
Forming a separation membrane in the layer of the phase change material film; And
Forming a layer of phase change material film on the separation membrane
To be repeated one or more times
A method of making a multilayered phase change material film,
Wherein the multilayered phase change material film includes a separation film formed between respective layers of the phase change material film,
Wherein the separation membrane prevents element movement between the layers of the phase change material film, the separation membrane comprising a fertile side material,
Wherein each layer of the phase change material layer comprises an ABC phase change material,
Wherein each layer of the phase change material layer is formed by:
Forming an AB film; And
Containing ABC film by forming a chalcogen-containing ABC film by chalcogenating the AB film by annealing the AB film formed in a gas atmosphere containing a chalcogen element C-containing precursor,
Here, A is at least one selected from the group consisting of Ge, Sn, Si, In, Al, Ag, and Ga,
B is selected from the group comprising Sb, As, Bi, and P,
C is selected from the group comprising S, Se, and Te,
Wherein the composition of each layer of the phase change material film is different and the phase change temperatures are different from each other,
A method for producing a multilayered phase change material film.
제 17 항에 있어서,
상기 상변화 물질막의 각 층 및 상기 분리막을 형성하는 것은 물리적 기상 증착법, 화학적 기상 증착법, 또는 원자층 증착법에 의해 수행되는 것인, 제 1 항, 제 4 항 내지 제 6 항 중 어느 한 항에 따른 다층 상변화 물질막의 제조 방법.
18. The method of claim 17,
The method according to any one of claims 1 to 4, wherein the formation of each layer of the phase change material layer and the separation layer is performed by physical vapor deposition, chemical vapor deposition, or atomic layer deposition. A method for producing a multilayered phase change material film.
삭제delete 삭제delete 제 17 항에 있어서,
상기 분리막에 포함되는 상기 비옥사이드계 물질은, 구체적으로, Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn 및 이들의 질화물 또는 칼코겐화합물, 탄소계 물질, SiN, SiC, SiCN, AlN, BN (boron nitride), 및 CN (carbon nitride)로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 다층 상변화 물질막의 제조 방법.
18. The method of claim 17,
The nitride-based material may be selected from the group consisting of Ti, Ta, W, Hf, Zr, Ru, Mo, Co, Ni, Mn and nitride or chalcogen compounds thereof, SiN, SiC , SiCN, AlN, boron nitride (BN), and carbon nitride (CN).
제 17 항에 있어서,
상기 상변화 물질막의 각 층의 상변화 온도는 100℃ 내지 500℃ 범위인 것인, 다층 상변화 물질막의 제조 방법.
18. The method of claim 17,
Wherein the phase change temperature of each layer of the phase change material film is in the range of 100 ° C to 500 ° C.
제 17 항에 있어서,
상기 상변화 물질막의 각 층의 상변화 온도는 상기 상변화 물질막의 각 층의 조성에 따라 조절되는 것인, 다층 상변화 물질막의 제조 방법.
18. The method of claim 17,
Wherein the phase change temperature of each layer of the phase change material film is adjusted according to the composition of each layer of the phase change material film.
KR1020170061660A 2017-05-18 2017-05-18 Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same KR101935348B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170061660A KR101935348B1 (en) 2017-05-18 2017-05-18 Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170061660A KR101935348B1 (en) 2017-05-18 2017-05-18 Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same

Publications (2)

Publication Number Publication Date
KR20180126801A KR20180126801A (en) 2018-11-28
KR101935348B1 true KR101935348B1 (en) 2019-04-03

Family

ID=64561406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170061660A KR101935348B1 (en) 2017-05-18 2017-05-18 Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same

Country Status (1)

Country Link
KR (1) KR101935348B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209569A (en) * 2008-05-22 2012-10-25 Panasonic Corp Variable resistance nonvolatile storage device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5403565B2 (en) * 2009-09-11 2014-01-29 国立大学法人東北大学 Phase change material and phase change type memory device
KR101447813B1 (en) * 2012-04-17 2014-10-16 한양대학교 산학협력단 Multi-Level Phase Change Memory Device
KR101923428B1 (en) * 2012-09-03 2018-11-29 에스케이하이닉스 주식회사 Phase Change Random Access Memory and method for manufacturing of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209569A (en) * 2008-05-22 2012-10-25 Panasonic Corp Variable resistance nonvolatile storage device

Also Published As

Publication number Publication date
KR20180126801A (en) 2018-11-28

Similar Documents

Publication Publication Date Title
EP1675194B1 (en) Germanium precursor and method of manufacturing a GST thin layer
KR100652378B1 (en) Sb Precursor and Manufacturing Method of Phase-Change Memory Device using the Same
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
JP5148063B2 (en) Germanium precursor, GST thin film formed using the same, method for manufacturing the thin film, and phase change memory device
US7569844B2 (en) Memory cell sidewall contacting side electrode
KR100814393B1 (en) Method of forming phase changeable material layer and method of manufacturing a phase changeable memory device using the same
US8222071B2 (en) Method for making self aligning pillar memory cell device
KR101929458B1 (en) Ge-RICH GST-212 PHASE CHANGE MEMORY MATERIALS
KR100873878B1 (en) Manufacturing method of phase change memory unit and manufacturing method of phase change memory device using same
KR100763916B1 (en) Method of manufacturing gesbte thin film and method of manufacturing phase change random access memory using the same
JP2006214005A (en) METHOD OF FABRICATING GeSbTe THIN FILM BY CHEMICAL VAPOR DEPOSITION PROCESS
US20090189138A1 (en) Fill-in etching free pore device
JP2006225390A (en) TELLURIUM PRECURSOR, Te-CONTAINING CHALCOGENIDE THIN FILM PRODUCED BY USING IT AND PRODUCTION METHOD OF THE FILM, AND PHASE-CHANGE MEMORY DEVICE CONTAINING TELLURIUM PRECURSOR
KR101124504B1 (en) Fabrication method of amorphous NiO thin film by ALD process and nonvolatile memory device using the amorphous NiO thin film
US7956344B2 (en) Memory cell with memory element contacting ring-shaped upper end of bottom electrode
KR101431163B1 (en) Nitrogenated carbon electrode for chalcogenide device and method of making same
US11107985B2 (en) Materials and components in phase change memory devices
CN107814817A (en) Aluminium compound, by using its formed film method and manufacture IC-components method
JP5160086B2 (en) Method for manufacturing phase change memory device having fullerene layer
US20200111954A1 (en) Variable resistance memory device and method of manufacturing the same
TW202032625A (en) Semiconductor storage device
KR101935348B1 (en) Phase-change material multi-layer and producing method of the same, and phase-change memory device including the same
TW202119666A (en) Memory device
KR101952729B1 (en) Preparing method of chalcogen-containing film using atomic layer deposition
KR101851722B1 (en) Chalcogen-containing film and producing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)