KR101930627B1 - Direct current offset reducing circuit and transimpedance amplifier module using the same - Google Patents

Direct current offset reducing circuit and transimpedance amplifier module using the same Download PDF

Info

Publication number
KR101930627B1
KR101930627B1 KR1020170048208A KR20170048208A KR101930627B1 KR 101930627 B1 KR101930627 B1 KR 101930627B1 KR 1020170048208 A KR1020170048208 A KR 1020170048208A KR 20170048208 A KR20170048208 A KR 20170048208A KR 101930627 B1 KR101930627 B1 KR 101930627B1
Authority
KR
South Korea
Prior art keywords
voltage
offset
current
input
resistor
Prior art date
Application number
KR1020170048208A
Other languages
Korean (ko)
Other versions
KR20180115854A (en
Inventor
박성민
이경민
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020170048208A priority Critical patent/KR101930627B1/en
Publication of KR20180115854A publication Critical patent/KR20180115854A/en
Application granted granted Critical
Publication of KR101930627B1 publication Critical patent/KR101930627B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/4547—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 실시예에 의한 직류 오프셋 제거 회로는 직류 오프셋(offset)을 포함하는 입력 전류를 제공받아, 입력 전류의 의사 직류(pseudo DC)를 제공하는 전류 미러부(current mirror)와, 의사 직류 전류를 상응하는 전압으로 변환하는 전압 변환부 및 전압을 제공받고 입력 전류에서 직류 오프셋을 제거하는 오프셋 제거부를 포함한다.The DC offset removing circuit according to the present embodiment includes a current mirror provided with an input current including a DC offset and providing a pseudo DC of an input current, And an offset removing unit for receiving the voltage and removing the DC offset from the input current.

Figure R1020170048208
Figure R1020170048208

Description

직류 오프셋 감소 회로 및 이를 포함하는 트랜스임피던스 증폭기 모듈{DIRECT CURRENT OFFSET REDUCING CIRCUIT AND TRANSIMPEDANCE AMPLIFIER MODULE USING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a DC offset reduction circuit and a transimpedance amplifier module including the DC offset reduction circuit.

본 기술은 직류 오프셋 감소 회로 및 이를 이용하는 트랜스임피던스 증폭기 모듈에 관련된 것이다. The present technique relates to a DC offset reduction circuit and a transimpedance amplifier module using the same.

트랜스임피던스(transimpedance) 증폭기는 증폭기의 트랜스임피던스를 이용하여 입력으로 제공된 전류 신호를 전압 신호로 변환하고 증폭하여 출력하는 증폭기를 의미한다. 종래의 차동 트랜스임피던스 증폭기(transimpedance amplifier)에서, 어느 하나의 입력에 제공되는 신호의 스윙폭은 다른 입력으로 제공되는 입력 신호의 스윙폭과 동일하지 않다. 또한 입력 신호의 직류 성분이 어느 한 입력으로 제공되기 때문에, 차동 전압 출력의 균형이 맞지 않고, 이로 인해 출력 포화가 발생하였다. A transimpedance amplifier means an amplifier that converts the current signal provided as an input to a voltage signal using the transimpedance of the amplifier, amplifies and outputs the voltage signal. In a conventional differential transimpedance amplifier, the swing width of the signal provided to either input is not equal to the swing width of the input signal provided to the other input. Also, since the DC component of the input signal is provided as an input, the differential voltage output is not balanced and the output saturation occurs.

종래의 전달 임피던스 증폭기의 선행 문헌은 한국 공개특허 제2006-0064981호 등이 있다. A prior art of a conventional transmission impedance amplifier is disclosed in Korean Patent Publication No. 2006-0064981.

종래 기술의 문제를 해결하기 위하여 트랜스임피던스 증폭기 회로의 마지막 스테이지로 직류 발란스드 버퍼(DC balanced buffer)를 사용하였다. 그러나, 직류 발란스드 버퍼를 사용하는 경우에는 각 차동 입력으로부터 직류 전압을 추출하는 두 개의 저대역필터(LPF)가 필요하다. 따라서, 트랜스임피던스 증폭기를 형성하는데 필요한 면적이 증가하여 비경제적이다. 나아가, 버퍼회로를 구동하기 위한 추가적 전력 소모가 발생한다. In order to solve the problems of the prior art, a DC balanced buffer was used as the last stage of the transimpedance amplifier circuit. However, when using a DC balanced buffer, two low-pass filters (LPFs) are required to extract the DC voltage from each differential input. Therefore, the area required for forming the transimpedance amplifier increases, which is uneconomical. Further, additional power consumption for driving the buffer circuit occurs.

본 실시예는 상술한 종래 기술의 단점을 극복하기 위한 것이다. 본 실시예는 입력 신호의 직류 오프셋을 제거할 수 있는 직류 오프셋 제거 회로와 차동 전압 출력의 균형을 유지하는 트랜스임피던스 증폭기를 제공하는 것이 주된 목표 중 하나이다.This embodiment is intended to overcome the disadvantages of the above-described prior art. The main object of the present embodiment is to provide a DC offset eliminating circuit capable of eliminating a DC offset of an input signal and a transimpedance amplifier that balances a differential voltage output.

본 실시예에 의한 직류 오프셋 제거 회로는 직류 오프셋(offset)을 포함하는 입력 전류를 제공받아, 입력 전류의 의사 직류(pseudo DC)를 제공하는 전류 미러부(current mirror)와, 의사 직류 전류를 상응하는 제어 전압으로 변환하는 전압 변환부 및 제어 전압을 제공받고 입력 전류에서 직류 오프셋을 제거하는 오프셋 제거부를 포함한다. The DC offset removing circuit according to the present embodiment includes a current mirror provided with an input current including a DC offset and providing a pseudo DC of an input current, And an offset removing unit for receiving the control voltage and removing the DC offset from the input current.

본 실시예에 의한 트랜스임피던스 증폭기 모듈은 직류 오프셋(offset)을 포함하는 입력 전류를 제공받아, 입력 전류의 의사 직류(pseudo DC)를 제공하는 전류 미러부(current mirror)와, 의사 직류 전류를 상응하는 제어 전압으로 변환하는 전압 변환부 및 제어 전압을 제공받고 입력 전류에서 직류 오프셋을 제거하는 오프셋 제거부 및 직류 오프셋이 제거된 입력 전류를 제공받고, 상응하는 전압을 출력하는 트랜스임피던스 증폭기를 포함한다. The transimpedance amplifier module according to the present embodiment includes a current mirror that receives an input current including a DC offset and provides a pseudo DC of an input current, And a transimpedance amplifier that receives the control voltage and receives the input current without the offset elimination and the DC offset to remove the DC offset from the input current and outputs the corresponding voltage .

본 실시예에 의하면 양 차동 출력전압이 균형을 이루는 차동 전달 임피던스 증폭기가 제공된다. According to the present embodiment, a differential transmission impedance amplifier in which both differential output voltages are balanced is provided.

도 1은 본 실시예에 의한 트랜스임피던스 증폭기(transimpedance amplifier) 모듈의 개요를 도시한 블록도이다.
도 2는 전압 변환부의 일 실시예를 도시한 도면이다.
도 3은 본 실시예에 의한 트랜스임피던스 증폭기의 예시적 회로도이다.
도 4(a)는 직류 전류 오프셋이 50uA일 때, 본 실시예에 의한 오프셋 제거회로가 없는 경우에 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다. 도 4(b)는 전류 오프셋이 50uA 일 때 본 실시예에 의한 오프셋 제거회로가 있는 경우에 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다.
도 5(a)는 DC 전류 옵셋이 50 uA 일 때 종래 기술에 의한 트랜스임피던스 증폭기의 아이 다이어그램을 도시한 도면이다. 도 5(b)는 DC 전류 옵셋이 50 uA 일 때 본 실시예에 의한 오프셋 제거 회로를 포함하는 트랜스임피던스 증폭기 모듈의 아이 다이어그램을 도시한 도면이다.
도 6(a)는 전류 오프셋이 150uA 일 때 종래 기술에 의한 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다. 도 6(b)는 전류 오프셋이 150uA 일 때 본 실시예에 의한 오프셋 제거회로를 포함하는 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다.
도 7(a)는 전류 오프셋이 150uA 일 때 종래 기술에 의한 트랜스임피던스 증폭기의 아이 다이어그램을 도시한 도면이다. 도 7(b)는 전류 옵셋이 150uA 일 때 본 실시예에 의한 오프셋 제거 회로를 포함하는 트랜스임피던스 증폭기 모듈의 아이 다이어그램을 도시한 도면이다.1 is a block diagram showing an outline of a transimpedance amplifier module according to the present embodiment.
2 is a diagram showing an embodiment of a voltage converting unit.
3 is an exemplary circuit diagram of a transimpedance amplifier according to this embodiment.
FIG. 4 (a) shows the differential output of the transimpedance amplifier module when the DC offset is 50 uA and there is no offset elimination circuit according to the present embodiment. 4 (b) shows the differential output of the transimpedance amplifier module when the offset elimination circuit according to the present embodiment is present when the current offset is 50 uA.
5 (a) is a diagram showing an eye diagram of a conventional transimpedance amplifier when the DC current offset is 50 uA. 5B is an eye diagram of the transimpedance amplifier module including the offset removing circuit according to the present embodiment when the DC current offset is 50 uA.
6 (a) is a diagram showing differential outputs of a conventional transimpedance amplifier module when the current offset is 150 uA. 6 (b) shows the differential output of the transimpedance amplifier module including the offset elimination circuit according to the present embodiment when the current offset is 150 uA.
7 (a) is a diagram showing an eye diagram of a conventional transimpedance amplifier when the current offset is 150 uA. 7B is an eye diagram of the transimpedance amplifier module including the offset removing circuit according to the present embodiment when the current offset is 150uA.

본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.The description of the present invention is merely an example for structural or functional explanation, and the scope of the present invention should not be construed as being limited by the embodiments described in the text. That is, the embodiments are to be construed as being variously embodied and having various forms, so that the scope of the present invention should be understood to include equivalents capable of realizing technical ideas.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meaning of the terms described in the present application should be understood as follows.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms "first "," second ", and the like are used to distinguish one element from another and should not be limited by these terms. For example, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the singular " include "or" have "are to be construed as including a stated feature, number, step, operation, component, It is to be understood that the combination is intended to specify that it is present and not to preclude the presence or addition of one or more other features, numbers, steps, operations, components, parts or combinations thereof.

각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.Each step may take place differently from the stated order unless explicitly stated in a specific order in the context. That is, each step may occur in the same order as described, may be performed substantially concurrently, or may be performed in reverse order.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Terms such as those defined in commonly used dictionaries should be interpreted to be consistent with the meanings in the context of the relevant art and can not be construed as having ideal or overly formal meaning unless explicitly defined in the present application .

이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 트랜스임피던스 증폭기 모듈(10)과 오프셋 제거 회로(20)의 실시예를 설명한다. 도 1은 본 실시예에 의한 트랜스임피던스 증폭기 모듈(10)은 직류 오프셋(offset)을 포함하는 입력 전류(ipd)를 제공받아, 입력 전류의 의사 직류(pseudo DC, IPD')를 제공하는 전류 미러부(current mirror, 200)와, 의사 직류 전류(IPD')를 상응하는 제어 전압(Vcont)으로 변환하는 전압 변환부(300) 및 제어 전압(Vcont)을 제공받고 입력 전류(ipd)에서 직류 오프셋을 제거하는 오프셋 제거부(400) 및 직류 오프셋이 제거된 입력 전류를 제공받고, 상응하는 전압을 출력하는 트랜스임피던스 증폭기(100)를 포함한다.Hereinafter, embodiments of the transimpedance amplifier module 10 and the offset elimination circuit 20 according to the present embodiment will be described with reference to the accompanying drawings. 1 is a circuit diagram of a transimpedance amplifier module 10 according to an embodiment of the present invention. The transimpedance amplifier module 10 includes an input current ipd including a DC offset and a current mirror Ipd ' A current mirror 200 and a voltage conversion unit 300 for converting the pseudo direct current IPD 'into a corresponding control voltage Vcont and a control voltage Vcont, And a transimpedance amplifier 100 receiving the input current from which the DC offset is removed and outputting a corresponding voltage.

전류 미러부(200)는 전류 미러(M1, M2)와 저역 통과 필터(210)를 포함한다. 전류 미러부(210)는 광 다이오드(PD)에 입력 전류(ipd)를 제공하고, 입력 전류(ipd)에 대한 의사 직류(pseudo DC, IPD')를 형성하여 출력한다. The current mirror unit 200 includes current mirrors M 1 and M 2 and a low-pass filter 210. The current mirror unit 210 provides the input current ipd to the photodiode PD and forms and outputs a pseudo DC to the input current ipd.

전류 미러부(200)가 입력 전류(ipd)를 제공함에 따라 전류 미러에 포함된 트랜지스터 M1의 게이트에는 입력 전류(ipd)에 상응하는 전압이 형성된다. As the current mirror unit 200 provides the input current ipd, a voltage corresponding to the input current ipd is formed in the gate of the transistor M1 included in the current mirror.

입력 전류(ipd)에는 직류 성분은 오프셋과 신호 성분을 포함한다. 따라서, 트랜지스터 M1의 게이트에 형성되는 전압은 오프셋에 상응하는 직류 전압과 신호 성분을 포함하는 교류 전압 성분을 포함한다. 저역 통과 필터(210)는 트랜지스터 M1의 게이트에 형성되는 전압에 대하여 상기 직류 전압 성분을 통과시키도록 저역 통과 필터링을 수행하여 의사 직류 전압(psedudo DC voltage)을 형성하여 트랜지스터 M2의 게이트에 제공한다. 트랜지스터 M2는 게이트에 제공된 의사 직류 전압에 상응하는 의사 직류 전류(IPD')를 출력한다.The input current ipd includes an offset and a signal component. Accordingly, the voltage formed at the gate of the transistor M1 includes an AC voltage component including a DC component and a signal component corresponding to the offset. The low pass filter 210 performs low pass filtering to pass the direct current voltage component with respect to the voltage formed at the gate of the transistor M1 to form a psuedudo DC voltage and provide it to the gate of the transistor M2. The transistor M2 outputs a pseudo direct current (IPD ') corresponding to the pseudo direct voltage supplied to the gate.

일 실시예에서, 전류 미러부(200)에 제공되는 구동 전압(VDD)은 광 다이오드(PD)의 기생 커패시턴스값을 감소시키도록 트랜스임피던스 증폭기(100)에 제공되는 구동 전압에 비하여 높은 전압일 수 있다.In one embodiment, the driving voltage VDD provided to the current mirror portion 200 may be a higher voltage than the driving voltage provided to the transimpedance amplifier 100 to reduce the parasitic capacitance value of the photodiode PD. have.

도 1에서, 저역 통과 필터(210)는 단순한 1차 수동 R-C 필터로 예시되었다. 그러나, 도시되지 않은 다른 실시예에서, 저역 통과 필터는 고차 R-C 필터일 수 있으며, 능동 필터일 수 있다. 1, the low pass filter 210 is illustrated as a simple primary passive R-C filter. However, in other embodiments not shown, the low pass filter may be a high order R-C filter and may be an active filter.

도 2는 전압 변환부(300)의 일 실시예를 도시한 도면이다. 도 1 및 도 2를 참조하면, 전압 변환부(300)는 전류 미러부(200)가 형성하여 제공한 입력 전류(IPD')를 제공받고, 상응하는 제어 전압(Vcont)을 출력한다. 일 실시예로, 전압 변환부(300)는 전류 미러부(200)가 복제하여 제공한 입력 전류(IPD')를 제공받고 전압 신호를 형성하는 저항(R)을 포함할 수 있다. 도 3로 예시된 실시예에서, 단일한 저항(R)이 도시되었으나, 전압 변환부(300)는 직렬, 병렬, 직병렬 등의 형태로 연결된 복수의 저항들을 포함할 수 있다. 2 is a diagram illustrating an embodiment of the voltage conversion unit 300. Referring to FIG. 1 and 2, the voltage converting unit 300 receives the input current IPD 'provided by the current mirror unit 200 and outputs a corresponding control voltage Vcont. In one embodiment, the voltage converting unit 300 may include a resistor R that receives the input current IPD 'replicated by the current mirror unit 200 and forms a voltage signal. In the embodiment illustrated in FIG. 3, a single resistor R is shown, but the voltage converter 300 may include a plurality of resistors connected in a series, parallel, series, or the like.

일 실시예에서, 전압 변환부(300)는 저항(R)이 제공한 전압을 오프셋 제거부(400)의 동작 및 차단에 적합한 레벨로 변환하는 레벨 시프터(310, level shifter)를 더 포함할 수 있다. 일 실시예로, 레벨 시프터(310)는 저항(R)이 제공한 전압을 오프셋 제거부(400)의 동작 및 차단에 적합한 레벨로 스텝 업(step up)하거나, 스텝 다운(step down)하여 출력할 수 있다.The voltage converter 300 may further include a level shifter 310 for converting the voltage provided by the resistor R into a level suitable for operation and interruption of the offset removal unit 400. [ have. In one embodiment, the level shifter 310 may step up the voltage provided by the resistor R to a level suitable for operation and interruption of the offset removal 400, can do.

도 2로 예시된 실시예에 의하면, 레벨 시프터(310)는 저항(R)이 제공한 전압을 스텝 업(step up)하여 출력하는 트랜지스터 M5과 저항 R1, 트랜지스터 M6와 저항 R2를 포함할 수 있다. 도시되지 않은 다른 실시예에 의하면, 레벨 시프터(310)는 저항(R)이 제공한 전압을 스텝 업(step up)하여 출력하는 하나의 트랜지스터와 저항을 포함할 수 있다.2, the level shifter 310 may include a transistor M5 and a resistor R1, a transistor M6, and a resistor R2 that step up and output the voltage provided by the resistor R . According to another embodiment, which is not shown, the level shifter 310 may include one transistor and a resistor for stepping up and outputting the voltage provided by the resistor R. [

일 실시예로, 레벨 시프터(310)에 포함된 저항 R1, R2의 저항값(resistance value)를 변경하여 Vcont1, Vcont의 전압값을 조절할 수 있다. 일 실시예로, 레벨 시프터(310)에 포함된 트랜지스터 M5, M6 채널의 사이즈를 조절하여 Vcont1, Vcont의 전압값을 조절할 수 있다.In one embodiment, the resistance values of the resistors R1 and R2 included in the level shifter 310 may be changed to adjust the voltage values of Vcont1 and Vcont. In one embodiment, the voltage values of Vcont1 and Vcont can be adjusted by adjusting the sizes of the transistors M5 and M6 included in the level shifter 310. [

다시 도 1을 참조하면, 오프셋 제거부(400)는 전압 변환부(300)가 제공한 제어 전압에 의하여 도통 또는 차단되어 오프셋 전류를 제거하는 트랜지스터를 포함할 수 있다. 일 실시예에서, 오프셋 제거부(400)는 전압 변환부(300)이 제공하는 신호에 의하여 도통되어 직류 오프셋을 접지 전위로 바이패스(bypass)하는 트랜지스터를 포함할 수 있다. 따라서, 직류 오프셋이 제거되어 신호 성분을 포함하는 전류 신호가 트랜스임피던스 증폭기(100)에 입력으로 제공될 수 있다.Referring to FIG. 1 again, the offset removing unit 400 may include a transistor that is turned on or off by the control voltage provided by the voltage converting unit 300 to remove the offset current. In one embodiment, the offset removal unit 400 may include a transistor that is conducted by a signal provided by the voltage conversion unit 300 and bypasses a DC offset to a ground potential. Thus, the DC offset can be eliminated, and a current signal including the signal component can be provided as an input to the transimpedance amplifier 100. [

도 3은 본 실시예에 의한 트랜스임피던스 증폭기(100)의 예시적 회로도이다. 도 1 및 도 3을 참조하면, 트랜스임피던스 증폭기(100)는 오프셋이 제거된 입력 신호 전류를 제공받고, 이에 상응하는 차동 전압 신호를 제공할 수 있다. 전달 임피던스 증폭기는, 제1 공통 소스 증폭기(M1)와 제1 공통 게이트 증폭기(M2) 및 제1 부하저항(RD1)을 포함하는 제1 캐스코드(cascode) 증폭기와, 제1 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제1 저항(Rfa)을 포함하는 제1 차동단(110a)과, 제2 공통 소스 증폭기(M3)와 제2 공통 게이트 증폭기(M4) 및 제2 부하저항(RD2)을 포함하는 제2 캐스코드(cascode) 증폭기와, 제2 캐스코드 증폭기의 출력 노드와 입력 노드에 연결된 제2 저항(Rfb)을 포함하는 제2 차동단(110b)을 포함하며, 제1 캐스코드 증폭기에 포함된 공통 소스 증폭기(M1)의 출력이 제2 캐스코드 증폭기에 포함된 제2 공통 소스 증폭기(M3)의 입력으로 제공되어 커플링 커패시터(Cc)를 통하여 제1 차동단(110a)과 제2 차동단(110b)에 서로 반전된 위상을 가지는 입력 신호가 제공된다.3 is an exemplary circuit diagram of the transimpedance amplifier 100 according to the present embodiment. Referring to FIGS. 1 and 3, the transimpedance amplifier 100 may be provided with an offset-removed input signal current and provide a corresponding differential voltage signal. The transfer impedance amplifier includes a first cascode amplifier including a first common source amplifier M1 and a first common gate amplifier M2 and a first load resistor RD1 and a second cascode amplifier including an output of the first cascode amplifier A first differential stage 110a including a first resistor Rfa connected to a node and an input node, a second common source amplifier M3 and a second common gate amplifier M4 and a second load resistor RD2, And a second differential stage (110b) comprising a second resistor (Rfb) connected to an output node of the second cascode amplifier and an input node, wherein the first differential amplifier stage comprises a first cascode amplifier The output of the common source amplifier M1 included in the second cascode amplifier is provided as an input of the second common source amplifier M3 included in the second cascode amplifier and connected to the first differential stage 110a and the second differential amplifier stage 110b through the coupling capacitor Cc. The two differential stages 110b are provided with input signals having phases inverted from each other.

제1 차동단(110a)은 캐스코드 구성으로 연결된 제1 공통 소스 증폭기(M1)와 제1 공통 게이트 증폭기(M2) 및 제1 부하저항(RD1)을 포함한다. 캐스코드 구성으로 연결된 제1 공통 소스 증폭기(M1)와 제1 공통 게이트 증폭기(M2)에서, 입력 신호(iin)는 제1 공통 소스 증폭기(M1)의 게이트에 제공되며, 제1 공통 소스 증폭기(M1)는 입력 신호(iin)가 증폭된 신호를 제1 공통 게이트 증폭기(M2)의 소스에 제공한다. The first differential stage 110a includes a first common source amplifier M1 connected in a cascode configuration and a first common gate amplifier M2 and a first load resistor RD1. In the first common source amplifier M1 and the first common gate amplifier M2 connected in a cascode configuration, the input signal i in is provided to the gate of the first common source amplifier M1, (M1) provides the amplified signal of the input signal (i in ) to the source of the first common gate amplifier (M2).

제1 공통 소스 증폭기(M1)의 이득은 트랜지스터 M1의 전달 컨덕턴스인 gm1과 부하저항 값의 곱으로 표현된다. M1의 출력에서 형성되는 부하 저항의 값은 M1의 출력 저항 ro1과 제1 공통 게이트 증폭기(M2)의 입력 저항의 병렬 저항으로 연산될 수 있다. 제1 공통 게이트 증폭기(M2)의 입력 저항은 1/gm2, (gm2: M2의 전달 컨덕턴스)로 표현될 수 있다. 이를 수학식으로 정리하면 수학식 1과 같다.The gain of the first common source amplifier M1 is expressed by the product of the load resistance value gm1, which is the transfer conductance of the transistor M1. The value of the load resistance formed at the output of M1 can be calculated by the parallel resistance of the output resistance ro1 of M1 and the input resistance of the first common gate amplifier M2. The input resistance of the first common gate amplifier M2 can be expressed as 1 / gm2, (gm2: the transfer conductance of M2). This can be expressed by the following equation (1).

Figure 112017036431076-pat00001
Figure 112017036431076-pat00001

수학식 1에서, 제1 공통 게이트 증폭기(M2)의 입력 저항값인 1/gm2의 값은 제1 공통 소스 증폭기(M1)의 출력 저항인 ro1에 비하여 작은 값을 가지므로, 출력 저항값은 더 작은 값을 가지는 1/gm2로 근사된다. 또한, 제1 공통 소스 증폭기(M1)를 형성하는 트랜지스터 M1과 제1 공통 게이트 증폭기(M2)를 형성하는 트랜지스터 M2의 사이즈가 같으면 두 트랜지스터의 전달 컨덕턴스는 서로 같다. 따라서, 수학식 1은 아래의 수학식 2와 같이 근사될 수 있다.In Equation 1, the value of 1 / gm2, which is the input resistance value of the first common gate amplifier M2, is smaller than the output resistance ro1 of the first common source amplifier M1, It is approximated by 1 / gm2 with a small value. In addition, if the size of the transistor M1 forming the first common source amplifier M1 and the size of the transistor M2 forming the first common gate amplifier M2 are the same, the transfer conductances of the two transistors are equal to each other. Therefore, Equation (1) can be approximated as Equation (2) below.

Figure 112017036431076-pat00002
Figure 112017036431076-pat00002

수학식 2에서 보여지는 바와 같이 제1 공통 소스 증폭기(M1)의 이득은 -1로 근사될 수 있다. 그에 따라 트랜지스터 M1의 게이트와 드레인 사이에 형성되는 기생 커패시턴스값이 증가되어 보이는 밀러 효과(Miller Effect)를 감소시킬 수 있다. The gain of the first common source amplifier M1 can be approximated by -1 as shown in Equation (2). The parasitic capacitance value formed between the gate and the drain of the transistor M1 can be increased to reduce the Miller effect.

나아가, 제1 공통 소스 증폭기(M1)의 이득은 -1이므로 제1 공통 소스 증폭기(M1)의 출력 노드에서의 전압은 제1 공통 소스 증폭기(M1)의 게이트에 제공되는 전압과 그 크기는 동일하고 위상만 반전된다. Furthermore, since the gain of the first common source amplifier M1 is -1, the voltage at the output node of the first common source amplifier M1 is equal to the voltage supplied to the gate of the first common source amplifier M1 And only the phase is inverted.

따라서, 커플링 커패시터(Cc)를 통하여 직류 성분을 블로킹하고 교류 성분을 제2 공통 소스 증폭기(M3)의 입력으로 제공하므로, 제1 공통 소스 증폭기(M1)와 제2 공통 소스 증폭기(M3)는 서로 반전된 위상을 가지는 입력 신호를 제공 받고, 서로 반전된 위상을 가지는 출력 신호를 제공하는 차동 증폭기로 동작한다. 나아가, 직류 성분이 블로킹되므로, 제2 공통 소스 증폭기(M3)의 바이어스 전압을 제1 공통 소스 증폭기(M1)의 바이어스 전압과 동일하게 유지할 수 있다.Therefore, the first common source amplifier M1 and the second common source amplifier M3 are connected to the first common source amplifier M3 by blocking the direct current component through the coupling capacitor Cc and providing the AC component to the input of the second common source amplifier M3 And serves as a differential amplifier that receives an input signal having an inverted phase and provides an output signal having an inverted phase with respect to each other. Further, since the direct current component is blocked, the bias voltage of the second common source amplifier M3 can be kept equal to the bias voltage of the first common source amplifier M1.

제1 차동단(110a)의 테일과 제2 차동단(110b)의 테일은 전류 싱크(Cs)를 통하여 접지 전위에 연결된다. 종래의 차동 트랜스임피던스 증폭기에 포함된 차동단들의 테일들은 각각 접지 전위에 연결된 의사 차동(pseudo differential) 구조를 가졌다. 따라서, 각 완전한 차동성을 가지는 출력 신호를 얻는 것이 곤란하였다. The tail of the first differential stage 110a and the tail of the second differential stage 110b are connected to the ground potential through the current sink Cs. The tails of the differential stages included in the conventional differential transimpedance amplifier each had a pseudo differential structure connected to the ground potential. Therefore, it is difficult to obtain an output signal having each complete differential.

그러나, 본 실시예에 의한 트랜스임피던스 증폭기(100)에 포함된 차동단의 테일은 전류 싱크(Cs)를 통하여 접지 전위에 연결되므로, 트랜스임피던스 증폭기(100)의 출력쌍(MOUT, POUT)은 차동성을 가지는 신호를 출력하는 것을 확인할 수 있다.However, since the tail of the differential stage included in the transimpedance amplifier 100 according to the present embodiment is connected to the ground potential via the current sink Cs, the output pair MOUT, POUT of the transimpedance amplifier 100 has the differential As shown in Fig.

이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 오프셋 제거 회로(20) 및 트랜스임피던스 증폭기 모듈(10)의 동작을 살펴본다. 도 1 내지 도 3을 참조하면, 광 다이오드(PD)는 제공되는 광에 의한 광전류가 형성되어 출력되도록 역 바이어스(reverse bias)가 제공된다. 광 다이오드(PD)가 출력하는 전류(ipd)에는 신호 성분뿐만 아니라, 역 바이어스에 의한 역방향 포화 전류(reverse saturation current)에 의한 오프셋이 포함된다. Hereinafter, the operations of the offset canceling circuit 20 and the transimpedance amplifier module 10 according to the present embodiment will be described with reference to the accompanying drawings. Referring to FIGS. 1 to 3, a photodiode PD is provided with a reverse bias so that a photocurrent by the provided light is formed and output. The current ipd output by the photodiode PD includes not only the signal component but also the offset due to the reverse saturation current due to the reverse bias.

전류 미러부(210)는 광 다이오드(PD)가 출력하는 입력 전류(ipd)를 제공받고, 로우 패스 필터링을 수행하여 의사 직류 전류를 형성하여 출력한다. 전류 미러부(200)가 복제하여 출력한 의사 직류 전류(IPD')는 광 다이오드(PD)가 출력하는 입력 전류(ipd)의 평균값에 상응하는 전류이다. The current mirror unit 210 receives the input current ipd output from the photodiode PD and performs low pass filtering to form and output a pseudo direct current. The pseudo direct current IPD 'reproduced by the current mirror unit 200 is a current corresponding to an average value of the input current ipd output from the photodiode PD.

전압 변환부(300)는 전류 미러부(200)가 복제하여 출력한 전류(IPD')에 상응하는 전압 신호(Vcont)를 형성하여 오프셋 제거부(400)에 제공한다. 일 실시예에서, 전압 변환부(300)에 포함된 저항(R)은 전류 미러부(200)가 복제하여 출력한 전류(IPD')를 제공받고, 상응하는 전압을 형성할 수 있다. The voltage converting unit 300 forms a voltage signal Vcont corresponding to the current IPD 'reproduced by the current mirror unit 200 and provides the voltage signal Vcont to the offset removing unit 400. In one embodiment, the resistor R included in the voltage converter 300 may be supplied with the current IPD 'reproduced by the current mirror unit 200 and form a corresponding voltage.

일 실시예에서, 저항(R)에 의하여 형성된 전압은 레벨 시프터(310)에 포함된 트랜지스터 M5에 제공되어 도통된다. 트랜지스터 M5이 도통되어 드레인 전류 ID5가 흐르는 경로가 형성되고, 트랜지스터 M5의 드레인 전극으로는

Figure 112017036431076-pat00003
에 상응하는 전압 Vcont1이 형성된다. 상술한 바와 같이 저항 R1의 저항값과 트랜지스터 M5의 사이즈를 조절하여 전류 ID5의 전류값을 조절할 수 있으며, 그에 따라 Vcont1의 전압값이 조절될 수 있다. 일 예로, Vcont1의 전압값은 트랜지스터 M6가 턴 온 되도록 조절될 수 있다.In one embodiment, the voltage formed by the resistor R is provided to the transistor M5 included in the level shifter 310 and is conducted. The transistor M5 conducts and a path through which the drain current ID5 flows is formed, and as the drain electrode of the transistor M5
Figure 112017036431076-pat00003
A voltage Vcont1 corresponding to the voltage Vcont1 is formed. As described above, the current value of the current ID5 can be adjusted by adjusting the resistance value of the resistor R1 and the size of the transistor M5, so that the voltage value of Vcont1 can be adjusted. As an example, the voltage value of Vcont1 may be adjusted so that transistor M6 is turned on.

트랜지스터 M6가 도통되어 드레인 전류 ID6가 흐르는 경로가 형성되고, 트랜지스터 M6의 드레인 전극에는

Figure 112017036431076-pat00004
에 상응하는 제어 전압 Vcont가 형성된다. 상술한 바와 같이 저항 R2의 저항값과 트랜지스터 M6의 사이즈를 조절하여 전류 ID6의 전류값을 조절할 수 있으며, 그에 따라 Vcont의 전압값이 조절될 수 있다. 일 예로, Vcont의 전압값은 오프셋 제거부(400)에 포함된 트랜지스터를 구동하기에 충분하도록 조절될 수 있다.A path through which the transistor M6 conducts and a drain current ID6 flows is formed, and a drain electrode of the transistor M6
Figure 112017036431076-pat00004
A control voltage Vcont corresponding to the control voltage Vcont is formed. As described above, the current value of the current ID6 can be adjusted by adjusting the resistance value of the resistor R2 and the size of the transistor M6, so that the voltage value of Vcont can be adjusted. In one example, the voltage value of Vcont can be adjusted to be sufficient to drive the transistor included in the offset removal unit 400. [

오프셋 제거부(400)는 전압 변환부(300)가 제공한 전압 신호를 제공받고, 도통과 차단되어 입력 전류(ipd)에 포함된 오프셋을 제거할 수 있다. 일 예로, 광 다이오드(PD)에 광입력이 제공되어 형성된 전류를 전압 신호로 변환한 경우에는, 전압 변환부(300)가 제공한 전압 신호의 레벨은 광입력이 제공되지 않는 경우에 형성된 전압 신호 레벨에 비하여 높다. The offset removing unit 400 may receive the voltage signal provided by the voltage converting unit 300 and may block the conduction and remove the offset included in the input current ipd. For example, when the photodiode PD is provided with an optical input and converts the formed current into a voltage signal, the level of the voltage signal provided by the voltage converter 300 is a voltage signal generated when the optical input is not provided It is higher than the level.

따라서, 오프셋 제거부(400)에 포함된 트랜지스터는 도통되어 입력 전류(ipd)에 포함된 직류 성분인 오프셋을 기준 전위로 바이패스(bypass)하고, 신호 성분을 트랜스임피던스 증폭기(100)의 입력으로 제공한다. 일 실시예에서, 트랜지스터(M1)의 게이트 전극에 의하여 입력 전류(ipd)에 포함된 직류 성분은 오프셋 제거부(400)로 우회(bypass)된다. 그러나, 입력 전류(ipd)에 포함된 신호 성분은 트랜스임피던스 증폭기(100)에 제공되어 증폭된다.Therefore, the transistor included in the offset eliminator 400 is turned on to bypass the offset, which is a direct current component included in the input current ipd, to the reference potential, and supplies the signal component to the input of the transimpedance amplifier 100 to provide. In one embodiment, the DC component included in the input current ipd is bypassed by the gate electrode of the transistor M1 to the offset eliminator 400. [ However, the signal component included in the input current ipd is provided to the transimpedance amplifier 100 and amplified.

모의시험예Simulation test example

도 4(a)는 본 실시예에 의한 오프셋 제거회로가 없는 경우에 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다. 도 4(b)는 본 실시예에 의한 오프셋 제거회로가 있는 경우에 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다. 도 4(a)와 도 4(b)로 도시된 모의 시험에서 전류 오프셋은 50uA 이다. Fig. 4 (a) shows the differential output of the transimpedance amplifier module when there is no offset elimination circuit according to the present embodiment. 4 (b) is a diagram showing the differential output of the transimpedance amplifier module in the case where there is an offset removing circuit according to the present embodiment. In the simulation test shown in Figs. 4 (a) and 4 (b), the current offset is 50 uA.

도 4(a)에 도시된 바와 같이, 두 개의 차동 출력의 직류 전압 레벨은 전류 오프셋에 의하여 서로 일치하지 않은 것을 확인할 수 있다. 그러나, 본 실시예에 의한 오프셋 제거 회로가 있는 경우에는 도 4(b)에서 확인할 수 있는 바와 같이 전류 오프셋의 영향이 제거되고 두 차동 출력 전압의 직류 전압이 상응하는 것을 확인할 수 있다.As shown in Fig. 4 (a), it can be seen that the DC voltage levels of the two differential outputs do not coincide with each other due to the current offset. However, in the case of the offset elimination circuit according to the present embodiment, as can be seen in FIG. 4 (b), it is confirmed that the influence of the current offset is eliminated and the DC voltages of the two differential output voltages correspond to each other.

도 5(a)는 DC 전류 옵셋이 50 uA 일 때 종래 기술에 의한 트랜스임피던스 증폭기의 아이 다이어그램을 도시한 도면이다. 도 5(b)는 DC 전류 옵셋이 50 uA 일 때 본 실시예에 의한 오프셋 제거 회로를 포함하는 트랜스임피던스 증폭기 모듈의 아이 다이어그램을 도시한 도면이다. 도 5(a)를 참조하면, 아이 다이어그램에서 열린 아이(eye)가 찌그러진 상태에 있음을 확인할 수 있다. 반면, 도 5(b)의 아이(eye)는 도 5(a)에 비하여 상하와 좌우가 대칭적으로 출력되는 것을 확인할 수 있다.5 (a) is a diagram showing an eye diagram of a conventional transimpedance amplifier when the DC current offset is 50 uA. 5B is an eye diagram of the transimpedance amplifier module including the offset removing circuit according to the present embodiment when the DC current offset is 50 uA. Referring to FIG. 5 (a), it can be seen that the eye opened in the eye diagram is in a distorted state. On the other hand, it can be seen that the eye of FIG. 5 (b) is symmetrically outputted up and down and left and right as compared with FIG. 5 (a).

도 6(a)는 종래 기술에 의한 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다. 도 6(b)는 본 실시예에 의한 오프셋 제거회로를 포함하는 트랜스임피던스 증폭기 모듈의 차동 출력을 도시한 도면이다. 도 6(a)와 도 6(b)의 모의 시험에서 전류 오프셋은 150uA 이다. 6 (a) is a diagram showing a differential output of a conventional transimpedance amplifier module. 6 (b) is a diagram showing the differential output of the transimpedance amplifier module including the offset removing circuit according to the present embodiment. In the simulated tests of Figs. 6 (a) and 6 (b), the current offset is 150 uA.

도 6(a)를 참조하면, 종래 기술에 의한 트랜스임피던스 증폭기 모듈의 출력은 전류 오프셋에 의하여 두 개의 차동출력 직류 전압 레벨이 맞지 않는 것을 확인할 수 있다. 그러나, 본 실시예에 의한 트랜스임피던스 증폭기 모듈의 출력은 도 6(b)로 도시된 바와 같이 종래 기술에 비하여 전류 오프셋에 의한 영향이 완화된 것을 확인할 수 있다.Referring to FIG. 6 (a), it can be seen that the output of the transimpedance amplifier module according to the prior art does not match the two differential output DC voltage levels due to the current offset. However, as shown in FIG. 6B, the output of the transimpedance amplifier module according to the present embodiment can be confirmed that the influence of the current offset is alleviated as compared with the prior art.

도 7(a)는 전류 오프셋이 150uA 일 때 종래 기술에 의한 트랜스임피던스 증폭기의 아이 다이어그램을 도시한 도면이다. 도 7(b)는 전류 옵셋이 150uA 일 때 본 실시예에 의한 오프셋 제거 회로를 포함하는 트랜스임피던스 증폭기 모듈의 아이 다이어그램을 도시한 도면이다. 도 7(a)를 참조하면, 입력 오프셋의 영향에 의하여 아이 다이어그램에서 열린 아이(eye)의 상하 좌우가 비대칭적인 것을 확인할 수 있다. 그러나, 도 7(b)로 도시된 본 실시예에 의한 트랜스임피던스 증폭기 모듈 출력의 아이 다이어그램의 아이(eye)는 입력 오프셋의 영향이 제거되어 종래 기술에 비하여 상하와 좌우가 대칭적으로 출력되는 것을 확인할 수 있다.7 (a) is a diagram showing an eye diagram of a conventional transimpedance amplifier when the current offset is 150 uA. 7B is an eye diagram of the transimpedance amplifier module including the offset removing circuit according to the present embodiment when the current offset is 150uA. Referring to FIG. 7 (a), it can be confirmed that the eye opened in the eye diagram is asymmetrical due to the influence of the input offset. However, the eye of the eye diagram of the output of the transimpedance amplifier module according to the present embodiment shown in Fig. 7 (b) has the effect of eliminating the influence of the input offset, so that the upper and lower sides and the left and right sides are symmetrically output Can be confirmed.

본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It will be appreciated that other embodiments are possible. Accordingly, the true scope of the present invention should be determined by the appended claims.

10: 트랜스임피던스 증폭기 모듈 20: 직류 오프셋 제거 회로
100: 트랜스임피던스 증폭기 100a, 100b: 제1 차동단, 제2 차동단
200: 전류 미러부 210: 저역 통과 필터
300: 전압 변환부
310:레벨시프터10: Transimpedance amplifier module 20: DC offset canceling circuit
100: trans-impedance amplifier 100a, 100b: first differential stage, second differential stage
200: current mirror part 210: low-pass filter
300:
310: Level shifter

Claims (14)

직류 오프셋(offset)을 포함하는 입력 전류를 제공받아, 상기 입력 전류의 의사 직류(pseudo DC)를 제공하는 전류 미러부(current mirror);
상기 의사 직류 전류를 상응하는 제어 전압으로 변환하는 전압 변환부; 및
상기 제어 전압을 제공받고 상기 입력 전류에서 상기 직류 오프셋을 제거하는 오프셋 제거부를 포함하고,
상기 전압 변환부는,
상기 전류 미러부가 제공하는 상기 의사 직류 전류를 제공받고, 상응하는 전압을 출력하는 저항과,
상기 저항이 출력하는 전압을 입력 받아 레벨을 변환하는 레벨 시프터를 더 포함하며,
상기 전류 미러부는
전류 미러와,
상기 입력 전류를 제공받고, 상기 전류 미러가 상기 입력 전류의 유사 직류(pseudo DC)를 형성하여 출력하도록 하는 저역 통과 필터를 포함하며,
상기 레벨 시프터는 하나 이상의 단위 레벨 시프트 모듈을 포함하고,
상기 단위 레벨 시프트 모듈은,
입력 전압을 제공받는 제어 전극과, 제1 저항을 통하여 구동 전압 레일과 연결된 제1 전극 및 기준 전압 레일에 연결된 제2 전극을 포함하는 트랜지스터를 포함하고,
상기 단위 레벨 시프트 모듈은 상기 제1 전극과 상기 제1 저항이 연결된 노드를 통하여 상기 제어 전압을 제공하는 직류 오프셋 제거 회로.A current mirror provided with an input current including a DC offset and providing a pseudo DC of the input current;
A voltage converter for converting the pseudo direct current into a corresponding control voltage; And
And an offset removing unit for receiving the control voltage and removing the DC offset from the input current,
The voltage converter may include:
A resistor receiving the pseudo direct current provided by the current mirror section and outputting a corresponding voltage;
And a level shifter for receiving a voltage output from the resistor and converting the level,
The current mirror section
A current mirror,
And a low pass filter that is provided with the input current to cause the current mirror to form and output a pseudo DC of the input current,
Wherein the level shifter comprises one or more unit level shift modules,
The unit level shift module includes:
A transistor having a control electrode provided with an input voltage, a first electrode coupled to the drive voltage rail through a first resistor, and a second electrode coupled to the reference voltage rail,
Wherein the unit level shift module provides the control voltage through a node connected to the first electrode and the first resistor. 제1항에 있어서,
상기 오프셋 제거부는,
상기 제어 전압을 제공받고, 상기 제어 전압에 의하여 도통되는 트랜지스터를 포함하는 직류 오프셋 제거 회로.The method according to claim 1,
Wherein the offset removing unit comprises:
And a transistor which is supplied with the control voltage and is conducted by the control voltage. 삭제delete 삭제delete 제1항에 있어서,
상기 직류 오프셋은
광 다이오드(photodiode)의 역 바이어스(reverse bias) 전류인 직류 오프셋 제거 회로. The method according to claim 1,
The DC offset
A DC offset cancellation circuit that is a reverse bias current of a photodiode. 삭제delete 직류 오프셋(offset)을 포함하는 입력 전류를 제공받아, 상기 입력 전류의 의사 직류(pseudo DC)를 제공하는 전류 미러부(current mirror)와, 상기 의사 직류 전류를 상응하는 제어 전압으로 변환하는 전압 변환부 및 상기 제어 전압을 제공받고 상기 입력 전류에서 상기 직류 오프셋을 제거하는 오프셋 제거부; 및
상기 직류 오프셋이 제거된 상기 입력 전류를 제공받고, 상응하는 전압을 출력하는 트랜스임피던스 증폭기를 포함하고,
상기 전압 변환부는,
상기 전류 미러부가 제공하는 상기 의사 직류 전류를 제공받고, 상응하는 전압을 출력하는 저항과,
상기 저항이 출력하는 전압을 입력받아 레벨을 변환하는 레벨 시프터를 포함하며,
상기 전류 미러부는
전류 미러와,
상기 입력 전류를 제공받고, 상기 전류 미러가 상기 입력 전류의 유사 직류(pseudo DC)를 형성하여 출력하도록 하는 저역 통과 필터를 포함하며,
상기 레벨 시프터는 하나 이상의 단위 레벨 시프트 모듈을 포함하고,
상기 단위 레벨 시프트 모듈은,
입력 전압을 제공받는 제어 전극과, 제1 저항을 통하여 구동 전압 레일과 연결된 제1 전극 및 기준 전압 레일에 연결된 제2 전극을 포함하는 트랜지스터를 포함하고,
상기 단위 레벨 시프트 모듈은 상기 제1 전극과 상기 제1 저항이 연결된 노드를 통하여 상기 제어 전압을 제공하는 트랜스임피던스 증폭기 모듈.A current mirror for receiving an input current including a DC offset and providing a pseudo DC of the input current; a current mirror for providing a pseudo DC of the input current, And an offset canceling unit for receiving the control voltage and removing the DC offset from the input current; And
And a transimpedance amplifier receiving the input current from which the DC offset is removed and outputting a corresponding voltage,
The voltage converter may include:
A resistor receiving the pseudo direct current provided by the current mirror section and outputting a corresponding voltage;
And a level shifter which receives the voltage output from the resistor and converts the level,
The current mirror section
A current mirror,
And a low pass filter that is provided with the input current to cause the current mirror to form and output a pseudo DC of the input current,
Wherein the level shifter comprises one or more unit level shift modules,
The unit level shift module includes:
A transistor having a control electrode provided with an input voltage, a first electrode coupled to the drive voltage rail through a first resistor, and a second electrode coupled to the reference voltage rail,
Wherein the unit level shift module provides the control voltage through a node connected to the first electrode and the first resistor. 제7항에 있어서,
상기 오프셋 제거부는,
상기 제어 전압을 제공받고, 상기 제어 전압에 의하여 도통되는 트랜지스터를 포함하는 트랜스임피던스 증폭기 모듈.8. The method of claim 7,
Wherein the offset removing unit comprises:
And a transistor provided with the control voltage and being conductive by the control voltage. 삭제delete 삭제delete 제7항에 있어서,
상기 직류 오프셋은
광 다이오드(photodiode)의 역 바이어스(reverse bias) 전류인 트랜스임피던스 증폭기 모듈. 8. The method of claim 7,
The DC offset
A transimpedance amplifier module that is the reverse bias current of a photodiode. 삭제delete 제7항에 있어서,
상기 전류 미러부에 제공되는 구동 전압은 상기 트랜스임피던스 증폭기에 제공되는 구동 전압에 비하여 큰 트랜스임피던스 증폭기 모듈.8. The method of claim 7,
Wherein the driving voltage provided to the current mirror portion is larger than the driving voltage provided to the transimpedance amplifier. 제7항에 있어서,
상기 트랜스임피던스 증폭기는
제1 차동단과, 제2 차동단을 포함하며,
상기 제1 차동단의 테일과 상기 제2 차동단의 테일은 전류 싱크를 통하여 접지 전위에 연결되는 트랜스임피던스 증폭기 모듈. 8. The method of claim 7,
The transimpedance amplifier
A first differential stage, and a second differential stage,
Wherein the tail of the first differential stage and the tail of the second differential stage are connected to a ground potential through a current sink.
KR1020170048208A 2017-04-14 2017-04-14 Direct current offset reducing circuit and transimpedance amplifier module using the same KR101930627B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170048208A KR101930627B1 (en) 2017-04-14 2017-04-14 Direct current offset reducing circuit and transimpedance amplifier module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170048208A KR101930627B1 (en) 2017-04-14 2017-04-14 Direct current offset reducing circuit and transimpedance amplifier module using the same

Publications (2)

Publication Number Publication Date
KR20180115854A KR20180115854A (en) 2018-10-24
KR101930627B1 true KR101930627B1 (en) 2018-12-18

Family

ID=64132178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170048208A KR101930627B1 (en) 2017-04-14 2017-04-14 Direct current offset reducing circuit and transimpedance amplifier module using the same

Country Status (1)

Country Link
KR (1) KR101930627B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102286595B1 (en) * 2014-11-14 2021-08-05 한국전자통신연구원 A RGC type burst-mode optic pre-amplifier having wide linear input range
CN112019171A (en) * 2019-05-31 2020-12-01 华邦电子股份有限公司 Differential amplifier
KR102285439B1 (en) * 2019-07-26 2021-08-02 이화여자대학교 산학협력단 Trans-impedance amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513373B1 (en) * 2013-12-31 2015-04-20 한양대학교 산학협력단 Optical receiver for compensating dc offset

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513373B1 (en) * 2013-12-31 2015-04-20 한양대학교 산학협력단 Optical receiver for compensating dc offset

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I. A. Young 외, "Optical I/O Technology for Tera-Scale Computing," IEEE Journal of Solid-State Circuits, vol. 45, no. 1, pp. 235-248, 2010. 01.*

Also Published As

Publication number Publication date
KR20180115854A (en) 2018-10-24

Similar Documents

Publication Publication Date Title
US7683720B1 (en) Folded-cascode amplifier with adjustable continuous time equalizer
US9467313B2 (en) Continuous-time linear equalizer for high-speed receiving unit
JP3502264B2 (en) Receiver
US7205845B2 (en) Amplifier circuit for converting the current signal from an optical receiving element into a voltage signal
US20180351519A1 (en) Transimpedance amplifier with bandwidth extender
JP5938147B2 (en) Receiver with wide common mode input range
US9484867B2 (en) Wideband low-power amplifier
KR101930627B1 (en) Direct current offset reducing circuit and transimpedance amplifier module using the same
US5343160A (en) Fully balanced transimpedance amplifier with low noise and wide bandwidth
JP2007174669A (en) Circuit and method for correcting duty cycle distortion of differential clock signal
JP2004538702A (en) Integrated RC filter
US8928355B2 (en) Amplifier bandwidth extension for high-speed tranceivers
JP2013115562A (en) Transimpedance amplifier
JP3541750B2 (en) Optical receiving preamplifier
US10797802B2 (en) Optical receiver
JP2004343277A (en) Input buffer circuit
JP5566934B2 (en) Voltage output circuit and active cable
US8222590B2 (en) Signal amplifier for optical receiver circuit
CN109962684B (en) High dynamic range trans-impedance amplifier with three controlled current branches
US11362629B2 (en) Transimpedance amplifier circuit
US20180109227A1 (en) Amplifier with adjustable gain
JP2009232135A (en) Optical signal reception circuit
JP2008306614A (en) Transimpedance amplifier
US6909292B1 (en) Method for suppressing even order harmonics in a device that utilizes transconductors
JP2005303823A (en) Amplification circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant