KR101877897B1 - 범프 구조체의 제조방법 - Google Patents

범프 구조체의 제조방법 Download PDF

Info

Publication number
KR101877897B1
KR101877897B1 KR1020170028343A KR20170028343A KR101877897B1 KR 101877897 B1 KR101877897 B1 KR 101877897B1 KR 1020170028343 A KR1020170028343 A KR 1020170028343A KR 20170028343 A KR20170028343 A KR 20170028343A KR 101877897 B1 KR101877897 B1 KR 101877897B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
flexible material
film
bump
Prior art date
Application number
KR1020170028343A
Other languages
English (en)
Inventor
이진국
Original Assignee
엘비세미콘 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘비세미콘 주식회사 filed Critical 엘비세미콘 주식회사
Priority to KR1020170028343A priority Critical patent/KR101877897B1/ko
Priority to US16/310,976 priority patent/US10937751B2/en
Priority to PCT/KR2017/015668 priority patent/WO2018164359A1/ko
Application granted granted Critical
Publication of KR101877897B1 publication Critical patent/KR101877897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 다이 패드(die pad), 상기 다이 패드 상의 UBM(Under Bump Metal)층 및 상기 UBM층 상의 범프패턴을 각각 구비하는 복수의 칩을 포함하는 웨이퍼를 준비하는 제 1 단계; 상기 웨이퍼의 상면에 백 그라인드(Back Grinding) 필름을 부착하는 제 2 단계; 상기 웨이퍼의 후면을 일부 두께만큼 그라인딩 제거하는 제 3 단계; 그라인딩 제거한 후의 상기 웨이퍼의 제 2 후면에 유연 물질층을 형성한 후 링 프레임을 구비하는 다이싱 테이프를 부착하는 제 4 단계; 상기 백 그라인드 필름을 제거한 후 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 제 5 단계; 및 상기 복수의 칩을 개별칩으로 분리하도록 다이싱 공정을 진행하는 제 6 단계;를 포함하는 범프 구조체의 제조방법을 제공한다.

Description

범프 구조체의 제조방법{Methods of fabricating bump structure}
본 발명은 범프 구조체의 제조방법에 관한 것으로서, 더 상세하게는 복수개의 칩을 구비하는 웨이퍼로부터 범프 구조체를 제조하는 방법에 관한 것이다.
전자 장치가 다양한 기능의 개선과 함께 소형화 추세에 따라 전자 소자의 본딩을 위한 범프 및 그 제조방법의 개발이 진행되고 있다. 최근의 전자 장치는 휴대성이 중시되어, 박형화 및 소형화되는 경향이 있으며, 또한 보다 고용량, 고속 계산이 요구된다. 이 때문에, 칩의 다적층화가 되는 경향이 있으며, 그 구성 부재인 칩을 제조하기 위한 반도체 웨이퍼의 박형화가 진행되고 있다. 종래 350㎛ 정도의 두께였던 웨이퍼를 50~200㎛ 또는 그 이하까지 얇게 하는 것이 요구되게 되었다. 웨이퍼의 박형화는 웨이퍼가 휘는 현상을 필연적으로 수반하여 후속 공정을 진행함에 있어 많은 문제점이 대두되고 있다. 아울러, 박형화 이후의 큐어링 공정에 의해서도 웨이퍼가 휘는 현상이 발생되므로 이에 대한 문제점을 극복하는 방안이 필요하다.
관련 선행기술로는 대한민국 공개공보 제2014-0039330호(2014.04.01 공개, 발명의 명칭 : 박형 웨이퍼 핸들링을 위한 다중 본딩 층)가 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 웨이퍼 박형화 및 큐어링 공정에 따른 휨 현상을 극복할 수 있는 범프 구조체의 제조방법을 제공하고자 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따른 범프 구조체의 제조방법을 제공한다. 상기 범프 구조체의 제조방법은 다이 패드(die pad), 상기 다이 패드 상의 UBM(Under Bump Metal)층 및 상기 UBM층 상의 범프패턴을 각각 구비하는 복수의 칩을 포함하는 웨이퍼를 준비하는 제 1 단계; 상기 웨이퍼의 상면에 백 그라인드(Back Grinding) 필름을 부착하는 제 2 단계; 상기 웨이퍼의 후면을 일부 두께만큼 그라인딩 제거하는 제 3 단계; 그라인딩 제거한 후의 상기 웨이퍼의 제 2 후면에 유연 물질층을 형성한 후 링 프레임을 구비하는 다이싱 테이프를 부착하는 제 4 단계; 상기 백 그라인드 필름을 제거한 후 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 제 5 단계; 및 상기 복수의 칩을 개별칩으로 분리하도록 다이싱 공정을 진행하는 제 6 단계;를 포함한다.
상기 범프 구조체의 제조방법에서, 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 단계는 상기 다이싱 테이프를 부착하는 단계 이후에 수행될 수 있다.
상기 범프 구조체의 제조방법에서, 상기 다이싱 테이프를 부착하는 단계는 상기 백 그라인드 필름을 제거하는 단계 이전에 수행될 수 있다.
상기 범프 구조체의 제조방법에서, 상기 유연 물질층은 액상 성분을 함유하는 필름일 수 있다.
본 발명의 다른 관점에 따른 범프 구조체의 제조방법을 제공한다. 상기 범프 구조체의 제조방법은 다이 패드(die pad), 상기 다이 패드 상의 UBM(Under Bump Metal)층 및 상기 UBM층 상의 범프패턴을 각각 구비하는 복수의 칩을 포함하는 웨이퍼를 준비하는 제 1 단계; 상기 웨이퍼의 상면에 백 그라인드(Back Grinding) 필름을 부착하는 제 2 단계; 상기 웨이퍼의 후면을 일부 두께만큼 그라인딩 제거하는 제 3 단계; 그라인딩 제거한 후의 상기 웨이퍼의 제 2 후면에 유연 물질층과 다이싱 테이프가 일체로 제공되는 필름을 부착하는 제 4 단계; 상기 백 그라인드 필름을 제거한 후 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 제 5 단계; 및 상기 복수의 칩을 개별칩으로 분리하도록 다이싱 공정을 진행하는 제 6 단계;를 포함한다.
상기 범프 구조체의 제조방법에서, 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 단계는 상기 다이싱 테이프를 부착하는 단계 이후에 수행될 수 있다.
상기 범프 구조체의 제조방법에서, 상기 다이싱 테이프를 부착하는 단계는 상기 백 그라인드 필름을 제거하는 단계 이전에 수행될 수 있다.
상기 범프 구조체의 제조방법에서, 상기 유연 물질층은 액상 성분을 함유하는 필름일 수 있다.
본 발명의 또 다른 관점에 따른 범프 구조체의 제조방법을 제공한다. 상기 범프 구조체의 제조방법은 다이 패드(die pad), 상기 다이 패드 상의 UBM(Under Bump Metal)층 및 상기 UBM층 상의 범프패턴을 각각 구비하는 복수의 칩을 포함하는 웨이퍼를 준비하는 제 1 단계; 상기 웨이퍼의 상면에 백 그라인드(Back Grinding) 필름을 부착하는 제 2 단계; 상기 웨이퍼의 후면을 일부 두께만큼 그라인딩 제거하는 제 3 단계; 상기 백 그라인드 필름을 제거하는 제 4 단계; 상기 범프패턴을 링 프레임을 구비하는 다이싱 테이프와 부착시키는 제 5 단계; 그라인딩 제거한 후의 상기 웨이퍼의 제 2 후면에 유연 물질층을 형성하는 제 6 단계; 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 제 7 단계; 및 상기 복수의 칩을 개별칩으로 분리하도록 다이싱 공정을 진행하는 제 8 단계;를 포함한다.
상기 범프 구조체의 제조방법에서, 상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 단계는 상기 다이싱 테이프를 부착하는 단계 이후에 수행될 수 있다.
상기 범프 구조체의 제조방법에서, 상기 유연 물질층은 액상 성분을 함유하는 필름일 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 웨이퍼 박형화에 따른 휨 현상을 극복할 수 있는 범프 구조체의 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 내지 도 1g는 본 발명의 실시예들에 따른 범프 구조체의 제조방법의 공통적인 전반부 단계들을 순차적으로 도해하는 도면들이다.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 범프 구조체의 제조방법의 후반부 단계들을 순차적으로 도해하는 도면들이다.
도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 범프 구조체의 제조방법의 후반부 단계들을 순차적으로 도해하는 도면들이다.
도 4a 내지 도 4d는 본 발명의 비교예에 따른 범프 구조체의 제조방법의 후반부 단계들을 순차적으로 도해하는 도면들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
도 1a 내지 도 1g는 본 발명의 실시예들에 따른 범프 구조체의 제조방법의 공통적인 전반부 단계들을 순차적으로 도해하는 도면들이다.
도 1a 내지 도 1f를 참조하면, 다이 패드(die pad; 114), 다이 패드(114) 상의 UBM(Under Bump Metal; 120a)층 및 UBM층(120a) 상의 범프패턴(140)을 각각 구비하는 복수의 칩을 포함하는 웨이퍼(112)를 준비한다. 도면에서는, 편의상, 2개의 칩만 도시하였다.
먼저, 도 1a를 참조하면, 각각의 칩 내에 다이 패드(114)가 형성된다. 다이 패드(114)는 금속층을 형성하고 패터닝하여 구현할 수 있다. 상기 금속층은, 비한정적인 예시로서, 알루미늄층 또는 텅스텐층을 포함할 수 있다. 다이 패드(114)는 전기적 연결을 효율적으로 구성하기 위하여 형성된 재배선 패턴과 전기적으로 연결될 수 있다. 한편, 각각의 칩은 상기 재배선 패턴과 상기 도전성 패드를 외부로의 인자으로부터 물리적 내지 화학적 손상을 방지하기 위한 패시베이션 패턴(116)을 더 구비할 수 있다.
도 1b를 참조하면, 패시베이션 패턴(116) 및 다이 패드(114)를 덮도록 UBM층(120)을 형성한다. UBM층(120)은 확산방지층 및 씨드층으로 구성될 수 있다. 비한정적인 예로서, 확산방지층은 TiW 또는 Ti을 포함할 수 있으며, 씨드층은 Cu를 포함할 수 있다. 이 때 Cu는 전해도금을 위한 씨드층이며 TiW 또는 Ti는 열처리 또는 패키지 공정 시 구리 씨드층과 알루미늄 함금의 파이널 메탈 패드 사이의 확산을 방지하기 위한 확산 방지층의 역할을 목적으로 한다.
도 1c를 참조하면, 다이 패드(114)와 대응되는 영역이 노출되도록 포토레지스트 패턴(130)을 형성한다. 다이 패드(114)와 대응되는 영역은 포토레지스트 패턴(130)의 개구부(132)에 해당한다.
도 1d를 참조하면, 포토레지스트 패턴(130)의 개구부(132)를 충전(filling)하는 범프패턴(140)을 형성한다. 범프패턴(140)은 금속층을 도금하는 공정으로 구현할 수 있다. 비한정적인 예로서, 상기 금속층은 Au 단층 또는 다층의 금속층을 포함할 수 있다. 다층 구조의 범프는, 예를 들어, 다층 구조의 CNA(Cu/Ni/Au) 범프일 수 있다.
다층 구조의 CNA(Cu/Ni/Au) 범프는 금범프에 비해 제조비용이 저렴하고 우수한 열 방출특성으로 인해 디스플레이 드라이버 IC 패키지에서 금범프를 대체할 수 있는 차세대 범프 구조가 될 수 있으며, 구리의 낮은 저항특성으로 인해 CNA 범프를 이용한 반도체 소자 패키지에 적용될 수 있다. CNA(Cu/Ni/Au) 범프 제조방법은 전해도금법과 무전해도금법을 함께 이용하여 형성하는 방법과 전해도금법으로만 형성하는 방법이 가능하다. 전해도금법과 무전해 도금법을 함께 사용하는 경우는 구리를 전해도금으로 형성한 후 니켈과 금을 무전해 도금법으로 형성하는 방법과 구리와 니켈을 전해도금으로 형성하고 캠핑 금속인 금만 무전해 도금법으로 형성하는 방법으로 나눌 수 있다.
도 1e 및 도 1f를 참조하면, 범프패턴(140)을 형성한 후에 포토레지스트 패턴(130)을 제거한다. 계속하여, UBM층(120) 중에서 범프패턴(140)에 의하여 노출된 부분을 제거하고 열처리를 수행할 수 있다. 따라서, 최종적인 UBM층(120)은 범프패턴(140)의 하면에만 배치될 수 있다.
도 1g를 참조하면, 웨이퍼(112)의 상면에 백 그라인드 필름(Back Grinding film; 150)을 부착한다. 반도체 웨이퍼는 회로 형성 공정의 종료 후, 두께를 얇고 균일하게 하기 위하여, 이면 연삭이 실시된다. 이면 연삭시에는 표면에 형성된 회로를 보호하기 위하여, 백 그라인드 필름(Back Grinding film)라고도 불리는 웨이퍼 가공용 점착 시트를 회로면에 첩부하고 있다. 이러한 백 그라인드 필름(150)은 이면 연삭시에는 회로면을 확실하게 보호하고, 절삭수 등의 침입을 방지할 수 있을 정도의 밀착성과, 이면 연삭 종료 후에는 점착제의 잔착(殘着) 등을 일으키지 않고 용이하게 박리할 수 있는 재박리가 요구된다. 백 그라인드 필름(150)은, 예를 들어, PE(폴리에스터),EMC, PVC 또는 PBO 필름을 포함할 수 있다.
예를 들어, 에너지선 경화형 점착제나 수팽윤성 점착제를 이용한 재박리성의 점착제층을 마련한 백 그라인드 필름(150)이 제공될 수 있다. 이러한 백 그라인드 필름(150)은 이면 연삭 공정 후, 에너지선 조사나 점착제층의 수팽윤에 의해 점착력이 저하되고 용이하게 박리할 수 있다. 그러나, 이들의 백 그라인드 필름(150)을 이용하는 경우에는 박리시에 에너지선 조사나 점착제층의 수팽윤 등의 특수한 공정이 필요하게 되어 프로세스상 번잡하고, 또한 비용 증가를 초래할 수 있다. 이 때문에, 에너지선 조사나 수팽윤과 같은 특수한 공정을 거치지 않고 박리가 가능하고, 공정수를 감소시킬 수 있는 약점착 재박리형 백 그라인드 필름(150)도 제공될 수도 있다.
계속하여, 백 그라인드 필름(150)을 부착한 후에, 웨이퍼(112)의 후면을 일부 두께만큼 그라인딩 제거한다. 즉, 웨이퍼(112) 중에서 일부(112b)가 그라인딩 제거되고 잔존부(112a)만 남게 된다.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 범프 구조체의 제조방법의 후반부 단계들을 순차적으로 도해하는 도면들이다. 본 발명의 제 1 실시예에 따른 범프 구조체의 제조방법은 도 1a 내지 도 1g에 도해된 단계를 먼저 수행한 이후에 도 2a 내지 도 2e에 도해된 단계를 수행함으로써 구성된다.
도 2a를 참조하면, 그라인딩 제거한 후의 상기 웨이퍼(112a)의 제 2 후면에 유연 물질층(160)을 형성한다. 유연 물질층(160)은, 예를 들어, 아크릴 또는 Hotmelt(핫멜트 접착제) 층을 포함할 수 있다. 상기 웨이퍼(112a)의 제 2 후면은 그라인딩 제거된 후의 박막 웨이퍼의 후면을 의미하며, 그라인딩 제거 전의 웨이퍼(112)의 후면을 의미하는 제 1 후면과는 구분된다. 상기 유연 물질층은 액상(liquid) 성분을 함유하며, 웨이퍼(112a)의 제 2 후면에 부착되거나 코팅될 수 있다. 유연 물질(flexible material)은 큐어링 공정에 의하여 경화될 수 있으나, 상기 큐어링 공정은 유연 물질층(160)을 형성한 직후에 수행되지 않고, 다이싱 테이프를 부착하는 단계 이후에 수행된다.
도 2b를 참조하면, 유연 물질층(160)을 형성한 후에, 웨이퍼(112a)의 후면 방향으로 링 프레임(182)을 구비하는 다이싱 테이프(180)를 부착한다. 다이싱 테이프(180)는, 예를 들어, PE(폴리에스터) 또는 Polyvinylchloride(폴리염화비닐) 물질을 포함할 수 있다. 다이싱 테이프(180)의 면적은 유연 물질층(160)의 면적 보다 더 클 수 있다. 예를 들어, 유연 물질층(160)의 면적은 웨이퍼(112a)의 면적과 동일하고, 다이싱 테이프(180)의 면적은 웨이퍼(112a)의 면적 보다 더 클 수 있다. 링 프레임(182)은 다이싱 테이프(180)의 가장자리에 링 형태로 배치될 수 있다.
도 2c를 참조하면, 백 그라인드 필름(150)을 제거한 후에 유연 물질층(160)을 경화시키기 위하여 큐어링을 진행한다. 유연 물질층(160)을 큐어링하는 과정에서 박형화된 웨이퍼(112a)가 휘는 현상이 증대될 수 있다. 본 실시예에서는 큐어링 공정을 수행하기 전에 박형화된 웨이퍼(112a)가 다이싱 테이프(180)에 부착되어 지지됨으로써 유연 물질층(160)을 큐어링 공정 동안 웨이퍼(112a)가 휘는 현상을 방지할 수 있다.
또한, 본 발명의 제 1 실시예에 따른 범프 구조체의 제조방법에서, 다이싱 테이프(180)를 부착하는 단계는 백 그라인드 필름(150)을 제거하는 단계 이전에 수행된다. 백 그라인드 필름(150)을 제거하는 공정에서도 웨이퍼(112a)가 휘는 현상이 증대될 수 있는 바, 본 실시예에서는 백 그라인드 필름(150)을 제거하는 공정을 수행하기 전에 박형화된 웨이퍼(112a)가 다이싱 테이프(180)에 부착되어 지지됨으로써 백 그라인드 필름(150)을 제거하는 공정 동안 웨이퍼(112a)가 휘는 현상을 방지할 수 있다.
도 2d 및 도 2e를 순차적으로 참조하면, 복수의 칩을 개별칩(100a, 100b)으로 분리하도록 다이싱(dicing) 공정을 진행한다. 복수의 칩을 개별칩(100a, 100b)으로 분리하는 과정에서 다이싱 테이프(180)는 분리되지 않으나 경화된 유연 물질층(160)은 분리될 수 있다.
한편, 본 발명의 변형된 제 1 실시예에 따르면, 도 1a 내지 도 1g에 도해된 단계를 먼저 수행한 이후에 도 2b 내지 도 2d에 도해된 단계를 수행함으로써 구성된다. 이 경우, 도 2b에 도시된 단계는, 그라인딩 제거한 후의 웨이퍼(112a)의 제 2 후면에 유연 물질층(160)과 다이싱 테이프(180)가 일체로 제공되는 필름을 부착하는 단계로 이해될 수 있다. 즉, 도 2a에서와 같이, 그라인딩 제거한 후의 웨이퍼(112a)의 제 2 후면에 유연 물질층(160)을 먼저 형성하는 것이 아니라, 유연 물질층(160)과 다이싱 테이프(180)가 일체로 제공되는 필름을 한 번에 웨이퍼(112a)의 제 2 후면에 부착할 수 있다. 이후의 단계들은 도 2c 내지 도 2e를 참조하여 상술한 내용과 동일하다.
도 3a 내지 도 3e는 본 발명의 제 2 실시예에 따른 범프 구조체의 제조방법의 후반부 단계들을 순차적으로 도해하는 도면들이다. 본 발명의 제 2 실시예에 따른 범프 구조체의 제조방법은 도 1a 내지 도 1g에 도해된 단계를 먼저 수행한 이후에 도 3a 내지 도 3e에 도해된 단계를 수행함으로써 구성된다.
도 3a를 참조하면, 웨이퍼 후면에 백 그라인딩 공정을 진행한 후에 웨이퍼 상면의 백 그라인드 필름(150)을 제거한다.
도 3b를 참조하면, 백 그라인드 필름(150)을 제거한 후에 노출된 범프패턴(140)을 링 프레임(182)을 구비하는 다이싱 테이프(180)와 부착시킨다. 범프패턴(140)과 다이싱 테이프(180)를 부착시킨 후에 전체 구조의 위아래를 뒤집을 수 있다.
도 3c를 참조하면, 그라인딩 제거한 후의 상기 웨이퍼(112a)의 제 2 후면에 유연 물질층(160)을 형성하고, 유연 물질층(160)을 경화시키기 위하여 큐어링을 진행한다. 본 발명의 제 2 실시예에 따른 범프 구조체의 제조방법에서도, 유연 물질층(160)을 경화시키기 위하여 큐어링을 진행하는 단계는 다이싱 테이프(180)를 부착하는 단계 이후에 수행된다. 유연 물질층(160)을 큐어링하는 과정에서 박형화된 웨이퍼(112a)가 휘는 현상이 증대될 수 있다. 본 발명의 제 2 실시예에서는 큐어링 공정을 수행하기 전에 박형화된 웨이퍼(112a) 상에 형성된 범프패턴(140)이 다이싱 테이프(180)에 부착되어 지지됨으로써 유연 물질층(160)을 큐어링 공정 동안 웨이퍼(112a)가 휘는 현상을 방지할 수 있다.
도 3d 및 도 3e를 순차적으로 참조하면, 복수의 칩을 개별칩(100a, 100b)으로 분리하도록 다이싱(dicing) 공정을 진행한다. 복수의 칩을 개별칩(100a, 100b)으로 분리하는 과정에서 다이싱 테이프(180)는 분리되지 않으나 경화된 유연 물질층(160)은 분리될 수 있다.
도 4a 내지 도 4d는 본 발명의 비교예에 따른 범프 구조체의 제조방법의 후반부 단계들을 순차적으로 도해하는 도면들이다. 본 발명의 비교예에 따른 범프 구조체의 제조방법은 도 1a 내지 도 1g에 도해된 단계를 먼저 수행한 이후에 도 4a 내지 도 4d에 도해된 단계를 수행함으로써 구성된다.
도 4a를 참조하면, 웨이퍼 후면에 백 그라인딩 공정을 진행한 후에 웨이퍼 상면의 백 그라인드 필름(150)을 제거한다. 백 그라인드 필름(150)을 제거하는 공정에서도 웨이퍼(112a)가 휘는 현상이 증대될 수 있는 바, 비교예에서는 박형화된 웨이퍼(112a)가 지지되지 않는 상태에서 백 그라인드 필름(150)을 제거하므로 웨이퍼(112a)가 휘는 현상을 피할 수 없다.
백 그라인드 필름(150)을 제거한 후에, 계속하여, 그라인딩 제거한 후의 상기 웨이퍼(112a)의 제 2 후면에 유연 물질층(160)을 형성하고, 유연 물질층(160)을 경화시키기 위하여 큐어링 공정을 수행한다. 본 발명의 비교예에서는, 큐어링 공정을 유연 물질층(160)을 형성한 직후에 수행하며, 다이싱 테이프를 부착하는 단계 전에 수행하는 점에서 비교된다. 즉, 유연 물질층(160)을 큐어링하는 과정에서 박형화된 웨이퍼(112a)가 휘는 현상이 증대되는데, 박형화된 웨이퍼(112a)가 지지되지 않는 상태에서 유연 물질층(160)을 큐어링하므로 웨이퍼(112a)가 휘는 현상을 방지할 수 없다.
상술한 본 발명의 실시예들에 따른 범프 구조체의 제조방법은 비교예와 달리 웨이퍼 박형화에 따른 휨 현상을 용이하게 극복할 수 있는 방법으로 실제 현장조업에서 확인하였다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
112 : 웨이퍼
114 : 다이 패드
120 : UBM층
140 : 범프패턴
150 : 백 그라인드 필름
160 : 유연 물질층
180 : 다이싱 테이프

Claims (6)

  1. 삭제
  2. 삭제
  3. 다이 패드(die pad), 상기 다이 패드 상의 UBM(Under Bump Metal)층 및 상기 UBM층 상의 범프패턴을 각각 구비하는 복수의 칩을 포함하는 웨이퍼를 준비하는 제 1 단계;
    상기 웨이퍼의 상면에 백 그라인드(Back Grinding) 필름을 부착하는 제 2 단계;
    상기 웨이퍼의 후면을 일부 두께만큼 그라인딩 제거하는 제 3 단계;
    상기 백 그라인드 필름을 제거하는 제 4 단계;
    상기 범프패턴을 링 프레임을 구비하는 다이싱 테이프와 부착시키는 제 5 단계;
    그라인딩 제거한 후의 상기 웨이퍼의 제 2 후면에 유연 물질층을 형성하는 제 6 단계;
    상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 제 7 단계;
    상기 복수의 칩을 개별칩으로 분리하도록 다이싱 공정을 진행하는 제 8 단계;
    를 포함하는, 범프 구조체의 제조방법.
  4. 제 3 항에 있어서,
    상기 유연 물질층을 경화시키기 위하여 큐어링을 진행하는 단계는 상기 다이싱 테이프를 부착하는 단계 이후에 수행되는 것을 특징으로 하는, 범프 구조체의 제조방법.
  5. 삭제
  6. 제 3 항에 있어서,
    상기 유연 물질층은 액상 성분을 함유하는 필름인 것을 특징으로 하는, 범프 구조체의 제조방법.
KR1020170028343A 2017-03-06 2017-03-06 범프 구조체의 제조방법 KR101877897B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170028343A KR101877897B1 (ko) 2017-03-06 2017-03-06 범프 구조체의 제조방법
US16/310,976 US10937751B2 (en) 2017-03-06 2017-12-28 Bump structure manufacturing method
PCT/KR2017/015668 WO2018164359A1 (ko) 2017-03-06 2017-12-28 범프 구조체의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170028343A KR101877897B1 (ko) 2017-03-06 2017-03-06 범프 구조체의 제조방법

Publications (1)

Publication Number Publication Date
KR101877897B1 true KR101877897B1 (ko) 2018-07-12

Family

ID=62919735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028343A KR101877897B1 (ko) 2017-03-06 2017-03-06 범프 구조체의 제조방법

Country Status (3)

Country Link
US (1) US10937751B2 (ko)
KR (1) KR101877897B1 (ko)
WO (1) WO2018164359A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11094656B2 (en) * 2018-12-31 2021-08-17 Texas Instruments Incorporated Packaged semiconductor device with electroplated pillars
CN112259495A (zh) * 2020-10-22 2021-01-22 绍兴同芯成集成电路有限公司 一种晶圆印刷工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
KR20120093770A (ko) * 2011-02-15 2012-08-23 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법
KR20140039330A (ko) * 2010-08-06 2014-04-01 브레우어 사이언스 인코포레이션 박형 웨이퍼 핸들링을 위한 다중 본딩 층
KR20140097591A (ko) * 2012-10-18 2014-08-06 후루카와 덴키 고교 가부시키가이샤 다이싱 테이프
KR20160071411A (ko) * 2013-10-22 2016-06-21 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법, 시트형 수지 조성물 및 다이싱 테이프 일체형 시트형 수지 조성물
JP2016146395A (ja) * 2015-02-06 2016-08-12 株式会社テラプローブ 半導体装置の製造方法及び半導体装置
KR20160141707A (ko) * 2014-04-22 2016-12-09 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법
KR20160143486A (ko) * 2014-04-22 2016-12-14 데쿠세리아루즈 가부시키가이샤 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140039330A (ko) * 2010-08-06 2014-04-01 브레우어 사이언스 인코포레이션 박형 웨이퍼 핸들링을 위한 다중 본딩 층
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
KR20120093770A (ko) * 2011-02-15 2012-08-23 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법
KR20140097591A (ko) * 2012-10-18 2014-08-06 후루카와 덴키 고교 가부시키가이샤 다이싱 테이프
KR20160071411A (ko) * 2013-10-22 2016-06-21 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법, 시트형 수지 조성물 및 다이싱 테이프 일체형 시트형 수지 조성물
KR20160141707A (ko) * 2014-04-22 2016-12-09 데쿠세리아루즈 가부시키가이샤 반도체 장치의 제조 방법
KR20160143486A (ko) * 2014-04-22 2016-12-14 데쿠세리아루즈 가부시키가이샤 보호 테이프 및 이것을 사용한 반도체 장치의 제조 방법
JP2016146395A (ja) * 2015-02-06 2016-08-12 株式会社テラプローブ 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20200266163A1 (en) 2020-08-20
WO2018164359A1 (ko) 2018-09-13
US10937751B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
US10879153B2 (en) Chip package structure
US10269685B2 (en) Interconnect structure for package-on-package devices
TWI225670B (en) Packaging method of multi-chip module
US9318459B2 (en) Through via package
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
EP2207198A2 (en) Manufacturing method of a semiconductor device
US10553458B2 (en) Chip packaging method
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
TW201906115A (zh) 積體扇出式封裝及其形成方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
TW201739032A (zh) 封裝結構
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
JP2005322858A (ja) 半導体装置の製造方法
KR101936405B1 (ko) 적층 반도체 패키지 및 이의 제조방법
KR101877897B1 (ko) 범프 구조체의 제조방법
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
TW200952092A (en) A chip rearrangement structure with a dummy substrate and the package method
JP6963424B2 (ja) １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法
TW200939407A (en) Multi-chip package structure and the method thereof
US20230260911A1 (en) Electronic device and manufacturing method thereof
US20230299027A1 (en) Structure and method for semiconductor packaging
US20230197662A1 (en) Package
TWI726306B (zh) 封裝結構
JP2005191485A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant