KR101867462B1 - Methods for fabricating trench isolation structure - Google Patents

Methods for fabricating trench isolation structure Download PDF

Info

Publication number
KR101867462B1
KR101867462B1 KR1020160105651A KR20160105651A KR101867462B1 KR 101867462 B1 KR101867462 B1 KR 101867462B1 KR 1020160105651 A KR1020160105651 A KR 1020160105651A KR 20160105651 A KR20160105651 A KR 20160105651A KR 101867462 B1 KR101867462 B1 KR 101867462B1
Authority
KR
South Korea
Prior art keywords
patterned mask
mask layer
trench
height
dielectric material
Prior art date
Application number
KR1020160105651A
Other languages
Korean (ko)
Other versions
KR20180020771A (en
Inventor
리우 신-하오
리아오 치-체릉
수 칭-이
웨이 윤-초우
Original Assignee
뱅가드 인터내셔널 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뱅가드 인터내셔널 세미컨덕터 코포레이션 filed Critical 뱅가드 인터내셔널 세미컨덕터 코포레이션
Priority to KR1020160105651A priority Critical patent/KR101867462B1/en
Publication of KR20180020771A publication Critical patent/KR20180020771A/en
Application granted granted Critical
Publication of KR101867462B1 publication Critical patent/KR101867462B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 트렌치 분리 구조의 제조 방법에 관한 것이다. 당해 방법은 기판을 제공하고, 당해 기판상에 패터닝된 마스크 층을 형성함을 포함한다. 제1 에칭 단계를 패터닝된 마스크 층을 사용함으로써 기판상에서 수행하여 기판내 트렌치를 형성한다. 유전 물질을 트렌치내 및 패터닝된 마스크 층상에 형성하며, 여기서 패터닝된 마스크 층상 유전 물질은 제1 높이를 갖는다. 에치 백 단계를 수행하여 패터닝된 마스크 층상 유전 물질을 제2 높이로 감소시킨다. 평탄화 공정을 수행하여 패터닝된 마스크 층상 유전 물질을 제거하며, 여기서 연마 패드를 사용하고, 제1 압력 및 제2 압력은 각각 연마 패드의 중심부 및 주변부에 가해지며, 여기서 제2 압력은 제1 압력보다 크다. The present invention relates to a method of manufacturing a trench isolation structure. The method includes providing a substrate and forming a patterned mask layer on the substrate. The first etching step is performed on the substrate by using a patterned mask layer to form a trench in the substrate. A dielectric material is formed in the trench and on the patterned mask layer, wherein the patterned mask layered dielectric material has a first height. An etchback step is performed to reduce the patterned mask layered dielectric material to a second height. A planarization process is performed to remove the patterned mask layered dielectric material, wherein a polishing pad is used, wherein a first pressure and a second pressure are applied to the center and periphery of the polishing pad, respectively, wherein the second pressure is greater than the first pressure Big.

Description

트렌치 분리 구조의 제조 방법 { METHODS FOR FABRICATING TRENCH ISOLATION STRUCTURE }[0001] METHODS FOR FABRICATING TRENCH ISOLATION STRUCTURE [0002]

본 발명은 반도체 공정, 특히 높이 균일성이 보다 우수한 트렌치 분리 구조를 제조하는 방법에 관한 것이다.The present invention relates to a semiconductor process, and more particularly, to a method of manufacturing a trench isolation structure having better height uniformity.

반도체 장치의 분리 구조가 제공되어 일반적으로 활성 영역내 트랜지스터, 레지스터 및 캐패시터 등의 반도체 소자를 동일한 반도체 기판상 이웃한 활성 영역내 기타 반도체 소자로부터 전기적으로 분리한다.A separate structure of semiconductor devices is provided to electrically isolate semiconductor devices such as transistors, resistors and capacitors in the active area from other semiconductor devices within the active area adjacent to the same semiconductor substrate.

현재, 종종 사용되는 분리 구조는 이웃하는 활성 영역이 분리 유전체로 충전된 반도체 기판내에 수직으로 형성된 트렌치에 의하여 서로 전기적으로 분리된, 트렌치 분리 구조를 포함한다. 분리 유전체는 통상적으로 산화규소(SiO2)로 제조된다. 트렌치를 분리 영역의 목적하는 패턴에 따르는 기판내에 형성한 다음, 분리 유전체를 형성하여 트렌치를 충전시켜 트렌치 분리 구조를 형성한다. 그러나, 트렌치 분리 구조의 높이(또는 두께) 균일성은 통상적으로 우수하지 않다.Currently, often used isolation structures include trench isolation structures in which neighboring active regions are electrically isolated from one another by trenches formed vertically in a semiconductor substrate filled with an isolation dielectric. The isolated dielectrics are typically made of silicon oxide (SiO 2 ). A trench is formed in a substrate that conforms to the desired pattern of isolation regions, and then a separate dielectric is formed to fill the trenches to form a trench isolation structure. However, the height (or thickness) uniformity of the trench isolation structure is typically not excellent.

본 발명의 일부 양태에서, 트렌치 분리 구조(trench isolation structure)를 제조하는 방법이 제공된다. 당해 방법은 기판을 제공하고, 기판상에 패터닝된 마스크 층을 형성하고, 패터닝된 마스크 층을 사용하여 기판에 대한 제1 에칭 단계를 수행하여 기판에 트렌치를 형성하고, 트렌치내 및 패터닝된 마스크 층상에 유전 물질을 형성하는 것을 포함하며, 여기서 패터닝된 마스크 층상의 유전 물질은 제1 높이를 갖는다. 당해 방법은 또한 에치 백(etch back) 단계를 수행하여 패터닝된 마스크 층상 유전 물질을 제1 높이로부터 제2 높이로 감소시키고, 평탄화 공정을 수행하여 패터닝된 마스크 층상의 유전 물질을 제거하는 것을 포함하며, 여기서, 연마 패드가 평탄화 공정에서 사용되고, 제1 압력이 연마 패드의 중심부에 가해지고, 제2 압력이 연마 패드의 주변부에 가해지고, 제2 압력이 제1 압력보다 크다.In some aspects of the invention, a method of manufacturing a trench isolation structure is provided. The method includes providing a substrate, forming a patterned mask layer on the substrate, performing a first etching step on the substrate using the patterned mask layer to form a trench in the substrate, and forming a trench in the trench and on the patterned mask layer Forming a dielectric material on the patterned mask layer, wherein the dielectric material on the patterned mask layer has a first height. The method also includes performing an etch back step to reduce the patterned mask layered dielectric material from a first height to a second height and performing a planarization process to remove the dielectric material on the patterned mask layer , Wherein the polishing pad is used in a planarization process, a first pressure is applied to the center of the polishing pad, a second pressure is applied to the periphery of the polishing pad, and the second pressure is greater than the first pressure.

상세한 설명을 첨부한 도면을 참조하여 다음 양태에 제공한다.The detailed description is given in the following description with reference to the accompanying drawings.

본 발명을 첨부한 도면을 참조하여 후속하는 상세한 설명 및 실시예를 보면 보다 잘 이해할 수 있으며, 도면에서:
도 1a 내지 1k는 본 발명의 일부 양태에 따르는 트렌치 분리 구조를 제조하는 방법의 다양한 스테이지의 횡단면을 나타내고,
도 2는 본 발명의 일부 양태에 따르는 평탄화 공정 동안 사용되는 연마 패드의 입체도를 나타낸다.BRIEF DESCRIPTION OF THE DRAWINGS The invention may be better understood by reference to the following detailed description and examples with reference to the accompanying drawings,
1A-1K show cross-sections of various stages of a method of manufacturing a trench isolation structure according to some aspects of the present invention,
Figure 2 shows a perspective view of a polishing pad used during the planarization process according to some embodiments of the present invention.

다음 설명은 본 발명의 양태에 따르는 트렌치 분리 구조를 제조하는 방법에 대한 것이다. 그러나, 본 발명의 양태가 본 발명의 적합한 많은 개념을 제공하고, 매우 다양한 특정 배경에서 수행될 수 있음을 인정하여야 한다. 본 발명의 특정 양태는 특정 방법에 의한 제조을 설명하기 위하여 사용되고, 제한적인 의미로 받아들이지 않아야 한다. 본 발명의 범위는 첨부한 청구항을 참조하여 가장 잘 결정된다. 더욱이, 도면 및 설명에 동일하거나 유사한 요소는 동일한 참조 번호로 표지한다.The following description is directed to a method of manufacturing a trench isolation structure in accordance with an aspect of the present invention. However, it should be appreciated that aspects of the present invention provide many suitable concepts of the present invention and can be performed in a wide variety of specific contexts. Certain embodiments of the present invention are used to illustrate the preparation by a particular method, and should not be taken in a limiting sense. The scope of the invention is best determined by reference to the appended claims. Moreover, elements identical or similar to those in the drawings and description are labeled with the same reference numerals.

도 1a 내지 1k는 본 발명의 일부 양태에 따르는 트렌치 분리 구조(100)를 제조하는 방법의 다양한 스테이지의 단면도를 나타낸다. 도 1a에서, 기판(101)이 제공되고, 마스크 층(104)이 증착 공정(예: 물리적 증착 공정, 화학적 증착 공정 또는 또 다른 적합한 공정)에 의하여 기판(101)상에 형성된다. 일부 양태에서, 기판(101)은 단일 결정 규소 기판, 에피택셜 규소 기판, 규소 게르마늄 기판, 화합물 반도체 기판 또는 또 다른 적합한 기판일 수 있다. 일부 양태에서, 마스크 층(104)은 패드 산화물 층(102) 및 질화규소 층(103)을 포함하고, 질화규소 층(103)은 패드 산화물 층(102) 위에 위치한다. 일부 양태에서, 질화규소 층(103)은 옥시질화규소(silicon oxynitride) 또는 또 다른 유사한 물질로 대체될 수 있다.1A-1K illustrate cross-sectional views of various stages of a method of manufacturing a trench isolation structure 100 in accordance with some aspects of the present invention. In Figure 1A, a substrate 101 is provided and a mask layer 104 is formed on the substrate 101 by a deposition process (e.g., a physical vapor deposition process, a chemical vapor deposition process, or another suitable process). In some embodiments, the substrate 101 may be a single crystal silicon substrate, an epitaxial silicon substrate, a silicon germanium substrate, a compound semiconductor substrate, or another suitable substrate. The mask layer 104 includes a pad oxide layer 102 and a silicon nitride layer 103 and the silicon nitride layer 103 is located over the pad oxide layer 102. In some embodiments, In some embodiments, the silicon nitride layer 103 may be replaced with silicon oxynitride or another similar material.

도 1b 및 1c를 참조하면, 패터닝된 포토레지스트(105)가, 포토레지스트 코팅(예: 스핀-코팅), 소프트 베이킹, 마스크 얼라이닝(mask aligning), 노출, 후노출 베이킹(post-exposure baking), 포토레지스트 현상, 세척 및 건조(예: 하드 베이킹)를 포함하는 리소그래피 패턴화 공정, 또 다른 적합한 패턴화 공정 또는 이들의 조합을 통하여 마스크 층(104)상에 형성된다. 도 1b에 나타낸 바와 같이, 패터닝된 포토레지스트(105)는 개구(105a)를 가져서 마스크 층(104)을 노출시킨다. 에칭 단계(110)(예: 건식-에칭 공정, 습식-에칭 공정, 플라즈마-에칭 공정, 반응성 이온 에칭 공정 또는 또 다른 적합한 공정)는 패터닝된 포토레지스트(105)를 사용하여 마스크 층(104)상에서 수행하여 기판(101)상에 패터닝된 마스크 층(114)(에칭 이후의 패드 산화물 층(112) 및 질화규소 층(113)을 포함)을 형성한다. 도 1c에 나타낸 바와 같이, 패터닝된 마스크 층(114)은 개구(104a)를 가져서 기판(101)을 노출시킨다.1B and 1C, the patterned photoresist 105 is patterned using photoresist coating (e.g. spin-coating), soft baking, mask aligning, exposure, post-exposure baking, , Lithographic patterning including photoresist development, cleaning and drying (e.g., hard bake), another suitable patterning process, or a combination thereof. As shown in FIG. 1B, the patterned photoresist 105 has openings 105a to expose the mask layer 104. The etch step 110 (e.g., a dry-etch process, a wet-etch process, a plasma-etch process, a reactive ion etch process, or another suitable process) may be performed on the mask layer 104 using a patterned photoresist 105 To form a patterned mask layer 114 (including the pad oxide layer 112 and the silicon nitride layer 113 after etching) on the substrate 101. [ As shown in FIG. 1C, the patterned mask layer 114 has openings 104a to expose the substrate 101.

도 1c 및 1d를 참조하면, 에칭 마스크로서 패터닝된 마스크 층(114)을 사용함으로써 기판(101)상에서 에칭 단계(120)를 수행하여 개구(104a) 아래에 기판(101)내 트렌치(101a)를 형성한다. 트렌치(101a)는 상부 폭(W1) 및 깊이(D1)를 갖는다. 트렌치(101a)가 형성된 후, 패터닝된 포토레지스트(105)를 제거한다. 일부 양태에서, 깊이(D1)는 약 0.8㎛이지만, 이로 제한되지는 않는다. 트렌치(101a)의 깊이는 설계 요건에 따라 결정될 수 있다. 당해 양태에서, 에칭 단계(120)는 건식-에칭 공정, 습식-에칭 공정, 플라즈마-에칭 공정, 반응성 이온 에칭 공정 또는 또 다른 적합한 공정 등의 에칭 공정에 추가적으로, 상부 코너 라운딩(top corner rounding, TCR) 공정을 더 포함하여, 라운딩 코너(101b)가 트렌치(101a)의 측벽과 기판(101)의 상부 표면 사이에 형성되도록 한다.1C and 1D, an etching step 120 is performed on a substrate 101 by using a patterned mask layer 114 as an etching mask to form a trench 101a in the substrate 101 below the opening 104a . The trench 101a has a top width W 1 and a depth D 1 . After the trenches 101a are formed, the patterned photoresist 105 is removed. In some embodiments, depth D 1 is about 0.8 μm, but is not limited thereto. The depth of the trench 101a may be determined according to design requirements. In this embodiment, the etching step 120 may include top corner rounding (TCR) in addition to etching processes such as a dry-etch process, a wet-etch process, a plasma-etch process, a reactive ion etch process, ) Process so that a rounded corner 101b is formed between the sidewall of the trench 101a and the upper surface of the substrate 101. [

도 1d에 나타낸 바와 같이, 라운딩 코너(101b)는 상부 코너 라운딩 공정에 의하여 트렌치(101a)의 상부 코너로부터 형성된다. 라운딩 코너(101b)는 지나치게 날카로운 트렌치(101a)의 상부 코너를 방지할 수 있어, 트렌치(101a) 주위에 후속적으로 형성된 구성 성분의 작동 동안 생성된 누설 전류를 방지한다. 그러므로, 트렌치(101a)의 상부 코너 라운딩 공정은 구성 요소의 신뢰성을 강화시킬 수 있다. 더욱이, 라운딩 코너(101b)는 외향 돌출되므로, 트렌치(101a)의 전체 평균 폭은 상부 폭(W1)보다 작다. 그러므로, 트렌치(101a)의 종횡비(aspect ratio)가 높아질 수 있다. 일부 양태에서, 트렌치(101a)의 종횡비는 0.375 내지 0.5이다.As shown in Fig. 1 (d), the rounding corner 101b is formed from the upper corner of the trench 101a by an upper corner rounding process. The rounding corner 101b can prevent the upper corner of the excessively sharp trench 101a and prevent leakage currents generated during operation of the subsequently formed components about the trench 101a. Therefore, the upper corner rounding process of the trench 101a can enhance the reliability of the component. Moreover, the rounded corner (101b) is projected outwardly, so, the total average width of the trench (101a) is smaller than the top width (W 1). Therefore, the aspect ratio of the trench 101a can be increased. In some embodiments, the aspect ratio of trench 101a is 0.375 to 0.5.

도 1d 및 1e를 참조하면, 풀백(pullback) 공정을 패터닝된 마스크 층(114)상에서 수행하여 패터닝된 마스크 층(114)의 개구(104a)의 폭을 확장시킨다. 도 1e에 나타낸 바와 같이, 풀백 공정 후, 패터닝된 마스크 층(114)의 개구(104a)의 폭(W2)은 트렌치(101a)의 상부 폭(W1)보다 크다. 일부 양태에서, 풀백 공정은 등방성 에칭 공정(예: 습식-에칭 공정)이다. 그러므로, 개구(104a)의 폭이 확장되는 한편, 패터닝된 마스크 층(114)의 두께는 감소된다. 풀백 공정을 통하여, 개구(104a)는 확장되고, 이는 트렌치(101a)내 유전체 물질을 후속적으로 충전시키는 데 유리하다. 그러므로, 트렌치(101a)를 후속적으로 충전시키는 곤란성이 이로써 감소된다.1D and 1E, a pullback process is performed on the patterned mask layer 114 to expand the width of the opening 104a of the patterned mask layer 114. As shown in FIG. Width (W 2) of the opening (104a) of the as shown in Fig. 1e, after the pull-back process, the patterned mask layer 114 is greater than the top width (W 1) of the trench (101a). In some embodiments, the pullback process is an isotropic etch process (e.g., a wet-etch process). Therefore, the width of the opening 104a is extended while the thickness of the patterned mask layer 114 is reduced. Through the pullback process, the opening 104a expands, which is advantageous for subsequent filling of the dielectric material in the trench 101a. Therefore, the difficulty of subsequently filling the trench 101a is thereby reduced.

도 1f에서, 산화물 라이너 층(oxide liner layer, 106)이 산화 공정(예: 열 산화 공정, 라디칼 산화 공정 또는 또 다른 적합한 공정)에 의하여 트렌치(101a)의 측벽 및 바닥에서 기판(101)에 형성되고, 어닐링 공정이 산화물 라이너 층(106)상에 수행되어 산화물 라이너 층(106)의 밀도를 증가시킨다. 일부 양태에서, 어닐링 공정은 신속한 열 어닐링(rapid thermal annealing, RTA) 공정일 수 있다.1F, an oxide liner layer 106 is formed on the substrate 101 at the sidewalls and bottom of the trench 101a by an oxidation process (e.g., a thermal oxidation process, a radical oxidation process, or another suitable process) And an annealing process is performed on the oxide liner layer 106 to increase the density of the oxide liner layer 106. In some embodiments, the annealing process may be a rapid thermal annealing (RTA) process.

도 1g에서, 트렌치(101a)내 유전 물질(107a1) 및 패터닝된 마스크 층(114)상 유전 물질(107b1)을 포함하는 유전 물질(107)은 증착 공정(예: 물리적 증착 공정, 화학적 증착 공정 또는 또 다른 적합한 공정)에 의하여 트렌치(101a) 내와 패터닝된 마스크 층(114)상에 형성된다. 유전 물질(107a1)은 높이(H1)를 갖고, 유전 물질(107b1)은 높이(h1)를 갖는다. 일부 양태에서, 증착 공정은 고밀도 플라즈마 화학적 증착(HDPCVD) 공정일 수 있다. 일부 양태에서, 유전 물질(107a1)의 높이(H1)는 유전 물질(107b1)의 높이(h1)와 동일하다. 일부 양태에서, 높이(H1)는 약 1.4㎛이다. 일부 양태에서, 유전 물질(107)의 물질은 산화물, 질화물, 탄화물, 또 다른 적합한 물질 또는 이들의 조합을 포함할 수 있다.In Figure 1g, the trenches (101a) within the dielectric material (107a 1) and the patterned mask layer 114, the dielectric material (107) comprising a dielectric material (107b 1) is vapor deposition process (e.g., physical vapor deposition processes, chemical vapor deposition Or other suitable process) on the trench 101a and on the patterned mask layer 114. The dielectric material 107a 1 has a height H 1 and the dielectric material 107b 1 has a height h 1 . In some embodiments, the deposition process may be a high density plasma chemical vapor deposition (HDPCVD) process. In some embodiments, the height H 1 of the dielectric material 107a 1 is equal to the height h 1 of the dielectric material 107b 1 . In some embodiments, the height (H 1 ) is about 1.4 μm. In some embodiments, the material of dielectric material 107 may comprise an oxide, nitride, carbide, another suitable material, or a combination thereof.

도 1g 및 1h를 참조하면, 에치 백 단계(130)가 도 1h에 나타낸 바와 같이, 트렌치(101a)내 유전 물질(107a1)을 높이(h1)에서 높이(h2)로 감소시키고, 패터닝된 마스크 층(114)상 유전 물질(107b1)을 높이(H1)에서 높이(H2)로 감소시킨다. 일부 양태에서, 에치 백 단계(130)는, Ar을 사용하여 이온 충격(ion bombardment)을 수행하고, 이방성 에칭 공정인, 스퍼터 에치 백 공정을 포함한다. 일부 양태에서, 높이(H1)와 높이(H2) 사이의 차이는 약 0.2 내지 0.3㎛이다.Referring to Figure 1g and 1h, to reduce the height (h 2) from the etch, as is shown in Fig. 1h-back stage 130, the trench (101a) within the dielectric material (107a 1), the height (h 1), the patterning reducing a mask layer 114, the high dielectric material (107b 1) (H 1) in height (H 2) from. In some embodiments, the etchback step 130 includes a sputter etch back process, which performs an ion bombardment using Ar and is an anisotropic etch process. In some embodiments, the difference between height (H 1 ) and height (H 2 ) is about 0.2 to 0.3 μm.

도 1g 및 1h에 나타낸 바와 같이, 스퍼터 에치 백 공정을 포함하는 에치 백 단계(130)를 통하여, 패터닝된 마스크 층(114)상 유전 물질(107b1)의 돌출부(107b2)의 높이는 유효하게 감소되고, 이는 유전 물질(107b1)을 제거하는 후속 단계에 유리하다.Reduced effective height of the projections (107b 2) of Figure 1g and as shown in 1h, sputter etch-back through the etch-back step 130, which comprises a step, the dielectric on the patterned mask layer 114 material (107b 1) , Which is advantageous for the subsequent step of removing the dielectric material 107b 1 .

도 1h 및 1i를 참조하면, 에치 백 단계(130) 이후, 에칭 단계(140)를 패터닝된 마스크 층(114)상 유전 물질(107b1)상에서 수행한다. 에칭 단계(140)는 유전 물질(107b1)에 대한 선택적 에칭 단계이고, 에칭 단계(140)는 C4F8 및 Ar과 같은 에칭 가스를 사용하여 에칭을 수행하는, 건식-에칭 공정일 수 있고, 건식-에칭 공정은 패터닝된 마스크 층(114) 대 유전 물질(107b1)의 에칭 선택비가 1:20-1:25이다. 에칭 단계(140) 후, 유전 물질(107b1)은 도 1i에 나타낸 바와 같이, 높이(H2)에서 높이(H3)로 감소되고, 높이(H3)는 높이(H2)의 2% 내지 3.5%이다. 일부 양태에서, 에칭 단계(140) 이후, 유전 물질(107b1)의 상부 표면은 유전 물질(107a1)의 상부 표면과 대등하다.Referring to FIGS. 1H and 1I, after the etch back step 130, an etch step 140 is performed on the dielectric material 107b 1 on the patterned mask layer 114. The etching step 140 may be a selective etching step for the dielectric material 107b 1 and the etching step 140 may be a dry-etching process for performing etching using an etching gas such as C 4 F 8 and Ar , The dry-etch process is such that the etch selectivity ratio of the patterned mask layer 114 to the dielectric material 107b 1 is 1: 20-1: 25. After the etching step 140, the dielectric material (107b 1) is as shown in Fig. 1i, it is reduced to the height (H 3) at a height (H 2), height (H 3) 2% of the height (H 2) To 3.5%. In some embodiments, after the etching step 140, the top surface of the dielectric material (107b 1) is comparable with the top surface of the dielectric material (107a 1).

에칭 단계(140)는 기존의 건식-에칭 공정(기존의 건식-에칭 공정은 패터닝된 마스크 층 대 유전 물질의 에칭 선택비가 1:7-1:8임)과 비교하여 유전 물질에 대한 선택비가 더 높은 건식-에칭 공정으로 적용되며, 즉, 본 발명의 건식-에칭 공정은 유전 물질(107b1)에 대한 에칭 비가 패터닝된 마스크 층(114)에 대한 에칭 비보다 훨씬 높다. 그러므로, 에칭 단계(140)는 패터닝된 마스크 층(114)에 손상을 입히지 않고, 패터닝된 마스크 층(114)의 질화규소 층(113)의 표면 불균일성이 이로써 피하여진다.The etch step 140 may be performed in a conventional dry-etch process where the etch selectivity ratio of the patterned mask layer to the dielectric material is 1: 7-1: 8, The dry etching process of the present invention is much higher than the etch rate for the masked layer 114 that is patterned for the dielectric material 107b 1 . Thus, the etching step 140 does not damage the patterned mask layer 114, and thereby the surface non-uniformity of the silicon nitride layer 113 of the patterned mask layer 114 is thereby avoided.

도 1g 내지 1i를 참조하면, 에치 백 단계(130)와 후속적인 에칭 단계(140)의 조합을 통하여, 패터닝된 마스크 층(114)상 유전 물질(107b1)의 높이가 유효하게 감소하여, 유전 물질(107b1)의 상부 표면이 패터닝된 마스크 층(114)에 손상을 유발하지 않고 트렌치(101a)내 유전 물질(107a1)의 상부 표면에 근접하도록 한다.Referring to Figures 1G-1I, the height of the dielectric material 107b 1 on the patterned mask layer 114 is effectively reduced through the combination of the etch-back step 130 and the subsequent etching step 140, The upper surface of the material 107b 1 is brought close to the upper surface of the dielectric material 107a 1 in the trench 101a without causing damage to the patterned mask layer 114. [

도 1i 및 1j를 참조하면, 평탄화 공정(150)을 수행하여 패터닝된 마스크 층(114)상 유전 물질(107b1)을 제거하고, 트렌치(101a)내 유전 물질(107a1)을 높이(h2)에서 높이(h3)로 감소시킨다. 도 1j에 나타낸 바와 같이, 패터닝된 마스크 층(114)의 상부 표면은 유전 물질(107a1)의 상부 표면과 대등하다. 당해 양태에서, 평탄화 공정(150)은 화학적 기계적 연마(CMP) 공정일 수 있다. 도 2에 나타낸 바와 같이, 이는 본 발명의 일부 양태에 따르는 평탄화 공정(150) 동안 사용된 연마 패드(200)의 입체도를 나타낸다. 평탄화 공정(150)은 연마 패드(200)를 사용하고, 제1 압력(P1)을 연마 패드(200)의 중심부(200a)상에 가하고, 제2 압력(P2)을 연마 패드(200)의 주변부(200b)상에 가하고, 제2 압력(P2)은 제1 압력(P1)보다 크다. 일부 양태에서, 연마 패드(200)의 가장자리(E)로부터 중심점(C) 방향을 따라, 연마 패드(200)의 주변부(200b)의 폭(r2) 대 연마 패드(200)의 중심부(200a)의 폭(r1)의 비는 약 1:1-7:13이며, 즉 폭(r2)은 연마 패드(200)의 반경(r)의 35 내지 50%이다. 일부 양태에서, 제2 압력(P2)과 제1 압력(P1)의 차이는 30 내지 40psi이다.1I and 1J, a planarization process 150 is performed to remove the dielectric material 107b 1 on the patterned mask layer 114 and the dielectric material 107a 1 in the trench 101a to a height h 2 ) reduces the height (h 3) from. As shown in FIG. 1J, the top surface of the patterned mask layer 114 is comparable to the top surface of the dielectric material 107a 1 . In this embodiment, the planarization process 150 may be a chemical mechanical polishing (CMP) process. As shown in FIG. 2, this represents a perspective view of the polishing pad 200 used during the planarization process 150 according to some embodiments of the present invention. The planarization process 150 uses the polishing pad 200 to apply the first pressure P 1 to the center portion 200a of the polishing pad 200 and to apply the second pressure P 2 to the polishing pad 200. [ And the second pressure P 2 is greater than the first pressure P 1 . The width r 2 of the peripheral portion 200b of the polishing pad 200 to the center portion 200a of the polishing pad 200 along the direction of the center point C from the edge E of the polishing pad 200, The ratio of the width r 1 of the polishing pad 200 is about 1: 1-7: 13, that is, the width r 2 is 35 to 50% of the radius r of the polishing pad 200. In some embodiments, the difference between the second pressure P 2 and the first pressure P 1 is between 30 and 40 psi.

연마 패드(200)의 주변부(200b)상에 가해지는 제2 압력(P2)은 연마 패드(200)의 중심부(200a)에 가해지는 제1 압력(P1)보다 크므로, 연마 패드(200)의 주변부에 대한 가장자리 각인 조절(edge impress control)이 강화되고, 기존의 화학적 기계적 연마 공정에서의 연마 패드의 주변부에 대한 불량한 연마율 문제가 이로써 극복된다. 그러므로, 패터닝된 마스크 층(114)의 상부 표면은 도 1j에서의 유전층(107a1)의 상부 표면과 대등하고, 보다 우수한 표면 높이(또는 두께) 균일성이 달성된다.Since the second pressure P 2 applied on the peripheral portion 200b of the polishing pad 200 is larger than the first pressure P 1 applied to the central portion 200a of the polishing pad 200, ) And the problem of poor polishing rate of the periphery of the polishing pad in the conventional chemical mechanical polishing process is overcome thereby. Therefore, the upper surface of the patterned mask layer 114 is comparable to the upper surface of the dielectric layer 107a 1 in FIG. 1J, and better surface height (or thickness) uniformity is achieved.

평탄화 공정(150)이 수행되기 전에, 에치 백 단계(130) 및 에칭 단계(140)를 수행하여 패터닝된 마스크 층(114)상 유전 물질(107b1) 및 패터닝된 마스크 층(114)의 상부 표면보다 높은 유전 물질(107a1) 부분을 제거하였다. 그러므로, 에치 백 단계(130) 및 에칭 단계(140)는 위에서 언급한 유전 물질(107a1) 및 (107b1)을 제거하는 평탄화 공정(150)의 공정 부하를 감소시킬 수 있다.Before the planarization process 150 is performed, an etchback step 130 and an etching step 140 are performed to remove the dielectric material 107b 1 on the patterned mask layer 114 and the upper surface of the patterned mask layer 114 The higher dielectric material 107a 1 portion was removed. Thus, the etchback step 130 and the etching step 140 can reduce the process load of the planarization process 150 to remove the above-mentioned dielectric materials 107a 1 and 107b 1 .

상기 평탄화 공정(150)을 수행한 후, 높이(또는 두께)의 다지점 측정을 트렌치(101a)내 유전 물질(107a1) 및 패터닝된 마스크 층(114)에 포함된 질화규소 층(113)상에서 수행한다. 유전 물질(107a1)의 높이의 측정은 유전 물질(107a1)의 표면으로부터 트렌치(101a)의 기저까지 유전 물질(107a1)의 수직 높이(h3)라고 한다. 수직 높이(h3)는 또한 트렌치 단계 높이라고도 한다. 당해 양태에서, 연마 패드의 주변부에 대한 가장자리 각인 조절을 포함한 에치 백 단계(130), 에칭 단계(140) 및 평탄화 공정(150)의 조합을 통하여, 실험 데이터는 3 표준 편차(three standard deviations)만큼 유전 물질(107a1)의 평균 높이를 초과하는 측정 샘플의 양이 측정 샘플의 전체 양의 약 5%임을 나타낸다. 3 표준 편차만큼 질화규소 층(110)의 평균 높이를 초과하는 측정 샘플의 양은 측정 샘플의 전체 양의 약 20.1%이다. 비교예에서, 분리 구조를 제조하는 방법은 당해 양태에서 에치 백 단계(130)를 포함하지 않고, 당해 방법은 기존의 평탄화 공정을 사용한다(즉, 연마 패드의 중심 및 연마 패드의 가장자리에 가해진 압력이 동일하다). 비교예에서, 실험 데이터는 3 표준 편차만큼 유전 물질(107a1)의 평균 높이를 초과하는 측정 샘플의 양이 측정 샘플의 전체 양의 약 10.1%이고, 3 표준 편차만큼 패터닝된 마스크 층(114)의 질화규소 층(110)의 평균 높이를 초과하는 측정 샘플의 양이 측정 샘플의 전체 양의 약 38.7%임을 나타낸다.After performing the planarization process 150, a multi-point measurement of height (or thickness) is performed on the silicon nitride layer 113 included in the dielectric material 107a 1 in the trench 101a and the patterned mask layer 114 do. Measurement of the height of the dielectric material (107a 1) is referred to as a dielectric material the vertical height (h 3) to the base of the trench (101a) from the surface of the (107a 1) genetic material (107a 1). Vertical height (h 3) it is also known as the trench step height. In this embodiment, through a combination of etch back step 130, etch step 140 and planarization step 150, including edge scoring for the periphery of the polishing pad, the experimental data is divided into three standard deviations Indicates that the amount of the measurement sample exceeding the average height of the dielectric material 107a 1 is about 5% of the total amount of the measurement sample. The amount of the measurement sample exceeding the average height of the silicon nitride layer 110 by 3 standard deviations is about 20.1% of the total amount of the measurement sample. In a comparative example, the method of making the separating structure does not include the etchback step 130 in this embodiment, and the method uses a conventional planarization process (i.e., the center of the polishing pad and the pressure applied to the edge of the polishing pad Is the same). In the comparative example, the experimental data shows that the amount of the measurement sample exceeding the average height of the dielectric material 107a 1 by 3 standard deviations is about 10.1% of the total amount of the measurement sample, and the mask layer 114, Of the total amount of the sample to be measured exceeds the average height of the silicon nitride layer 110 of about 38.7% of the total amount of the sample to be measured.

연마 패드의 주변부에 대한 가장자리 조절을 포함한 에치 백 단계(130), 에칭 단계(140) 및 평탄화 공정(150)의 조합을 통하여, 측정 샘플의 전체 양에 대한 3 표준 편차만큼 트렌치(101a)내 유전 물질 (107a1)의 평균 높이를 초과하는 측정 샘플의 양의 비는 감소될 수 있고, 측정 샘플의 전체 양에 대한 3 표준 편차만큼 패터닝된 마스크 층(114)의 질화규소 층(113)의 평균 높이를 초과하는 측정 샘플의 양의 비는 감소될 수 있음을, 당해 양태 및 비교예로부터 알 수 있다. 즉, 당해 양태에서, 측정 범위의 어떠한 점에서의 트렌치(101a)내 유전 물질(107a1)의 높이는 이의 평균 높이에 근접하고, 측정 범위의 어떠한 점에서의 질화규소 층(113)의 높이는 이의 평균 높이에 근접하다. 즉, 트렌치(101a)내 유전 물질(107a1)의 트렌치 단차 높이(trench step height) 및 패터닝된 마스크 층(114)에 포함된 질화규소 층(113)의 두께는 보다 우수한 균일성을 갖는다.Through a combination of an etch back step 130 including edge adjustment to the periphery of the polishing pad 130, an etching step 140 and a planarization process 150, the dielectric constant of the dielectric within the trench 101a by three standard deviations The ratio of the amount of the measurement sample exceeding the average height of the material 107a 1 can be reduced and the average height of the silicon nitride layer 113 of the masked layer 114 by 3 standard deviations with respect to the total amount of the measurement sample Can be found from the present embodiment and the comparative example. That is, in this embodiment, the height of the dielectric material 107a 1 in the trench 101a at any point of the measurement range is close to its average height, and the height of the silicon nitride layer 113 at any point in the measurement range is equal to the average height thereof . That is, the trench step height of the dielectric material 107a 1 in the trench 101a and the thickness of the silicon nitride layer 113 included in the patterned mask layer 114 have better uniformity.

도 1j 및 1k를 참조하면, 패터닝된 마스크 층(114)을 제거하여 트렌치 분리 구조(100)를 완성한다. 일부 양태에서는, 습식-에칭 공정을 사용하여 패터닝된 마스크 층(114)을 제거한다. 일부 양태에서는, 인산 용액을 사용하여 패터닝된 마스크 층(114)의 질화규소 층(113) 및 패드 산화물 층(112)을 습식-에칭 공정에서 차례로 제거한다. 기타 일부 양태에서는, 습식-에칭 공정에서, 인산 용액을 사용하여 먼저 패터닝된 마스크 층(114)의 질화규소 층(113)을 제거하고, 희석 불화수소산을 사용하여 패터닝된 마스크 층(114)의 패드 산화물 층(112)을 제거한다. 일부 양태에서, 트렌치 분리 구조(100)는 중간 트렌치 분리(middle trench isolation, MTI) 구조이지만, 이것으로 제한되지는 않는다. 트렌치(101a)의 깊이는 설계 요건에 따라 측정되어 트렌치 분리 구조의 또 다른 유형을 형성할 수 있다.Referring to FIGS. 1J and 1K, the patterned mask layer 114 is removed to complete the trench isolation structure 100. In some embodiments, the patterned mask layer 114 is removed using a wet-etch process. In some embodiments, the silicon nitride layer 113 and the pad oxide layer 112 of the patterned mask layer 114 are sequentially removed using a phosphoric acid solution in a wet-etch process. In some other embodiments, in the wet-etch process, the silicon nitride layer 113 of the first patterned mask layer 114 is removed using a phosphoric acid solution, and the pad oxide of the patterned mask layer 114 is etched using dilute hydrofluoric acid The layer 112 is removed. In some aspects, the trench isolation structure 100 is a middle trench isolation (MTI) structure, but is not limited thereto. The depth of the trenches 101a may be measured according to design requirements to form another type of trench isolation structure.

기존의 기술에서는, 트렌치 분리 구조를 형성한 후, 활성 영역 위의 폴리실리콘 층 및 트렌치 분리 구조를 전체적으로 형성하는 단계 및 트렌치 분리 구조 위의 폴리실리콘 층을 제거하는 단계가 포함된다. 기존의 트렌치 분리 구조의 상부 표면이 보다 불균일하므로, 폴리실리콘 층은 에칭 공정 후 트렌치 분리 구조의 상부 표면 상에 남을 것이고, 트렌치 분리 구조의 분리 기능은 이로써 손상된다.Conventional techniques include forming a trench isolation structure, then forming a polysilicon layer and a trench isolation structure over the active area as a whole, and removing the polysilicon layer on the trench isolation structure. Since the upper surface of the conventional trench isolation structure is more heterogeneous, the polysilicon layer will remain on the upper surface of the trench isolation structure after the etching process, and the isolation function of the trench isolation structure is thereby damaged.

본 발명의 일부 양태에 따라 제조된 트렌치 분리 구조(100)의 유전 물질(107a1)은 보다 우수한 높이(또는 두께) 균일성을 가지므로, 트렌치 분리 구조(100)의 상부 표면은 보다 균등하고, 후속적으로 트렌치 분리 구조(100)의 양쪽의 활성 영역에 형성된 구성 성분(미도시)은 이로써 트렌치 분리 구조(100)의 상부 표면에 남겨지지 않고 트렌치 분리 구조(100)의 분리 기능을 손상하지 않도록 방지된다. 그러므로, 장치의 신뢰성 및 수율이 이로써 증가된다.Because the dielectric material 107a 1 of the trench isolation structure 100 made in accordance with some aspects of the present invention has a better height (or thickness) uniformity, the upper surface of the trench isolation structure 100 is more uniform, Subsequently, the components (not shown) formed in the active regions on both sides of the trench isolation structure 100 are thereby prevented from being left on the top surface of the trench isolation structure 100 and without compromising the isolation function of the trench isolation structure 100 . Therefore, the reliability and yield of the apparatus are thereby increased.

본 발명의 일부 양태에 따라, 라운딩 코너를 상부 코너 라운딩 공정에 의하여 트렌치의 상부 코너로부터 형성하고, 장치의 작동 동안 생성된 누설 전류가 이로써 방지된다. 그러므로, 트렌치의 상부 코너 라운딩 공정은 장치의 신뢰성을 강화시킬 수 있다. 더욱이, 트렌치의 라운딩 코너가 외향 돌출하므로, 트렌치의 전체 평균 폭은 트렌치의 상부 폭보다 작다. 그러므로, 트렌치의 종횡비가 높아질 수 있다.According to some aspects of the invention, a rounded corner is formed from the upper corner of the trench by an upper corner rounding process, and leakage current generated during operation of the device is thereby prevented. Therefore, the upper corner rounding process of the trench can enhance the reliability of the device. Moreover, since the rounded corners of the trench protrude outwardly, the overall average width of the trenches is smaller than the top width of the trenches. Therefore, the aspect ratio of the trench can be increased.

또한, 에치 백 단계를 통하여, 패터닝된 마스크 층상 유전 물질의 돌출부의 높이는 유효하게 감소되고, 이는 유전 물질을 제거하는 후속적인 단계에 대해 유리하다.Also, through the etch-back step, the height of the protrusions of the patterned mask layered dielectric material is effectively reduced, which is advantageous for the subsequent step of removing the dielectric material.

더욱이, 연마 패드의 주변부에 가해진 제2 압력이 연마 패드의 중심부에 가해진 제1 압력보다 크므로, 기존의 화학적 기계적 연마 공정에서의 연마 패드의 주변부에 대한 불량한 연마율의 문제가 해결된다. 그러므로, 패터닝된 마스크 층의 상부 표면은 유전층의 상부 표면과 대등하고, 보다 우수한 표면 높이(또는 두께) 균일성을 갖는다.Moreover, since the second pressure applied to the periphery of the polishing pad is greater than the first pressure applied to the center of the polishing pad, the problem of poor polishing rate on the periphery of the polishing pad in conventional chemical mechanical polishing processes is solved. Therefore, the top surface of the patterned mask layer is comparable to the top surface of the dielectric layer and has a better surface height (or thickness) uniformity.

추가로, 에치 백 단계 및 후속적인 에칭 단계를 통하여, 평탄화 공정의 공정 로드(load)가 감소될 수 있고, 패터닝된 마스크 층에 포함된 질화규소 층 및 트렌치 내 유전 물질의 트렌치 단차 높이가, 보다 우수한 높이(또는 두께) 균일성을 갖는다.In addition, through the etch back step and subsequent etching steps, the process load of the planarization process can be reduced, and the trench step height of the silicon nitride layer and the dielectric material in the trenches, which are included in the patterned mask layer, Height (or thickness) uniformity.

본 발명의 양태에 따르는 트렌치 분리 구조를 제조하는 방법을 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET) 및 액정 디스플레이(LCD)의 구동 칩에 적용할 수 있다.The method of fabricating the trench isolation structure according to embodiments of the present invention can be applied to a metal oxide semiconductor field effect transistor (MOSFET) and a driving chip of a liquid crystal display (LCD).

본 발명을 예를 들어 양태 면에서 설명하였지만, 본 발명이 개시된 양태로 제한되지 않음을 이해하여야 한다. 대조적으로, 다양한 변경 및 유사한 배치(당업자에게 명백한 바와 같은)를 포함하는 것이 의도된다. 그러므로, 첨부한 청구항의 영역은 모든 이러한 변경 및 유사한 배치를 포함하도록 가장 넓은 해석이 부여되어야 한다.While the invention has been described in its exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments. In contrast, it is intended to include various modifications and similar arrangements (as will be apparent to those skilled in the art). Therefore, the scope of the appended claims should be accorded the broadest interpretation so as to encompass all such modifications and similar arrangements.

Claims (8)

트렌치 분리 구조의 제조 방법에 있어서,
기판을 제공하는 단계;
상기 기판상에 패터닝된 마스크 층을 형성하는 단계;
상기 패터닝된 마스크 층을 사용함으로써 상기 기판에 대한 제1 에칭 단계를 수행하여 상기 기판내 트렌치를 형성하는 단계;
상기 트렌치 내 및 상기 패터닝된 마스크 층상에 유전 물질을 형성하는 단계로서, 상기 패터닝된 마스크 층상에 제1 높이를 갖는 유전 물질을 형성하는 단계;
에치 백 단계를 수행하여 상기 패터닝된 마스크 층상에 형성된 유전 물질을 상기 제1 높이에서 제2 높이로 감소시키는 단계; 및
상기 패터닝된 마스크 층상에 형성된 유전 물질이 제거되도록 평탄화 공정을 수행하는 단계;를 포함하며,
상기 평탄화 공정 동안 연마 패드가 사용되고, 제1 압력이 상기 연마 패드의 중심부상에 가해지고, 제2 압력이 상기 연마 패드의 주변부상에 가해지고, 상기 제2 압력이 상기 제1 압력보다 크고,
상기 연마 패드의 주변부의 폭은, 상기 연마 패드의 가장자리로부터 상기 연마 패드의 중심점으로의 방향으로 상기 연마 패드의 반경의 35% 내지 50%인, 트렌치 분리 구조의 제조 방법.In a method of manufacturing a trench isolation structure,
Providing a substrate;
Forming a patterned mask layer on the substrate;
Performing a first etching step on the substrate by using the patterned mask layer to form a trench in the substrate;
Forming a dielectric material in the trench and on the patterned mask layer, the method comprising: forming a dielectric material having a first height on the patterned mask layer;
Performing an etchback step to reduce the dielectric material formed on the patterned mask layer from the first height to a second height; And
And performing a planarization process to remove the dielectric material formed on the patterned mask layer,
Wherein a polishing pad is used during the planarization process, a first pressure is applied on a center portion of the polishing pad, a second pressure is applied on a peripheral portion of the polishing pad, the second pressure is greater than the first pressure,
Wherein the width of the peripheral portion of the polishing pad is 35% to 50% of the radius of the polishing pad in the direction from the edge of the polishing pad to the center point of the polishing pad. 제1항에 있어서,
상기 제1 에칭 단계는 상부 코너 라운딩 공정을 포함하여 상기 트렌치의 측벽과 상기 기판의 상부 표면 사이에 라운딩 코너를 형성하고, 상기 트렌치의 종횡비가 0.375 내지 0.5인, 트렌치 분리 구조의 제조 방법.The method according to claim 1,
Wherein the first etching step comprises an upper corner rounding step to form a rounded corner between a sidewall of the trench and an upper surface of the substrate, wherein the aspect ratio of the trench is 0.375 to 0.5. 제1항에 있어서,
상기 트렌치를 형성한 이후 그리고 유전층을 형성하기 전에, 상기 패터닝된 마스크 층의 개구가 상기 트렌치의 폭보다 넓은 폭을 갖도록 상기 패터닝된 마스크 층에 대한 풀백 공정을 수행하는 단계;를 더 포함하는, 트렌치 분리 구조의 제조 방법.The method according to claim 1,
Performing a fullback process on the patterned mask layer after forming the trench and before forming the dielectric layer such that the opening of the patterned mask layer has a width greater than the width of the trench. / RTI > 제3항에 있어서,
상기 풀백 공정을 수행한 이후 그리고 상기 유전층을 형성하기 전에, 상기 트렌치의 측벽 및 바닥에 산화물 라이너 층을 형성하고, 상기 산화물 라이너 층에 대한 어닐링 공정을 수행하는 단계;를 더 포함하는, 트렌치 분리 구조의 제조 방법.The method of claim 3,
Further comprising forming an oxide liner layer on the sidewalls and bottom of the trench after performing the pullback process and before forming the dielectric layer and performing an annealing process on the oxide liner layer. ≪ / RTI > 제1항에 있어서,
상기 에치 백 단계는 스퍼터 에치 백 공정을 포함하고, 상기 제2 높이와 상기 제1 높이의 차이가 0.2㎛ 내지 0.3㎛인, 트렌치 분리 구조의 제조 방법.The method according to claim 1,
Wherein the etchback step includes a sputter etch-back process, wherein a difference between the second height and the first height is 0.2 탆 to 0.3 탆. 제1항에 있어서,
상기 평탄화 공정을 수행하기 전에, 상기 패터닝된 마스크 층상에 형성된 유전 물질에 대한 제2 에칭 단계를 수행하는 단계;를 더 포함하며,
상기 제2 에칭 단계는 건식-에칭 공정을 포함하고, 상기 건식-에칭 공정은 상기 패터닝된 마스크 층 대 상기 유전 물질의 에칭 선택비로서 1:20 내지 1:25를 갖는, 트렌치 분리 구조의 제조 방법.The method according to claim 1,
Performing a second etch step on the dielectric material formed on the patterned mask layer prior to performing the planarization process,
Wherein the second etch step comprises a dry-etch process, wherein the dry-etch process has an etch selectivity ratio of the patterned mask layer to the dielectric material of 1:20 to 1:25. . 제6항에 있어서,
상기 제2 에칭 단계 이후, 상기 패터닝된 마스크 층상에 형성된 유전 물질은 제3 높이를 갖고, 상기 제3 높이가 상기 제2 높이의 2% 내지 3.5%인, 트렌치 분리 구조의 제조 방법.The method according to claim 6,
Wherein the dielectric material formed on the patterned mask layer after the second etching step has a third height and the third height is between 2% and 3.5% of the second height. 삭제delete
KR1020160105651A 2016-08-19 2016-08-19 Methods for fabricating trench isolation structure KR101867462B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160105651A KR101867462B1 (en) 2016-08-19 2016-08-19 Methods for fabricating trench isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160105651A KR101867462B1 (en) 2016-08-19 2016-08-19 Methods for fabricating trench isolation structure

Publications (2)

Publication Number Publication Date
KR20180020771A KR20180020771A (en) 2018-02-28
KR101867462B1 true KR101867462B1 (en) 2018-06-15

Family

ID=61401549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160105651A KR101867462B1 (en) 2016-08-19 2016-08-19 Methods for fabricating trench isolation structure

Country Status (1)

Country Link
KR (1) KR101867462B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707553A (en) * 2020-05-22 2021-11-26 芯恩（青岛）集成电路有限公司 Rounding method of groove top angle and semiconductor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6179695B1 (en) * 1996-05-10 2001-01-30 Canon Kabushiki Kaisha Chemical mechanical polishing apparatus and method
JP3548512B2 (en) * 2000-09-28 2004-07-28 日本電気株式会社 Method for manufacturing semiconductor device
KR100451518B1 (en) * 2002-10-24 2004-10-06 주식회사 하이닉스반도체 Isolation method of semiconductor device using shallow trench isolation process
KR20040086859A (en) * 2003-03-22 2004-10-13 주식회사 하이닉스반도체 A method for forming a field oxide of semiconductor device

Also Published As

Publication number Publication date
KR20180020771A (en) 2018-02-28

Similar Documents

Publication Publication Date Title
KR102375643B1 (en) Device with a recessed gate electrode that has high thickness uniformity
KR101319719B1 (en) Fin profile structure and method of making same
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
KR100739658B1 (en) Method for manufacturing semiconductor device
US6074931A (en) Process for recess-free planarization of shallow trench isolation
KR20130119836A (en) Dummy finfet structure and method of making same
WO2010030468A1 (en) Self-aligned trench formation
US6673635B1 (en) Method for alignment mark formation for a shallow trench isolation process
US20140363949A1 (en) Electrical Signal Isolation in Semiconductor Structures
US6080628A (en) Method of forming shallow trench isolation for integrated circuit applications
KR19990006860A (en) Manufacturing Method of Semiconductor Device
US20080303085A1 (en) Semiconductor device including active pattern with channel recess, and method of fabricating the same
KR101867462B1 (en) Methods for fabricating trench isolation structure
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
KR19980063317A (en) Device Separation Method of Semiconductor Device
CN110246804B (en) Contact structure
US9437674B2 (en) Insulating trench forming method
US10522619B2 (en) Three-dimensional transistor
US20040241949A1 (en) Method for manufacturing semiconductor device
US10147636B2 (en) Methods for fabricating trench isolation structure
US7323394B2 (en) Method of producing element separation structure
US20170076976A1 (en) Isolation structure and method for fabricating the same
CN107221511B (en) Method for manufacturing trench isolation structure
TWI587445B (en) Methods for forming trench isolation structure
US20190074228A1 (en) Method for manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)