KR101816151B1 - Solar cell module - Google Patents

Solar cell module Download PDF

Info

Publication number
KR101816151B1
KR101816151B1 KR1020160119246A KR20160119246A KR101816151B1 KR 101816151 B1 KR101816151 B1 KR 101816151B1 KR 1020160119246 A KR1020160119246 A KR 1020160119246A KR 20160119246 A KR20160119246 A KR 20160119246A KR 101816151 B1 KR101816151 B1 KR 101816151B1
Authority
KR
South Korea
Prior art keywords
conductive
core
region
coating layer
solar cells
Prior art date
Application number
KR1020160119246A
Other languages
Korean (ko)
Inventor
김민표
김보중
현대선
강병준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160119246A priority Critical patent/KR101816151B1/en
Application granted granted Critical
Publication of KR101816151B1 publication Critical patent/KR101816151B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

The present invention relates to a solar cell module. The solar cell module according to an exemplary embodiment of the present invention comprises: a plurality of solar cells arranged in a first direction to be connected in series to one another and each including a semiconductor substrate, and a plurality of first electrodes and a plurality of second electrodes lengthily disposed in a second direction crossing the first direction on a back surface of the semiconductor substrate; a plurality of first conductive lines connected to the first electrodes and a plurality of second conductive lines connected to the second electrodes, the first and second conductive lines lengthily disposed in the first direction on the back surface of the semiconductor substrate of each of the solar cells; and an inter-cell connector which is lengthily disposed in the second direction between first and second solar cells adjacent to each other among the solar cells, and to which the first conductive lines connected to the first solar cell and the second conductive lines connected to the second solar cell are commonly connected, wherein each of the first and second conductive lines includes a conductive core and a conductive coating layer for coating the front surface among surfaces of the conductive core connected to the first and second electrodes, and the back surface, which is opposite from the front surface, is different from the front surface.

Description

태양 전지 모듈{SOLAR CELL MODULE}Solar cell module {SOLAR CELL MODULE}

본 발명은 태양 전지 모듈에 관한 것이다. The present invention relates to a solar cell module.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes, respectively, so that the electrons move toward the n- Type semiconductor portion. The transferred electrons and holes are collected by different electrodes connected to the n-type semiconductor portion and the p-type semiconductor portion, respectively, and electric power is obtained by connecting these electrodes with electric wires.

이와 같은 태양 전지는 복수 개가 셀간 커넥터에 의해 서로 연결되어 모듈로 형성될 수 있다.A plurality of such solar cells may be formed as modules by being connected to each other by inter-cell connectors.

한편, 이와 같은 태양 전지 중 전극이 모두 후면에 접속되는 후면 컨텍 태양 전지는 반도체 기판의 후면에 위치한 전극에 금속 배선이 도전성 접착제를 통해 접속되고, 금속 배선은 태양 전지 사이에 위치하는 셀간 커넥터에 접속될 수 있다.On the other hand, in the back-surface solar cell in which all of the electrodes in the solar cell are connected to the rear surface, the metal wiring is connected to the electrode located on the rear surface of the semiconductor substrate through the conductive adhesive, and the metal wiring is connected to the inter- .

여기서, 금속 배선이 태양 전지의 후면에 접속되는 구조의 경우, 태양 전지모듈을 완성한 이후, 태양 전지 모듈이 필드(field)에 배치되어 운영되는 경우, 태양 전지 모듈은 계절과 날씨 또는 위치의 영향으로 인하여, 고온과 저온을 지속적으로 반복되는 환경에 노출될 수 있다.In the case where the metal wiring is connected to the rear surface of the solar cell, if the solar cell module is operated in the field after the completion of the solar cell module, the solar cell module may be affected by the season, , It can be exposed to an environment in which the high temperature and the low temperature are continuously repeated.

이때, 태양 전지 모듈 내부는 고온과 저온이 반복되고, 이로 인하여, 금속 배선이 열팽창되거나 열수축되어, 금속 배선과 태양 전지의 전극 사이가 단선되거나, 금속 배선과 셀간 커넥터 사이의 물리적 접착력이 약화되어, 셀간 커넥터가 휘어지는 등의 문제점이 발생할 수 있다.At this time, high temperature and low temperature are repeated in the inside of the solar cell module, so that the metal wiring is thermally expanded or heat shrinked, so that the metal wiring and the electrode of the solar cell are disconnected or the physical adhesion force between the metal wiring and the inter- The inter-cell connector may be bent.

본 발명은 태양 전지 모듈의 운영 중 노출된 외부 환경에 의해 발생할 수 있는 금속 배선의 열팽창이나 열수축을 억제함으로써, 신뢰성이 보다 향상된 태양 전지 모듈을 제공하는데 목적이 있다.An object of the present invention is to provide a solar cell module with improved reliability by suppressing thermal expansion or heat shrinkage of a metal wiring that may be caused by an exposed external environment during operation of the solar cell module.

본 발명의 일례에 따른 태양 전지 모듈은 제1 방향으로 배열되어 서로 직렬 연결되고, 각각이 반도체 기판, 반도체 기판의 후면에 제1 방향과 교차하는 제2 방향으로 길게 배치되는 복수의 제1, 2 전극을 구비하는 복수의 태양 전지; 및 복수의 태양 전지 각각의 반도체 기판의 후면 위에 제1 방향으로 길게 배치되어, 복수의 제1 전극에 접속되는 복수의 제1 도전성 배선과 복수의 제2 전극에 접속되는 복수의 제2 도전성 배선; 복수의 태양 전지 중 서로 인접하여 배치되는 제1, 2 태양 전지 사이에 제2 방향으로 길게 배치되어, 제1 태양 전지에 접속된 복수의 제1 도전성 배선과 제2 태양 전지에 접속된 복수의 제2 도전성 배선이 공통으로 접속되는 셀간 커넥터;을 포함하고, 제1, 2 도전성 배선 각각은 도전성 코어와 코어의 표면 중 복수의 제1, 2 전극과 접속하는 전면을 코팅하는 도전성 코팅층을 포함하고, 코어의 표면 중 후면은 코어의 전면과 반대면인 후면은 코어의 전면과 다르다.A solar cell module according to an exemplary embodiment of the present invention includes a semiconductor substrate and a plurality of first and second solar cell modules arranged in a first direction and extending in a second direction crossing the first direction, A plurality of solar cells having electrodes; And a plurality of second conductive wirings arranged in a first direction on the rear surface of the semiconductor substrate of each of the plurality of solar cells, the plurality of first conductive wirings connected to the plurality of first electrodes and the plurality of second conductive wirings connected to the plurality of second electrodes; A plurality of first conductive wires arranged in a second direction between first and second solar cells arranged adjacent to each other of the plurality of solar cells and connected to the first solar cell and a plurality of first conductive wires connected to the second solar cell, Each of the first and second conductive wirings including a conductive core and a conductive coating layer for coating a surface of the core which is connected to the plurality of first and second electrodes, The rear surface of the core is different from the front surface of the core.

여기서, 코어의 후면은 코어의 전면과 다르게 도전성 코팅층이 위치하지 않는 제1 영역을 포함할 수 있다.Here, the rear surface of the core may include a first region where the conductive coating layer is not located, unlike the front surface of the core.

아울러, 태양 전지 모듈은 복수의 태양 전지의 전면에 위치하는 전면 투명 기판; 전면 투명 기판과 복수의 태양 전지 사이에 위치하는 전면 충진재; 및In addition, the solar cell module includes a front transparent substrate located on the front surface of a plurality of solar cells; A front filler positioned between the front transparent substrate and the plurality of solar cells; And

복수의 태양 전지의 후면에 위치하는 후면 기판; 후면 기판과 복수의 태양 전지 사이에 위치하는 후면 충진재;를 더 포함할 수 있다. A rear substrate positioned on a rear surface of the plurality of solar cells; And a rear filler positioned between the rear substrate and the plurality of solar cells.

여기서, 제1, 2 도전성 배선 각각에 포함된 코어에서 제1, 2 전극에 접속되는 전면 표면에는 도전성 코팅층이 전체적으로 코팅되고, 제1 영역은 코어의 후면 중에서 코어의 제1 방향 양끝단에 위치할 수 있다.Here, the conductive coating layer is entirely coated on the front surface connected to the first and second electrodes in the core included in each of the first and second conductive wirings, and the first region is positioned at both ends of the core in the first direction .

여기서, 제1 영역은 반도체 기판의 제1 방향 양끝단의 가장 자리 영역과 중첩되고, 코어의 후면 중에서 제1 영역을 제외한 나머지 영역에는 도전성 코팅층이 코팅될 수 있다.Here, the first region overlaps the edge regions of both ends of the semiconductor substrate in the first direction, and the conductive coating layer may be coated on the rear surface of the core except for the first region.

여기서, 제1, 2 도전성 배선 각각에 포함된 코어의 후면 중에서, 제1 영역이 반도체 기판의 가장 자리 영역과 중첩되는 길이는 5mm ~ 20mm 사이일 수 있다.Here, of the back surfaces of the cores contained in the first and second conductive wirings, the length of overlapping the first region with the edge region of the semiconductor substrate may be between 5 mm and 20 mm.

아울러, 제1 영역에 노출된 코어의 후면은 복수의 요철을 구비할 수 있다.In addition, the rear surface of the core exposed in the first region may have a plurality of irregularities.

여기서, 후면 충진재는 제1 영역에 노출된 코어의 후면과 물리적으로 직접 접촉할 수 있다.Here, the back filler may be in direct physical contact with the backside of the core exposed in the first region.

또한, 이와 다르게 제1 영역에 노출되는 코어의 후면에는 절연성 코팅층이 더 위치하고, 절연성 코팅층은 후면 충진재와 물리적으로 직접 접촉할 수 있다.Alternatively, the insulating coating layer may be further disposed on the rear surface of the core exposed to the first region, and the insulating coating layer may physically contact the rear filler material.

또한, 제1 영역은 코어의 후면 전체에 위치할 수 있다.Also, the first region may be located on the entire rear surface of the core.

아울러, 코어의 후면 전체는 후면 충진재와 물리적으로 직접 접촉할 수 있다.In addition, the entire backside of the core can be in direct physical contact with the back filler.

또는, 이와 다르게, 제1 영역에 노출된 코어의 후면 전체 표면에는 절연성 코팅층이 더 형성되고, 절연성 코팅층은 후면 충진재와 물리적으로 직접 접촉할 수 있다.Alternatively, an insulating coating layer may be further formed on the entire rear surface of the core exposed to the first region, and the insulating coating layer may physically contact the rear filler.

또한, 제1 도전성 배선은 제1 전극과 교차되는 부분에서 제1 도전성 접착제에 의해 제1 전극에 접속되고, 제2 전극과 교차되는 부분에서 절연층에 의해 제2 전극과 절연되고, 제2 도전성 배선은 제2 전극과 교차되는 부분에서 제1 도전성 접착제에 의해 제2 전극에 접속되고, 제1 전극과 교차되는 절연층에 의해 제1 전극과 절연될 수 있다.The first conductive wiring is connected to the first electrode by a first conductive adhesive at a portion intersecting the first electrode and is insulated from the second electrode by an insulating layer at a portion intersecting the second electrode, The wiring is connected to the second electrode by a first conductive adhesive at a portion intersecting the second electrode and can be insulated from the first electrode by an insulating layer which intersects the first electrode.

여기서, 셀간 커넥터는 제1, 2 태양 전지 각각의 반도체 기판과 이격될 수 있다.Here, the intercell connector may be spaced apart from the semiconductor substrate of each of the first and second solar cells.

아울러, 코어는 금(Au), 은(Al), 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나로 형성되고, 도전성 코팅층은 SnBiAg, SnPb, Sn 또는 Ag 중 적어도 어느 하나를 포함하여 형성될 수 있다.The core may be formed of at least one of gold (Au), silver (Al), copper (Cu), and aluminum (Al), and the conductive coating layer may include at least one of SnBiAg, SnPb, Sn, have.

또한, 절연성 코팅층은 Epoxy계열의 폴리머(polymer)일 수 있다.The insulating coating layer may be an epoxy-based polymer.

또한, 제1 도전성 배선에 포함된 도전성 코어의 전면 중에서 도전성 코팅층은 제1 전극과 접속되는 영역 및 셀간 커넥터에 접속되는 영역에만 선택적으로 코팅되고, 제2 도전성 배선에 포함된 도전성 코어의 전면 중에서 도전성 코팅층은 제2 전극과 접속되는 영역 및 셀간 커넥터에 접속되는 영역에만 선택적으로 코팅될 수 있다.In the front surface of the conductive core included in the first conductive wiring, the conductive coating layer is selectively coated only on a region connected to the first electrode and a region connected to the inter-cell connector, The coating layer may be selectively coated only on a region connected to the second electrode and on an area connected to the inter-cell connector.

본 발명의 일례에 따른 태양 전지 모듈은 코어와 도전성 코팅층을 포함하는 도전성 배선 중 코어의 후면 중 적어도 일부분에 도전성 코팅층이 위치하지 않는 제1 영역을 구비함으로써, 도전성 배선의 열팽창이나 열수축을 억제할 수 있다.The solar cell module according to an embodiment of the present invention has a first region where the conductive coating layer is not located on at least a part of the rear surface of the core among the conductive wirings including the core and the conductive coating layer so that thermal expansion and heat shrinkage of the conductive wirings can be suppressed have.

도 1는 본 발명의 일례에 따른 태양 전지 모듈의 전면 전체 평면 모습을 설명하기 위한 도이다.
도 2은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 단면을 개략적으로 도시한 일례이다.
도 3 내지 도 5는 도 1에 도시된 제1, 2 태양 전지(C1, C2)의 직렬 연결 구조를 구체적으로 설명하기 위한 도이다.
도 6 내지 도 8은 본 발명에 적용되는 태양 전지의 일례를 설명하기 위한 도이다.
도 10은 제1 영역이 도전성 배선의 후면 일부에 구비된 제1 실시예를 간략히 도시한 도이다.
도 11은 도 10에서 X2-X2 라인에 따른 단면을 도시한 도이다.
도 12는 도 11에 도시된 모듈이 전면 투명 기판과 후면 기판 사이에서 모듈화된 일례를 도시한 도이다.
도 13은 도 10에 도시된 제1 영역의 제1 변경례에 대해 설명하기 위한 도이다.
도 14는 도 10에 도시된 제1 영역의 제2 변경례에 대해 설명하기 위한 도이다.
도 15는 제1 영역이 도전성 배선의 후면 전체에 구비된 제2 실시예를 설명하기 위한 도이다.
도 16은 제2 실시에에 대한 변경례를 설명하기 위한 도이다.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view illustrating a plan view of a solar cell module according to an embodiment of the present invention; FIG.
2 is an example of a schematic cross-sectional view of first and second solar cells C1 and C2 connected to each other by an intercell connector 300 adjacent to each other in a first direction (x) in Fig.
FIGS. 3 to 5 are views for specifically explaining the series connection structure of the first and second solar cells C1 and C2 shown in FIG.
6 to 8 are views for explaining an example of a solar cell according to the present invention.
10 is a view schematically showing the first embodiment in which the first region is provided on a part of the rear surface of the conductive wiring.
11 is a cross-sectional view taken along the line X2-X2 in Fig.
12 is a view showing an example in which the module shown in FIG. 11 is modularized between a front transparent substrate and a rear substrate.
FIG. 13 is a diagram for explaining a first modification of the first area shown in FIG. 10; FIG.
FIG. 14 is a diagram for explaining a second modification of the first area shown in FIG. 10; FIG.
15 is a view for explaining a second embodiment in which the first region is provided on the entire rear surface of the conductive wiring.
16 is a diagram for explaining a modification to the second embodiment.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Further, when a certain portion is formed as "whole" on another portion, it means not only that it is formed on the entire surface of the other portion but also that it is not formed on the edge portion.

이하에서, 어떤 구성의 전면이라 함은 직사광이 입사되는 반도체 기판의 일면 쪽으로 향하는 방향일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면 쪽으로 향하는 방향일 수 있다.Hereinafter, the front surface of a certain structure may be a direction toward one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may refer to a surface of the semiconductor substrate on which the direct light is not incident, Lt; / RTI >

아울러, 이하에서 셀 스트링이라 함은 복수의 태양 전지가 서로 직렬 연결된 구조나 형태를 의미한다.Hereinafter, the cell string refers to a structure or a form in which a plurality of solar cells are connected in series to each other.

또한, 어떤 구성 부분의 두께나 폭이 다른 구성 부분의 두께나 폭과 동일하다는 의미는 공정 오차를 포함하여, 10%의 범위 내에서 동일함을 의미한다.In addition, the meaning that the thickness and width of a constituent part are the same as the thickness and width of other constituent parts means that they are the same within a range of 10% including a process error.

도 1는 본 발명의 일례에 따른 태양 전지 모듈의 전면 전체 평면 모습을 설명하기 위한 도이고, 도 2은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 단면을 개략적으로 도시한 일례이다.FIG. 2 is a cross-sectional view of a solar cell module according to an embodiment of the present invention. Referring to FIG. 1, 1 and 2 solar cells (C1, C2).

도 1 및 도 2에 도시된 바와 같이, 본 발명의 일례에 따른 태양 전지 모듈은 복수의 태양 전지, 복수의 제1, 2 도전성 배선(200) 및 셀간 커넥터(300)를 포함한다.1 and 2, a solar cell module according to an exemplary embodiment of the present invention includes a plurality of solar cells, a plurality of first and second conductive wirings 200, and an intercell connector 300.

아울러, 이에 더하여, 복수의 태양 전지가 서로 직렬 연결된 셀 스트링을 캡슐화하는 전면 투명 기판(10), 전면 및 후면 충진재(20, 30), 후면 기판(40) 및 프레임(50)을 더 구비할 수 있다.In addition, in addition to this, it is possible to further include a front transparent substrate 10, front and back fillers 20 and 30, a back substrate 40, and a frame 50 that encapsulate a cell string in which a plurality of solar cells are connected in series to each other have.

여기서, 복수의 태양 전지는 반도체 기판(110)과 반도체 기판(110)의 후면에 복수의 제1 전극(141)과 제2 전극(142)을 구비할 수 있다. 이와 같은 복수의 태양 전지에 대해서는 도 6 이하에서 보다 구체적으로 설명한다.The plurality of solar cells may include a plurality of first electrodes 141 and a plurality of second electrodes 142 on the rear surface of the semiconductor substrate 110 and the semiconductor substrate 110. Such a plurality of solar cells will be described in more detail with reference to FIG.

복수의 제1, 2 도전성 배선(200)은 도 1 및 도 2에 도시된 바와 같이, 복수의 태양 전지 각각의 후면에 접속될 수 있다. The plurality of first and second conductive wirings 200 may be connected to the rear surface of each of the plurality of solar cells, as shown in Figs.

이와 같이, 복수의 제1, 2 도전성 배선(200)이 접속된 복수의 태양 전지는 도 1 및 도 2에 도시된 바와 같이, 셀간 커넥터(300)에 의해 제1 방향(x)으로 직렬 연결될 수 있다.As described above, a plurality of solar cells to which the plurality of first and second conductive wirings 200 are connected can be connected in series in the first direction x by the inter-cell connector 300 as shown in Figs. 1 and 2 have.

일례로, 셀간 커넥터(300)는 복수의 태양 전지 중 제1 방향(x)으로 서로 인접하여 배치되는 제1 태양 전지(C1)와 제2 태양 전지(C2)를 서로 직렬 연결할 수 있다. For example, the intercell connector 300 can connect the first solar cell C1 and the second solar cell C2, which are disposed adjacent to each other in the first direction x of the plurality of solar cells, in series with each other.

이때, 도 2에 도시된 바와 같이, 제1 태양 전지(C1)에 접속된 복수의 제1 도전성 배선(210)의 전면과 제2 태양 전지(C2)에 접속된 복수의 제2 도전성 배선(220)의 전면이 셀간 커넥터(300)의 후면에 접속될 수 있고, 이에 따라, 복수의 태양 전지가 직렬 연결되는 셀 스트링이 형성될 수 있다.2, a plurality of second conductive wirings 220 connected to the front surface of the plurality of first conductive wirings 210 connected to the first solar cell C1 and the second solar cells C2 Can be connected to the rear surface of the inter-cell connector 300, whereby a cell string in which a plurality of solar cells are connected in series can be formed.

이와 같은 셀 스트링은 도 2에 도시된 바와 같이, 전면 투명 기판(10)과 후면 기판(40) 사이에 배치된 상태에서 열압착되어 라미네이팅될 수 있다.As shown in FIG. 2, the cell string may be thermocompressed and laminated while being disposed between the front transparent substrate 10 and the rear substrate 40.

일례로, 복수의 태양 전지는 전면 투명 기판(10)과 후면 기판(40) 사이에 배치되고, EVA 시트와 같이 투명한 전면 및 후면 충진재(20, 30)가 복수의 태양 전지 전체의 전면 및 후면에 배치된 상태에서, 열과 압력이 동시에 가해지는 라미네이션 공정에 의해 일체화되어 캡슐화될 수 있다.For example, a plurality of solar cells are disposed between the front transparent substrate 10 and the rear substrate 40, and transparent front and rear fillers 20 and 30, such as an EVA sheet, In the deployed state, they can be integrated and encapsulated by a lamination process in which heat and pressure are applied simultaneously.

아울러, 도 1에 도시된 바와 같이, 라미네이션 공정으로 캡슐화된 전면 투명 기판(10), 후면 기판(40) 및 전면 및 후면 충진재(20, 30)는 프레임(50)에 의해 가장 자리가 고정되어 보호될 수 있다.1, the front transparent substrate 10, the rear substrate 40, and the front and back fillers 20 and 30 encapsulated by the lamination process are fixed at the edges by the frame 50, .

따라서, 도 1에 도시된 바와 같이, 태양 전지 모듈의 전면에는 전면 투명 기판(10)과 전면 충진재(20)를 투과하여, 복수의 태양 전지와 복수의 제1, 2 도전성 배선(200), 셀간 커넥터(300), 후면 기판(40) 및 프레임(50)이 보여질 수 있다.1, the front transparent substrate 10 and the front filler 20 are transmitted through the front surface of the solar cell module to form a plurality of solar cells, a plurality of first and second conductive wirings 200, The connector 300, the rear substrate 40, and the frame 50 can be seen.

더불어, 셀 스트링 각각은 제1 방향(x)으로 길게 위치하고, 제2 방향(y)으로 이격되어 배열될 수 있고, 이와 같은 복수의 셀 스트링은 제2 방향(y)으로 길게 뻗어 있는 버싱바(310)에 의해 제2 방향(y)으로 직렬 연결 될 수 있다.In addition, each of the cell strings may be arranged long in the first direction (x) and spaced apart in the second direction (y), and such plurality of cell strings may be arranged in a bushing bar 310 in a second direction (y).

여기서, 전면 투명 기판(10)은 투과율이 높고 파손 방지 기능이 우수한 강화 유리 등으로 형성될 수 있다. Here, the front transparent substrate 10 may be formed of tempered glass having a high transmittance and excellent breakage-preventing function.

후면 기판(40)는 태양 전지들(C1, C2)의 후면에서 습기가 침투하는 것을 방지하여 태양 전지를 외부 환경으로부터 보호할 수 있다. 이러한 후면 기판(40)는 수분과 산소 침투를 방지하는 층, 화학적 부식을 방지하는 층과 같은 다층 구조를 가질 수 있다. The rear substrate 40 can prevent moisture from penetrating from the rear surface of the solar cells C1 and C2, thereby protecting the solar cell from the external environment. Such a backside substrate 40 may have a multi-layer structure, such as a layer preventing moisture and oxygen penetration, a layer preventing chemical corrosion.

이와 같은 후면 기판(40)는 FP (fluoropolymer) / PE (polyeaster) / FP (fluoropolymer)와 같은 절연 물질로 이루어진 얇은 시트로 이루어지지만, 다른 절연 물질로 이루어진 절연 시트일 수 있다.The rear substrate 40 is made of a thin sheet made of an insulating material such as FP (fluoropolymer) / PE (polyeaster) / FP (fluoropolymer), but may be an insulating sheet made of another insulating material.

이와 같은 라미네이션 공정은 전면 투명 기판(10)과 태양 전지 사이에 전면 충진재(20)가 위치하고, 태양 전지와 후면 기판(40) 사이에 후면 충진재(30)가 위치한 상태에서 진행될 수 있다.In this lamination process, the front filler 20 is positioned between the front transparent substrate 10 and the solar cell, and the back filler 30 is positioned between the solar cell and the rear substrate 40.

여기서, 전면 및 후면 충진재(20, 30)의 재질은 열 경화성 재질로 형성될 수 있으며, 습기 침투로 인한 부식을 방지하고 태양 전지 (C1, C2)를 충격으로부터 보호하고, 이를 위해 충격을 흡수할 수 있는 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate)와 같은 물질로 형성될 수 있다.The materials of the front and rear fillers 20 and 30 may be formed of a thermosetting material to prevent corrosion due to moisture penetration and to protect the solar cells C1 and C2 from impact and absorb shock And may be formed of a material such as ethylene vinyl acetate (EVA).

따라서, 전면 투명 기판(10)과 태양 전지 사이 및 태양 전지와 후면 기판 사이에 배치된 시트 형상의 전면 및 후면 충진재(20, 30)는 라미네이션 공정 중에 열과 압력에 의해 연화 및 경화될 수 있다. Accordingly, the sheet-like front and back fillers 20, 30 disposed between the front transparent substrate 10 and the solar cell and between the solar cell and the rear substrate can be softened and cured by heat and pressure during the lamination process.

이하에서는 도 1, 2 에 도시된 태양 전지 모듈에서, 복수의 태양 전지가 제1, 2 도전성 배선(200) 및 셀간 커넥터(300)에 의해 직렬 연결되는 구조를 보다 구체적으로 설명한다.Hereinafter, in the solar cell module shown in Figs. 1 and 2, a structure in which a plurality of solar cells are connected in series by the first and second conductive wirings 200 and the intercell connectors 300 will be described in more detail.

도 3 내지 도 5는 도 1에 도시된 제1, 2 태양 전지(C1, C2)의 직렬 연결 구조를 구체적으로 설명하기 위한 도이다.FIGS. 3 to 5 are views for specifically explaining the series connection structure of the first and second solar cells C1 and C2 shown in FIG.

여기서, 도 3은 도 1에서 제1 방향(x)으로 서로 인접하여, 셀간 커넥터(300)에 의해 연결된 제1, 2 태양 전지(C1, C2)의 전면을 도시한 일례이고, 도 4는 도 3에 도시된 제1, 2 태양 전지(C1, C2)의 후면을 도시한 일례이고, 도 5는 도 3 및 도 4 에서 X1-X1 라인에 따른 단면을 도시한 것이다.3 shows an example of a front surface of the first and second solar cells C1 and C2 connected to each other by the inter-cell connector 300 adjacent to each other in the first direction (x) in FIG. 1. FIG. 3 shows an example of the rear surface of the first and second solar cells C1 and C2 shown in Fig. 3 and Fig. 5 shows a cross section along the line X1-X1 in Fig. 3 and Fig.

도 3 내지 도 4에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈에서, 제1, 2 도전성 배선(200)은 제1, 2 태양 전지(C1, C2)에 구비된 반도체 기판(110)의 후면에 접속될 수 있다.3 and 4, in the solar cell module according to the present invention, the first and second conductive wirings 200 are formed on the semiconductor substrate 110 provided in the first and second solar cells C1 and C2 Can be connected to the rear surface.

여기서, 제1, 2 태양 전지(C1, C2)는 제1 방향(x)으로 이격되어 배열될 수 있으며, 도 4에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2) 각각은 적어도 반도체 기판(110) 및 반도체 기판(110)의 후면에 서로 이격되어 제1 방향(x)과 교차하는 제2 방향(y)으로 길게 뻗어 형성되는 복수의 제1 전극(141)과 복수의 제2 전극(142)을 구비할 수 있다.The first and second solar cells C1 and C2 may be arranged at a distance in the first direction x and each of the first and second solar cells C1 and C2 may be at least A plurality of first electrodes 141 formed on the rear surface of the semiconductor substrate 110 and the semiconductor substrate 110 so as to be elongated in a second direction y intersecting the first direction x and spaced apart from each other, Electrode 142 may be provided.

아울러, 복수의 제1, 2 도전성 배선(200)은 제1, 2 태양 전지(C1, C2)의 배열 방향인 제1 방향(x)으로 길게 뻗어 배치되고, 제1, 2 태양 전지(C1, C2) 각각에 접속될 수 있다.The plurality of first and second conductive wirings 200 are arranged so as to extend in a first direction x in the arrangement direction of the first and second solar cells C1 and C2 and the first and second solar cells C1, C2, respectively.

이와 같은, 복수의 제1, 2 도전성 배선(200)은 제1, 2 태양 전지(C1, C2) 각각에 구비된 복수의 제1 전극(141)에 교차 및 중첩되어 접속되는 복수의 제1 도전성 배선(210)과 복수의 제2 전극(142)에 교차 및 중첩되어 접속되는 복수의 제2 도전성 배선(220)을 포함할 수 있다.The plurality of first and second conductive wirings 200 as described above are formed by stacking a plurality of first conductive wires 140 which are crossed and overlapped with the plurality of first electrodes 141 provided in the first and second solar cells C1 and C2, And a plurality of second conductive wirings 220 connected to the wirings 210 and the plurality of second electrodes 142 in a crossing manner.

보다 구체적으로, 제1 도전성 배선(210)은 복수의 태양 전지(C1, C2) 각각에 구비된 제1 전극(141)과 교차되는 부분에서 도전성 재질의 제1 도전성 접착제(251)를 통하여 접속되고, 절연성 재질의 절연층(252)에 의해 제2 전극(142) 과 교차되는 부분에서 절연될 수 있다.More specifically, the first conductive wiring 210 is connected to the first electrode 141 provided at each of the plurality of solar cells C1 and C2 through the first conductive adhesive 251 made of a conductive material And may be insulated at a portion intersecting the second electrode 142 by an insulating layer 252 made of an insulating material.

아울러, 제2 도전성 배선(220)은 복수의 태양 전지(C1, C2) 각각에 구비된 제2 전극(142)과 교차되는 부분에서 제1 도전성 접착제(251)를 통하여 접속되고, 절연층(252)에 의해 제1 전극(141)과 교차되는 부분에서 절연될 수 있다.The second conductive wiring 220 is connected to the second electrode 142 provided at each of the plurality of solar cells C1 and C2 through the first conductive adhesive 251. The insulating layer 252 The first electrode 141 may be insulated at a portion where it intersects the first electrode 141.

이와 같은 제1 도전성 배선(210)의 양단 중 셀간 커넥터(300)와 접속하는 일단은 반도체 기판(110)의 제1 측면 밖으로 돌출된 돌출 부분을 포함하고, 제2 도전성 배선(220)의 양단 중 셀간 커넥터(300)와 접속하는 일단은 반도체 기판(110)의 제2 측면 밖으로 돌출된 돌출 부분을 포함할 수 있다.One end of the first conductive wiring 210 that is connected to the inter-cell connector 300 includes a protruding portion protruding out of the first side of the semiconductor substrate 110, and the other end of the second conductive wiring 220 One end connected to the inter-cell connector 300 may include a protruding portion protruding from the second side of the semiconductor substrate 110.

여기서, 반도체 기판의 제1 측면과 제2 측면은 반도체 기판을 중심으로 서로 마주보는 반대쪽에 위치하고, 제1, 2 측면은 반도체 기판의 4 측면 중에서 제1, 2 도전성 배선(210, 220)의 길이 방향과 교차하는 제2 방향과 나란한 방향의 측면을 의미한다.Here, the first side and the second side of the semiconductor substrate are located opposite to each other with respect to the semiconductor substrate, and the first and second sides are the lengths of the first and second conductive wirings 210 and 220 And a side in a direction parallel to the second direction intersecting the direction of the first direction.

이에 따라, 제1 도전성 배선(210) 및 제2 도전성 배선(220)은 반도체 기판의 투영 영역 밖으로 돌출된 돌출 부분의 끝단이 셀간 커넥터(300)에 접속될 수 있으며, 제1, 2 도전성 배선(210)의 돌출 부분 반대쪽 타단은 반도체 기판의 투영 영역 내에 위치할 수 있다.As a result, the ends of the protruding portions protruding from the projection area of the semiconductor substrate can be connected to the intercell connector 300, and the first and second conductive wirings (210, 220) 210 may be located in the projected area of the semiconductor substrate.

여기서, 복수의 제1, 2 도전성 배선(200)은 단면이 원형을 갖는 도전성 와이어 형태이거나 폭이 두께보다 큰 리본 형태를 가질 수 있다.Here, the plurality of first and second conductive wirings 200 may have the form of a conductive wire having a circular section or a ribbon form having a width greater than the thickness.

여기서, 도 4및 도 5에 도시된 제1, 2 도전성 배선(200) 각각의 선폭은 도전성 배선의 선저항을 충분히 낮게 유지하면서, 제조 비용이 최소가 되도록 고려하여, 0.5mm ~ 2.5mm 사이로 형성될 수 있으며, 제1 도전성 배선(210)과 제2 도전성 배선(220) 사이의 간격은 제1, 2 도전성 배선(200)의 총 개수를 고려하여, 태양 전지 모듈의 단락 전류가 훼손되지 않도록 4mm ~ 6.5mm 사이로 형성될 수 있다.Here, the line width of each of the first and second conductive wirings 200 shown in Figs. 4 and 5 is set to be between 0.5 mm and 2.5 mm, while keeping the line resistance of the conductive wirings sufficiently low, And the distance between the first conductive wiring 210 and the second conductive wiring 220 is set to 4 mm so as not to damage the short circuit current of the solar cell module in consideration of the total number of the first and second conductive wiring 200. [ To 6.5 mm.

이와 같이 제1, 2 도전성 배선(200) 각각이 하나의 태양 전지에 접속되는 개수는 10개 ~ 20개일 수 있다. 따라서, 제1, 2 도전성 배선(200)이 하나의 태양 전지에 접속되는 총 개수의 합은 20개 ~ 40개일 수 있다.In this way, the number of the first and second conductive wirings 200 connected to one solar cell can be 10 to 20, respectively. Therefore, the sum of the total number of the first and second conductive wirings 200 connected to one solar cell may be 20 to 40. [

여기서, 제1 도전성 접착제(251)는 도전성 금속 재질로 형성될 수 있으며, 보다 구체적으로, 제1 도전성 접착제(251)는 제1, 2 전극(141, 142) 각각에 포함되는 일부 금속 물질이 혼합된 혼합층으로 형성되거나, 솔더 페이스트층 또는 에폭시 솔더 페이스트층 중 어느 하나의 층과 혼합층이 함께 포함되어 형성될 수 있다.Here, the first conductive adhesive 251 may be formed of a conductive metal. More specifically, the first conductive adhesive 251 may be formed by mixing a part of the metal materials included in the first and second electrodes 141 and 142 Or a mixed layer may be formed together with any one of a solder paste layer and an epoxy solder paste layer.

이와 같이, 제1 도전성 접착제(251)가 제1, 2 전극(141, 142) 각각에 포함되는 일부 금속 물질이 혼합된 혼합층을 포함하도록 하여, 제1 도전성 접착제(251)와 제1, 2 전극(141, 142) 사이의 물리적 접착력을 보다 향상시킬 수 있고, 제1 도전성 접착제(251)와 제1, 2 전극(141, 142) 사이의 전기적 저항을 최소화할 수 있다.The first conductive adhesive 251 and the first and second electrodes 251 and 252 are formed so that the first conductive adhesive 251 includes a mixed layer in which some metallic materials included in the first and second electrodes 141 and 142 are mixed, The physical adhesion between the first conductive adhesive agent 251 and the first and second electrodes 141 and 142 can be minimized.

여기서, 솔더 페이스트층은 주석(Sn) 또는 주석(Sn)을 포함하는 합금으로 형성되고, 에폭시 솔더 페이스트층은 에폭시에 주석(Sn) 또는 주석(Sn)을 포함하는 합금으로 형성될 수 있다.Here, the solder paste layer may be formed of an alloy containing tin (Sn) or tin (Sn), and the epoxy solder paste layer may be formed of an alloy containing tin (Sn) or tin (Sn) in the epoxy.

여기서, 절연층(252)은 절연성 재질이면 어떠한 것이든 상관 없으며, 일례로, 에폭시 계열, 폴리이미드, 폴리에틸렌, 아크릴 계열 또는 실리콘 계열 중 어느 하나의 절연성 재질이 사용될 수 있다.The insulating layer 252 may be any insulating material. For example, an insulating material such as epoxy, polyimide, polyethylene, acrylic, or silicone may be used.

이와 같은 복수의 제1, 2 도전성 배선(200)은 각각의 일단이 셀간 커넥터(300)에 연결되어, 복수의 태양 전지를 서로 직렬 연결할 수 있다.One end of each of the plurality of first and second conductive wirings 200 is connected to the inter-cell connector 300, and a plurality of solar cells can be connected in series with each other.

보다 구체적으로, 셀간 커넥터(300)는 제1 태양 전지(C1)와 제2 태양 전지(C2) 사이에 위치하고, 제2 방향(y)으로 길게 뻗어 있을 수 있다. More specifically, the inter-cell connector 300 is located between the first solar cell C1 and the second solar cell C2 and may extend in the second direction y.

여기서, 도 3 및 도 4에 도시된 바와 같이, 태양 전지를 평면에서 봤을 때, 셀간 커넥터(300)는 제1 태양 전지(C1)의 반도체 기판(110) 및 제2 태양 전지(C2)의 반도체 기판(110)과 이격되어 배치될 수 있다.3 and 4, when the solar cell is viewed in a plane, the inter-cell connector 300 is electrically connected to the semiconductor substrate 110 of the first solar cell C1 and the semiconductor substrate 110 of the second solar cell C2, And may be disposed apart from the substrate 110.

아울러, 이와 같은 셀간 커넥터(300)에 제1 태양 전지(C1)의 제1 전극(141)에 접속된 제1 도전성 배선(210)의 일단과 제2 태양 전지(C2)의 제2 전극(142)에 접속된 제2 도전성 배선(220)의 일단이 공통으로 접속되어, 제1, 2 태양 전지(C1, C2)는 제1 방향(x)으로 서로 직렬 연결될 수 있다.One end of the first conductive wiring 210 connected to the first electrode 141 of the first solar cell C1 and the second electrode 142 of the second solar cell C2 are connected to the inter- And the first and second solar cells C1 and C2 may be connected in series to each other in the first direction x.

보다 구체적으로, 도 5에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2)가 제1 방향(x)으로 배열된 상태에서, 제1, 2 태양 전지(C1, C2)는 제1, 2 도전성 배선(200)과 셀간 커넥터(300)에 의해 제1 방향(x)으로 길게 뻗어 직렬 연결되는 하나의 스트링을 형성할 수 있다.More specifically, as shown in Fig. 5, the first and second solar cells C1 and C2 are arranged in the first direction (x) in a state in which the first and second solar cells C1 and C2 are arranged in the first direction (x) , One string that is extended in the first direction (x) and connected in series by the two conductive wirings (200) and the intercell connector (300) can be formed.

여기서, 일례로, 도 5에 도시된 바와 같이, 제1, 2 도전성 배선(200) 각각의 일단은 셀간 커넥터(300)와 중첩되어, 제2 도전성 접착제(350)를 통해 셀간 커넥터(300)에 접착될 수 있다.5, one end of each of the first and second conductive wirings 200 overlaps the inter-cell connector 300 and is connected to the inter-cell connector 300 via the second conductive adhesive agent 350. In this case, Can be adhered.

여기서, 제1, 2 도전성 배선(200)과 셀간 커넥터(300)를 서로 접착시키는 제2 도전성 접착제(350)는 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하는 금속 재질로 형성될 수 있다. The second conductive adhesive agent 350 for bonding the first and second conductive wires 200 and the intercellular connector 300 to each other is made of a metal material including an alloy containing tin (Sn) or tin (Sn) .

보다 구체적으로, 제2 도전성 접착제(350)는 제1 도전성 접착제(251)보다 용융점이 높을 수 있으며, (1) 주석(Sn) 또는 주석(Sn)을 포함하는 합금을 포함하는 솔더 페이스트(solder paste) 형태로 형성되거나, (2) 에폭시에 주석(Sn) 또는 주석(Sn)을 포함하는 합금이 포함된 에폭시 솔더 페이스트(epoxy solder paste) 또는 도전성 페이스트(Conductive psate) 형태로 형성될 수 있다.More specifically, the second conductive adhesive agent 350 may have a higher melting point than the first conductive adhesive agent 251 and may include (1) a solder paste containing an alloy containing tin (Sn) or tin (Sn) ), Or (2) an epoxy solder paste or an electrically conductive paste containing an alloy containing tin (Sn) or tin (Sn) in the epoxy.

이와 같은 구조를 갖는 태양 전지 모듈은 별도의 셀간 커넥터(300)를 구비하므로, 복수 개의 태양 전지 중 제1, 2 도전성 배선(200)과 제1, 2 전극(200) 사이에 접속 불량이 발생한 태양 전지가 있는 경우, 셀간 커넥터(300)과 복수의 제1, 2 도전성 배선(200) 사이의 접속을 해제하여, 해당 태양 전지만 보다 용이하게 교체할 수 있다.Since the solar cell module having such a structure is provided with a separate intercell connector 300, the solar cell in which the connection failure occurs between the first and second conductive wirings 200 and the first and second electrodes 200 among the plurality of solar cells When there is a battery, the connection between the intercell connector 300 and the first and second conductive wirings 200 is released, so that the solar cell can be replaced more easily.

지금까지는 본 발명에 따른 태양 전지 모듈에서, 서로 인접한 임의의 제1, 2 태양 전지(C1, C2) 각각의 후면에 제1, 2 도전성 배선(200)이 접속되고, 제1, 2 태양 전지(C1, C2)가 셀간 커넥터(300)로 직렬 연결되는 구조를 설명하였다. Up to now, in the solar cell module according to the present invention, the first and second conductive wirings 200 are connected to the rear surfaces of the first and second solar cells C1 and C2 adjacent to each other, and the first and second solar cells C1, and C2 are connected in series to the inter-cell connector 300. FIG.

그러나, 본 발명의 태양 전지 모듈은 서로 인접한 제1, 2 태양 전지가 반드시 셀간 커넥터(300)를 통해 직렬 연결되는 구조로 한정되는 것은 아니고, 셀간 커넥터(300)가 생략된 상태에서, 제1 태양 전지의 제1 도전성 배선과 제2 태양 전지의 제2 도전성 배선이 서로 중첩되어 제2 도전성 접착제(350)를 통해 서로 접속되는 구조도 적용가능하다.However, the solar cell module of the present invention is not limited to the structure in which the first and second solar cells adjacent to each other are necessarily connected in series through the intercell connector 300. In a state where the intercell connector 300 is omitted, The structure in which the first conductive wiring of the battery and the second conductive wiring of the second solar cell overlap each other and are connected to each other through the second conductive adhesive agent 350 is also applicable.

이하에서는 이와 같은 제1, 2 태양 전지(C1, C2)로 적용 가능한 태양 전지의 구체적인 구조의 일례에 대해서 설명한다.Hereinafter, an example of a specific structure of a solar cell applicable to the first and second solar cells C1 and C2 will be described.

도 6 내지 도 8은 본 발명에 적용되는 태양 전지의 일례를 설명하기 위한 도로서, 도 6은 본 발명에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이고, 도 7은 도 6에 도시된 태양 전지의 제1 방향(x) 단면을 도시한 것이고, 도 8은 반도체 기판의 후면에 형성된 제1, 2 전극(200)의 패턴을 도시한 것이다.6 to 8 are diagrams for explaining an example of a solar cell to which the present invention is applied, FIG. 6 is a partial perspective view showing an example of a solar cell applied to the present invention, and FIG. 7 is a cross- FIG. 8 shows a pattern of the first and second electrodes 200 formed on the rear surface of the semiconductor substrate.

도 6 및 도 7에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반사 방지막(130), 반도체 기판(110), 터널층(180), 제1 반도체부(121), 제2 반도체부(172), 진성 반도체부(150), 패시베이션층(190), 복수의 제1 전극(141) 및 복수의 제2 전극(142)을 구비할 수 있다. 6 and 7, an example of a solar cell according to the present invention includes an antireflection film 130, a semiconductor substrate 110, a tunnel layer 180, a first semiconductor section 121, The passivation layer 190, the plurality of the first electrodes 141, and the plurality of the second electrodes 142. The first electrode 141, the second electrode 142,

여기서, 반사 방지막(130), 터널층(180) 및 패시베이층(190)은 생략될 수도 있으나, 구비된 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.Here, the antireflection film 130, the tunnel layer 180, and the passivation layer 190 may be omitted. However, since the efficiency of the solar cell is improved, the following description will be made by way of example.

반도체 기판(110)은 제 1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다.The semiconductor substrate 110 may be formed of at least one of monocrystalline silicon and polycrystalline silicon doped with impurities of the first conductivity type or the second conductivity type. In one example, the semiconductor substrate 110 may be formed of a single crystal silicon wafer.

여기서, 반도체 기판(110)에 함유된 제 1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있다. Here, the impurity of the first conductive type contained in the semiconductor substrate 110 or the impurity of the second conductive type may be any of n-type and p-type conductive types.

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurity of a trivalent element such as boron (B), gallium, indium, or the like is doped in the semiconductor substrate 110. However, when the semiconductor substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110.

이하에서는 이와 같은 반도체 기판(110)의 함유된 불순물이 제2 도전성 타입의 불순물이고, n형인 경우를 일례로 설명한다. 그러나, 반드시 이에 한정되는 것은 아니다.Hereinafter, the case where the impurity contained in the semiconductor substrate 110 is an impurity of the second conductivity type and is n-type will be described as an example. However, the present invention is not limited thereto.

이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 제1 반도체부(121) 역시 요철면을 가질 수 있다. The semiconductor substrate 110 may have a plurality of uneven surfaces on the entire surface thereof. Accordingly, the first semiconductor part 121 located on the front surface of the semiconductor substrate 110 may also have an uneven surface.

이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.Accordingly, the amount of light reflected from the front surface of the semiconductor substrate 110 decreases, and the amount of light incident into the semiconductor substrate 110 increases.

반사 방지막(130)은 외부로부터 반도체 기판(110)의 전면으로 입사되는 빛의 반사를 최소화하기 위하여, 반도체 기판(110)의 전면 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있다. The antireflection film 130 is formed on the front surface of the semiconductor substrate 110 to minimize the reflection of light incident from the outside to the front surface of the semiconductor substrate 110. The antireflection film 130 is formed of an aluminum oxide film (AlOx), a silicon nitride film (SiNx) An oxide film (SiOx), and a silicon oxynitride film (SiOxNy).

터널층(180)은 반도체 기판(110)의 후면 전체에 직접 접촉하여 배치되며, 유전체 재질을 포함할 수 있다. 따라서, 터널층(180)은 도 6 및 도 7에 도시된 바와 같이, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.The tunnel layer 180 is disposed in direct contact with the entire rear surface of the semiconductor substrate 110, and may include a dielectric material. Accordingly, the tunnel layer 180 can pass carriers generated in the semiconductor substrate 110, as shown in FIGS.

이와 같은 터널층(180)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.The tunnel layer 180 may pass carriers generated in the semiconductor substrate 110 and passivate the back surface of the semiconductor substrate 110.

아울러, 터널층(180)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. In addition, the tunnel layer 180 may be formed of a dielectric material formed of SiCx or SiOx having high durability even at a high temperature process of 600 DEG C or more.

제1 반도체부(121)는 도 6 및 도 7에 도시된 바와 같이, 반도체 기판(110)의 후면에 배치되되, 일례로, 터널층(180)의 후면의 일부에 직접 접촉하여 배치될 수 있다.6 and 7, the first semiconductor section 121 may be disposed on the rear surface of the semiconductor substrate 110, for example, in direct contact with a part of the rear surface of the tunnel layer 180 .

아울러, 이와 같은 제1 반도체부(121)는 반도체 기판(110)의 후면에 제2 방향(y)으로 길게 배치되며, 제2 도전성 타입과 반대인 제1 도전성 타입을 갖는 다결정 실리콘 재질로 형성될 수 있다.The first semiconductor section 121 may be formed of a polycrystalline silicon material having a first conductivity type opposite to the second conductivity type and disposed in the second direction y on the rear surface of the semiconductor substrate 110 .

여기서, 제1 반도체부(121)는 제1 도전성 타입의 불순물이 도핑될 수 있으며, 반도체 기판(110)에 함유된 불순물이 제2 도전성 타입의 불순물인 경우, 제1 반도체부(121)는 터널층(180)을 사이에 두고 반도체 기판(110)과 p-n 접합을 형성할 수 있다.Here, the first semiconductor section 121 may be doped with an impurity of the first conductivity type, and when the impurity contained in the semiconductor substrate 110 is an impurity of the second conductivity type, The pn junction with the semiconductor substrate 110 can be formed with the layer 180 therebetween.

각 제1 반도체부(121)는 반도체 기판(110)과 p-n접합을 형성하므로, 제1 반도체부(121)는 p형의 도전성 타입을 가질 수 있으며, 복수의 제1 반도체부(121)가 p형의 도전성 타입을 가질 경우 제1 반도체부(121)에는 3가 원소의 불순물이 도핑될 수 있다.The first semiconductor section 121 may have a p-type conductivity type and the plurality of first semiconductor sections 121 may be formed of p Impurity of the trivalent element can be doped in the first semiconductor portion 121. [0157]

제2 반도체부(172)는 반도체 기판(110)의 후면에 제1 반도체부(121)와 나란한 제2 방향(y)으로 길게 뻗어 배치되며, 일례로 터널층(180)의 후면 중에서 전술한 제1 반도체부(121) 각각과 이격된 일부 영역에 직접 접촉하여 형성될 수 있다. The second semiconductor section 172 is extended on the rear surface of the semiconductor substrate 110 in a second direction y parallel to the first semiconductor section 121. The second semiconductor section 172 may be formed on the rear surface of the tunnel layer 180, 1 semiconductor region 121. In this case,

이와 같은 제2 반도체부(172)는 제2 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑되는 다결정 실리콘 재질로 형성될 수 있다. 따라서, 예를 들어, 반도체 기판(110)이 제2 도전성 타입의 불순물인 n형 타입의 불순물로 도핑되는 경우, 복수의 제2 반도체부(172)는 n+의 불순물 영역일 수 있다.The second semiconductor section 172 may be formed of a polycrystalline silicon material doped with impurities of the second conductivity type at a higher concentration than the semiconductor substrate 110. Therefore, for example, when the semiconductor substrate 110 is doped with an n-type impurity which is an impurity of the second conductivity type, the plurality of second semiconductor regions 172 may be an n + impurity region.

이러한 제2 반도체부(172)는 반도체 기판(110)과 제2 반도체부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 제2 반도체부(172) 쪽으로의 정공 이동을 방해하는 반면, 제2 반도체부(172) 쪽으로의 캐리어(예, 전자) 이동을 용이하게 할 수 있다. The second semiconductor section 172 prevents the hole movement toward the second semiconductor section 172, which is the direction of electron movement, by the potential barrier due to the difference in impurity concentration between the semiconductor substrate 110 and the second semiconductor section 172 (E. G., Electrons) to the second semiconductor portion 172 can be facilitated.

따라서, 제2 반도체부(172) 및 그 부근 또는 제1, 2 전극(200)에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 전자 이동을 가속화시켜 제2 반도체부(172)로의 전자 이동량을 증가시킬 수 있다. Therefore, the amount of charges lost due to the recombination of electrons and holes in the second semiconductor section 172 and the vicinity thereof or the first and second electrodes 200 is reduced and the electron movement is accelerated, The amount of movement can be increased.

지금까지의 도 6 내지 도 7에서는 반도체 기판(110)이 제2 도전성 타입의 불순물인 경우를 일례로 설명하면서, 제1 반도체부(121)가 에미터부로서 역할을 하고, 제2 반도체부(172)가 후면 전계부로서 역할을 하는 경우를 일례로 설명하였다. 6 to 7 illustrate a case where the semiconductor substrate 110 is an impurity of the second conductivity type and the first semiconductor section 121 serves as an emitter section and the second semiconductor section 172 ) Serves as a rear electric field portion.

그러나, 이와 다르게, 반도체 기판(110)이 제1 도전성 타입의 불순물을 함유하는 경우, 제1 반도체부(121)가 후면 전계부로서 역할을 하고, 제2 반도체부(172)가 에미터부로서 역할을 할 수도 있다.Alternatively, when the semiconductor substrate 110 contains impurities of the first conductivity type, the first semiconductor portion 121 serves as a rear electric field portion and the second semiconductor portion 172 serves as an emitter portion .

아울러, 여기의 도 6 및 도 7에서는 제1 반도체부(121)와 제2 반도체부(172)가 터널층(180)의 후면에 다결정 실리콘 재질로 형성된 경우를 일례로 설명하였다.6 and 7, the case where the first semiconductor portion 121 and the second semiconductor portion 172 are formed of a polycrystalline silicon material on the rear surface of the tunnel layer 180 has been described as an example.

그러나, 이와 다르게, 터널층(180)이 생략된 경우, 제1 반도체부(121)와 제2 반도체부(172)는 반도체 기판(110)의 후면 내에 불순물이 확산되어 도핑될 수 있고, 이와 같은 경우, 제1 반도체부(121)와 제2 반도체부(172)는 반도체 기판(110)과 동일한 단결정 실리콘 재질로 형성될 수 있다.Alternatively, if the tunnel layer 180 is omitted, impurities may be diffused in the back surface of the semiconductor substrate 110 and doped in the first semiconductor portion 121 and the second semiconductor portion 172, The first semiconductor part 121 and the second semiconductor part 172 may be formed of the same single crystal silicon material as the semiconductor substrate 110. [

진성 반도체부(150)은 도 6 내지 도 7에 도시된 바와 같이, 제1 반도체부(121)와 제2 반도체부(172) 사이에 노출된 터널층(180)의 후면에 형성될 수 있고, 이와 같은 진성 반도체부(150)은 제1 반도체부(121) 및 제2 반도체부(172)와 다르게 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물이 도핑되지 않은 진성 다결정 실리콘층으로 형성될 수 있다.6 to 7, the intrinsic semiconductor part 150 may be formed on the rear surface of the tunnel layer 180 exposed between the first semiconductor part 121 and the second semiconductor part 172, Unlike the first semiconductor part 121 and the second semiconductor part 172, the intrinsic semiconductor part 150 is formed of an intrinsic polycrystalline silicon layer in which impurity of the first conductivity type or impurity of the second conductivity type is not doped .

아울러, 도 6 및 도 7에 도시된 바와 같이, 진성 반도체부(150)의 양측면 각각은 제1 반도체부(121)의 측면 및 제2 반도체부(172)의 측면에 직접 접촉되는 구조를 가질 수 있다.6 and 7, each of both side surfaces of the intrinsic semiconductor part 150 may have a structure in which the side surfaces of the first semiconductor part 121 and the side surfaces of the second semiconductor part 172 are in direct contact with each other have.

패시베이션층(190)은 제1 반도체부(121), 제2 반도체부(172) 및 진성 반도체부(150)에 형성되는 다결정 실리콘 재질의 층의 후면에 형성된 뎅글링 본드(dangling bond)에 의한 결함을 제거하여, 반도체 기판(110)으로부터 생성된 캐리어가 뎅글링 본드(dangling bond)에 의해 재결합되어 소멸되는 것을 방지하는 역할을 할 수 있다.The passivation layer 190 is formed on the back surface of the polycrystalline silicon layer formed on the first semiconductor section 121, the second semiconductor section 172, and the intrinsic semiconductor section 150 by a dangling bond defect So that carriers generated from the semiconductor substrate 110 can be prevented from being recombined by the dangling bonds and disappearing.

복수의 제1 전극(141)은 도 8에 도시된 바와 같이, 제1 반도체부(121)에 접속하고, 제2 방향(y)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제1 전극(141)은 제1 반도체부(121) 쪽으로 이동한 캐리어, 예를 들어 정공을 수집할 수 있다.8, the plurality of first electrodes 141 may be connected to the first semiconductor portion 121 and may be formed to extend in the second direction y. The first electrode 141 may collect carriers, for example, holes, which have migrated toward the first semiconductor section 121.

복수의 제2 전극(142)은 제2 반도체부(172)에 접속하고, 제1 전극(141)과 나란하게 제2 방향(y)으로 길게 뻗어 형성될 수 있다. 이와 같은, 제2 전극(142)은 제2 반도체부(172) 쪽으로 이동한 캐리어, 예를 들어, 전자를 수집할 수 있다.The plurality of second electrodes 142 may be connected to the second semiconductor portion 172 and extend in the second direction y in parallel with the first electrode 141. As such, the second electrode 142 can collect carriers, for example, electrons, which have migrated toward the second semiconductor section 172.

이와 같은 제1 전극(141)과 제2 전극(142)은 제2 방향(y)으로 길게 형성되며, 제1 방향(x)으로 이격될 수 있다. 아울러, 도 8에 도시된 바와 같이, 제1 전극(141)과 제2 전극(142)은 제1 방향(x)으로 교번하여 배치될 수 있다.The first electrode 141 and the second electrode 142 may be elongated in the second direction y and may be spaced apart from each other in the first direction x. In addition, as shown in FIG. 8, the first electrode 141 and the second electrode 142 may be alternately arranged in the first direction (x).

이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(141)을 통하여 수집된 정공과 제2 전극(142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.The holes collected through the first electrode 141 and the electrons collected through the second electrode 142 in the solar cell according to the present invention are used as electric power of the external device through the external circuit device .

본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 6 및 도 7에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(200)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다. The solar cell applied to the solar cell module according to the present invention is not necessarily limited to those shown in FIGS. 6 and 7 except that the first and second electrodes 200 provided in the solar cell are formed only on the rear surface of the semiconductor substrate 110 And other components can be changed at any time.

예를 들어 본 발명의 태양 전지 모듈에는 제1 전극(141)의 일부 및 제1 반도체부(121)가 반도체 기판(110)의 전면에 위치하고, 제1 전극(141)의 일부가 반도체 기판(110)에 형성된 홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(141)의 나머지 일부와 연결되는 MWT 타입의 태양 전지도 적용이 가능하다.For example, in the solar cell module of the present invention, a part of the first electrode 141 and the first semiconductor part 121 are located on the front surface of the semiconductor substrate 110, and a part of the first electrode 141 is disposed on the semiconductor substrate 110 The MWT type solar cell may be connected to the remaining part of the first electrode 141 formed on the rear surface of the semiconductor substrate 110 through the hole formed in the semiconductor substrate 110. [

한편, 이와 같은 태양 전지 모듈에서, 본 발명은 태양 전지 모듈의 운영 중 노출된 외부 환경에 의해 발생할 수 있는 도전성 배선의 열팽창이나 열수축을 억제하기 위하여, 도전성 배선 각각은 후면에 도전성 코팅층이 위치하지 않는 제1 영역을 포함할 수 있다. In this solar cell module, in order to suppress thermal expansion or heat shrinkage of the conductive wiring, which may be caused by the exposed external environment during operation of the solar cell module, And may include a first region.

이에 대해 보다 구체적으로 설명하면 다음과 같다.This will be described in more detail as follows.

도 9는 본 발명의 일례에 따른 태양 전지 모듈에서 제1, 2 도전성 배선(210, 220)의 구조를 보다 구체적으로 설명하기 위한 도이다.9 is a view for explaining the structure of the first and second conductive wirings 210 and 220 in the solar cell module according to an example of the present invention in more detail.

도 4에서 본 발명의 일례에 따른 제1, 2 도전성 배선(210, 220) 각각은 도 9에 도시된 바와 같이, 도전성 코어(201)와 코어(201)의 표면을 코팅하는 도전성 코팅층(202)을 포함할 수 있다.4, each of the first and second conductive wirings 210 and 220 according to an embodiment of the present invention includes a conductive core 201 and a conductive coating layer 202 for coating the surface of the core 201, . ≪ / RTI >

여기서, 코어(201)는 금(Au), 은(Al), 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나로 형성되는 금속일 수 있다. 아울러, 코어(201)의 단면 형상은 폭이 두께보다 클 수 있으며, 제1 방향(x)(x)으로 길게 연장되는 금속 리본 형태일 수 있다.Here, the core 201 may be a metal formed of at least one of gold (Au), silver (Al), copper (Cu), and aluminum (Al) In addition, the cross-sectional shape of the core 201 may be larger than the width and may be in the form of a metallic ribbon extending in the first direction (x) (x).

아울러, 도전성 코팅층(202)은 코어(201)의 전면 및 측면 전체에 코팅될 수 있다.In addition, the conductive coating layer 202 may be coated on the entire front and side surfaces of the core 201.

따라서, 제1, 2 도전성 배선(210, 220) 각각에 포함된 코어(201)에서 제1, 2 전극(141, 142)에 접속되는 전면 표면에는 도전성 코팅층(202)이 전체적으로 코팅될 수 있다.The conductive coating layer 202 may be entirely coated on the front surface of the core 201 included in each of the first and second conductive wirings 210 and 220 connected to the first and second electrodes 141 and 142.

아울러, 코어(201)의 후면 중 적어도 일부분에는 도전성 코팅층(202)이 위치하지 않는 제1 영역(200RA)이 형성될 수 있다.In addition, a first region 200RA where the conductive coating layer 202 is not formed may be formed on at least a part of the rear surface of the core 201. [

일례로, 도 9에 도시된 바와 같이, 도전성 코팅층(202)이 위치하지 않는 제1 영역(200RA)은 코어(201)의 후면 중에서 코어(201)의 제1 방향(x) 양끝단에 위치하여, 제1 방향(x) 양끝단에 위치하는 코어(201)의 후면을 노출시킬 수 있다.9, the first region 200RA where the conductive coating layer 202 is not located is positioned at both ends of the core 201 in the first direction x of the core 201 , And the rear surface of the core 201 positioned at both ends in the first direction (x).

아울러, 코어(201)의 후면 중에서 제1 방향(x) 양끝단을 제외한 나머지 부분에는 도전성 코팅층(202)이 코팅될 수 있다.In addition, the conductive coating layer 202 may be coated on the rear surface of the core 201 except for both ends in the first direction (x).

여기서, 도전성 코팅층(202)은 일례로, SnBiAg, SnPb, Sn 또는 Ag 중 적어도 어느 하나의 금속 재질을 포함하여 형성될 수 있다.Here, the conductive coating layer 202 may include at least one of SnBiAg, SnPb, Sn, and Ag.

이와 같이 코어(201)의 후면에 도전성 코팅층(202)이 위치하지 않는 제1 영역(200RA)이 형성된 도전성 배선은 이하의 도 10 및 도 11에 도시된 바와 같이 적용될 수 있다.The conductive wiring in which the first region 200RA where the conductive coating layer 202 is not formed is formed on the rear surface of the core 201 as described above can be applied as shown in FIGS. 10 and 11 below.

도 10은 제1 영역(200RA)이 도전성 배선의 후면 일부에 구비된 제1 실시예를 간략히 도시한 도이고, 도 11은 도 10에서 X2-X2 라인에 따른 단면을 도시한 도이고, 도 12는 도 11에 도시된 모듈이 전면 투명 기판과 후면 기판 사이에서 모듈화된 일례를 도시한 도이다.10 is a view schematically showing the first embodiment in which the first region 200RA is provided on a part of the rear surface of the conductive wiring, Fig. 11 is a view showing a cross section taken along the line X2-X2 in Fig. 10, 11 shows an example in which the module shown in FIG. 11 is modularized between a front transparent substrate and a rear substrate.

참고로, 도 10에서는 이해의 편의를 위해, 제1, 2 전극(141, 142), 도전성 접착제 및 절연층에 대한 도시는 생략하였다. 10, the first and second electrodes 141 and 142, the conductive adhesive, and the insulating layer are not shown for the sake of understanding.

도 11에 도시된 바와 같이, 제1, 2 도전성 배선(210, 220) 각각에 포함된 코어(201)에서 제1, 2 전극(141, 142)에 접속되는 전면 표면에는 도전성 코팅층(202)이 전체적으로 코팅될 수 있다. 11, a conductive coating layer 202 is formed on the front surface of the core 201 included in each of the first and second conductive wirings 210 and 220 and connected to the first and second electrodes 141 and 142, Can be coated as a whole.

또한, 도전성 코팅층(202)이 위치하지 않고, 코어(201)의 후면이 노출되는 제1 영역(200RA)은 코어(201)의 후면 중에서 코어(201)의 제1 방향(x) 양끝단에 위치하되, 도 10에 도시된 바와 같이, 제1 영역(200RA)은 반도체 기판(110)의 제1 방향(x) 양끝단의 가장 자리 영역(S1)과 중첩될 수 있다.The first region 200RA where the conductive coating layer 202 is not located and the rear surface of the core 201 is exposed is positioned at both ends of the core 201 in the first direction x of the core 201 10, the first region 200RA may be overlapped with the edge regions S1 at both ends of the semiconductor substrate 110 in the first direction (x).

아울러, 도 10 및 도 11에 도시된 바와 같이, 코어(201)의 후면 중에서 제1 방향(x) 양끝단에 형성된 제1 영역(200RA)을 제외한 나머지 영역에는 도전성 코팅층(202)이 코팅될 수 있다. 10 and 11, the conductive coating layer 202 may be coated on the rear surface of the core 201 except for the first region 200RA formed at both ends in the first direction x. have.

여기서, 도 10 및 도 11에 도시된 바와 같이, 제1 영역 (200RA)이 반도체 기판(110)의 가장 자리 영역(S1)과 중첩되는 길이(OL)는 5mm ~ 20mm 사이일 수 있다.10 and 11, the length OL of the first region 200RA overlapping the edge region S1 of the semiconductor substrate 110 may be between 5 mm and 20 mm.

이와 같이, 제1 영역 (200RA)이 제1, 2 도전성 배선(210, 220)의 제1 방향(x) 양끝단에 위치하되, 반도체 기판(110)의 가장 자리 영역(S1)과 중첩되도록 함으로써, 제1, 2 도전성 배선(210, 220)의 길이 방향 양끝단에서 상대적으로 더 크게 발생하는 열팽창 스트레스를 보다 효과적으로 저감할 수 있다.The first region 200RA is positioned at both ends of the first and second conductive wirings 210 and 220 in the first direction x so that the first region 200RA overlaps the edge region S1 of the semiconductor substrate 110 It is possible to more effectively reduce the thermal expansion stress that is relatively larger at both ends in the longitudinal direction of the first and second conductive wirings 210 and 220.

이와 같이, 제1, 2 도전성 배선(210, 220)의 제1 영역 (200RA)에서 노출되는 코어(201)의 후면은 도 12에 도시된 바와 같이, 태양 전지가 모듈화되었을 때, 후면 충진재(30)와 물리적으로 직접 접촉될 수 있다.12, the rear surface of the core 201 exposed in the first region 200RA of the first and second conductive wirings 210 and 220 is electrically connected to the rear filler 30 ). ≪ / RTI >

이와 같이, 제1, 2 도전성 배선(210, 220)의 제1 영역 (200RA)에서 노출되는 코어(201)의 후면이 후면 충진재(30)에 물리적으로 직접 접촉됨으로써, 제1, 2 도전성 배선(210, 220)의 열팽창률 보다 저감시킬 수 있다.Thus, the rear surface of the core 201 exposed in the first region 200RA of the first and second conductive wirings 210 and 220 is physically in direct contact with the rear filler 30, so that the first and second conductive wirings 210, and 220, respectively.

보다 구체적으로 설명하면, 본 발명에 따른 후면 충진재(30)는 앞에서 설명한 바와 같이, 열 경화성 재질로 형성될 수 있으며, 이와 같은 열 경화성 재질은 한번 경화된 이후, 다시 열이 가해지더라도 연화되지 않는 특성이 있다.More specifically, the back filler 30 according to the present invention may be formed of a thermosetting material as described above. After the thermosetting material is once cured, it is not softened even when heat is applied again .

아울러, 제1, 2 도전성 배선(210, 220)의 코어(201)의 표면에 코팅되는 재질은 주로 솔더 재질로, 이와 같은 솔더 재질은 코어(201)에 비하여 상대적으로 연성이 커서, 열이 가해지는 경우, 열변형이 쉽게 일어나는 특성이 있다.The material coated on the surface of the core 201 of the first and second conductive wirings 210 and 220 is mainly a solder material. Such a solder material is relatively ductile as compared with the core 201, There is a characteristic that the thermal deformation easily occurs.

아울러, 모듈 운용 중 외부 환경에 의해 모듈 내부의 온도가 상승하는 경우, 제1, 2 도전성 배선(210, 220)은 길이 방향으로 열팽창 스트레스를 받고, 이때, 제1, 2 도전성 배선(210, 220) 중 길이 방향인 제1 방향(x)의 양끝단의 열팽창률이 상대적으로 크게 나타날 수 있다.When the temperature inside the module rises due to the external environment during module operation, the first and second conductive wirings 210 and 220 are subjected to thermal expansion stress in the longitudinal direction, and the first and second conductive wirings 210 and 220 The thermal expansion coefficient of both ends of the first direction (x) in the longitudinal direction may be relatively large.

그러나, 본 발명과 같이, 제1, 2 도전성 배선(210, 220)의 제1 방향(x) 양끝단에서 코어(201)의 후면을 경화성 재질의 후면 충진재(30)에 물리적으로 직접 접촉되도록 하면, 길이 방향으로 팽창하려는 제1, 2 도전성 배선(210, 220)의 열팽창 스트레스가 후면 충진재(30)에 의해 저감되어, 제1 방향(x) 양끝단에서 제1, 2 도전성 배선(210, 220)의 열팽창률이 저감될 수 있다.However, when the rear surface of the core 201 is physically brought into direct contact with the rear filler 30 of the hardenable material at both ends of the first and second conductive wirings 210 and 220 in the first direction (x) The thermal expansion stress of the first and second conductive wirings 210 and 220 to be expanded in the longitudinal direction is reduced by the rear filler 30 so that the first and second conductive wirings 210 and 220 ) Can be reduced.

이하에서는 이와 같은 제1, 2 도전성 배선(210, 220)의 열팽창률을 보다 효과적으로 저감할 수 있는 제1 영역 (200RA)의 변경례에 대해 설명한다.A modification of the first region 200RA capable of more effectively reducing the coefficient of thermal expansion of the first and second conductive wirings 210 and 220 will be described below.

도 13은 도 10에 도시된 제1 영역 (200RA)의 제1 변경례에 대해 설명하기 위한 도이고, 도 14는 도 10에 도시된 제1 영역 (200RA)의 제2 변경례에 대해 설명하기 위한 도이다.13 is a view for explaining a first modification of the first area 200RA shown in Fig. 10, and Fig. 14 is a view for explaining a second modification of the first area 200RA shown in Fig. 10 Respectively.

도 13에 도시된 바와 같이, 제1 영역 (200RA)의 제1 변경례에서는 제1 영역 (200RA)에 노출된 코어(201)의 후면에 복수의 요철(200P)을 구비될 수 있다.13, in the first modification of the first region 200RA, a plurality of irregularities 200P may be provided on the rear surface of the core 201 exposed in the first region 200RA.

즉, 도 13에 도시된 바와 같이, 제1 영역 (200RA)이 제1, 2 도전성 배선(210, 220)에 포함된 코어(201)의 후면 중에서 제1 방향(x) 양끝단에 위치하되, 제1 영역 (200RA)이 형성된 코어(201)의 부분에는 복수의 요철(200P)이 구비될 수 있다.13, the first region 200RA is located at both ends of the rear surface of the core 201 included in the first and second conductive wirings 210 and 220 in the first direction x, A plurality of irregularities 200P may be provided on the portion of the core 201 where the first region 200RA is formed.

이에 따라, 코어(201)의 후면 중에서 제1 방향(x) 양끝단에서 코어(201)와 후면 충진재(30)가 물리적으로 접착되는 표면적을 보다 크게 할 수 있어, 제1, 2 도전성 배선(210, 220)의 열팽창률을 보다 더 저감시킬 수 있다.Thus, the surface area at which the core 201 and the back filler 30 are physically bonded can be increased at both ends of the rear surface of the core 201 in the first direction (x), and the first and second conductive wires 210 , 220 can be further reduced.

아울러, 도 14에 도시된 바와 같이, 제1 영역 (200RA)의 제2 변경례에서는 제1 영역 (200RA)에 노출되는 코어(201)의 후면에 절연성 코팅층(200L)이 더 위치하고, 절연성 코팅층(200L)이 후면 충진재(30)와 물리적으로 직접 접촉할 수 있다.14, in the second modification of the first region 200RA, the insulating coating layer 200L is further disposed on the rear surface of the core 201 exposed in the first region 200RA, and the insulating coating layer 200L may physically contact the rear filler 30 directly.

여기서, 절연성 코팅층(200L)은 Epoxy계열의 폴리머(polymer)가 이용될 수 있으며, 열경화성 재질일 수 있다.Here, the insulating coating layer 200L may be an epoxy-based polymer or a thermosetting material.

이와 같은 절연성 코팅층(200L)은 후면 충진재(30)와의 접착력을 보다 향상시켜, 제1, 2 도전성 배선(210, 220)의 열팽창률을 보다 더 저감시킬 수 있다.The insulating coating layer 200L can further improve the adhesion with the rear filler 30 and further reduce the thermal expansion coefficient of the first and second conductive wirings 210 and 220.

아울러, 앞에서는 제1 변경례와 제2 변경례를 따로 설명하였지만, 제1 변경례와 제2 변경례는 서로 혼용하여 사용될 수 있으며, 이와 같은 경우, 제1, 2 도전성 배선(210, 220)의 열팽창률을 훨씬 더 저감시킬 수 있다.In this case, the first and second conductive wirings 210 and 220 may be formed in the same manner as the first and second conductive wirings 210 and 220. In this case, The coefficient of thermal expansion of the thermoplastic resin can be further reduced.

아울러, 앞에서는 제1, 2 도전성 배선(210, 220)이 코어(201)의 후면 중 제1 방향(x) 양끝단에 제1 영역 (200RA)을 구비하는 경우를 일례로 설명하였지만, 이와 같은 제1 영역 (200RA)은 제1, 2 도전성 배선(210, 220)에 포함되는 코어(201)의 후면 전체 영역에 형성될 수도 있다. Although the first and second conductive wirings 210 and 220 include the first region 200RA at both ends of the rear surface of the core 201 in the first direction x as an example, The first region 200RA may be formed in the entire rear region of the core 201 included in the first and second conductive wirings 210 and 220. [

이에 대해, 보다 구체적으로 설명하면 다음과 같다.This will be described in more detail as follows.

도 15는 제1 영역 (200RA)이 도전성 배선의 후면 전체에 구비된 제2 실시예를 설명하기 위한 도이고, 도 16은 제2 실시에에 대한 변경례를 설명하기 위한 도이다.FIG. 15 is a view for explaining a second embodiment in which the first region 200RA is provided on the entire rear surface of the conductive wiring, and FIG. 16 is a diagram for explaining a modification to the second embodiment.

도 15에 도시된 바와 같이, 제2 실시예에 따른 제1 영역 (200RA)은 제1, 2 도전성 배선(210, 220) 각각에서, 코어(201)의 후면에 전체에 위치하고, 코어(201)의 후면 전체를 노출시킬 수 있다.15, the first region 200RA according to the second embodiment is disposed entirely on the rear surface of the core 201 in each of the first and second conductive wirings 210 and 220, The entire rear surface of the semiconductor device can be exposed.

이에 따라, 코어(201)의 후면 전체는 후면 충진재(30)와 물리적으로 직접 접촉될 수 있다.Thus, the entire rear surface of the core 201 can be in direct physical contact with the back filler 30. [

아울러, 도 16에 도시된 바와 같이, 제2 실시예의 변경례에서는, 코어(201)의 후면 전체에 형성된 제1 영역 (200RA)에 절연성 코팅층(200L)이 더 형성되고, 코어(201)의 후면 전체에 형성된 절연성 코팅층(200L)은 후면 충진재(30)와 물리적으로 직접 접촉할 수 있다.16, in the modification of the second embodiment, an insulating coating layer 200L is further formed on the first region 200RA formed on the entire rear surface of the core 201, The insulating coating layer 200L formed on the entire surface can be in direct physical contact with the rear filler 30. [

이와 같이, 본 발명의 제2 실시예에 따른 제1, 2 도전성 배선(210, 220)은 코어(201)의 후면 전체에 제1 영역 (200RA)이 형성되어, 제1, 2 도전성 배선(210, 220)의 열팽창률을 더욱 더 저감시킬 수 있다.As described above, the first and second conductive wirings 210 and 220 according to the second embodiment of the present invention have the first region 200RA formed on the entire rear surface of the core 201, and the first and second conductive wirings 210 , 220 can be further reduced.

아울러, 앞에서 설명한 각 실시예에서는 제1, 2 도전성 배선(210, 220)에 포함된 각각의 코어(201)에서, 도전성 코팅층(202)이 코어(201)의 전면 전체에 형성된 경우를 일례로 설명하였지만, 이와 다르게, 도전성 코팅층(202)이 코어(201)의 전면 중 제1, 2 전극(141, 142)과 접속되는 영역과 셀간 커넥터(300)와 접속되는 영역에만 선택적으로 형성될 수 있다.In each of the above-described embodiments, the case where the conductive coating layer 202 is formed on the entire front surface of the core 201 in each of the cores 201 included in the first and second conductive wirings 210 and 220 is explained The conductive coating layer 202 may be selectively formed only in a region where the conductive coating layer 202 is connected to the first and second electrodes 141 and 142 in the front surface of the core 201 and in an area connected to the intercell connector 300.

즉, 제1 도전성 배선(210)에 포함된 도전성 코어(201)의 전면 중에서 도전성 코팅층(202)은 제1 전극(141)과 접속되는 영역 및 셀간 커넥터(300)에 접속되는 영역에만 선택적으로 코팅될 수 있다. That is, the conductive coating layer 202 of the front surface of the conductive core 201 included in the first conductive wiring 210 is selectively coated with only the region connected to the first electrode 141 and the region connected to the inter- .

아울러, 제2 도전성 배선(220)에 포함된 도전성 코어(201)의 전면 중에서 도전성 코팅층(202)은 제2 전극(142)과 접속되는 영역 및 셀간 커넥터(300)에 접속되는 영역에만 선택적으로 코팅될 수 있다.The conductive coating layer 202 may be selectively coated on only a region connected to the second electrode 142 and a region connected to the inter-cell connector 300, .

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

Claims (17)

제1 방향으로 배열되어 서로 직렬 연결되고, 각각이 반도체 기판, 상기 반도체 기판의 후면에 상기 제1 방향과 교차하는 제2 방향으로 길게 배치되는 복수의 제1, 2 전극을 구비하는 복수의 태양 전지; 및
상기 복수의 태양 전지 각각의 상기 반도체 기판의 후면 위에 상기 제1 방향으로 길게 배치되어, 상기 복수의 제1 전극에 접속되는 복수의 제1 도전성 배선과 상기 복수의 제2 전극에 접속되는 복수의 제2 도전성 배선;
상기 복수의 태양 전지 중 서로 인접하여 배치되는 제1, 2 태양 전지 사이에 상기 제2 방향으로 길게 배치되어, 상기 제1 태양 전지에 접속된 상기 복수의 제1 도전성 배선과 상기 제2 태양 전지에 접속된 상기 복수의 제2 도전성 배선이 공통으로 접속되는 셀간 커넥터;
상기 복수의 태양 전지의 전면에 위치하는 전면 투명 기판; 및
상기 복수의 태양 전지의 후면에 위치하는 후면 기판;을 포함하고,
상기 제1, 2 도전성 배선 각각은 도전성 코어와 상기 코어의 표면을 코팅하는 도전성 코팅층을 포함하고,
상기 코어의 표면 중 상기 전면 투명 기판을 향하는 전면에는 상기 도전성 코팅층이 구비되어 상기 복수의 제1, 2 전극과 접속하고,
상기 코어의 표면 중 상기 후면 기판을 향하는 후면에는 상기 코어의 전면과 다르게 상기 도전성 코팅층이 위치하지 않는 제1 영역을 포함하는 태양 전지 모듈.
A plurality of solar cells arranged in a first direction and connected to each other in series and each having a semiconductor substrate and a plurality of first and second electrodes arranged on the rear surface of the semiconductor substrate in a second direction crossing the first direction, ; And
A plurality of first conductive wirings arranged in the first direction on the rear surface of the semiconductor substrate of each of the plurality of solar cells and connected to the plurality of first electrodes and a plurality of first conductive wirings connected to the plurality of second electrodes, 2 conductive wiring;
A plurality of first conductive wirings connected to the first solar cell and a plurality of second conductive wirings arranged in the second direction between first and second solar cells disposed adjacent to each other of the plurality of solar cells, An inter-cell connector to which the plurality of second conductive wirings connected are commonly connected;
A front transparent substrate disposed on a front surface of the plurality of solar cells; And
And a rear substrate disposed on a rear surface of the plurality of solar cells,
Wherein each of the first and second conductive wirings includes a conductive core and a conductive coating layer for coating the surface of the core,
Wherein the conductive coating layer is provided on a front surface of the core facing the front transparent substrate to connect to the plurality of first and second electrodes,
And a first region of the surface of the core facing the rear substrate, the conductive region being different from the front surface of the core.
삭제delete 제1 항에 있어서,
상기 태양 전지 모듈은
상기 전면 투명 기판과 상기 복수의 태양 전지 사이에 위치하는 전면 충진재; 및
상기 후면 기판과 상기 복수의 태양 전지 사이에 위치하는 후면 충진재;를 더 포함하는 태양 전지 모듈.
The method according to claim 1,
The solar cell module
A front filler positioned between the front transparent substrate and the plurality of solar cells; And
And a rear filler disposed between the rear substrate and the plurality of solar cells.
제3 항에 있어서,
상기 제1, 2 도전성 배선 각각에 포함된 상기 코어에서 상기 제1, 2 전극에 접속되는 전면 표면에는 상기 도전성 코팅층이 전체적으로 코팅되고,
상기 제1 영역은 상기 코어의 후면 중에서 상기 코어의 상기 제1 방향 양끝단에 위치하는 태양 전지 모듈.
The method of claim 3,
Wherein the conductive coating layer is entirely coated on the front surface of the core included in each of the first and second conductive wirings and connected to the first and second electrodes,
Wherein the first region is located at both ends of the core in the first direction from the rear side of the core.
제4 항에 있어서,
상기 제1 영역은 상기 반도체 기판의 상기 제1 방향 양끝단의 가장 자리 영역과 중첩되고,
상기 코어의 후면 중에서 상기 제1 영역을 제외한 나머지 영역에는 상기 도전성 코팅층이 코팅되는 태양 전지 모듈.
5. The method of claim 4,
Wherein the first region overlaps with a rim region at both ends of the semiconductor substrate in the first direction,
Wherein the conductive coating layer is coated on the rear surface of the core except for the first region.
제5 항에 있어서,
상기 제1, 2 도전성 배선 각각에 포함된 상기 코어의 후면 중에서,
상기 제1 영역이 상기 반도체 기판의 상기 가장 자리 영역과 중첩되는 길이는 5mm ~ 20mm 사이인 태양 전지 모듈.
6. The method of claim 5,
Out of the rear surface of the core included in each of the first and second conductive wirings,
Wherein a length of the first region overlapping the edge region of the semiconductor substrate is between 5 mm and 20 mm.
제5 항에 있어서,
상기 제1 영역에 노출된 상기 코어의 후면은 복수의 요철을 구비하는 태양 전지 모듈.
6. The method of claim 5,
Wherein a back surface of the core exposed in the first region has a plurality of projections and depressions.
제3 항에 있어서,
상기 후면 충진재는 상기 제1 영역에 노출된 상기 코어의 후면과 물리적으로 직접 접촉하는 태양 전지 모듈.
The method of claim 3,
Wherein the back filler is in direct physical contact with the back surface of the core exposed in the first region.
제8 항에 있어서,
상기 제1 영역에 노출되는 상기 코어의 후면에는 절연성 코팅층이 더 위치하고,
상기 절연성 코팅층은 상기 후면 충진재와 물리적으로 직접 접촉하는 태양 전지 모듈.
9. The method of claim 8,
Wherein an insulating coating layer is further disposed on a rear surface of the core exposed in the first region,
Wherein the insulating coating layer is in direct physical contact with the back filler.
제3 항에 있어서,
상기 제1 영역은 상기 코어의 후면 전체에 위치하는 태양 전지 모듈.
The method of claim 3,
Wherein the first region is located on the entire rear surface of the core.
제10 항에 있어서,
상기 코어의 후면 전체는 상기 후면 충진재와 물리적으로 직접 접촉하는 태양 전지 모듈.
11. The method of claim 10,
Wherein the entire backside of the core is in direct physical contact with the back filler.
제10 항에 있어서,
상기 제1 영역에 노출된 상기 코어의 후면 전체 표면에는 절연성 코팅층이 더 형성되고,
상기 절연성 코팅층은 상기 후면 충진재와 물리적으로 직접 접촉하는 태양 전지 모듈.
11. The method of claim 10,
An insulating coating layer is further formed on the entire rear surface of the core exposed in the first region,
Wherein the insulating coating layer is in direct physical contact with the back filler.
제1 항에 있어서,
상기 제1 도전성 배선은 상기 제1 전극과 교차되는 부분에서 제1 도전성 접착제에 의해 상기 제1 전극에 접속되고, 상기 제2 전극과 교차되는 부분에서 절연층에 의해 상기 제2 전극과 절연되고,
상기 제2 도전성 배선은 상기 제2 전극과 교차되는 부분에서 상기 제1 도전성 접착제에 의해 상기 제2 전극에 접속되고, 상기 제1 전극과 교차되는 상기 절연층에 의해 상기 제1 전극과 절연되는 태양 전지 모듈.
The method according to claim 1,
Wherein the first conductive wiring is connected to the first electrode by a first conductive adhesive at a portion intersecting the first electrode and is insulated from the second electrode by an insulating layer at a portion intersecting the second electrode,
Wherein the second conductive wiring is connected to the second electrode by the first conductive adhesive at a portion intersecting with the second electrode and is insulated from the first electrode by the insulating layer intersecting the first electrode Battery module.
제13 항에 있어서,
상기 셀간 커넥터는 상기 제1, 2 태양 전지 각각의 반도체 기판과 이격되는 태양 전지 모듈.
14. The method of claim 13,
And the intercell connector is spaced apart from the semiconductor substrate of each of the first and second solar cells.
제1 항에 있어서,
상기 코어는 금(Au), 은(Al), 구리(Cu) 또는 알루미늄(Al) 중 적어도 어느 하나로 형성되고,
상기 도전성 코팅층은 SnBiAg, SnPb, Sn 또는 Ag 중 적어도 어느 하나를 포함하여 형성되는 태양 전지 모듈.
The method according to claim 1,
Wherein the core is formed of at least one of gold (Au), silver (Al), copper (Cu), and aluminum (Al)
Wherein the conductive coating layer includes at least one of SnBiAg, SnPb, Sn, and Ag.
제9 항에 있어서,
상기 절연성 코팅층은 Epoxy계열의 폴리머(polymer)인 태양 전지 모듈.
10. The method of claim 9,
Wherein the insulating coating layer is an epoxy-based polymer.
제1 항에 있어서,
상기 제1 도전성 배선에 포함된 상기 도전성 코어의 전면 중에서 상기 도전성 코팅층은 상기 제1 전극과 접속되는 영역 및 상기 셀간 커넥터에 접속되는 영역에만 선택적으로 코팅되고,
상기 제2 도전성 배선에 포함된 상기 도전성 코어의 전면 중에서 상기 도전성 코팅층은 상기 제2 전극과 접속되는 영역 및 상기 셀간 커넥터에 접속되는 영역에만 선택적으로 코팅되는 태양 전지 모듈.
The method according to claim 1,
The conductive coating layer is selectively coated only on a region connected to the first electrode and a region connected to the inter-cell connector among the entire surface of the conductive core included in the first conductive wiring,
Wherein the conductive coating layer is selectively coated only on a region connected to the second electrode and an area connected to the inter-cell connector among the entire surface of the conductive core included in the second conductive wiring.
KR1020160119246A 2016-09-19 2016-09-19 Solar cell module KR101816151B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160119246A KR101816151B1 (en) 2016-09-19 2016-09-19 Solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160119246A KR101816151B1 (en) 2016-09-19 2016-09-19 Solar cell module

Publications (1)

Publication Number Publication Date
KR101816151B1 true KR101816151B1 (en) 2018-01-08

Family

ID=61003846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160119246A KR101816151B1 (en) 2016-09-19 2016-09-19 Solar cell module

Country Status (1)

Country Link
KR (1) KR101816151B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009681A (en) * 2010-06-25 2012-01-12 Sanyo Electric Co Ltd Solar cell module and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009681A (en) * 2010-06-25 2012-01-12 Sanyo Electric Co Ltd Solar cell module and manufacturing method thereof

Similar Documents

Publication Publication Date Title
EP3142156B1 (en) Solar cell module and method for manufacturing the same
US11152525B2 (en) Solar cell module
KR101816164B1 (en) Solar cell module
EP3346507B1 (en) Solar cell panel
JP6240267B2 (en) Solar cell module
KR101642231B1 (en) Solar cell module
US10700228B2 (en) Method for manufacturing solar cell module having defect tested solar cell strings
KR101788160B1 (en) Solar cell module
KR101788169B1 (en) Solar cell module and solar cell
KR101806978B1 (en) Solar cell module
KR101788166B1 (en) Solar cell module
KR102298447B1 (en) Solar cell module
KR101816151B1 (en) Solar cell module
KR101806972B1 (en) Solar cell module
KR101656622B1 (en) Solar cell module and manufacturing method thereof
KR101816180B1 (en) Solar cell module
KR101806980B1 (en) Solar cell module
KR101806981B1 (en) Solar cell module
KR20190030881A (en) Solar cell module
KR102619351B1 (en) Solar cell module
KR102394105B1 (en) Solar cell module
KR101806986B1 (en) Solar cell module
KR101806985B1 (en) Solar cell module
KR102257820B1 (en) Solar cell module

Legal Events

Date Code Title Description
GRNT Written decision to grant