KR101807877B1 - Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package - Google Patents

Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package Download PDF

Info

Publication number
KR101807877B1
KR101807877B1 KR1020110065127A KR20110065127A KR101807877B1 KR 101807877 B1 KR101807877 B1 KR 101807877B1 KR 1020110065127 A KR1020110065127 A KR 1020110065127A KR 20110065127 A KR20110065127 A KR 20110065127A KR 101807877 B1 KR101807877 B1 KR 101807877B1
Authority
KR
South Korea
Prior art keywords
layer
seed layer
recess
mask layer
bar
Prior art date
Application number
KR1020110065127A
Other languages
Korean (ko)
Other versions
KR20130008671A (en
Inventor
김재현
박성기
임정식
김민철
오새룬터
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110065127A priority Critical patent/KR101807877B1/en
Publication of KR20130008671A publication Critical patent/KR20130008671A/en
Application granted granted Critical
Publication of KR101807877B1 publication Critical patent/KR101807877B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Abstract

나노 구조물의 제조 방법은, 기판 상에 시드층을 형성하고, 시드층 상에 마스크층을 형성하고, 몰드를 이용하여 마스크층에 리세스를 형성하며, 리세스 내의 시드층 상에 나노 패턴 바를 형성한다. A method of manufacturing a nanostructure includes the steps of forming a seed layer on a substrate, forming a mask layer on the seed layer, forming a recess in the mask layer using the mold, and forming a nanopatterned bar on the seed layer in the recess do.

Description

나노 구조물, 그 제조 방법, 광전 소자 및 광전 소자 패키지{Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package}[0001] The present invention relates to a nano structure, a manufacturing method thereof, a photoelectric device and a photoelectric device package,

실시예는 나노 구조물, 그 제조 방법, 광전 소자 및 광전 소자 패키지에 관한 것이다.Embodiments relate to a nanostructure, a manufacturing method thereof, a photoelectric device, and a photoelectric device package.

광을 전기 에너지로 변환하거나 전기 에너지를 광으로 변환하는 광전 소자가 활발하게 연구되고 있다. Photoelectric elements that convert light into electric energy or convert electric energy into light are being actively studied.

광전 소자는 발광 소자와 태양 전지 등을 포함할 수 있다.The photoelectric device may include a light emitting device and a solar cell.

발광 소자는 전기 에너지를 광으로 변환하여 방출시키는 소자이다.The light emitting element is an element that converts electric energy into light and emits it.

광전지 소자는 광을 흡수하여 전기 에너지로 변환하여 주는 소자이다.A photovoltaic device is a device that absorbs light and converts it into electric energy.

발광 소자에서는 발광 효율을 극대화해야 하고, 광전지 소자에서는 광 흡수율을 극대화해야 한다.It is necessary to maximize the light emitting efficiency in the light emitting device and maximize the light absorption rate in the photovoltaic device.

이를 달성하기 위해서는 광을 생성하든지 또는 광을 흡수하기 위한 활성층의 면적을 극대화해야 하지만, 아직 연구 개발이 미진한 상황이다.In order to achieve this, it is necessary to maximize the area of the active layer for generating light or for absorbing light, but research and development have not been done yet.

실시예는 새로운 나노 구조물을 제공한다.The examples provide new nanostructures.

실시예는 새로운 나노 구조물을 제조하기 위한 방법을 제공한다.Embodiments provide methods for making new nanostructures.

실시예는 고 정밀한 나노 구조물을 제공한다.The examples provide high precision nanostructures.

실시예는 공정 시간과 공정 비용을 절감한 나노 구조물의 제조 방법을 제공한다.The embodiments provide a method of manufacturing a nanostructure that reduces process time and process cost.

실시예는 나노 구조물을 이용한 광전 소자와 광전 소자 패키지를 제공한다.The embodiment provides a photoelectric device and a photoelectric device package using the nanostructure.

실시예에 따르면, 나노 구조물의 제조 방법은, 기판 상에 시드층을 형성하는 단계; 상기 시드층 상에 마스크층을 형성하는 단계; 몰드를 이용하여 마스크층에 리세스를 형성하는 단계; 및 상기 리세스 내의 상기 시드층 상에 나노 패턴 바를 형성하는 단계를 포함한다.According to an embodiment, a method of fabricating a nanostructure includes: forming a seed layer on a substrate; Forming a mask layer on the seed layer; Forming a recess in the mask layer using a mold; And forming a nanopatterned bar on the seed layer in the recess.

실시예에 따르면, 나노 구조물은, 기판 상에 시드층; 상기 시드층 상에 리세스를 포함하는 마스크층; 및 상기 리세스 내의 상기 시드층으로부터 형성된 나노 패턴 바를 포함한다.According to an embodiment, the nanostructure comprises: a seed layer on a substrate; A mask layer comprising a recess on the seed layer; And a nanopatterned bar formed from the seed layer in the recess.

실시예에 따르면, 광전 소자는, 시드층; 상기 시드층 상에 다수의 리세스를 포함하는 마스크층; 상기 각 리세스 내의 상기 시드층으로부터 형성된 나노 패턴 바; 및 상기 각 나노 패턴 바의 둘레에 따라 형성된 광전 구조물을 포함한다.According to an embodiment, an optoelectronic device comprises a seed layer; A mask layer comprising a plurality of recesses on the seed layer; A nano pattern bar formed from the seed layer in each of the recesses; And a photoelectric structure formed along the periphery of each of the nano pattern bars.

실시예에 따르면, 광전 소자 패키지는, 회로 기판; 상기 회로 기판 상에 제1 및 제2 리드; 및 상기 제1 및 제2 리드 사이에 배치된 다수의 광전 소자를 포함한다.According to an embodiment, a photoelectric device package includes: a circuit board; First and second leads on the circuit board; And a plurality of photoelectric elements disposed between the first and second leads.

실시예에 의하면, 나노 임프린팅 기법(nano imprinting method)을 이용하여 나토 패턴 바의 폭을 가능한 최대한 작은 폭을 갖도록 형성시킬 수 있다. According to the embodiment, the width of the NATO pattern bar can be formed to have a width as small as possible by using a nano imprinting method.

실시예에 의하면, 나노 임프린팅 기법(nano imprinting method)을 이용하여 나노 패턴 바를 형성함으로써, 보다 고 정밀한 형상과 보다 정확한 간격을 갖는 나노 패턴 바를 얻을 수 있다.According to the embodiment, a nano pattern bar can be formed by using a nano imprinting method to obtain a nanopatterned bar having a more precise shape and more precise spacing.

실시예에 의하면, 나노 임프린팅 기법을 이용하여 나노 패턴 바를 형성함으로써, 공정이 매우 단순하고 공정 시간이 매우 단축될 수 있다. According to the embodiment, by forming the nanoparticle bar using the nanoimprinting technique, the process is very simple and the process time can be greatly shortened.

도 1은 실시예에 따른 나노 구조물을 도시한 단면도이다.
도 2 내지 도 8은 실시예에 따른 나노 구조물의 제조 공정을 도시한 도면이다.
도 9는 실시예에 따른 광전 소자를 도시한 단면도이다.
도 10은 실시에에 따른 광전 소자 패키지를 도시한 평면도이다.
도 11a 및 도 11b는 비교예의 리세스 형상과 실시예의 리세스 형상을 도시한 도면이다.1 is a cross-sectional view illustrating a nanostructure according to an embodiment.
FIGS. 2 to 8 are views showing a manufacturing process of a nanostructure according to an embodiment.
9 is a cross-sectional view showing an electrooptic device according to an embodiment.
10 is a plan view showing a photoelectric device package according to the embodiment.
11A and 11B are views showing the recess shape of the comparative example and the recess shape of the embodiment.

발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In describing an embodiment according to the invention, in the case of being described as being formed "above" or "below" each element, the upper (upper) or lower (lower) Directly contacted or formed such that one or more other components are disposed between the two components. Also, in the case of "upper (upper) or lower (lower)", it may include not only an upward direction but also a downward direction based on one component.

도 1은 실시예에 따른 나노 구조물을 도시한 단면도이다.1 is a cross-sectional view illustrating a nanostructure according to an embodiment.

도 1을 참조하면, 제1 실시예에 따른 나노 구조물은 성장 기판(1), 상기 성장 기판(1) 상에 버퍼층(3), 상기 버퍼층(3) 상에 시드층(5), 상기 시드층(5) 상에 마스크층(7) 및 상기 마스크층(7)을 관통하여 상기 시드층(5) 상에 나노 패턴 바(9)를 포함할 수 있다.Referring to FIG. 1, the nanostructure according to the first embodiment includes a growth substrate 1, a buffer layer 3 on the growth substrate 1, a seed layer 5 on the buffer layer 3, A mask layer 7 on the seed layer 5 and a nano pattern bar 9 on the seed layer 5 through the mask layer 7.

여기서, 나노 패턴 바(9)라 함은 폭은 가능한 작으면서 일 방향으로 길게 형성된 것을 의미한다. 나노 패턴 바(9)는 실시예의 기술을 이용하는 분야에서 사용 중인 용어들, 즉 나노 막대, 나노 튜브, 나노 선 등을 통칭할 수 있다. Here, the nano pattern bar 9 means that the width is as small as possible and long in one direction. The nanopatterned bar 9 may be collectively referred to as nanorods, nanotubes, nanowires, etc. in the field of the art using the technique of the embodiment.

상기 나노 패턴 바(9)는 인위적으로 식각 공정에 의한 식각에 의해 형성되는 것이 아니라, 어떤 시드로부터 자동적으로 일방향, 예컨대 수직 방향으로 성장되는 것을 의미할 수 있다. The nanopatterned bar 9 may not be formed by etching by artificial etching, but may be automatically grown in one direction, for example, in the vertical direction from a seed.

상기 성장 기판(1)은 상기 버퍼층(3)과 상기 시드층(5)을 성장시키기 위한 기판으로서, 상기 버퍼층(3) 또는 상기 시드층(5)과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있다.The growth substrate 1 is a substrate for growing the buffer layer 3 and the seed layer 5 and is made of a material having a similar lattice constant to the buffer layer 3 or the seed layer 5 and having thermal stability .

상기 성장 기판(1)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 1 may be formed of at least one of, for example, sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

상기 성장 기판(1) 상에 버퍼층(3)이 형성될 수 있다. A buffer layer 3 may be formed on the growth substrate 1.

상기 버퍼층(3)은 상기 성장 기판(1)과 상기 시드층(5) 사이의 격자 상수 차이를 완화하여 주기 위해 사용될 수 있다. The buffer layer 3 may be used to alleviate the lattice constant difference between the growth substrate 1 and the seed layer 5.

만일 상기 시드층(5)과의 격자 상수 차이가 완화될 수 있는 상기 성장 기판(1)이 사용되는 경우, 상기 버퍼층(3)은 사용되지 않을 수 있다.If the growth substrate 1 in which the lattice constant difference with the seed layer 5 can be relaxed is used, the buffer layer 3 may not be used.

상기 버퍼층(3)은 반도체 재질로 형성될 수 있지만, 이에 한정하지 않는다. 예컨대, 상기 버퍼층(3)은 GaAs, GaN, ZnO, GaP 및 InP 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 3 may be formed of a semiconductor material, but is not limited thereto. For example, the buffer layer 3 may be formed of at least one of GaAs, GaN, ZnO, GaP, and InP, but is not limited thereto.

상기 버퍼층(3)은 실리콘(Si)으로 형성될 수도 있다. The buffer layer 3 may be formed of silicon (Si).

상기 버퍼층(3) 상에 상기 시드층(5)이 형성될 수 있다. 상기 버퍼층(3)이 형성되지 않는 경우, 상기 성장 기판(1) 상에 상기 시드층(5)이 형성될 수 있다. The seed layer 5 may be formed on the buffer layer 3. If the buffer layer 3 is not formed, the seed layer 5 may be formed on the growth substrate 1.

상기 시드층(5)은 상기 나노 패턴 바(9)의 시드 역할을 하기 위해 형성될 수 있다. The seed layer 5 may be formed to serve as a seed of the nanopatterned bar 9.

예컨대, 상기 시드층(5)은 산화 금속 물질, 예컨대 ZnO, BaO, TiO 등으로 형성될 수 있지만, 이에 한정하지 않는다.For example, the seed layer 5 may be formed of a metal oxide material such as ZnO, BaO, TiO, and the like, but is not limited thereto.

예컨대, 상기 시드층(5)은 반도체 재질, 예컨대 GaAs, GaN, GaP 및 InP 중 어느 하나로 형성될 수 있지만, 이에 한정하지 않는다. For example, the seed layer 5 may be formed of any one of semiconductor materials such as GaAs, GaN, GaP and InP, but is not limited thereto.

상기 시드층(5)은 도전성을 갖도록 하기 위해, 도펀트를 포함할 수 있다. 도펀트는 i, Ge, Sn, Se 및 Te 중 하나를 포함하는 n형 도펀트 또는 Mg, Zn, Ga, Sr 및 Ba 중 하나를 포함하는 p형 도펀트일 수 있다. The seed layer 5 may include a dopant to make it conductive. The dopant may be an n-type dopant comprising one of i, Ge, Sn, Se and Te or a p-type dopant comprising one of Mg, Zn, Ga, Sr and Ba.

상기 시드층(5) 상에 마스크층(11)이 형성될 수 있다. A mask layer 11 may be formed on the seed layer 5.

상기 마스크층(11)은 상기 나노 패턴 바(9)가 미세한 폭을 가지고 국부적으로 형성될 수 있도록 상기 나토 패턴 바(9)의 성장 위치를 제어하는 역할을 한다. The mask layer 11 serves to control the growth position of the natto pattern bar 9 so that the nano pattern bar 9 has a small width and can be locally formed.

상기 마스크층(11)에는 상기 마스크층(11)을 관통하여 상기 시드층(5)의 상면이 국부적으로 노출된 미세한 폭을 갖는 리세스가 형성될 수 있다. The mask layer 11 may be formed with a recess having a minute width through which the upper surface of the seed layer 5 is locally exposed through the mask layer 11.

상기 리세스는 위에서 보았을 때, 원형, 타원형, 삼각형, 사각형, 육각형 등을 가질 수 있다.The recess may have a circular, elliptical, triangular, square, hexagonal, or the like as viewed from above.

실시예에서의 리세스는 최대한 작은 폭을 갖는 것이 바람직하다. It is preferable that the recesses in the embodiment have a width as small as possible.

상기 리세스의 측면은 상기 시드층(5)의 상면에 대해 수직으로 형성될 수 있지만, 이에 한정하지 않는다.The side surface of the recess may be formed perpendicular to the upper surface of the seed layer 5, but is not limited thereto.

상기 리세스의 상면은 상기 시드층(5)의 상면에 대해 경사지게 형성되거나 상기 시드층(5)의 상면에 대해 라운드되도록 형성될 수 있다. The top surface of the recess may be formed to be inclined with respect to the top surface of the seed layer 5 or rounded with respect to the top surface of the seed layer 5.

상기 나노 패턴 바(9)는 광전 구조물(도 9의 37 참조)을 형성하기 위한 모태가 될 수 있다. 상기 광전 구조물(37)은 광을 발광하기 위하 발광 구조물 및 광을 흡수하여 전류를 발생시키기 위한 광흡수 구조물 중 어느 하나를 포함할 수 있다.The nano pattern bar 9 may be a substrate for forming a photoelectric structure (see 37 in FIG. 9). The photoelectric structure 37 may include any one of a light emitting structure for emitting light and a light absorbing structure for generating light by absorbing light.

상기 광전 구조물(37)은 상기 나토 패턴 바(9)의 둘레를 따라 형성될 수 있다. 즉, 상기 광전 구조물(37)은 상기 나노 패턴 바(9)의 상면과 측면에 형성될 수 있다. The photoelectric structure 37 may be formed along the periphery of the NATO pattern bar 9. That is, the photoelectric structure 37 may be formed on the top and side surfaces of the nano pattern bar 9.

아울러, 상기 광전 구조물(37)의 활성층(33) 또한 상기 나토 패턴 바(9)의 둘레를 따라 형성될 수 있다.In addition, the active layer 33 of the photoelectric structure 37 may also be formed along the periphery of the NATO pattern bar 9.

따라서, 상기 활성층(33)의 면적이 극대화되어, 발광 소자에서는 광을 취대한 발생시키거나 광전지 소자에서는 광을 취대한 흡수하여 줄 수 있다. Therefore, the area of the active layer 33 is maximized, so that light can be generated in the light emitting device, or light can be absorbed in the photovoltaic device.

나노 패턴 바(9)의 폭이 가능한 작은 경우, 단위 면적당 보다 많은 나노 패턴 바(9)가 형성될 수 있으므로, 더욱 더 증가된 발광 효율이나 광흡수율을 얻을 수 있다.When the width of the nano pattern bar 9 is as small as possible, more nano pattern bars 9 can be formed per unit area, so that further increased light emission efficiency and light absorption rate can be obtained.

실시예는 이후에 설명될 나노 임프린팅 기법(nano imprinting method)을 이용하여 상기 나노 패턴 바(9)의 폭을 가능한 최대한 작은 폭을 갖도록 형성시킬 수 있다. The embodiment can form the nanopatterned bar 9 with a width as small as possible by using a nano imprinting method to be described later.

도 11a와 도 11b는 마스크층에 형성된 리세스를 도시한 도면이다. 11A and 11B are views showing a recess formed in the mask layer.

도 11a에 도시한 바와 같이, 비교예에서는 감광막을 마스크로 하여 E-빔(E-beam)을 조사하여 다수의 리세스(21a)가 형성된다.As shown in Fig. 11A, in the comparative example, a plurality of recesses 21a are formed by irradiating an E-beam with the photoresist film as a mask.

도 11b에 도시한 바와 같이, 실시예에서는 나노 임프린팅 공정에 의한 몰드를 이용하여 다수의 리세스(21a)가 형성된다. As shown in FIG. 11B, in the embodiment, a plurality of recesses 21a are formed using a mold by a nanoimprinting process.

비교예에서는 리세스(21a)의 형상이 찌그러지져 있고, 리세스(21a)의 깊이가 깊게 형성되지 않으며, 리세스(21a) 간의 간격도 일정하지 않게 된다.In the comparative example, the shape of the recess 21a is distorted, the depth of the recess 21a is not formed deep, and the interval between the recesses 21a is not constant.

이에 반해, 실시예에서는 리세스(21a)의 형상이 정확하게 원형으로 형성되고, 리세스(21a)의 깊이 또한 깊게 형성되며, 리세스(21a) 간의 간격도 일정하게 된다.On the contrary, in the embodiment, the shape of the recess 21a is accurately formed in a circular shape, the depth of the recess 21a is also deep, and the interval between the recesses 21a is also constant.

이로부터 실시예는 비교예에 비해, 보다 고 정밀한 형상과 보다 정확한 간격을 갖는 리세스(21a)를 얻을 수 있다.From this, it is possible to obtain a recess 21a having a more precise shape and a more accurate interval than the comparative example.

비교예는 코팅 코팅 공정, 노광 공정, 현상 공정, 스트립 공정, 식각 공정 등을 포함하는 포토리쏘그라피 공정을 사용함으로써, 공정이 매우 복잡하고 공정 시간이 많이 걸리게 된다. 더욱이, 비교예에서 사용되는 E-빔을 조사하는 E-빔 장치는 매우 고가이다.The comparative example uses a photolithography process including a coating process, an exposure process, a development process, a strip process, and an etching process, so that the process is very complicated and requires a long process time. Moreover, the E-beam device for irradiating the E-beam used in the comparative example is very expensive.

이에 반해, 실시예는 몰드를 이용한 프린팅 공정만이 요구되므로, 공정이 매우 단순하고 공정 시간이 매우 단축될 수 있다. 더욱이, 실시예에서는 몰드만 있으면 되므로, 비교예에서와 같은 고가의 E-빔 장치가 용구되지 않아 경제적이다. On the other hand, the embodiment requires only a printing process using a mold, so that the process is very simple and the process time can be greatly shortened. Furthermore, since only the mold is required in the embodiment, expensive E-beam devices as in the comparative example are not used, which is economical.

상기 마스크층(11)은 무기 절연 물질 또는 유기 절연 물질일 수 있다. The mask layer 11 may be an inorganic insulating material or an organic insulating material.

예컨대, 상기 마스크층(11)은 실록산(siloxane) 계열 절연 물질일 수 있지만, 이에 한정하지 ??는다.For example, the mask layer 11 may be a siloxane-based insulating material, but is not limited thereto.

예컨대, 상기 마스크층(11)은 고분자 절연 물질일 수 있지만, 이에 한정하지 않는다. 상기 고분자 절연 물질로는 폴리카보네이트(polycarbonate), PET(polyethyleneterephtalate), PES(polyethersulfone), PI(polyimide), PEN(polyethylenenaphthalate) 등이 사용될 수 있다. For example, the mask layer 11 may be a polymer insulating material, but is not limited thereto. As the polymer insulating material, polycarbonate, PET (polyethyleneterephtalate), PES (polyethersulfone), PI (polyimide), PEN (polyethylenenaphthalate) and the like can be used.

상기 마스크층(11)의 리세스에 이해 노출된 상기 시드층(5)을 시드로 하여 나노 패턴 바(9)가 형성될 수 있다. The nano pattern bar 9 may be formed with the seed layer 5 exposed in the recess of the mask layer 11 as a seed.

상기 나노 패턴 바(9)는 상기 마스크층(11)과는 반응하지 않는 대신 상기 시드층(5)과만 반응될 수 있다.The nano pattern bar 9 may not react with the mask layer 11 but may be only reacted with the seed layer 5.

따라서, 상기 나노 패턴 바(9)는 상기 마스크층(11)의 리세스에 의해 노출된 상기 시드층(5)과 반응함으로써, 상기 시드층(5)의 상면으로부터 상부 방향으로 형성될 수 있다. Therefore, the nano pattern bar 9 can be formed in an upward direction from the top surface of the seed layer 5 by reacting with the seed layer 5 exposed by the recess of the mask layer 11.

이때, 상기 나노 패턴 바(9)의 리세스의 측면은 상기 나노 패턴 바(9)가 상부 방향으로 성장되도록 하는 가이드 역할을 할 수 있다.At this time, the side surface of the recess of the nano pattern bar 9 may serve as a guide for the nano pattern bar 9 to grow in the upward direction.

아울러, 상기 나노 패턴 바(9)는 상기 시드층(5)과 격자 상수가 유사하고 상부 방향으로의 성장 결정성을 가지므로, 상기 나노 패턴 바(9)의 리세스 내에서뿐만 아니라 상기 나노 패턴 바(9)를 벗어나더라도 계속하여 상부 방향으로 형성될 수 있다.In addition, since the nano pattern bar 9 has a lattice constant similar to that of the seed layer 5 and has a crystal growth property in the upward direction, the nano pattern bar 9 is formed not only in the recess of the nano pattern bar 9, Even if it is out of the recess 9, it can be formed in the upward direction continuously.

이를 위해, 상기 나노 패턴 바(9)는 상기 시드층(5)과 격자 상수가 유사하고 상부 방향으로의 성장 결정성을 갖는 재질로 형성될 수 있다. For this, the nano pattern bar 9 may be formed of a material having a lattice constant similar to that of the seed layer 5 and having growth crystallinity in the upward direction.

예컨대, 상기 나노 패턴 바(9)는 산화 금속 물질, 예컨대 ZnO, BaO, TiO 등으로 형성될 수 있지만, 이에 한정하지 않는다.For example, the nano pattern bar 9 may be formed of a metal oxide material such as ZnO, BaO, TiO, and the like, but is not limited thereto.

예컨대, 상기 나노 패턴 바(9)는 반도체 재질, 예컨대 GaAs, GaN, GaP 및 InP 중 어느 하나로 형성될 수 있지만, 이에 한정하지 않는다. For example, the nano pattern bar 9 may be formed of any one of a semiconductor material such as GaAs, GaN, GaP, and InP, but is not limited thereto.

상기 나노 패턴 바(9)는 도전성을 갖도록 하기 위해 도펀트를 포함할 수 있다. 예컨대, 나노 패턴 바(9)가 ZnO로 형성되는 경우, Ga이 ZnO에 도핑될 수 있다. The nanopatterned bar 9 may include a dopant to provide conductivity. For example, when the nano pattern bar 9 is formed of ZnO, Ga can be doped to ZnO.

상기 나노 패턴 바(9)의 상면은 적어도 상기 마스크층(11)의 상면보다 높게 형성될 수 있다. The upper surface of the nano pattern bar 9 may be formed to be higher than the upper surface of the mask layer 11.

상기 나노 패턴 바(9)의 높이는 상기 마스크층(11)의 두께의 10배 내지 30배일 수 다. The height of the nano pattern bar 9 may be 10 to 30 times the thickness of the mask layer 11.

상기 나노 패턴 바(9)의 높이는 상기 나노 패턴 바(9)의 하면으로부터 상기 나노 패턴 바(9)의 상면까지의 거리일 수 있다. 상기 마스크층(11)의 두께는 상기 마스크층(11)의 하면으로부터 상기 마스크층(11)의 상면까지의 거리일 수 있다. The height of the nano pattern bar 9 may be a distance from the lower surface of the nano pattern bar 9 to the upper surface of the nano pattern bar 9. The thickness of the mask layer 11 may be a distance from the lower surface of the mask layer 11 to the upper surface of the mask layer 11.

도 2 내지 도 8은 실시예에 따른 나노 구조물의 제조 공정을 도시한 도면이다.FIGS. 2 to 8 are views showing a manufacturing process of a nanostructure according to an embodiment.

도 2에 도시한 바와 같이, 성장 기판(1) 상에 버퍼층(3)과 상기 시드층(5)이 성장될 수 있다.The buffer layer 3 and the seed layer 5 can be grown on the growth substrate 1 as shown in Fig.

상기 성장 기판(1)은 상기 버퍼층(3) 및 상기 시드층(5)과 격자 상수가 유사하고 열적 안정성을 갖는 재질로 형성될 수 있다.The growth substrate 1 may be formed of a material having a lattice constant similar to that of the buffer layer 3 and the seed layer 5 and having thermal stability.

상기 성장 기판(1)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 1 may be formed of at least one of, for example, sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

상기 버퍼층(3)과 상기 시드층(5)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 3 and the seed layer 5 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) Chemical vapor deposition (MBP), molecular beam epitaxy (MBE), and hydride vapor phase epitaxy (HVPE), but the present invention is not limited thereto.

상기 버퍼층(3)은 상기 성장 기판(1)과 상기 시드층(5) 사이의 격자 상수 차이를 완화하여 주기 위해 사용될 수 있다. The buffer layer 3 may be used to alleviate the lattice constant difference between the growth substrate 1 and the seed layer 5.

상기 버퍼층(3)은 반도체 재질로 형성될 수 있지만, 이에 한정하지 않는다. 예컨대, 상기 버퍼층(3)은 GaAs, GaN, ZnO, GaP 및 InP 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 3 may be formed of a semiconductor material, but is not limited thereto. For example, the buffer layer 3 may be formed of at least one of GaAs, GaN, ZnO, GaP, and InP, but is not limited thereto.

상기 버퍼층(3)은 실리콘(Si)으로 형성될 수도 있다. The buffer layer 3 may be formed of silicon (Si).

상기 시드층(5)과의 격자 상수가 완화될 수 있는 성장 기판(1)이 사용되는 경우, 상기 버퍼층(3)은 생략될 수 있다. 이러한 경우, 상기 시드층(5)은 상기 성장 기판(1) 상에 성장될 수 있다.When the growth substrate 1 in which the lattice constant with the seed layer 5 can be relaxed is used, the buffer layer 3 may be omitted. In this case, the seed layer 5 may be grown on the growth substrate 1.

상기 시드층(5)은 후에 형성될 나노 패턴 바의 시드 역할을 하기 위해 형성될 수 있다. The seed layer 5 may be formed to serve as a seed of a nanopatterned bar to be formed later.

예컨대, 상기 시드층(5)은 산화 금속 물질, 예컨대 ZnO, BaO, TiO 등으로 형성될 수 있지만, 이에 한정하지 않는다.For example, the seed layer 5 may be formed of a metal oxide material such as ZnO, BaO, TiO, and the like, but is not limited thereto.

예컨대, 상기 시드층(5)은 반도체 재질, 예컨대 GaAs, GaN, GaP 및 InP 중 어느 하나로 형성될 수 있지만, 이에 한정하지 않는다. For example, the seed layer 5 may be formed of any one of semiconductor materials such as GaAs, GaN, GaP and InP, but is not limited thereto.

상기 시드층(5)은 도전성을 갖도록 하기 위해, 상기 시드층(5)을 성장시키는 도중에 도펀트가 도핑될 수 있다. 도펀트는 i, Ge, Sn, Se 및 Te 중 하나를 포함하는 n형 도펀트 또는 Mg, Zn, Ga, Sr 및 Ba 중 하나를 포함하는 p형 도펀트일 수 있다. In order to make the seed layer 5 conductive, the dopant may be doped during the growth of the seed layer 5. The dopant may be an n-type dopant comprising one of i, Ge, Sn, Se and Te or a p-type dopant comprising one of Mg, Zn, Ga, Sr and Ba.

도 3에 도시한 바와 같이, 액상의 절연 물질 용액이 상기 시드층(5) 상에 코팅되어, 상기 시드층(5) 상에 마스크층(11)이 형성될 수 있다. As shown in FIG. 3, a solution of a liquid insulating material may be coated on the seed layer 5 to form a mask layer 11 on the seed layer 5.

상기 절연 물질 용액의 코팅은 슬릿 코팅(slit coating), 스핀 코팅(spin coating), 잉크젯트 코팅(ink jet coating), 스프레이 코팅(spray coating) 등이 사용될 수 있다.The coating of the insulating material solution may be performed by slit coating, spin coating, ink jet coating, spray coating, or the like.

상기 마스크층(11)은 유기 절연 물질 또는 무기 절연 물질로 형성될 수 있다.The mask layer 11 may be formed of an organic insulating material or an inorganic insulating material.

상기 무기 절연 물질로는 실록산(siloxane) 계열 절연 물질이 사용될 수 있다.The inorganic insulating material may be a siloxane-based insulating material.

상기 유기 절연 물질로는 고분자 절연 물질이 사용될 수 있다. 즉, 상기 유기 절연 물질로는 예컨대, 폴리카보네이트(polycarbonate), PET(polyethyleneterephtalate), PES(polyethersulfone), PI(polyimide), PEN(polyethylenenaphthalate) 등이 사용될 수 있다. As the organic insulating material, a polymer insulating material may be used. As the organic insulating material, for example, polycarbonate, polyethyleneterephtalate (PET), polyethersulfone (PES), polyimide (PI), and polyethylenenaphthalate (PEN) may be used.

도 4에 도시한 바와 같이, 상기 마스크층(11) 상에 돌출 패턴(15)을 갖는 몰드(13)가 위치될 수 있다. As shown in Fig. 4, the mold 13 having the protruding pattern 15 on the mask layer 11 can be located.

상기 몰드(13)는 플라스틱 재질, 유리 또는 금속으로 형성될 수 있다. The mold 13 may be formed of a plastic material, glass, or metal.

상기 돌출 패턴(15)은 상기 몰드(13)와 동일한 재질로 형성되든지 상기 몰드(13)와 상이한 재질로 형성될 수 있다. 즉, 상기 몰드(13) 상에 상기 돌출 패턴(15)이 형성될 수 있다. The protrusion pattern 15 may be formed of the same material as the mold 13 or may be formed of a material different from the mold 13. That is, the protruding pattern 15 may be formed on the mold 13.

최근 기술 동향을 따르면, 나노 임프린팅 기술의 경우, 대략 최소 25nm의 리세스를 형성할 수 있고, 향후 나노 임프린팅 기술의 발전에 따라 25nm 이하의 리세스의 구현도 가능할 것이다.According to recent technological trends, a nanoimprinting technique can form a recess of at least 25 nm, and in accordance with the development of nanoimprinting technology in the future, a recess of less than 25 nm can be realized.

실시예는 이러한 나노 임프린팅 기술에 바탕으로 한 몰드(13)가 사용될 수 있다. Embodiments may use a mold 13 based on this nanoimprinting technique.

따라서, 상기 돌출 패턴(15)은 대략 25nm와 같거나 그 이하의 폭을 갖도록 형성될 수 있다. Therefore, the protruding pattern 15 may be formed to have a width equal to or less than approximately 25 nm.

나노 임프린팅 기술은 몰드에 형성된 돌출 패턴을 그대로 타겟 또는 객체에 전사시키는 기술로서, 공정 방법이 매우 단순하고 용이하여 공정 시간과 공정 비용을 줄일 수 있다. 또한, 나노 임프린팅 기술은 몰드에 형성된 돌출 패턴이 나노 임프린팅 공정에 의해 그대로 객체에 전사되므로, 몰드에 형성된 돌출 패턴와 동일하거나 이에 상응하는 리세스를 객체에 형성할 수 있으므로, 원하는 리세스를 형성할 수 있다. 아울러, 나노 임프린팅 기술은 몰드에 형성된 돌출 패턴을 최소의 폭으로 만드는 기술이 지속적으로 개발되어, 향후에도 더 작은 폭을 갖는 돌출 패턴의 형성이 가능하며, 이러한 몰드의 돌출 패턴에 의해 객체에 리세스를 형성하므로 더욱 더 좁은 폭을 갖는 리세스가 형성될 수 있다. Nanoimprinting technology is a technology to transfer protruding patterns formed in a mold directly to a target or an object, and the processing method is very simple and easy, thereby reducing the processing time and the process cost. In addition, since the nanoimprinting technique can transfer the protrusion pattern formed on the mold to the object as it is by the nanoimprinting process, a recess corresponding to the protrusion pattern formed on the mold or a corresponding recess can be formed on the object, can do. In addition, nanoimprinting technology has continuously developed a technique for minimizing the width of a protrusion pattern formed on a mold. In the future, it is possible to form a protrusion pattern having a smaller width, and by this protrusion pattern of the mold, A recess having a narrower width can be formed.

도 5에 도시한 바와 같이, 상기 몰드(13)가 상기 마스크층(11)의 상면에 접촉되도록 하면, 상기 몰드(13)와 상기 마스크층(11) 사이에는 반발력(repulsive force)과 삼투압 현상(osmotic phenomenon)으로 인해, 상기 몰드(13)의 돌출 패턴이 상기 마스크층(11)의 상면으로부터 하부 방향으로 파고 들어가게 된다. 이러한 과정은 상기 몰드(13)의 돌출 패턴(15)의 하면이 상기 마스크층(11)을 관통하여 상기 시드층(5)의 상면에 접하거나 상기 몰드(13)의 하면이 상기 마스크층(11)의 상면에 접할 때까지 계속될 수 있다. 5, when the mold 13 is brought into contact with the upper surface of the mask layer 11, a repulsive force and an osmotic phenomenon (see, for example, the protruding pattern of the mold 13 is pushed downward from the upper surface of the mask layer 11 due to osmotic phenomenon. This process is performed such that the lower surface of the protruding pattern 15 of the mold 13 penetrates the mask layer 11 and contacts the upper surface of the seed layer 5 or the lower surface of the mold 13 contacts the mask layer 11 ) Until it comes into contact with the upper surface of the substrate.

이를 위해, 상기 몰드(13)의 상기 돌출 패턴(15)은 소수성(hydrophobic)으로 표면 처리되고, 상기 몰드(13)의 하면은 친수성(hydrophilic)으로 표면 처리될 수 있다.For this, the protruding pattern 15 of the mold 13 is surface-treated with hydrophobic and the lower surface of the mold 13 may be surface-treated with a hydrophilic property.

상기 몰드(13)의 하강이 멈추게 되면, 상기 몰드(13)가 제거될 수 있다. When the lowering of the mold 13 is stopped, the mold 13 can be removed.

이에 따라, 상기 몰드(13)의 돌출 패턴(15)에 상응하는 리세스(21)가 상기 마스크층(11)에 형성될 수 있다. Accordingly, a recess 21 corresponding to the protruding pattern 15 of the mold 13 can be formed in the mask layer 11.

상기 몰드(13)는 위와 같이 친수성과 소수성 표면 처리를 하지 않는 대신, 상기 몰드(13)에 압력을 가해 강제적으로 상기 마스크층(11)에 리세스(21)를 형성할 수도 있다. The mold 13 may be forced to form a recess 21 in the mask layer 11 by applying pressure to the mold 13 instead of performing the hydrophilic and hydrophobic surface treatment as described above.

이상의 설명에서는 상기 돌출 패턴(15)의 측면이 상기 몰드(13)의 하면에 대해 수직으로 형성되게 되어, 상기 마스크층(11)에 형성된 리세스(21)의 측면 또한 상기 시드층(5)의 상면에 대해 수직으로 형성되는 것으로 한정하여 설명하였지만, 이에 한정하지 않는다.The side surface of the protrusion pattern 15 is formed perpendicular to the lower surface of the mold 13 so that the side surface of the recess 21 formed in the mask layer 11 is also in contact with the side surface of the seed layer 5. [ But the present invention is not limited thereto.

도시되지 않았지만, 돌출 패턴의 측면은 몰드의 하면에 대해 경사지게 형성되거나 상기 몰드의 하면에 대해 라운드되도록 형성될 수 있다. Although not shown, the side surface of the protruding pattern may be formed to be inclined with respect to the lower surface of the mold or rounded with respect to the lower surface of the mold.

상기 경사지거나 라운드되도록 형성된 상기 돌출 패턴은 상기 몰드의 하면으로부터 하부 방향으로 갈수록 폭이 점차로 줄어드는 형상을 가질 수 있다. The protruding pattern formed to be inclined or rounded may have a shape in which the width gradually decreases from the lower surface of the mold toward the lower side.

이와 같이 경사지거나 라운드되도록 형성된 돌출 패턴에 의해 마스크층의 리세스 또한 경사지거나 라운드되도록 형성될 수 있다. The recesses of the mask layer may also be formed to be inclined or rounded by the projecting patterns formed so as to be inclined or rounded.

상기 경사지거나 라운드되도록 형성된 리세스는 상기 시드층의 상면으로부터 상부 방향으로 갈수록 폭이 증가하는 형상을 가질 수 있다. The recess formed to be inclined or rounded may have a shape in which the width increases from the upper surface of the seed layer toward the upper direction.

도 6에 도시한 바와 같이, 상기 몰드(13)가 제거되면, 상기 마스크층(11)에 리세스(21)가 형성될 수 있다. As shown in FIG. 6, when the mold 13 is removed, a recess 21 may be formed in the mask layer 11.

몰드(13)의 돌출 패턴(15)이 상기 시드층(5)에 접하도록 리세스(21)가 형성되더라도, 상기 리세스(21)의 하부에는 여전히 미세한 마스크층의 절연 물질로 이루어진 잔류물(17)이 잔존할 수 있다. Even if the recess 21 is formed so that the protruding pattern 15 of the mold 13 is in contact with the seed layer 5, the residual material 17) may remain.

상기 리세스(21)의 하부에 잔존할 수 있는 잔류물(17)이 제거되어 상기 리세스(21)의 하부가 상기 시드층(5)에 접하도록 식각 공정 또는 애싱(ashing) 공정이 수행될 수 있다. An etching process or an ashing process is performed so that the residue 17 remaining in the lower portion of the recess 21 is removed and the lower portion of the recess 21 is in contact with the seed layer 5 .

상기 식각 공정으로는 RIE(reactive ion etching) 공정, ICP(Inductive-coupled plasma) 공정과 같은 건식 식각 공정이 사용될 수 있지만, 이에 한정하지 않는다.As the etching process, a dry etching process such as an RIE (reactive ion etching) process or an inductively-coupled plasma (ICP) process may be used, but the present invention is not limited thereto.

상기 애싱 공정으로는 O2 플라즈마 공정이나 N2 플라즈마 공정이 사용될 수 있지만, 이에 한정하지 않는다.As the ashing process, an O 2 plasma process or an N 2 plasma process may be used, but the present invention is not limited thereto.

도 7에 도시한 바와 같이, 액상을 갖는 상기 마스크층(11)을 고체화하기 위해 경화 공정이 수행될 수 있다.As shown in Fig. 7, a curing process may be performed to solidify the mask layer 11 having a liquid phase.

상기 경화 공정으로는 UV 자외선이나 열(heat)이 사용될 수 있지만, 이에 한정하지 않는다.The curing process may be UV ultraviolet rays or heat, but is not limited thereto.

상기 경화 공정에 의하여 상기 마스크층(11)이 고체 상태로 경화될 수 있다.The mask layer 11 may be cured to a solid state by the curing process.

도 8에 도시한 바와 같이, 상기 마스크층(11)에 형성된 리세스(21)에 의해 노출된 상기 시드층(5)을 시드로 하여, 상기 시드층(5)으로부터 나노 패턴 바(9)가 성장될 수 있다. 8, the seed layer 5 exposed by the recess 21 formed in the mask layer 11 is used as a seed, and the nano pattern bar 9 is removed from the seed layer 5 It can be grown.

상기 나노 패턴 바(9)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The nanopatterned bars 9 may be formed by, for example, a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) Molecular beam epitaxy (MBE), or hydride vapor phase epitaxy (HVPE), but the present invention is not limited thereto.

상기 나노 패턴 바(9)는 상기 시드층(5)과 격자 상수가 유사하고 상부 방향으로의 성장 결정성을 갖는 재질로 형성될 수 있다. The nano pattern bar 9 may be formed of a material having a lattice constant similar to that of the seed layer 5 and having growth crystallinity in the upward direction.

예컨대, 상기 나노 패턴 바(9)는 산화 금속 물질, 예컨대 ZnO, BaO, TiO 등으로 형성될 수 있지만, 이에 한정하지 않는다.For example, the nano pattern bar 9 may be formed of a metal oxide material such as ZnO, BaO, TiO, and the like, but is not limited thereto.

예컨대, 상기 나노 패턴 바(9)는 반도체 재질, 예컨대 GaAs, GaN, GaP 및 InP 중 어느 하나로 형성될 수 있지만, 이에 한정하지 않는다. For example, the nano pattern bar 9 may be formed of any one of a semiconductor material such as GaAs, GaN, GaP, and InP, but is not limited thereto.

상기 나노 패턴 바(9)는 도전성을 갖도록 하기 위해, 상기 나노 패턴 바(9)가 성장되는 중에 도펀트가 도핑될 수 있다. The nanopatterned bar 9 may be doped with a dopant during the growth of the nanopatterned bar 9 to provide conductivity.

예컨대, 상기 나노 패턴 바(9)로서 ZnO가 사용되는 경우, ZnO에 Ga이 도핑된 나노 패턴 바(9)가 형성될 수 있다. For example, when ZnO is used as the nano pattern bar 9, a nano pattern bar 9 doped with Ga in ZnO may be formed.

상기 나노 패턴 바(9)는 상기 마스크층(11)에는 반응되지 않고 오직 상기 시드층(5)에만 반응될 수 있다. 이에 따라, 상기 나노 패턴 바(9)는 상기 마스크층(11)에 의해 노출되지 않은 시드층(5) 상에서는 형성되지 않고, 오직 상기 마스크층(11)의 리세스(21)에 의해 국부적으로 노출된 상기 시드층(5)의 상면으로부터 형성될 수 있다. The nanopatterned bar 9 may not react with the mask layer 11 but only with the seed layer 5. The nano pattern bar 9 is not formed on the seed layer 5 that is not exposed by the mask layer 11 but only locally exposed by the recess 21 of the mask layer 11. [ The seed layer 5 may be formed on the upper surface of the seed layer 5.

상기 나노 패턴 바(9)는 상부 방향의 성장 결정성을 가지므로, 상기 마스크층(11)의 리세스(21) 내의 상기 시드층(5)으로부터 상부 방향으로 바 형상으로 형성될 수 있다. The nano pattern bar 9 may have a bar shape in the upward direction from the seed layer 5 in the recess 21 of the mask layer 11 because the nanopatterned bar 9 has an upward growth crystallinity.

이때, 상기 마스크층(11)의 리세스(21)의 측면은 상기 나노 패턴 바(9)가 상부 방향으로 성장되기 위한 가이드 역할을 할 수 있다. At this time, the side surface of the recess 21 of the mask layer 11 may serve as a guide for the nano pattern bar 9 to grow in the upward direction.

도 9는 실시예에 따른 광전 소자를 도시한 단면도이다.9 is a cross-sectional view showing an electrooptic device according to an embodiment.

실시예에 따른 광전 소자(30)에서 성장 기판(1), 버퍼층(3), 시드층(5), 마스크층(11) 및 나노 패턴 바(9)로 이루어지는 나노 구조물은 도 1의 실시예에서 이미 설명된 바 있다. The nanostructures comprising the growth substrate 1, the buffer layer 3, the seed layer 5, the mask layer 11 and the nano pattern bar 9 in the optoelectronic device 30 according to the embodiment are the same as in the embodiment of Fig. 1 It has already been explained.

따라서, 상기 나노 구조물에 대한 상세한 설명은 생략한다.Therefore, detailed description of the nanostructure will be omitted.

도 9를 참조하면, 실시예에 따른 광전 소자는 나노 구조물(도 1 참조), 광전 구조물(37), 도전층(41) 및 제1 및 제2 전극(43, 45)을 포함할 수 있다. Referring to FIG. 9, an electrooptic device according to an embodiment may include a nanostructure (see FIG. 1), a photoelectric structure 37, a conductive layer 41, and first and second electrodes 43 and 45.

상기 광전 구조물(37)의 둘레에 상기 나노 구조물과 상기 도전층(41) 사이에 보호막(39)이 더 형성될 수 있다. A protective layer 39 may be further formed between the nanostructure and the conductive layer 41 around the photoelectric structure 37.

상기 나노 구조물에서, 상기 성장 기판(1) 상에 버퍼층(3)과 시드층(5)이 형성될 수 있다. In the nanostructure, a buffer layer 3 and a seed layer 5 may be formed on the growth substrate 1.

상기 시드층(5) 상에 다수의 리세스를 갖는 마스크층(11)이 형성될 수 있다. A mask layer 11 having a plurality of recesses may be formed on the seed layer 5.

상기 리세스 내의 상기 시드층(5) 상에 나노 패턴 바(9)가 형성될 수 있다. A nanopatterned bar 9 may be formed on the seed layer 5 in the recess.

예컨대, 상기 마스크층(11)에 제1 내지 제3 리세스가 형성되는 경우, 상기 제1 리세스 내에서 형성된 제1 나노 패턴 바(9), 상기 제2 리세스 내에서 형성된 제2 나노 패턴 바(9) 및 상기 제3 리세스 내에서 형성된 제3 나노 패턴 바(9)가 형성될 수 있다. For example, when the first to third recesses are formed in the mask layer 11, a first nano pattern bar 9 formed in the first recess, a second nano pattern 9 formed in the second recess, A bar 9 and a third nano pattern bar 9 formed in the third recess may be formed.

상기 나노 패턴 바(9)는 상기 리세스의 개수만큼 형성될 수 있다. The nano pattern bar 9 may be formed by the number of the recesses.

실시예에서는 설명의 편의를 위해 3개의 나노 패턴 바가 형성되고 있지만, 이에 한정되지 않는다.In the embodiment, three nanopatterned bars are formed for convenience of explanation, but the present invention is not limited thereto.

정해진 면적이 고려되어야겠지만, 나노 패턴 바(9)의 폭이 나노 사이즈인 만큼, 상기 나노 패턴 바(9)의 개수는 수십개에서 수천개가 형성될 수 있다. The number of the nanopatterned bars 9 may be several tens to several thousands as long as the width of the nanopatterned bar 9 is nano-sized.

상기 나노 패턴 바(9)는 상기 마스크층(11)의 리세스 내의 상기 시드층(5)의 상면으로부터 상부 방향으로 바 형상으로 형성될 수 있다. 이를 위해, 상기 나노 패턴 바(9)는 상기 시드층(5)과 격자 상수가 유사하고 상부 방향으로의 성장 결정성을 갖는 재질로 형성될 수 있다. The nano pattern bar 9 may be formed in a bar shape in an upward direction from an upper surface of the seed layer 5 in a recess of the mask layer 11. For this, the nano pattern bar 9 may be formed of a material having a lattice constant similar to that of the seed layer 5 and having growth crystallinity in the upward direction.

상기 나노 패턴 바(9)는 상기 시드층(5)과 동일한 물질로 형성되든지 상이한 물질로 형성될 수 있다. The nano pattern bar 9 may be formed of the same material as the seed layer 5 or may be formed of a different material.

상기 나노 패턴 바(9)의 상면은 적어도 상기 마스크층(11)의 상면보다 더 높게 형성될 수 있다. The upper surface of the nano pattern bar 9 may be formed at least higher than the upper surface of the mask layer 11.

상기 나노 패턴 바(9)의 높이는 상기 마스크층(11)의 두께의 10 내지 30배일 수 있다. The height of the nano pattern bar 9 may be 10 to 30 times the thickness of the mask layer 11. [

상기 마스크층(11)의 리세스의 측면은 상기 나노 패턴 바(9)의 형성을 위한 가이드 역할을 할 수 있다. The recessed side of the mask layer 11 may serve as a guide for forming the nanopatterned bars 9.

상기 나노 패턴 바(9) 각각의 둘레에 광전 구조물(37)이 형성될 수 있다. 상기 광전 구조물(37)은 상기 나노 패턴 바(9)의 상면과 측면을 따라 형성되고 상기 광전 구조물(37)의 하부는 상기 마스크층(11)과 접하도록 형성될 수 있다. A photoelectric structure 37 may be formed around each of the nano pattern bars 9. The photoelectric structure 37 may be formed along the upper and side surfaces of the nano pattern bar 9 and the lower portion of the photoelectric structure 37 may be in contact with the mask layer 11.

상기 광전 구조물(37)은 발광 구조물 및 광흡수 구조물 중 어느 하나일 수 있다. The photoelectric structure 37 may be either a light emitting structure or a light absorbing structure.

상기 발광 구조물은 발광 소자에 포함되고, 상기 광흡수 구조물은 광전지 소자에 포함될 수 있다. The light emitting structure may be included in the light emitting device, and the light absorbing structure may be included in the photovoltaic device.

상기 발광 소자는 전자와 정공의 재결합(recombination)에 의해 광을 방출하여 줄 수 있다. The light emitting device may emit light by recombination of electrons and holes.

상기 광전지 소자는 광에 의한 광전효과에 의해 광기전력을 이용하여 전기 에너지를 발생시켜 줄 수 있다. The photovoltaic device can generate electric energy by using photovoltaic power by a photoelectric effect by light.

상기 광전 구조물(37)은 제1 도전형 반도체층(31), 활성층(33) 및 제2 도전형 반도체층(35)을 포함할 수 있다.The photoelectric structure 37 may include a first conductivity type semiconductor layer 31, an active layer 33, and a second conductivity type semiconductor layer 35.

상기 제1 도전형 반도체층(31), 상기 활성층(33) 및 상기 제2 도전형 반도체층(35) 각각은 III-V족 원소의 화합물 반도체 재료, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있다. Each of the first conductivity type semiconductor layer 31, the active layer 33 and the second conductivity type semiconductor layer 35 is made of a compound semiconductor material of a Group III-V element such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP.

상기 제1 도전형 반도체층(31) 및 제2 도전형 반도체층(35)은 서로 상이한 극성을 갖는 도펀트를 포함할 수 있다.The first conductive semiconductor layer 31 and the second conductive semiconductor layer 35 may include a dopant having a different polarity from each other.

예컨대, 상기 제1 도전형 반도체층(31)은 n형 도펀트를 포함하고, 상기 제2 도전형 반도체층(35)은 p형 도펀트를 포함할 수 있다. n형 도펀트로는 Si, Ge, Sn, Se, Te 등이 사용되고, p형 도펀트로는 Mg, Zn, Ga, Sr, Ba 등이 사용될 수 있다.For example, the first conductive semiconductor layer 31 may include an n-type dopant, and the second conductive semiconductor layer 35 may include a p-type dopant. As the n-type dopant, Si, Ge, Sn, Se, Te and the like may be used. As the p-type dopant, Mg, Zn, Ga, Sr and Ba may be used.

상기 제1 도전형 반도체층(31)은 상기 나노 패턴 바(9)의 둘레, 즉 상면 및 측면 둘레를 따라 형성되고, 상기 제1 도전형 반도체층(31)의 끝단면은 상기 마스크층(11)의 상면과 접촉하도록 형성될 수 있다.The first conductivity type semiconductor layer 31 is formed along the perimeter of the nanopatterned bar 9, that is, the top surface and the side surface, and the end surface of the first conductivity type semiconductor layer 31 is in contact with the mask layer 11 As shown in FIG.

상기 활성층(33)은 상기 제1 도전형 반도체층(31)의 둘레, 즉 상면 및 측면 둘레를 따라 형성되고, 상기 활성층(33)의 끝단면은 상기 마스크층(11)의 상면과 접촉하도록 형성될 수 있다. The active layer 33 is formed around the periphery of the first conductivity type semiconductor layer 31, that is, the upper surface and the side surface, and the end surface of the active layer 33 is formed to contact the upper surface of the mask layer 11 .

상기 제2 도전형 반도체층(35)은 상기 활성층(33)의 둘레, 즉 상면 및 측면 둘레를 따라 형성되고, 상기 제2 도전형 반도체층(35)의 끝단면은 상기 마스크층(11)의 상면과 접촉하도록 형성될 수 있다. The second conductivity type semiconductor layer 35 is formed along the periphery of the active layer 33, that is, the upper surface and the side surface, and the end surface of the second conductivity type semiconductor layer 35 is in contact with the surface of the mask layer 11 And may be formed to be in contact with the upper surface.

상기 시드층(5), 상기 나노 패턴 바(9) 및 상기 제1 도전형 반도체층(31)은 동일 극성의 도펀트를 포함할 수 있다. The seed layer 5, the nano pattern bar 9, and the first conductivity type semiconductor layer 31 may include dopants having the same polarity.

상기 광전 구조물(37)의 사이 그리고 상기 마스크층(11)의 상면 상에 보호막(39)이 형성될 수 있다. A protective film 39 may be formed between the photoelectric structures 37 and on the upper surface of the mask layer 11.

상기 보호막(39)은 상기 광전 구조물(37)을 보호하는 역할을 한다. The protective layer 39 serves to protect the photoelectric structure 37.

상기 보호막(39)은 유기 절연 무질 또는 상기 무기 절연 물질로 형성될 수 있다. The protective film 39 may be formed of an organic insulating material or the inorganic insulating material.

상기 보호막(39)은 상기 마스크층(11)과 동일한 물질로 형성되든지 상이한 물질로 형성될 수 있다. The protective layer 39 may be formed of the same material as the mask layer 11 or may be formed of a different material.

상기 보호막(39)의 상면은 상기 광전 구조물(37)의 상면 또는 상기 나노 패턴 바(9)의 상면보다 낮게 형성될 수 있다. 다시 말해, 상기 보호막(39)에 의해 상기 광전 구조물(37)의 상면이 최소한 노출되도록 형성될 수 있다. The upper surface of the protective film 39 may be formed to be lower than the upper surface of the photoelectric structure 37 or the upper surface of the nano pattern bar 9. In other words, the upper surface of the photoelectric structure 37 may be formed to be exposed at least by the protective film 39.

도면에 도시되지 않았지만, 상기 보호막(39)은 상기 광전 구조물(37)의 상면 및 측면을 모두 덮도록 형성될 수도 있다. 이러한 경우, 상기 광전 구조물(37)의 상면이 국부적으로 노출되도록 콘택홀(미도시)이 형성될 수도 있다. Although not shown in the drawings, the protective film 39 may be formed to cover both the top surface and the side surfaces of the photoelectric structure 37. In this case, a contact hole (not shown) may be formed so that the top surface of the photoelectric structure 37 is locally exposed.

상기 보호막(39)의 상면 그리고 상기 광전 구조물(37)의 상면 및 측면의 일부에 도전층이 형성될 수 있다. A conductive layer may be formed on the upper surface of the protective film 39 and a part of the upper surface and side surfaces of the photoelectric structure 37.

상기 도전층(41)은 상기 광전 구조물(37)과 전기적인 콘택을 하는 한편, 상기 광전 구조물(37)을 보호하는 역할을 한다. The conductive layer 41 makes electrical contact with the photoelectric structure 37 and protects the photoelectric structure 37.

도시하지 않았지만, 상기 보호막(39)이 형성된 영역에도 상기 도전층(41)이 형성될 수도 있다. 즉, 상기 도전층(41)이 상기 마스크층(11)의 상면과 상기 광전 구조물(37)의 측면 및 상면에 형성될 수 있다. Although not shown, the conductive layer 41 may be formed in a region where the protective film 39 is formed. That is, the conductive layer 41 may be formed on the upper surface of the mask layer 11 and on the side surfaces and the upper surface of the photoelectric structure 37.

상기 도전층(41)은 투명한 도전 물질로 형성될 수 있다. 예컨대, 상기 도전층(41)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx 및 RuOx/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층을 포함할 수 있다. The conductive layer 41 may be formed of a transparent conductive material. For example, the conductive layer 41 may be formed of a metal such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO layer or multilayer including at least one selected from the group consisting of gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx and RuOx / ITO have.

상기 시드층(5) 상에 제1 전극(43)이 형성되고, 상기 도전층(41) 상에 제2 전극(45)이 형성될 수 있다. A first electrode 43 may be formed on the seed layer 5 and a second electrode 45 may be formed on the conductive layer 41.

상기 제1 전극(43)은 상기 제2 전극(45)과 동일한 금속 물질 또는 상이한 금속 물질로 형성될 수 있다. The first electrode 43 may be formed of the same metal material as the second electrode 45 or a different metal material.

상기 제1 전극(43)은 예를 들어, Au, Al, Ag, Ti, Cu, Ni 또는 Cr 중 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The first electrode 43 may be formed of a single layer or a multilayer structure including at least one of Au, Al, Ag, Ti, Cu, Ni, and Cr, but is not limited thereto.

상기 제2 전극(45)은 예를 들어, Au, Al, Ag, Ti, Cu, Ni 또는 Cr 중 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The second electrode 45 may be formed of a single layer or a multilayer structure including at least one of Au, Al, Ag, Ti, Cu, Ni, and Cr. However, the present invention is not limited thereto.

상기 제1 전극(43)을 상기 시드층(5) 상에 형성하기 위해, 상기 시드층(5)이 노출되도록 상기 도전층(41)과 상기 보호막(39)이 제거될 수 있다. 반투과 물질인 금속 물질로 이루어진 제1 전극(43)에 의해 광의 진행이 방해되지 않도록 하기 위해, 상기 도전층(41)과 상기 보호막(39)의 에지 영역들이 제거될 수 있다.The conductive layer 41 and the protective layer 39 may be removed to expose the seed layer 5 in order to form the first electrode 43 on the seed layer 5. The edge regions of the conductive layer 41 and the protective film 39 may be removed to prevent the progress of the light by the first electrode 43 made of a metal material that is semi-transparent.

도시되지 않았지만. 금속과 반도체 물질 사이의 콘택 저항을 완화하기 위해 상기 제1 전극(43)과 상기 시드층(5) 사이에 그리고 상기 제2 전극(45)과 상기 도전층(41) 사이에 오믹 콘택층이 형성될 수 있다. Although not shown. An ohmic contact layer is formed between the first electrode 43 and the seed layer 5 and between the second electrode 45 and the conductive layer 41 to mitigate contact resistance between the metal and the semiconductor material. .

도 10은 실시에에 따른 광전 소자 패키지를 도시한 평면도이다.10 is a plan view showing a photoelectric device package according to the embodiment.

실시예에 따른 광전 소자 패키지(50)는 도 9의 광전 소자(30)를 이용하여 제조될 수 있다. The photoelectric device package 50 according to the embodiment can be manufactured using the photoelectric element 30 of FIG.

도 9의 광전 소자(30)는 하나의 단위 셀을 구성할 수 있다. The photoelectric element 30 of Fig. 9 can constitute one unit cell.

따라서, 실시예에 광전 소자 패키지(50)에는 도 9의 광전 소자(30)가 다수의 셀 영역에 개별적으로 형성될 수 있다. Therefore, in the embodiment, the optoelectronic devices 30 of FIG. 9 can be formed individually in a plurality of cell areas in the optoelectronic device package 50. FIG.

회로 기판(51) 상에 다수의 제1 및 제2 리드(53, 55)가 서로 교대로 형성될 수 있다. 상기 제1 및 제2 리드(53, 55)는 상기 리드(53, 55)의 길이 방향을 따라 서로 간에 평행하게 형성될 수 있다. A plurality of first and second leads 53 and 55 may be alternately formed on the circuit board 51. [ The first and second leads 53 and 55 may be formed parallel to each other along the longitudinal direction of the leads 53 and 55.

상기 회로 기판(51)은 범용 인쇄회로기판(PCB), 메탈 코어 인쇄회로기판(MCPCB) 및 플렉서블 기판 중 어느 하나일 수 있다. The circuit board 51 may be a general printed circuit board (PCB), a metal core printed circuit board (MCPCB), or a flexible board.

상기 회로 기판(51)의 가장 자리 영역에서 다수의 제1 리드(53)들끼리 전기적으로 연결되고, 다수의 제2 리드(55)들끼리 전기적으로 연결될 수 있다. 따라서, 상기 제1 리드(53)들 중 어느 하나의 지점에 전원이 인가되면, 전류가 모든 제1 리드(53)들에 공급될 수 있다. 상기 제2 리드(55)들 중 어느 하나의 지점에 국부적으로 전원이 인가되면, 전류가 모든 제2 리드(55)들에 공급될 수 있다. 예컨대, 제1 리드(53)들에는 정극성(+) 전압이 인가되고, 제2 리드(55)들에는 부극성(-) 전압이 인가되지만, 이에 한정하지 않는다.A plurality of first leads 53 may be electrically connected to each other and a plurality of second leads 55 may be electrically connected to each other in an edge region of the circuit board 51. Accordingly, when power is applied to any one of the first leads 53, a current can be supplied to all the first leads 53. When power is locally applied to any one of the second leads 55, a current can be supplied to all the second leads 55. For example, the positive (+) voltage is applied to the first leads 53 and the negative (-) voltage is applied to the second leads 55, but the present invention is not limited thereto.

제1 리드(53)와 제2 리드(55) 사이의 상기 회로 기판(51) 상에 다수의 광전 소자(30)들이 배치될 수 있다. A plurality of photoelectric elements 30 may be disposed on the circuit board 51 between the first lead 53 and the second lead 55.

상기 광전 소자(30)는 도 9에 도시된 바 있다.The photoelectric element 30 is shown in FIG.

제1 와이어(57)에 의해 상기 제1 리드(53)와 상기 광전 소자(30)의 제1 전극(43)이 본딩되고, 제2 와이어(59)에 의해 제2 리드(55)와 상기 광전 소자(30)의 제2 전극(45)이 본딩되지만, 이와 반대로 연결될 수도 있다. The first lead 53 and the first electrode 43 of the photoelectric element 30 are bonded by the first wire 57 and the second lead 55 and the photoelectron The second electrode 45 of the element 30 is bonded, but may be connected in the opposite manner.

발광 소자인 경우, 제1 리드(53)에 부극성(-) 전압이 인가되고 제2 리드(55)에 정극성(+) 전압이 인가될 수 있지만, 이에 한정하지 않는다. 이에 따라, 발광 소자로 정극성(+) 전압과 부극성(-) 전압이 인가되어, p형 반도체층의 정공과 n형 반도체층의 전자가 활성층에서 재결합하여 광이 방출될 수 있다. In the case of a light emitting device, a negative (-) voltage may be applied to the first lead 53 and a positive (+) voltage may be applied to the second lead 55, but the present invention is not limited thereto. Accordingly, positive (+) voltage and negative (-) voltage are applied to the light emitting element, so that holes in the p-type semiconductor layer and electrons in the n-type semiconductor layer recombine in the active layer to emit light.

광전지 소자인 경우, 광이 광전지 소자로 조사되면, 광이 활성층에 의해 흡수되어 이와 같이 흡수된 광에 의한 광기전력이 발생되어 전기 에너지가 발생하여 제1 및 제2 리드(53, 55)를 통해 외부로 공급될 수 있다. In the case of a photovoltaic device, when light is irradiated to the photovoltaic device, light is absorbed by the active layer, and photovoltaic power by the absorbed light is generated to generate electrical energy, which is transmitted through the first and second leads 53 and 55 Can be supplied to the outside.

1: 성장 기판 3: 버퍼층
5: 시드층 7: 마스크층
9: 나노 패턴 바 11: 마스크층
13: 몰드 15: 돌출 패턴
21: 리세스 30: 광전 소자
31: 제1 도전형 반도체층 33: 활성층
35: 제2 도전형 반도체층 37: 광전 구조물
39: 보호막 41: 도전층
43, 45: 전극 50: 광전 소자 패키지
51: 회로 기판 53, 55: 제2 리드
57, 59: 와이어1: growth substrate 3: buffer layer
5: Seed layer 7: Mask layer
9: nano pattern bar 11: mask layer
13: mold 15: protruding pattern
21: recess 30: photoelectric element
31: first conductivity type semiconductor layer 33: active layer
35: second conductive type semiconductor layer 37: photoelectric structure
39: Protective layer 41: Conductive layer
43, 45: Electrode 50: Photoelectric device package
51: circuit board 53, 55: second lead
57, 59: wire

Claims (19)

기판 상에 시드층을 형성하는 단계;
상기 시드층 상에 마스크층을 형성하는 단계;
몰드를 이용하여 마스크층에 리세스를 형성하는 단계; 및
상기 리세스 내의 상기 시드층 상에 나노 패턴 바를 형성하는 단계를 포함하고
상기 리세스를 형성하는 단계는,
상기 몰드의 돌출 패턴을 상기 마스크층에 전사하는 단계를 포함하고,
상기 돌출 패턴은 소수성(hydrophobic)으로 표면 처리되고, 상기 몰드의 하면은 친수성(hydropilic)으로 표면 처리되는 나노 구조물의 제조 방법.Forming a seed layer on the substrate;
Forming a mask layer on the seed layer;
Forming a recess in the mask layer using a mold; And
And forming a nanopatterned bar on the seed layer in the recess
Wherein forming the recess comprises:
And transferring the protruding pattern of the mold to the mask layer,
Wherein the protruding pattern is surface-treated with hydrophobic, and the lower surface of the mold is surface-treated with hydropilic. 제1항에 있어서,
상기 나노 패턴 바는 상기 시드층과 동일한 물질 및 상이한 물질 중 어느 하나의 물질로 형성되는 나노 구조물의 제조 방법.The method according to claim 1,
Wherein the nano pattern bar is formed of one of the same material and different materials as the seed layer. 제1항에 있어서,
상기 시드층은 화합물 반도체 재질로 형성되고, 상기 나노 패턴 바는 산화 금속 물질로 형성되는 나노 구조물의 제조 방법.The method according to claim 1,
Wherein the seed layer is formed of a compound semiconductor material, and the nano pattern bar is formed of a metal oxide material. 제1항에 있어서, 상기 마스크층을 형성하는 단계에서,
상기 마스크층은 액상의 유기 절연 물질 및 액상의 무기 절연 물질 중 하나로 형성되는 나노 구조물의 제조 방법.The method according to claim 1, wherein in the step of forming the mask layer,
Wherein the mask layer is formed of one of a liquid organic insulating material and a liquid inorganic insulating material. 제1항에 있어서,
상기 리세스를 형성하는 단계는,
상기 리세스 내에 상기 시드층이 노출되도록 상기 리세스 내에 잔류하는 잔류물을 제거하는 단계; 및
상기 마스크층을 경화하는 단계를 더 포함하는 나노 구조물의 제조 방법. The method according to claim 1,
Wherein forming the recess comprises:
Removing residues remaining in the recess to expose the seed layer in the recess; And
Further comprising the step of curing the mask layer. 제1항에 있어서,
상기 나노 패턴 바는 상기 리세스 내의 상기 시드층의 상면으로부터 상부 방향으로 성장되는 나노 구조물의 제조 방법.The method according to claim 1,
Wherein the nano pattern bar is grown in an upward direction from an upper surface of the seed layer in the recess. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110065127A 2011-06-30 2011-06-30 Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package KR101807877B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110065127A KR101807877B1 (en) 2011-06-30 2011-06-30 Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065127A KR101807877B1 (en) 2011-06-30 2011-06-30 Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package

Publications (2)

Publication Number Publication Date
KR20130008671A KR20130008671A (en) 2013-01-23
KR101807877B1 true KR101807877B1 (en) 2017-12-12

Family

ID=47838582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065127A KR101807877B1 (en) 2011-06-30 2011-06-30 Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package

Country Status (1)

Country Link
KR (1) KR101807877B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028092A (en) * 2008-07-16 2010-02-04 Honda Motor Co Ltd Nanowire solar cell and producing method of the same
JP2011511464A (en) * 2008-02-03 2011-04-07 ンリテン エナジー コーポレイション Thin film photovoltaic device and related manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511464A (en) * 2008-02-03 2011-04-07 ンリテン エナジー コーポレイション Thin film photovoltaic device and related manufacturing method
JP2010028092A (en) * 2008-07-16 2010-02-04 Honda Motor Co Ltd Nanowire solar cell and producing method of the same

Also Published As

Publication number Publication date
KR20130008671A (en) 2013-01-23

Similar Documents

Publication Publication Date Title
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
US9269867B2 (en) Light emitting device and method of fabricating the same
CN101969089B (en) Method for manufacturing gallium nitride-based light-emitting diode with current barrier layer
US9640723B2 (en) Insulating layer for planarization and definition of the active region of a nanowire device
KR20080110340A (en) Light emitting device and manufacturing method for the same
JP2007221142A (en) Semiconductor light-emitting device, and method of manufacturing same
KR20110054318A (en) Light emitting device and method of manufacturing the same
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
Gui et al. Nanoscale Ni/Au wire grids as transparent conductive electrodes in ultraviolet light-emitting diodes by laser direct writing
KR101807877B1 (en) Nano structure, fabricating method of the nano structure, photoelectronic device and photoelectronic device package
US9059355B2 (en) Stopping an etch in a planar layer after etching a 3D structure
KR101973764B1 (en) Method of forming nano-structure
KR101383161B1 (en) Light emitting diode and method of manufacturing the diode
KR20110111939A (en) Semiconductor light emitting device and fabrication method thereof
KR101703443B1 (en) Fabrication method of polymer embedded silicon nanowire solar cells
KR101202731B1 (en) Method for manufacturing vertical light emitting diode
KR20140036396A (en) Light emitting diode comprising porous transparent electrode and method of fabricating the same
KR101312661B1 (en) Nanostructure based light emitting diode and method of manufacturing the same
KR101198357B1 (en) Light emission Diode and Manufacturing Method of the same
KR102073791B1 (en) Flexible electric device and method of manufacturing the same
KR102091837B1 (en) Light-emitting device comprising transparent electrode and method for fabricating the same
KR20140022235A (en) Manufacturing method of semiconductor light emitting device
CN105226151A (en) Light-emitting diode assembly and forming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant