KR101654834B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101654834B1
KR101654834B1 KR1020090106621A KR20090106621A KR101654834B1 KR 101654834 B1 KR101654834 B1 KR 101654834B1 KR 1020090106621 A KR1020090106621 A KR 1020090106621A KR 20090106621 A KR20090106621 A KR 20090106621A KR 101654834 B1 KR101654834 B1 KR 101654834B1
Authority
KR
South Korea
Prior art keywords
gate
line
data
voltage
branch
Prior art date
Application number
KR1020090106621A
Other languages
English (en)
Other versions
KR20110049556A (ko
Inventor
조영준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020090106621A priority Critical patent/KR101654834B1/ko
Priority to US12/818,031 priority patent/US9030395B2/en
Publication of KR20110049556A publication Critical patent/KR20110049556A/ko
Priority to US14/709,144 priority patent/US9548323B2/en
Application granted granted Critical
Publication of KR101654834B1 publication Critical patent/KR101654834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 제1 방향으로 뻗어 있는 제1 게이트선, 상기 제1 방향으로 뻗어 있는 제2 게이트선, 제2 방향으로 뻗어 있는 데이터선, 서로 연결되어 있는 복수개의 제1 가지를 포함하고, 상기 제1 가지는 상기 제2 방향으로 뻗어 있고, 상기 제1 가지는 상기 제1 게이트선 및 상기 제2 게이트선과 교차하는 제1 공통 신호선, 상기 제1 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터, 상기 제2 게이트선 및 상기 데이터선에 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 그리고 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극을 포함한다.
박막 트랜지스터 표시판, 공통 신호선

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
박막 트랜지스터 표시판 및 그 제조 방법이 제공된다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기 영동 표시 장치(electrophoretic display), 플라즈마 표시 장치(plasma display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함한다. 한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이러한 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
표시 장치는 행렬 형태로 배열된 화소를 포함하는 표시판을 포함하고, 각 화소는 화소 전극, 공통 전극, 그리고 각 화소 전극에 연결되어 있는 스위칭 소자로서 박막 트랜지스터를 포함한다. 박막 트랜지스터는 게이트 구동부에 의해 생성된 게이트 신호를 전달하는 게이트선 및 데이터 구동부가 생성한 데이터 신호를 전달하는 데이터선에 연결되며, 박막 트랜지스터는 게이트 신호에 따라 데이터 신호를 화소 전극에 전달 또는 차단하는 역할을 한다. 표시 장치의 각 화소는 적색, 녹색 및 청색 등의 기본색을 나타내는데, 각 화소에 대응하는 영역에 색필터 또는 고유한 색의 빛을 내보내는 발광층을 위치시켜 각 화소의 기본색을 나타낼 수 있다.
한편, 액정 표시 장치의 경우 화소 전극 및 공통 전극에 전압을 인가하여 액정층에 전계를 생성하는데, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임 별로, 행 별로, 또는 화소 별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.
표시 장치의 게이트 구동부와 데이터 구동부는 복수의 구동 집적 회로 칩으로 이루어지는 것이 보통인데, 데이터 구동 집적 회로 칩은 비싸기 때문에 그 수효를 줄일 필요가 있다. 데이터 구동 회로 칩의 수를 줄일 경우, 데이터선의 개수가 줄고, 화소마다 박막 트랜지스터의 구조, 위치 등이 동일하지 않으므로, 반전 구동에 의해 잔세로줄 형태의 얼룩이 시인될 수 있다.
본 발명에 따른 한 실시예는 잔세로줄 형태의 얼룩이 시인되는 것을 줄이기 위한 것이다.
상기 과제 이외에도 구체적으로 언급되지 않은 다른 과제를 달성하는 데 사용될 수 있다.
본 발명의 한 실시예에 따른 제1 방향으로 뻗어 있는 제1 게이트선, 상기 제1 방향으로 뻗어 있는 제2 게이트선, 제2 방향으로 뻗어 있는 데이터선, 서로 연결되어 있는 복수개의 제1 가지를 포함하고, 상기 제1 가지는 상기 제2 방향으로 뻗어 있고, 상기 제1 가지는 상기 제1 게이트선 및 상기 제2 게이트선과 교차하는 제1 공통 신호선, 상기 제1 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터, 상기 제2 게이트선 및 상기 데이터선에 연결되어 있는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 그리고 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극을 포함한다.
상기 데이터선은 1 프레임 시간 동안 복수개의 데이터 전압을 인가받을 수 있으며, 상기 제1 공통 신호선은 1 프레임 시간 동안 제1 전압을 인가받을 수 있다.
상기 복수개의 데이터 전압은 1 프레임 시간 주기로 극성이 반전될 수 있으며, 상기 제1 전압은 상기 데이터 전압과 반대되는 극성을 가질 수 있다.
상기 제1 게이트선은 제1 게이트 온 신호를 인가받고, 상기 제2 게이트선은 제2 게이트 온 신호를 인가받고, 상기 제1 게이트 온 신호가 상기 제2 게이트 온 신호보다 먼저 인가되고, 상기 제1 게이트 온 신호와 상기 제2 게이트 온 신호는 소정 시간 동안 중첩할 수 있다.
상기 제1 게이트 온 신호와 상기 제2 게이트 온 신호는 각각 1 수평 주기 동안 인가될 수 있다.
상기 제1 게이트 온 신호와 상기 제2 게이트 온 신호는 1/2 수평 주기 동안 중첩될 수 있다.
상기 제1 화소 전극과 상기 제2 화소 전극 사이에는 상기 데이터선과 상기 제1 가지 중 어느 하나만 위치할 수 있다.
상기 제1 공통 신호선은 제2 가지를 포함할 수 있고, 상기 제2 가지는 주변 영역에 위치할 수 있고, 상기 제2 가지는 상기 제1 가지와 연결되어 있을 수있다.
서로 연결되어 있는 복수개의 제3 가지를 포함하고, 상기 제3 가지는 상기 제2 방향으로 뻗어 있고, 상기 제3 가지는 상기 제1 게이트선 및 상기 제2 게이트선과 교차하는 제2 공통 신호선을 더 포함할 수 있다.
상기 데이터선은 1 프레임 시간 동안 복수개의 데이터 전압을 인가받을 수 있으며, 상기 제1 공통 신호선은 1 프레임 시간 동안 제1 전압을 인가받을 수 있으며, 상기 제2 공통 신호선은 1 프레임 시간 동안 제2 전압을 인가받을 수 있다.
상기 복수개의 데이터 전압은 1 프레임 시간 주기로 극성이 반전될 수 있으며, 상기 제1 전압 및 상기 제2 전압은 상기 데이터 전압과 반대되는 극성을 가질 수 있다.
상기 제1 화소 전극과 상기 제2 화소 전극 사이에는 상기 데이터선, 상기 제1 가지 및 상기 제2 가지 중 어느 하나만 위치할 수 있다.
상기 데이터선은 상기 제1 가지와 상기 제2 가지의 사이에 위치할 수 있다.
상기 제1 박막 트랜지스터는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함할 수 있고, 상기 제1 드레인 전극은 상기 제1 화소 전극과 연결되어 있을 수 있으며, 상기 제2 박막 트랜지스터는 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함할 수 있고, 상기 제2 드레인 전극은 상기 제2 화소 전극과 연결되어 있을 수 있다.
상기 데이터선은 상기 제1 게이트선 및 상기 제2 게이트선 위에 위치할 수 있고, 상기 제1 공통 신호선은 상기 데이터선과 동일한 층에 위치할 수 있다.
상기 제1 게이트선 및 상기 제2 게이트선과 동일한 층에 위치하는 유지 전극선을 더 포함할 수 있다.
상기 유지 전극선은 유지 전극을 포함할 수 있고, 상기 유지 전극은 상기 데이터선과 중첩할 수 있다.
상기 유지 전극선은 상기 화소 전극과 중첩할 수 있다.
본 발명에 따른 한 실시예는 잔세로줄 형태의 얼룩이 시인되는 것을 줄일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구 체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 “아래에” 있다고 할 때, 이는 다른 부분 “바로 아래에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 아래에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치에 대하여 도 1을 참고하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판 조립체(display panel assembly)(300)와 이에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다. 게이트 구동부(400)와 데이터 구동부(500) 중 적어도 하나는 표시판 조립체(300)에 COG(chip on glass) 형태로 실장될 수 있다.
표시판 조립체(300)는 복수의 표시 신호선(G1-G2n, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(Px)를 포함한다.
색 표시를 구현하기 위해서 각 화소(PX)는 기본색(primary color) 중 하나를 표시하며 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다.
표시 신호선(G1-G2n, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-G2n)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선(D1-Dm)을 포함한다.　 게이트선(G1-G2n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 데이터 신호를 인가 받는 화소 전극(도시하지 않음)과 화소 전극과 마주하며 공통 전압(Vcom)을 인가 받는 공통 전극(도시하지 않음)을 포함한다. 각 화소(PX)는 표시 신호선(G1-G2n, D1-Dm)에 연결된 박막 트랜지스터 등의 스위칭 소자(도시하지 않음)를 포함할 수 있다. 화소(PX)는 스위칭 소자를 통하여 게이트선(G1-G2n)과 데이터선(D1-Dm)에 연결되어 있으며, 스위칭 소자를 통하여 데이터 신호를 인가 받는다.
각 쌍의 게이트선(G2i-1, G2i)(i=1, 2, ..., n)은 한 행의 화소(PX)의 아래위에 배치되어 있다. 예를 들어, 한 행의 화소(PX)는 아래위에 이웃하는 한 쌍의 게이트선(G1 및 G2, G3 및 G4,…,G2i -1, G2i) 중 어느 하나에 연결되어 있다.
데이터선(D1-Dm)은 두 열의 화소(PX)마다 하나씩 배치되어 있다. 즉, 두 열의 화소(PX)가 한 개의 데이터선(D1-Dm)에 연결되어 있다. 예를 들어, 홀수 번째 열에 위치한 화소(PX)는 오른쪽에 위치한 데이터선(D1-Dm)에 연결되어 있고, 짝수 번째 열에 위치한 화소(PX)는 왼쪽에 위치한 데이터선(D1-Dm)에 연결되어 있다. 이외에도, 홀수 번째 열에 위치한 화소(PX)와 짝수 번째 열에 위치한 화소(PX)가 모두 오른쪽에 위치한 데이터선(D1-Dm)에 연결되어 있거나, 홀수 번째 열에 위치한 화소(PX)와 짝수 번째 열에 위치한 화소(PX)가 모두 왼쪽에 위치한 데이터선(D1-Dm)에 연결되어 있을 수 있다.
이와 같이 배치하면, 데이터선(D1-Dm)의 수효를 화소 열 개수의 반으로 줄일 수 있다.
공통 신호선(A)(common signal line)은 제1 가지(a1)와 제2 가지(a2)를 포함한다. 제1 가지(a1)와 제2 가지(a2)는 서로 연결되어 있으며, 하나의 공통된 전압(Va)을 인가받는다. 인접한 데이터선(D1-Dm) 사이에는 제1 가지(a1)가 대략 데이터선(D1-Dm)과 평행한 방향으로 배치되어 있다. 예를 들어, 두 번째 열에 위치한 화소(PX)와 세 번째 열에 위치한 화소(PX) 사이에 제1 가지(a1)가 위치하고, 데이터 선(D1-Dm)은 위치하지 않을 수 있다. 제1 가지(a1)는 절연된 상태로 게이트선(G1-G2n)과 교차한다. 제2 가지(a2)는 표시 장치의 주변 영역(peripheral area)에 배치되어 있으며, 표시 장치의 둘레 중 일부를 둘러싸고 있다. 표시 장치는 표시 영역(display area)과 주변 영역으로 구분될 수 있다. 여기서 표시 영역은 이미지가 표시되는 영역이며, 데이터 전압이 인가되는 화소(PX) 모두를 포함하는 하나의 영역이다. 주변 영역은 표시 영역을 둘러싸고 있으며, 표시 장치의 둘레를 따라 위치하는 하나의 영역이다.
한 개의 화소(PX)의 좌우 측면 중 어느 하나에는 데이터선(D1-Dm)이 위치하고, 다른 하나에는 공통 신호선(A)의 제1 가지(a1)가 위치한다. 즉, 화소(PX)의 좌우에 위치한 데이터선(D1-Dm)과 제1 가지(a1)가 대칭적으로 배치되어 있으므로, 데이터선(D1-Dm)이 화소(PX)에 주는 영향과 제1 가지(a1)가 화소(PX)에 주는 영향이 상쇄될 수 있다. 따라서, 화소(PX)에 인가된 전압은 기생 용량(parasitic capacitance)에 의해 영향을 거의 받지 않을 수 있으며, 표시 장치의 세로줄 현상의 발생을 줄일 수 있다. 여기서 기생 용량은 데이터선(D1-Dm)과 화소 전극(도시하지 않음), 제1 가지(a1)와 화소 전극 사이에 발생하는 것을 뜻한다. 또한, 데이터선(D1-Dm)과 공통 신호선(A)의 대칭성에 의해 화소 전압의 변화량이 거의 없을 수 있기 때문에, 녹색화 또는 적색화 현상(gradual greenish, gradual reddish)이 발생되는 것을 줄일 수 있다. 여기서 녹색화 또는 적색화 현상이란 한 행의 화 소(PX) 중 게이트 신호를 늦게 인가받는 화소는 게이트 신호의 지연에 의해 게이트 턴 온 시간(gate turn-on time)이 길어질 수 있는데, 이 경우 한 행의 화소(PX)가 점차 밝아져서 발생할 수 있는 얼룩을 뜻하며, 화소 전압의 변화량이 커지면 녹색화 또는 적색화 현상은 더욱 심할 수 있다.
게이트 구동부(400)는 표시판 조립체(300)의 게이트선(G1-G2n)과 연결되어 있다. 게이트 구동부(400)는 게이트 신호를 게이트선(G1-G2n)에 인가 한다. 예를 들어, 게이트 구동부(400)는 스위칭 소자를 턴 온시킬 수 있는 게이트 온 전압(Von)과 턴 오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-G2n)에 인가할 수 있다.
데이터 구동부(500)는 표시판 조립체(300)의 데이터선(D1-Dm)과 연결되어 있으며, 데이터선(D1-Dm)에 데이터 전압을 인가한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신 호(CONT2)와 처리한 영상 데이터(DAT)를 데이터 구동부(500)로 내보낸다. 여기에서 영상 신호(R, G, B)의 처리는 도 2에 표시판 조립체(300)의 화소 배열에 따라 영상 데이터(R, G, B)를 재배열하는 동작을 포함한다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 시간을 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호를 포함할 수 있다.
데이터 제어 신호(CONT2)는 일군의 화소에 대한 데이터의 전송의 시작을 알리는 수평 동기 시작 신호와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호 및 데이터 클록 신호를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 공통 전압에 대한 데이터 전압의 극성을 줄여 데이터 전압의 극성이라 함)을 반전시키는 반전 신호를 포함할 수 있다.
데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소에 대한 영상 데이터(DAT) 집합을 수신하고 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택한다. 즉, 데이터 구동부(500)는 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-G2n)에 차례로 인가하여 이 게이트선(G1-G2n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
화소에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 화소 전압으로서 나타난다. 예를 들어, 액정 표시 장치의 경우, 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치의 동작에 대하여 도 2 및 도 3을 참고하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 데이터선 및 화소에 인가되는 전압의 극성을 나타내는 도면이며, 도 3은 도 2의 표시 장치에 인가되는 게이트선 신호와 데이터 전압을 시간에 따라 나타낸 도면이다.
도 2에 도시된 화소의 배열을 살펴보면, 첫 번째 열의 화소는 적색 화소(RP)이고, 두 번째 열의 화소는 녹색 화소(GP)이고, 세 번째 열의 화소는 청색 화소(BP)이며, 적색, 녹색 및 청색 화소(RP, GP, BP)의 배열이 반복된다. 이러한 화소 배열을 스트라이프(stripe) 배열이라 한다.
한 프레임에서 데이터선(D1-Dm)과 화소(PX)에 인가되는 데이터 전압의 극성 이 정극성일 때, 공통 신호선(A)에 인가되는 전압(Va)은 부극성일 수 있다. 반대로, 다음 프레임에서 데이터선(D1-Dm)과 화소(PX)에 인가되는 데이터 전압의 극성은 부극성일 때, 공통 신호선(A)에 인가되는 전압(Va)은 정극성일 수 있다. 이때, 공통 신호선(A)에 인가되는 전압(Va)은 직류 전압일 수 있으며, 그 크기는 공통 전압(Vcom) 또는 데이터 전압의 RMS(root-mean-square) 값을 기준으로 하여 설정될 수 있다. 따라서, 표시 장치의 소비 전류는 줄어들 수 있다.
도 3에 도시된 것처럼, 1/2 수평 주기(또는 "1/2H")[수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 데이터 구동부(500)와 게이트 구동부(400)는 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-G2n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호의 상태가 제어된다("프레임 반전").
이외에도, 한 프레임 내에서도 반전 신호의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 도트 반전), 인접 데이터선을 통하여 동시에 흐르는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 도트 반전). 예를 들어, 구동부 반전(driver inversion)은 열 반전으로서 하나의 데이터선에 흐르는 데이터 전압은 항상 동일 극성이고 이웃한 두 데이터선 에 흐르는 데이터 전압은 반대 극성이며, 겉보기 반전(apparent inversion)은 1×2 도트 반전이다. 여기서 구동부 반전은 데이터 구동부(500)에서의 반전이고, 겉보기 반전은 화소(PX)에 나타나는 반전을 뜻한다. 이처럼, 겉보기 반전이 도트 반전이 되면 화소 전압이 정극성일 때와 부극성일 때에 킥백 전압으로 인해서 나타나는 휘도의 차가 분산되어 나타나므로 세로줄 불량이 줄어들 수 있다.
도 3에서, gi(i=1, 2, ..., 2n)는 i번째 게이트선(Gi)에 인가되는 게이트 신호를 나타내고, d1, d2, ...d2n은 도 2에서 데이터선(D1, D2, D3,...) 중 어느 하나에 차례로 인가되는 데이터 전압을 나타낸다.
각 게이트선(G1-G2n)에 게이트 온 전압(Von)을 인가하는 시간이 1H이며, 인접한 두 게이트선(G1-G2n)에 게이트 온 전압(Von)을 인가하는 시간은 1/2H 동안 중첩된다. 이때, 각 게이트선(G1-G2n)에 연결된 화소에 인가할 목표 데이터 전압은 후반 1/2 H 동안 인가된다.
이로 인해, 홀수 행의 게이트선(G2i-1)에 게이트 온 전압(Von)이 인가된 후 t=1/2H인 시점에서 짝수 행의 게이트선(G2i)에 게이트 온 전압(Von)이 인가되면, 짝수 행의 게이트선(G2i)에 연결되어 있는 화소에는 홀수 행의 게이트선(G2i-1)에 연결되어 있는 화소에 인가되는 데이터 전압이 인가되어, 짝수 행의 게이트선(G2i)에 연결되어 있는 화소는 예비 충전이 이루어진다.
다음 홀수 행의 게이트선(G2i-1)에 게이트 온 전압(Von)이 인가된 후 t=1H인 시점이 되면, 홀수 행의 게이트선(G2i -1)에는 게이트 온 전압(Von)이 인가되지 않고 게이트 오프 전압(Voff)이 인가되고 짝수 행의 게이트선(G2i)에는 계속 게이트 온 전압(Von)이 인가된다. 이때, 짝수 행의 게이트선(G2i)에 연결되어 있는 화소에는 비로소 자신의 데이터 전압이 인가되어 목표 전압까지의 정상적인 충전 동작이 이루어진다. 하지만 이미 자신의 데이터 전압은 아니지만 이전 1/2H동안 예비 충전이 이루어진 상태이므로 목표 전압까지의 충전 시간이 줄어든다.
이로 인해, 데이터선의 개수가 반감되고 게이트선이 2배로 증가됨에 따라 감소된 화소의 충전 시간이 보상될 수 있다.
그러면, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치에 대하여 도 4를 참고하여 상세하게 설명한다. 도 1 내지 도 3의 설명과 중복되는 설명은 생략한다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도이다.
제1 공통 신호선(A)과 제2 공통 신호선(B)이 인접한 데이터선(D1-Dm) 사이에 교대로 배치되어 있으며, 각각 전압(Va, Vb)를 인가받는다. 예를 들어, 두 번째 열에 위치한 화소(PX)와 세 번째 열에 위치한 화소(PX) 사이에는 제1 공통 신호선(A)이 위치하고, 데이터선(D1-Dm)은 위치하지 않을 수 있다. 또한, 네 번째 열에 위치한 화소(PX)와 다섯 번째 열에 위치한 화소(PX) 사이에는 제2 공통 신호선(B)가 위치하고, 데이터선(D1-Dm)은 위치하지 않을 수 있다.
한 개의 화소(PX)의 좌우 측면 중 어느 하나에는 데이터선(D1-Dm)이 위치하고, 다른 하나에는 제1 공통 신호선(A) 또는 제2 공통 신호선(B)가 위치한다. 즉, 화소(PX)의 좌우에 위치한 데이터선(D1-Dm)과 공통 신호선(A, B)이 대칭적으로 배치되어 있으므로, 데이터선(D1-Dm)이 화소(PX)에 주는 영향과 공통 신호선(A, B)이 화소(PX)에 주는 영향이 상쇄될 수 있다. 따라서, 화소(PX)에 인가된 전압은 기생 용량에 의해 영향을 거의 받지 않을 수 있으며, 표시 장치의 세로줄 현상의 발생을 줄일 수 있다. 또한, 데이터선(D1-Dm)과 공통 신호선(A, B)의 대칭성에 의해 화소 전압의 변화량이 거의 없을 수 있기 때문에, 녹색화 또는 적색화 현상이 발생되는 것을 줄일 수 있다.
한 프레임에서 데이터선(D1-Dm)과 화소(PX)에 인가되는 데이터 전압의 극성이 정극성일 때, 제1 공통 신호선(A)에 인가되는 전압(Va)과 제2 공통 신호선(B)에 인가되는 전압(Vb)은 부극성일 수 있다. 반대로, 다음 프레임에서 데이터선(D1-Dm)과 화소(PX)에 인가되는 데이터 전압의 극성은 부극성일 때, 제1 공통 신호선(A)에 인가되는 전압(Va)과 제2 공통 신호선(B)에 인가되는 전압(Vb)은 정극성일 수 있다. 이때, 제1 공통 신호선 (A)에 인가되는 전압(Va)과 제2 공통 신호선(B)에 인가되는 전압(Vb)은 직류 전압일 수 있으며, 그 크기는 공통 전압(Vcom) 또는 데이터 전압의 RMS(root-mean-square) 값을 기준으로 하여 설정될 수 있다. 따라서, 표시 장치의 소비 전류는 줄어들 수 있다.
그러면, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에 대하여 도 5 및 도 6을 참고로 하여 상세하게 설명한다. 다만 도 1 내지 도 4의 설명과 중복되는 설명은 생략한다.
도 5는 본 발명의 한 실시예에 액정 표시 장치의 배치도이며, 도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 자른 단면도이다.
유리, 플라스틱 등으로 만들어진 절연성 기판(110) 위에 게이트선(121a, 121b), 게이트 전극(124a, 124b), 유지 전극선(storage electrode line)(131) 및 유지 전극(133)이 위치한다. 게이트선(121a, 121b)은 게이트 신호를 전달하며, 대략 행 방향으로 뻗어 있고, 돌출된 복수의 게이트 전극(124a, 124b)을 포함한다. 제1 게이트선(121a)은 화소 전극(191a, 191b)의 위에 위치하며, 제2 게이트선(121b)는 화소 전극(191)의 아래에 위치한다. 즉, 화소열마다 한 쌍의 게이트선(121a, 121b)이 위치하므로, 화소열과 화소열 사이에는 두 개의 게이트선이 위치한다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 유지 전극(133)을 포함한다. 유지 전극선(131)은 대략 게이트선(121a, 121b)과 평행하며, 유지 전극(133)은 대략 데이터선(171)과 평행하다. 유지 전극선(131)은 화소 전극(191)과 중첩하며, 유지 전극(133)은 데이터선(171) 및 화소 전극(191)과 중첩한다. 이때, 유지 전극선(131)과 유지 전극(133)의 모양과 배치는 다양하게 변형될 수 있다. 그러 나, 유지 전극선(131)과 유지 전극(133)은 생략될 수 있다.
게이트선(121a, 121b) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또는 게이트선(121a, 121b) 및 유지 전극선(131)는 ITO(indium tin oxide), IZO (indium zinc oxide), AZO(aluminium doped ZnO) 등의 투명성 도전 물질로 만들어질 수도 있다. 게이트선(121a, 121b) 및 유지 전극선(131)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 유기 절연 물질 등을 포함할 수 있다. 게이트 절연막(140)은 두 개 이상의 절연막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 반도체(semiconductor)(154, 154a, 154b)가 위치한다.
반도체(154, 154a, 154b) 위에는 저항성 접촉 부재(161, 163b, 165b, 167b, 168)가 위치한다. 저항성 접촉 부재(161, 163b, 165b, 167b, 168)는 금속 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질을 포함할 수 있다.
반도체(154a, 154b) 위에는 데이터선(171), 드레인 전극(drain electrode)(175a, 175b), 공통 신호선(178)이 위치한다. 데이터선(171)은 데이터 전압을 전달하며 대략 열 방향으로 뻗어 게이트선(121a, 121b)과 교차한다. 데이터선(171)은 게이트 전극(124a, 124b) 위에서 굽은 모양의 소스 전극(173a, 173b)을 포함한다. 이외에도 소스 전극(173a, 173b)의 모양은 다양하게 변형될 수 있다.
공통 신호선(178)은 데이터선(171)과 동일한 층에 위치하며, 화소 전극(191a, 191b) 사이에 위치하며, 데이터선(171)과 대략 평행하다. 예를 들어, 행 방향으로 배치되어 있는 복수의 화소 전극에서, 화소 전극(191a, 191b) 사이에 데이터선(171)과 공통 신호선(178) 중 어느 하나만 위치하며, 데이터선(171)과 공통 신호선(178)이 교대로 배치되어 있다. 공통 신호선(178)은 게이트선(121a, 121b)과 절연된 상태로 교차한다. 공통 신호선(178)은 액정 표시 장치의 주변 영역에서 하나로 연결되어 있으며, 하나의 공통된 전압을 인가받는다. 이외에도, 공통 신호선(178)은 액정 표시 장치의 주변 영역에서 둘로 나누어 연결될 수 있다.
화소 전극(191a, 191b)의 좌우에 위치한 데이터선(171)과 공통 신호선(178)이 대칭적으로 배치되어 있으므로, 데이터선(171)이 화소 전극(191a, 191b)에 주는 영향과 공통 신호선(178)이 화소(191a, 191b)에 주는 영향이 상쇄될 수 있다. 따라서, 화소 전극(191a, 191b)에 인가된 전압은 기생 용량에 의해 영향을 거의 받지 않을 수 있으며, 표시 장치의 세로줄 현상의 발생을 줄일 수 있다. 또한, 데이터선(171)과 공통 신호선(178)의 대칭성에 의해 화소 전압의 변화량이 거의 없을 수 있기 때문에, 녹색화 또는 적색화 현상이 발생되는 것을 줄일 수 있다.
드레인 전극(175a, 175b)은 데이터선(171)과 분리되어 있으며, 가는 부분(narrow portion)과 확장부(wide portion)(177a, 177b)를 포함한다. 가는 부분은 소스 전극(173a, 173b)으로 둘러싸인 끝 부분을 포함하며, 확장부(177a, 177b)는 거의 사각형이다.
데이터선(171), 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b, 177a, 177b), 공통 신호선(178)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 예를 들어, 몰리브덴 합금으로 Mo-Nb, Mo-Ti가 있다. 또는 데이터선(171), 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b, 177a, 177b), 공통 신호선(178)은 ITO, IZO, AZO 등의 투명성 도전 물질로 만들어질 수도 있다. 데이터선(171), 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b, 177a, 177b), 공통 신호선(178)은 두 개 이상의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
한편, 게이트 전극(124a, 124b), 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)은 반도체(154a, 154b)와 함께 박막 트랜지스터(Qa, Qb)(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이의 반도체(154a, 154b)에 위치한다. 드레인 전극(175a, 175b)은 화소 전극(191a, 191b)과 연결되어 구동 전압을 인가할 수 있 다.
데이터선(171), 소스 전극(173a, 173b), 드레인 전극(175a, 175b, 177a, 177b) 및 공통 신호선(178)은 서로 다른 층에 위치한 반도체(154, 154a, 154b)와 실질적으로 동일한 평면 모양을 가질 수 있다. 다만, 데이터선(171), 소스 전극(173a, 173b), 드레인 전극(175a, 175b, 177a, 177b) 및 공통 신호선(178)은 박막 트랜지스터의 채널을 덮고 있지 않다.
데이터선(171)과 드레인 전극(175a, 175b) 위에는 질화규소(SiNx), 산화규소(SiOx) 등을 포함하는 보호막(180)이 위치한다. 보호막(180)은 유기 절연 물질을 포함할 수 있다. 보호막(180)은 드레인 전극(177a, 177b) 노출하는 접촉 구멍(185)를 포함한다. 접촉 구멍(185)를 통하여 화소 전극(191a, 191b)과 드레인 전극(177a, 177b)이 연결되어 있다.
보호막(180) 위에 화소 전극(191a, 191b)이 위치한다. 화소 전극(191a, 191b)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다.
박막 트랜지스터가 위치하는 제1 표시판(100)과 제1 표시판(100)에 대향하는 제2 표시판(200) 사이에 액정층(3)이 위치한다. 액정층(3)은 양(+) 또는 음(-)의 유전율 이방성을 가질 수 있으며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 제1 표시판(100)과 제2 표시판(200)의 표면에 대하여 거의 수평 또는 수직을 이루도록 배향될 수 있다.
제1 표시판(100)과 제2 표시판(200)의 안쪽 면에는 배향막(alignment layer)(도시하지 않음)이 위치할 수 있으며 이들은 수직 또는 수평 배향막일 수 있 다. 제1 표시판(100)과 제2 표시판(200)의 바깥쪽 면에는 편광판(도시하지 않음)이 구비될 수 있다.
제2 기판(210) 위에는 차광 부재(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며, 빛샘 등을 방지할 수 있다.
차광 부재(220) 위에는 색필터(230R, 230G, 230B)가 위치한다. 색필터(230R, 230G, 230B)는 인접한 데이터선(171) 사이에 띠 형태로 위치할 수 있다. 색필터(230R, 230G, 230B)는 적색, 녹색 또는 청색을 나타내는 안료, 감광성 유기물을 포함할 수 있다.
색필터(230R, 230G, 230B) 위에는 덮개막(250)이 위치한다. 덮개막(250)은 무기 절연 물질, 유기 절연 물질 등을 포함할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 ITO, IZO 등을 포함하는 투명한 도전성 산화물을 포함할 수 있다.
화소 전극(191a, 191b)은 접촉 구멍(185)을 통하여 박막 트랜지스터의 드레인 전극(175a, 175b)과 연결되어 있으며, 드레인 전극(175a, 175b)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191a, 191b)은 제2 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 화소 전극(191a, 191b)과 공통 전극(270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
화소 전극(191a, 191b)과 공통 전극(270)은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한 다.
화소 전극(191a, 191b)은 유지 전극(133) 및 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이룬다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 데이터선 및 화소에 인가되는 전압의 극성을 나타내는 도면이다.
도 3은 도 2의 표시 장치에 인가되는 게이트선 신호와 데이터 전압을 시간에 따라 나타낸 도면이다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 포함하는 표시 장치의 블록도이다.
도 5는 본 발명의 한 실시예에 액정 표시 장치의 배치도이다.
도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 자른 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
A, B, 178: 공통 신호선
121a, 121b: 게이트선 124a,124b: 게이트 전극
154, 154a, 154b: 반도체 171: 데이터선
173a, 173b: 소스 전극 175a, 175b, 177a, 177b: 드레인 전극
191a, 191b: 화소 전극

Claims (20)

  1. 제1 방향으로 뻗어 있는 제1 게이트선, 및 제2 게이트선,
    제2 방향으로 뻗어 있는 데이터선,
    복수개의 제1 가지 및 상기 복수의 제1 가지를 연결하는 제2 가지를 포함하는 제1 공통 신호선,
    상기 제1 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터,
    상기 제2 게이트선 및 상기 데이터선에 연결되어 있는 제2 박막 트랜지스터,
    상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극, 그리고
    상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극을 포함하고,
    상기 제1 가지는 상기 제2 방향으로 뻗어 있고, 상기 제1 가지는 상기 제1 게이트선 및 상기 제2 게이트선과 교차하며,
    상기 복수개의 제1 가지 중 인접한 두 개의 제1 가지 사이에 상기 제1 화소 전극 및 상기 제2 화소 전극이 위치하고,
    상기 제2 가지는 주변 영역에 위치하며 상기 제2 방향으로 연장된 일부를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 데이터선은 1 프레임 시간 동안 복수개의 데이터 전압을 인가받으며, 상기 제1 공통 신호선은 1 프레임 시간 동안 제1 전압을 인가받는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 복수개의 데이터 전압은 1 프레임 시간 주기로 극성이 반전되며, 상기 제1 전압은 상기 데이터 전압과 반대되는 극성을 갖는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 제1 게이트선은 제1 게이트 온 신호를 인가받고, 상기 제2 게이트선은 제2 게이트 온 신호를 인가받고, 상기 제1 게이트 온 신호가 상기 제2 게이트 온 신호보다 먼저 인가되고, 상기 제1 게이트 온 신호와 상기 제2 게이트 온 신호는 소정 시간 동안 중첩하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제1 게이트 온 신호와 상기 제2 게이트 온 신호는 각각 1 수평 주기 동안 인가되는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제1 게이트 온 신호와 상기 제2 게이트 온 신호는 1/2 수평 주기 동안 중첩되는 박막 트랜지스터 표시판.
  7. 제4항에서,
    상기 데이터선은 1 프레임 시간 동안 복수개의 데이터 전압을 인가받으며, 상기 제1 공통 신호선은 1 프레임 시간 동안 제1 전압을 인가받는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 복수개의 데이터 전압은 1 프레임 시간 주기로 극성이 반전되며, 상기 제1 전압은 상기 데이터 전압과 반대되는 극성을 갖는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극 사이에는 상기 데이터선과 상기 제1 가지 중 어느 하나만 위치하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제1 공통 신호선은 제2 가지를 포함하고, 상기 제2 가지는 주변 영역에 위치하고, 상기 제2 가지는 상기 제1 가지와 연결되어 있는 박막 트랜지스터 표시판.
  11. 제1항에서,
    서로 연결되어 있는 복수개의 제3 가지를 포함하고, 상기 제3 가지는 상기 제2 방향으로 뻗어 있고, 상기 제3 가지는 상기 제1 게이트선 및 상기 제2 게이트선과 교차하는 제2 공통 신호선을 더 포함하는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 데이터선은 1 프레임 시간 동안 복수개의 데이터 전압을 인가받으며, 상기 제1 공통 신호선은 1 프레임 시간 동안 제1 전압을 인가받으며, 상기 제2 공통 신호선은 1 프레임 시간 동안 제2 전압을 인가받는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 복수개의 데이터 전압은 1 프레임 시간 주기로 극성이 반전되며, 상기 제1 전압 및 상기 제2 전압은 상기 데이터 전압과 반대되는 극성을 갖는 박막 트랜지스터 표시판.
  14. 제11항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극 사이에는 상기 데이터선, 상기 제1 가지 및 상기 제2 가지 중 어느 하나만 위치하는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 데이터선은 상기 제1 가지와 상기 제2 가지의 사이에 위치하는 박막 트랜지스터 표시판.
  16. 제1항에서,
    상기 제1 박막 트랜지스터는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하고, 상기 제1 드레인 전극은 상기 제1 화소 전극과 연결되어 있으며,
    상기 제2 박막 트랜지스터는 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하고, 상기 제2 드레인 전극은 상기 제2 화소 전극과 연결되어 있는 박막 트랜지스터 표시판.
  17. 제1 항에서,
    상기 데이터선은 상기 제1 게이트선 및 상기 제2 게이트선 위에 위치하고, 상기 제1 공통 신호선은 상기 데이터선과 동일한 층에 위치하는 박막 트랜지스터 표시판.
  18. 제17 항에서,
    상기 제1 게이트선 및 상기 제2 게이트선과 동일한 층에 위치하는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  19. 제18 항에서,
    상기 유지 전극선은 유지 전극을 포함하고, 상기 유지 전극은 상기 데이터선과 중첩하는 박막 트랜지스터 표시판.
  20. 제18 항에서,
    상기 유지 전극선은 상기 화소 전극과 중첩하는 박막 트랜지스터 표시판.
KR1020090106621A 2009-11-05 2009-11-05 박막 트랜지스터 표시판 및 그 제조 방법 KR101654834B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090106621A KR101654834B1 (ko) 2009-11-05 2009-11-05 박막 트랜지스터 표시판 및 그 제조 방법
US12/818,031 US9030395B2 (en) 2009-11-05 2010-06-17 Thin film transistor display panel and method of manufacturing the same
US14/709,144 US9548323B2 (en) 2009-11-05 2015-05-11 Thin film transistor display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090106621A KR101654834B1 (ko) 2009-11-05 2009-11-05 박막 트랜지스터 표시판 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160111869A Division KR101702108B1 (ko) 2016-08-31 2016-08-31 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110049556A KR20110049556A (ko) 2011-05-12
KR101654834B1 true KR101654834B1 (ko) 2016-09-07

Family

ID=43924869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090106621A KR101654834B1 (ko) 2009-11-05 2009-11-05 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US9030395B2 (ko)
KR (1) KR101654834B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9557619B2 (en) * 2011-09-26 2017-01-31 Apple Inc. Data line-to-pixel decoupling
CN102332245A (zh) * 2011-10-14 2012-01-25 深圳市华星光电技术有限公司 液晶显示装置及其驱动方法
CN102654985A (zh) * 2011-11-18 2012-09-05 京东方科技集团股份有限公司 一种液晶显示装置的驱动方法
TWI493685B (zh) 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
US9869908B2 (en) * 2012-03-06 2018-01-16 Apple Inc. Pixel inversion artifact reduction
KR20130112213A (ko) * 2012-04-03 2013-10-14 삼성전자주식회사 디스플레이 장치 및 그것의 영상 데이터 신호 출력 방법
CN103676369A (zh) * 2012-09-13 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示器件
KR102043165B1 (ko) * 2013-01-30 2019-11-12 삼성디스플레이 주식회사 표시 장치
CN103197480B (zh) * 2013-03-22 2015-07-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR102033619B1 (ko) * 2013-06-25 2019-10-18 엘지디스플레이 주식회사 표시장치
KR102081827B1 (ko) * 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
KR102138107B1 (ko) * 2013-10-10 2020-07-28 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102046848B1 (ko) * 2013-12-20 2019-11-20 엘지디스플레이 주식회사 액정표시장치
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP6128046B2 (ja) 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
CN104062823B (zh) * 2014-06-06 2017-01-25 厦门天马微电子有限公司 一种阵列基板及显示装置
KR102244693B1 (ko) * 2014-11-10 2021-04-27 삼성디스플레이 주식회사 표시 장치
KR102240291B1 (ko) * 2014-11-26 2021-04-14 삼성디스플레이 주식회사 액정 표시 장치
KR20160096778A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
CN104698646B (zh) * 2015-04-03 2017-05-31 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
CN104714345B (zh) * 2015-04-08 2017-08-29 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、液晶显示面板及显示装置
CN104749847B (zh) * 2015-04-20 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示装置及图像显示方法
US10170072B2 (en) * 2015-09-21 2019-01-01 Apple Inc. Gate line layout configuration
KR102446004B1 (ko) * 2015-12-31 2022-09-22 삼성디스플레이 주식회사 액정 표시 장치
KR102485387B1 (ko) 2016-01-20 2023-01-06 삼성디스플레이 주식회사 표시 장치
AU2017274508A1 (en) * 2016-05-31 2018-11-22 E Ink Corporation Backplanes for electro-optic displays
KR20180079550A (ko) * 2016-12-30 2018-07-11 엘지디스플레이 주식회사 표시패널
CN110021261B (zh) 2018-06-28 2020-11-03 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板
TWI667780B (zh) * 2018-08-02 2019-08-01 友達光電股份有限公司 顯示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151689A (en) * 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
JPH0391300A (ja) 1989-09-04 1991-04-16 Hitachi Ltd 自動配線装置
JP3091300B2 (ja) 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
KR100477130B1 (ko) * 1997-09-25 2005-08-29 삼성전자주식회사 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
KR100507271B1 (ko) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
KR100884992B1 (ko) * 2002-04-20 2009-02-20 엘지디스플레이 주식회사 액정표시장치
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101032948B1 (ko) * 2004-04-19 2011-05-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7586476B2 (en) * 2005-06-15 2009-09-08 Lg. Display Co., Ltd. Apparatus and method for driving liquid crystal display device
KR101240645B1 (ko) * 2005-08-29 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101205766B1 (ko) * 2005-12-30 2012-11-28 엘지디스플레이 주식회사 액정표시장치
KR20070072113A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101219043B1 (ko) * 2006-01-26 2013-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
TWI430242B (zh) * 2006-08-01 2014-03-11 Samsung Display Co Ltd 顯示器裝置及驅動顯示器裝置的方法
US8164562B2 (en) * 2006-10-24 2012-04-24 Samsung Electronics Co., Ltd. Display device and driving method thereof
KR101338105B1 (ko) 2006-12-06 2013-12-06 엘지디스플레이 주식회사 액정표시장치의 구동 회로 및 방법
KR101385472B1 (ko) 2007-08-09 2014-04-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101354406B1 (ko) * 2008-05-23 2014-01-22 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
US20150243680A1 (en) 2015-08-27
US9030395B2 (en) 2015-05-12
KR20110049556A (ko) 2011-05-12
US20110102309A1 (en) 2011-05-05
US9548323B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
KR101654834B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101160839B1 (ko) 액정 표시 장치
TWI408473B (zh) 液晶顯示器
EP3550552B1 (en) Display panel
KR101196860B1 (ko) 액정 표시 장치
KR101032948B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101358334B1 (ko) 액정 표시 장치 및 그 구동 방법
TWI432853B (zh) 液晶顯示器
US8531371B2 (en) Liquid crystal display and driving method thereof
KR101358827B1 (ko) 액정 표시 장치
KR20080009897A (ko) 액정 표시 장치
KR20060029369A (ko) 액정 표시 장치 및 그 구동 방법
KR20060112043A (ko) 액정 표시 장치
JP2007079568A (ja) 液晶表示装置
US20080074601A1 (en) Liquid crystal display
US7894030B2 (en) Liquid crystal display and method havng three pixel electrodes adjacent each other in a column direction connected with three respective gate lines that are commonly connected and three data lines, two of which are overlapped by all three pixel electrodes
KR101462163B1 (ko) 액정 표시 장치
US8339533B2 (en) Vertical alignment mode liquid crystal display and method of manufacturing the same
KR20080053644A (ko) 액정 표시 장치
KR102472373B1 (ko) 액정 표시 장치
KR101702108B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100895307B1 (ko) 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치
KR100973814B1 (ko) 액정 표시 장치
KR20070060660A (ko) 액정 표시 장치
KR20070076624A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 4