KR101652791B1 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
KR101652791B1
KR101652791B1 KR1020100106029A KR20100106029A KR101652791B1 KR 101652791 B1 KR101652791 B1 KR 101652791B1 KR 1020100106029 A KR1020100106029 A KR 1020100106029A KR 20100106029 A KR20100106029 A KR 20100106029A KR 101652791 B1 KR101652791 B1 KR 101652791B1
Authority
KR
South Korea
Prior art keywords
layer
mask
substrate
mask layer
forming
Prior art date
Application number
KR1020100106029A
Other languages
Korean (ko)
Other versions
KR20120044633A (en
Inventor
이상문
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100106029A priority Critical patent/KR101652791B1/en
Publication of KR20120044633A publication Critical patent/KR20120044633A/en
Application granted granted Critical
Publication of KR101652791B1 publication Critical patent/KR101652791B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체 소자 제조 방법이 개시되어 있다. 개시된 반도체 소자 제조 방법에 따르면, 준비된 기판 상에 제1마스크층을 형성하고, 제1마스크층 상에 제1마스크층보다 에칭율이 낮은 제2마스크층을 형성한다. 제1 및 제2마스크층을 패터닝하여 제1 및 제2마스크층이 제거된 개구 영역이 존재하는 패턴 구조를 형성한다. 그리고 에칭 공정을 통해 제1마스크층을 오버에칭시켜, 제2마스크층이 제1마스크층보다 큰 폭을 가지는 오버행 구조로 형성하여, 제2마스크층과 기판 사이에 빈 공간이 생기도록 한다. 그런 다음, 개구 영역에 하부 버퍼층을 형성하고, 이 하부 버퍼층 상에 하부 버퍼층 및 제2마스크층을 덮도록 상부 버퍼층을 형성한다. 상부 버퍼층 상에 반도체 소자의 주요층 구조를 형성한 다음, 화학적 에칭을 이용하여 기판을 제거한다.A semiconductor device manufacturing method is disclosed. According to the disclosed semiconductor device manufacturing method, a first mask layer is formed on a prepared substrate, and a second mask layer having a lower etching rate than the first mask layer is formed on the first mask layer. The first and second mask layers are patterned to form a patterned structure in which the opening regions from which the first and second mask layers are removed are present. And overetching the first mask layer through an etching process such that the second mask layer is formed into an overhang structure having a width greater than that of the first mask layer so that voids are formed between the second mask layer and the substrate. Then, a lower buffer layer is formed in the opening region, and an upper buffer layer is formed on the lower buffer layer so as to cover the lower buffer layer and the second mask layer. The main layer structure of the semiconductor device is formed on the upper buffer layer, and then the substrate is removed using chemical etching.

Description

반도체 소자 제조 방법{Manufacturing method of semiconductor device}[0001] The present invention relates to a manufacturing method of a semiconductor device,

기판 제거시간을 크게 단축시킬 수 있는 반도체 소자 제조 방법에 관한 것이다.To a semiconductor device manufacturing method capable of greatly shortening a substrate removal time.

일반적으로 질화물계 발광 소자 구조는 사파이어, SiC, Si 등의 기판 상에 질화물 반도체층 예컨대, GaN 반도체층을 성장하여 제작된다. 그러나 여전히 기판과 성장된 질화물 반도체 예컨대, GaN 반도체의 격자 상수 및 열팽창계수의 차이로 인한 결함밀도가 크며, 대략 108 cm-2 이상의 결함 밀도를 소자 내의 박막에 포함하고 있다. 이러한 큰 결함밀도에 기인한 발광 소자의 발광 효율 저하와 더불어 낮은 정전기적 특성, 높은 누설 전류 등으로 인해 전기적 특성이 저하될 수 있다. In general, a nitride-based light-emitting device structure is fabricated by growing a nitride semiconductor layer, such as a GaN semiconductor layer, on a substrate of sapphire, SiC, Si, or the like. However, the defect density is still large due to the difference in lattice constant and thermal expansion coefficient between the substrate and the grown nitride semiconductor such as GaN semiconductor, and the defect density of about 10 8 cm -2 or more is included in the thin film in the device. Electrical characteristics may be lowered due to low electrostatic characteristics, high leakage current, etc., in addition to a decrease in luminous efficiency of the light emitting device due to such a large defect density.

또한, 전기적으로 절연성 기판인 사파이어 기판을 이용할 경우, 기판 하측에 전극을 형성하는 것이 불가능하므로 전극 형성을 위하여 반도체 박막을 식각해야 하는 복잡한 공정이 요구된다. In addition, when a sapphire substrate, which is an electrically insulating substrate, is used, it is impossible to form an electrode below the substrate. Therefore, a complicated process is required to etch the semiconductor thin film for electrode formation.

최근에는 HVPE(hydride vapor phase epitaxy) 법을 이용하여 GaN 기판을 제작하여, 이를 발광 소자에 적용하는 사례가 발표되고 있으나 GaN 기판의 가격이 너무 고가이므로 실용화되지 못하고 있는 실정이다.Recently, a GaN substrate is fabricated using a hydride vapor phase epitaxy (HVPE) method, and the GaN substrate is applied to a light emitting device. However, the GaN substrate is too expensive to be put to practical use.

또한, 수직형 발광 소자를 제작하기 위하여 사파이어 기판을 제거하는 레이저 리프트 오프(laser lift-off) 방법은 공정이 복잡하고 많은 공정 비용과 고가의 장비가 필요하고, 이러한 기판의 제거 과정에서 주변 반도체층에 손상을 가져오게 되어 보다 간단하면서 저비용의 공정 개발이 요구되고 있다. In addition, a laser lift-off method for removing a sapphire substrate to fabricate a vertical type light emitting device requires a complicated process and requires a lot of processing cost and expensive equipment. In the process of removing the substrate, It is required to develop a simple and low-cost process.

이러한 단점을 극복하기 위해 최근 레이저 리프트 오프 방식 대신 화학적 식각 방법(Chemical lift-off:CLO)을 이용하여 기판을 분리하는 기술이 몇몇 연구그룹에서 발표 되고 있으며 관심을 집중적으로 받고 있는 실정이다. 하지만 그러한 화학적 식각 방법은 식각 속도가 너무 늦어 기판을 제거해야 되는 면적이 커질수록 기판을 제거하기 위해 걸리는 시간이 크게 늘어나는 단점이 있다.In order to overcome these disadvantages, recently, several research groups have reported a technology for separating a substrate using a chemical lift-off (CLO) instead of a laser lift-off method, and attention has been focused on this. However, such a chemical etching method has a disadvantage that the etching time is too slow and the time required to remove the substrate increases greatly as the area to be removed is increased.

기판 제거 공정의 하나로써 화학적 식각 방법(CLO)의 장점을 유지하고 기판 제거하는 시간을 크게 단축시킬 수 있도록 된 반도체 소자 제조 방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device capable of maintaining the advantages of the chemical etching method (CLO) and shortening the time for removing the substrate as one of the substrate removing processes.

본 발명의 실시예에 따른 반도체 소자 제조 방법에 따르면, 기판을 준비하는 단계와; 상기 기판상에 제1마스크층을 형성하는 단계와; 상기 제1마스크층 상에 상기 제1마스크층보다 에칭율이 낮은 제2마스크층을 형성하는 단계와; 상기 제1 및 제2마스크층을 패터닝하여, 제1 및 제2마스크층이 제거된 개구 영역이 존재하는 패턴 구조를 형성하는 단계와; 에칭 공정을 통해 제1마스크층을 오버에칭시켜, 제2마스크층이 제1마스크층보다 큰 폭을 가지는 오버행 구조로 형성하여, 제2마스크층과 기판 사이에 빈 공간이 생기도록 하는 단계와; 상기 개구 영역에 하부 버퍼층을 형성하는 단계와; 상기 하부 버퍼층 상에 상기 하부 버퍼층 및 제2마스크층을 덮도록 상부 버퍼층을 형성하는 단계와; 상기 상부 버퍼층 상에 반도체 소자의 주요층 구조를 형성하는 단계와; 화학적 에칭을 이용하여 상기 기판을 제거하는 단계;를 포함할 수 있다.According to a method of manufacturing a semiconductor device according to an embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, Forming a first mask layer on the substrate; Forming a second mask layer having a lower etching rate than the first mask layer on the first mask layer; Patterning the first and second mask layers to form a pattern structure in which open areas where the first and second mask layers are removed are present; Over etching the first mask layer through an etching process so that the second mask layer is formed into an overhang structure having a width larger than that of the first mask layer so that voids are formed between the second mask layer and the substrate; Forming a lower buffer layer in the opening region; Forming an upper buffer layer on the lower buffer layer to cover the lower buffer layer and the second mask layer; Forming a main layer structure of a semiconductor device on the upper buffer layer; And removing the substrate using chemical etching.

상기 상부 버퍼층은 측면 에피탁시 과성장을 통해 형성될 수 있다.The upper buffer layer may be formed through side epitaxial growth and growth.

상기 기판상에 제1마스크층을 형성하기 전에, 상기 기판 상에 시드층으로서 역할을 하도록 하부 버퍼층의 일부층을 형성하는 단계;를 더 포함하며, 상기 개구 영역에 하부 버퍼층의 나머지층 부분이 형성될 수 있다.Forming a portion of the lower buffer layer to serve as a seed layer on the substrate prior to forming the first mask layer on the substrate, wherein the remaining portion of the lower buffer layer is formed in the opening region .

상기 하부 버퍼층의 일부층은, 상기 개구 영역에 대응하는 영역에만 존재하도록 패터닝 구조로 형성되며, 상기 하부 버퍼층의 일부층을 패터닝 구조로 형성한 후에, 상기 제1 및 제2마스크층을 형성할 수 있다.A part of the lower buffer layer is formed in a patterning structure so as to exist only in a region corresponding to the opening region, and after forming a part of the lower buffer layer into a patterning structure, the first and second mask layers have.

상기 반도체 소자의 주요층 구조는 활성층을 포함하는 반도체층과 전극을 포함하고, 상기 반도체 소자는 발광소자일 수 있다.The main layer structure of the semiconductor element includes a semiconductor layer including an active layer and an electrode, and the semiconductor element may be a light emitting element.

상기 발광소자는 질화물 반도체 수직형 발광소자일 수 있다.The light emitting device may be a nitride semiconductor vertical light emitting device.

상기 제2마스크층 및 제1마스크층을 이루는 두 층은, SiNx/SiO2층, SiNx/AlN층, AlN/SiNx층, AlN/SiO2층, SiO2/AlN층, SiO2/SiNx층 중 어느 하나일 수 있다.Of the second mask layer and the two layers forming the first mask layer, SiNx / SiO 2 layer, SiNx / AlN layer, AlN / SiNx layer, AlN / SiO 2 layer, SiO 2 / AlN layer, SiO 2 / SiNx layer It can be either.

본 발명의 실시예에 따른 반도체 소자 제조 방법에 따르면, 예를 들어, 질화물 반도체 수직형 발광소자 제조시, 사파이어 기판을 제거 공정으로써, 기판 위에 선택 에칭이 가능한 두 층의 마스크를 형성시키고 패터닝 및 에칭하여 상부 마스크가 오버행(overhang) 모양을 가지도록 하여, 빈 공극을 발생시키므로, 이 빈 공극으로 화학적 에칭 공정시 에칭 용액이 쉽고 빠르게 균일하게 침투할 수 있어 공정시간을 획기적으로 단축시킬 수 있다.According to the method of manufacturing a semiconductor device according to an embodiment of the present invention, for example, in manufacturing a nitride semiconductor vertical light emitting device, a sapphire substrate is removed to form a two-layer mask capable of selective etching on a substrate, And the upper mask has an overhang shape to generate hollow voids. Therefore, the etching solution can easily and quickly penetrate uniformly during the chemical etching process with the hollow voids, and the process time can be remarkably shortened.

도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자 제조 방법을 개략적으로 보여준다.
도 3a는 제1마스크층을 에칭하여 제2마스크층이 오버행 모양을 갖도록 한 구조를 보여준다.
도 3b는 기판 위에 SiO2와 SiNx를 증착하여 포토레지스트를 이용한 패터닝과 에칭으로 도 3a의 구조를 실험적으로 재현한 전자현미경(SEM) 사진을 보여준다.
도 8은 본 발명의 실시예에 따른 반도체 소자 제조 방법에 의해 제조된 일 반도체 소자 단위를 보여준다. 1 to 7 schematically show a method of manufacturing a semiconductor device according to an embodiment of the present invention.
3A shows a structure in which the first mask layer is etched so that the second mask layer has an overhang shape.
FIG. 3B shows an electron microscope (SEM) photograph of the structure of FIG. 3A experimentally reproduced by patterning and etching with SiO 2 and SiNx deposited on a substrate using a photoresist.
FIG. 8 shows a semiconductor device unit manufactured by the method of manufacturing a semiconductor device according to an embodiment of the present invention.

이하에서 설명하는 본 발명의 실시예에 따른 반도체 소자 제조 방법은, 질화물 반도체 수직형 발광소자를 제조하는데 적용가능하며, 이외에도, 기판을 제거할 필요가 있는 다양한 반도체 소자를 제조하는데 적용할 수 있다. 이하에서는 본 발명의 실시예에 따른 반도체 소자 제조 방법을 질화물 반도체 수직형 발광소자 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 수직형 발광 소자를 제조하는 경우를 주로 예를 들어 설명할 것이다. 하지만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 다양한 반도체 소자를 제조하는데 적용될 수 있다.The method for fabricating a semiconductor device according to an embodiment of the present invention described below can be applied to manufacture a nitride semiconductor vertical light emitting device and also to manufacture various semiconductor devices requiring removal of a substrate. Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to a nitride semiconductor vertical light emitting device, for example, a gallium nitride (GaN) vertical light emitting device formed on a non-conductive substrate such as a sapphire (Al 2 O 3 ) The case of manufacturing a device will be mainly described by way of example. However, the embodiment of the present invention is not limited thereto, and can be applied to various semiconductor devices.

본 발명의 실시예에 따른 반도체 소자에 사용되는 기판과 버퍼 층(하부 버퍼층 및 상부 버퍼층), 반도체층 예컨대, 활성층은 일반적으로 사용되는 사파이어 기판 (0001) 면 위에서 성장되는 방법뿐만 아니라 비극성 면을 갖는 사파이어 기판 위에 wurtzite 구조에서 비극성을 갖는 a면과 m면 또는 반극성면을 갖는 버퍼층과 활성층이 성장되는 것을 포함할 수 있다.The substrate and the buffer layer (lower buffer layer and upper buffer layer), the semiconductor layer, for example, the active layer used in the semiconductor device according to the embodiment of the present invention are not only grown on the sapphire substrate (0001) And growing the buffer layer and the active layer with a non-polarized a-plane and m-plane or semi-polar plane on the sapphire substrate in the wurtzite structure.

기판 제거 공정의 하나로써, 기판 상에 활성층과 선택적 식각이 가능한 버퍼층을 형성하고 예를 들어, SiO2나 SiN 같은 마스크를 이용하여 과식각을 한 후 반도체 박막을 성장하여 추가적으로 버퍼층을 식각하는 화학적 식각 방법을 이용하면 기판을 효율적으로 분리할 수 있다. As a substrate removing process, a buffer layer capable of selective etching with an active layer is formed on a substrate. For example, a semiconductor thin film is grown by etching using a mask such as SiO 2 or SiN, and a chemical etching It is possible to efficiently separate the substrate.

도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자 제조 방법을 개략적으로 보여준다.1 to 7 schematically show a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 반도체 소자를 제조하기 위하여, 먼저, 기판(1)을 준비하고, 이 기판(1) 상에 제1마스크층(3) 및 이 제1마스크층(3)보다 에칭율이 낮은 제2마스크층(5)을 순차로 형성한다.Referring to FIG. 1, in order to manufacture a semiconductor device, first, a substrate 1 is prepared, and a first mask layer 3 and an etching rate higher than that of the first mask layer 3 And the second lowermost mask layer 5 are sequentially formed.

상기 기판(1)은, 예를 들어, 질화갈륨(GaN)계 발광소자를 제조할 수 있도록, 사파이어(Al2O3)계 기판(1)과 같은 비도전성 기판일 수 있다. 또한, 상기 기판(1)은 도전성 기판을 포함하여 다른 기판을 사용할 수 도 있다. 이 경우, 예를 들어, 본 발명의 실시예에 따른 반도체 소자 제조 방법에 의해 제조되는 반도체 소자는, GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. The substrate 1 may be a non-conductive substrate such as a sapphire (Al 2 O 3 ) based substrate 1, for example, to produce a gallium nitride (GaN) based light emitting device. In addition, the substrate 1 may include another substrate including a conductive substrate. In this case, for example, the semiconductor device manufactured by the method for manufacturing a semiconductor device according to the embodiment of the present invention can be applied to an AlGaInP diode on a GaP substrate, a GaN diode on a SiC substrate, a SiC diode on a SiC substrate, a SiC diode on a sapphire substrate, And / or a combination of nitride based diodes on GaN, SiC, AlN, ZnO and / or other substrates.

도 2를 참조하면, 제2마스크층(5) 상에 포토레지스트 패턴(9)을 형성하고, 에칭 공정을 진행하면, 제1 및 제2마스크층(3)(5)이 에칭에 의해 패터닝되어, 제1 및 제2마스크층(3)(5)이 제거된 개구 영역(7)이 형성된, 제1 및 제2마스크층(3)(5) 패턴이 얻어진다. 2, when a photoresist pattern 9 is formed on the second mask layer 5 and an etching process is performed, the first and second mask layers 3 and 5 are patterned by etching The first and second mask layers 3 and 5 in which the opening regions 7 from which the first and second mask layers 3 and 5 are removed are obtained.

상기 제1 및 제2마스크층(3)(5)은, 하부 마스크인 제1마스크층(3)과 상부 마스크인 제2마스크층(5) 사이에 선택적 에칭이 가능하도록 형성된다. 즉, 제1마스크층(3) 상에 이 제1마스크층(3)보다 에칭율이 낮은 제2마스크층(5)을 형성함으로써, 에칭시, 제1마스크층(3)이 제2마스크층(5)보다 더 많이 에칭되는 선택적 에칭이 이루어지고, 이러한 선택적 에칭에 의해 상부 마스크 즉, 제2마스크층(5)이 도 3a 및 도 3b에서와 같은 오버행(overhang) 구조로 형성될 수 있다. 도 3a는 제1마스크층(3)을 예컨대, BOE 등으로 에칭하여 제2마스크층(5)이 오버행 모양을 갖도록 한 구조를 보여준다. 도 3b는 기판 위에 SiO2와 SiNx를 증착하여 포토레지스트를 이용한 패터닝과 에칭으로 도 3a의 구조를 실험적으로 재현한 전자현미경(SEM) 사진을 보여준다.The first and second mask layers 3 and 5 are formed so as to be selectively etchable between the first mask layer 3 as the lower mask and the second mask layer 5 as the upper mask. That is, by forming the second mask layer 5 having a lower etching rate than the first mask layer 3 on the first mask layer 3, the first mask layer 3 can be formed on the second mask layer 3, Selective etching is performed so that the upper mask, that is, the second mask layer 5, can be formed in an overhang structure as in FIGS. 3A and 3B. 3A shows a structure in which the first mask layer 3 is etched by BOE or the like so that the second mask layer 5 has an overhang shape. FIG. 3B shows an electron microscope (SEM) photograph of the structure of FIG. 3A experimentally reproduced by patterning and etching with SiO 2 and SiNx deposited on a substrate using a photoresist.

도 3a 및 도 3b에서와 같이, 제1마스크층(3)이 제2마스크층(5)보다 에칭율이 빠르므로, 개구 영역(7)을 통해 제1 및 제2마스크층(3)(5) 에칭시, 에칭율이 빠른 제1마스크층(3)이 오버 에칭되어, 제2마스크층(5)이 제1마스크층(3)보다 큰 폭을 가지는 오버행 구조가 형성되어, 제2마스크층(5)과 기판(1) 사이에 빈 공간(11)이 생기게 된다. 여기서, 상기와 같은 오버 에칭 공정후, 포토레지스트 패턴(9)은 제거될 수 있다.3A and 3B, since the first mask layer 3 has a higher etching rate than the second mask layer 5, the first and second mask layers 3 and 5 The first mask layer 3 having a high etching rate is overetched to form an overhang structure in which the second mask layer 5 has a width larger than that of the first mask layer 3, An empty space 11 is formed between the substrate 5 and the substrate 1. Here, after the over-etching process as described above, the photoresist pattern 9 can be removed.

상기 제2마스크층(5) 및 제1마스크층(3)을 이루는 두 층은 예를 들어, SiNx/SiO2일 수 있으나, 이에 한정되는 것은 아니며, 특정한 에칭 용액으로 선택적 에칭이 가능한 물질이면 모두 사용될 수 있다. 예를 들어, 제2마스크층(5) 및 제1마스크층(3)을 이루는 두 층은 SiNx/SiO2층, SiNx/AlN층, AlN/SiNx층, AlN/SiO2층, SiO2/AlN층, SiO2/SiNx층 등이 될 수 있다.The two layers constituting the second mask layer 5 and the first mask layer 3 may be, for example, SiNx / SiO 2 , but are not limited thereto. Any material that can be selectively etched by a specific etching solution Can be used. For example, the second mask layer 5 and the two layers forming the first mask layer 3 is SiNx / SiO 2 layer, SiNx / AlN layer, AlN / SiNx layer, AlN / SiO 2 layer, SiO 2 / AlN may be a layer, SiO 2 / SiNx layer and the like.

상기와 같은 오버행 구조를 형성한 다음, 도 4에서와 같이, 개구 영역(7)에 하부 버퍼층(13)을 형성한다. 즉, 마스크가 오픈된 영역에 하부 버퍼층(13)을 성장한다. 그리고, 이 하부 버퍼층(13) 상에 도 5에서와 같이, 하부 버퍼층(13) 및 제2마스크층(5)을 덮도록 상부 버퍼층(15)을 성장한다. 이때, 상부 버퍼층(15)은 측면 에피탁시 과성장(ELO: Epitaxy Lateral Overgrowth)을 통해 성장될 수 있다.After forming the overhang structure as described above, the lower buffer layer 13 is formed in the opening region 7 as shown in FIG. That is, the lower buffer layer 13 is grown in the region where the mask is opened. The upper buffer layer 15 is grown on the lower buffer layer 13 to cover the lower buffer layer 13 and the second mask layer 5 as shown in FIG. At this time, the upper buffer layer 15 can be grown by lateral epitaxy lateral overgrowth (ELO).

다음으로, 도 6에서와 같이, 상부 버퍼층(15) 상에 반도체 소자를 이루는 주요층 구조(16)를 성장시킨다. 상기 주요층 구조(16)는 반도체층(17)과 전극(19)을 포함할 수 있다. 본 발명의 실시예에 따른 반도체 소자가 발광소자인 경우, 상기 반도체층(17)은 발광이 이루어지는 활성층을 포함한다. 반도체 소자를 이루는 주요층 구조(16)를 형성한 후 필요에 따라 지지대(20)를 예컨대, 웨이퍼 본딩으로 붙일 수 있다.Next, as shown in FIG. 6, a main layer structure 16 constituting a semiconductor device is grown on the upper buffer layer 15. Next, as shown in FIG. The main layer structure 16 may include a semiconductor layer 17 and an electrode 19. When the semiconductor device according to the embodiment of the present invention is a light emitting device, the semiconductor layer 17 includes an active layer that emits light. After forming the main layer structure 16 of the semiconductor device, the support 20 can be bonded, for example, by wafer bonding, if necessary.

다음으로, 도 7에서와 같이, 에칭액(etchant) 예컨대, KOH 에칭액을 이용하여 화학적 에칭(CLO: Chemical Lift Off) 방법으로 에칭을 진행하면, 제2마스크층(5)과 기판(1) 사이의 공극을 통해 에칭액이 투입되어 화학적 에칭이 쉽게 이루어져, 얇은 폭의 제1마스크층(3) 및 하부 버퍼층(13)이 에칭되어, 기판(1)쪽 부분과 상방의 상부 버퍼층(15) 부분을 포함하는 부분으로 분리되고, 이에 의해 기판(1)을 제거할 수 있다.Next, as shown in FIG. 7, when etching is performed by a chemical etching (CLO: Chemical Lift Off) method using an etchant such as a KOH etchant, the etching rate between the second mask layer 5 and the substrate 1 The first mask layer 3 and the lower buffer layer 13 having a small width are etched so that the upper portion of the substrate 1 and the upper portion of the upper buffer layer 15 are covered with the etchant, And the substrate 1 can be removed therefrom.

이후, 예를 들어, 제2마스크층(5) 및 제1마스크층(3)의 일부 남아있는 부분을 제거하고, 전극 패턴(21)을 형성하면, 도 8에서와 같은 반도체 소자를 형성할 수 있다. 도 1 내지 도 7의 공정이 웨이퍼 스케일에서 이루어진다고 할 때, 도 8은 일 반도체 소자 단위를 보여준다. Thereafter, for example, by removing the remaining portions of the second mask layer 5 and the first mask layer 3 and forming the electrode pattern 21, a semiconductor device as shown in Fig. 8 can be formed have. When the processes of Figs. 1 to 7 are performed on a wafer scale, Fig. 8 shows a semiconductor element unit.

한편, 이상에서는 하부 버퍼층(13)이 제1 및 제2마스크층(3)(5) 패턴 형성후에 그 개구 영역(7)에 형성하는 경우를 예를 들어 설명 및 도시하였는데, 하부 버퍼층(13)은 제1마스크층(3) 형성전에, 상기 기판(1) 상에 시드층으로서 역할을 하도록, 그 일부층이 얇게 기판(1) 상에 형성될 수도 있다. 이 경우, 하부 버퍼층(13)의 나머지 층 부분은 제1 및 제2마스크층(3)(5) 패턴 형성후에 개구 영역(7)에 형성된다.Although the case where the lower buffer layer 13 is formed in the opening region 7 after the pattern formation of the first and second mask layers 3 and 5 has been described and shown as an example, Some of its layers may be formed thinly on the substrate 1 so as to serve as a seed layer on the substrate 1 before the formation of the first mask layer 3. [ In this case, the remaining layer portion of the lower buffer layer 13 is formed in the opening region 7 after pattern formation of the first and second mask layers 3 and 5.

도 9는 기판(1) 전면에 하부 버퍼층(13)의 일부 층을 얇게 형성하고, 그 위에 제1 및 제2마스크층(3)(5)을 순차로 성장한 예를 보여준다. 도 10은 기판(1) 상의 제1 및 제2마스크층(3)(5) 패턴의 개구 영역(7)에 대응하는 영역에만 존재하도록 하부 버퍼층(13)의 일부층을 패터닝 구조로 형성하고, 그후에 제1 및 제2마스크층(3)(5)을 순차로 성장한 예를 보여준다. 도 9 및 도 10에서와 같이, 하부 버퍼층(13)의 일부층을 제1마스크층(3) 형성전에 형성하는 경우에도, 제1 및 제2마스크층(3)(5) 형성후의 공정은 실질적으로 도 1 내지 도 8을 참조로 설명한 실시예에서와 동일 또는 유사하므로, 그 반복적인 설명을 생략한다.9 shows an example in which a part of the lower buffer layer 13 is thinly formed on the entire surface of the substrate 1 and the first and second mask layers 3 and 5 are sequentially grown thereon. 10 shows that a part of the lower buffer layer 13 is formed in a patterning structure so as to exist only in the region corresponding to the opening region 7 of the pattern of the first and second mask layers 3 and 5 on the substrate 1, And then the first and second mask layers 3 and 5 are sequentially grown. 9 and 10, even if a part of the lower buffer layer 13 is formed before the formation of the first mask layer 3, the process after the formation of the first and second mask layers 3 and 5 is substantially Are the same as or similar to those in the embodiment described with reference to Figs. 1 to 8, and therefore repetitive description thereof will be omitted.

본 발명의 실시예에 따른 반도체 소자 제조 방법에 따르면, 최종적으로 만들어진 반도체 소자 예컨대, 발광 소자는 외부 누설 전류를 막기 위해 발광소자의 주위를 SiO2나 SiNx 등의 절연체 물질로 패시베이션(passivation) 시킬 수 있다.According to the method for fabricating a semiconductor device according to an embodiment of the present invention, a semiconductor device, for example, a light emitting device, which is finally manufactured, can passively surround the periphery of the light emitting device with an insulator material such as SiO 2 or SiNx have.

이상에서 설명한 바와 같은, 본 발명의 실시예에 따른 반소체 소자 제조 방법에 따르면, 질화물 반도체 수직형 발광소자와 같은 반도체 소자를 만듦에 있어, 현재 주로 사용하는 레이저 리프트 오프(LLO:laser lift off) 방식을 대신 화학적 식각 방법(CLO:chemical lift off)을 구현할 수 있는 버퍼층 구조를 제시한다. 화학적 식각 방법으로 식각하면 충격 및 스트레스 없이 안정적으로 기판(1)을 분리할 수 있어, 고품질의 반도체 소자 예컨대, 고품질의 질화물 반도체를 이용한 수직형 발광소자를 형성하는 경우에 발광 효율, 신뢰성, 및 양산성을 향상시킬 수 있다. 또한, 화학적 식각 방법으로 기판(1) 분리시, 떼어낸 상부 버퍼층(15)의 표면 거칠기에 따라서 외부로 방출되는 광추출을 높일 수도 있다.As described above, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, the laser lift off (LLO), which is mainly used at present in making a semiconductor device such as a nitride semiconductor vertical light emitting device, (CLO: chemical lift off) instead of the conventional method. When the substrate 1 is etched by the chemical etching method, the substrate 1 can be stably separated without any impact or stress. In the case of forming a vertical type light-emitting device using a high-quality semiconductor element, for example, a high-quality nitride semiconductor, It is possible to improve the property. In addition, when the substrate 1 is removed by the chemical etching method, light extraction to the outside may be enhanced according to the surface roughness of the removed upper buffer layer 15.

본 발명의 실시예에 따른 반도체 소자 제조 방법을 적용하여 제조된 발광 소자는 기본적인 디스플레이소자 뿐만 아니라, 대규모 전광판 등 고휘도, 고시인성, 긴수명의 총천연색 디스플레이소자, 백라이트 광원 및 일반 조명용 광원 등으로 그 응용분야를 확대시킬 수 있다. The light emitting device manufactured by applying the method of manufacturing a semiconductor device according to the embodiment of the present invention can be applied not only to a basic display device but also to a full color display device having a high brightness, The field can be expanded.

한편, 본 발명의 실시예에 따른 반도체 소자 제조 방법을 적용하면, 기판(1)을 제거하는 공정을 진행하지 않고, 기판(1)이 그대로 존재하는 구조도 가능한데, 이 경우, 상부 버퍼층(15) 형성시 측면 에피탁시 과성장(ELO) 성장 방법을 이용하기 때문에, 상부 버퍼층(15)의 결함 밀도를 현저하게 낮출 수 있으며, 기판(1)과 상부 버퍼층(15) 사이에 빈 공간을 가지고 있기 때문에 상부 버퍼층(15)과 기판(1)의 격자상수와 열팽창 계수 차이에 의한 스트레스를 적게 받는 구조가 가능하다. 또한 상부 마스크인 제2마스크층(5)과 기판(1) 사이에 빈 공간을 가지므로, 상부 마스크의 인덱스(index) 값에 따라 활성층 영역에서 나오는 빛의 반사를 크게 하여 기판(1)에서의 광흡수를 크게 줄일 수 있다. In this case, the upper buffer layer 15 may be formed to have a thickness of, for example, about 10 nm or less, The defect density of the upper buffer layer 15 can be remarkably lowered and the vacancy space between the substrate 1 and the upper buffer layer 15 can be significantly reduced because the side epitaxial growth and the growth (ELO) Therefore, it is possible to reduce the stress caused by the difference between the lattice constant and the thermal expansion coefficient of the upper buffer layer 15 and the substrate 1. In addition, since the second mask layer 5, which is the upper mask, has an empty space between the substrate 1 and the substrate 1, the light reflected from the active layer region is increased in accordance with the index value of the upper mask, The light absorption can be greatly reduced.

여기서, 기판(1)을 제거하는 공정을 진행하지 않고, 기판(1)이 그대로 존재하는 구조로 형성하는 경우, 웨이퍼 본딩 공정에 의해 지지대를 붙이는 과정을 생략할 수도 있다.Here, in the case where the substrate 1 is formed in a structure in which the substrate 1 is present without proceeding to remove the substrate 1, the process of attaching the support by the wafer bonding process may be omitted.

Claims (8)

기판을 준비하는 단계와;
상기 기판상에 제1마스크층을 형성하는 단계와;
상기 제1마스크층 상에 상기 제1마스크층보다 에칭율이 낮은 제2마스크층을 형성하는 단계와;
상기 제1 및 제2마스크층을 패터닝하여, 제1 및 제2마스크층이 제거된 개구 영역이 존재하는 패턴 구조를 형성하는 단계와;
에칭 공정을 통해 제1마스크층을 오버에칭시켜, 제2마스크층이 제1마스크층보다 큰 폭을 가지는 오버행 구조로 형성하여, 제2마스크층과 기판 사이에 빈 공간이 생기도록 하는 단계와;
상기 개구 영역에 하부 버퍼층을 형성하는 단계와;
상기 하부 버퍼층 상에 상기 하부 버퍼층 및 제2마스크층을 덮도록 상부 버퍼층을 형성하는 단계와;
상기 상부 버퍼층 상에 반도체 소자의 주요층 구조를 형성하는 단계와;
화학적 에칭을 이용하여 상기 기판을 제거하는 단계;를 포함하며,
상기 상부 버퍼층은 측면 에피탁시 과성장을 통해 형성되는 반도체 소자 제조 방법.Preparing a substrate;
Forming a first mask layer on the substrate;
Forming a second mask layer having a lower etching rate than the first mask layer on the first mask layer;
Patterning the first and second mask layers to form a pattern structure in which open areas where the first and second mask layers are removed are present;
Over etching the first mask layer through an etching process so that the second mask layer is formed into an overhang structure having a width larger than that of the first mask layer so that voids are formed between the second mask layer and the substrate;
Forming a lower buffer layer in the opening region;
Forming an upper buffer layer on the lower buffer layer to cover the lower buffer layer and the second mask layer;
Forming a main layer structure of the semiconductor device on the upper buffer layer;
Removing the substrate using a chemical etch,
Wherein the upper buffer layer is formed through side epitaxial growth and growth. 삭제delete 제1항에 있어서,
상기 기판상에 제1마스크층을 형성하기 전에, 상기 기판 상에 시드층으로서 역할을 하도록 하부 버퍼층의 일부층을 형성하는 단계;를 더 포함하며,
상기 개구 영역에 하부 버퍼층의 나머지층 부분이 형성되는 반도체 소자 제조 방법.The method according to claim 1,
Further comprising forming a layer of a lower buffer layer to act as a seed layer on the substrate before forming a first mask layer on the substrate,
And the remaining layer portion of the lower buffer layer is formed in the opening region. 제3항에 있어서, 상기 하부 버퍼층의 일부층은, 상기 개구 영역에 대응하는 영역에만 존재하도록 패터닝 구조로 형성되며,
상기 하부 버퍼층의 일부층을 패터닝 구조로 형성한 후에, 상기 제1 및 제2마스크층을 형성하는 반도체 소자 제조 방법.4. The semiconductor device according to claim 3, wherein a part of the lower buffer layer is formed in a patterning structure so as to exist only in a region corresponding to the opening region,
And forming the first and second mask layers after forming a part of the layer of the lower buffer layer into a patterning structure. 제1항, 제3항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체 소자의 주요층 구조는 활성층을 포함하는 반도체층과 전극을 포함하고, 상기 반도체 소자는 발광소자인 반도체 소자 제조 방법. The method of manufacturing a semiconductor device according to any one of claims 1 to 5, wherein the main layer structure of the semiconductor element includes a semiconductor layer including an active layer and an electrode, and the semiconductor element is a light emitting element. 제5항에 있어서, 상기 발광소자는 질화물 반도체 수직형 발광소자인 반도체 소자 제조 방법.6. The method of claim 5, wherein the light emitting device is a nitride semiconductor vertical light emitting device. 제5항에 있어서, 상기 제2마스크층 및 제1마스크층을 이루는 두 층은, SiNx/SiO2층, SiNx/AlN층, AlN/SiNx층, AlN/SiO2층, SiO2/AlN층, SiO2/SiNx층 중 어느 하나인 반도체 소자 제조 방법.The method of claim 5, wherein the second mask layer and the two layer forming the first mask layer, SiNx / SiO 2 layer, a SiNx / AlN layer, AlN / SiNx layer, the AlN / SiO 2 layer, the SiO 2 / AlN layer, SiO 2 / SiN x layer. 제1항, 제3항 내지 제4항 중 어느 한 항에 있어서, 상기 제2마스크층 및 제1마스크층을 이루는 두 층은, SiNx/SiO2층, SiNx/AlN층, AlN/SiNx층, AlN/SiO2층, SiO2/AlN층, SiO2/SiNx층 중 어느 하나인 반도체 소자 제조 방법.The method as claimed in any one of claims 1 to 5, wherein the two layers constituting the second mask layer and the first mask layer are a SiNx / SiO 2 layer, an SiNx / AlN layer, an AlN / SiNx layer, AlN / SiO 2 layer, SiO 2 / AlN layer, SiO 2 / SiNx any one of semiconductor device manufacturing method of the layer.
KR1020100106029A 2010-10-28 2010-10-28 Manufacturing method of semiconductor device KR101652791B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106029A KR101652791B1 (en) 2010-10-28 2010-10-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106029A KR101652791B1 (en) 2010-10-28 2010-10-28 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20120044633A KR20120044633A (en) 2012-05-08
KR101652791B1 true KR101652791B1 (en) 2016-08-31

Family

ID=46264366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106029A KR101652791B1 (en) 2010-10-28 2010-10-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR101652791B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019083094A1 (en) * 2017-10-24 2019-05-02 한국전력공사 Substrate recycling method using selective area growth

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102199349B1 (en) * 2020-06-05 2021-01-06 서울바이오시스 주식회사 Method of separating substrate and method of fabricating light emitting device using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186475A1 (en) 2002-03-08 2003-10-02 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050065955A (en) * 2003-12-26 2005-06-30 엘지전자 주식회사 Metal lift-off process with nano imprint lithography
KR100682881B1 (en) * 2005-01-19 2007-02-15 삼성코닝 주식회사 Epitaxial growth method
KR100960277B1 (en) * 2007-12-31 2010-06-04 주식회사 에피밸리 Manufacturing method of ?-nitride semiconductor light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186475A1 (en) 2002-03-08 2003-10-02 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019083094A1 (en) * 2017-10-24 2019-05-02 한국전력공사 Substrate recycling method using selective area growth
KR20190045676A (en) * 2017-10-24 2019-05-03 한국전력공사 Method for recycling a substrate using selective region growth method
KR102028507B1 (en) 2017-10-24 2019-10-04 한국전력공사 Method for recycling a substrate using selective region growth method

Also Published As

Publication number Publication date
KR20120044633A (en) 2012-05-08

Similar Documents

Publication Publication Date Title
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
TWI425558B (en) Method of forming a circuit structure
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP5956604B2 (en) Light emitting diode
TWI559573B (en) Light emitting diode
KR101087885B1 (en) Method of fabricating photoelectric device of group iii nitride semiconductor
KR101622308B1 (en) Light emitting device and method of manufacturing the same
KR101761309B1 (en) GaN film structure, method of fabricating the same and semiconductor device including the same
US9048086B2 (en) Substrate recycling method
US20120270378A1 (en) Method for Producing Silicon Semiconductor Wafers Comprising a Layer for Integrating III-V Semiconductor Components
US9373496B2 (en) Substrate recycling method and recycled substrate
US20070141741A1 (en) Semiconductor laminated structure and method of manufacturing nitirde semiconductor crystal substrate and nitirde semiconductor device
KR101591677B1 (en) Method for growing nitride-based semiconductor with high quality
KR20140121070A (en) Deep ultraviolet light emitting device separated from growth substrate and method for fabricating the same
KR20120004159A (en) Substrate structure and method of manufacturing the same
KR101146819B1 (en) Method for Manufacturing of Crystalline Substrate, Crystalline Substrate Manufactured Thereby, Light Emitting Device Including Crystalline Substrate and Manufacturing Method Thereof
JP2012182421A (en) Nitride-based light-emitting element using patterned lattice buffer layer and manufacturing method of the same
US8501597B2 (en) Method for fabricating group III-nitride semiconductor
KR20050062832A (en) Preparation of nitride semiconductor template for light emitter
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
KR101652791B1 (en) Manufacturing method of semiconductor device
KR100622818B1 (en) Method of fabricating vertical electrode type light emitting diode
KR100586609B1 (en) Method for fabricating gan type light emitting device
KR101173985B1 (en) Method of manufacturing a substrate
KR101018244B1 (en) Method of manufacturing nitride-based semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant