KR101637189B1 - manufacturing method of semiconductor package - Google Patents

manufacturing method of semiconductor package Download PDF

Info

Publication number
KR101637189B1
KR101637189B1 KR1020150083339A KR20150083339A KR101637189B1 KR 101637189 B1 KR101637189 B1 KR 101637189B1 KR 1020150083339 A KR1020150083339 A KR 1020150083339A KR 20150083339 A KR20150083339 A KR 20150083339A KR 101637189 B1 KR101637189 B1 KR 101637189B1
Authority
KR
South Korea
Prior art keywords
lead frame
photosensitive film
semiconductor chip
partial removal
bonding
Prior art date
Application number
KR1020150083339A
Other languages
Korean (ko)
Inventor
김영준
강정남
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020150083339A priority Critical patent/KR101637189B1/en
Application granted granted Critical
Publication of KR101637189B1 publication Critical patent/KR101637189B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

The present invention relates to a method of manufacturing a semiconductor package, which can increase manufacturing efficiency, as well as miniaturizing products and easily and integrally forming the products. The method comprises the steps of: attaching a photosensitive film to the lower surface of a lead frame; removing a portion of the photosensitive film; attaching a thermal film to the removed portion of the photosensitive film; removing a portion of the lead frame; bonding a semiconductor chip to the upper surface of the thermal film exposed to the removing portion of the lead frame; bonding a wire to a space between the semiconductor chip and the lead frame; molding upper portions including the lead frame and the semiconductor chip as a mold; removing portions of the photosensitive film between portions of the thermal film; bonding a solder ball to the lower surface of the lead frame exposed through the removed portion of the photosensitive film; and cutting a space between semiconductor chips.

Description

반도체 패키지 제조방법{ manufacturing method of semiconductor package }[0001] The present invention relates to a manufacturing method of a semiconductor package,

본 발명은 반도체 패키지 제조방법에 관한 것으로, 더욱 상세하게는 높이가 최소화됨으로써 제품의 소형화 및 고집적화 용이하게 이루어질 수 있도록 할 뿐만 아니라 커팅이 용이함으로써 제조 효율을 높일 수 있도록 한 반도체 패키지 제조방법에 관한 것이다.
The present invention relates to a semiconductor package manufacturing method, and more particularly, to a method of manufacturing a semiconductor package capable of increasing the manufacturing efficiency by facilitating the miniaturization and high integration of the product by minimizing the height, .

반도체 패키지는 반도체칩의 각종 전기적인 신호를 외부로 용이하게 전달시킬 수 있도록 패키징화 된 것이다.The semiconductor package is packaged so that various electrical signals of the semiconductor chip can be easily transferred to the outside.

이와 같은 반도체 패키지는, 통상 리드프레임 상면에 반도체칩을 접합하는 단계; 반도체칩의 단자부와 리드프레임 사이에 와이어를 본딩하는 단계; 열경화성 수지 등의 몰드물로써 반도체칩과 리드프레임을 포함하는 상부를 몰딩하는 단계;를 포함하는 반도체 패키지 제조방법에 의해 제조된다.Such a semiconductor package generally includes a step of bonding a semiconductor chip to an upper surface of a lead frame; Bonding a wire between the terminal portion of the semiconductor chip and the lead frame; And molding the upper portion including the semiconductor chip and the lead frame with a mold material such as a thermosetting resin.

이때, 리드프레임과, 반도체칩은 자체의 두께가 상당한 바, 도 1에 도시된 바와 같이 리드프레임(10')의 상면에 반도체칩(40')이 접합된 상태에서 몰드물(60')로써 몰딩하게 되면 그 전체 높이가 더욱 높아지게 되므로 제품의 소형화가 곤란한 문제가 있었다.At this time, the thickness of the lead frame and the semiconductor chip itself is considerable. As shown in FIG. 1, the semiconductor chip 40 'is bonded to the upper surface of the lead frame 10' When the molding is performed, the overall height is further increased, which makes it difficult to miniaturize the product.

즉, 리드프레임의 높이와, 반도체칩의 높이와, 반도체칩 상단으로부터 몰드물 상단에 이르는 높이가 더해짐에 따라 제품의 높이가 상당할 수밖에 없어 제품의 소형화가 곤란한 문제가 있었다. That is, since the height of the lead frame, the height of the semiconductor chip, and the height from the top of the semiconductor chip to the top of the mold are added, the height of the product must be considerable.

또한, 제품의 전체 높이가 상당함에 따라 반도체칩의 적층이 여의치 않았으므로 고집적화가 곤란한 문제가 있었다.Further, since the total height of the product is considerable, stacking of semiconductor chips is not possible, so that it is difficult to achieve high integration.

즉, 반도체칩을 적층할 경우 제품의 높이가 더욱 높아져 대형화되므로 상품성이 떨어져 고집적화가 곤란한 문제가 있었다. That is, when the semiconductor chips are stacked, the height of the product is further increased and the size of the product is increased.

한편, 통상의 반도체 패키지 제조방법은 몰딩 공정 이후 제품의 개별화를 위하여 반도체칩 사이를 커팅하는 소잉 공정을 더 포함한다.On the other hand, a typical semiconductor package manufacturing method further includes a soaking process for cutting between semiconductor chips for the purpose of individualizing the product after the molding process.

이때, 종래의 소잉 공정에서는 소잉 블레이드가 몰드물과 함께 금속재의 리드프레임을 거치게 되므로 커팅 속도를 빠르게 할 경우, 특히 리드프레임 절단면에 버어(burr) 발생이 상당하게 되어 제품의 품질 저하 원인이 되었으므로 커팅 속도를 낮출 수밖에 없어 작업 시간이 지연됨에 따라 제조 효율이 저하되는 문제가 있었다.At this time, in the conventional sawing process, the sawing blade passes through the lead frame of the metal material together with the mold material. Therefore, when the cutting speed is increased, burrs occur particularly on the cut surface of the lead frame, There is a problem that the manufacturing efficiency is lowered as the working time is delayed because the speed is inevitably lowered.

상기의 이유로 해당분야에서는 높이가 최소화됨으로써 제품의 소형화 및 고집적화 용이하게 이루어질 수 있도록 할 뿐만 아니라 커팅이 용이함으로써 제조 효율을 높일 수 있도록 한 반도체 패키지 제조방법의 개발을 시도하고 있으나, 현재까지는 만족할만한 결과를 얻지 못하고 있는 실정이다.
For the above reasons, there has been attempted to develop a semiconductor package manufacturing method capable of increasing the manufacturing efficiency by facilitating the miniaturization and high integration of the product by minimizing the height in the related field, and also facilitating the cutting. However, Of the population.

본 발명은 상기와 같은 실정을 감안하여 제안된 것으로, 종래 반도체 패키지 제조방법에 따라 리드프레임의 상면에 반도체칩을 실장한 이후 몰드물로 몰딩할 경우 그 전체 높이가 상당하게 되어 제품의 소형화가 곤란하였던 문제를 해소할 수 있도록 한 반도체 패키지 제조방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a lead frame having a semiconductor chip mounted on a lead frame, And to provide a method of manufacturing a semiconductor package capable of solving the problem that has been encountered in the prior art.

또한, 본 발명은 종래 반도체 패키지 제조방법에 따를 경우 제품의 높이 문제로 인하여 반도체칩의 적층이 여의치 않아 고집적화가 곤란하였던 문제를 해소할 수 있도록 한 반도체 패키지 제조방법을 제공하는 데 그 목적이 있다.Another object of the present invention is to provide a method of fabricating a semiconductor package, which can solve the problem that stacking of semiconductor chips is difficult due to a height problem of a product according to a conventional semiconductor package manufacturing method.

또한, 본 발명은 종래 반도체 패키지 제조방법을 따를 경우 소잉 공정에서 금속재의 리드프레임을 커팅함으로 인하여 커팅 속도를 낮출 수밖에 없어 제조 효율이 저하되었던 문제를 해소할 수 있도록 한 반도체 패키지 제조방법을 제공하는 데 그 목적이 있다.
In addition, the present invention provides a method of manufacturing a semiconductor package that can reduce the manufacturing efficiency by cutting the lead frame of the metal material in the sawing process according to the conventional semiconductor package manufacturing method It has its purpose.

상기의 목적을 달성하기 위한 본 발명에 의한 반도체 패키지 제조방법은, 리드프레임의 저면에 감광성필름을 부착하는 단계; 상기 감광성필름을 부분 제거하는 단계; 상기 감광성필름의 부분 제거 부위에 서멀필름을 부착하는 단계; 상기 리드프레임을 부분 제거하는 단계; 상기 리드프레임의 부분 제거 부위로 노출된 상기 서멀필름 상면에 반도체칩을 접합하는 단계; 상기 반도체칩과 상기 리드프레임 사이에 와이어를 본딩하는 단계; 상기 리드프레임 및 상기 반도체칩을 포함하는 상부를 몰드물로써 몰딩하는 단계; 상기 서멀필름 사이의 상기 감광성필름을 제거하는 단계; 상기 감광성필름 제거 부위를 통해 노출된 상기 리드프레임 저면에 솔더볼을 접합하는 단계; 상기 반도체칩 사이를 커팅하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, including: attaching a photosensitive film on a bottom surface of a lead frame; Partially removing the photosensitive film; Attaching a thermal film to the partly removed portion of the photosensitive film; Partially removing the lead frame; Bonding a semiconductor chip to an upper surface of the thermal film exposed to a partial removal portion of the lead frame; Bonding a wire between the semiconductor chip and the lead frame; Molding the upper portion including the lead frame and the semiconductor chip with a molding material; Removing the photosensitive film between the thermal films; Bonding a solder ball to a bottom surface of the lead frame exposed through the photosensitive film removing portion; And cutting between the semiconductor chips.

상기 감광성필름은 노광 및 현상에 의해 부분 제거된다.The photosensitive film is partially removed by exposure and development.

상기 감광성필름은 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존한다.The photosensitive film remains symmetrically on both sides of the partial removal region after the partial removal.

상기 감광성필름은 부분 제거 이후 부분 제거 부위 양측 각각에 간격을 두고 복수로 잔존할 수 있다.The photosensitive film may remain in a plurality of intervals on each of both sides of the partial removal region after the partial removal.

상기 리드프레임은 에칭에 의해 부분 제거된다.The lead frame is partially removed by etching.

상기 리드프레임은 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존한다.The lead frame remains symmetrically on both sides of the partial removal region after partial removal.

상기 리드프레임은 부분 제거 이후 부분 제거 부위 양측 각각에 간격을 두고 복수로 잔존할 수 있다.The lead frame may remain in a plurality of intervals on each of both sides of the partial removal region after the partial removal.

상기 리드프레임은 잔존 부위가 상기 감광성필름의 잔존 부위 상부에 위치한다.The remaining portion of the lead frame is located above the remaining portion of the photosensitive film.

상기 반도체칩은 복수의 층으로 적층될 수 있다.The semiconductor chip may be stacked in a plurality of layers.

상기 와이어는 복수의 층으로 적층되는 상기 반도체칩과 복수로 잔존하는 상기 리드프레임 사이에 각각 연결될 수 있다.
The wire may be connected between the semiconductor chip stacked in a plurality of layers and the plurality of remaining lead frames.

본 발명에 의한 반도체 패키지 제조방법에 따르면 반도체칩이 양측 리드프레임 사이의 공간에 배치되는 바, 리드프레임 상단과 반도체칩 상단의 높이 차이가 미미하므로 제품의 높이가 최소화될 수 있는 효과가 있다.According to the semiconductor package manufacturing method of the present invention, since the semiconductor chip is disposed in the space between the two side lead frames, the height difference between the top of the lead frame and the top of the semiconductor chip is small.

또한, 본 발명에 의한 반도체 패키지 제조방법에 따르면 제품의 높이가 최소화되는 바, 반도체칩의 적층에 무리가 없으므로 제품의 고집적화가 용이해질 수 있는 효과가 있다.According to the method of manufacturing a semiconductor package according to the present invention, since the height of the product is minimized, there is no problem in stacking the semiconductor chips, so that high integration of the product can be facilitated.

또한, 본 발명에 의한 반도체 패키지 제조방법에 따르면 반도체칩 사이를 커팅하는 소잉 공정에서 소잉 블레이드가 몰드물 및 서멀필름만을 거치게 되는 바, 금속물을 커팅할 필요가 없어 커팅 속도를 높일 수 있으므로 제조 효율이 향상될 수 있는 효과가 있다.According to the method of manufacturing a semiconductor package according to the present invention, in the sowing process for cutting between semiconductor chips, only the molding material and the thermal film are passed through the sawing blade, so that it is not necessary to cut the metal material, There is an effect that can be improved.

도 1은 종래 반도체 패키지 제조방법에 따라 제조된 반도체 패키지의 구조를 보인 단면도.
도 2는 본 발명에 의한 반도체 패키지 제조방법의 개략적 공정도.
도 3은 본 발명에서 감광성필름의 부착을 설명하기 위한 예시도.
도 4는 본 발명에서 감광성필름의 부분 제거를 설명하기 위한 예시도.
도 5는 본 발명에서 서멀필름의 부착을 설명하기 위한 예시도.
도 6은 본 발명에서 리드프레임의 부분 제거를 설명하기 위한 예시도.
도 7은 본 발명에서 반도체칩의 접합을 설명하기 위한 예시도.
도 8은 본 발명에서 와이어 본딩을 설명하기 위한 예시도.
도 9는 본 발명에서 몰드물로써의 몰딩을 설명하기 위한 예시도.
도 10은 본 발명에서 감광성필름의 제거를 설명하기 위한 예시도.
도 11은 본 발명에서 솔더볼의 접합을 설명하기 위한 예시도.
도 12는 본 발명에서 반도체칩 사이의 커팅을 설명하기 위한 예시도.
도 13은 본 발명에서 와이어 본딩의 다른 예를 설명하기 위한 예시도.1 is a cross-sectional view showing a structure of a semiconductor package manufactured according to a conventional semiconductor package manufacturing method.
2 is a schematic process diagram of a method of manufacturing a semiconductor package according to the present invention.
3 is an exemplary view for explaining attachment of a photosensitive film in the present invention.
4 is an exemplary view for explaining the removal of a portion of a photosensitive film in the present invention.
Fig. 5 is an exemplary view for explaining attachment of the thermal film in the present invention; Fig.
6 is an exemplary view for explaining a partial removal of a lead frame in the present invention.
7 is an exemplary view for explaining bonding of semiconductor chips in the present invention.
8 is an exemplary view for explaining wire bonding in the present invention.
9 is an exemplary view for explaining molding as a mold material in the present invention.
10 is an exemplary view for explaining the removal of the photosensitive film in the present invention.
11 is an exemplary view for explaining solder ball bonding in the present invention.
12 is an exemplary view for explaining cutting between semiconductor chips in the present invention.
13 is an exemplary view for explaining another example of wire bonding in the present invention.

이하, 첨부 도면에 의거 본 발명에 대하여 상세히 설명하면 다음과 같다.
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2에 도시된 바와 같이 본 발명에 의한 반도체 패키지 제조방법은, 감광성필름을 부착하는 단계(S1)와, 감광성필름을 부분 제거하는 단계(S2)와, 서멀(thermal)필름을 부착하는 단계(S3)와, 리드프레임을 부분 제거하는 단계(S4)와, 반도체칩을 접합하는 단계(S5)와, 와이어를 본딩하는 단계(S6)와, 몰드물로써 몰딩하는 단계(S7)와, 감광성필름을 제거하는 단계(S8)와, 솔더볼을 접합하는 단계(S9)와, 커팅하는 단계(S10)를 포함한다.As shown in FIG. 2, the method for manufacturing a semiconductor package according to the present invention includes a step S1 of attaching a photosensitive film, a step S2 of partially removing the photosensitive film, a step of attaching a thermal film (S5) of bonding the semiconductor chips, (S6) bonding the wires, molding (S7) molding with the molding material, and bonding the semiconductor chips A step S8 of bonding the solder balls to each other, a step S9 of bonding the solder balls, and a cutting step S10.

상기 감광성필름을 부착하는 단계(S1)에서는 리드프레임(10)의 저면에 감광성필름(20)을 부착한다.In step (S1) of attaching the photosensitive film, a photosensitive film 20 is attached to the bottom surface of the lead frame 10.

이와 같은 상기 감광성필름을 부착하는 단계(S1)에서 상기 감광성필름(20)은 접착제 도포에 의해 상기 리드프레임(10)에 부착된다.In step S1 of attaching the photosensitive film, the photosensitive film 20 is attached to the lead frame 10 by applying an adhesive.

상기 감광성필름을 부분 제거하는 단계(S2)에서는 노광 및 현상을 통해 상기 감광성필름(20)을 부분 제거한다.In the step S2 of partially removing the photosensitive film, the photosensitive film 20 is partially removed through exposure and development.

이와 같은 상기 감광성필름을 부분 제거하는 단계(S2)에서 상기 감광성필름(20)의 저면에는 개방부가 형성된 마스크(도면상 미도시)가 부착된다.In the step S2 of partially removing the photosensitive film, a mask (not shown in the drawing) provided with an opening portion is attached to the bottom surface of the photosensitive film 20. [

상기 감광성필름(20)의 저면에 개방부가 형성된 마스크가 부착됨으로써 이후로 노광 및 현상이 실시됨에 따라 상기 개방부를 통해 노출되는 상기 감광성필름(20)이 부분 제거된다.As the photoresist 20 is exposed and developed by attaching a mask having an opening formed on the bottom of the photosensitive film 20, the photosensitive film 20 exposed through the opening is partially removed.

상기 서멀필름을 부착하는 단계(S3)에서는 상기 감광성필름(20)의 부분 제거 부위에 서멀필름을 부착한다.In step (S3) of attaching the thermal film, a thermal film is adhered to a part of the photosensitive film (20).

이와 같은 상기 서멀필름을 부착하는 단계(S3)에서 상기 서멀필름(30)은 접착제 도포에 의해 상기 감광성필름(20)의 부분 제거 부위에 부착된다.In the step (S3) of attaching the thermal film as described above, the thermal film (30) is attached to the partial removal portion of the photosensitive film (20) by applying an adhesive.

상기 리드프레임을 부분 제거하는 단계(S4)에서는 에칭(etching)을 통해 상기 리드프레임(10)을 부분 제거한다.In the step S4 of partially removing the lead frame, the lead frame 10 is partially removed through etching.

이와 같은 상기 리드프레임을 부분 제거하는 단계(S4)에서 상기 리드프레임(10)의 상면에는 개방부가 형성된 마스크가 부착된다.In the step S4 of partially removing the lead frame, a mask having an opening is attached to the upper surface of the lead frame 10. [

상기 리드프레임(10)의 상면에 개방부가 형성된 마스크가 부착됨으로써 이후로 에칭이 실시됨에 따라 상기 개방부를 통해 노출되는 상기 리드프레임(10)이 부분 제거된다.A mask having an opening formed on the upper surface of the lead frame 10 is partially removed by etching the lead frame 10 through the opening.

상기 반도체칩을 접합하는 단계(S5)에서는 상기 리드프레임(10)의 부분 제거 부위로 노출된 상기 서멀필름(30) 상면에 반도체칩(40)을 접합한다.In the step S5 of bonding the semiconductor chip, the semiconductor chip 40 is bonded to the upper surface of the thermal film 30 exposed at the portion where the lead frame 10 is removed.

이와 같은 상기 반도체칩을 접합하는 단계(S5)에서 상기 반도체칩(40)은 접착제 도포에 의해 상기 서멀필름(30) 상면에 접합된다.In the step S5 of bonding the semiconductor chip, the semiconductor chip 40 is bonded to the upper surface of the thermal film 30 by applying an adhesive.

상기 와이어를 본딩하는 단계(S6)에서는 상기 반도체칩(40)과 상기 리드프레임(10) 사이에 와이어(50)를 본딩한다.In the step of bonding the wire (S6), a wire (50) is bonded between the semiconductor chip (40) and the lead frame (10).

이와 같은 상기 와이어를 본딩하는 단계(S6)에서 상기 와이어(50)는 통상의 와이어 본딩 툴(도면상 미도시)에 의해 상기 반도체칩(40)과 상기 리드프레임(10) 사이에 본딩된다.In the step S6 of bonding the wire, the wire 50 is bonded between the semiconductor chip 40 and the lead frame 10 by a conventional wire bonding tool (not shown).

상기 몰드물로써 몰딩하는 단계(S7)에서는 상기 리드프레임(10) 및 상기 반도체칩(40)을 포함하는 상부를 몰드물(60)로써 몰딩한다.In the step S7 of molding with the molding material, the upper portion including the lead frame 10 and the semiconductor chip 40 is molded with the molding material 60. [

이와 같은 상기 몰드물로써 몰딩하는 단계(S7)에서 상기 몰드물(60)은 통상의 몰딩장치(도면상 미도시)에 의해 몰딩된다.In the step S7 of molding with the mold material, the mold material 60 is molded by a conventional molding apparatus (not shown in the figure).

상기 감광성필름을 제거하는 단계(S8)에서는 상기 서멀필름(30) 사이의 상기 감광성필름(20)을 제거한다.In the step of removing the photosensitive film (S8), the photosensitive film (20) between the thermal films (30) is removed.

이와 같은 상기 감광성필름을 제거하는 단계(S8)에서 상기 감광성필름(20)의 제거는 통상의 어떠한 제거방식을 이용하여도 무방하다.In the step S8 of removing the photosensitive film, the photosensitive film 20 may be removed by any conventional removing method.

상기 솔더볼을 접합하는 단계(S9)에서는 상기 감광성필름(20) 제거 부위를 통해 노출된 상기 리드프레임(10) 저면에 솔더볼(70)을 접합한다.In the step S9 of bonding the solder balls, the solder ball 70 is bonded to the bottom surface of the lead frame 10 exposed through the removed portion of the photosensitive film 20.

이와 같은 상기 솔더볼을 접합하는 단계(S9)에서 상기 솔더볼(70)은 통상의 솔더볼 접합 툴(도면상 미도시)에 의해 상기 리드프레임(10) 저면에 접합된다.In the step S9 of bonding the solder balls, the solder balls 70 are bonded to the bottom surface of the lead frame 10 by a conventional solder ball bonding tool (not shown).

상기 커팅하는 단계(S10)에서는 상기 반도체칩(40) 사이를 커팅한다.In the cutting step S10, the semiconductor chips 40 are cut.

상기 커팅하는 단계(S10)에서 상기 반도체칩(40) 사이는 소잉 블레이드(80)의 회전에 의해 커팅된다.
In the cutting step S10, the spaces between the semiconductor chips 40 are cut by the rotation of the sawing blade 80.

상기와 같은 본 발명에 의한 반도체 패키지 제조방법에 따른 반도체 패키지 제조에 관하여 상세히 설명하면 다음과 같다.The semiconductor package manufacturing method according to the method of manufacturing a semiconductor package according to the present invention will now be described in detail.

먼저, 도 3에 도시된 바와 같이 상기 리드프레임(10) 저면에 상기 감광성필름(20)이 부착된다.First, as shown in FIG. 3, the photosensitive film 20 is attached to the bottom surface of the lead frame 10.

즉, 본 발명에서의 상기 감광성필름을 부착하는 단계(S1)가 실시된다.That is, step (S1) of attaching the photosensitive film in the present invention is carried out.

다음으로, 도 4에 도시된 바와 같이 상기 감광성필름(20)이 부분 제거된다.Next, the photosensitive film 20 is partially removed as shown in Fig.

즉, 본 발명에서의 상기 감광성필름을 부분 제거하는 단계(S2)가 실시된다.That is, a step S2 of partially removing the photosensitive film in the present invention is carried out.

이때, 상기 감광성필름(20)은 그 저면에 마스크가 부착된 상태에서 노광 및 현상이 실시됨에 따라 부분 제거된다.At this time, the photosensitive film 20 is partially removed as exposure and development are performed in a state where a mask is attached to the bottom surface thereof.

여기서, 상기 감광성필름(20)은 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존한다.Here, the photosensitive film 20 remains symmetrically on both sides of the partial removal portion after the partial removal.

상기 감광성필름(20)이 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존함으로써 차후 잔존하는 상기 감광성필름(20)이 제거되면 상기 반도체칩(40)의 양측에 좌우 대칭 형태로 잔존하는 상기 리드프레임(10)의 노출이 가능하다.When the photosensitive film 20 remaining after the removal of the photosensitive film 20 is left symmetrically on both sides of the partial removal region, the photosensitive film 20 remaining on the both sides of the semiconductor chip 40, The frame 10 can be exposed.

그리고 도 13에 도시된 바와 같이 부분 제거 이후 부분 제거 부위 양측 각각에 잔존하는 상기 감광성필름(20)은 간격을 두고 복수로 잔존할 수 있다.As shown in FIG. 13, the photosensitive film 20 remaining on each side of the partial removal region after the partial removal may remain in a plurality of intervals.

부분 제거 이후 부분 제거 부위 양측 각각에 잔존하는 상기 감광성필름(20)이 간격을 두고 복수로 잔존함으로써 복수로 잔존하는 상기 감광성필름(20)이 제거되면 상기 반도체칩(40)의 양측 각각에 복수로 잔존하는 상기 리드프레임(10) 각각의 노출이 가능하다.When a plurality of the photosensitive films 20 remaining on the both sides of the partial removal area after the partial removal are remained with a space therebetween so that a plurality of the remaining photosensitive films 20 are removed, It is possible to expose each of the remaining lead frames 10 remaining.

다음으로, 도 5에 도시된 바와 같이 상기 감광성필름(20)의 부분 제거 부위에 상기 서멀필름(30)이 부착된다.Next, as shown in FIG. 5, the thermal film 30 is attached to a part removal portion of the photosensitive film 20. As shown in FIG.

즉, 본 발명에서의 상기 서멀필름을 부착하는 단계(S3)가 실시된다.That is, the step (S3) of attaching the thermal film in the present invention is carried out.

상기 감광성필름(20)의 부분 제거 부위에 상기 서멀필름(30)이 부착됨으로써 차후 상기 감광성필름(20)이 제거되더라도 상기 서멀필름(30)에 의해 상기 리드프레임(10)의 지지가 가능할 뿐만 아니라 상기 반도체칩(40)의 안착면 제공이 가능하다.It is possible to support the lead frame 10 by the thermal film 30 even if the photosensitive film 20 is subsequently removed due to the attachment of the thermal film 30 to the removed portion of the photosensitive film 20 It is possible to provide the seating surface of the semiconductor chip 40.

다음으로, 도 6에 도시된 바와 같이 상기 리드프레임(10)이 부분 제거된다.Next, the lead frame 10 is partially removed as shown in Fig.

즉, 본 발명에서의 상기 리드프레임을 부분 제거하는 단계(S4)가 실시된다.That is, the step (S4) of partially removing the lead frame in the present invention is performed.

이때, 상기 리드프레임(10)은 그 상면에 마스크가 부착된 상태에서 에칭이 실시됨에 따라 부분 제거된다.At this time, the lead frame 10 is partially removed as etching is performed in a state where a mask is attached to the upper surface thereof.

여기서, 상기 리드프레임(10)은 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존한다.Here, the lead frame 10 remains left-right symmetrical on both sides of the partial removal portion after the partial removal.

상기 리드프레임(10)이 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존함으로써 그 사이에 위치하게 되는 상기 반도체칩(40)의 양측 단부 각각이 상기 리드프레임(10)과 마주할 수 있게 되므로 상기 리드프레임(10)과 상기 반도체칩(40) 사이에의 상기 와이어(50) 본딩이 용이하다.Since the lead frame 10 remains symmetrically on both sides of the partial removal portion after the removal of the portion, both side ends of the semiconductor chip 40 positioned therebetween can face the lead frame 10 It is easy to bond the wire 50 between the lead frame 10 and the semiconductor chip 40.

그리고 도 13에 도시된 바와 같이 부분 제거 이후 부분 제거 부위 양측 각각에 잔존하는 상기 리드프레임(10)은 간격을 두고 복수로 잔존할 수 있다.As shown in FIG. 13, a plurality of the lead frames 10 remaining on both sides of the partial removal region after the partial removal may remain at intervals.

부분 제거 이후 부분 제거 부위 양측 각각에 잔존하는 상기 리드프레임(10)이 간격을 두고 복수로 잔존함으로써 복수의 층으로 적층되는 상기 반도체칩(10)과의 사이에 상기 와이어(50)의 본딩이 용이하다.The plurality of lead frames 10 remaining on both sides of each of the partial removal regions after the partial removal are left spaced therebetween so as to facilitate bonding of the wires 50 to the semiconductor chip 10 stacked in a plurality of layers Do.

즉, 복수로 층으로 적층되는 상기 반도체칩(40) 각각의 일단과 부분 제거 이후 부분 제거 부위 양측 각각에 복수로 잔존하는 상기 리드프레임(10) 각각의 사이에 상기 와이어(50)를 본딩함에 따라 상기 반도체칩(40)이 복수로 적층되더라도 상기 리드프레임(10)과의 사이에 상기 와이어(50)의 본딩이 용이하다.That is, by bonding the wire 50 between one end of each of the semiconductor chips 40 stacked in a plurality of layers and a plurality of remaining lead frames 10 on both sides of the partial removal region after partial removal, It is easy to bond the wire 50 with the lead frame 10 even if a plurality of the semiconductor chips 40 are stacked.

한편, 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존하는 상기 리드프레임(10)은 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존하는 상기 감광성필름(20) 상부에 위치한다.On the other hand, the lead frame 10 remained symmetrically on both sides of the partial removal portion after the partial removal is located on the photosensitive film 20 remaining symmetrically on both sides of the partial removal portion after the partial removal.

부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존하는 상기 리드프레임(10)이 부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존하는 상기 감광성필름(20) 상부에 위치함으로써 차후 상기 감광성필름(20)이 제거됨에 따라 그 상부의 상기 리드프레임(10)이 노출되므로 노출된 상기 리드프레임(10)에 상기 솔더볼(70)의 접합이 가능하다.The lead frame 10 remaining in a symmetrical shape on both sides of the partial removal region after the partial removal is located on the upper side of the photosensitive film 20 remaining symmetrically on both sides of the partial removal region after the partial removal, 20 are removed, the lead frame 10 on the upper portion is exposed, so that the solder ball 70 can be bonded to the exposed lead frame 10.

다음으로, 도 7에 도시된 바와 같이 상기 서멀필름(30) 상면에 상기 반도체칩(40)이 접합된다.Next, the semiconductor chip 40 is bonded to the upper surface of the thermal film 30 as shown in FIG.

즉, 본 발명에서의 상기 반도체칩을 접합하는 단계(S5)가 실시된다.That is, the step S5 of bonding the semiconductor chip in the present invention is performed.

상기 서멀필름(30) 상면에 상기 반도체칩(40)이 접합됨에 따라 상기 반도체칩(40)은 양측 상기 리드프레임(10) 사이에 위치하게 되는 바, 상기 반도체칩(40)의 상단 높이와 상기 리드프레임(10)의 상단 높이에 별다른 차이가 없게 되므로 제품의 높이가 최소화될 수 있어 제품의 소형화가 가능하다.As the semiconductor chip 40 is bonded to the upper surface of the thermal film 30, the semiconductor chip 40 is positioned between the lead frames 10 on both sides, There is no difference in the height of the upper end of the lead frame 10, so that the height of the product can be minimized, thereby making it possible to miniaturize the product.

이때, 상기 반도체칩(40)은 도 13에 도시된 바와 같이 복수의 층으로 적층될 수 있다.At this time, the semiconductor chip 40 may be stacked as a plurality of layers as shown in FIG.

상기 반도체칩(40)이 복수의 층으로 적층됨으로써 제품의 고집적화가 가능하다.By stacking the semiconductor chip 40 into a plurality of layers, high integration of the product is possible.

다만, 상기 반도체칩(40)이 복수의 층으로 적층됨에 따라 제품의 높이가 높아질 수 있으나, 상기 반도체칩(40)이 복수의 층으로 적층되더라도 최하층 상기 반도체칩(40)이 양측 상기 리드프레임(10) 사이에 위치함에 따라 일반 적층형 반도체 패키지에 비해 그 높이가 현저히 낮으므로 제품의 고집적화가 용이하다.However, even if the semiconductor chip 40 is stacked in a plurality of layers, the semiconductor chip 40 can be mounted on both the lead frames (not shown) 10), the height of the semiconductor package is significantly lower than that of a general stacked semiconductor package, which facilitates high integration of the product.

다음으로, 도 8에 도시된 바와 같이 상기 반도체칩(40)과 상기 리드프레임(10) 사이에 상기 와이어(50)가 본딩된다.Next, the wire 50 is bonded between the semiconductor chip 40 and the lead frame 10, as shown in FIG.

즉, 본 발명에서의 상기 와이어를 본딩하는 단계(S6)가 실시된다.That is, the step (S6) of bonding the wire in the present invention is performed.

상기 반도체칩(40)과 상기 리드프레임(10) 사이에 상기 와이어(50)가 본딩됨으로써 상기 반도체칩(40)과 상기 리드프레임(10)의 전기적 연결이 가능하다.The wire 50 is bonded between the semiconductor chip 40 and the lead frame 10 so that the semiconductor chip 40 and the lead frame 10 can be electrically connected to each other.

다음으로, 도 9에 도시된 바와 같이 상기 리드프레임(10) 및 상기 반도체칩(40)을 포함하는 상부가 상기 몰드물(60)로써 몰딩된다.Next, as shown in Fig. 9, an upper portion including the lead frame 10 and the semiconductor chip 40 is molded with the mold material 60. Next, as shown in Fig.

즉, 본 발명에서의 상기 몰드물로써 몰딩하는 단계(S7)가 실시된다.That is, molding (S7) is performed with the mold material in the present invention.

상기 리드프레임(10) 및 상기 반도체칩(40)을 포함하는 상부가 상기 몰드물(60)로써 몰딩됨으로써 상기 몰드물(60)에 의해 상기 리드프레임(10) 및 상기 반도체칩(40)이 보호된다.An upper portion including the lead frame 10 and the semiconductor chip 40 is molded with the mold material 60 so that the lead frame 10 and the semiconductor chip 40 are protected do.

다음으로, 도 10에 도시된 바와 같이 상기 서멀필름(30) 사이의 상기 감광성필름(20)이 제거된다.Next, as shown in Fig. 10, the photosensitive film 20 between the thermal films 30 is removed.

즉, 본 발명에서의 상기 감광성필름을 제거하는 단계(S8)가 실시된다.That is, the step (S8) of removing the photosensitive film in the present invention is carried out.

상기 서멀필름(30) 사이의 상기 감광성필름(20)이 제거됨으로써 상기 감광성필름(20) 상부의 상기 리드프레임(10)이 노출되므로 차후 상기 리드프레임(10)에의 상기 솔더볼(70) 접합이 가능하다.The photosensitive film 20 between the thermal films 30 is removed so that the lead frame 10 on the photosensitive film 20 is exposed so that the solder ball 70 can be bonded to the lead frame 10 Do.

다음으로, 도 11에 도시된 바와 같이 상기 감광성필름(20) 제거 부위를 통해 노출된 상기 리드프레임(10) 저면에 상기 솔더볼(70)이 접합된다.Next, as shown in FIG. 11, the solder ball 70 is bonded to the bottom surface of the lead frame 10 exposed through the removed portion of the photosensitive film 20.

즉, 본 발명에서의 상기 솔더볼을 접합하는 단계(S9)가 실시된다.That is, the step (S9) of bonding the solder balls in the present invention is performed.

상기 감광성필름(20) 제거 부위를 통해 노출된 상기 리드프레임(10) 저면에 상기 솔더볼(70)이 접합됨으로써 상기 솔더볼(70)을 인쇄회로기판(도면상 미도시) 등의 타 부품에 접합함에 타 부품과의 전기적 연결이 가능하다.The solder ball 70 is bonded to the bottom surface of the lead frame 10 exposed through the removed portion of the photosensitive film 20 so that the solder ball 70 is bonded to other components such as a printed circuit board Electrical connection with other parts is possible.

다음으로, 도 12에 도시된 바와 같이 상기 반도체칩(40) 사이가 커팅된다.Next, as shown in Fig. 12, the spaces between the semiconductor chips 40 are cut.

즉, 본 발명에서의 상기 커팅하는 단계(S10)가 실시된다.That is, the cutting step S10 of the present invention is performed.

상기 반도체칩(40) 사이가 커팅됨으로써 제품의 개별화가 가능하다.The semiconductor chips 40 are cut off, thereby making it possible to individualize the products.

이때, 상기 반도체칩(40) 사이를 커팅하는 상기 소잉 블레이드(80)는 상기 몰드물(60) 및 상기 서멀필름(30)만을 거치게 되는 바, 상기 몰드물(60) 및 상기 서멀필름(30)의 재질 특성, 즉 금속에 비해 물러 커팅이 용이하고 버 발생이 최소화되는 특성상 커팅 속도를 높일 수 있어 작업에 소요되는 시간이 최소화되므로 제조 효율이 향상된다.At this time, the sawing blade 80 cutting between the semiconductor chips 40 is only passed through the mold 60 and the thermal film 30, and the mold 60 and the thermal film 30, The cutting speed can be increased due to the material characteristic of the metal material, that is, the material can be easily cut and the burr is minimized compared with the metal material. Thus, the time required for the work is minimized, and the manufacturing efficiency is improved.

상기에서와 같이 본 발명에 의한 반도체 패키지 제조방법에 따르면 상기 반도체칩(40)이 양측 상기 리드프레임(10) 사이의 공간에 배치되는 바, 상기 리드프레임(10) 상단과 상기 반도체칩(40) 상단의 높이 차이가 미미하므로 제품의 높이가 최소화될 수 있고, 제품의 높이가 최소화되는 바, 상기 반도체칩(40)의 적층에 무리가 없으므로 제품의 고집적화가 용이해질 수 있으며, 상기 반도체칩(40) 사이의 커팅시 상기 소잉 블레이드(80)가 상기 몰드물(60) 및 상기 서멀필름(30)만을 거치게 되는 바, 금속물을 커팅할 필요가 없어 커팅 속도를 높일 수 있으므로 제조 효율이 향상될 수 있다.As described above, according to the semiconductor package manufacturing method of the present invention, since the semiconductor chip 40 is disposed in the space between the lead frames 10 on both sides, the upper end of the lead frame 10 and the semiconductor chip 40, The height of the product can be minimized and the height of the product can be minimized so that the stacking of the semiconductor chip 40 is easy and high integration of the product can be facilitated. The sawing blade 80 only passes through the mold 60 and the thermal film 30 without cutting the metal material, so that the cutting speed can be increased. As a result, the manufacturing efficiency can be improved have.

이상에서 설명한 바와 같은 본 발명은 상기한 실시예에 한정되지 아니하므로 청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는 범위 내에서 변경 가능한 것이며, 그와 같은 변경은 이하 청구범위 기재에 의하여 정의되는 본 발명의 보호범위 내에 있게 된다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. And falls within the scope of protection of the invention.

10, 10' : 리드프레임
20 : 감광성필름
30 : 서멀필름
40, 40' : 반도체칩
50 : 와이어
60, 60' : 몰드물
70 : 솔더볼
80 : 소잉 블레이드
S1 : 감광성필름을 부착하는 단계
S2 : 감강성필름을 부분 제거하는 단계
S3 : 서멀필름을 부착하는 단계
S4 : 리드프레임을 부분 제거하는 단계
S5 : 반도체칩을 접합하는 단계
S6 : 와이어를 본딩하는 단계
S7 : 몰드물로써 몰딩하는 단계
S8 : 감광성필름을 제거하는 단계
S9 : 솔더볼을 접합하는 단계
S10 : 커팅하는 단계10, 10 ': Lead frame
20: Photosensitive film
30: Thermal film
40, 40 ': Semiconductor chip
50: wire
60, 60 ': mold water
70: solder ball
80: sawing blade
S1: Step of attaching photosensitive film
S2: Step of partially removing the stiffness film
S3: Step of attaching the thermal film
S4: Partially removing the lead frame
S5: Step of bonding the semiconductor chip
S6: Step of bonding wire
S7: Molding step with mold water
S8: Step of removing the photosensitive film
S9: Step of bonding the solder balls
S10: Step of cutting

Claims (10)

리드프레임의 저면에 감광성필름을 부착하는 단계;
상기 감광성필름을 부분 제거하는 단계;
상기 감광성필름의 부분 제거 부위에 서멀필름을 부착하는 단계;
상기 리드프레임을 부분 제거하는 단계;
상기 리드프레임의 부분 제거 부위로 노출된 상기 서멀필름 상면에 반도체칩을 접합하는 단계;
상기 반도체칩과 상기 리드프레임 사이에 와이어를 본딩하는 단계;
상기 리드프레임 및 상기 반도체칩을 포함하는 상부를 몰드물로써 몰딩하는 단계;
상기 서멀필름 사이의 상기 감광성필름을 제거하는 단계;
상기 감광성필름 제거 부위를 통해 노출된 상기 리드프레임 저면에 솔더볼을 접합하는 단계;
상기 반도체칩 사이를 커팅하는 단계;
를 포함하는 것인 반도체 패키지 제조방법.
Attaching a photosensitive film to the bottom surface of the lead frame;
Partially removing the photosensitive film;
Attaching a thermal film to the partly removed portion of the photosensitive film;
Partially removing the lead frame;
Bonding a semiconductor chip to an upper surface of the thermal film exposed to a partial removal portion of the lead frame;
Bonding a wire between the semiconductor chip and the lead frame;
Molding the upper portion including the lead frame and the semiconductor chip with a molding material;
Removing the photosensitive film between the thermal films;
Bonding a solder ball to a bottom surface of the lead frame exposed through the photosensitive film removing portion;
Cutting between the semiconductor chips;
Wherein the semiconductor package is a semiconductor package.
제1항에 있어서, 상기 감광성필름은,
노광 및 현상에 의해 부분 제거되는 것
인 반도체 패키지 제조방법.
The method according to claim 1,
Partially removed by exposure and development
/ RTI >
제2항에 있어서, 상기 감광성필름은,
부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존하는 것
인 반도체 패키지 제조방법.
The method according to claim 2,
Remains symmetrically on both sides of partial removal site after partial removal
/ RTI >
제2항에 있어서, 상기 감광성필름은,
부분 제거 이후 부분 제거 부위 양측 각각에 간격을 두고 복수로 잔존하는 것
인 반도체 패키지 제조방법.
The method according to claim 2,
Partially removed parts after partial removal Remaining multiple in each side with spacing on each side
/ RTI >
제1항에 있어서, 상기 리드프레임은,
에칭에 의해 부분 제거되는 것
인 반도체 패키지 제조방법.
The light emitting device according to claim 1,
Partially removed by etching
/ RTI >
제5항에 있어서, 상기 리드프레임은,
부분 제거 이후 부분 제거 부위 양측에 좌우 대칭 형태로 잔존하는 것
인 반도체 패키지 제조방법.
6. The semiconductor device according to claim 5,
Remains symmetrically on both sides of partial removal site after partial removal
/ RTI >
제5항에 있어서, 상기 리드프레임은,
부분 제거 이후 부분 제거 부위 양측 각각에 간격을 두고 복수로 잔존하는 것
인 반도체 패키지 제조방법.
6. The semiconductor device according to claim 5,
Partially removed parts after partial removal Remaining multiple in each side with spacing on each side
/ RTI >
제1항에 있어서, 상기 리드프레임은,
잔존 부위가 상기 감광성필름의 잔존 부위 상부에 위치하는 것
인 반도체 패키지 제조방법.
The light emitting device according to claim 1,
The remaining portion being located above the remaining portion of the photosensitive film
/ RTI >
제1항에 있어서, 상기 반도체칩은,
복수의 층으로 적층되는 것
인 반도체 패키지 제조방법.
The semiconductor device according to claim 1,
Stacked in multiple layers
/ RTI >
제1항에 있어서, 상기 와이어는,
복수의 층으로 적층되는 상기 반도체칩과 복수로 잔존하는 상기 리드프레임 사이에 각각 연결되는 것
인 반도체 패키지 제조방법.
The wire of claim 1,
The semiconductor chip being stacked in a plurality of layers and being connected between the lead frame remaining in a plurality of layers
/ RTI >
KR1020150083339A 2015-06-12 2015-06-12 manufacturing method of semiconductor package KR101637189B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150083339A KR101637189B1 (en) 2015-06-12 2015-06-12 manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150083339A KR101637189B1 (en) 2015-06-12 2015-06-12 manufacturing method of semiconductor package

Publications (1)

Publication Number Publication Date
KR101637189B1 true KR101637189B1 (en) 2016-07-20

Family

ID=56680188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150083339A KR101637189B1 (en) 2015-06-12 2015-06-12 manufacturing method of semiconductor package

Country Status (1)

Country Link
KR (1) KR101637189B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345895A (en) * 1998-06-01 1999-12-14 Matsushita Electron Corp Semiconductor device, lead frame and manufacturing method thereof
KR100437437B1 (en) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 Semiconductor package manufacturing method and semiconductor package
JP2010086983A (en) * 2008-09-29 2010-04-15 Toppan Printing Co Ltd Lead frame substrate manufacturing method and semiconductor device
JP2011134751A (en) * 2009-12-22 2011-07-07 Denso Corp Mold package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437437B1 (en) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 Semiconductor package manufacturing method and semiconductor package
JPH11345895A (en) * 1998-06-01 1999-12-14 Matsushita Electron Corp Semiconductor device, lead frame and manufacturing method thereof
JP2010086983A (en) * 2008-09-29 2010-04-15 Toppan Printing Co Ltd Lead frame substrate manufacturing method and semiconductor device
JP2011134751A (en) * 2009-12-22 2011-07-07 Denso Corp Mold package and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7563652B2 (en) Method for encapsulating sensor chips
US7488620B2 (en) Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
EP3440697B1 (en) Flat no-leads package with improved contact leads
US9842794B2 (en) Semiconductor package with integrated heatsink
WO2004030030A3 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US20160148877A1 (en) Qfn package with improved contact pins
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
US7683462B2 (en) Chip package structure
US6847099B1 (en) Offset etched corner leads for semiconductor package
US11393699B2 (en) Packaging process for plating with selective molding
TWI550784B (en) Flat no-lead package and manufacturing method thereof
KR20140060390A (en) Land structure for semiconductor package and manufacturing method thereof, semiconductor package and manufacturing method thereof
US10964629B2 (en) Siderail with mold compound relief
US9536756B1 (en) Semiconductor packages separated using a sacrificial material
KR101637189B1 (en) manufacturing method of semiconductor package
US9379087B2 (en) Method of making a QFN package
TWI606525B (en) Integrated circuit packaging system with plated leads and method of manufacture thereof
US8716845B2 (en) Lead frame strip for reduced mold sticking during degating
JP2006049694A (en) Dual gauge lead frame
US9184067B1 (en) Methods of mitigating defects for semiconductor packages
JP2011216615A (en) Manufacturing method of semiconductor device
KR101333001B1 (en) Lead frame and method for manufacturing semiconductor package using the same
KR101696401B1 (en) manufacturing method of semiconductor package

Legal Events

Date Code Title Description
GRNT Written decision to grant