KR101632314B1 - 전계 효과형 반도체 소자 및 그 제조 방법 - Google Patents
전계 효과형 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101632314B1 KR101632314B1 KR1020090085874A KR20090085874A KR101632314B1 KR 101632314 B1 KR101632314 B1 KR 101632314B1 KR 1020090085874 A KR1020090085874 A KR 1020090085874A KR 20090085874 A KR20090085874 A KR 20090085874A KR 101632314 B1 KR101632314 B1 KR 101632314B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- gate electrode
- layer
- semiconductor
- field effect
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 230000005669 field effect Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- -1 gallium nitride compound Chemical class 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
전계 효과형 반도체 소자에 대해 개시된다. 개시된 전자 효과형 반도체 소자는 2DEG가 형성되며 이종 접합 구조의 반도체층들을 포함하며, 게이트 전극을 소스 및 드레인과 서로 다른 면에 형성함으로써 전기적 특성을 향상시킨 전계 효과형 반도체 소자를 제공한다.
Description
개시된 전계 효과형 반도체 소자는 질화 갈륨계 화합물 반도체를 이용한 트랜지스터에서 게이트 전극을 소스, 드레인과 반대 면에 형성한 전계 효과형 반도체 소자에 관한 것이다.
통신 기술이 발달함에 따라 고주파 영역에서 사용되는 통신 소자에 대한 연구가 진행되고 있다. 특히 고주파 영역에 사용되는 통신 소자로 고전자 이동도 트랜지스터(High Electron Mobility Transistor : HEMT)와 같은 전계 효과형 반도체 소자가 주목 받고 있다.
고전자 이동도 트랜지스터는 서로 다른 밴드갭을 지닌 재료가 결합하여 형성된 구조를 포함하는 이종 접합 전계 효과 트랜지스터이다. 서로 다른 밴드갭을 지닌 물질이 이종접합 구조로 형성됨에 따라, 그 접합면에 2차원 전자 가스층(2 Dimensional Electron Gas : 2DEG)이 유도되어 전자의 이동 속도 등이 향상될 수 있다.
통상적으로 반도체 소자에 많이 사용되는 재료인 실리콘의 경우 전자 이동도 가 낮기 때문에 높은 소스 저항이 발생할 수 있어 현재 Ⅲ-Ⅴ족 반도체 화합물을 고전자 이동도 트랜지스터에 적용하기 위한 연구가 진행되고 있다. 특히 질화 갈륨계 화합물의 경우, 비교적 넓은 밴드갭(band gap)을 지니며, 전자포화속도(electron saturation velocity)가 높고 화학적으로 안정하기 때문에 고전자 이동도 트랜지스터의 재료로 각광을 받고 있다. 따라서, 질화 갈륨계 화합물을 이용한 고전자 이동도 트랜지스터는 고온, 고출력 그리고 고주파수 전자소자로 연구가 활발하게 진행되고 있다.
일반적으로 고전자 이동도 트랜지스터는 노멀리온(normally-on) 특성을 지니고 있다. 이에 따라 고전자 이동도 트랜지스터를 오프(off) 상태로 만들기 위해서는 마이너스 전원이 필요하고, 소자 동작을 위한 전원 공급 시 과대 전류가 흐를 수 있다. 노멀리온 특성을 방지하여 노멀리오프(normally-off) 특성의 트랜지스터를 구현하기 위하여, 형성되는 질화 갈륨계 화합물층 중 하나를 얇게 형성하는 것을 고려할 수 있으나, 이 경우 피에조 분극에 의한 전계가 약화되어 이종 접합 영역에서 발생하는 2차원 전자 가스층의 전자 농도가 감소될 수 있다.
본 발명의 일 측면에서는 노멀리오프 특성을 지니며, 항복 전압(breakdown voltage)이 증가된 전계 효과형 반도체 소자를 제공한다.
전계 효과형 반도체 소자에 있어서,
제 1반도체층의 제 1면에 형성된 제 2반도체층;
상기 제 2반도체층의 양측 상에 각각 형성된 제 3반도체층;
상기 제 3반도체층 상에 형성된 소스 및 드레인; 및
상기 제 1반도체층의 제 2면에 형성된 게이트 전극;을 포함하는 전계 효과형 반도체 소자를 제공한다.
상기 게이트 전극은 이중 게이트 구조로 형성된 것일 수 있다.
상기 게이트 전극은, 상기 제 1반도체층의 제 2면의 일영역에 형성된 제 1게이트 전극; 상기 제 1게이트 전극을 둘러싸며 형성된 절연층; 및 상기 절연층 및 상기 제 1반도체층의 제 2면에 형성된 제 2게이트 전극;을 포함할 수 있다.
상기 제 1게이트 전극과 상기 드레인 사이의 거리는 상기 제 1게이트 전극과 상기 소스 상이의 거리보다 먼 것일 수 있다.
상기 제 1게이트 전극 및 상기 드레인 사이의 거리(L)는 수백nm ~ 수㎛일 수 있다.
상기 제 1반도체층 및 상기 제 3반도체층은 상기 제 2반도체층보다 밴드갭 에너지가 큰 물질로 형성된 것일 수 있다.
상기 제 1반도체층, 제 2반도체층 및 상기 제 3반도체층은 질화 갈륨계 화합물 반도체 물질로 형성된 것일 수 있다.
상기 제 1반도체층 및 제 3반도체층은 AlxGa1-xN(0<x<1)으로 형성된 것일 수 있다.
상기 제 2반도체층은 GaN으로 형성된 것일 수 있다.
상기 제 1반도체층, 제 2반도체층 및 상기 제 3반도체층은 Ⅲ-Ⅴ족 반도체 화합물로 형성된 것일 수 있다.
전계 효과형 반도체 소자의 제조 방법에 있어서,
기판 상에 버퍼층, 제 1반도체층, 제 2반도체층 및 제 3반도체층을 형성하는 단계;
상기 제 3반도체층 상에 전도성 물질을 도포하고, 상기 제 2반도체층이 노출되도록 상기 전도성 물질 및 상기 제 2반도체층의 양측부를 제외한 영역을 식각하여 소스 및 드레인을 형성하는 단계; 및
상기 기판 및 버퍼층을 제거하고, 상기 제 1반도체층의 노출면에 게이트 전극을 형성하는 단계;를 포함할 수 있다.
상기 게이트 전극을 형성하는 단계는,
상기 제 1반도체층의 노출면의 일 영역에 제 1게이트 전극을 형성하는 단계;
상기 제 1게이트 전극을 둘러싸는 절연층을 형성하는 단계; 및
상기 절연층 및 상기 제 1반도체층의 노출면 상에 제 2게이트 전극을 형성하는 단계;를 포함할 수 있다.
게이트 전극을 2DEG 영역에 대해 소스 및 드레인과 반대면에 형성함으로써 노멀리오프 특성을 지닌 전계 효과형 반도체 소자를 제공할 수 있다.
게이트 전극을 이중 게이트 전극 구조로 형성함으로써 항복 전압을 증가시킨 전계 효과형 반도체 소자를 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 전계 효과형 반도체 소자에 대해 상세히 설명하고자 한다. 참고로, 도면에 도시된 각 층의 두께 및 폭은 설명을 위하여 다소 과장되게 표현되었음을 명심하여야 한다.
도 1은 본 발명의 실시예에 의한 전계 효과형 반도체 소자를 나타낸 도면이다. 도 1을 참조하면, 제 1반도체층(10)의 제 1면에 제 2반도체층(11)이 형성되어 있으며, 제 2반도체층(11)의 양측 상에 제 3반도체층(12)이 각각 형성되어 있으며, 제 3반도체층(12) 상에는 소스(13) 및 드레인(14)이 각각 형성되어 있다. 그리고, 제 1반도체층(10)의 제 2면에는 게이트 전극(15, 17)이 형성되어 있다.
개시된 전계 효과형 반도체 소자는 게이트 전극이 이중 게이트 구조로 형성된 것일 수 있다. 구체적으로 소스(13) 및 드레인(14)이 형성된 제 1면의 반대면인 제 1반도체층(10)의 제 2면의 일영역에는 제 1게이트 전극(15)이 형성되어 있으며, 제 1게이트 전극(15)은 절연층(16)에 의해 둘러싸여 있으며, 절연층(16) 및 제 1반 도체층(10)의 제 2면에는 제 2게이트 전극(17)이 형성된 것일 수 있다.
제 1반도체층(10), 제 2반도체층(11) 및 제 3반도체층(12)은 질화 갈륨계 화합물 반도체 물질로 형성된 것일 수 있으며, 제 1반도체층(10) 및 제 3반도체층(12)은 제 2반도체층(13)보다 밴드갭 에너지(band gap energy)가 큰 질화 갈륨계 화합물 반도체 물질로 형성된 것일 수 있다. 예를 들어, 제 1반도체층(10) 및 제 3반도체층(12)은 AlxGa1-xN(0<x<1)으로 형성된 것일 수 있으며, 제 2반도체층(11)은 GaN으로 형성된 것일 수 있다. 그리고, 선택적으로 다른 Ⅲ-Ⅴ족 반도체 화합물로 형성할 수 있다.
소스(13), 드레인(14), 제 1게이트 전극(15) 및 제 2게이트 전극(17)은 전도성 물질로 형성된 것일 수 있으며, 예를 들어 금속, 전도성 금속 산화물 또는 전도성 플라스틱 등으로 형성된 것일 수 있다. 절연층(16)은 통상적인 반도체 소자에 절연 물질로 사용되는 물질이면 제한 없이 사용될 수 있다. 예를 들어 절연층(16)은 실리콘 산화물 또는 실리콘 질화물 등으로 형성된 것일 수 있다.
도 2는 도 1에 나타낸 전계 효과형 반도체 소자에서 제 1반도체층(10), 제 2반도체층(11) 및 제 3반도체층(12) 구조의 밴드갭 에너지를 단순화하여 나타낸 도면이다. 도 2의 제 2반도체층(11)과 제 3반도체층(12) 사이의 접합 영역인 A 영역은 이종 접합 계면이며, 분극 전하(polarization charge)에 의한 2차원 전자 가스층(2DEG)이 유도되어 형성될 수 있다. 제 3반도체층(12)은 캐리어(carrier) 공급층 역할을 할 수 있고, 제 2반도체층(11)은 상대적으로 좁은 밴드갭 에너지를 지니며 전자 친화력을 가져 캐리어 주행층 역할을 할 수 있다.
개시된 전계 효과형 반도체 소자는 2차원 전자 가스층이 형성되는 영역인 제 3반도체층(12) 상에는 양측부에 소스(13) 및 드레인(14)을 형성하고, 분극 전하가 발생하지 않는 B 영역에 게이트 전극(15, 17)을 형성함으로써 노멀리오프 특성을 구현할 수 있다.
개시된 전계 효과형 반도체 소자의 구동 방법을 설명하면 다음과 같다. 온 상태(on state)에서는 제 1게이트 전극(15) 및 제 2게이트 전극(17)에 모두 턴온 전압(turn-on voltage)를 인가한다. 그러나, 오프 상태(off state)에서는 제 1게이트 전극(15)은 0V를 유지하며, 제 2게이트 전극(17)은 플로팅(floating)시킨다. 제 1게이트 전극(15)을 드레인(14) 사이의 거리가 소스(13)에 비해 멀도록 형성함으로써 전기장(electric field)을 감소시킬 수 있으며, 항복 전압(breakdown voltage)를 높일 수 있다. 제 1게이트 전극(15) 및 드레인(14) 사이의 거리(L)는 수평 거리로 수백nm ~ 수㎛로 조절하여 형성할 수 있다.
도 3은 본 발명의 실시예에 의한 전계 효과형 반도체 소자의 구조를 나타낸 도면이다. 도 1에서는 게이트가 반도체층의 하부에 형성된 바텀 게이트 형태이며, 도 3에서는 탑게이트 형태를 나타낸다.
도 3을 참조하면, 제 1반도체층(30)의 제 1면에 제 2반도체층(31)이 형성되어 있으며, 제 2반도체층(31)의 양측 하부에는 제 3반도체층(32)이 형성되어 있다. 그리고, 제 3반도체층(32)의 하부에는 소스(33) 및 드레인(34)이 각각 형성되어 있다. 제 1반도체층(30)의 제 2면 상의 일영역에는 제 1게이트 전극(35)이 형성되어 있으며, 제 1게이트 전극(35)은 절연층(36)에 의해 둘러싸여 있다. 그리고, 절연층(36) 및 제 1반도체층(37)의 제 2면 상에는 제 2게이트 전극(37)이 형성되어 있다. 소스(33) 및 드레인(34) 사이에는 충진층(38)이 형성될 수 있다.
제 1반도체층(30), 제 2반도체층(31) 및 제 3반도체층(32)은 질화 갈륨계 화합물 반도체 물질로 형성된 것일 수 있으며, 제 1반도체층(30) 및 제 3반도체층(32)은 제 2반도체층(31)보다 밴드갭 에너지(band gap energy)가 큰 질화 갈륨계 화합물 반도체 물질로 형성된 것일 수 있다. 구체적으로, 제 1반도체층(30) 및 제 3반도체층(32)은 AlxGa1-xN(0<x<1)으로 형성된 것일 수 있으며, 제 2반도체층(31)은 GaN으로 형성된 것일 수 있다. 그리고, 선택적으로 다른 Ⅲ-Ⅴ족 반도체 화합물로 형성할 수 있다.
소스(33), 드레인(34), 제 1게이트 전극(35) 및 제 2게이트 전극(37)은 전도성 물질로 형성된 것일 수 있으며, 예를 들어 금속, 전도성 금속 산화물 또는 전도성 플라스틱 등으로 형성된 것일 수 있다. 절연층(36) 및 충진층(38)은 통상적인 반도체 소자에 절연 물질로 사용되는 물질이면 제한없이 사용될 수 있다. 예를 들어, 실리콘 산화물 또는 실리콘 질화물 등으로 형성된 것일 수 있다.
이하, 도면을 참조하여 전계 효과형 반도체 소자의 제조 방법에 대해 설명하고자 한다. 여기서는 탑게이트 형태의 트랜지스터 제조 방법에 대해 설명한다.
도 4a 내지 도 4f는 본 발명의 실시예에 의한 전계 효과형 반도체 소자의 제조 방법을 나타낸 도면이다.
도 4a를 참조하면, 기판(40) 상에 버퍼층(41)을 형성하고, 그 상부에 제 1반도체층(42), 제 2반도체층(43) 및 제 3반도체층(44)을 형성한다. 기판(40)은 반도체 소자 제조 공정 시 사용되는 기판 재료이면 제한 없이 사용 가능하며, 예를 들어 실리콘, 사파이어(Al2O3) 또는 실리콘 카바이드(SiC) 등을 이용할 수 있다. 버퍼층(41)은 그 상부에 반도체층을 형성하기 위한 것으로 질화 갈륨으로 형성할 수 있다. 제 1반도체층(42), 제 2반도체층(43) 및 제 3반도체층(44)은 질화 갈륨계 화합물 반도체 물질로 형성된 것일 수 있으며, 구체적으로, 제 1반도체층(42)은 AlxGa1-xN(0<x<1)으로 형성하고, 제 2반도체층은 GaN으로 형성하고, 제 3반도체층(43)은 AlxGa1-xN(0<x<1)으로 형성할 수 있다.
도 4b를 참조하면, 제 3반도체층(43) 상에 전도성 물질을 도포한 뒤, 제 2반도체층(43)이 노출되도록 양측부를 제외한 영역을 식각한다. 여기서 전도성 물질은 금속, 전도성 금속 산화물 또는 전도성 플라스틱 물질일 수 있으며, 식각 공정에 의해 소스(45) 및 드레인(46)이 제 3반도체층(44) 상에 형성된다.
도 4c를 참조하면, 노출된 제 2반도체층(43), 제 3반도체층(44), 소스(45) 및 드레인(46) 상에 충진층(47)을 형성한다. 충진층(47)은 절연 물질로 형성할 수 있으며, 예를 들어 실리콘 산화물 또는 실리콘 질화물 등으로 형성할 수 있다. 그리고, 도 4d를 참조하면, 기판(40) 및 버퍼층(41)을 제거하여, 제 1반도체층(42)을 노출시킨다.
도 4e를 참조하면, 제 1반도체층(42)의 노출면 상에 전도성 물질을 도포하고 패터닝하여 제 1반도체층(42)의 일영역에 제 1게이트 전극(48)을 형성한다. 제 1게이트 전극(48)은 전도성 물질은 금속, 전도성 금속 산화물 또는 전도성 플라스틱 물질로 형성할 수 있으며, 상대적으로 드레인(46)보다 소스(45)에 가까운 위치에 형성한다. 그리고, 제 1게이트 전극(48)을 둘러싸도록 절연층(49)을 형성한다. 절연층은 통상의 반도체 소자에 사용되는 절연 물질로 형성할 수 있다.
도 4f를 참조하면, 제 1반도체층(42) 및 절연층(49) 상에 전도성 물질을 도포하여 제 2게이트 전극(50)을 형성한다. 제 2게이트 전극(50)은 전도성 물질로 형성할 수 있으며, 예를 들어 금속, 전도성 금속 산화물 또는 전도성 플라스틱 물질로 형성할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명의 실시예에 의한 전계 효과형 반도체 소자를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 전계 효과형 반도체 소자에서 제 1반도체층, 제 2반도체층 및 제 3반도체층 구조의 밴드갭 에너지를 개략적으로 나타낸 도면이다.
도 3은 본 발명의 실시예에 의한 전계 효과형 반도체 소자의 구조를 나타낸 도면이다.
도 4a 내지 도 4f는 본 발명의 실시예에 의한 전계 효과형 반도체 소자의 제조 방법을 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30, 42... 제 1반도체층 11, 31, 43... 제 2반도체층
12, 32, 44... 제 3반도체층 13, 33, 45... 소스
14, 34, 46... 드레인 15, 35, 48... 제 1게이트 전극
16, 36, 49... 절연층 17, 37, 50... 제 2게이트 전극
38, 47... 충진층 40... 기판
41... 버퍼층
Claims (14)
- 전계 효과형 반도체 소자에 있어서,제 1반도체층의 제 1면에 형성된 제 2반도체층;상기 제 2반도체층의 양측 상에 각각 형성된 제 3반도체층;상기 제 3반도체층 상에 형성된 소스 및 드레인; 및상기 제 1반도체층의 제 2면에 형성된 게이트 전극;을 포함하며,상기 게이트 전극은 이중 게이트 구조로 형성되며,상기 제 1반도체층의 제 2면의 일영역에 형성된 제 1게이트 전극;상기 제 1게이트 전극을 둘러싸며 형성된 절연층; 및상기 절연층 및 상기 제 1반도체층의 제 2면에 직접 형성된 제 2게이트 전극;을 포함하며,상기 제 1반도체층은 AlxGa1-xN(0<x<1)으로 형성된 전계 효과형 반도체 소자.
- 삭제
- 삭제
- 제 1항에 있어서,상기 제 1게이트 전극과 상기 드레인 사이의 거리는 상기 제 1게이트 전극과 상기 소스 사이의 거리보다 먼 전계 효과형 반도체 소자.
- 삭제
- 제 1항에 있어서,상기 제 1반도체층 및 상기 제 3반도체층은 상기 제 2반도체층보다 밴드갭 에너지가 큰 물질로 형성된 전계 효과형 반도체 소자.
- 제 1항에 있어서,상기 제 1반도체층, 제 2반도체층 및 상기 제 3반도체층은 질화 갈륨계 화합물 반도체 물질로 형성된 전계 효과형 반도체 소자.
- 제 7항에 있어서,상기 제 3반도체층은 AlxGa1-xN(0<x<1)으로 형성된 전계 효과형 반도체 소자.
- 제 7항에 있어서,상기 제 2반도체층은 GaN으로 형성된 전계 효과형 반도체 소자.
- 제 1항에 있어서,상기 제 1반도체층, 제 2반도체층 및 상기 제 3반도체층은 Ⅲ-Ⅴ족 반도체 화합물로 형성된 전계 효과형 반도체 소자.
- 전계 효과형 반도체 소자의 제조 방법에 있어서,기판 상에 버퍼층, 제 1반도체층, 제 2반도체층 및 제 3반도체층을 형성하는 단계;상기 제 3반도체층 상에 전도성 물질을 도포하고, 상기 제 2반도체층이 노출되도록 상기 전도성 물질 및 상기 제 3반도체층의 양측부를 제외한 영역을 식각하여 소스 및 드레인을 형성하는 단계; 및상기 기판 및 버퍼층을 제거하고, 상기 제 1반도체층의 노출면에 게이트 전극을 형성하는 단계;를 포함하며,상기 게이트 전극을 형성하는 단계는,상기 제 1반도체층의 노출면의 일 영역에 제 1게이트 전극을 형성하는 단계;상기 제 1게이트 전극을 둘러싸는 절연층을 형성하는 단계; 및상기 절연층 및 상기 제 1반도체층의 노출면 상에 제 2게이트 전극을 형성하는 단계;를 포함하며,상기 제 1반도체층은 AlxGa1-xN(0<x<1)으로 형성하는 전계 효과 트랜지스터의 제조 방법.
- 삭제
- 제 11항에 있어서,상기 제 1반도체층 및 상기 제 3반도체층은 상기 제 2반도체층보다 밴드갭 에너지가 큰 물질로 형성하는 전계 효과형 반도체 소자의 제조 방법.
- 제 11항에 있어서,상기 제 1반도체층, 제 2반도체층 및 상기 제 3반도체층은 질화 갈륨계 화합물 반도체 물질로 형성하는 전계 효과형 반도체 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090085874A KR101632314B1 (ko) | 2009-09-11 | 2009-09-11 | 전계 효과형 반도체 소자 및 그 제조 방법 |
| US12/923,266 US9450071B2 (en) | 2009-09-11 | 2010-09-13 | Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090085874A KR101632314B1 (ko) | 2009-09-11 | 2009-09-11 | 전계 효과형 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110027994A KR20110027994A (ko) | 2011-03-17 |
| KR101632314B1 true KR101632314B1 (ko) | 2016-06-22 |
Family
ID=43729612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090085874A KR101632314B1 (ko) | 2009-09-11 | 2009-09-11 | 전계 효과형 반도체 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9450071B2 (ko) |
| KR (1) | KR101632314B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6068091B2 (ja) * | 2012-10-24 | 2017-01-25 | スタンレー電気株式会社 | 発光素子 |
| US9437724B2 (en) * | 2014-04-21 | 2016-09-06 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US11127743B2 (en) * | 2015-12-24 | 2021-09-21 | Sony Corporation | Transistor, semiconductor device, electronic apparatus, and method for producing transistor |
| KR102570675B1 (ko) * | 2021-12-03 | 2023-08-25 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071607A1 (fr) | 2002-02-21 | 2003-08-28 | The Furukawa Electric Co., Ltd. | Transistor a effet de champ gan |
| JP2009054807A (ja) * | 2007-08-27 | 2009-03-12 | Sanken Electric Co Ltd | ヘテロ接合型電界効果半導体装置 |
| WO2009076076A2 (en) * | 2007-12-10 | 2009-06-18 | Transphorm Inc. | Insulated gate e-mode transistors |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0115169B1 (en) * | 1982-12-28 | 1987-03-11 | Toshiaki Ikoma | Voltage-control type semiconductor switching device |
| FR2600821B1 (fr) * | 1986-06-30 | 1988-12-30 | Thomson Csf | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative |
| JP2689877B2 (ja) | 1993-12-27 | 1997-12-10 | 日本電気株式会社 | ヘテロ接合ｆｅｔの製造方法 |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| JP4131193B2 (ja) | 2003-04-28 | 2008-08-13 | 日産自動車株式会社 | 半導体装置 |
| JP4224423B2 (ja) * | 2003-06-10 | 2009-02-12 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US7268375B2 (en) | 2003-10-27 | 2007-09-11 | Sensor Electronic Technology, Inc. | Inverted nitride-based semiconductor structure |
| US7382001B2 (en) * | 2004-01-23 | 2008-06-03 | International Rectifier Corporation | Enhancement mode III-nitride FET |
| US7492022B2 (en) | 2004-02-27 | 2009-02-17 | University Of Iowa Research Foundation | Non-magnetic semiconductor spin transistor |
| US7573078B2 (en) * | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
| JP4650224B2 (ja) | 2004-11-19 | 2011-03-16 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| JP5076278B2 (ja) | 2005-03-14 | 2012-11-21 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| US8114717B2 (en) * | 2005-11-15 | 2012-02-14 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
| JP5050364B2 (ja) * | 2006-02-13 | 2012-10-17 | サンケン電気株式会社 | 電界効果半導体装置及びその製造方法 |
| KR100770132B1 (ko) | 2006-10-30 | 2007-10-24 | 페어차일드코리아반도체 주식회사 | 질화물계 반도체 소자 |
| JP2008124374A (ja) * | 2006-11-15 | 2008-05-29 | Sharp Corp | 絶縁ゲート電界効果トランジスタ |
| US20080123232A1 (en) * | 2006-11-21 | 2008-05-29 | Harris Richard A | Bi-directional transient blocking unit having a dual-gate transistor |
| US7863877B2 (en) * | 2006-12-11 | 2011-01-04 | International Rectifier Corporation | Monolithically integrated III-nitride power converter |
| US8188459B2 (en) * | 2007-04-12 | 2012-05-29 | Massachusetts Institute Of Technology | Devices based on SI/nitride structures |
| WO2008128160A1 (en) * | 2007-04-12 | 2008-10-23 | Massachusetts Institute Of Technology | Hemts based on si/nitride structures |
| JP2009054632A (ja) * | 2007-08-23 | 2009-03-12 | Fujitsu Ltd | 電界効果トランジスタ |
| US7800132B2 (en) | 2007-10-25 | 2010-09-21 | Northrop Grumman Systems Corporation | High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof |
| US9112009B2 (en) * | 2008-09-16 | 2015-08-18 | International Rectifier Corporation | III-nitride device with back-gate and field plate for improving transconductance |
-
2009
- 2009-09-11 KR KR1020090085874A patent/KR101632314B1/ko active IP Right Grant
-
2010
- 2010-09-13 US US12/923,266 patent/US9450071B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003071607A1 (fr) | 2002-02-21 | 2003-08-28 | The Furukawa Electric Co., Ltd. | Transistor a effet de champ gan |
| JP2009054807A (ja) * | 2007-08-27 | 2009-03-12 | Sanken Electric Co Ltd | ヘテロ接合型電界効果半導体装置 |
| WO2009076076A2 (en) * | 2007-12-10 | 2009-06-18 | Transphorm Inc. | Insulated gate e-mode transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110027994A (ko) | 2011-03-17 |
| US9450071B2 (en) | 2016-09-20 |
| US20110062448A1 (en) | 2011-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11830940B2 (en) | Semiconductor device including high electron mobility transistor or high hole mobility transistor and method of fabricating the same | |
| JP6476114B2 (ja) | 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ | |
| JP6173661B2 (ja) | Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス | |
| US8969881B2 (en) | Power transistor having segmented gate | |
| WO2009116223A1 (ja) | 半導体装置 | |
| KR101092467B1 (ko) | 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 | |
| WO2009110254A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2007059595A (ja) | 窒化物半導体素子 | |
| KR20080030050A (ko) | Ⅲ족 질화물 인헨스먼트 모드 소자 | |
| JP2008166469A (ja) | 窒化物半導体装置とその製造方法 | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| JP2007035905A (ja) | 窒化物半導体素子 | |
| KR101946454B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| CN112436056B (zh) | 高电子迁移率晶体管 | |
| JP2006210725A (ja) | 半導体装置 | |
| CN103003930B (zh) | 场效应晶体管 | |
| KR101632314B1 (ko) | 전계 효과형 반도체 소자 및 그 제조 방법 | |
| JP5721782B2 (ja) | 半導体装置 | |
| JP2008235465A (ja) | 電界効果型トランジスタ | |
| Chien et al. | Breaking through the multi-mesa-channel width limited of normally off GaN HEMTs through modulation of the via-hole-length | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| KR20130007051A (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| JP2021086965A (ja) | ダイオード、ダイオードの製造方法および電気機器 | |
| KR20140021110A (ko) | 고 전자 이동도 트랜지스터 및 그 제조 방법 | |
| KR101914707B1 (ko) | 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |