KR101626743B1

KR101626743B1 - Multiplier and multiplication method using Montgomery algorithm over finite fields

Info

Publication number: KR101626743B1
Application number: KR1020140035024A
Authority: KR
Inventors: 전준철; 김기원
Original assignee: 금오공과대학교 산학협력단
Priority date: 2014-03-26
Filing date: 2014-03-26
Publication date: 2016-06-07
Also published as: KR20150112059A

Abstract

본 발명은 몽고메리 곱셈 알고리즘을 간단하고 효율적인 하드웨어로 구현할 수 있도록 선택된 몽고메리 인자를 이용하는 곱셈기 및 곱셈 방법에 관한 것이다. 본 발명에 따른 곱셈 방법은, 몽고메리 인자로

를 선택하고, 선택된 몽고메리 인자를 사용하여 유한체 GF(2^m)상에서의 곱셈식을 도출한다. 그리고, 도출한 곱셈식을 데이터 의존성이 존재하지 않는 두 개의 식으로 분리하여, 분리된 두 개의 식에 대응하는 연산을 병렬적으로 수행한다. 본 발명에 따르면, GF(2^m)상의 다항식 기저에서 몽고메리 곱셈을 위한 새로운 곱셈 방법을 제공하며, 이 곱셈 방법을 기반으로 병렬 연산이 가능한 세미-시스톨릭 곱셈기를 제공할 수 있다. The present invention relates to a multiplier and a multiplication method using a Montgomery factor selected so as to implement a Montgomery multiplication algorithm with simple and efficient hardware. The multiplication method according to the present invention is a Montgomery factor

And derives the multiplication formula on the finite field GF (2 ^m ) using the selected Montgomery factor. Then, the derived multiplication expression is separated into two expressions in which there is no data dependency, and operations corresponding to the two separated expressions are performed in parallel. According to the present invention, a new multiplication method for Montgomery multiplication in a polynomial basis on GF (2 ^m ) is provided, and a semi-systolic multiplier capable of parallel operation based on this multiplication method can be provided.

Description

{Multiplier and multiplication method using Montgomery algorithm over finite fields}

본 발명은 곱셈기 및 곱셈 방법에 관한 것으로, 더욱 상세하게는 몽고메리 곱셈 알고리즘을 간단하고 효율적인 하드웨어로 구현할 수 있도록 선택된 몽고메리 인자를 이용하는 곱셈기 및 곱셈 방법에 관한 것이다. The present invention relates to a multiplier and a multiplication method, and more particularly, to a multiplier and a multiplication method using a Montgomery factor selected so as to implement a Montgomery multiplication algorithm with simple and efficient hardware.

본 발명은 2013년도 정부(미래창조과학부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업(No. 2011-0014977)의 일환으로 수행한 연구로부터 도출된 것이다.The present invention is derived from a research conducted as part of the Basic Research Project (No. 2011-0014977), funded by the Government of 2013 (Future Creation Sciences Department), supported by the Korea Research Foundation.

유한체(finite field)는 현대 암호 시스템과 오류 제어 코드 분야에서 중요한 역할을 한다. 특히 이진체 GF(2^m)는 본질적으로 VLSI(Very Large Scale Integration) 구현에 적당하여 관심을 끌고 있다. 유한체상의 곱셈은 가장 중요한 연산이며, 지수, 나눗셈, 및 역원 등은 반복적인 곱셈에 의해 계산될 수 있다. The finite field plays an important role in modern cryptographic systems and error control codes. In particular, the binary GF (2 ^m ) is inherently attracting attention for its implementation in Very Large Scale Integration (VLSI). Multiplication over finite fields is the most important operation, and exponents, divisions, and inverses can be computed by iterative multiplication.

유한체 GF(2^m)상의 곱셈을 고속 구현을 위해 다양한 비트-병렬 시스톨릭(systolic) 구조들이 제안되었다. 세미-시스톨릭 구조에서는 브로드캐스트 신호를 허용하지만 일반적인 시스톨릭 구조에서는 허용하지 않는다. 이로 인해 세미-시스톨릭 구조에서 래치(latch) 개수 및 계산 지연 시간이 일반적인 시스톨릭 구조보다 적은 장점이 있다. Various bit-parallel systolic structures have been proposed for fast implementation of multiplication on finite field GF (2 ^m ). Semi-systolic structures allow broadcast signals, but are not allowed in general systolic structures. As a result, the number of latches and the calculation delay time in the semi-systolic structure are less than those in a general systolic structure.

이와 관련하여, GF(2^m)상의 일반적인 시스톨릭 곱셈 구조가 제안되었으며, 이보다 향상된 세미-시스톨릭 구조를 이용하는 곱셈 구조나 오류검출 기능을 갖는 세미-시스톨릭 곱셈기들도 제안되어 있다. 또한, GF(2^m)상에서 오류검출이 가능한 다항식 기저의 세미-시스톨릭 곱셈기나, 다양한 기저에서의 오류검출이 가능한 세미-시스톨릭 곱셈기들이 제안되어 있다. 최근에는 기존의 곱셈기들보다 성능이 향상된 다항식 기저의 세미-시스톨릭 곱셈기도 제안되고 있다. In this regard, a general systolic multiplication structure on GF (2 ^m ) has been proposed, and a semi-systolic multiplier having a multiplication structure or error detection function using an improved semi-systolic structure has been proposed. In addition, a semi-systolic multiplier based on a polynomial basis capable of error detection on GF (2 ^m ) and a semi-systolic multiplier capable of error detection in various bases have been proposed. Recently, a semi-systolic multiplier based on polynomial basis with improved performance over existing multipliers has been proposed.

그런데, 이와 같이 기존에 제안된 구조들은 여전히 높은 회로 복잡도와 긴 지연 시간을 갖고 있다. 따라서, 낮은 공간 및 시간 복잡도를 가지는 보다 효율적인 곱셈 구조를 고려해 볼 필요가 있다. However, the structures thus proposed still have a high circuit complexity and a long delay time. Therefore, a more efficient multiplication structure with low space and time complexity needs to be considered.

따라서, 본 발명의 목적은, 낮은 공간 및 시간 복잡도를 가지는 유한체상의 고속의 곱셈기 및 곱셈 방법을 제공함에 있다. It is therefore an object of the present invention to provide a high-speed multiplier and multiplication method on a finite field with low space and time complexity.

상기 목적을 달성하기 위한 본 발명에 따른 곱셈 방법은, 몽고메리 인자로

를 선택하는 단계, 상기 선택된 몽고메리 인자를 사용하여 유한체 GF(2^m)상에서의 곱셈식을 도출하는 단계, 상기 곱셈식을 데이터 의존성이 존재하지 않는 두 개의 식으로 분리하는 단계, 및 상기 분리된 두 개의 식에 대응하는 연산을 병렬적으로 수행하는 단계를 포함한다. In order to achieve the above object, a multiplication method according to the present invention is a multiplication method using Montgomery factor

, Deriving a multiplication expression on the finite field GF (2 ^m ) using the selected Montgomery factor, separating the multiplication expression into two expressions in which there is no data dependency, And performing an operation corresponding to the expression in parallel.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 곱셈기는, 몽고메리 인자 로

를 사용하여 도출된 유한체 GF(2^m)상에서의 곱셈식을 데이터 의존성이 존재하지 않는 두 개의 식

와

로 분리한 상태에서, 상기

에 대응하는 연산을 수행하는 제1 연산부, 상기

에 대응하는 연산을 수행하는 제2 연산부, 및 상기 제1 연산부의 연산결과와 상기 제2 연산부의 연산결과를 합산한 결과를 출력하는 합산부를 포함한다. According to another aspect of the present invention, there is provided a multiplier comprising:

(2 ^m ) derived by using the finite field GF (2 ^m )

Wow

In the separated state,

A first operation unit for performing an operation corresponding to

And a summation unit for outputting a result of summing the operation result of the first operation unit and the operation result of the second operation unit.

그리고, 상기 목적을 달성하기 위하여 본 발명에서는, 상기 방법을 프로세서에서 실행시키기 위한 프로그램을 기록한 프로세서로 읽을 수 있는 기록매체를 제공한다.In order to achieve the above object, the present invention provides a recording medium readable by a processor that records a program for causing the processor to execute the method.

또한, 상기 목적을 달성하기 위하여 본 발명에서는, 상기 곱셈기를 이용하여 오류 검출 및 정정 기능을 수행하는 장치를 제공할 수 있다. According to another aspect of the present invention, there is provided an apparatus for performing error detection and correction using the multiplier.

본 발명에 따르면, GF(2^m)상의 다항식 기저에서 몽고메리 곱셈을 위한 새로운 곱셈 방법을 제공하며, 이 곱셈 방법을 기반으로 병렬 연산이 가능한 세미-시스톨릭 곱셈기를 제공할 수 있다. 본 발명에 따른 곱셈기는 일반적인 곱셈기에 비해 시간 복잡도를 30% ~ 50% 정도 감소시킬 수 있다. 따라서, 본 발명에 따른 곱셈기를 오류검출 및 정정기능을 가지는 구조로 확장할 경우, 일반적인 곱셈기보다 높은 성능을 제공할 수 있다. 또한, 본 발명에 따른 곱셈기 및 곱셈 방법은 시간 복잡도가 중요한 오류정정코드 및 암호학에서의 중요한 연산인 지수, 역원 및 나눗셈 연산의 기본적인 알고리즘 및 구조에 효율적으로 적용될 수 있다.According to the present invention, a new multiplication method for Montgomery multiplication in a polynomial basis on GF (2 ^m ) is provided, and a semi-systolic multiplier capable of parallel operation based on this multiplication method can be provided. The multiplier according to the present invention can reduce the time complexity by 30% to 50% as compared with a general multiplier. Therefore, when the multiplier according to the present invention is extended to a structure having a function of error detection and correction, higher performance than a general multiplier can be provided. Also, the multiplier and multiplication method according to the present invention can be efficiently applied to basic algorithms and structures of exponent, inverse and division operations, which are important operations in error correction codes and cryptography, in which time complexity is important.

도 1은 본 발명의 일실시예에 따른 곱셈 방법에 대한 설명에 제공되는 흐름도,
도 2는

상에서 본 발명의 일실시예에 따른 곱셈기의 구조를 나타낸 도면,
도 3은

상에서 본 발명의 일실시예에 따른 곱셈기의 구조를 나타낸 도면,
도 4는 도 2 및 도 3에서

셀에 대한 상세 회로도,
도 5는 도 3에서

셀에 대한 상세 회로도,
도 6은 도 2에서

셀에 대한 상세 회로도, 그리고
도 7은 도 3에서

셀에 대한 상세 회로도이다. Brief Description of Drawings Fig. 1 is a flowchart showing a multiplication method according to an embodiment of the present invention;
2 is a cross-

FIG. 4 is a block diagram illustrating a structure of a multiplier according to an embodiment of the present invention,
3,

FIG. 4 is a block diagram illustrating a structure of a multiplier according to an embodiment of the present invention,
Fig. 4 is a cross-

Detailed circuit diagram for the cell,
FIG. 5 is a cross-

Detailed circuit diagram for the cell,
Figure 6 is a cross-

Detailed circuit diagram for the cell, and
Figure 7 is a cross-

Is a detailed circuit diagram of the cell.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

본 발명에 따른 곱셈 방법은 새로운 몽고메리 인자를 선택하여 효율적인 몽고메리 곱셈 알고리즘을 유도한다. 또한, 본 발명은 유도된 몽고메리 곱셈 알고리즘을 이용하여 다항식 기저의 세미-시스톨릭 구조의 곱셈기를 제공한다. 결과적으로 본 발명에 따른 곱셈기는 일반적인 곱셈기와 비교하여 공간 및 시간복잡도에서 우수한 성능을 나타낸다.The multiplication method according to the present invention derives an efficient Montgomery multiplication algorithm by selecting a new Montgomery factor. The present invention also provides a multiplier of a semi-systolic structure of polynomial basis using the derived Montgomery multiplication algorithm. As a result, the multiplier according to the present invention exhibits excellent performance in space and time complexity as compared with a general multiplier.

도 1은 본 발명의 일실시예에 따른 곱셈 방법에 대한 설명에 제공되는 흐르도이다. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a flow chart provided in a description of a multiplication method according to an embodiment of the present invention; FIG.

도 1을 참조하면, 본 발명의 일실시예에 따른 곱셈 방법은, 병렬 처리가 가능한 몽고메리 인자를 선택하여(S100), 선택된 몽고메리 인자를 사용하여 유한체 GF(2^m)상의 곱셈식을 도출한다(S110). 그리고, 도출된 곱셈식을 데이터 의존성이 존재하지 않는 두 개의 식으로 분리하여(S120), 분리된 두 개의 식에 대응하는 연산을 병렬적으로 수행한다(S130). 이와 같은 과정에 의해, 효율적인 유한체상의 곱셈이 수행될 수 있다.Referring to FIG. 1, a multiplication method according to an embodiment of the present invention selects a Montgomery factor capable of parallel processing (S100) and derives a multiplication formula on a finite field GF (2 ^m ) using a selected Montgomery factor S110). Then, the derived multiplication expression is divided into two expressions having no data dependency (S120), and operations corresponding to the two separated expressions are performed in parallel (S130). By this process, an efficient finite field multiplication can be performed.

도 1에 도시한 각 단계별 과정을 상세하게 설명하면 다음과 같다.The process of each step shown in FIG. 1 will be described in detail as follows.

먼저, GF(2^m)상의 몽고메리 곱셈에 대해 설명하면, 유한체 GF(2^m)는 2^m 개의 다른 원소들을 포함하는 유한체이며, 0과 1을 포함하는 GF(2)에서 확장된 것이다. 확장된 이진체 GF(2^m)는 GF(2)상의 다음의 m차의 기약 다항식과 관련이 있다.First, will be described for the Montgomery multiplication over GF (2 ^m), the finite field GF (2 ^m) is a finite field that includes 2 ^m of the other elements, it is expanded in the GF (2) containing zero and one. The extended binary GF (2 ^m ) is related to the following m-th irreducible polynomial on GF (2).

여기서, gi∈GF(2), G(ω)의 근을 x라고 가정한다. 즉, G(x) = 0.Here, we assume that the root of giεGF (2), G (ω) is x. That is, G (x) = 0.

정수 상에서 효율적인 모듈러 곱셈을 위해 몽고메리 곱셈 알고리즘이 제안되었고, 이후 몽고메리 곱셈 알고리즘은 유한체 GF(2^m)의 곱셈으로 확장되었다.A Montgomery multiplication algorithm has been proposed for efficient modular multiplication on integer, and the Montgomery multiplication algorithm has been extended to multiply the finite field GF (2 ^m ).

GF(2^m) 상에서 몽고메리 곱셈을 살펴보면 다음과 같다. α와 β는 GF(2^m)상의 두 원소이고,

?라고 하자. 그러면, 몽고메리 잉여(Montgomery residue)

와

는 다음과 같이 정의된다.Montgomery multiplication on GF (2 ^m ) is as follows. α and β are two elements on GF (2 ^m )

Let's say. Then, the Montgomery residue,

Wow

Is defined as follows.

여기서, r은 gcd(r,G)=1을 만족하는 몽고메리 인자(Montgomery factor)이다. r^-1을 r의 역수(multiplicative inverse)라고 하면, rr^-1 + GG' = 1을 만족하는 GF(2^m)상의 원소 G'이 존재함을 알 수 있다. 그러면, GF(2^m)상의 몽고메리 곱셈은

가 된다.Where r is a Montgomery factor satisfying gcd (r, G) = 1. If r ^-1 is a multiplicative inverse of r, it can be seen that an element G 'on GF (2 ^m ) satisfying rr ^-1 + GG' = 1 exists. Then Montgomery multiplication on GF (2 ^m )

.

몽고메리 인자의 선택에 따라 몽고메리 곱셈 알고리즘은 간단하고 효율적인하드웨어로 구현될 수 있다. 예컨대, r을 x^m으로 선택할 수 있다.Depending on Montgomery's argument, the Montgomery multiplication algorithm can be implemented with simple and efficient hardware. For example, r can be selected as x ^m .

[수학식 2]와 [수학식 3]에 표시된 몽고메리 잉여

와

를 사용하면,

이다. 여기서,

는

의 몽고메리 잉여이다.The Montgomery surplus indicated in equations (2) and (3)

Wow

If you use,

to be. here,

The

Of Montgomery surplus.

본 발명에 따른 곱셈 방법에서는, 몽고메리 인자

을 사용하여 보다 효율적인 알고리즘과 개선된 곱셈기를 설계한다. 즉, 병렬처리가 가능한 몽고메리 인자로

를 선택한다(S100). 이러한 몽고메리 인자를 사용하면, GF(2^m)상의 몽고메리 곱셈식을 도출하면 다음과 같다(S110).In the multiplication method according to the present invention, the Montgomery factor

To design more efficient algorithms and improved multipliers. That is, as a Montgomery factor that can be processed in parallel

(S100). Using this Montgomery factor, the Montgomery multiplication formula on GF (2 ^m ) is derived as follows (S110).

[수학식 1]의 G로 부터 x^m 과 x^-1 은 다음과 같다.From G in Equation (1), x ^m and x ^-1 are as follows.

[수학식 3]을 이용하면 [수학식 4]는 다음과 같다.Using Equation (3), Equation (4) is as follows.

위 식에서 오른쪽의 마지막 항은 아래식과 같이 두 부분으로 나눌 수 있다.In the above equation, the last term on the right can be divided into two parts as shown in the following equation.

여기서, C와 D는 다음의 식과 같다.Here, C and D are as follows.

[수학식 9]와 [수학식 10]에서

와

의 계산이 필요하다.In equations (9) and (10)

Wow

.

와

라고 정의하고,

와

는 다음과 같이 표현된다.

Wow

&Lt; / RTI >

Wow

Is expressed as follows.

여기서,

이다.??.here,

to be.??.

의 순환식을 얻기 위해 [수학식 6]과 [수학식 11]을 이용하면 다음과 같이 전개된다. 여기서

이고,

이다.

Using Equations (6) and (11) to obtain the cyclic equation of Equation (11) can be developed as follows. here

ego,

to be.

여기서,

이고

이다.here,

ego

to be.

의 순환식을 얻기 위해 [수학식 5]와 [수학식 12]를 이용하면 다음과 같이 전개되며

이고,

이다.

Using Equation 5 and Equation 12 to obtain the circulation equation of Equation

ego,

to be.

여기서,

이고

이다. here,

ego

to be.

[수학식 9]는 A(i)를 이용하면 다음과 같이 표현된다.Equation (9) can be expressed as follows using A (i).

여기서 식의 순환 구조를 맞추기 위해

항을 추가하였으며, z = 0 이다.Here, to fit the circulation structure of the equation

, And z = 0.

위의 [수학식 15]로부터 C의 계산을 순환식으로 표현하면 다음과 같다. 단

이고, j번째 중간 결과는?

이다.From the above equation (15), the calculation of C can be expressed by a cyclic equation as follows. only

And the j th intermediate result?

to be.

[수학식 10]의 D는

를 이용하여 표현하면 다음과 같다.D in Equation (10)

The following is expressed by using the following equation.

[수학식 17]로부터

의 계산을 순환식으로 표현하면 다음과 같다. 단,

이고, i번째 중간결과는

이다.From Equation (17)

Is expressed by the following formula. only,

, And the i-th intermediate result is

to be.

[수학식 16]과 [수학식 18]에서 C ⁽ⁱ⁾ 와 D ⁽ⁱ⁾ 는 데이터 의존성이 존재하지 않으므로 동시에 계산이 가능하다. 즉, 몽고메리 인자로

을 선택함으로서, [수학식 8]에서

와

를 병렬로 동시에 계산할 수 있다. 따라서 [수학식 16]과 [수학식 18]의 계산은 동시에 수행될 수 있다. In equations (16) and (18) Since C ⁽ⁱ⁾ and D ⁽ⁱ⁾ do not have data dependency, they can be computed at the same time. That is, as a Montgomery argument

(8), < RTI ID = 0.0 >

Wow

Can be calculated simultaneously in parallel. Therefore, the calculations of [Expression 16] and [Expression 18] can be performed simultaneously.

따라서, [수학식 16] 과 [수학식 18]과 같이 데이터 의존성이 없는 두 개의 식으로 분리하여(S120), 분리된 두 개의 식에 대응하는 연산을 병렬적으로 수행하여(S130), 낮은 공간 및 시간 복잡도를 가지는 보다 효율적인 곱셈 방법이 가능하게 된다. Therefore, it is possible to divide the data into two expressions having no data dependency (S120) as in [Expression 16] and [Expression 18], perform operations corresponding to the two expressions in parallel (S130) And a more efficient multiplication method with time complexity.

다음의 도 2 내지 도 7은 본 발명에 따른 곱셈 방법을 기반으로 병렬 연산이 가능한 세미-시스톨릭 곱셈기를 나타낸 것이다. 2 to 7 show a semi-systolic multiplier capable of parallel operation based on the multiplication method according to the present invention.

도 2는

상에서 본 발명의 일실시예에 따른 곱셈기의 하드웨어 구조를 나타낸 것이고, 도 3은

)상에서 본 발명의 일실시예에 따른 곱셈기의 하드웨어 구조를 나타낸 것이다. 또한, 도 4는

셀에 대한 상세 회로도, 도 5는

셀에 대한 상세 회로도, 그리고 도 6은

셀에 대한 상세 회로도, 그리고 도 7은

셀에 대한 상세 회로도를 나타낸 것이다. 2 is a cross-

3 shows a hardware structure of a multiplier according to an embodiment of the present invention,

) Shows a hardware structure of a multiplier according to an embodiment of the present invention. 4,

5 is a detailed circuit diagram of the cell,

A detailed circuit diagram for the cell, and Figure 6

Detailed circuit diagram for the cell, and Figure 7

Cell is a detailed circuit diagram of the cell.

도 2 내지 도 7에서, ■ 표시는 1-비트 지연 소자(1-bit latch)를 의미한다. In Fig. 2 to Fig. 7, the symbol {circle around (3)} denotes a 1-bit delay element.

도 2 및 도 3에 도시한 곱셈기들의 아랫 부분의 XOR 게이트들은 [수학식 8]에서와 같이 출력되는 결과

와

를 합하는 연산을 수행한다. The XOR gates of the lower part of the multipliers shown in FIGS. 2 and 3 are output as shown in Equation (8)

Wow

.

도 2 및 도 3에서,

셀,

셀은 각각 도 4 내지 도 7에 자세한 구조를 나타내고 있다.2 and 3,

Cell,

The cells are shown in detail in Figs. 4 to 7, respectively.

짝수 m일때,

와

의 값은 각각

과

.클럭 사이클 후에 얻을 수 있고, 홀수m이면,

클럭 사이클 후에 얻을 수 있다. 따라서, 본 발명에 따른 곱셈기는 m값에 따라 다른 구조를 가진다. 예컨대, m = 4 일때

와

값은 각각 2와 3클럭 사이클 후에 얻을 수 있고, m = 5 일때 3클럭 사이클 후에 얻을 수 있다.When the number m is an even number,

Wow

The values of

and

Lt; / RTI > can be obtained after a clock cycle, and if it is an odd number m,

Can be obtained after a clock cycle. Therefore, the multiplier according to the present invention has a different structure according to the value of m. For example, when m = 4

Wow

Values can be obtained after 2 and 3 clock cycles, respectively, and can be obtained after 3 clock cycles when m = 5.

만약 m이 짝수이면, 곱셈기는 0.5m²- m 개

셀, m개

셀, m개의

셀, m개의 XOR 게이트 및 m개의 1-비트 지연소자로 구성된다. 만약 m이 홀수이면 곱셈기는 0.5m(m-1)개

셀, m개의

셀, m개의 XOR 게이트로 구성된다.

셀들은 식

,

및

를 동시에 계산하고,

셀들

,

및

를 동시에 계산하고,

셀들은

를 계산하고,

및

를 동시에 계산한다.If m is even, then the multiplier is 0.5 m ² - m

Cells, m

Cell, m

Cell, m XOR gates, and m 1-bit delay elements. If m is odd, then the multiplier is 0.5m (m-1)

Cell, m

Cell, and m XOR gates.

The cells are represented by

,

And

Lt; / RTI >

Cells

,

And

Lt; / RTI >

The cells

Lt; / RTI >

And

.

다음의 [표 1]은 본 발명에 따른 곱셈기와 기존의 곱셈기들의 성능을 비교 분석한 것이다. Table 1 below compares the performance of the multiplier and the conventional multipliers according to the present invention.

CMOS VLSI 기술에서 n-입력 AND, n-입력 OR, n-입력 XOR와 1-비트 래치는 각각 2n+2, 2n+2, 2n+2, 그리고 8개의 트랜지스터로 구성된다. 또한 시간 복잡도 비교의 편의를 위해 기존문헌과 동일하게 2-입력 AND, 2-입력 XOR, 3-입력 XOR, 1-비트래치의 전파 지연시간을 각각 7, 12, 24, 13으로 가정한다. 그리고 3-입력 XOR 게이트는 두 개의 2-입력 XOR 게이트로 구성된다고 가정한다.In CMOS VLSI technology, n-input AND, n-input OR, n-input XOR, and 1-bit latches consist of 2n + 2, 2n + 2, 2n + 2, and 8 transistors, respectively. For convenience of comparison of time complexity, the propagation delay times of 2-input AND, 2-input XOR, 3-input XOR, and 1-bit latch are assumed to be 7, 12, 24 and 13, respectively. It is assumed that the 3-input XOR gate is composed of two 2-input XOR gates.

[표 1]에서 기존의 곱셈기보다 본 발명에 따른 곱셈기가 효율적인 것을 볼 수 있다. 본 발명에 따른 곱셈기의 트랜지스터 개수는 48m²-2m이며, 전체 지연시간은 짝수 m일때, 16m+32 이고, 홀수 m일때, 16m+16이다. In Table 1, it can be seen that the multiplier according to the present invention is more efficient than the conventional multiplier. The number of transistors of the multiplier according to the present invention is 48 m ² -2 m, and the total delay time is 16 m + 32 when the even number m and 16 m + 16 when the odd number m.

곱셈기

Multiplier

W.T. Huang 등이 제안한 곱셈기

WT Huang et al.
Kim 등이 제안한 곱셈기

The multiplier proposed by Kim et al.

본 발명에 따른 곱셈기
The multiplier
짝수 m

Even number m

홀수 m
Odd number m
짝수 m
Even number m
홀수 m
Odd number m
#AND

#AND

2m²
2m ²
2m²+ m
2m ² + m
2m²+ 2m
2m ² + 2m
2m²
2m ²
2m²
2m ²
#XOR₂

#XOR ₂

2m²
2m ²
m
m
2m
2m
2m²+ m
2m ² + m
2m²+ m
2m ² + m
#XOR₃

#XOR ₃

0
0
m²+ m
m ² + m
m²
m ²
0
0
0
0
#1-bit latch

# 1-bit latch

3m²
3m ²
3m²+ 2m
3m ² + 2m
3m²- 2m
3m ² - 2m
3m²- m
3m ² - m
3m²- m
3m ² - m
Cell delay

Cell delay

32
32
44
44
44
44
32
32
32
32
Latency

Latency

m
m
0.5m + 1
0.5m + 1
0.5m + 0.5
0.5m + 0.5
0.5m + 0.5
0.5m + 0.5
0.5m + 0.5
0.5m + 0.5
#Transistor

#Transistor

48m²
48m ²
48m²+ 36m
48m ² + 36m
44m²+ 10m
44m ² + 10m
48m²- 2m
48m ² - 2m
48m²- 2m
48m ² - 2m
Total delay

Total delay

32m
32m
22m + 44
22m + 44
22m + 22
22m + 22
16m + 32
16m + 32
16m + 16
16m + 16

[표 1]에서, W.T.Huang 등이 제안한 곱셈기 (W.T. Huang, C.H. Chang, "Concurrent error detection and correction in a polynomial basis multiplier over GF()", IET Information Security, vol.4, Issue 3, pp.111-124, 2010])와 비교하면 유사한 공간복잡도를 유지하면서 전체 지연시간(latency)을 50%정도 감소하였다. 또한, 김기원 등의 제안한 곱셈기(김기원, 전준철, "GF(2)상의 셀룰러 시스톨릭 어레이 기반 몽고메리 곱셈 구조", 한국정보기술학회논문지, 제10권, 제9호, pp.1-6, 2012)에서 제안된 곱셈기에 비해서는 공간 복잡도는 10% 미만으로 조금 높아진 반면, 전체 지연시간을 30% 가량 줄임으로써 보다 적은 시간 복잡도를 가지는 것을 알 수 있다. In Table 1, the multiplier proposed by WTHuang et al. (WT Huang, CH Chang, "Concurrent error detection and correction in a polynomial basis multiplier over GF"), IET Information Security, vol.4, issue 3, -124, 2010]), the overall latency is reduced by 50% while maintaining similar spatial complexity. In addition, the proposed multiplier (Kim, Won Chul, Jeong Chul Chul, "Montgomery multiplication structure based on cellular systolic array on GF (2)", Journal of Korea Information Science Society, Vol.10, No.9, pp.1-6, 2012) , The spatial complexity is slightly increased to less than 10%, while the total delay time is reduced by 30%, which means that the time complexity is less than that of the proposed multiplier.

따라서, 본 발명에 따른 곱셈기를 오류검출 및 정정기능을 가지는 구조로 확장할 경우, 일반적인 곱셈기보다 높은 성능을 제공할 수 있으며, 시간 복잡도가 중요한 오류정정코드 및 암호학에서의 중요한 연산인 지수, 역원 및 나눗셈 연산의 기본적인 알고리즘 및 구조에 효율적으로 적용될 수 있다.Therefore, when the multiplier according to the present invention is extended to a structure having a function of error detection and correction, it is possible to provide an error correcting code which can provide higher performance than a general multiplier, an important time complexity, Can be efficiently applied to basic algorithms and structures of division operations.

한편, 본 발명은 프로세서가 읽을 수 있는 기록매체에 프로세서가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 프로세서가 읽을 수 있는 기록매체는 프로세서에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 프로세서가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-클ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 인터넷을 통한 전송 등과 같은 캐리어 웨이브의 형태로 구현되는 것도 포함한다. 또한 프로세서가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 프로세서가 읽을 수 있는 코드가 저장되고 실행될 수 있다.Meanwhile, the present invention can be implemented as a code that can be read by a processor in a recording medium readable by the processor. The processor-readable recording medium includes all kinds of recording apparatuses in which data that can be read by the processor is stored. Examples of the recording medium that can be read by the processor include a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical data storage device, and the like, and may also be implemented in the form of a carrier wave such as transmission over the Internet . In addition, the processor readable recording medium may be distributed over networked computer systems so that code readable by the processor in a distributed manner can be stored and executed.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

Claims

From the Pre-Processing Division to the Montgomery Factor

;
By using the Montgomery factor selected by the preprocessing unit, the multiplication on the finite field GF (2 ^m )

;
In the preprocessing unit, the multiplication formula is divided into two equations

Wow

;
remind

And < RTI ID = 0.0 >

Performing a calculation corresponding to the first calculation unit and the second calculation unit in parallel; And
And outputting the sum of the operation result of the first operation unit and the operation result of the second operation unit in the summation unit,
Wherein r is a Montgomery factor satisfying gcd (r, G) = 1, A and B are Montgomery surplus,
The two equations

Wow

Is expressed by the following equation: < EMI ID =

.

delete

A processor-readable recording medium having recorded thereon a program for causing a processor to perform the multiplication method of claim 1.

Montgomery as the Son of Man

(2 ^m ) derived from the finite field GF

To the two expressions where there is no data dependence

Wow

In the separated state,

A first operation unit for performing an operation corresponding to the first operation unit;
remind

A second operation unit for performing an operation corresponding to the first operation unit; And
And a summation unit for outputting a result of summing the operation result of the first operation unit and the operation result of the second operation unit,
Wherein r is a Montgomery factor satisfying gcd (r, G) = 1, A and B are Montgomery surplus,
The two equations

Wow

Is expressed by the following equation: < EMI ID =

.

delete

An apparatus for performing an error detection and correction function using the multiplier of claim 7.