KR101624719B1 - Method And Apparatus For Providing Fast Filter Calibration - Google Patents

Method And Apparatus For Providing Fast Filter Calibration Download PDF

Info

Publication number
KR101624719B1
KR101624719B1 KR1020150026905A KR20150026905A KR101624719B1 KR 101624719 B1 KR101624719 B1 KR 101624719B1 KR 1020150026905 A KR1020150026905 A KR 1020150026905A KR 20150026905 A KR20150026905 A KR 20150026905A KR 101624719 B1 KR101624719 B1 KR 101624719B1
Authority
KR
South Korea
Prior art keywords
capacitor bank
value
gain
cap
ref
Prior art date
Application number
KR1020150026905A
Other languages
Korean (ko)
Inventor
유희용
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020150026905A priority Critical patent/KR101624719B1/en
Application granted granted Critical
Publication of KR101624719B1 publication Critical patent/KR101624719B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/481—Simulating capacitances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/017—Amplitude, gain or attenuation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/04—Filter calibration method

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

Disclosed are a method and an apparatus for providing fast filter calibration. Provided are a method and an apparatus for providing fast filter calibration to store a maximum output value of a local oscillator in a capacitor bank whenever the maximum output value of the local oscillator corresponding to a transmitted test tone is renewed and perform fast filter calibration. The apparatus includes a power detector calibration part, an automatic gain control part, a frequency filter calibration part, a capacitor bank averaging part, and a capacitor bank expectation algorithm part.

Description

고속 필터 캘리브레이션 방법 및 장치{Method And Apparatus For Providing Fast Filter Calibration}TECHNICAL FIELD [0001] The present invention relates to a high-speed filter calibration method and apparatus,

본 실시예는 고속 필터 캘리브레이션 방법 및 장치에 관한 것이다. This embodiment relates to a method and apparatus for high-speed filter calibration.

이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.The contents described below merely provide background information related to the present embodiment and do not constitute the prior art.

일반적으로 퓨즈(Fuse) 또는 플래시 메모리(Flash Memory)에 대한 모든 채널(All Channel)은 초기화 시간(Initialize Time) 동안 캘리브레이션(Calibration)이 허용되지 않는다. 퓨즈 또는 플래시 메모리의 초기화 시간 동안 캘리브레이션을 허용되지 않는 문제는 팩토리 캘리브레이션(Factory Calibration)으로 해결될 수 있으나, 퓨즈와 플래시 메모리에 대한 칩 비용이 증가하는 문제가 있다.In general, all channels for a fuse or a flash memory are not allowed to be calibrated during an initialization time. Problems that are not allowed to be calibrated during the initialization time of the fuse or flash memory may be resolved by factory calibration, but there is a problem of increased chip cost for fuses and flash memory.

따라서, 캘리브레이션 시간을 단축하는 기술을 필요로 한다.Therefore, a technique for shortening the calibration time is required.

본 실시예는 송출된 테스트 톤에 대응하는 국부 발진기 최대 출력값이 갱신될 때 마다 캐패시터 뱅크에 국부 발진기 최대 출력값을 저장하여 고속 필터 캘리브레이션을 수행하는 고속 필터 캘리브레이션 방법 및 장치를 제공하는 데 목적이 있다.It is an object of the present invention to provide a high-speed filter calibration method and apparatus for performing high-speed filter calibration by storing a local oscillator maximum output value in a capacitor bank whenever a local oscillator maximum output value corresponding to a transmitted test tone is updated.

본 실시예의 일 측면에 의하면, 캘리브레이션 장치에서 필터를 캘리브레이션(Calibration)하는 알고리즘에 있어서, 기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션(PD Calibration) 과정; 상기 기준 전력값에 근거하여 테스트 톤 레벨(Test Tone Level)을 송출하기 위한 이득을 제어하는 자동 이득 제어(AGC: Automatic Gain Control) 과정; 상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 상기 필터가 대역 통과 필터(BPF)인 경우 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 상기 필터가 대역 저지 필터(BSF)인 경우 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션(Frequency Filter Calibration) 과정; 상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error) 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화(CapBank Averaging) 과정; 및 일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘(Capacitor Bank Expectation Algorithm) 수행 과정을 포함하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법을 제공한다.According to an aspect of this embodiment, there is provided an algorithm for calibrating a filter in a calibration apparatus, the algorithm comprising: a power detector calibration (PD Calibration) step of setting a reference power value (P_Ref); An automatic gain control (AGC) process for controlling a gain for transmitting a test tone level (Test Tone Level) based on the reference power value; Determines a maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) when the filter is a band pass filter (BPF) based on the received local oscillator output value (LO Out) corresponding to the test tone level, A frequency filter calibration process for determining a minimum gain capacitor bank value (Min_Gain_CB) among the capacitor bank values (CapBank) when the input signal is a band-stop filter (BSF); A capacitor bank averaging process for removing an error component from the maximum gain capacitor bank value Max_Gain_CB and averaging or removing an error component from a minimum gain capacitor bank value Min_Gain_CB to perform averaging; And performing a capacitor bank prediction algorithm (Capacitor Bank Expectation Algorithm) for performing a calibration process for some channels and updating a capacitor bank table of a remaining channel that has not been calibrated. to provide.

본 실시에의 다른 측면에 의하면, 기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션부; 상기 기준 전력값에 근거하여 테스트 톤 레벨(Test Tone Level)을 송출하기 위한 이득을 제어하는 자동 이득 제어부; 상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 상기 필터가 대역 통과 필터(BPF)인 경우 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 상기 필터가 대역 저지 필터(BSF)인 경우 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션부; 상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화부; 및 일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘 수행부를 포함하는 것을 특징으로 하는 캘리브레이션 장치를 제공한다.According to another aspect of the present embodiment, a power detector calibration unit that sets a reference power value P_Ref; An automatic gain control unit for controlling a gain for transmitting a test tone level (Test Tone Level) based on the reference power value; Determines a maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) when the filter is a band pass filter (BPF) based on the received local oscillator output value (LO Out) corresponding to the test tone level, A frequency filter calibration unit for determining a minimum gain capacitor bank value (Min_Gain_CB) among the capacitor bank values (CapBank) when the input signal is a band stop filter (BSF); A capacitor bank averaging unit that removes an error component from the maximum gain capacitor bank value Max_Gain_CB or averages the error component or removes an error component from a minimum gain capacitor bank value Min_Gain_CB; And a capacitor bank prediction algorithm execution unit for performing a calibration process for a part of the channels and updating the capacitor bank table of the remaining channel that has not been calibrated.

이상에서 설명한 바와 같이 본 실시예에 의하면, 사용자가 선택한 특정 한두 채널 주파수의 테스트 톤이 국부 발진기로부터 송출하고, 필터 캘리브레이션 알고리즘을 이용하여, 최종적으로 가장 큰 필터 출력을 낼 때의 캐패시터 뱅크값을 찾아낸 후 다른 주파수에서 캐패시터 뱅크값에 대해 예상 알고리즘을 수행함으로써, 전 채널에 대해서 고속 필터 캘리브레이션을 수행하는 효과가 있다.As described above, according to the present embodiment, a test tone of a specific one or two channel frequencies selected by the user is transmitted from a local oscillator, and a filter bank calibration algorithm is used to find a capacitor bank value at the time of finally outputting the largest filter output And performing a predictive algorithm on the capacitor bank value at a different frequency, thereby performing a fast filter calibration on all the channels.

도 1은 본 실시예에 따른 고속 필터 캘리브레이션 장치를 개략적으로 나타낸 블럭 구성도이다.
도 2는 본 실시예에 따른 고속 필터 캘리브레이션을 수행하는 제어부를 개략적으로 나타낸 블럭 구성도이다.
도 3은 본 실시예에 따른 고속 필터 캘리브레이션 방법을 설명하기 위한 순서도이다.
도 4는 본 실시예에 따른 전력 검출기 캘리브레이션 과정을 설명하기 위한 순서도이다.
도 5는 본 실시예에 따른 자동 이득 제어 과정을 설명하기 위한 순서도이다.
도 6는 본 실시예에 따른 주파수 필터 캘리브레이션 과정을 설명하기 위한 순서도이다.
도 7은 본 실시예에 따른 캐패시터 뱅크 평균화 과정을 설명하기 위한 순서도이다.
도 8은 본 실시예에 따른 캐패시터 뱅크 예상 알고리즘에서의 채널 캘리브레이션을 설명하기 위한 순서도이다.
도 9는 본 실시예에 따른 샘플별로 나타낼 수 있는 캐패시턴스 차이값을 나타낸 도면이다.
도 10은 본 실시예에 따른 캐패시터 뱅크 예상 알고리즘에서 캐패시턴스 차이값을 이용하여 채널 당 캐패시터 뱅크 테이블을 갱신하는 방법을 설명하기 위한 순서도이다.
도 11은 본 실시예에 따른 샘플별로 나타낼 수 있는 캐패시터 변화율을 나타낸 도면이다.1 is a block diagram schematically showing a high-speed filter calibration apparatus according to the present embodiment.
2 is a block diagram schematically showing a control unit for performing fast filter calibration according to the present embodiment.
3 is a flowchart for explaining a fast filter calibration method according to the present embodiment.
4 is a flowchart for explaining a power detector calibration process according to the present embodiment.
5 is a flowchart for explaining an automatic gain control process according to the present embodiment.
6 is a flowchart for explaining a frequency filter calibration process according to the present embodiment.
7 is a flowchart for explaining the capacitor bank averaging process according to the present embodiment.
8 is a flowchart illustrating channel calibration in the capacitor bank prediction algorithm according to the present embodiment.
FIG. 9 is a graph showing a capacitance difference value that can be represented for each sample according to the present embodiment.
FIG. 10 is a flowchart illustrating a method of updating a per-channel capacitor bank table using the capacitance difference value in the capacitor bank prediction algorithm according to the present embodiment.
11 is a graph showing the rate of change of capacitors that can be represented for each sample according to the present embodiment.

이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, the present embodiment will be described in detail with reference to the accompanying drawings.

도 1은 본 실시예에 따른 고속 필터 캘리브레이션 장치를 개략적으로 나타낸 블럭 구성도이다.1 is a block diagram schematically showing a high-speed filter calibration apparatus according to the present embodiment.

본 실시예에 따른 고속 필터 캘리브레이션 장치(100)는 테스트 톤 제너레이터(110), 필터부(120) 및 필터 출력 측정부(130)를 포함한다.The fast filter calibration apparatus 100 according to the present embodiment includes a test tone generator 110, a filter unit 120, and a filter output measurement unit 130.

테스트 톤 제너레이터(110)는 국부 발진기 제너레이터(Local Oscilator Generator)를 의미한다. 테스트 톤 제너레이터(110)는 PLL(Phase Locked Loop)/VCO(Voltage Controlled Oscillator)(112), 국부 발진기 디바이더(114) 및 국부 발진기 증폭기(116)를 포함한다.Test tone generator 110 refers to a Local Oscilator Generator. The test tone generator 110 includes a phase locked loop (PLL) / voltage controlled oscillator (VCO) 112, a local oscillator divider 114 and a local oscillator amplifier 116.

PLL/VCO(112)는 전압 제어 발진기를 포함한다. PLL/VCO(112)는 출력신호를 발생한다. 국부 발진기 디바이더(114)는 PLL/VCO(112)로부터 수신한 출력신호를 분배한 분배 신호를 출력한다. 국부 발진기 증폭기(116)는 국부 발진기 디바이더(114)로부터 수신한 분배 신호를 증폭한 증폭 신호를 출력한다.The PLL / VCO 112 includes a voltage controlled oscillator. The PLL / VCO 112 generates an output signal. The local oscillator divider 114 outputs a distribution signal obtained by dividing the output signal received from the PLL / VCO 112. [ The local oscillator amplifier 116 outputs an amplified signal obtained by amplifying the distribution signal received from the local oscillator divider 114. [

필터부(120)는 LC 필터로서, 국부 발진기 증폭기(116)로부터 수신된 증폭 신호 중 기 설정된 주파수 성분만을 필터 출력 측정부(130)로 통과시키고 나머지 주파수 성분은 감쇄시킨다. 필터부(120)는 캐패시터 뱅크(Capacitor Bank)를 포함한다. 필터부(120)는 대역 통과 필터(BPF: Band Pass Filter) 또는 대역 저지 필터(BSF: Band Stop Filter)로 구현될 있다. The filter unit 120 is an LC filter that passes only a predetermined frequency component of the amplified signal received from the local oscillator amplifier 116 to the filter output measuring unit 130 and attenuates the remaining frequency components. The filter unit 120 includes a capacitor bank. The filter unit 120 may be implemented with a band pass filter (BPF) or a band stop filter (BSF).

필터 출력 측정부(130)는 필터부(120)로부터 수신된 출력을 측정하는 측정단을 의미하며, 전력 검출기(132) 및 아날로그-디지털 컨버터(134)를 포함한다. 전력 검출기(132)는 전력을 검출하는 검출기로서, 필터부(120)로부터 출력 신호를 수신하여 전력을 검출한다. 아날로그-디지털 컨버터(134)는 전력 검출기로부터 수신된 아날로그 신호를 디지털 신호로 컨버팅하여 출력한다.The filter output measurement unit 130 refers to a measurement unit that measures the output received from the filter unit 120 and includes a power detector 132 and an analog-to-digital converter 134. The power detector 132 is a detector for detecting power, and receives an output signal from the filter unit 120 to detect power. The analog-to-digital converter 134 converts the analog signal received from the power detector into a digital signal and outputs it.

본 실시예에 따른 필터 캘리브레이션을 수행하기 위한 제어부(200)는 고속 필터 캘리브레이션 장치(100) 내부에 포함되거나 별도의 알고리즘(소프트웨어, 프로그램)으로 구현되어 필터 캘리브레이션을 수행한다. 다시 말해, 별도의 제어부(200)가 고속 필터 캘리브레이션 장치(100) 내의 각 회로를 제어하여 필터 캘리브레이션을 수행한다. 제어부(200)는 필터 출력 측정부(130)를 제어하여 기준 전력값(P_Ref)을 설정한다. 제어부(200)는 테스트 톤 제너레이터(110)를 제어하여 테스트 톤 레벨(Test Tone Level)이 기 설정된 경계값 내에 들어오도록 송출 이득을 제어한다. 제어부(200)는 필터부(120)를 제어하여 테스트 톤 제너레이터(110)에서 송출한 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 필터부(120)의 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정한다. 제어부(200)는 필터부(120)를 제어하여 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error)를 성분을 제거하여 평균화한다. 제어부(200)는 필터부(120)를 제어하여 일부 채널에 대한 캘리브레이션 과정을 반복 수행하고, 캘리브레이션을 미수행한 나머지 채널에 대해 캐패시터 뱅크 예상 알고리즘을 적용하여 캐패시터 뱅크 테이블을 갱신한다. 전술한 제어부(200)의 설명은 필터부(120)가 대역 통과 필터인 경우를 가정한 설명이며, 필터부(120)가 대역 저지 필터로 구현된 경우 최대 이득 캐패시터 뱅크(Max_Gain_CB)를 최소 이득 캐패시터 뱅커(Min_Gain_CB)로 대체되어 동일한 동작을 수행할 수 있다.The controller 200 for performing the filter calibration according to the present embodiment is included in the high-speed filter calibration apparatus 100 or implemented with a separate algorithm (software, program) to perform the filter calibration. In other words, a separate control unit 200 controls each circuit in the fast filter calibration apparatus 100 to perform filter calibration. The control unit 200 controls the filter output measuring unit 130 to set the reference power value P_Ref. The controller 200 controls the test tone generator 110 to control the transmit gain so that the test tone level falls within a predetermined threshold value. The control unit 200 controls the filter unit 120 to calculate the capacitor bank value of the filter unit 120 based on the received local oscillator output value LO Out corresponding to the test tone level sent from the test tone generator 110 The maximum gain capacitor bank value (Max_Gain_CB) is determined. The controller 200 controls the filter unit 120 to remove an error among the maximum gain capacitor bank value Max_Gain_CB and to average the error. The control unit 200 controls the filter unit 120 to repeatedly perform the calibration process for a part of the channels and updates the capacitor bank table by applying the capacitor bank prediction algorithm to the remaining channels that have not been calibrated. The description of the controller 200 is based on the assumption that the filter unit 120 is a bandpass filter. When the filter unit 120 is implemented as a band-stop filter, the maximum gain capacitor bank Max_Gain_CB is connected to the minimum gain capacitor It can be replaced with a banker (Min_Gain_CB) to perform the same operation.

도 2는 본 실시예에 따른 고속 필터 캘리브레이션을 수행하는 제어부를 개략적으로 나타낸 블럭 구성도이다.2 is a block diagram schematically showing a control unit for performing fast filter calibration according to the present embodiment.

본 실시예에 따른 제어부(200)는 전력 검출기 캘리브레이션부(PD Calibration)(210), 자동 이득 제어부(AGC: Automatic Gain Control)(220), 주파수 필터 캘리브레이션부(Frequency Filter Calibration)(230), 캐패시터 뱅크 평균화부(CapBank Averaging)(240) 및 캐패시터 뱅크 예상 알고리즘 수행부(Capacitor Bank Expectation Algorithm)(250)를 포함한다. 제어부(200)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The controller 200 includes a power detector calibration unit 210, an automatic gain control (AGC) unit 220, a frequency filter calibration unit 230, A CapBank Averaging 240 and a Capacitor Bank Expectation Algorithm 250. The components included in the control unit 200 are not limited thereto.

고속 필터 캘리브레이션 장치(100)의 제어부(200)에 포함된 각 구성요소는 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작할 수 있다. 전술한 구성요소는 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.Each component included in the control unit 200 of the high-speed filter calibration apparatus 100 may be connected to a communication path connecting a software module or a hardware module in the apparatus, and may operate organically with each other. The above-described components communicate using one or more communication buses or signal lines.

도 2에 도시된 제어부(200)의 각 구성요소는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 소프트웨어적인 모듈, 하드웨어적인 모듈 또는 소프트웨어와 하드웨어의 결합으로 구현될 수 있다.Each component of the control unit 200 shown in FIG. 2 means a unit for processing at least one function or operation, and may be implemented as a software module, a hardware module, or a combination of software and hardware.

전력 검출기 캘리브레이션부(210)는 기준 전력값(P_Ref)을 설정한다. 이하, 전력 검출기 캘리브레이션부(210)의 동작을 구체적으로 설명한다. 전력 검출기 캘리브레이션부(210)는 RF 프론트 엠프(RF Front Amp)를 로우 게인 모드(Low Gain Mode)로 설정한다. 전력 검출기 캘리브레이션부(210)는 테스트 톤 제너레이터(110)(국부 발진기 제너레이터)를 디세이블(Disable)로 설정한다. 전력 검출기 캘리브레이션부(210)는 아날로그-디지털 컨버터(134)의 출력값(ADC Output)을 기준 전력값(P_Ref)값으로 설정한다.The power detector calibration unit 210 sets the reference power value P_Ref. Hereinafter, the operation of the power detector calibration unit 210 will be described in detail. The power detector calibration unit 210 sets the RF front amplifier to a low gain mode. The power detector calibration unit 210 sets the test tone generator 110 (local oscillator generator) to Disable. The power detector calibration unit 210 sets the output value (ADC Output) of the analog-to-digital converter 134 to the reference power value (P_Ref) value.

자동 이득 제어부(220)는 기준 전력값에 근거하여 테스트 톤 레벨(Test Tone Level)을 송출하기 위한 이득을 제어한다. 이하, 자동 이득 제어부(220)의 동작을 구체적으로 설명한다. 자동 이득 제어부(220)는 테스트 톤 레벨을 결정하기 위해 기 설정된 범위에 해당하는 국부 발진기 최소 경계값(LO_Min), 국부 발진기 최대 경계값(LO_Max)을 설정한다. 자동 이득 제어부(220)는 테스트 톤 제너레이터(110)(국부 발진기 제너레이터)를 인에이블(Enable)한다. 자동 이득 제어부(220)는 국부 발진기 이득 코드(LO_Gain_Code)를 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 및 대표적인 코드(Typical Code)로 설정한다. 자동 이득 제어부(220)는 국부 발진기 출력값(LO Out)을 아날로그-디지털 컨버터(134)의 출력값(ADC Output)에서 기준 전력값(P_Ref)을 차감한 값으로 설정한다. 자동 이득 제어부(220)는 국부 발진기 신호에 대한 아날로그-디지털 컨버터(134)의 출력값(ADC Output)이 국부 발진기 최소 경계값(LO_Min) 보다 크고 국부 발진기 최대 경계값(LO_Max)보다 작은 경우 이득 제어를 종료한다.The automatic gain control unit 220 controls the gain for transmitting the test tone level (Test Tone Level) based on the reference power value. Hereinafter, the operation of the automatic gain control unit 220 will be described in detail. The automatic gain control unit 220 sets a local oscillator minimum boundary value LO_Min and a local oscillator maximum boundary value LO_Max corresponding to a predetermined range to determine a test tone level. The automatic gain control unit 220 enables the test tone generator 110 (local oscillator generator). The automatic gain control unit 220 sets the local oscillator gain code LO_Gain_Code to the minimum gain capacitor bank value Min_Gain_CB and a typical code. The automatic gain control unit 220 sets the local oscillator output value LO Out to a value obtained by subtracting the reference power value P_Ref from the output value ADC Output of the analog- The automatic gain control unit 220 performs gain control when the output ADC output of the analog-to-digital converter 134 to the local oscillator signal is greater than the local oscillator minimum boundary value LO_Min and less than the local oscillator maximum boundary value LO_Max And terminates.

주파수 필터 캘리브레이션부(230)는 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우, 필터부(120)의 이득이 최대가 될 때의 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정한다. 주파수 필터 캘리브레이션부(230)는 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 필터부(120)가 대역 저지 필터(BSF)로 구현된 경우, 필터부(120)의 이득이 최소가 될 때의 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정한다. The frequency filter calibrating unit 230 calculates the gain of the filter unit 120 when the filter unit 120 is implemented as a band pass filter (BPF) based on the received local oscillator output value LO Out corresponding to the test tone level And determines the maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) when the maximum value is obtained. The frequency filter calibrating unit 230 calculates the gain of the filter unit 120 when the filter unit 120 is implemented as a band-stop filter (BSF) based on the received local oscillator output value LO Out corresponding to the test tone level. (Min_Gain_CB) among the capacitor bank value (CapBank) when the minimum value of the capacitor bank value (CapBank) becomes minimum.

이하, 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우 주파수 필터 캘리브레이션부(230)의 동작에 대해 구체적으로 설명한다. 주파수 필터 캘리브레이션부(230)는 최초 캘리브레이션 수행 시 국부 발진기 최대 출력값(Max_LO Out)을 0으로 설정한다. 주파수 필터 캘리브레이션부(230)는 캐패시터 뱅크 시작값(CB_Start) 및 캐패시터 뱅크 종료값(CB_End)을 기 설정된 값으로 설정한다. 주파수 필터 캘리브레이션부(230)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 캐패시터 뱅크 시작값(CB_Start)으로 설정한다. 주파수 필터 캘리브레이션부(230)는 캐패시터 뱅크값(CapBank)을 캐패시터 뱅크 시작값(CB_Start)으로 설정한다. 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out)을 아날로그-디지털 컨버터 출력값(ADC_Output)에서 기준 전력값(P_Ref)을 차감한 값으로 설정한다. 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out)이 국부 발진기 최대 출력값(Max_LO Out)을 초과하는 경우, 국부 발진기 최대 출력값(Max_LO Out)을 국부 발진기 출력값(LO Out)으로 설정한다. 주파수 필터 캘리브레이션부(230)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 캐패시터 뱅크값(CapBank)으로 설정한다. 주파수 필터 캘리브레이션부(230)는 현재 캐패시터 뱅크값(CapBank)을 기존 캐패시터 뱅크값(CapBank)에 1을 가산한 값으로 설정한다. 주파수 필터 캘리브레이션부(230)는 현재 캐패시터 뱅크값(CapBank)이 캐패시터 뱅크 종료값(CB_End)을 초과하는 경우, 주파수 필터 캘리브레이션을 종료한다. Hereinafter, the operation of the frequency filter calibration unit 230 will be described in detail when the filter unit 120 is implemented as a band-pass filter (BPF). The frequency filter calibration unit 230 sets the local oscillator maximum output value (Max_LO Out) to zero at the time of initial calibration. The frequency filter calibration unit 230 sets the capacitor bank start value (CB_Start) and the capacitor bank end value (CB_End) to predetermined values. The frequency filter calibration unit 230 sets the maximum gain capacitor bank value (Max_Gain_CB) to the capacitor bank start value (CB_Start). The frequency filter calibration unit 230 sets the capacitor bank value (CapBank) to the capacitor bank start value (CB_Start). The frequency filter calibration unit 230 sets the local oscillator output value LO_Out to a value obtained by subtracting the reference power value P_Ref from the analog-digital converter output value ADC_Output. The frequency filter calibration unit 230 sets the local oscillator maximum output value Max_LO Out to the local oscillator output value LO Out when the local oscillator output value LO_Out exceeds the local oscillator maximum output value Max_LO Out. The frequency filter calibration unit 230 sets the maximum gain capacitor bank value (Max_Gain_CB) to the capacitor bank value (CapBank). The frequency filter calibration unit 230 sets the present capacitor bank value CapBank to a value obtained by adding 1 to the existing capacitor bank value CapBank. The frequency filter calibration unit 230 ends the frequency filter calibration when the current capacitor bank value (CapBank) exceeds the capacitor bank end value (CB_End).

필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 주파수 필터 캘리브레이션부(230)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 대신 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 이용하여 동일 과정을 수행한다. When the filter unit 120 is implemented as a band-stop filter (BSF), the frequency filter calibration unit 230 performs the same process using the minimum gain capacitor bank value (Min_Gain_CB) instead of the maximum gain capacitor bank value (Max_Gain_CB).

캐패시터 뱅크 평균화부(240)는 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error)를 성분을 제거하여 평균화한다. 캐패시터 뱅크 평균화부(240)는 필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화한다.The capacitor bank averaging unit 240 averages the error among the maximum gain capacitor bank value Max_Gain_CB when the filter unit 120 is implemented with a band pass filter (BPF). The capacitor bank averaging unit 240 removes and averages error components in the minimum gain capacitor bank value (Min_Gain_CB) when the filter unit 120 is implemented with a band-stop filter (BSF).

이하, 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우 캐패시터 뱅크 평균화부(240)의 동작에 대해 구체적으로 설명한다. 캐패시터 뱅크 평균화부(240)는 캘리브레이션을 N번 만큼 반복 수행한다. 캐패시터 뱅크 평균화부(240)는 N번 만큼 캘리브레이션을 반복 수행할 때마다 출력되는 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 저장한 캐패시터 뱅크 결과값을 생성한다. 캐패시터 뱅크 평균화부(240)는 캐패시터 뱅크 결과값 중 최대값(Max_CB_Result) 및 최소값(Min_CB_Result)을 제거한 나머지 값을 생성한다. 캐패시터 뱅크 평균화부(240)는 나머지 값의 평균값을 산출하고, 평균값으로부터 정수(Integer) 성분만을 추출한다.Hereinafter, the operation of the capacitor bank averaging unit 240 will be described in detail when the filter unit 120 is implemented as a band-pass filter (BPF). The capacitor bank averaging unit 240 repeatedly performs the calibration N times. The capacitor bank averaging unit 240 generates a capacitor bank result value storing a maximum gain capacitor bank value (Max_Gain_CB) output every time the calibration is repeated N times. The capacitor bank averaging unit 240 generates a remaining value after removing the maximum value (Max_CB_Result) and the minimum value (Min_CB_Result) of the capacitor bank result values. The capacitor bank averaging unit 240 calculates an average value of the remaining values and extracts only an integer component from the average value.

필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 캐패시터 뱅크 평균화부(240)는는 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 대신 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 이용하여 동일 과정을 수행한다. When the filter unit 120 is implemented as a band-stop filter (BSF), the capacitor bank averaging unit 240 performs the same process using the minimum gain capacitor bank value (Min_Gain_CB) instead of the maximum gain capacitor bank value Max_Gain_CB.

캐패시터 뱅크 예상 알고리즘 수행부(250)는 일부 채널에 대한 캘리브레이션 과정을 반복 수행하고, 캘리브레이션을 미수행한 나머지 채널에 대해 캐패시터 뱅크 예상 알고리즘을 적용하여 캐패시터 뱅크 테이블을 갱신한다. 이하, 캐패시터 뱅크 예상 알고리즘 수행부(250)의 동작에 대해 구체적으로 설명한다. 캐패시터 뱅크 예상 알고리즘 수행부(250)는 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행하여 각 채널 별 초기 캐패시터 뱅크 테이블(Init_Cap_Bank[Ch])을 생성한다. 캐패시터 뱅크 예상 알고리즘 수행부(250)는 샘플 각각에 대하여 한 개 이상의 기준 채널(Ch_Ref) 선정하여 캘리브레이션을 수행한다. 캐패시터 뱅크 예상 알고리즘 수행부(250)는 기준 채널에 대한 캐패시터 뱅크 차이값(Cap_Delta)을 산출한다. 캐패시터 뱅크 예상 알고리즘 수행부(250)는 나머지 채널 각각에 대한 캐패시터 뱅크 테이블(CapBank Table)을 갱신한다.The capacitor bank prediction algorithm executing unit 250 repeats the calibration process for some channels and updates the capacitor bank table by applying the capacitor bank prediction algorithm to the remaining channels that have not been calibrated. Hereinafter, the operation of the capacitor bank prediction algorithm execution unit 250 will be described in detail. The capacitor bank prediction algorithm executing unit 250 performs calibration for each channel in advance for a specific sample to generate an initial capacitor bank table (Init_Cap_Bank [Ch]) for each channel. The capacitor bank prediction algorithm implementation unit 250 performs calibration by selecting one or more reference channels Ch_Ref for each of the samples. The capacitor bank prediction algorithm execution unit 250 calculates the capacitor bank difference value Cap_Delta for the reference channel. The capacitor bank prediction algorithm implementation unit 250 updates the capacitor bank table for each of the remaining channels.

캐패시터 뱅크 예상 알고리즘 수행부(250)는 [수학식 1] 내지 [수학식 4]를 이용하여 기 설정된 두 개의 이상의 채널에 대한 캘리브레이션 과정을 반복 수행하여 필터부(120)에 대한 필터 내부 인덕턴스 값과, 필터 내부 캐패시턴스 값을 확인하고, 필터 내부 인덕턴스 값과 필터 내부 캐패시턴스 값을 이용하여 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신한다.The capacitor bank prediction algorithm executing unit 250 repeats the calibration process for two or more predetermined channels by using Equation 1 to Equation 4 to calculate the inductance value of the filter 120 for the filter unit 120, , The filter internal capacitance value is checked, and the capacitor bank table of the remaining channel that has not been calibrated is updated using the filter inductance value and the filter internal capacitance value.

Figure 112015018941586-pat00001
Figure 112015018941586-pat00001

(L: 인덕턴스, Co: 고정 캐패시턴스값(Fixed Capacitance), Cunit: 유닛 캐패시턴스값(Unit Capacitance), N: 캐패시터 뱅크 코드값)(L: inductance, Co: fixed capacitance, Cunit: unit capacitance, N: capacitor bank code value)

Figure 112015018941586-pat00002
Figure 112015018941586-pat00002

(L: 인덕턴스, f1: 제 1 캘리브레이션 주파수, f2: 제 2 캘리브레이션 주파수, N1: 제 1 캘리브레이션이 수행된 캐패시터 값, N2: 제 2 캘리브레이션이 수행된 캐패시터 값)(L: inductance, f 1 : first calibration frequency, f 2 : second calibration frequency, N 1 : capacitor value in which the first calibration is performed, N 2 : capacitor value in which the second calibration is performed)

Figure 112015018941586-pat00003
Figure 112015018941586-pat00003

(Co: 고정 캐패시턴스값(Fixed Capacitance), L: 인덕턴스, f1: 제 1 캘리브레이션 주파수, N1: 제 1 캘리브레이션이 수행된 캐패시터 값, Cunit: 유닛 캐패시턴스값(Unit Capacitance))(Co: a fixed capacitance value (Fixed Capacitance), L: inductance, f 1: the first calibration frequency, N 1: the first calibration is performed with the capacitor value, Cunit: unit capacitance value (Unit Capacitance))

Figure 112015018941586-pat00004
Figure 112015018941586-pat00004

(N: 캐패시터 뱅크 코드값, L: 인덕턴스, Co: 고정 캐패시턴스값(Fixed Capacitance), Cunit: 유닛 캐패시턴스값(Unit Capacitance))(N: Capacitor bank code value, L: Inductance, Co: Fixed capacitance value, Cunit: Unit capacitance value)

도 3은 본 실시예에 따른 고속 필터 캘리브레이션 방법을 설명하기 위한 순서도이다.3 is a flowchart for explaining a fast filter calibration method according to the present embodiment.

전력 검출기 캘리브레이션부(210)는 필터 출력 측정부(130)를 제어하여 기준 전력값(P_Ref)을 설정한다(S310). 자동 이득 제어부(220)는 기준 전력값에 근거하여 테스트 톤 제너레이터(110)에서 송출한 테스트 톤 레벨(Test Tone Level)을 제어하기 위한 이득을 제어한다(S320). 주파수 필터 캘리브레이션부(230)는 필터부(120)를 제어하여 테스트 톤 제너레이터(110)에 송출한 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우 필터부(120)의 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정한다(S330). 단계 S330에서, 주파수 필터 캘리브레이션부(230)는 필터부(120)를 제어하여 테스트 톤 제너레이터(110)에 송출한 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 필터부(120)의 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정한다. 캐패시터 뱅크 평균화부(240)는 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우 필터부(120)를 제어하여 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error)를 성분을 제거하여 평균화한다(S340). 단계 S340에서 캐패시터 뱅크 평균화부(240)는 필터부(120)가 필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 필터부(120)를 제어하여 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화한다. 캐패시터 뱅크 예상 알고리즘 수행부(250)는 일부 채널에 대한 캘리브레이션 과정(단계 S310 내지 S340)을 반복 수행하여 캐패시터 뱅크 테이블을 갱신한다(S350).The power detector calibration unit 210 controls the filter output measuring unit 130 to set a reference power value P_Ref (S310). The automatic gain control unit 220 controls the gain for controlling the test tone level (test tone level) transmitted from the test tone generator 110 based on the reference power value at step S320. The frequency filter calibrating unit 230 controls the filter unit 120 to filter the input signal of the filter unit 120 based on the received local oscillator output value LO Out corresponding to the test tone level sent to the test tone generator 110, Pass filter (BPF), the maximum gain capacitor bank value (Max_Gain_CB) of the capacitor bank value (CapBank) of the filter unit 120 is determined (S330). In step S330, the frequency filter calibration unit 230 controls the filter unit 120 so as to control the filter unit 120 based on the received local oscillator output value LO Out corresponding to the test tone level sent to the test tone generator 110 120 determines the minimum gain capacitor bank value Min_Gain_CB among the capacitor bank values CapBank of the filter unit 120 when it is implemented as a band-stop filter (BSF). The capacitor bank averaging unit 240 controls the filter unit 120 to remove an error component of the maximum gain capacitor bank value Max_Gain_CB when the filter unit 120 is implemented with a band pass filter (BPF) (S340). The capacitor bank averaging unit 240 controls the filter unit 120 in the case where the filter unit 120 is implemented as a band stop filter BSF in step S340 so that the minimum value of the minimum gain capacitor bank value Min_Gain_CB The error components are removed and averaged. The capacitor bank prediction algorithm executing unit 250 repeats the calibration process for a part of the channels (steps S310 to S340) to update the capacitor bank table (S350).

단계 S310 내지 S350은 별도의 제어부(200)에서 필터 캘리브레이션을 수행하는 과정으로서, 별도의 소프트웨어 또는 고속 필터 캘리브레이션 장치(100)의 내부적인 모듈로 구현 가능하다. 도 3에서는 단계 S310 내지 단계 S350을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 3에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 3은 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 3에 기재된 본 실시예에 따른 고속 필터 캘리브레이션 방법은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.Steps S310 to S350 may be performed by a separate controller or an internal module of the high-speed filter calibration apparatus 100, which performs the filter calibration in the separate controller 200. 3, steps S310 to S350 are sequentially executed. However, the present invention is not limited to this. In other words, FIG. 3 is not limited to the time series order, as it would be applicable to changing and executing the steps described in FIG. 3 or performing one or more steps in parallel. As described above, the high-speed filter calibration method according to the present embodiment described in FIG. 3 can be implemented by a program and recorded on a computer-readable recording medium.

도 4는 본 실시예에 따른 전력 검출기 캘리브레이션 과정을 설명하기 위한 순서도이다.4 is a flowchart for explaining a power detector calibration process according to the present embodiment.

전력 검출기 캘리브레이션부(210)는 RF 프론트 증폭기를 로우 게인 모드(Low Gain Mode)로 설정한다(S410). 전력 검출기 캘리브레이션부(210)는 국부 발진기 제너레이터를 디세이블(Disable)로 설정한다(S420). 전력 검출기 캘리브레이션부(210)는 아날로그-디지털 컨버터 출력값(ADC Output)을 기준 전력값(P_Ref)값으로 설정(P_Ref = ADC Output)한다(S430).The power detector calibration unit 210 sets the RF front amplifier to a low gain mode (S410). The power detector calibration unit 210 sets the local oscillator generator to Disable (S420). The power detector calibration unit 210 sets (P_Ref = ADC Output) the analog-digital converter output value (ADC Output) to the reference power value (P_Ref) value (S430).

도 4에서는 단계 S410 내지 단계 S430을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 4에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 4는 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 4에 기재된 본 실시예에 따른 전력 검출기 캘리브레이션 과정은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.4, steps S410 to S430 are sequentially executed. However, the present invention is not limited to this. In other words, Fig. 4 is not limited to the time-series order, since it would be applicable to changing or executing the steps described in Fig. 4 or executing one or more steps in parallel. As described above, the power detector calibration process according to the present embodiment described in FIG. 4 can be implemented as a program and recorded in a computer-readable recording medium.

도 5는 본 실시예에 따른 자동 이득 제어 과정을 설명하기 위한 순서도이다.5 is a flowchart for explaining an automatic gain control process according to the present embodiment.

도 5에 도시된 자동 이득 제어 과정은 필터 캘리브레이션을 준비하는 단계이다. The automatic gain control process shown in FIG. 5 is a step for preparing a filter calibration.

자동 이득 제어부(220)는 테스트 톤 레벨을 결정하기 위해 기 설정된 범위에 해당하는 국부 발진기 최소 경계값(LO_Min), 국부 발진기 최대 경계값(LO_Max)을 설정한다(S510).The automatic gain control unit 220 sets a local oscillator minimum boundary value LO_Min and a local oscillator maximum boundary value LO_Max corresponding to a preset range to determine a test tone level at step S510.

단계 S510에서, 캐패시터 뱅크 값을 변화시키기 위해 테스트 톤 제너레이터(110)에서 테스트 톤 송출하면, 주파수가 변화되고, 캐패시터 뱅크값이 산출된다. 캐패시터 뱅크값에 따라 BPF(Band Pass Filter) 크기가 커지게 되면, 자동 이득 제어부(220)는 국부 발진기 증폭기(116)의 최대값, 최소값을 확인한다. 국부 발진기 증폭기(116)의 출력 크기 확인한 후 테스트 톤의 크기가 처음부터 너무 크면 안되기 때문에 적절한 국부 발진기의 출력 크기를 만들 필요가 있으므로, 자동 이득 제어부(220)에서 국부 발진기 최소 경계값(LO_Min), 국부 발진기 최대 경계값(LO_Max)를 실제 국부 발진기 출력값(LO_OUT)의 크기라 적정한 범위에 해당하는지를 확인하기 위해 적정 범위의 기준치(LO_Min, LO_Max)를 설정한다.In step S510, when test tones are sent from the test tone generator 110 to change the capacitor bank value, the frequency is changed and the capacitor bank value is calculated. When the band pass filter (BPF) size increases according to the capacitor bank value, the automatic gain controller 220 checks the maximum value and the minimum value of the local oscillator amplifier 116. Since the size of the test tone should not be too large from the beginning after checking the output size of the local oscillator amplifier 116, it is necessary to make the output size of an appropriate local oscillator, so that the automatic gain control unit 220 can calculate the local oscillator minimum boundary value LO_Min, (LO_Min, LO_Max) in an appropriate range to check whether the local oscillator maximum boundary value (LO_Max) falls within a range suitable for the actual local oscillator output value (LO_OUT).

자동 이득 제어부(220)는 테스트 톤 제너레이터(110)(국부 발진기 제너레이터)를 인에이블(Enable)한다(S520). 자동 이득 제어부(220)는 국부 발진기 이득 코드(LO_Gain_Code)를 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 및 대표적인 코드(Typical Code)로 설정(LO_Gain_Code = Min_CB_Result = Typical Code)한다(S530). 자동 이득 제어부(220)는 국부 발진기 출력값(LO Out)을 아날로그-디지털 컨버터 출력값(ADC Output)에서 기준 전력값(P_Ref)을 차감한 값으로 설정(LO Out = ADC Output - P_Ref)한다(S540). 자동 이득 제어부(220)는 국부 발진기 최소 경계값(LO_Min)이 아날로그-디지털 컨버터 출력값(ADC Output) 보다 작고, 국부 발진기 출력값(LO Out)이 국부 발진기 최대 경계값(LO_Max)보다 작은(LO_Min < LO Out < LO_Max)지의 여부를 확인한다(S550).The automatic gain control unit 220 enables the test tone generator 110 (local oscillator generator) (S520). The automatic gain control unit 220 sets the local oscillator gain code LO_Gain_Code to a minimum gain capacitor bank value Min_Gain_CB and a typical code LO_Gain_Code = Min_CB_Result = Typical Code (S530). The automatic gain control unit 220 sets the local oscillator output value LO Out to a value obtained by subtracting the reference power value P_Ref from the analog-digital converter output value ADC output (LO Out = ADC Output - P_Ref) . The automatic gain control unit 220 determines that the local oscillator output value LO Out is smaller than the local oscillator maximum boundary value LO_Max (LO_Min <LO (LO_Min) Out < LO_Max) (S550).

단계 S550의 확인 결과, 국부 발진기 최소 경계값(LO_Min)이 아날로그-디지털 컨버터 출력값(ADC Output) 보다 작고, 국부 발진기 출력값(LO Out)이 국부 발진기 최대 경계값(LO_Max)보다 작은(LO_Min < LO Out < LO_Max) 경우, 자동 이득 제어부(220)는 이득 제어를 종료한다.As a result of checking in step S550, if the local oscillator minimum boundary value LO_Min is smaller than the analog-digital converter output value ADC_OUT and the local oscillator output value LO Out is smaller than the local oscillator maximum boundary value LO_Max (LO_Min <LO Out <LO_Max), the automatic gain control section 220 ends the gain control.

단계 S550의 확인 결과, 국부 발진기 최소 경계값(LO_Min)이 아날로그-디지털 컨버터 출력값(ADC Output) 보다 작고, 국부 발진기 출력값(LO Out)이 국부 발진기 최대 경계값(LO_Max)보다 작은 조건에 만족하지 않는 경우, 자동 이득 제어부(220)는 국부 발진기 출력값(LO Out)이 국부 발진기 최대 경계값(LO_Max)을 초과(LO Out > LO_Max)하는 지의 여부를 확인한다(S560).As a result of the checking in step S550, if the local oscillator minimum boundary value LO_Min is smaller than the analog-digital converter output value ADC Output and the local oscillator output value LO Out is less than the local oscillator maximum boundary value LO_Max , The automatic gain control unit 220 checks whether the local oscillator output value LO Out exceeds the local oscillator maximum boundary value LO_Max (LO Out> LO_Max) (S560).

단계 S560의 확인결과, 국부 발진기 출력값(LO Out)이 국부 발진기 최대 경계값(LO_Max)을 초과(LO Out > LO_Max)하는 경우, 자동 이득 제어부(220)는 신규 국부 발진기 게인 코드(New LO_Gain_Code)를 현재 국부 발진기 게인 코드(Current LO_Gain)에서 1을 차감한 값으로 설정(New LO_Gain_Code = Current LO_Gain - 1)한다(S570).As a result of checking in step S560, when the local oscillator output value LO Out exceeds the local oscillator maximum boundary value LO_Max (LO Out> LO_Max), the automatic gain control unit 220 sets the new local oscillator gain code (New LO_Gain_Code) (New LO_Gain_Code = Current LO_Gain - 1) is set to a value obtained by subtracting 1 from the current local oscillator gain code (Current LO_Gain) (S570).

단계 S560의 확인결과, 국부 발진기 출력값(LO Out)이 국부 발진기 최대 경계값(LO_Max) 이하(LO Out ≤ LO_Max)인 경우, 자동 이득 제어부(220)는 신규 국부 발진기 게인 코드(New LO_Gain_Code)를 현재 국부 발진기 게인 코드(Current LO_Gain)에서 1을 가산한 값으로 설정(New LO_Gain_Code = Current LO_Gain + 1)한다(S580).As a result of checking in step S560, if the local oscillator output value LO Out is equal to or less than the local oscillator maximum boundary value LO_Max (LO Out? LO_Max), the automatic gain controller 220 sets the new local oscillator gain code (New LO_Gain_Code) (New LO_Gain_Code = Current LO_Gain + 1) is set to a value obtained by adding 1 to the local oscillator gain code (Current LO_Gain) (S580).

도 5에서는 단계 S510 내지 단계 S580을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 5에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 5는 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 5에 기재된 본 실시예에 따른 자동 이득 제어 과정은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.Although it is described in FIG. 5 that steps S510 to S580 are sequentially executed, the present invention is not limited thereto. In other words, Fig. 5 is not limited to a time series order, since it would be applicable to changing and executing the steps described in Fig. 5 or executing one or more steps in parallel. As described above, the automatic gain control process according to the present embodiment described in FIG. 5 can be implemented by a program and recorded in a computer-readable recording medium.

도 6는 본 실시예에 따른 주파수 필터 캘리브레이션 과정을 설명하기 위한 순서도이다.6 is a flowchart for explaining a frequency filter calibration process according to the present embodiment.

도 6에서는 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우에 기반하여 주파수 필터 캘리브레이션 과정을 설명한다.FIG. 6 illustrates a frequency filter calibration process based on the case where the filter unit 120 is implemented as a band-pass filter (BPF).

주파수 필터 캘리브레이션부(230)는 최초 캘리브레이션 수행 시 국부 발진기 최대 출력값(Max_LO Out)을 0으로 설정(Max_LO Out = 0)한다(S610). 단계 S610에서, 주파수 필터 캘리브레이션부(230)는 첫 번째 수행되는 단계에서 첫 번째 수행을 위해 국부 발진기 최대 출력값(Max_LO Out)을 0으로 설정하는 과정이다. 다시 말해, 국부 발진기 최대 출력값(Max_LO Out) 최초 수행시 국부 발진기 최대 출력값(Max_LO Out)을 저장하기 위해(단계 수행을 위해) 초기값을 0으로 설정하는 단계이다.The frequency filter calibrator 230 sets the local oscillator maximum output value Max_LO Out to 0 (Max_LO Out = 0) at the time of performing the initial calibration (S610). In step S610, the frequency filter calibration unit 230 sets the local oscillator maximum output value Max_LO Out to zero for the first performance in the first performed step. In other words, setting the initial value to 0 (for performing the step) to store the local oscillator maximum output value (Max_LO Out) at the time of performing the first local oscillator maximum output value (Max_LO Out) is performed.

주파수 필터 캘리브레이션부(230)는 캐패시터 뱅크 시작값(CB_Start) 및 캐패시터 뱅크 종료값(CB_End)을 기 설정된 값으로 설정한다(S620). 단계 S620에서, 캐패시터 뱅크 시작값(CB_Start)은 캐패시터 뱅크의 첫 코드를 의미한다(예컨대, 0부터 10까지의 값 중 사용자가 선택한 값). 캐패시터 뱅크 종료값(CB_End)은 캐패시터 뱅크의 마지막 코드를 의미한다(예컨대, 0부터 10까지의 값 중 사용자가 선택한 값).The frequency filter calibration unit 230 sets the capacitor bank start value (CB_Start) and the capacitor bank end value (CB_End) to a preset value (S620). In step S620, the capacitor bank start value (CB_Start) means the first code of the capacitor bank (e.g., a value selected by the user from among the values from 0 to 10). The capacitor bank termination value (CB_End) refers to the last code of the capacitor bank (e.g., the value selected by the user from 0 to 10).

주파수 필터 캘리브레이션부(230)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 캐패시터 뱅크 시작값(CB_Start)으로 설정(Max_Gain_CB = CB_Start)한다(S630). 주파수 필터 캘리브레이션부(230)는 캐패시터 뱅크값(CapBank)을 캐패시터 뱅크 시작값(CB_Start)으로 설정(CapBank = CB_Start)한다(S640). 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out)을 아날로그-디지털 컨버터 출력값(ADC_Output)에서 기준 전력값(P_Ref)을 차감한 값으로 설정(LO_Out = ADC_Output - P_Ref)한다(S650). 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out)이 이전 국부 발진기 최대 출력값(Max_LO Out)을 초과(LO_Out > Max_LO Out)하는 지의 여부를 확인한다(S660).The frequency filter calibration unit 230 sets the maximum gain capacitor bank value (Max_Gain_CB) to the capacitor bank start value (CB_Start) (Max_Gain_CB = CB_Start) (S630). The frequency filter calibration unit 230 sets the capacitor bank value (CapBank) to the capacitor bank start value (CB_Start) (CapBank = CB_Start) (S640). The frequency filter calibration unit 230 sets the local oscillator output value LO_Out to a value obtained by subtracting the reference power value P_Ref from the analog-digital converter output value ADC_Output (LO_Out = ADC_Output - P_Ref) (S650). The frequency filter calibration unit 230 checks whether the local oscillator output value LO_Out exceeds the previous local oscillator maximum output value Max_LO Out (LO_Out> Max_LO Out) (S660).

단계 S660의 확인 결과, 국부 발진기 출력값(LO_Out)이 이전 국부 발진기 최대 출력값(Max_LO Out)을 초과(LO_Out > Max_LO Out)하는 경우, 주파수 필터 캘리브레이션부(230)는 국부 발진기 최대 출력값(Max_LO Out)을 현재 국부 발진기 출력값(LO Out)으로 설정(LO_Out = Max_LO Out)한다(S670). 단계 S670에서, 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out)이 이전 국부 발진기 최대 출력값(Max_LO Out) 보다 작으면 캐패시터 뱅크를 갱신하지 않고, 국부 발진기 출력값(LO_Out)이 이전 국부 발진기 출력값(Max_LO Out)을 초과하는 경우, 국부 발진기 출력값(LO_Out)을 현재 국부 발진기 최대 출력값(Max_LO Out)으로 저장한다. 예컨대, 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out) '0 ~ 10' 중 최대값만을 남기고 나머지 값은 버린다. 다시 말해, 주파수 필터 캘리브레이션부(230)는 국부 발진기 출력값(LO_Out) '0 ~ 10' 중 이전 국부 발진기 출력값(Max_LO Out)을 초과하는 최대값만 캐패시터 뱅크에 저장한다.If it is determined in step S660 that the local oscillator output value LO_Out exceeds the previous local oscillator maximum output value MAX_LO Out (LO_Out> Max_LO Out), the frequency filter calibration unit 230 sets the local oscillator maximum output value Max_LO Out to The current local oscillator output value LO Out is set (LO_Out = Max_LO Out) (S670). The frequency filter calibration unit 230 does not update the capacitor bank if the local oscillator output value LO_Out is smaller than the previous local oscillator maximum output value Max_LO Out and the local oscillator output value LO_Out does not update the previous local oscillator output value LO_Out, Max_LO Out), the local oscillator output value LO_Out is stored as the current local oscillator maximum output value Max_LO Out. For example, the frequency filter calibration unit 230 leaves only the maximum value among the local oscillator output values LO_Out '0 to 10' and discards the remaining values. In other words, the frequency filter calibration unit 230 stores only the maximum value of the local oscillator output values LO_Out '0 to 10' exceeding the previous local oscillator output value Max_LO Out in the capacitor bank.

주파수 필터 캘리브레이션부(230)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 캐패시터 뱅크값(CapBank)으로 설정(Max_Gain_CB = CapBank)한다(S680). 주파수 필터 캘리브레이션부(230)는 현재 캐패시터 뱅크값(CapBank)을 기존 캐패시터 뱅크값(CapBank)에 1을 가산한 값으로 설정(CapBank = CapBank + 1)한다(S690). 주파수 필터 캘리브레이션부(230)는 현재 캐패시터 뱅크값(CapBank)이 캐패시터 뱅크 종료값(CB_End)을 초과(CapBank > CB_End)하는지의 여부를 확인한다(S692). 단계 S692의 확인 결과, 현재 캐패시터 뱅크값(CapBank)이 캐패시터 뱅크 종료값(CB_End)을 초과(CapBank > CB_End)하는 경우, 주파수 필터 캘리브레이션부(230)는 주파수 필터 캘리브레이션을 종료한다.The frequency filter calibration unit 230 sets the maximum gain capacitor bank value (Max_Gain_CB) to the capacitor bank value (CapBank) (Max_Gain_CB = CapBank) (S680). The frequency filter calibration unit 230 sets the current capacitor bank value (CapBank) to a value obtained by adding 1 to the existing capacitor bank value (CapBank) (CapBank = CapBank + 1) (S690). The frequency filter calibrating unit 230 checks whether the current capacitor bank value (CapBank) exceeds the capacitor bank end value (CB_End) (CapBank> CB_End) (S692). If it is determined in step S692 that the current capacitor bank value CapBank exceeds the capacitor bank end value CB_End (CapBank> CB_End), the frequency filter calibration unit 230 ends the frequency filter calibration.

도 6의 주파수 필터 캘리브레이션 과정은 BPF(Band Pass Filter)에서. 캐패시터 뱅크의 최대값을 찾는 과정이 가장 주요하다. 도 6에서 주파수 필터 캘리브레이션부(230)가 국부 발진기 최대 출력값(Max_LO Out)이 갱신될 때마다 Max_LO Out 을 갱신하고, 캐패시터 뱅크에 저장하는 알고리즘을 나타낸다.The frequency filter calibration process of FIG. 6 is performed in a BPF (Band Pass Filter). The process of finding the maximum value of the capacitor bank is the most important. In FIG. 6, the frequency filter calibration unit 230 updates the Max_LO Out every time the local oscillator maximum output value (Max_LO Out) is updated, and stores it in the capacitor bank.

도 6에서는 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우에 대해서만 기술하였으나, 필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 주파수 필터 캘리브레이션부(230)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 대신 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 이용하여 동일 과정을 수행한다. 6 illustrates only the case where the filter unit 120 is implemented as a band pass filter (BPF). However, when the filter unit 120 is implemented as a band stop filter (BSF), the frequency filter calibration unit 230 calculates the maximum gain The same process is performed using the minimum gain capacitor bank value (Min_Gain_CB) instead of the capacitor bank value (Max_Gain_CB).

도 6에서는 단계 S610 내지 단계 S692를 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 6에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 6은 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 6에 기재된 본 실시예에 따른 주파수 필터 캘리브레이션 과정은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.In Fig. 6, steps S610 to S692 are sequentially executed. However, the present invention is not limited to this. In other words, Fig. 6 is not limited to the time-series order, since it would be applicable to changing or executing the steps described in Fig. 6 or executing one or more steps in parallel. As described above, the frequency filter calibration process according to the present embodiment described in FIG. 6 can be implemented by a program and recorded in a computer-readable recording medium.

도 7은 본 실시예에 따른 캐패시터 뱅크 평균화 과정을 설명하기 위한 순서도이다. 7 is a flowchart for explaining the capacitor bank averaging process according to the present embodiment.

도 7은 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우에 기반하여 캐패시터 뱅크 평균화 과정을 설명한다. 도 7은 도 4 내지 도 6에서 수행한 과정까지 수행한 값이 완전하지 않기 때문에, 오차 범위를 벗어나는 값을 찾아서 제외시키기 위한 과정이다.FIG. 7 illustrates a capacitor bank averaging process based on the case where the filter unit 120 is implemented as a band-pass filter (BPF). FIG. 7 is a process for searching for values out of the error range because the values performed up to the process performed in FIGS. 4 to 6 are not complete.

캐패시터 뱅크 평균화부(240)는 캘리브레이션을 N번 만큼 반복 수행한다(S710). 단계 S710은 캘리브레이션을 N번 수행하는 과정으로서 예컨대, N=10인 경우 10번의 캘리브레이션을 수행(단계 S310 내지 S340을 수행)한다.The capacitor bank averaging unit 240 repeatedly performs the calibration N times (S710). Step S710 is a process of performing calibration N times. For example, when N = 10, 10 calibrations are performed (steps S310 to S340).

캐패시터 뱅크 평균화부(240)는 N번 만큼 캘리브레이션을 반복 수행할 때마다 출력되는 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 저장한 캐패시터 뱅크 결과값을 생성한다(S720). 단계 S720에서 캐패시터 뱅크 평균화부(240)는 N번의 캘리브레이션을 수행한 캐패시터 뱅크 결과값(국부 발진기 출력값(LO_Out)) 중 국부 발진기 최대 출력값(Max_LO Out)을 캐패시터 뱅크 값 각각을 저장(예컨대, N = 10인 경우 10 번 모두 국부 발진기 최대 출력값(Max_LO Out)을 저장)한다.The capacitor bank averaging unit 240 generates a capacitor bank result value that stores the maximum gain capacitor bank value (Max_Gain_CB) output every time the calibration is repeated N times (S720). In step S720, the capacitor bank averaging unit 240 stores the local oscillator maximum output value (Max_LO Out) among the capacitor bank result values (local oscillator output value LO_Out) that has undergone N times calibration by storing each of the capacitor bank values 10 stores the local oscillator maximum output value (Max_LO Out).

캐패시터 뱅크 평균화부(240)는 캐패시터 뱅크 결과값 중 최대값(Max_CB_Result) 및 최소값(Min_CB_Result)을 제거한 나머지 값을 생성한다(S730). 단계 S730에서, 캐패시터 뱅크 평균화부(240)는 예컨대 N = 10인 경우, 10번의 국부 발진기 최대 출력값(Max_LO Out) 중 최소값과 최대값을 제외한 나머지 8번의 값을 합산한 나머지 값을 생성한다.The capacitor bank averaging unit 240 generates a remaining value by removing the maximum value (Max_CB_Result) and the minimum value (Min_CB_Result) of the capacitor bank result values (S730). In step S730, the capacitor bank averaging unit 240 generates, for example, N = 10, a remaining value obtained by summing the remaining eight values of the local oscillator maximum output value Max_LO Out except for the minimum value and the maximum value.

캐패시터 뱅크 평균화부(240)는 나머지 값의 평균값을 산출하고, 평균값으로부터 정수(Integer) 성분만을 추출한다(S740). 단계 S740에서, 캐패시터 뱅크 평균화부(240)는 캐패시터 뱅크 결과값을 모두 합산한 값(Sum All Max_Gain_CB)으로부터 최소값(Min_CB_Result)과 최대값(Max_CB_Result)을 차감한 후 N - 2로 나눈값((Sum All Max_Gain_CB - (Min + Max))/(N-2))에서 정수 성분만을 추출한다.The capacitor bank averaging unit 240 calculates an average value of the remaining values and extracts only an integer component from the average value (S740). In step S740, the capacitor bank averaging unit 240 subtracts the minimum value (Min_CB_Result) and the maximum value (Max_CB_Result) from the value obtained by summing all the capacitor bank result values (Sum All Max_Gain_CB) All Max_Gain_CB - (Min + Max)) / (N-2)).

다시 말해, 캐패시터 뱅크 평균화부(240)는 [수학식 5]를 이용하여 평균화를 수행한다.In other words, the capacitor bank averaging unit 240 performs an averaging using Equation (5).

Figure 112015018941586-pat00005
Figure 112015018941586-pat00005

(Max_Gain_CB: 최대 이득 캐패시터 뱅크값, Min_CB_Result: N번의 캐패시터 뱅크 결과값 중 최소값, Max_CB_Result: N번의 캐패시터 뱅크 결과값 중 최대값, N: 1이상의 정수)(Max_Gain_CB: maximum gain capacitor bank value, Min_CB_Result: minimum value among N capacitor bank result values, Max_CB_Result: maximum value among N capacitor bank result values, N:

단계 S740은 캐패시터 뱅크 평균화부(240)가 캐패시터 뱅크 결과값 중 최소값과 최대값(오차 범위를 벗어나는 값)을 제외한 나머지값으로 평균치를 산출하는 과정이다.Step S740 is a process in which the capacitor bank averaging unit 240 calculates an average value from the remaining values except for the minimum value and the maximum value (out of the error range) among the capacitor bank result values.

도 7에서는 필터부(120)가 대역 통과 필터(BPF)로 구현된 경우에 대해서만 기술하였으나, 필터부(120)가 대역 저지 필터(BSF)로 구현된 경우 캐패시터 뱅크 평균화부(240)는 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 대신 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 이용하여 동일 과정을 수행한다. 7, only the case where the filter unit 120 is implemented as a band pass filter (BPF) is described. However, when the filter unit 120 is implemented as a band stop filter (BSF), the capacitor bank averaging unit 240 The same process is performed using the minimum gain capacitor bank value (Min_Gain_CB) instead of the capacitor bank value (Max_Gain_CB).

도 7에서는 단계 S710 내지 단계 S740을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 7에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 7은 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 7에 기재된 본 실시예에 따른 캐패시터 뱅크 평균화 과정은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.7, steps S710 to S740 are sequentially executed. However, the present invention is not limited thereto. In other words, Fig. 7 is not limited to the time-series order, since it would be applicable to changing or executing the steps described in Fig. 7 or executing one or more steps in parallel. As described above, the capacitor bank averaging process according to the present embodiment described in Fig. 7 can be implemented by a program and recorded on a computer-readable recording medium.

도 8은 본 실시예에 따른 캐패시터 뱅크 예상 알고리즘에서의 채널 캘리브레이션을 설명하기 위한 순서도이다. 8 is a flowchart illustrating channel calibration in the capacitor bank prediction algorithm according to the present embodiment.

캐패시터 뱅크 예상 알고리즘 수행부(250)는 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행(단계 S310 내지 S340을 수행)하여 각 채널 별 초기 캐패시터 뱅크 테이블(Init_Cap_Bank[Ch])을 생성한다(S810). The capacitor bank prediction algorithm executing unit 250 performs calibration for each channel in advance for each specific channel (steps S310 to S340) to generate an initial capacitor bank table (Init_Cap_Bank [Ch]) for each channel (S810).

캐패시터 뱅크 예상 알고리즘 수행부(250)는 샘플 각각에 대하여 한개 이상의 기준 채널(Ch_Ref) 선정하여 캘리브레이션을 수행(단계 S310 내지 S340을 수행)한다(S820).The capacitor bank prediction algorithm executing unit 250 performs one or more reference channels (Ch_Ref) for each sample and performs calibration (steps S310 to S340) (S820).

캐패시터 뱅크 예상 알고리즘 수행부(250)는 기준 채널(Ch_Ref)에 대한 캐패시터 뱅크 차이값(Cap_Delta)을 산출한다(S830). 단계 S830에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 캐패시터 뱅크 차이값(Cap_Delta)을 기준 채널(Ch_Ref)에 대한 캐패시터 뱅크값(Cap_Bank[Ch_Ref]))에서 기준 채널에 대한 초기 캐패시터 뱅크값(Init_Cap_Bank[Ch_Ref])을 차감한 값으로 산출(Cap_Delta = Cap_Bank[Ch_Ref] - Init_Cap_Bank[Ch_Ref])한다.The capacitor bank prediction algorithm executing unit 250 calculates a capacitor bank difference value Cap_Delta for the reference channel Ch_Ref (S830). In step S830, the capacitor bank prediction algorithm executing unit 250 compares the capacitor bank difference value Cap_Delta with the initial capacitor bank value (Init_Cap_Bank) for the reference channel from the capacitor bank value (Cap_Bank [Ch_Ref]) for the reference channel (Ch_Ref) [Ch_Ref] - Init_Cap_Bank [Ch_Ref]) is calculated as a value obtained by subtracting [Ch_Ref] from [Cap_Delta].

단계 S830에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 도 9에 도시된 바와 같이, [수학식 6]을 이용하여 캐패시터 뱅크 차이값(Cap_Delta)을 산출한다.In step S830, the capacitor bank prediction algorithm executing unit 250 calculates the capacitor bank difference value Cap_Delta using Equation (6) as shown in Fig.

Figure 112015018941586-pat00006
Figure 112015018941586-pat00006

(CDelta: 캐패시터 뱅크 차이값(Cap_Delta), CRef ,NEW: 기준 채널에 대한 캐패시터 뱅크값(Cap_Bank[Ch_Ref]), CRef , Init: 기준 채널에 대한 초기 캐패시터 뱅크값(Init_Cap_Bank[Ch_Ref]))(C Delta : capacitor bank difference value (Cap_Delta), C Ref , NEW : capacitor bank value for the reference channel (Cap_Bank [Ch_Ref]), C Ref , Init : initial capacitor bank value for the reference channel (Init_Cap_Bank [Ch_Ref] )

캐패시터 뱅크 예상 알고리즘 수행부(250)는 나머지 채널 가각에 대한 캐패시터 뱅크 테이블(CapBank Table)을 갱신한다(S840). 단계 S840에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 각 채널 별 신규 캐패시터 뱅크값(New_Cap_Bank[Ch]))을 각 채널 별 초기 캐패시터 뱅크값(Init_Cap_Bank[Ch]))에 캐패시터 뱅크 차이값(Cap_Delta)를 가산한 값으로 산출(New_Cap_Bank[Ch]) = Init_Cap_Bank[Ch]) + Cap_Delta)한다.The capacitor bank prediction algorithm executing unit 250 updates the capacitor bank table (CapBank Table) for the remaining channels (S840). In step S840, the capacitor bank prediction algorithm executing unit 250 adds the new capacitor bank value (New_Cap_Bank [Ch]) for each channel to the initial capacitor bank value (Init_Cap_Bank [Ch]) for each channel) (New_Cap_Bank [Ch]) = Init_Cap_Bank [Ch]) + Cap_Delta).

단계 S840에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)가 갱신한 캐패시터 뱅크 테이블(CapBank Table)은 [표 1]과 같다.In step S840, the capacitor bank table (CapBank Table) updated by the capacitor bank prediction algorithm execution unit 250 is as shown in [Table 1].

Figure 112015018941586-pat00007
Figure 112015018941586-pat00007

도 8에서는 단계 S810 내지 단계 S840을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 8에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 8은 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 8에 기재된 본 실시예에 따른 채널 캘리브레이션 방법은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.Although it is described in Fig. 8 that steps S810 to S840 are sequentially executed, the present invention is not limited thereto. In other words, Fig. 8 is not limited to the time-series order, since it would be applicable to changing and executing the steps described in Fig. 8 or executing one or more steps in parallel. As described above, the channel calibration method according to the present embodiment described in FIG. 8 can be implemented by a program and recorded in a computer-readable recording medium.

도 10은 본 실시예에 따른 캐패시터 뱅크 예상 알고리즘에서 캐패시턴스 차이값을 이용하여 채널 당 캐패시터 뱅크 테이블을 갱신하는 방법을 설명하기 위한 순서도이다.FIG. 10 is a flowchart illustrating a method of updating a per-channel capacitor bank table using the capacitance difference value in the capacitor bank prediction algorithm according to the present embodiment.

이하, 도 10 및 도 11은 필터부(120)가 대역 통과 필터(BPF)인 경우를 기준으로 설명한다.Hereinafter, Figs. 10 and 11 will be described with reference to a case where the filter unit 120 is a band-pass filter (BPF).

캐패시터 뱅크 예상 알고리즘 수행부(250)는 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행(단계 S310 내지 S340을 수행)하여 초기 캐패시터 뱅크 테이블(Init Cap Bank Table)을 생성한다(S1010).The capacitor bank prediction algorithm executing unit 250 performs calibration for each channel in advance for a specific sample (steps S310 to S340) to generate an initial capacitor bank table (S1010).

캐패시터 뱅크 예상 알고리즘 수행부(250)는 각 채널당 캐패시턴스(Capacitance)값을 산출한다(S1020). 단계 S1020에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 각 채널 별 초기 캐패시턴스값(Init_Cap[Ch])을 유닛 캐패시턴스값(Cunit: Unit Capacitance)와 각 채널 별 초기 캐패시터 뱅크(Init_Cap_Back[Ch])의 곱에 고정 캐패시턴스값(Co: Fixed Capacitance)을 가산한 값으로 산출(Init_Cap[Ch]) = Co + Cunit × Init_Cap_Bank[Ch])한다. 캐패시터 뱅크 예상 알고리즘 수행부(250)는 고정된 캐패시턴스값(Co: Fixed Capacitance) 및 유닛 캐패시턴스값unit: Unit Capacitance)으로 설계 수치값(Design Value)을 적용한다.The capacitor bank prediction algorithm executing unit 250 calculates the capacitance value per channel (S1020). In step S1020, the capacitor bank prediction algorithm executing unit 250 compares the initial capacitance value Init_Cap [Ch] for each channel with the unit capacitance value Cunit (Unit Capacitance) and the initial capacitor bank Init_Cap_Back [Ch] for each channel a fixed capacitance value to the product (C o: fixed capacitance) for calculating a value obtained by adding (Init_Cap [Ch]) = C o + Cunit x Init_Cap_Bank [Ch]). The capacitor bank prediction algorithm executing unit 250 applies a design value to a fixed capacitance value (C o ) and a unit capacitance value unit capacitance value (C o ).

다시 말해, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 [수학식 7]을 이용하여 각 채널당 캐패시턴스값을 산출한다.In other words, the capacitor bank prediction algorithm executing unit 250 calculates the capacitance value per channel using Equation (7).

Figure 112015018941586-pat00008
Figure 112015018941586-pat00008

(Init_Cap[Ch]: 각 채널 별 초기 캐패시턴스값, Co: 고정 캐패시턴스값(Fixed Capacitance), Cunit: 유닛 캐패시턴스값(Unit Capacitance), Init_Cap_Bank[Ch]: 각 채널 별 초기 캐패시터 뱅크값)(Init_Cap [Ch]: Initial capacitance value for each channel, Co: Fixed capacitance value, Cunit: Unit capacitance value, Init_Cap_Bank [Ch]: Initial capacitor bank value for each channel)

캐패시터 뱅크 예상 알고리즘 수행부(250)는 샘플 각각에 대하여 한개 이상의 기준 채널(Ch_Ref)을 선정하여 캘리브레이션을 수행한다(S1030). 캐패시터 뱅크 예상 알고리즘 수행부(250)는 기준 채널(Ch_Ref)에 대한 신규 캐패시턴스 값(New_Cap[Ch_Ref])을 산출한다(S1040). 단계 S1040에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 기준 채널에 대한 신규 캐패시턴스값(New_Cap[Ch_Ref])을 유닛 캐패시턴스값(Cunit: Unit Capacitance)에 기준 채널에 대한 새로운 캐패시터 뱅크값(New_Cap_Bank[Ch_Ref])를 곱한 값에 고정 캐패시턴스값(Co: Fixed Capacitance)을 가산하여 산출(New_Cap[Ch_Ref] = Co + Cunit × New_Cap_Bank[Ch_Ref])한다.The capacitor bank prediction algorithm implementation unit 250 performs calibration by selecting one or more reference channels Ch_Ref for each of the samples (S1030). The capacitor bank prediction algorithm execution unit 250 calculates a new capacitance value (New_Cap [Ch_Ref]) for the reference channel Ch_Ref (S1040). In step S1040, the capacitor bank prediction algorithm executing unit 250 compares the new capacitance value (New_Cap [Ch_Ref]) for the reference channel with the new capacitor bank value (New_Cap_Bank [Ch_Ref]) for the reference channel in the unit capacitance value ]) And adding the fixed capacitance value (C o : Fixed Capacitance) to the value (New_Cap [Ch_Ref] = C o + Cunit x New_Cap_Bank [Ch_Ref]).

다시 말해, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 [수학식 8]을 이용하여 기준 채널에 대한 신규 캐패시턴스 값(New_Cap[Ch_Ref])을 산출한다.In other words, the capacitor bank prediction algorithm executing unit 250 calculates a new capacitance value (New_Cap [Ch_Ref]) for the reference channel using Equation (8).

Figure 112015018941586-pat00009
Figure 112015018941586-pat00009

(New_Cap_Bank[Ch]): 각 채널 별 신규 캐패시터 뱅크값, Co: 고정 캐패시턴스값(Fixed Capacitance), Cunit: 유닛 캐패시턴스값(Unit Capacitance), New_Cap_Bank[Ch_Ref]: 기준 채널에 대한 신규 캐패시터 뱅크값)(New_Cap_Bank [Ch]): New capacitor bank value for each channel, Co: Fixed capacitance value, Cunit: Unit capacitance value, New_Cap_Bank [Ch_Ref]: New capacitor bank value for the reference channel)

캐패시터 뱅크 예상 알고리즘 수행부(250)는 기준 채널(Ch_Ref)에 대한 캐패시턴스 변화율(Cap_Var_Ratio)을 산출한다(S1050). 단계 S1050에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 캐패시턴스 변화율(Cap_Var_Ratio)을 기준 채널에 대한 신규 캐패시턴스값(New_Cap[Ch_Ref])을 기준 채널에 대한 초기 캐패시턴스값(Init_Cap[Ch_Ref])으로 나눈 값으로 산출(Cap_Var_Ratio = New_Cap[Ch_Ref] / Init_Cap[Ch_Ref])한다.The capacitor bank prediction algorithm executing unit 250 calculates a capacitance change rate Cap_Var_Ratio for the reference channel Ch_Ref (S1050). In step S1050, the capacitor bank prediction algorithm performing unit 250 calculates the capacitance change rate Cap_Var_Ratio by dividing the new capacitance value (New_Cap [Ch_Ref]) for the reference channel by the initial capacitance value (Init_Cap [Ch_Ref]) for the reference channel (Cap_Var_Ratio = New_Cap [Ch_Ref] / Init_Cap [Ch_Ref]).

다시 말해, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 도 11에 도시된 바와 같이, [수학식 9]를 이용하여 기준 채널에 대한 신규 캐패시턴스 값(New_Cap[Ch_Ref])을 산출한다.In other words, the capacitor bank prediction algorithm executing unit 250 calculates a new capacitance value (New_Cap [Ch_Ref]) for the reference channel using Equation (9), as shown in FIG.

Figure 112015018941586-pat00010
Figure 112015018941586-pat00010

(Cvartion: 캐패시턴스 변화율(Cap_Var_Ratio), CRef,New: 기준 채널에 대한 신규 캐패시턴스값(New_Cap[Ch_Ref]), CRef,Intit: 기준 채널에 대한 초기 캐패시턴스값(Init_Cap[Ch_Ref]))(C vartion: capacitance change rate (Cap_Var_Ratio), C Ref, New : new capacitance value for the reference channel (New_Cap [Ch_Ref]), C Ref, Intit: initial capacitance value for the reference channel (Init_Cap [Ch_Ref]))

캐패시터 뱅크 예상 알고리즘 수행부(250)는 나머지 각 채널에 대한 캐패시턴스 값을 갱신한다(S1060). 단계 S1060에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 각 채널 별 신규 캐패시턴스값(New_Cap[Ch])을 각 채널 별 초기 캐패시턴스값(Init_Cap[Ch])에 캐패시턴스 변화율(Cap_Var_Ratio)을 곱한 값으로 산출(New_Cap[Ch] = Init_Cap[Ch] × Cap_Var_Ratio)한다.The capacitor bank prediction algorithm executing unit 250 updates the capacitance values for the remaining channels (S1060). In step S1060, the capacitor bank prediction algorithm executing unit 250 calculates a new capacitance value (New_Cap [Ch]) for each channel by multiplying the initial capacitance value (Init_Cap [Ch]) for each channel by the capacitance change rate (Cap_Var_Ratio) (New_Cap [Ch] = Init_Cap [Ch] x Cap_Var_Ratio).

캐패시터 뱅크 예상 알고리즘 수행부(250)는 나머지 각 채널에 대한 캐패시터 뱅크 테이블을 갱신한다(S1070). 단계 S1070에서, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 각 채널 별 신규 캐패시터 뱅크값(New_Cap_Bank[Ch]))를 각 채널 별 신규 캐패시턴스값(New_Cap[Ch])에 고정 캐패시턴스값(Co: Fixed Capacitance)을 차감한 값을 유닛 캐패시턴스값(Cunit: Unit Capacitance)으로 나눈 후 0.5를 가산한 값에서 정수 성분만을 추출한 값으로 산출(New_Cap_Bank[Ch]) = INT(New_Cap[Ch] - Co) / Cunit + 0.5))한다.The capacitor bank prediction algorithm executing unit 250 updates the capacitor bank tables for the remaining channels (S1070). In step S1070, the capacitor bank estimation algorithm execution unit 250 for each channel a new capacitor bank value (New_Cap_Bank [Ch])), a static capacitance value on each channel a new capacitance value (New_Cap [Ch]) (C o: Fixed (New_Cap [Ch] - C o ) / (C) is calculated by dividing the value obtained by dividing the capacitance by the unit capacitance (Cunit: Unit Capacitance) Cunit + 0.5).

다시 말해, 캐패시터 뱅크 예상 알고리즘 수행부(250)는 [수학식 10]을 이용하여 나머지 각 채널에 대한 캐패시터 뱅크 테이블을 갱신한다In other words, the capacitor bank prediction algorithm performing unit 250 updates the capacitor bank table for each of the remaining channels using Equation (10)

Figure 112015018941586-pat00011
Figure 112015018941586-pat00011

(New_Cap_Bank[Ch]): 각 채널 별 신규 캐패시터 뱅크값, New_Cap[Ch]): 각 채널 별 신규 캐패시턴스값, Init_Cap[Ch]: 각 채널 별 초기 캐패시턴스값, Co: 고정 캐패시턴스값(Fixed Capacitance), Cunit: 유닛 캐패시턴스값(Unit Capacitance))(New_Cap_Bank [Ch]): New capacitor bank value for each channel, New_Cap [Ch]): New capacitance value for each channel, Init_Cap [Ch]: Initial capacitance value for each channel, Co: Fixed capacitance value, Cunit: Unit Capacitance)

도 10에서는 단계 S1010 내지 단계 S1070을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 10에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 10는 시계열적인 순서로 한정되는 것은 아니다. 전술한 바와 같이 도 10에 기재된 본 실시예에 따른 채널 당 캐패시터 뱅크 테이블 갱신 방법은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.Although it is described in Fig. 10 that steps S1010 to S1070 are sequentially executed, the present invention is not limited thereto. In other words, Fig. 10 is not limited to the time-series order, since it would be applicable to changing or executing the steps described in Fig. 10 or executing one or more steps in parallel. As described above, the method of updating the per-channel capacitor bank table according to the present embodiment described in FIG. 10 can be implemented by a program and recorded in a computer-readable recording medium.

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present embodiment, and various modifications and changes may be made to those skilled in the art without departing from the essential characteristics of the embodiments. Therefore, the present embodiments are to be construed as illustrative rather than restrictive, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.

100: 고속 필터 캘리브레이션 장치
110: 테스트 톤 제너레이터 120: 필터부
130: 필터 출력 측정부
200: 캘리브레이션 장치
210: 전력 검출기 캘리브레이션부
220: 자동 이득 제어부
230: 주파수 필터 캘리브레이션부
240: 캐패시터 뱅크 평균화부
250: 캐패시터 뱅크 예상 알고리즘 수행부100: High-speed filter calibration device
110: Test tone generator 120: Filter section
130: Filter output measuring unit
200: Calibration device
210: Power detector calibration section
220: automatic gain control section
230: Frequency filter calibration section
240: Capacitor bank averageizer
250: Capacitor bank prediction algorithm performance unit

Claims (14)

삭제delete 캘리브레이션 장치에서 필터를 캘리브레이션(Calibration)하는 알고리즘에 있어서,
기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션(PD Calibration) 과정;
상기 기준 전력값에 근거하여 테스트 톤 레벨(Test Tone Level)을 송출하기 위한 이득을 제어하는 자동 이득 제어(AGC: Automatic Gain Control) 과정;
상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션(Frequency Filter Calibration) 과정;
상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error) 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화(CapBank Averaging) 과정; 및
일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘(Capacitor Bank Expectation Algorithm) 수행 과정을 포함하되,
상기 캐패시터 뱅크 예상 알고리즘 수행 과정은 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행하여 각 채널 별 초기 캐패시터 뱅크 테이블(Init_Cap_Bank[Ch])을 생성하는 과정; 샘플 각각에 대하여 한 개 이상의 기준 채널(Ch_Ref) 선정하여 캘리브레이션을 수행하는 과정; 상기 기준 채널(Ch_Ref)에 대한 캐패시터 뱅크 차이값(Cap_Delta)을 산출하는 과정; 및 나머지 채널 각각에 대하여 캐패시터 뱅크 테이블(CapBank Table)을 갱신하는 과정을 포함하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.In an algorithm for calibrating a filter in a calibration device,
A power detector calibration (PD Calibration) process for setting a reference power value (P_Ref);
An automatic gain control (AGC) process for controlling a gain for transmitting a test tone level (Test Tone Level) based on the reference power value;
A maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) is determined based on the received local oscillator output value (LO Out) corresponding to the test tone level or a minimum gain capacitor bank value among the capacitor bank values (CapBank) Min_Gain_CB) is determined according to the frequency of the input signal;
A capacitor bank averaging process for removing an error component from the maximum gain capacitor bank value Max_Gain_CB and averaging or removing an error component from a minimum gain capacitor bank value Min_Gain_CB to perform averaging; And
And performing a capacitor bank prediction algorithm for performing a calibration process for a part of the channels and updating a capacitor bank table of the remaining channels that have not been calibrated,
The step of performing the capacitor bank prediction algorithm includes the steps of calibrating a specific sample for each channel in advance to generate an initial capacitor bank table (Init_Cap_Bank [Ch]) for each channel; Selecting at least one reference channel (Ch_Ref) for each sample and performing calibration; Calculating a capacitor bank difference value Cap_Delta for the reference channel Ch_Ref; And updating a capacitor bank table (CapBank Table) for each of the remaining channels. 제 2 항에 있어서,
상기 캐패시터 뱅크 차이값(Cap_Delta)을 산출하는 과정은,
상기 캐패시터 뱅크 차이값(Cap_Delta)을 상기 기준 채널에 대한 캐패시터 뱅크값(Cap_Bank[Ch_Ref]))에서 상기 기준 채널에 대한 초기 캐패시터 뱅크값(Init_Cap_Bank[Ch_Ref])을 차감한 값으로 산출(Cap_Delta = Cap_Bank[Ch_Ref] - Init_Cap_Bank[Ch_Ref])하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.3. The method of claim 2,
The step of calculating the capacitor bank difference value (Cap_Delta)
(Cap_Delta = Cap_Bank [Ch_Ref]) for the reference channel by subtracting the initial capacitor bank value (Init_Cap_Bank [Ch_Ref]) from the capacitor bank value (Cap_Bank [Ch_Ref]) for the reference channel by the capacitor bank difference value [Ch_Ref] - Init_Cap_Bank [Ch_Ref]). 제 2 항에 있어서,
상기 캐패시터 뱅크 테이블(CapBank Table)을 갱신하는 과정은,
각 채널 별 신규 캐패시터 뱅크값(New_Cap_Bank[Ch]))을 각 채널 별 초기 캐패시터 뱅크값(Init_Cap_Bank[Ch]))에 상기 캐패시터 뱅크 차이값(Cap_Delta)를 가산한 값으로 산출(New_Cap_Bank[Ch]) = Init_Cap_Bank[Ch]) + Cap_Delta)하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.3. The method of claim 2,
The step of updating the capacitor bank table (CapBank Table)
(New_Cap_Bank [Ch])) is calculated by adding the capacitor bank difference value (Cap_Delta) to the initial capacitor bank value (Init_Cap_Bank [Ch]) for each channel by adding the new capacitor bank value (New_Cap_Bank [Ch] = Init_Cap_Bank [Ch]) + Cap_Delta). 캘리브레이션 장치에서 필터를 캘리브레이션하는 알고리즘에 있어서,
기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션 과정;
상기 기준 전력값에 근거하여 테스트 톤 레벨을 송출하기 위한 이득을 제어하는 자동 이득 제어 과정;
상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션 과정;
상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error) 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화 과정; 및
일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘 수행 과정을 포함하되,
상기 캐패시터 뱅크 예상 알고리즘 수행 과정은 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행하여 초기 캐패시터 뱅크 테이블(Init Cap Bank Table)을 생성하는 과정; 각 채널당 캐패시턴스(Capacitance)값을 산출하는 과정; 샘플 각각에 대하여 한 개 이상의 기준 채널(Ch_Ref)을 선정하여 캘리브레이션을 수행하는 과정; 상기 기준 채널(Ch_Ref)에 대한 신규 캐패시턴스 값(New_Cap[Ch_Ref])을 산출하는 과정; 상기 기준 채널(Ch_Ref)에 대한 캐패시턴스 변화율(Cap_Var_Ratio)을 산출하는 과정; 나머지 각 채널에 대한 캐패시턴스 값을 갱신하는 과정; 및 나머지 각 채널에 대한 캐패시터 뱅크 테이블을 갱신하는 과정을 포함하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.An algorithm for calibrating a filter in a calibration device,
A power detector calibration process for setting a reference power value (P_Ref);
An automatic gain control process for controlling a gain for transmitting a test tone level based on the reference power value;
A maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) is determined based on the received local oscillator output value (LO Out) corresponding to the test tone level or a minimum gain capacitor bank value among the capacitor bank values (CapBank) 0.0 &gt; Min_Gain_CB) &lt; / RTI &gt;
A capacitor bank averaging step of removing an error component of the maximum gain capacitor bank value Max_Gain_CB and averaging or eliminating an error component from a minimum gain capacitor bank value Min_Gain_CB; And
And a capacitor bank prediction algorithm for performing a calibration process for some of the channels and updating the capacitor bank table of the remaining channels that have not been calibrated,
The process of performing the capacitor bank prediction algorithm includes: generating an initial capacitor bank table by performing calibration for each channel in advance for a specific sample; Calculating a capacitance value per channel; Selecting one or more reference channels (Ch_Ref) for each sample and performing calibration; Calculating a new capacitance value (New_Cap [Ch_Ref]) for the reference channel (Ch_Ref); Calculating a capacitance change rate (Cap_Var_Ratio) for the reference channel (Ch_Ref); Updating a capacitance value for each of the remaining channels; And updating the capacitor bank table for each of the remaining channels. 제 5 항에 있어서,
각 채널당 캐패시턴스값(Capacitance)을 산출하는 과정은,
각 채널 별 초기 캐패시턴스값(Init_Cap[Ch])을 유닛 캐패시턴스값(Cunit: Unit Capacitance)와 각 채널 별 초기 캐패시터 뱅크(Init_Cap_Back[Ch])의 곱에 고정 캐패시턴스값(Co: Fixed Capacitance)을 가산한 값으로 산출(Init_Cap[Ch]) = Co + Cunit × Init_Cap_Back[Ch])하며,
상기 고정된 캐패시턴스값(Co: Fixed Capacitance) 및 상기 유닛 캐패시턴스값은 설계 수치값(Design Value)을 적용하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.6. The method of claim 5,
The process of calculating the capacitance per channel may include:
The initial capacitance value Init_Cap [Ch] for each channel is added to the product of the unit capacitance (Cunit) and the initial capacitor bank (Init_Cap_Back [Ch]) for each channel by adding a fixed capacitance value (C o : Fixed Capacitance) (Init_Cap [Ch]) = C o + Cunit x Init_Cap_Back [Ch]),
The fixed capacitance value (C o: Fixed Capacitance) and the unit capacitance value of the design value, a high speed numerical filter calibration method characterized in that applying (Design Value). 제 5 항에 있어서,
상기 기준 채널에 대한 신규 캐패시턴스값(New_Cap[Ch_Ref])을 산출하는 과정은,
상기 기준 채널에 대한 신규 캐패시턴스값(New_Cap[Ch_Ref])을 유닛 캐패시턴스값(Cunit: Unit Capacitance)에 상기 기준 채널에 대한 새로운 캐패시터 뱅크값(New_Cap_Bank[Ch_Ref])를 곱한 값에 고정 캐패시턴스값(Co: Fixed Capacitance)을 가산하여 산출(New_Cap[Ch_Ref] = Co + Cunit × New_Cap_Bank[Ch_Ref])하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.6. The method of claim 5,
Calculating a new capacitance value (New_Cap [Ch_Ref]) for the reference channel,
New capacitance value for the reference channel (New_Cap [Ch_Ref]) a unit capacitance value (Cunit: Unit Capacitance) to the new capacitor bank value (New_Cap_Bank [Ch_Ref]) fixed to the product of the capacitance value for the reference channel (C o : Fixed Capacitance) calculated by the adder (New_Cap [Ch_Ref] = C o + Cunit x New_Cap_Bank [Ch_Ref]). 제 5 항에 있어서,
상기 캐패시턴스 변화율(Cap_Var_Ratio)를 산출하는 과정은,
상기 캐패시턴스 변화율(Cap_Var_Ratio)을 상기 기준 채널에 대한 신규 캐패시턴스값(New_Cap[Ch_Ref])을 상기 기준 채널에 대한 초기 캐패시턴스값(Init_Cap[Ch_Ref])으로 나눈 값으로 산출(Cap_Var_Ratio = New_Cap[Ch_Ref] / Init_Cap[Ch_Ref])하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.6. The method of claim 5,
The step of calculating the capacitance change rate (Cap_Var_Ratio)
(Cap_Var_Ratio = New_Cap [Ch_Ref] / Init_Cap [Ch_Ref]) is calculated as a value obtained by dividing the capacitance change rate (Cap_Var_Ratio) by the new capacitance value (New_Cap [Ch_Ref]) for the reference channel divided by the initial capacitance value [Ch_Ref]). 제 5 항에 있어서,
상기 나머지 각 채널에 대한 캐패시턴스 값을 갱신하는 과정은,
각 채널 별 신규 캐패시턴스값(New_Cap[Ch])을 각 채널 별 초기 캐패시턴스값(Init_Cap[Ch])에 상기 캐패시턴스 변화율(Cap_Var_Ratio)을 곱한 값으로 산출(New_Cap[Ch] = Init_Cap[Ch] × Cap_Var_Ratio)하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.6. The method of claim 5,
Wherein the step of updating the capacitance value for each of the remaining channels comprises:
(New_Cap [Ch] = Init_Cap [Ch] × Cap_Var_Ratio) is calculated as a value obtained by multiplying the initial capacitance value (Init_Cap [Ch]) for each channel by the capacitance change rate (Cap_Var_Ratio) Wherein the high-speed filter calibration method comprises the steps of: 제 5 항에 있어서,
상기 나머지 각 채널에 대한 캐패시터 뱅크 테이블을 갱신하는 과정은,
각 채널 별 신규 캐패시터 뱅크값(New_Cap_Bank[Ch]))를 각 채널 별 신규 캐패시턴스값(New_Cap[Ch])에 고정 캐패시턴스값(Co: Fixed Capacitance)을 차감한 값을 유닛 캐패시턴스값(Cunit: Unit Capacitance)으로 나눈 후 0.5를 가산한 값에서 정수 성분만을 추출한 값으로 산출(New_Cap_Bank[Ch]) = INT(New_Cap[Ch] - Co) / Cunit + 0.5))하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.6. The method of claim 5,
Wherein the step of updating the capacitor bank table for each of the remaining channels comprises:
Each channel novel capacitor bank value (New_Cap_Bank [Ch])) for each channel a new capacitance value (New_Cap [Ch]) to the fixed capacitance value (C o: Fixed Capacitance) to the difference value unit capacitance value (Cunit: Unit Capacitance) to output only the extracted value of the integer component in the value obtained by adding 0.5 and then divided (New_Cap_Bank [Ch]) = INT (New_Cap [Ch] - high speed filter, characterized in that C o) / Cunit + 0.5) ) calibration method . 캘리브레이션 장치에서 필터를 캘리브레이션하는 알고리즘에 있어서,
기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션 과정;
상기 기준 전력값에 근거하여 테스트 톤 레벨을 송출하기 위한 이득을 제어하는 자동 이득 제어 과정;
상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션 과정;
상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러(Error) 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화 과정; 및
일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘 수행 과정을 포함하되,
상기 캐패시터 뱅크 예상 알고리즘 수행 과정은 적어도 두 개 이상의 채널에 대한 캘리브레이션 과정을 반복 수행하여 상기 필터에 대한 필터 내부 인덕턴스 값과, 필터 내부 캐패시턴스 값을 확인하고, 상기 필터 내부 인덕턴스 값과, 상기 필터 내부 캐패시턴스 값을 이용하여 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 것을 특징으로 하는 고속 필터 캘리브레이션 방법.An algorithm for calibrating a filter in a calibration device,
A power detector calibration process for setting a reference power value (P_Ref);
An automatic gain control process for controlling a gain for transmitting a test tone level based on the reference power value;
A maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) is determined based on the received local oscillator output value (LO Out) corresponding to the test tone level or a minimum gain capacitor bank value among the capacitor bank values (CapBank) 0.0 &gt; Min_Gain_CB) &lt; / RTI &gt;
A capacitor bank averaging step of removing an error component of the maximum gain capacitor bank value Max_Gain_CB and averaging or eliminating an error component from a minimum gain capacitor bank value Min_Gain_CB; And
And a capacitor bank prediction algorithm for performing a calibration process for some of the channels and updating the capacitor bank table of the remaining channels that have not been calibrated,
The capacitor bank prediction algorithm executing process repeats the calibration process for at least two channels to check a filter internal inductance value and a filter internal capacitance value for the filter, and determines the filter internal inductance value and the filter internal capacitance Values of the remaining channels that have not yet been calibrated are updated. 기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션부;
상기 기준 전력값에 근거하여 테스트 톤 레벨을 송출하기 위한 이득을 제어하는 자동 이득 제어부;
상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션부;
상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화부; 및
일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘 수행부
를 포함하되, 상기 캐패시터 뱅크 예상 알고리즘 수행부는 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행하여 각 채널 별 초기 캐패시터 뱅크 테이블(Init_Cap_Bank[Ch])을 생성하며, 샘플 각각에 대하여 한 개 이상의 기준 채널(Ch_Ref) 선정하여 캘리브레이션을 수행하며, 상기 기준 채널(Ch_Ref)에 대한 캐패시터 뱅크 차이값(Cap_Delta)을 산출하며, 나머지 채널 각각에 대하여 캐패시터 뱅크 테이블(CapBank Table)을 갱신하는 것을 특징으로 하는 캘리브레이션 장치.A power detector calibration unit for setting a reference power value (P_Ref);
An automatic gain control unit for controlling a gain for transmitting a test tone level based on the reference power value;
A maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) is determined based on the received local oscillator output value (LO Out) corresponding to the test tone level or a minimum gain capacitor bank value among the capacitor bank values (CapBank) 0.0 &gt; Min_Gain_CB) &lt; / RTI &gt;
A capacitor bank averaging unit that removes an error component from the maximum gain capacitor bank value Max_Gain_CB or averages the error component or removes an error component from a minimum gain capacitor bank value Min_Gain_CB; And
A capacitor bank prediction algorithm execution unit that repeatedly performs a calibration process for a part of channels and updates a capacitor bank table of a remaining channel that has not been calibrated,
Wherein the capacitor bank prediction algorithm execution unit performs calibration for each channel in advance for a specific sample to generate an initial capacitor bank table (Init_Cap_Bank [Ch]) for each channel, and generates one or more reference channels (Ch_Ref), performs a calibration, calculates a capacitor bank difference value (Cap_Delta) for the reference channel (Ch_Ref), and updates a capacitor bank table (CapBank Table) for each of the remaining channels. 기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션부;
상기 기준 전력값에 근거하여 테스트 톤 레벨을 송출하기 위한 이득을 제어하는 자동 이득 제어부;
상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션부;
상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화부; 및
일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘 수행부
를 포함하되, 상기 캐패시터 뱅크 예상 알고리즘 수행부는 특정 샘플에 대하여 미리 각 채널 별로 캘리브레이션을 수행하여 초기 캐패시터 뱅크 테이블(Init Cap Bank Table)을 생성하며, 각 채널당 캐패시턴스(Capacitance)값을 산출하며, 샘플 각각에 대하여 한 개 이상의 기준 채널(Ch_Ref)을 선정하여 캘리브레이션을 수행하며, 상기 기준 채널(Ch_Ref)에 대한 신규 캐패시턴스 값(New_Cap[Ch_Ref])을 산출하며, 상기 기준 채널(Ch_Ref)에 대한 캐패시턴스 변화율(Cap_Var_Ratio)을 산출하며, 나머지 각 채널에 대한 캐패시턴스 값을 갱신하며, 나머지 각 채널에 대한 캐패시터 뱅크 테이블을 갱신하는 것을 특징으로 하는 캘리브레이션 장치.A power detector calibration unit for setting a reference power value (P_Ref);
An automatic gain control unit for controlling a gain for transmitting a test tone level based on the reference power value;
A maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) is determined based on the received local oscillator output value (LO Out) corresponding to the test tone level or a minimum gain capacitor bank value among the capacitor bank values (CapBank) 0.0 &gt; Min_Gain_CB) &lt; / RTI &gt;
A capacitor bank averaging unit that removes an error component from the maximum gain capacitor bank value Max_Gain_CB or averages the error component or removes an error component from a minimum gain capacitor bank value Min_Gain_CB; And
A capacitor bank prediction algorithm execution unit that repeatedly performs a calibration process for a part of channels and updates a capacitor bank table of a remaining channel that has not been calibrated,
Wherein the capacitor bank prediction algorithm executing unit performs calibration for each channel in advance for a specific sample to generate an initial capacitor bank table, calculates a capacitance value for each channel, (New_Cap [Ch_Ref]) for the reference channel (Ch_Ref) is calculated by selecting one or more reference channels (Ch_Ref) for the reference channel (Ch_Ref) And a capacitor bank table for each of the remaining channels is updated by updating the capacitance values of the remaining channels. 기준 전력값(P_Ref)을 설정하는 전력 검출기 캘리브레이션부;
상기 기준 전력값에 근거하여 테스트 톤 레벨을 송출하기 위한 이득을 제어하는 자동 이득 제어부;
상기 테스트 톤 레벨에 대응하여 수신된 국부 발진기 출력값(LO Out)을 기반으로 캐패시터 뱅크값(CapBank) 중 최대 이득 캐패시터 뱅크값(Max_Gain_CB)을 결정하거나 캐패시터 뱅크값(CapBank) 중 최소 이득 캐패시터 뱅크값(Min_Gain_CB)을 결정하는 주파수 필터 캘리브레이션부;
상기 최대 이득 캐패시터 뱅크값(Max_Gain_CB) 중 에러 성분을 제거하여 평균화하거나 최소 이득 캐패시터 뱅크값(Min_Gain_CB) 중 에러 성분을 제거하여 평균화하는 캐패시터 뱅크 평균화부; 및
일부 채널에 대한 캘리브레이션 과정을 반복 수행하며, 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 캐패시터 뱅크 예상 알고리즘 수행부
를 포함하되, 상기 캐패시터 뱅크 예상 알고리즘 수행부는 적어도 두 개 이상의 채널에 대한 캘리브레이션 과정을 반복 수행하여 상기 필터에 대한 필터 내부 인덕턴스 값과, 필터 내부 캐패시턴스 값을 확인하고, 상기 필터 내부 인덕턴스 값과, 상기 필터 내부 캐패시턴스 값을 이용하여 캘리브레이션을 미수행한 나머지 채널의 캐패시터 뱅크 테이블을 갱신하는 것을 특징으로 하는 캘리브레이션 장치.A power detector calibration unit for setting a reference power value (P_Ref);
An automatic gain control unit for controlling a gain for transmitting a test tone level based on the reference power value;
A maximum gain capacitor bank value (Max_Gain_CB) among the capacitor bank values (CapBank) is determined based on the received local oscillator output value (LO Out) corresponding to the test tone level or a minimum gain capacitor bank value among the capacitor bank values (CapBank) 0.0 &gt; Min_Gain_CB) &lt; / RTI &gt;
A capacitor bank averaging unit that removes an error component from the maximum gain capacitor bank value Max_Gain_CB or averages the error component or removes an error component from a minimum gain capacitor bank value Min_Gain_CB; And
A capacitor bank prediction algorithm execution unit that repeatedly performs a calibration process for a part of channels and updates a capacitor bank table of a remaining channel that has not been calibrated,
Wherein the capacitor bank prediction algorithm execution unit repeats the calibration process for at least two channels to check a filter internal inductance value and a filter internal capacitance value for the filter, And the capacitor bank table of the remaining channel that has not been calibrated is updated using the filter internal capacitance value.
KR1020150026905A 2015-02-26 2015-02-26 Method And Apparatus For Providing Fast Filter Calibration KR101624719B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150026905A KR101624719B1 (en) 2015-02-26 2015-02-26 Method And Apparatus For Providing Fast Filter Calibration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150026905A KR101624719B1 (en) 2015-02-26 2015-02-26 Method And Apparatus For Providing Fast Filter Calibration

Publications (1)

Publication Number Publication Date
KR101624719B1 true KR101624719B1 (en) 2016-06-08

Family

ID=56193917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150026905A KR101624719B1 (en) 2015-02-26 2015-02-26 Method And Apparatus For Providing Fast Filter Calibration

Country Status (1)

Country Link
KR (1) KR101624719B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094357A (en) * 2000-07-12 2002-03-29 Matsushita Electric Ind Co Ltd Filter automatic adjustment circuit
KR20110081072A (en) * 2010-01-05 2011-07-13 인터실 아메리카스 인코포레이티드 Calibration of adjustable filters
KR101419343B1 (en) * 2013-01-25 2014-07-15 (주)에프씨아이 Automatic Gain Controller and Method for Controlling the Same
JP2014204418A (en) * 2013-04-10 2014-10-27 パナソニック株式会社 Calibration circuit and PLL circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094357A (en) * 2000-07-12 2002-03-29 Matsushita Electric Ind Co Ltd Filter automatic adjustment circuit
KR20110081072A (en) * 2010-01-05 2011-07-13 인터실 아메리카스 인코포레이티드 Calibration of adjustable filters
KR101419343B1 (en) * 2013-01-25 2014-07-15 (주)에프씨아이 Automatic Gain Controller and Method for Controlling the Same
JP2014204418A (en) * 2013-04-10 2014-10-27 パナソニック株式会社 Calibration circuit and PLL circuit

Similar Documents

Publication Publication Date Title
US20080096514A1 (en) Controlling the bandwidth of an analog filter
US20110195679A1 (en) Ic component benchmarking without external references
CN112272036B (en) Temperature compensation device and method for radio frequency receiver and radio frequency receiver
CN115575719B (en) Capacitor detection method and capacitor detection circuit based on delay phase-locked loop
US7400868B2 (en) Automatic tuning apparatus for filter and communication instrument
CN115575718B (en) Capacitor detection method and capacitor detection circuit based on delay phase-locked loop
CN115616294B (en) Capacitor detection method and capacitor detection circuit based on delay phase-locked loop
EP4143975B1 (en) Time to digital converter calibration
KR101624719B1 (en) Method And Apparatus For Providing Fast Filter Calibration
RU2014153145A (en) CHECK THE CURRENT CONTROL OF THE PROCESS
JP2018133720A (en) Optical transmission device and wavelength deviation detection method
JPH057135A (en) Waveform shaping circuit and digital signal analyzer
CN106885929B (en) Measuring device with double-ring ALC circuit
JP2017139657A (en) Measuring device for ratio of optical signal to noise, and measuring method for ratio of optical signal to noise
JP2019047424A (en) Pll circuit, measuring apparatus with the same, and control method of pll circuit
JP5346993B2 (en) Physical random number generation device and physical random number generation circuit
JP2008282661A (en) Quadrupole mass analyzer and ion current measurent method
US10892727B2 (en) Adaptive equalization apparatus and method of using the same
JP6148090B2 (en) High frequency power supply
US11726509B1 (en) Signal receiver adaptive to noise level
KR100925156B1 (en) Adaptive Frequency Calibration Device And Wide Band Frequency Synthesizer including The Same
JP7478172B2 (en) Signal generating device, level correction value calculation system, and level correction value calculation method
WO2013027318A1 (en) Automatic adjustment device for tracking filter and receiver using same
KR102582724B1 (en) Apparatus and method of adaptive equalization
KR102613262B1 (en) Apparatus and method of adaptive equalization

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4