KR101580285B1 - Solder resist film, package substrate including the same, and method of manufacturing the same - Google Patents

Solder resist film, package substrate including the same, and method of manufacturing the same Download PDF

Info

Publication number
KR101580285B1
KR101580285B1 KR1020110112438A KR20110112438A KR101580285B1 KR 101580285 B1 KR101580285 B1 KR 101580285B1 KR 1020110112438 A KR1020110112438 A KR 1020110112438A KR 20110112438 A KR20110112438 A KR 20110112438A KR 101580285 B1 KR101580285 B1 KR 101580285B1
Authority
KR
South Korea
Prior art keywords
solder resist
solder
layer
thin film
metal thin
Prior art date
Application number
KR1020110112438A
Other languages
Korean (ko)
Other versions
KR20130047423A (en
Inventor
강동헌
김건주
박진현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110112438A priority Critical patent/KR101580285B1/en
Publication of KR20130047423A publication Critical patent/KR20130047423A/en
Application granted granted Critical
Publication of KR101580285B1 publication Critical patent/KR101580285B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따르면, 본 발명의 일 측면에 따르면, 솔더 레지스트 내부에 금속 박막을 포함하는 솔더 레지스트 필름이 제공된다.The present invention relates to a solder resist film, a package substrate including the solder resist film, and a manufacturing method thereof.
According to an embodiment of the present invention, according to an aspect of the present invention, there is provided a solder resist film including a metal thin film in a solder resist.

Description

솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법{SOLDER RESIST FILM, PACKAGE SUBSTRATE INCLUDING THE SAME, AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a solder resist film, a package substrate including the solder resist film,

본 발명은 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 관한 것이다.
The present invention relates to a solder resist film, a package substrate including the solder resist film, and a manufacturing method thereof.

전자기기의 경박단소화로 패키지 기판에 적용되는 소재 또한 소형화의 요구가 증대되고 있다. 또한 전자기기의 고성능화, 고속화 등의 사양들이 높아짐에 따라 더욱 안정적이고 효율적인 신호 전달을 수행할 수 있는 패키지 기판의 중요성이 늘어나고 있다. 패키지 기판의 안정적이며 효율적인 신호 전달 수행을 위해서는 고주파에 따른 잡음(Noise)을 차폐할 수 있는 기능의 중요성이 더욱 증대되고 있다. 이와 같은 패키지 기판의 안정적인 신호 전달 및 낮은 임피던스를 제공하기 위한 잡음 차폐를 위해서 접지층을 추가적으로 형성하는 공정이 수행된다.(한국 등록특허 10- 0274782) 그러나 이와 같이 접지층을 추가적으로 형성함으로써, 패키지 기판의 두께가 두꺼워지며, 공정 추가에 따른 비용 및 시간이 증가하여 결과적으로 제품의 단가가 증가하게 된다.
The demand for miniaturization of materials applied to package substrates is also increasing due to the thin and light shortening of electronic devices. In addition, as the specifications of electronic devices such as high performance and high speed are increased, the importance of package substrate capable of performing more stable and efficient signal transmission is increasing. In order to perform stable and efficient signal transmission of the package substrate, the function of shielding noise from high frequencies is more important. In order to provide a stable signal transmission and low impedance of the package substrate, a ground layer is additionally formed for noise shielding. (Korean Patent No. 10-274782) However, by additionally forming the ground layer, And the cost and time of the process addition increases, resulting in an increase in the unit price of the product.

본 발명은 추가적인 접지층 형성 공정을 생략할 수 있는 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법을 제공하는 데 있다.The present invention provides a solder resist film, a package substrate including the solder resist film, and a method of manufacturing the same, which can omit the additional ground layer forming step.

본 발명은 공정 리드 타임을 감소 시킬 수 있는 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법을 제공하는 데 있다.The present invention provides a solder resist film capable of reducing process lead time, a package substrate including the solder resist film, and a manufacturing method thereof.

본 발명은 패키지 기판의 성능을 최적화 시킬 수 있는 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법을 제공하는 데 있다.
The present invention provides a solder resist film capable of optimizing the performance of a package substrate, a package substrate including the solder resist film, and a manufacturing method thereof.

본 발명의 일 측면에 따르면, 솔더 레지스트 내부에 금속 박막을 포함하는 솔더 레지스트 필름이 제공된다.According to an aspect of the present invention, there is provided a solder resist film containing a metal thin film in a solder resist.

금속 박막의 상부 및 하부에 솔더 레지스트가 형성될 수 있다.Solder resists may be formed on the top and bottom of the metal foil.

금속 박막은 구리 박막일 수 있다.
The metal thin film may be a copper thin film.

본 발명의 다른 측면에 따르면, 외층 회로가 형성된 베이스 기판, 외층 회로 상부에 형성되며, 금속 박막을 포함하는 솔더 레지스트층, 솔더 레지스트층에 형성되며, 외층 회로의 일부가 노출되도록 형성된 비아홀 및 솔더 레지스트층 상부 및 비아홀 내벽에 형성된 솔더 코팅막을 포함하는 패키지 기판이 제공된다.According to another aspect of the present invention, there is provided a semiconductor device comprising: a base substrate on which an outer layer circuit is formed; a solder resist layer formed on the outer layer circuit, the solder resist layer including a metal thin film; There is provided a package substrate including a solder coating film formed on the upper portion of the layer and the inner wall of the via hole.

솔더 레지스트층은 금속 박막 상부 및 하부에 솔더 레지스트가 형성될 수 있다.The solder resist layer may be formed with a solder resist on the upper and lower portions of the metal thin film.

금속 박막은 접지층일 수 있다.The metal thin film may be a ground layer.

금속 박막은 구리 박막일 수 있다.The metal thin film may be a copper thin film.

노출된 외층 회로는 접속 패드일 수 있다.
The exposed outer layer circuit may be a connection pad.

본 발명의 또 다른 측면에 따르면, 외층 회로가 형성된 베이스 기판을 준비하는 단계, 외층 회로 상부에 금속 박막을 포함하는 솔더 레지스트층을 형성하는 단계, 외층 회로의 일부가 노출되도록 솔더 레지스트층에 비아홀을 형성하는 단계 및 솔더 레지스트층 및 비아홀 내벽에 솔더 코팅막을 형성하는 단계를 포함하는 패키지 기판 제조 방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preparing a base substrate on which an outer layer circuit is formed; forming a solder resist layer including a metal thin film on the outer layer circuit; And forming a solder coating film on the solder resist layer and the inner wall of the via hole.

솔더 레지스트층을 형성하는 단계는, 금속 박막을 포함하는 솔더 레지스트 필름을 적층 하여 수행될 수 있다.The step of forming the solder resist layer may be performed by laminating a solder resist film containing a metal thin film.

솔더 레지스트 필름은 금속 박막의 상부 및 하부에 솔더 레지스트가 형성된 것일 수 있다.The solder resist film may be a solder resist formed on the upper and lower portions of the metal thin film.

비아홀을 형성하는 단계는 라우터(Router) 또는 레이저 드릴을 이용하여 수행될 수 있다.The step of forming the via hole may be performed using a router or a laser drill.

솔더 코팅막을 형성하는 단계는, 솔더 레지스트층 상부, 비아홀 내벽 및 노출된 외층 회로의 상부에 솔더 코팅막을 형성하는 단계 및 노출된 외층 회로 상부에 형성된 솔더 코팅막을 제거하는 단계를 포함할 수 있다.The step of forming the solder coating film may include a step of forming a solder coating film on the top of the solder resist layer, the inner wall of the via hole, and the exposed outer layer circuit, and removing the solder coating film formed on the exposed outer layer circuit.

노출된 외층 회로는 접속 패드일 수 있다.The exposed outer layer circuit may be a connection pad.

솔더 코팅막을 형성하는 단계 이후, 비아홀에 범프를 형성하는 단계를 더 포함할 수 있다.After the step of forming the solder coating film, the step of forming the solder coating film may further include forming a bump in the via hole.

범프를 형성하는 단계에서, 범프는 솔더로 형성될 수 있다.
In the step of forming the bumps, the bumps may be formed of solder.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 실시 예에 따른 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 의하면, 추가적인 접지층 형성 공정 없이도 잡음 차폐가 가능하므로, 안정적인 신호 전달이 가능하다는 효과가 있다. The solder resist film, the package substrate including the solder resist film, and the method of manufacturing the solder resist film according to the embodiments of the present invention can shield the noise without additional grounding layer formation process, thereby enabling stable signal transmission.

또한, 본 발명의 실시 예에 따른 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 의하면, 추가적인 접지층 형성 공정의 생략이 가능하므로, 패키지 기판을 제작하는 공정 리드타임을 감소 시킬 수 있다. Further, according to the solder resist film, the package substrate including the solder resist film, and the manufacturing method thereof according to the embodiment of the present invention, it is possible to omit the additional ground layer forming step, so that the lead time for manufacturing the package substrate can be reduced.

또한, 본 발명의 실시 예에 따른 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 의하면, 솔더 레지스트 필름의 금속 박막의 두께를 조절이 가능함으로써, 패키지 기판의 성능을 최적화 시킬 수 있다.
In addition, according to the solder resist film, the package substrate including the solder resist film, and the method of manufacturing the same according to the embodiment of the present invention, the thickness of the metal thin film of the solder resist film can be adjusted to optimize the performance of the package substrate.

도1은 본 발명의 실시 예에 따른 솔더 레지스트 필름을 나타낸 예시도이다.
도2는 본 발명의 실시 예에 따른 패키지 기판을 나타낸 예시도이다.
도3 내지 도9는 본 발명의 실시 예에 따른 패키지 기판을 제조하는 방법을 나타낸 순서도이다.1 is an exemplary view showing a solder resist film according to an embodiment of the present invention.
2 is an exemplary view showing a package substrate according to an embodiment of the present invention.
3 to 9 are flowcharts showing a method of manufacturing a package substrate according to an embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description and examples taken in conjunction with the accompanying drawings. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings.

또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 관하여 상세히 설명하기로 한다.
Hereinafter, a solder resist film, a package substrate including the solder resist film, and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 실시 예에 따른 솔더 레지스트 필름을 나타낸 예시도이다.1 is an exemplary view showing a solder resist film according to an embodiment of the present invention.

도1을 참조하면, 솔더 레지스트 필름(100)은 솔더 레지스트(110) 및 금속 박막(120)을 포함할 수 있다. 솔더 레지스트 필름(100)은 솔더 레지스트(110) 사이에 금속 박막(120)이 형성된 구조가 될 수 있다.Referring to FIG. 1, the solder resist film 100 may include a solder resist 110 and a metal thin film 120. The solder resist film 100 may have a structure in which the metal thin film 120 is formed between the solder resists 110.

솔더 레지스트(110)는 패키지 기판의 회로 패턴을 덮어 부품의 실장 시 이루어지는 납땜에 의해 원하지 않는 접속을 방지하기 위한 것이다. 즉, 솔더 레지스트(110)는 패키지 기판의 회로 패턴을 보호하는 보호재 및 회로간의 절연성을 부여할 수 있다. 솔더 레지스트(110)로는 일반적으로 감광성 수지를 사용될 수 있다. 그러나, 본 발명의 실시 예에 따른 솔더 레지스트(110)는 비감광성 수지도 사용될 수 있다The solder resist 110 covers the circuit pattern of the package substrate so as to prevent unwanted connection by soldering performed during mounting of the components. That is, the solder resist 110 can provide insulating property between a circuit board and a circuit board protecting the circuit board. As the solder resist 110, a photosensitive resin may be generally used. However, the solder resist 110 according to the embodiment of the present invention may also be a non-photosensitive resin

솔더 레지스트(110)는 제1 솔더 레지스트(111) 및 제2 솔더 레지스트(111)로 형성될 수 있다.The solder resist 110 may be formed of a first solder resist 111 and a second solder resist 111.

금속 박막(120)은 제1 솔더 레지스트(111) 및 제2 솔더 레지스트(112) 사이에 형성될 수 있다. 금속 박막(120)은 구리, 은, 니켈 등과 같은 금속으로 형성될 수 있다. 본 발명의 실시 예에서 금속 박막(120)은 구리가 될 수 있다. 그러나, 금속 박막(120)을 이루는 물질이 구리로 한정되지 않는다. 즉, 금속 박막(120)을 이루는 물질은 전도성을 갖는 금속 물질이면 가능하다. The metal thin film 120 may be formed between the first solder resist 111 and the second solder resist 112. The metal thin film 120 may be formed of a metal such as copper, silver, nickel, or the like. In an embodiment of the present invention, the metal foil 120 may be copper. However, the material constituting the metal thin film 120 is not limited to copper. That is, the material forming the metal thin film 120 may be a metal material having conductivity.

이와 같이, 본 발명의 실시 예에 따른 솔더 레지스트 필름(100)은 제1 솔더 레지스트(111), 금속 박막(120) 및 제2 솔더 레지스트(112)가 순차적으로 적층된 구조를 갖는다. 이와 같은 솔더 레지스트 필름(100)의 금속 박막(120)은 패키지 기판의 접지층과 같은 기능을 수행한다. 즉, 금속 박막(120)에 의해서, 잡음 신호 등이 차폐되어 패키지 기판에 형성된 회로 패턴과 추후 패키지 기판에 실장 될 반도체 칩 간에 안정적인 신호 전송이 가능하다.As described above, the solder resist film 100 according to the embodiment of the present invention has a structure in which the first solder resist 111, the metal thin film 120, and the second solder resist 112 are sequentially laminated. The metal thin film 120 of the solder resist film 100 performs the same function as the ground layer of the package substrate. That is, the metal thin film 120 shields a noise signal and the like, and thus it is possible to stably transmit a signal between a circuit pattern formed on the package substrate and a semiconductor chip to be mounted on the package substrate.

또한, 솔더 레지스트 필름(100) 제작 시 금속 박막(120)의 두께를 조절할 수 있다. 즉, 솔더 레지스트 필름(100)이 적용될 패키지 기판에 따라 금속 박막(120)의 두께를 조절함으로써, 패키지 기판의 성능을 최적화 시킬 수 있다.
In addition, the thickness of the metal thin film 120 can be adjusted in manufacturing the solder resist film 100. That is, by adjusting the thickness of the metal thin film 120 according to the package substrate to which the solder resist film 100 is applied, the performance of the package substrate can be optimized.

도2는 본 발명의 실시 예에 따른 패키지 기판을 나타낸 예시도이다.2 is an exemplary view showing a package substrate according to an embodiment of the present invention.

도2를 참조하면, 패키지 기판(200)은 베이스 기판(210), 외층 회로(230), 솔더 레지스트층(240), 비아홀(250) 및 솔더 코팅막(260)을 포함할 수 있다.Referring to FIG. 2, the package substrate 200 may include a base substrate 210, an outer layer circuit 230, a solder resist layer 240, a via hole 250, and a solder coating layer 260.

베이스 기판(210)은 예를 들어, 동박 적층판(CCL; Copper Clad Laminate)이 될 수 있다. 동박 적층판은 패키지 기판의 제조 시 사용되는 원판으로 절연층에 얇게 구리를 적층한 적층판이다. 동박 적층판의 종류에는 그 용도에 따라 유리/에폭시 동박적층판, 내열 수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박 적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있다. 이중에서, 양면 패키지 기판 및 다층 패키지 기판에서는 주로 유리/에폭시 동박적층판이 주로 사용된다.The base substrate 210 may be, for example, a copper clad laminate (CCL). The copper-clad laminate is a laminated board obtained by laminating copper thinly on an insulating layer and used as a base plate for manufacturing a package substrate. There are various types of copper-clad laminates, including glass / epoxy copper-clad laminates, heat-resisting resin copper-clad laminates, paper / phenol copper-clad laminates, high-frequency copper clad laminates, flexible copper clad laminates (polyimide films) and composite copper clad laminates. Of these, glass / epoxy copper-clad laminates are mainly used in double-sided package substrates and multi-layer package substrates.

절연층(220)은 베이스 기판(210) 상부에 형성될 수 있다. 절연층(220)은 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어 질 수 있다. 예를 들어, 절연층(220)은 프리프레그, FR-4, BT(Bismaleimide Triazine), ABF(Ajnomoto build-up film) 등의 에폭시계 수지를 사용할 수 있다.The insulating layer 220 may be formed on the base substrate 210. The insulating layer 220 may be composed of a composite polymer resin which is typically used as an interlayer insulating material. For example, the insulating layer 220 may be an epoxy resin such as prepreg, FR-4, bismaleimide triazine (BT), or ABN (Ajnomoto build-up film).

외층 회로(230)는 절연층(220) 상부에 형성될 수 있다. 외층 회로(230)는 전기 신호를 전달하기 위한 구성으로 전기 전도성이 양호한 구리, 금, 은, 니켈 등의 금속으로 형성될 수 있다. 또한, 외층 회로(230)는 회로 패턴, 비아, 접속 패드를 모두 포함하는 구성부로 설명될 수 있다.The outer layer circuit 230 may be formed on the insulating layer 220. The outer layer circuit 230 may be formed of a metal such as copper, gold, silver, or nickel having good electrical conductivity and configured to transmit an electric signal. Further, the outer layer circuit 230 can be described as a component including both a circuit pattern, a via, and a connection pad.

솔더 레지스트층(240)은 절연층(220) 상부 및 외층 회로(230) 상부에 형성된다. 솔더 레지스트층(240)은 금속 박막층(242)을 포함한다. 솔더 레지스트층(240)은 본 발명의 실시 예에 따른 솔더 레지스트 필름(도1의 100)을 외층 회로(230) 및 절연층(220) 상부에 적층함으로써, 형성될 수 있다. 따라서, 솔더 레지스트층(240)은 제1 솔더 레지스트층(241), 금속 박막층(242) 및 제2 솔더 레지스트층(243)이 순차적으로 적층된 구조를 갖는다. 본 발명의 실시 예에 따르면, 금속 박막층(242)은 구리로 형성될 수 있다.
The solder resist layer 240 is formed on the insulating layer 220 and on the outer layer circuit 230. The solder resist layer 240 includes a metal thin film layer 242. The solder resist layer 240 can be formed by laminating a solder resist film (100 in FIG. 1) according to an embodiment of the present invention on the outer layer circuit 230 and the insulating layer 220. Therefore, the solder resist layer 240 has a structure in which the first solder resist layer 241, the metal thin film layer 242, and the second solder resist layer 243 are sequentially laminated. According to an embodiment of the present invention, the metal thin film layer 242 may be formed of copper.

비아홀(250)은 솔더 레지스트층(240)에 형성될 수 있다. 또한, 비아홀(250)은 외층 회로(230)의 일부가 노출되도록 형성될 수 있다. 여기서 노출된 외층 회로(230)는 접속 패드(231)가 될 수 있다. 접속 패드(231)는 추후 패키지 기판(200)에 반도체 칩 실장을 위한 범프가 형성되는 구성부이다. 즉, 비아홀(250)은 솔더 레지스트층(240)에 형성되되, 접속 패드(231) 상부에 형성되어, 접속 패드(231)가 노출되도록 형성될 수 있다.The via hole 250 may be formed in the solder resist layer 240. The via hole 250 may be formed such that a part of the outer layer circuit 230 is exposed. The exposed outer layer circuit 230 may be the connection pad 231. [ The connection pad 231 is a component in which a bump for semiconductor chip mounting is formed on the package substrate 200 in the future. That is, the via hole 250 is formed in the solder resist layer 240 and may be formed on the connection pad 231 so that the connection pad 231 is exposed.

솔더 코팅막(260)은 추후 비아홀(250)에 형성되는 범프(미도시)와 솔더 레지스트층(240)의 금속 박막층(242)이 쇼트(Short)되는 것을 방지하기 위한 것이다. 이에, 솔더 코팅막(260)은 솔더 레지스트층(240) 및 비아홀(250) 내벽에 형성될 수 있다. 이때, 솔더 코팅막(260)이 비아홀(250) 내벽에 형성되되, 범프(미도시)를 통해 접속 패드(231)와 추후 실장 될 반도체 칩(미도시)간의 전기 신호 전달을 위해서 접속 패드(231) 상부에는 형성되지 않는다. 이와 같이 형성되는 솔더 코팅막(260)은 범프(미도시)와 솔더 레지스트층(240) 간의 쇼트를 방지하기 위하는 효과뿐만 아니라, 비아홀(250) 형성 시 발생하는 솔더 레지스트 잔사 또는 버(burr)에 의한 불량을 방지하는 효과를 가질 수 있다.The solder coating 260 prevents the bump (not shown) formed in the via hole 250 and the metal thin layer 242 of the solder resist layer 240 from being shorted. Accordingly, the solder coating layer 260 may be formed on the inner walls of the solder resist layer 240 and the via hole 250. At this time, a solder coating layer 260 is formed on the inner wall of the via hole 250 and a connection pad 231 is formed for transmitting electrical signals between the connection pad 231 and a semiconductor chip (not shown) It is not formed in the upper part. The solder coating 260 thus formed is effective not only to prevent a short circuit between the bump (not shown) and the solder resist layer 240 but also to prevent solder resist residue or burr It is possible to have an effect of preventing defects.

본 발명의 실시 예에서 패키지 기판(200)이 외층 회로(230)만을 도시하였지만, 외층 회로(230) 하부에는 내층 회로(미도시)가 형성될 수 있음은 당업자에게 자명한 사항이다.Although only the outer layer circuit 230 is shown as the package substrate 200 in the embodiment of the present invention, it is obvious to those skilled in the art that an inner layer circuit (not shown) may be formed under the outer layer circuit 230.

이와 같이, 솔더 레지스트 필름(도1의 100)을 이용하여 형성된 솔더 레지스트층(240)을 포함하는 패키지 기판(200)은 금속 박막층(242)이 접지층 기능을 수행함으로써, 신호 잡음 등을 차폐할 수 있다. 따라서, 패키지 기판(200)에 형성된 회로 패턴과 추후 패키지 기판(200)에 실장되는 반도체 칩(미도시) 간의 안정적인 신호 전송이 가능하다.
As described above, the package substrate 200 including the solder resist layer 240 formed using the solder resist film (100 in FIG. 1) can prevent the metal thin film layer 242 from functioning as a ground layer, . Therefore, it is possible to stably transfer signals between a circuit pattern formed on the package substrate 200 and a semiconductor chip (not shown) mounted on the package substrate 200 in the future.

도3 내지 도9는 본 발명의 실시 예에 따른 패키지 기판을 제조하는 방법을 나타낸 순서도이다.
3 to 9 are flowcharts showing a method of manufacturing a package substrate according to an embodiment of the present invention.

도3을 참조하면, 외층 회로(230)가 형성된 베이스 기판(210)을 준비하는 단계가 수행될 수 있다.Referring to FIG. 3, a step of preparing a base substrate 210 on which an outer layer circuit 230 is formed may be performed.

본 발명의 실시 예에 따르면, 베이스 기판(210) 상부에 절연층(220) 및 외층 회로(230)가 형성될 수 있다.According to an embodiment of the present invention, an insulating layer 220 and an outer layer circuit 230 may be formed on a base substrate 210.

여기서, 베이스 기판(210)은 예를 들어, 동박 적층판(CCL; Copper Clad Laminate)이 될 수 있다. 외층 회로(230)는 전기 신호를 전달하기 위한 구성으로 전기 전도성이 양호한 구리, 금, 은, 니켈 등의 금속으로 형성될 수 있다. 또한, 외층 회로(230)는 회로 패턴, 비아(미도시), 접속 패드(231)를 모두 포함하는 구성부로 설명될 수 있다. 여기서, 접속 패드(231)는 패키지 기판(도2의 200)에 반도체 칩(미도시) 실장을 위한 범프가 형성되는 구성부이다. 절연층(220)은 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어 질 수 있다. 예를 들어, 절연층(220)은 프리프레그, FR-4, BT(Bismaleimide Triazine), ABF(Ajnomoto build-up film) 등의 에폭시계 수지를 사용할 수 있다.Here, the base substrate 210 may be, for example, a copper clad laminate (CCL). The outer layer circuit 230 may be formed of a metal such as copper, gold, silver, or nickel having good electrical conductivity and configured to transmit an electric signal. Further, the outer layer circuit 230 can be described as a component including both a circuit pattern, a via (not shown), and a connection pad 231. [ Here, the connection pad 231 is a component in which a bump for mounting a semiconductor chip (not shown) is formed on a package substrate (200 in FIG. 2). The insulating layer 220 may be composed of a composite polymer resin which is typically used as an interlayer insulating material. For example, the insulating layer 220 may be an epoxy resin such as prepreg, FR-4, bismaleimide triazine (BT), or ABN (Ajnomoto build-up film).

외층 회로(230)는 전기 신호를 전달하기 위한 구성으로 전기 전도성이 양호한 구리, 금, 은, 니켈 등의 금속으로 형성될 수 있다. 또한, 외층 회로(230)는 회로 패턴, 비아, 접속 패드를 모두 포함하는 구성부로 설명될 수 있다.
The outer layer circuit 230 may be formed of a metal such as copper, gold, silver, or nickel having good electrical conductivity and configured to transmit an electric signal. Further, the outer layer circuit 230 can be described as a component including both a circuit pattern, a via, and a connection pad.

도4를 참고하면, 솔더 레지스트층이 형성되는 단계가 수행될 수 있다. Referring to FIG. 4, a step in which a solder resist layer is formed can be performed.

본 발명의 실시 예에 따르면, 베이스 기판(210) 상부에 형성된 절연층(220) 상부 및 외층 회로(230) 상부에 솔더 레지스트 필름(도1의 100)을 적층 할 수 있다. 여기서, 솔더 레지스트 필름(도1의 100)은 제1 솔더 레지스트(111), 금속 박막(120) 및 제2 솔더 레지스트(112)가 순차적으로 적층된 구조를 갖는다. 따라서, 솔더 레지스트층(240) 역시, 제1 솔더 레지스트층(241), 금속 박막층(242) 및 제2 솔더 레지스트층(243)이 순차적으로 적층된 구조로 형성될 수 있다
According to an embodiment of the present invention, a solder resist film (100 of FIG. 1) may be laminated on the insulating layer 220 formed on the base substrate 210 and the outer layer circuit 230. Here, the solder resist film (100 in FIG. 1) has a structure in which a first solder resist 111, a metal thin film 120, and a second solder resist 112 are sequentially laminated. Accordingly, the solder resist layer 240 can also be formed in a structure in which the first solder resist layer 241, the metal thin film layer 242, and the second solder resist layer 243 are sequentially stacked

도5를 참고하면, 비아홀을 형성하는 단계가 수행될 수 있다. 비아홀(250)은 외층 회로(230) 중에서 접속 패드(231) 상부가 노출되도록 솔더 레지스트층(240)에 형성될 수 있다. 예를 들어, 비아홀(250)은 라우터(Router), CO2 레이저(Laser) 또는 야그(Yag) 레이저 중 어느 하나를 이용하여 형성 될 수 있다. 그러나, 비아홀(250)을 형성에 이용되는 장치는 이에 한정되지 않으며, 비아홀(250)은 물리적 드릴링(Drilling)이 가능한 어느 장치에 의해서도 형성될 수 있다.
Referring to FIG. 5, a step of forming a via hole may be performed. The via hole 250 may be formed in the solder resist layer 240 such that the upper portion of the connection pad 231 in the outer layer circuit 230 is exposed. For example, the via hole 250 may be formed using a router, a CO2 laser, or a Yag laser. However, the device used for forming the via hole 250 is not limited thereto, and the via hole 250 may be formed by any device capable of physical drilling.

도6을 참고하면, 솔더 코팅막을 형성하는 단계가 수행될 수 있다. 솔더 코팅막(260)은 솔더 레지스트층(240), 비아홀(250) 내벽 및 비아홀(250)에 의해서 노출된 접속 패드(231) 상부에 형성될 수 있다. 이와 같이 솔더 코팅막(260)은 추후 비아홀(250)에 형성되는 범프(도9의 280)와 솔더 레지스트층(240)의 금속 박막층(242)이 쇼트(Short)되는 것을 방지하기 위해 형성될 수 있다. 또한, 솔더 코팅막(260)은 비아홀(250) 형성 시 발생하는 솔더 레지스트 잔사 또는 버(burr)에 의한 불량을 방지하는 효과를 가질 수 있다.
Referring to FIG. 6, a step of forming a solder coating film may be performed. The solder coating film 260 may be formed on the connection pad 231 exposed by the solder resist layer 240, the inner wall of the via hole 250, and the via hole 250. The solder coating 260 may be formed to prevent the bumps 280 of the via hole 250 and the metal thin layer 242 of the solder resist layer 240 from being shorted . In addition, the solder coating film 260 may have an effect of preventing defects due to solder resist residues or burrs that are generated when the via holes 250 are formed.

도7 및 도8을 참고하면, 접속 패드 상부에 형성된 솔더 코팅막을 제거하는 단계가 수행될 수 있다. 7 and 8, a step of removing the solder coating film formed on the connection pad may be performed.

솔더 코팅막(260)은 범프(도9의 280)를 통해 접속 패드(231)와 추후 실장 될 반도체 칩(미도시)간의 전기 신호 전달을 위해서 접속 패드(231) 상부에 형성된 솔더 코팅막(260)이 제거되어야 한다. The solder coating 260 is formed on the connection pad 231 for transferring electric signals between the connection pad 231 and a semiconductor chip to be mounted later via the bump 280 Should be removed.

이에, 도7을 참고하면, 솔더 코팅막(260)이 제거되어야 할 접속 패드(231) 상부 이외의 부분이 자외선에 노출될 수 있도록 패턴화 된 마스크(270)를 준비할 수 있다. 즉, 솔더 코팅막(260) 상부에 마스크(270)를 정렬하여 노광 공정을 수행할 수 있다.Referring to FIG. 7, a patterned mask 270 may be prepared so that a portion other than the upper portion of the connection pad 231, from which the solder coating 260 is to be removed, may be exposed to ultraviolet rays. That is, the mask 270 may be aligned on the solder coating 260 to perform the exposure process.

이어서, 도8을 참고하면, 노광 공정을 수행한 후, 마스크(270)를 제거하고 현상 공정을 수행함으로써, 접속 패드(231) 상부의 솔더 코팅막(260)을 제거할 수 있다.
8, the solder coating layer 260 on the connection pad 231 can be removed by performing the exposure process, removing the mask 270, and performing the developing process.

도9를 참고하면, 비아홀에 범프를 형성하는 단계가 수행될 수 있다. 솔더 코팅막(260)이 형성된 비아홀(도8의 250)에 솔더를 도포한 후, 리플로우(Reflow)를 수행함으로써, 범프(280)를 형성할 수 있다. 이와 같이 형성된 범프(280) 상부에 반도체 칩(미도시)이 실장 될 수 있다.
Referring to FIG. 9, a step of forming a bump in the via hole may be performed. The solder is applied to the via hole (250 in FIG. 8) where the solder coating film 260 is formed, and then reflow is performed to form the bump 280. A semiconductor chip (not shown) may be mounted on the bump 280 thus formed.

본 발명의 실시 예에서는 단면 패키지 기판을 도시하지만, 이는 본 발명이 단면 패키지 기판에만 적용됨을 한정하는 것이 아니다. 즉, 본 발명의 실시 예에 따르면, 도면은 양면 또는 다층 패키지 기판을 도시된 것으로 이해될 수 있다. 또한, 본 발명의 실시 예에서는 내층 회로가 생략되어 도시되어 있으나, 사용 목적 또는 용도에 따라 2층, 4층, 6층 등의 다층 구조의 내층 회로를 포함할 수 있다.
Although the embodiment of the present invention shows a single-sided package substrate, it does not limit that the present invention applies only to a single-sided package substrate. That is, according to an embodiment of the present invention, it can be seen that the drawings show a double-sided or multi-layer package substrate. Although the inner layer circuit is omitted in the embodiment of the present invention, it may include an inner layer circuit having a multi-layer structure such as a two-layer structure, a four-layer structure, and a six-layer structure depending on the purpose or use.

본 발명의 실시 예에 따른 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법에 의하면, 추가적인 접지층 형성 공정 없이도 잡음 차폐가 가능하므로, 안정적인 신호 전달이 가능하다는 효과가 있다. 또한, 추가적인 접지층 형성 공정의 생략이 가능하므로, 패키지 기판을 제작하는 공정 리드타임을 감소 시킬 수 있다. 또한, 솔더 레지스트 필름의 금속 박막의 두께를 조절이 가능함으로써, 패키지 기판의 성능을 최적화 시킬 수 있다.
The solder resist film, the package substrate including the solder resist film, and the method of manufacturing the solder resist film according to the embodiments of the present invention can shield the noise without additional grounding layer formation process, thereby enabling stable signal transmission. Further, since the additional ground layer forming step can be omitted, the process lead time for manufacturing the package substrate can be reduced. In addition, since the thickness of the metal thin film of the solder resist film can be adjusted, the performance of the package substrate can be optimized.

이상 본 발명을 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법이 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100: 솔더 레지스트 필름
110: 솔더 레지스트
111: 제1 솔더 레지스트
112: 제2 솔더 레지스트
120: 금속 박막
200: 패키지 기판
210: 베이스 기판
220: 절연층
230: 외층 회로
240: 솔더 레지스트층
241: 제1 솔더 레지스트층
242: 금속 박막층
243: 제2 솔더 레지스트층
231: 접속 패드
250: 비아홀
260: 솔더 코팅막
270: 마스크
280: 범프100: Solder resist film
110: Solder resist
111: first solder resist
112: second solder resist
120: metal thin film
200: package substrate
210: Base substrate
220: insulating layer
230: outer layer circuit
240: solder resist layer
241: first solder resist layer
242: metal thin film layer
243: second solder resist layer
231: connection pad
250: via hole
260: Solder coating film
270: Mask
280: Bump

Claims (16)

삭제delete 삭제delete 삭제delete 외층 회로가 형성된 베이스 기판;
상기 외층 회로 상부에 형성되며, 금속 박막을 포함하는 솔더 레지스트층;
상기 솔더 레지스트층에 형성되며, 상기 외층 회로의 일부가 노출되도록 형성된 비아홀; 및
상기 솔더 레지스트층 상부 및 상기 비아홀 내벽에 형성된 솔더 코팅막;
을 포함하는 패키지 기판.
A base substrate on which an outer layer circuit is formed;
A solder resist layer formed on the outer layer circuit, the solder resist layer including a metal thin film;
A via hole formed in the solder resist layer and configured to expose a part of the outer layer circuit; And
A solder coating layer formed on the solder resist layer and the inner wall of the via hole;
≪ / RTI >
청구항4에 있어서,
상기 솔더 레지스트층은 상기 금속 박막 상부 및 하부에 솔더 레지스트가 형성된 패키지 기판.
The method of claim 4,
Wherein the solder resist layer has a solder resist formed on an upper portion and a lower portion of the metal thin film.
청구항4에 있어서,
상기 금속 박막은 접지층인 패키지 기판.
The method of claim 4,
Wherein the metal thin film is a ground layer.
청구항4에 있어서,
상기 금속 박막은 구리 박막인 패키지 기판.
The method of claim 4,
Wherein the metal thin film is a copper thin film.
청구항4에 있어서,
상기 노출된 외층 회로는 접속 패드인 패키지 기판.
The method of claim 4,
Wherein the exposed outer layer circuit is a connection pad.
외층 회로가 형성된 베이스 기판을 준비하는 단계;
상기 외층 회로 상부에 금속 박막을 포함하는 솔더 레지스트층을 형성하는 단계;
상기 외층 회로의 일부가 노출되도록 상기 솔더 레지스트층에 비아홀을 형성하는 단계; 및
상기 솔더 레지스트층 및 상기 비아홀 내벽에 솔더 코팅막을 형성하는 단계;
를 포함하는 패키지 기판 제조 방법.
Preparing a base substrate on which an outer layer circuit is formed;
Forming a solder resist layer including a metal thin film on the outer layer circuit;
Forming a via hole in the solder resist layer so that a part of the outer layer circuit is exposed; And
Forming a solder coating layer on the solder resist layer and the inner wall of the via hole;
≪ / RTI >
청구항9에 있어서,
상기 솔더 레지스트층을 형성하는 단계는,
상기 금속 박막을 포함하는 솔더 레지스트 필름을 적층 하여 수행되는 패키지 기판 제조 방법.
The method of claim 9,
The step of forming the solder resist layer includes:
And a solder resist film including the metal thin film is laminated.
청구항10에 있어서,
상기 솔더 레지스트 필름은 상기 금속 박막의 상부 및 하부에 솔더 레지스트가 형성된 패키지 기판 제조 방법.
The method of claim 10,
Wherein the solder resist film has a solder resist formed on upper and lower portions of the metal thin film.
청구항9에 있어서,
상기 비아홀을 형성하는 단계는 라우터(Router) 또는 레이저 드릴을 이용하여 수행되는 패키지 기판 제조 방법.
The method of claim 9,
Wherein the forming of the via hole is performed using a router or a laser drill.
청구항9에 있어서,
상기 솔더 코팅막을 형성하는 단계는,
상기 솔더 레지스트층 상부, 비아홀 내벽 및 상기 노출된 외층 회로의 상부에 솔더 코팅막을 형성하는 단계; 및
상기 노출된 외층 회로 상부에 형성된 솔더 코팅막을 제거하는 단계;
를 포함하는 패키지 기판 제조 방법.
The method of claim 9,
The step of forming the solder coating film includes:
Forming a solder coating film on the upper portion of the solder resist layer, the inner wall of the via hole, and the exposed outer layer circuit; And
Removing the solder coating film formed on the exposed outer layer circuit;
≪ / RTI >
청구항9에 있어서,
상기 노출된 외층 회로는 접속 패드인 패키지 기판 제조 방법.
The method of claim 9,
Wherein the exposed outer layer circuit is a connection pad.
청구항9에 있어서,
상기 솔더 코팅막을 형성하는 단계 이후,
상기 비아홀에 범프를 형성하는 단계를 더 포함하는 패키지 기판 제조 방법.
The method of claim 9,
After forming the solder coating film,
And forming a bump in the via hole.
청구항15에 있어서,
상기 범프를 형성하는 단계에서,
상기 범프는 솔더로 형성되는 패키지 기판 제조 방법.

16. The method of claim 15,
In the step of forming the bumps,
Wherein the bumps are formed of solder.

KR1020110112438A 2011-10-31 2011-10-31 Solder resist film, package substrate including the same, and method of manufacturing the same KR101580285B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110112438A KR101580285B1 (en) 2011-10-31 2011-10-31 Solder resist film, package substrate including the same, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110112438A KR101580285B1 (en) 2011-10-31 2011-10-31 Solder resist film, package substrate including the same, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130047423A KR20130047423A (en) 2013-05-08
KR101580285B1 true KR101580285B1 (en) 2015-12-28

Family

ID=48658919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110112438A KR101580285B1 (en) 2011-10-31 2011-10-31 Solder resist film, package substrate including the same, and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101580285B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037871B1 (en) * 2013-06-25 2019-11-26 엘지디스플레이 주식회사 Organic light emitting diode display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298828B1 (en) * 1999-07-12 2001-11-01 윤종용 Method For Manufacturing Wafer Level Chip Scale Packages Using Rerouting Metallized Film And Soldering
JP2008241741A (en) * 2007-03-23 2008-10-09 Jsr Corp Positive dry film for solder resist, cured product thereof, and circuit board and electronic component with the cured product
JP5150534B2 (en) * 2009-03-06 2013-02-20 信越ポリマー株式会社 Coverlay film, method for producing the same, and flexible printed wiring board

Also Published As

Publication number Publication date
KR20130047423A (en) 2013-05-08

Similar Documents

Publication Publication Date Title
US9711441B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
US20120030938A1 (en) Method of manufacturing printed circuit board
US20100078205A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2011119628A (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP7074409B2 (en) Built-in element type printed circuit board
JP2007110120A (en) Substrate without core layer and its manufacturing method
KR101601815B1 (en) Embedded board, printed circuit board and method of manufactruing the same
JP2006190924A (en) Printed board with built-in capacitor and its manufacturing method
KR20100123399A (en) Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
KR20150024643A (en) Printed circuit board comprising embedded electronic component within and method of manufacturing the same
KR101896555B1 (en) Printed circuit board and manufacturing method for printed circuit board
JP2005277389A (en) Multilayer wiring board and semiconductor package
JP6669330B2 (en) Printed circuit board with built-in electronic components and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR101580285B1 (en) Solder resist film, package substrate including the same, and method of manufacturing the same
JP2013058775A (en) Semiconductor package substrate and method of manufacturing the same
JP2011082471A (en) Electronic-component housing type printed board and method for manufacturing the same
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
JP2013115110A (en) Printed wiring board of step structure
KR100516716B1 (en) Manufacture method of the Multi Layer Board with Duplex Plated Through Hole
CN112447533A (en) Glass substrate structure and packaging method
KR102186150B1 (en) Printed circuit board using the insulating film and method for manufacturing the same
KR102281458B1 (en) Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same
KR101086835B1 (en) Embedded printed circuit board and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5