KR101571715B1 - Method of forming spin on glass type insulation layer using high pressure annealing - Google Patents
Method of forming spin on glass type insulation layer using high pressure annealing Download PDFInfo
- Publication number
- KR101571715B1 KR101571715B1 KR1020140048674A KR20140048674A KR101571715B1 KR 101571715 B1 KR101571715 B1 KR 101571715B1 KR 1020140048674 A KR1020140048674 A KR 1020140048674A KR 20140048674 A KR20140048674 A KR 20140048674A KR 101571715 B1 KR101571715 B1 KR 101571715B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- heat treatment
- temperature
- sog
- spin
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000011521 glass Substances 0.000 title claims abstract description 16
- 238000000137 annealing Methods 0.000 title description 4
- 238000009413 insulation Methods 0.000 title 1
- 238000010438 heat treatment Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000002904 solvent Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 17
- 229920001709 polysilazane Polymers 0.000 claims description 14
- 238000000576 coating method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- DURPTKYDGMDSBL-UHFFFAOYSA-N 1-butoxybutane Chemical compound CCCCOCCCC DURPTKYDGMDSBL-UHFFFAOYSA-N 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 125000003545 alkoxy group Chemical group 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 높은 종횡비(aspect ratio)를 갖는 반도체 구조에서도 저온 상태에서 균일한 절연막 형성이 가능한 스핀 온 글래스 절연막의 형성 방법에 관한 것으로, 복수의 높은 종횡비를 갖는 홀이 형성된 기판에 폴리실라제인 용액을 이용하여 스핀 온 글래스(SOG) 절연막을 도포하는 단계; 절연막의 용매 성분을 제거하기 위해 50 내지 350도 온도 범위에서 프리 베이크를 실시하는 단계; 프리 베이크 후에 제1 기압 분위기 및 제1 온도에서 1차 열처리를 실시하는 단계; 및 상기 1차 열처리 후 상기 제1 기압 분위기보다 높은 제2 기압 분위기 및 상기 제1 온도보다 높은 제2 온도에서 2차 열처리를 실시하는 단계를 포함한다.The present invention relates to a method of forming a spin-on-glass insulating film capable of forming a uniform insulating film even at a low temperature even in a semiconductor structure having a high aspect ratio, Applying a spin-on-glass (SOG) insulating film; Performing prebaking in a temperature range of 50 to 350 degrees to remove a solvent component of the insulating film; Performing a first heat treatment at a first atmospheric pressure and at a first temperature after pre-baking; And performing a secondary heat treatment at a second atmospheric pressure atmosphere higher than the first atmospheric pressure atmosphere and at a second temperature higher than the first temperature after the first heat treatment.
Description
본 발명은 스핀 온 글래스 절연막의 형성 방법에 관한 것으로, 더욱 자세하게는 높은 종횡비(aspect ratio)를 갖는 반도체 구조에서도 저온 상태에서 균일한 절연막 형성이 가능하도록 하기 위해 저압 열처리와 고압 열처리를 동시에 이용하는 스핀 온 글래스 절연막의 형성 방법에 관한 것이다.The present invention relates to a method of forming a spin-on-glass insulating film, and more particularly, to a spin-on-glass insulating film forming method capable of forming a uniform insulating film at a low temperature even in a semiconductor structure having a high aspect ratio, And a method of forming a glass insulating film.
반도체 장치는 점점 더 고집적화되면서 반도체 소자의 미세화, 다층화, 높은 종횡비(aspect ratio)를 갖는 구조를 필요로 하며, 이에 따라 단차가 커지는 경향을 보이고 있다. 하부의 심한 단차는 상부의 배선이나 소자 형성시 노광에 의한 패터닝에 문제를 야기시키므로 영역에 따른 단차를 줄이는 방법이 요구되고 있으며, 좁은 홀 내에 물질을 충진하는 방법이 요구된다.Semiconductor devices are becoming increasingly more highly integrated, requiring miniaturization of semiconductor devices, multilayered structure, and a structure having a high aspect ratio, and the step tends to increase. A severe step in the lower part causes a problem in patterning by exposure or wiring in the upper part. Therefore, a method of reducing a step according to a region is required, and a method of filling a material in a narrow hole is required.
고온 열처리는 반도체 소자에 영향을 미칠 수 있어, 좁은 홀 내에 물질을 충진하는 방법으로 오존 TEOS(Tetra Ethyle Ortho Silicate) USG(Undoped Silicate Glass)나 HD PECVD(High Density Plasma Enhanced Chemical Vapor Deposition) 등이 있다. 하지만, 이들 막질 역시 CD(critical demension) 0.18 micro meter 이하의 디자인 룰에서 보이드(void)나 심(seam)을 발생시키는 문제가 있다.High-temperature heat treatment can affect the semiconductor devices, and ozone tetraethyl orthosilicate (USG) USP (Undoped Silicate Glass) or HD PECVD (High Density Plasma Enhanced Chemical Vapor Deposition) can be used to fill materials in narrow holes . However, these films also suffer from voids or seams in the design rule of less than 0.18 micro meter (critical demension) of the CD.
이와 같은 기존 기술의 문제들을 해결하기 위해 절연막으로 사용되는 것에 스핀 온 글래스(SOG: Spin On Glass)막이 있다. 스핀 온 글래스(SOG)는 도포 방식으로 기판에 적층되며, 처음 액상 혹은 졸(sol) 상태를 가지므로 갭 필(gap fill)특성이 좋고, 단차를 줄이는 효과를 가질 수 있다.There is a spin on glass (SOG) film used as an insulating film to solve the problems of the conventional art. Spin-on-glass (SOG) is deposited on a substrate by a coating method and has a gap fill characteristic because it has a liquid or sol state for the first time, and can have a step-reducing effect.
스핀 온 글래스(SOG) 물질 가운데 실라제인(silazane) 계열은 -(SiR1R2NR3)n-로 표시될 수 있는 통상 평균 분자량 1000 내지 10000 정도의 물질로, R1,R2 및 R3 가 모두 수소로 된 퍼하이드로 폴리실라제인이나 R1,R2 및 R3가 각각 탄소 1 내지 8개의 알킬기나 기타 아릴기, 알콕시기 등의 유기 원자단으로 이루어진 유기 폴리실라제인 같은 물질로, 디부틸 에테르(dibuthyl ether), 톨루엔, 크실렌 같은 유기 용매에 일정 중량비로 포함된 상태로 도포에 사용된다. 통상 폴리실라제인으로 불리는 이런 스핀 온 글래스(SOG) 도포 물질은 실리케이트(silicate)나 실록산(siloxane) 계열에 비해 높은 온도에서 열처리가 이루어지고 보다 완전한 큐어링이 가능하여 습식 식각에 대한 저항성이 높다. Of the spin-on-glass (SOG) materials, the silazane series is usually a material having an average molecular weight of about 1000 to 10000, which can be represented by - (SiR 1 R 2 NR 3 ) n- and R 1 , R 2 and R 3 , Or an organic polysilazane in which R 1 , R 2 and R 3 are each an organic atomic group such as an alkyl group having 1 to 8 carbon atoms or an aryl group or an alkoxy group, Dibutyl ether, toluene, and xylene in a constant weight ratio. This spin-on-glass (SOG) coating material, commonly referred to as polysilazane, is heat-treated at higher temperatures than the silicate or siloxane series and is more resistant to wet etching due to more complete curing.
폴리실라제인을 도포하면 베이크를 통해 용매성분만 제거한 뒤 통상 600도 이상의 고온에서 가령 700도 정도의 고온 열처리(annealing)로 큐어링을 실시한다. 다시 말해, 패턴이 형성된 기판에 SOG 막을 도포하고, 프리 베이크를 실시하며, 고온 어닐링을 실시한다. 이후 활성 영역의 복구를 위해 후속 공정을 실시한다.When the polysilazane is applied, only the solvent component is removed through the bake, and then curing is performed by high temperature annealing at a high temperature of about 600 ° C or higher, for example, about 700 ° C. In other words, the SOG film is applied to the substrate on which the pattern is formed, prebaking is performed, and high temperature annealing is performed. Subsequent processes are then performed to recover the active area.
그런데, 600도 이상의 고온 열처리 공정은 저온 열처리를 요구하는 반도체 소자에는 적용할 수 없는 문제가 있으며, 저온(예를 들어, 400℃) 열처리 공정은 높은 종횡비를 갖는 반도체 소자 구조에서는 균일한 도포막을 형성할 수 없는 문제가 있다. 따라서 저온 공정에서 높은 종횡비를 갖는 반도체 소자에 균일한 SOG 도포막을 형성할 수 있는 새로운 공정 기술이 요구된다.However, there is a problem that a high temperature heat treatment process of 600 degrees or more can not be applied to a semiconductor device requiring a low temperature heat treatment, and a low temperature (for example, 400 DEG C) heat treatment process forms a uniform coating film in a semiconductor device structure having a high aspect ratio There is a problem that can not be done. Therefore, a new process technology capable of forming a uniform SOG coating film on a semiconductor device having a high aspect ratio in a low-temperature process is required.
따라서 상기와 같은 종래 기술의 문제점을 해결하고 상기 요구에 부응하고자 하는 것이 본 발명의 과제이다.Accordingly, it is an object of the present invention to solve the above-mentioned problems of the prior art and to meet the above-mentioned demand.
본 발명은 높은 종횡비(aspect ratio)를 갖는 반도체 구조에서도 저온 상태에서 균일한 절연막 형성이 가능한 스핀 온 글래스 절연막의 형성 방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of forming a spin-on-glass insulating film capable of forming a uniform insulating film at a low temperature even in a semiconductor structure having a high aspect ratio.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention which are not mentioned can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be readily apparent that the objects and advantages of the invention may be realized and attained by means of the instrumentalities and combinations particularly pointed out in the appended claims.
상기 목적을 달성하기 위한 본 발명의 방법은, 높은 종횡비를 갖는 반도체 기판에 스핀 온 글래스(SOG) 절연막을 형성하기 위한 방법에 있어서, 복수 홀이 형성된 기판에 폴리실라제인 용액을 이용하여 스핀 온 글래스(SOG) 절연막을 도포하는 단계; 상기 절연막의 용매 성분을 제거하기 위해 일정 온도에서 프리 베이크를 실시하는 단계; 상기 프리 베이크 후에 2 기압 및 150℃ 온도 조건에서 1차 열처리를 실시하는 단계; 및 상기 1차 열처리 후 상기 2 기압보다 높은 고압 분위기 및 400℃ 온도 조건에서 2차 열처리를 실시하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method for forming a spin-on glass (SOG) insulating film on a semiconductor substrate having a high aspect ratio, comprising the steps of: (SOG) insulating film; Performing a prebaking process at a predetermined temperature to remove a solvent component of the insulating film; Performing a first heat treatment at a temperature of 2 atm and a temperature of 150 캜 after the prebaking; And performing a secondary heat treatment after the primary heat treatment in a high-pressure atmosphere higher than the atmospheric pressure of 2 at a temperature of 400 캜.
상기와 같은 본 발명에 의하면, 높은 종횡비(예를 들어 50 이상)를 갖는 반도체 기판에 SOG 절연막을 형성함에 있어, 2기압 및 150℃ 분위기에서 1차 열처리를 수행하고, 10기압 및 400℃ 분위기에서 2차 열처리를 수행함으로써, 반응 가스가 홀 내에 깊이 침투하여 보이드(void) 없이 균일한 절연막을 형성할 수 있으며, 기존 SOG 절연막 형성 공정의 600℃보다 낮은 400℃ 이하의 조건에서 열처리를 수행할 수 있는 장점이 있다.According to the present invention, in forming a SOG insulating film on a semiconductor substrate having a high aspect ratio (for example, 50 or more), first heat treatment is performed at 2 atm and at 150 캜 atmosphere, By performing the second heat treatment, the reaction gas penetrates deeply into the holes, and a uniform insulating film can be formed without voids. The heat treatment can be performed at a temperature of 400 ° C. or lower, which is lower than 600 ° C. in the conventional SOG insulating film forming process There is an advantage.
도 1은 본 발명에 따른 SOG 절연막 형성 공정을 설명하기 위한 흐름도.
도 2는 본 발명의 일실시예에 적용되는 높은 종횡비를 갖는 기판의 구조를 나타낸 단면도.
도 3a는 기존 저압 분위기에서 형성된 SOG 절연막의 단면을 나타낸 SEM 이미지.
도 3b는 본 발명의 실시예에 의해 형성된 SOG 절연막의 단면을 나타낸 SEM 이미지.
도 4a는 기존 저압 분위기에서 형성된 SOG 절연막의 EDX 분석 결과를 나타낸 도면.
도 4b는 본 발명의 실시예에 의해 형성된 SOG 절연막의 EDX 분석 결과를 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a flow chart for explaining an SOG insulating film forming process according to the present invention; FIG.
2 is a cross-sectional view illustrating the structure of a substrate having a high aspect ratio applied to an embodiment of the present invention.
3A is a SEM image showing a cross section of an SOG insulating film formed in a conventional low-pressure atmosphere.
3B is an SEM image showing a cross section of a SOG insulating film formed by an embodiment of the present invention.
FIG. 4A is a graph showing EDX analysis results of an SOG insulating film formed in a conventional low-pressure atmosphere; FIG.
4B is a diagram showing the EDX analysis result of the SOG insulating film formed by the embodiment of the present invention.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, It can be easily carried out. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 출원인은 고압 분위기에서의 열처리(annealing)는 공정 조건 온도를 낮출 수 있고, 50이상의 높은 종횡비를 갖는 홀 내에 가스를 깊이 침투시킬 수 있다는 것을 확인하고, 이를 이용한 SOG 절연막을 형성 방법을 제안하게 되었다.The applicant of the present invention has confirmed that annealing in a high pressure atmosphere can lower the process condition temperature and can penetrate deeply into the hole having a high aspect ratio of 50 or more and propose a method of forming an SOG insulating film using the same .
고압 열처리 공정은 다양한 반도체 소자의 성능을 향상시키기 위해 다양한 가스 분위기(예를 들어, 수소, 중수소, 불소, 산소)에서 이루어진다.The high-pressure heat treatment process is performed in various gas atmospheres (for example, hydrogen, deuterium, fluorine, oxygen) to improve the performance of various semiconductor devices.
도 1은 본 발명에 따른 SOG 절연막 형성 공정을 설명하기 위한 흐름도이다.1 is a flow chart for explaining a step of forming an SOG insulating film according to the present invention.
본 발명에 따른 SOG 절연막 형성 방법은, 높은 종횡비(예를 들어, 50 이상)를 갖는 홀이 형성된 기판이 제공되고, 이와 같은 기판에 폴리실라제인 용액을 이용하여 스핀 온 글래스(SOG) 절연막을 도포한다(110). 그리고, 절연막의 용매 성분을 제거하기 위해 50 내지 350도 온도 범위에서 프리 베이크를 실시한다(120). 프리 베이크 후에 제1 기압(예를 들어, 2 기압) 분위기 및 제1 온도(예를 들어, 150℃)에서 1차 열처리를 실시한다(130). 그리고 상기 1차 열처리 후 상기 제1 기압 분위기보다 높은 제2 기압(예를 들어, 10 기압) 분위기 및 상기 제1 온도보다 높은 제2 온도(예를 들어, 400℃)에서 2차 열처리를 실시한다(140).A SOG insulating film forming method according to the present invention provides a substrate on which a hole having a high aspect ratio (for example, 50 or more) is provided, and a spin-on glass (SOG) insulating film is applied to the substrate using a polysilazane solution (110). In order to remove the solvent component of the insulating film, prebaking is performed in a temperature range of 50 to 350 degrees (120). After the pre-baking, a first heat treatment is performed at a first atmospheric pressure (for example, 2 atm) atmosphere and at a first temperature (for example, 150 占 폚) (130). After the first heat treatment, a second heat treatment is performed at a second atmospheric pressure (for example, 10 atm) atmosphere higher than the first atmospheric pressure and at a second temperature (for example, 400 ° C.) higher than the first temperature (140).
이와 같은 본 발명에 따른 SOG 절연막 형성 방법에 대해 구체적인 예를 들어 설명하기로 한다.Hereinafter, a method of forming a SOG insulating film according to the present invention will be described in detail.
본 발명의 실시예에서는 높은 종횡비를 갖는 양극성의 알루미늄 산화(anodic aluminum oxide) 기판을 사용한다. 도 2에 도시된 바와 같이 기판은 직경이 40nm이고 깊이가 2㎛를 가지는 즉 종횡비가 50인 기판을 사용한다.In the embodiment of the present invention, an anodic aluminum oxide substrate having a high aspect ratio is used. As shown in Fig. 2, a substrate having a diameter of 40 nm and a depth of 2 mu m, that is, a substrate having an aspect ratio of 50 is used.
이와 같은 높은 종횡비를 갖는 기판에 SOG 절연막을 형성하기 위해 공기 분위기에서 1500rpm 속도로 30초 동안 폴리실라제인 용액을 이용해 코팅을 진행한다(110). 다시 말해, 기판에 형성된 50 이상의 종횡비를 갖는 홀 내의 좁은 공간을 채우면서 절연막을 형성하기 위해 폴리실라제인을 스핀 코팅 방식으로 도포하여 SOG 절연막을 형성한다(110). 폴리실라제인은 -(SixNyHz)-로 표시될 수 있는 물질로, 크실렌이나 디부틸 에테르(dibuthylether) 같은 용매에 용해되어 일정 중량비를 갖는 용액을 형성한 것을 사용한다. 이때 스핀너의 회전 속도는 1500rpm으로 하여 30초 동안 수행한다. 폴리실라제인 도포전에 갭필 능력이 양호한 고밀도 플라즈마 CVD, PECVD, LPCVD 등을 이용하여 Al2O3 버퍼층을 형성할 수 있다.In order to form an SOG insulating film on the substrate having such a high aspect ratio, the coating is performed using a polysilazane solution for 30 seconds at a speed of 1500 rpm in an air atmosphere (110). In other words, polysilazane is applied by a spin coating method to form an SOG insulating film (110) in order to form an insulating film while filling a narrow space in a hole having an aspect ratio of 50 or more formed on the substrate. Polysilazane can be represented by - (Si x N y H z ) -, which is dissolved in a solvent such as xylene or dibutylether to form a solution having a constant weight ratio. At this time, the rotational speed of the spinner is set to 1500 rpm for 30 seconds. An Al 2 O 3 buffer layer can be formed using high-density plasma CVD, PECVD, LPCVD, or the like having good gap fill capability before polysilazane application.
그리고, SOG 절연막이 도포된 기판에 대해 SOG 절연막 내의 용매 성분을 제거하기 위해 프리 베이크를 실시한다(120). 프리 베이크는 동일한 가열로 혹은 가열 장비의 서셉터에서 기판을 상온부터 단계적으로 온도를 높이는 방식으로 150~350℃ 범위에서 일정 시간(예를 들어, 30분) 가열하는 방식으로 이루어진다. 이 과정을 통해 대부분의 용매 성분이 제거된다. 물론, 온도와 시간은 환경에 따라 조절이 가능하다.Then, the substrate to which the SOG insulating film is applied is subjected to prebaking to remove the solvent component in the SOG insulating film (120). Prebaking is performed by heating the substrate in the same heating furnace or a susceptor of a heating apparatus in a range of 150 to 350 ° C for a predetermined time (for example, 30 minutes) in such a manner that the temperature of the substrate is gradually increased from room temperature. This process removes most of the solvent components. Of course, temperature and time can be adjusted depending on the environment.
본 발명에서 열처리는 크게 두 단계로 이루어진다. 첫번째 단계는 저압 상태에서 습식 열처리를 수행하는 제1 열처리 단계이고, 두번째 단계는 고압 상태에서 습식 열처리를 수행하는 제2 열처리 단계이다. 이에 대해 구체적으로 살펴본다.The heat treatment in the present invention is roughly divided into two steps. The first step is a first heat treatment step for performing a wet heat treatment at a low pressure state and the second step is a second heat treatment step for performing a wet heat treatment at a high pressure state. This will be discussed in detail.
먼저, 첫번째 단계인 저압 열처리 단계는 2 기압 및 150℃ 분위기에서 스핀 코팅된 폴리실라제인과 충분히 반응할 수 있는 양(예를 들어, 20㎖)의 H2O를 이용해 30분 동안 이루어진다(130). 여기서 기압과 온도 및 시간은 환경에 따라 조절이 가능하다.First, the first step, low-pressure heat treatment step, is carried out for 30 minutes with H 2 O in an amount sufficient to react with the spin-coated polysilazane (for example, 20 ml) in a 2 atm atmosphere and a 150 ° C atmosphere (130) . The pressure, temperature and time can be adjusted according to the environment.
다음 두번째 단계인 고압 열처리 단계는 10 기압 및 400℃ 분위기에서 스핀 코팅된 폴리실라제인을 조밀하게 하기 위해 H2O를 이용해 30분 동안 이루어진다(140). 여기서 기압과 온도 및 시간은 환경에 따라 조절이 가능하다.The next step, the high-pressure heat treatment step, is carried out for 30 minutes with H 2 O to densify the spin-coated polysilazane in a 10 atm and 400 ° C atmosphere (140). The pressure, temperature and time can be adjusted according to the environment.
열처리 동안 스핀 코팅된 폴리실라제인은 H2O와 반응하여 SiO2 절연막을 생성한다. 이를 수학식으로 나타내면 아래와 같이 표현할 수 있다.During the heat treatment, the spin-coated polysilazane reacts with H 2 O to form a SiO 2 insulating film. This can be expressed as the following equation.
이와 같은 본 발명에 따른 SOG 절연막 생성 방법에 대한 효과를 확인하기 위해 두번째 단계인 고압 열처리 단계를 본 발명은 상기와 같이 10 기압 조건에서 400℃ 온도로 30분간 수행하고, 비교 대상 실시예로 2 기압 조건에서 400℃ 온도로 30분간 수행하였다. 이렇게 생성된 샘플에 대해 주사전자현미경(SEM: Scanning Electron Microscopy)과 에너지 분산형 X선 분석기(EDX: Energy Dispersive X-ray)를 이용해 그 구조를 확인하였다. 이에 대한 결과를 첨부 도면을 참조하여 설명한다.In order to confirm the effect of the SOG insulating film forming method according to the present invention, the second step of the high-pressure heat treatment step is performed at 10 atm for 30 minutes at the temperature of 10 atm as described above, Lt; RTI ID = 0.0 > 400 C < / RTI > for 30 minutes. The resulting samples were confirmed by Scanning Electron Microscopy (SEM) and Energy Dispersive X-ray (EDX). The results thereof will be described with reference to the accompanying drawings.
도 3a는 비교대상 실시예인 2기압 조건에서 형성된 SOG 절연막의 단면을 나타낸 SEM 이미지로, 도면에 도시된 바와 같이 상부(top) 및 하부(bottom)에 복수의 보이드(void)가 형성된 것을 볼 수 있다.3A is an SEM image showing a cross section of an SOG insulating film formed under a 2 atm condition, which is a comparative example, and a plurality of voids are formed at the top and bottom as shown in the figure .
이에 반해, 도 3b는 본 발명의 실시예와 같이 10 기압 조건에서 형성된 SOG 절연막의 단면을 나타낸 SEM 이미지로, 상부 및 하부 모두에 보이드 없이 균일하게 절연막이 형성된 것을 볼 수 있다. 이는 고압 열처리를 통해 H2O와 폴리실라제인이 홀 깊은 곳에서도 충분히 반응하기 때문이다.On the other hand, FIG. 3B is an SEM image showing a cross-section of a SOG insulating film formed at 10 atmospheric pressure conditions as in the embodiment of the present invention. It can be seen that an insulating film is uniformly formed without voids in both the top and bottom. This is because H 2 O and polysilazane react sufficiently even at deep holes through high-pressure heat treatment.
도 4a는 비교대상 실시예인 2 기압 조건에서 형성된 SOG 절연막의 EDX 분석 결과를 나타낸 도면이다.4A is a graph showing the EDX analysis results of the SOG insulating film formed under the 2 atmospheric pressure condition, which is the comparative example.
도면을 참조하면, 도 4a에서 (a) 및 (b)는 상부 및 하부 영역 내의 보이드에 대한 라인 프로파일을 나타낸다. 도면에 도시된 바와 같이, 잘 충진된 영역보다 작은 Si 피크를 갖는 보이드 영역은 SiO2의 결핍이 확인됨을 알 수 있다. 이를 통해 높은 종횡비를 갖는 반도체 소자에서 절연막을 형성하는데 비교대상 실시예는 적합하지 않음을 확인할 수 있다.Referring to the drawings, (a) and (b) in FIG. 4 (a) show line profiles for voids in the upper and lower regions. As shown in the figure, void regions having Si peaks smaller than well packed regions are found to be deficient in SiO 2 . As a result, it can be confirmed that the comparative example is not suitable for forming an insulating film in a semiconductor device having a high aspect ratio.
도 4b는 본 발명의 실시예에 의해 형성된 SOG 절연막의 EDX 분석 결과를 나타낸 도면이다.4B is a diagram showing the EDX analysis result of the SOG insulating film formed according to the embodiment of the present invention.
도면에 도시된 바와 같이, 본 발명에 의해 생성된 SOG 절연막은 상부 및 하부 모두에서 보이드 없이 균일하게 막이 형성된 것을 확인할 수 있다. 따라서 본 발명에서와 같이 저압 조건에서 1차 열처리를 수행하고, 다시 고압 분위기에서 2차 열처리를 수행하는 경우 종래 방법의 온도 조건인 600℃ 이상의 온도보다 낮은 400℃ 온도 조건에서도 보이드 없이 균일하게 절연막을 형성할 수 있음을 확인할 수 있다.As shown in the figure, it can be seen that the SOG insulating film produced by the present invention has uniformly formed a film without voids both in the upper and lower portions. Therefore, when the first heat treatment is performed under the low pressure condition and then the second heat treatment is performed under the high pressure condition as in the present invention, even if the temperature is lower than the temperature of 600 ° C. or more, Can be formed.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Various permutations, modifications and variations are possible without departing from the spirit of the invention.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be construed as being limited to the embodiments described, but should be determined by the scope of the appended claims, as well as the appended claims.
Claims (6)
복수 홀이 형성된 기판에 폴리실라제인 용액을 이용하여 스핀 온 글래스(SOG) 절연막을 도포하는 단계;
상기 절연막의 용매 성분을 제거하기 위해 일정 온도에서 프리 베이크를 실시하는 단계;
상기 프리 베이크 후에 2 기압 및 150℃ 온도 조건에서 1차 열처리를 실시하는 단계; 및
상기 1차 열처리 후 상기 2 기압보다 높은 고압 분위기 및 400℃ 온도 조건에서 2차 열처리를 실시하는 단계
를 포함하는 방법.
A method for forming a spin-on-glass (SOG) insulating film on a semiconductor substrate having a high aspect ratio,
Applying a spin-on-glass (SOG) insulating film to a substrate having a plurality of holes formed therein by using a polysilazane solution;
Performing a prebaking process at a predetermined temperature to remove a solvent component of the insulating film;
Performing a first heat treatment at a temperature of 2 atm and a temperature of 150 캜 after the prebaking; And
Performing a secondary heat treatment in a high-pressure atmosphere higher than the above-mentioned 2 atm and a temperature condition of 400 ° C after the first heat treatment;
≪ / RTI >
상기 2차 열처리를 실시하는 단계는 10 기압 및 400℃ 온도 조건에서 이루어지는 방법.
The method according to claim 1,
Wherein the step of performing the secondary heat treatment is performed at a temperature of 10 atm and a temperature of 400 캜.
상기 1차 열처리 및 2차 열처리 각각은 H2O를 이용하여 30분 동안 수행되는 방법.
The method of claim 3,
Wherein the first heat treatment and the second heat treatment are each performed for 30 minutes using H 2 O.
상기 폴리실라제인 용액은 SixNyHz로 이루어지는 방법.
5. The method of claim 4,
Wherein the polysilazane solution consists of Si x N y H z .
상기 프리 베이크 단계는, 150℃로 30분 동안 수행되는 방법.
5. The method of claim 4,
Wherein the prebaking step is performed at 150 DEG C for 30 minutes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140048674A KR101571715B1 (en) | 2014-04-23 | 2014-04-23 | Method of forming spin on glass type insulation layer using high pressure annealing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140048674A KR101571715B1 (en) | 2014-04-23 | 2014-04-23 | Method of forming spin on glass type insulation layer using high pressure annealing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150122432A KR20150122432A (en) | 2015-11-02 |
| KR101571715B1 true KR101571715B1 (en) | 2015-11-25 |
Family
ID=54599592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140048674A KR101571715B1 (en) | 2014-04-23 | 2014-04-23 | Method of forming spin on glass type insulation layer using high pressure annealing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101571715B1 (en) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101914038B1 (en) * | 2017-02-02 | 2018-11-01 | 주식회사 에이치피에스피 | Manufacture method of three dimensional memory device |
| US10224224B2 (en) | 2017-03-10 | 2019-03-05 | Micromaterials, LLC | High pressure wafer processing systems and related methods |
| US10847360B2 (en) | 2017-05-25 | 2020-11-24 | Applied Materials, Inc. | High pressure treatment of silicon nitride film |
| US10622214B2 (en) | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| KR102574914B1 (en) | 2017-06-02 | 2023-09-04 | 어플라이드 머티어리얼스, 인코포레이티드 | Dry Stripping of Boron Carbide Hardmasks |
| US10269571B2 (en) | 2017-07-12 | 2019-04-23 | Applied Materials, Inc. | Methods for fabricating nanowire for semiconductor applications |
| US10234630B2 (en) | 2017-07-12 | 2019-03-19 | Applied Materials, Inc. | Method for creating a high refractive index wave guide |
| US10179941B1 (en) | 2017-07-14 | 2019-01-15 | Applied Materials, Inc. | Gas delivery system for high pressure processing chamber |
| US10096516B1 (en) * | 2017-08-18 | 2018-10-09 | Applied Materials, Inc. | Method of forming a barrier layer for through via applications |
| US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| CN111095513B (en) | 2017-08-18 | 2023-10-31 | 应用材料公司 | High-pressure high-temperature annealing chamber |
| SG11202001450UA (en) | 2017-09-12 | 2020-03-30 | Applied Materials Inc | Apparatus and methods for manufacturing semiconductor structures using protective barrier layer |
| US10643867B2 (en) | 2017-11-03 | 2020-05-05 | Applied Materials, Inc. | Annealing system and method |
| US10720341B2 (en) | 2017-11-11 | 2020-07-21 | Micromaterials, LLC | Gas delivery system for high pressure processing chamber |
| KR102622303B1 (en) | 2017-11-16 | 2024-01-05 | 어플라이드 머티어리얼스, 인코포레이티드 | High pressure steam annealing processing equipment |
| KR20200075892A (en) | 2017-11-17 | 2020-06-26 | 어플라이드 머티어리얼스, 인코포레이티드 | Condenser system for high pressure treatment systems |
| SG11202006867QA (en) | 2018-01-24 | 2020-08-28 | Applied Materials Inc | Seam healing using high pressure anneal |
| EP3762962A4 (en) | 2018-03-09 | 2021-12-08 | Applied Materials, Inc. | High pressure annealing process for metal containing materials |
| US10714331B2 (en) | 2018-04-04 | 2020-07-14 | Applied Materials, Inc. | Method to fabricate thermally stable low K-FinFET spacer |
| US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US10566188B2 (en) | 2018-05-17 | 2020-02-18 | Applied Materials, Inc. | Method to improve film stability |
| US10704141B2 (en) | 2018-06-01 | 2020-07-07 | Applied Materials, Inc. | In-situ CVD and ALD coating of chamber to control metal contamination |
| US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
| US10675581B2 (en) | 2018-08-06 | 2020-06-09 | Applied Materials, Inc. | Gas abatement apparatus |
| JP7179172B6 (en) | 2018-10-30 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | Method for etching structures for semiconductor applications |
| SG11202103763QA (en) | 2018-11-16 | 2021-05-28 | Applied Materials Inc | Film deposition using enhanced diffusion process |
| WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222220A (en) | 2005-02-09 | 2006-08-24 | Toshiba Corp | Method of manufacturing semiconductor device |
-
2014
- 2014-04-23 KR KR1020140048674A patent/KR101571715B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222220A (en) | 2005-02-09 | 2006-08-24 | Toshiba Corp | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150122432A (en) | 2015-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101571715B1 (en) | Method of forming spin on glass type insulation layer using high pressure annealing | |
| KR100354442B1 (en) | Method of forming spin on glass type insulation layer | |
| US9786542B2 (en) | Mechanisms for forming semiconductor device having isolation structure | |
| US20020123206A1 (en) | Method of forming an insulating layer in a trench isolation type semiconductor device | |
| CN105244269B (en) | A kind of semiconductor devices and its manufacturing method | |
| WO2007083654A1 (en) | Process for producing siliceous film and substrate with siliceous film produced thereby | |
| CN101473426A (en) | Dielectric deposition and etch back processes for bottom up gapfill | |
| TW201715566A (en) | Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications | |
| US6727160B1 (en) | Method of forming a shallow trench isolation structure | |
| CN106898575A (en) | A kind of semiconductor devices and its manufacture method, electronic installation | |
| JP2004296476A (en) | Method of manufacturing semiconductor device | |
| KR101005669B1 (en) | Method for manufacturing air gap of semiconductor device | |
| JPH05121572A (en) | Manufacture of semiconductor device | |
| KR100505447B1 (en) | Fabricating method of semiconductor device with good compactness of flow dielectrics | |
| KR20120098044A (en) | Method for fabricating semiconductor device | |
| JP2010050145A (en) | Method for manufacturing element isolation structure, and element isolation structure | |
| KR100908821B1 (en) | Method of forming insulating film of semiconductor device | |
| JP2010171231A (en) | Method of forming silicon oxide film | |
| JP4028032B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100423741B1 (en) | Method for forming insulating film | |
| JPH08264523A (en) | Sog material and fabrication of semiconductor device employing it | |
| KR100996188B1 (en) | Method for forming semiconductor device | |
| JP2007266460A (en) | Semiconductor device and manufacturing method thereof | |
| CN108231659B (en) | Interconnect structure and method of making the same | |
| KR20090132784A (en) | Method for forming pmd layer in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181115 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191107 Year of fee payment: 5 |