KR101535174B1 - Semiconductor package and method for fabricating the package - Google Patents

Semiconductor package and method for fabricating the package Download PDF

Info

Publication number
KR101535174B1
KR101535174B1 KR1020140026128A KR20140026128A KR101535174B1 KR 101535174 B1 KR101535174 B1 KR 101535174B1 KR 1020140026128 A KR1020140026128 A KR 1020140026128A KR 20140026128 A KR20140026128 A KR 20140026128A KR 101535174 B1 KR101535174 B1 KR 101535174B1
Authority
KR
South Korea
Prior art keywords
semiconductor
grid
semiconductor die
metal cap
semiconductor package
Prior art date
Application number
KR1020140026128A
Other languages
Korean (ko)
Inventor
김성규
최호
김병진
이재웅
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140026128A priority Critical patent/KR101535174B1/en
Application granted granted Critical
Publication of KR101535174B1 publication Critical patent/KR101535174B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

According to the present invention, in a semiconductor package, a grid to divide each semiconductor die in a single semiconductor package region is formed when a plurality of semiconductor dies are formed with a single semiconductor package. The single semiconductor package with regard to the semiconductor dies are formed by preventing interference between the semiconductor dies by protecting each semiconductor die mounted on the divided region by the grid using a metal cap which is bonded to the grid. Also, the semiconductor die is formed with one single semiconductor package by performing a shield process by the configuration of the metal grid and the metal cap. Thereby, a yield is improved by simplifying the production process of the semiconductor device. Various types of customized semiconductor devices are developed by implementing various types of the single semiconductor package.

Description

반도체 패키지 및 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR FABRICATING THE PACKAGE}Technical Field [0001] The present invention relates to a semiconductor package and a method of manufacturing the same.

본 발명은 반도체 패키지에 관한 것으로, 특히 반도체 패키지에 있어서, 다수의 반도체 다이(die)를 싱글 반도체 패키지로 구성 시 싱글 반도체 패키지 영역내 각 반도체 다이를 구분할 수 있는 그리드(grid)를 형성시키고, 그리드로 구분된 영역에 실장되는 각 반도체 다이를 그리드와 접착되는 메탈 캡(metal cap)으로 보호하여 반도체 다이간 간섭을 방지시킴으로써 다수의 반도체 다이에 대한 싱글 반도체 패키지가 가능하도록 하는 반도체 패키지 및 방법에 관한 것이다.
The present invention relates to a semiconductor package, and more particularly, to a semiconductor package in which when a plurality of semiconductor dies are formed of a single semiconductor package, a grid capable of distinguishing each semiconductor die in a single semiconductor package region is formed, And a plurality of semiconductor dies mounted on the semiconductor die are protected by a metal cap adhered to the grid to prevent interference between semiconductor dies, thereby enabling a single semiconductor package for a plurality of semiconductor dies. will be.

일반적으로, 반도체패키지용 인쇄회로기판은 반도체칩의 회로 설계에 입각하여 반도체칩의 입출력 패드가 접속되는 회로패턴을 포토 에칭(photo etching) 등의 기술에 의해 강체 또는 유연성(세라믹 또는 유기질)의 섭스트레이트(substrate, 수지층) 위에 적층시킨 기판으로 그 용도는 메인보드(main board)로의 전기 배선과 반도체칩 장착의 두 기능을 동시에 수행하는 자재를 말한다.2. Description of the Related Art In general, a printed circuit board for a semiconductor package has a structure in which a circuit pattern to which input / output pads of a semiconductor chip are connected based on a circuit design of the semiconductor chip is subjected to a rigid body or a flexible (ceramic or organic) It is a substrate which is laminated on a straight (substrate) layer. It is a material that performs both the function of electric wiring to a main board and the mounting of a semiconductor chip.

이러한 인쇄회로기판은 IC(integrated circuit), LSI(large scale integrated circuit)등 고밀도의 입출력 핀 수를 가진 반도체칩의 요구를 만족할 수 있도록 회로패턴의 고밀도화와 회로패턴의 고신뢰성을 기대할 수 있기 때문에 최근의 볼 그리드 어레이 패키지(ball grid array package), 핀 그리드 어레이 패키지(pin grid array package), 칩 싸이즈 패키지(chip size package)등에 주로 이용되는 추세에 있다.Such a printed circuit board can be expected to have a high circuit pattern density and high reliability of a circuit pattern so as to satisfy the requirements of a semiconductor chip having a high density input / output pin count such as an IC (integrated circuit) and an LSI (large scale integrated circuit) A ball grid array package, a pin grid array package, a chip size package, and the like.

또한 인쇄회로기판은 일반적으로 우선 다수의 인쇄회로기판 유닛이 연결되어 하나의 인쇄회로기판 스트립을 구성할 수 있으며, 각각의 인쇄회로기판 유닛은 일반적으로 중앙부에는 다수의 도전성 비아홀이 형성된 대략 사각의 반도체 칩 안착 영역이 형성될 수 있고, 반도체 칩 안착 영역의 주변에는 방사상으로 그리고 고밀도로 도전성 회로패턴 등이 형성될 수 있다. In addition, a printed circuit board generally has a plurality of printed circuit board units connected to form a single printed circuit board strip. Each of the printed circuit board units generally includes a substantially square semiconductor chip having a plurality of conductive via holes formed at a central portion thereof. A chip seating area can be formed, and a conductive circuit pattern or the like can be formed radially and at a high density around the semiconductor chip seating area.

한편, 위와 같이 생산되는 인쇄회로기판에는 경우에 따라 하나의 반도체 다이 또는 다수의 반도체 다이가 실장되어 반도체 패키지로 형성될 수 있다.On the other hand, a semiconductor die or a plurality of semiconductor dies may be mounted on the printed circuit board as described above to form a semiconductor package.

그러나, 인쇄회로기판에 다수의 반도체 다이를 실장하여 싱글 반도체 패키지로 형성하는 경우 반도체 다이간 쉴드 처리가 어려운 문제점이 있으며, 하나의 반도체 다이에 페일이 발생하는 경우 패키지 전체를 버려야하므로 손실이 크게 발생하는 문제점이 있었다.
However, when a plurality of semiconductor dies are mounted on a printed circuit board to form a single semiconductor package, there is a problem that shielding between semiconductor dies is difficult. In the case where a failure occurs in one semiconductor die, .

대한민국 공개특허번호 10-2009-0039407호(공개일자 2009년 04월 22일)에는 반도체 패키지 및 그 제조 방법에 관한 기술이 개시되어 있다.Korean Patent Laid-Open No. 10-2009-0039407 (published on Apr. 22, 2009) discloses a semiconductor package and a manufacturing method thereof.

따라서, 본 발명은 다수의 반도체 다이를 싱글 반도체 패키지로 구성 시 싱글 반도체 패키지 영역내 각 반도체 다이를 구분할 수 있는 그리드를 형성시키고, 그리드로 구분된 영역에 실장되는 각 반도체 다이를 그리드와 접착되는 메탈 캡으로 보호하여 반도체 다이간 간섭을 방지시킴으로써 다수의 반도체 다이에 대한 싱글 반도체 패키지가 가능하도록 하는 반도체 패키지 및 방법을 제공하고자 한다.
Accordingly, in the present invention, when a plurality of semiconductor dies are constituted by a single semiconductor package, a grid capable of distinguishing each semiconductor die in a single semiconductor package region is formed, and each semiconductor die mounted in a grid- To provide a semiconductor package and method for protecting a semiconductor die from interference with a semiconductor die to enable a single semiconductor package for a plurality of semiconductor dies.

상술한 본 발명은 반도체 패키지 형성방법으로서, 다수의 반도체 다이를 포함하는 싱글 반도체 패키지내 각 반도체 다이별 영역의 구분을 위한 그리드를 형성시키는 단계와, PCB 기판상에 각각의 반도체 다이를 실장시키는 단계와, 상기 반도체 다이가 실장된 PCB 기판을 상기 그리드로 구분된 각각의 영역에 접착시키는 단계와, 상기 반도체 다이간을 전기적으로 연결시키는 단계와, 상기 그리드의 상부에 상기 각각의 반도체 다이를 쉴드시키기 위한 메탈 캡을 연결하여 상기 각각의 반도체 다이를 분리시키는 단계와, 상기 메탈 캡의 내부와 외부를 몰딩 컴파운드 수지를 이용하여 몰딩시키는 단계를 포함한다.The present invention provides a method of forming a semiconductor package, the method comprising: forming a grid for dividing each semiconductor differentiating region in a single semiconductor package including a plurality of semiconductor dies; mounting each semiconductor die on a PCB substrate; A step of bonding a PCB substrate on which the semiconductor die is mounted to each of the regions divided by the grid, electrically connecting the semiconductor die, and shielding each of the semiconductor die on the top of the grid And separating the semiconductor dies from each other, and molding the inside and the outside of the metal cap using a molding compound resin.

또한, 상기 메탈 캡은, 상기 메탈 캡의 일정 위치에 몰딩을 위한 홀이 형성되며, 상기 홀을 통해 몰딩 컴파운드 수지가 충진되어 상기 몰딩이 수행되는 것을 특징으로 한다.In addition, the metal cap may have a hole for molding at a predetermined position of the metal cap, and the molding compound may be filled through the hole to perform the molding.

또한, 상기 반도체 다이는, 반도체 다이별로 분리된 각각의 PCB 기판에 실장되는 것을 특징으로 한다.The semiconductor die is mounted on each of the PCB boards separated by the semiconductor die.

또한, 상기 반도체 다이는, 사전 검사를 통해 양품만 선별된 후, 양품으로 선별된 PCB 기판상 어셈블리되는 것을 특징으로 한다.Further, the semiconductor die is characterized in that only good parts are selected through preliminary inspection and then assembled on a PCB substrate selected as a good product.

또한, 상기 그리드는, 메탈로 형성되는 것을 특징으로 한다.Further, the grid is characterized by being formed of metal.

또한, 상기 메탈 캡은, 각 반도체 다이에서 발생하는 전자파를 차단시키는 것을 특징으로 한다.Further, the metal cap is characterized by blocking electromagnetic waves generated from each semiconductor die.

또한, 상기 각각의 반도체 다이는, 플립칩 본딩 또는 와이어 본딩을 통해 서로 전기적으로 연결되는 것을 특징으로 한다.In addition, each of the semiconductor dies is electrically connected to each other through flip chip bonding or wire bonding.

또한, 본 발명은 반도체 패키지로서, 다수의 반도체 다이와, 상기 다수의 반도체 다이가 각각 실장되는 PCB 기판과, 상기 다수의 반도체 다이가 싱글 반도체 패키지로 구성되는 상기 싱글 반도체 패키지의 영역상 각각의 반도체 다이를 구분하기 위한 그리드와, 상기 그리드의 상부에 연결되어 상기 각각의 반도체 다이를 서로 분리시키는 메탈 캡을 포함한다.The present invention also provides a semiconductor package comprising: a plurality of semiconductor dies; a PCB substrate on which the plurality of semiconductor dies are mounted; and a plurality of semiconductor dies on a region of the single semiconductor package, And a metal cap connected to an upper portion of the grid to separate the semiconductor dies from each other.

또한, 상기 메탈 캡은, 상기 메탈 캡의 일정 위치에 몰딩을 위한 홀이 형성되며, 상기 홀을 통해 몰딩 컴파운드 수지가 충진되어 상기 몰딩이 수행되는 것을 특징으로 한다.In addition, the metal cap may have a hole for molding at a predetermined position of the metal cap, and the molding compound may be filled through the hole to perform the molding.

또한, 상기 반도체 다이는, 반도체 다이별로 분리된 각각의 PCB 기판에 실장되는 것을 특징으로 한다.The semiconductor die is mounted on each of the PCB boards separated by the semiconductor die.

또한, 상기 반도체 다이는, 사전 검사를 통해 양품만 선별된 후, 양품으로 선별된 PCB 기판상 어셈블리되는 것을 특징으로 한다.Further, the semiconductor die is characterized in that only good parts are selected through preliminary inspection and then assembled on a PCB substrate selected as a good product.

또한, 상기 그리드는, 메탈로 형성되는 것을 특징으로 한다.Further, the grid is characterized by being formed of metal.

또한, 상기 메탈 캡은, 각 반도체 다이에서 발생하는 전자파를 차단시키는 것을 특징으로 한다.
Further, the metal cap is characterized by blocking electromagnetic waves generated from each semiconductor die.

본 발명에 따르면, 반도체 패키지에 있어서, 다수의 반도체 다이를 싱글 반도체 패키지로 구성 시 싱글 반도체 패키지 영역내 각 반도체 다이를 구분할 수 있는 그리드를 형성시키고, 그리드로 구분된 영역에 실장되는 각 반도체 다이를 그리드와 접착되는 메탈 캡으로 보호하여 반도체 다이간 간섭을 방지시킴으로써 다수의 반도체 다이에 대한 싱글 반도체 패키지가 가능하도록 하는 이점이 있다. According to the present invention, in a semiconductor package, when a plurality of semiconductor dies are constituted by a single semiconductor package, a grid capable of distinguishing each semiconductor die in a single semiconductor package region is formed, and each semiconductor die mounted in a grid- There is an advantage in that a single semiconductor package for multiple semiconductor dies can be made possible by protecting them with a metal cap that is bonded to the grid to prevent interference between the semiconductor dies.

또한, 메탈 그리드와 메탈 캡의 구성을 통해 쉴드 처리를 수행하여 다수의 반도체 다이를 하나의 싱글 반도체 패키지로 형성시킬 수 있음으로써 반도체 소자의 생산 공정을 간소화할 수 있어 생산율을 향상시킬 수 있는 이점이 있으며, 다양한 형태의 싱글 반도체 패키지의 구현에 따라 다양한 형태의 맞춤형 반도체 소자의 개발이 가능한 이점이 있다.
In addition, the shielding process can be performed through the structure of the metal grid and the metal cap to form a plurality of semiconductor dies into a single semiconductor package, thereby simplifying the production process of the semiconductor device, thereby improving the production rate There is an advantage that various types of customized semiconductor devices can be developed according to the implementation of various types of single semiconductor packages.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 다수의 반도체 다이를 싱글 반도체 패키지로 형성하는 반도체 패키지 제조 공정의 흐름도,
도 2는 본 발명의 실시예에 따른 반도체 패키지의 단면 예시도,
도 3은 본 발명의 실시예에 따른 메탈 캡 등으로 반도체 다이간 쉴드 처리가 이루어진 반도체 패키지의 평면도.FIGS. 1A to 1F are flow diagrams of a semiconductor package manufacturing process for forming a plurality of semiconductor dies according to an embodiment of the present invention into a single semiconductor package;
2 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention,
3 is a plan view of a semiconductor package in which shielding between semiconductor dies is performed with a metal cap or the like according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, the operation principle of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.

도 1a 내지 도 1e는 본 발명의 실시예에 따른 다수의 반도체 다이를 싱글 반도체 패키지로 형성하는 반도체 패키지 제조 공정의 흐름을 도시한 것이다. 이하, 도 1a 내지 도 1e를 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.FIGS. 1A through 1E illustrate a flow of a semiconductor package manufacturing process in which a plurality of semiconductor dies are formed into a single semiconductor package according to an embodiment of the present invention. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1A to 1E.

먼저, 도 1a에 도시된 바와 같이 캐리어 테이프(carrier tape)(100)상 싱글 반도체 패키지로 형성될 다수의 반도체 다이(die)에 대한 쉴드(shield) 처리를 위한 기설정된 패턴(pattern)의 그리드(grid)(110)를 형성시킨다. 이때, 이러한 그리드(110)는 각 반도체 다이에서 발생할 수 있는 전자파 등을 차단하여 반도체 다이간 간섭이 발생되지 않도록 하기 위해 전자파 등을 차단시킬 수 있는 메탈(metal) 그리드로 형성시킬 수 있다. First, as shown in FIG. 1A, a grid of a predetermined pattern for shielding a plurality of semiconductor dies to be formed as a single semiconductor package on a carrier tape 100 grid 110 is formed. At this time, the grid 110 may be formed of a metal grid that can block electromagnetic waves and the like in order to prevent electromagnetic waves generated in each semiconductor die from interfering with each other.

즉, 다수의 반도체 다이를 싱글 반도체 패키지로 구성하는 경우 각 반도체 다이의 고주파수 동작 여부에 따라 인접한 다른 반도체 다이는 RFI(radio frequency interference) 또는 EMI(electromagnetic interference)등에 노출될 수 있으며, 이러한 전자파에 의해 반도체 다이에 동작 이상이 발생할 수 있다. 따라서, 본 발명에서는 싱글 반도체 패키지내 구성될 다수의 반도체 다이간을 메탈 그리드로 쉴드 처리하여 반도체 다이를 보호할 수 있도록 한다.That is, when a plurality of semiconductor dies are constituted by a single semiconductor package, adjacent semiconductor dies may be exposed to radio frequency interference (RFI), EMI (electromagnetic interference), or the like depending on whether high- An operation abnormality may occur in the semiconductor die. Therefore, in the present invention, a plurality of semiconductor dies to be formed in a single semiconductor package are shielded with a metal grid to protect the semiconductor die.

이어, 도 1b에 도시된 바와 같이 싱글 반도체 패키지내에 포함될 각 반도체 다이를 각 반도체 다이(120, 130, 140)를 실장할 수 있도록 구성된 서로 분리된 PCB 기판(122, 132, 142)에 각각 실장시킨 후, 도 1c에서와 같이 캐리어 테이프(100)상 그리드(110)로 구별된 각각의 영역에 반도체 다이(120, 130, 140)가 실장된 PCB 기판(122, 132, 142)을 부착시킨다.Next, as shown in FIG. 1B, each semiconductor die to be included in the single semiconductor package is mounted on separate PCB boards 122, 132, and 142 configured to mount the semiconductor dies 120, 130, and 140, respectively Subsequently, as shown in FIG. 1C, the PCB boards 122, 132, and 142 on which the semiconductor dies 120, 130, and 140 are mounted are attached to the respective regions separated by the grid 110 on the carrier tape 100.

이때, 위 도 1b의 과정에서는 반도체 다이(120, 130, 140)와 PCB 기판(122, 132, 142)에 대해 사전에 불량 여부를 검사하여 불량이 발생하지 않는 양품의 반도체 다이와 PCB 기판을 선별한 후, 양품으로 선별된 PCB 기판에 양품으로 선별된 반도체 다이를 실장하도록 할 수 있다. 즉, 사전에 반도체 다이와 PCB 기판에 대한 양품 선별을 수행하여 공정을 수행함으로써, 다수의 반도체 다이를 싱글 반도체 패키지로 구성하는 경우 하나의 반도체 다이 또는 PCB 기판의 불량에 따라 반도체 패키지 전체에 페일(fail)이 발생하는 것을 방지시킬 수 있다.1B, the semiconductor dies 120, 130, and 140 and the PCB boards 122, 132, and 142 are inspected for defects beforehand, The semiconductor die selected as a good product can be mounted on the PCB substrate selected as the good product. That is, when a plurality of semiconductor dies are constituted by a single semiconductor package by preliminarily performing a process by performing good product sorting on a semiconductor die and a PCB substrate, failures in one semiconductor die or a PCB substrate Can be prevented from occurring.

또한, 반도체 다이(120, 130, 140)가 실장된 PCB 기판(122, 132, 142)을 그리드(110)로 구별된 각 영역에 부착시킴에 있어서, 싱글 반도체 패키지로 구성되는 반도체 다이가 싱글 반도체 패키지 영역내 배치되도록 PCB 기판(122, 132, 142)을 부착시키며, 싱글 반도체 패키지에 포함된 각 반도체 다이(120, 130, 140)는 반도체 다이간 전기적으로 연결이 필요한 경우 플립칩 본딩(filp chip bonding) 또는 와이어 본딩(wire bonding) 등을 통해 전기적으로 연결될 수 있다. In attaching the PCB boards 122, 132, and 142 on which the semiconductor dies 120, 130, and 140 are mounted to the respective regions separated by the grid 110, the semiconductor die, The PCBs 122, 132, and 142 are attached to be disposed in the package region. When each semiconductor die 120, 130, and 140 included in the single semiconductor package requires electrical connection between the semiconductor dies, flip chip bonding or may be electrically connected through wire bonding or the like.

이어, 도 1d에서와 같이 싱글 반도체 패키지로 구현되는 각각의 싱글 반도체 패키지 영역의 그리드(110) 상부에 반도체 다이간 전자파 등을 차단시켜 반도체 다이를 보호하기 위한 메탈 캡(metal cap)(150)을 을 부착시킨다. 1D, a metal cap 150 for protecting the semiconductor die by blocking electromagnetic waves and the like between the semiconductor dies is formed on the grid 110 of each single semiconductor package region implemented as a single semiconductor package .

도 2는 메탈 캡(150)이 그리드에 부착된 상태의 단면 구조를 도시한 것이다. 도 2를 참조하면, 메탈 캡(150)은 싱글 반도체 패키지를 덮을 수 있는 크기로 형성되며, 메칼 캡(150)내에는 싱글 반도체 패키지 영역상 형성된 그리드(110)와 연결되어 각각의 반도체 다이(120, 130)를 격리시키기 위한 다수의 격벽(152)이 형성될 수 있다. 이와 같은 격벽(152)은 싱글 반도체 패키지 영역내 형성된 그리드(110)의 형태와 서로 대응되도록 형성되어 그리드(110)와 접착 시 싱글 반도체 패키지로 형성될 반도체 패키지내 각 반도체 다이(120, 130)간이 서로 분리되도록 할 수 있다. 이때, 각 반도체 다이(120, 130)는 위와 같은 메탈캡(150)을 이용한 쉴드(shield)시 그리드(110)와 와이어 본딩(wire bonding)(156)을 통해 전기적으로 연결되거나 커패시터(capacitor)(155) 등을 이용하여 전기적으로 연결될 수 있다.2 shows a cross-sectional structure of the metal cap 150 attached to the grid. Referring to FIG. 2, the metal cap 150 is formed to cover the single semiconductor package, and the metal cap 150 is connected to the grid 110 formed on the single semiconductor package region, A plurality of barrier ribs 152 may be formed to isolate the barrier ribs 130 and 130 from each other. The barrier ribs 152 are formed so as to correspond to the shapes of the grids 110 formed in the single semiconductor package region and are connected to the semiconductor die 120 and 130 in the semiconductor package to be formed as a single semiconductor package when adhered to the grid 110 So that they can be separated from each other. Each of the semiconductor dies 120 and 130 may be electrically connected to the grid 110 through a wire bonding 156 when the metal cap 150 is shielded using the metal cap 150 or may be electrically connected to a capacitor 155, and the like.

또한, 위와 같은 메탈 캡(150)에는 몰딩을 위한 다수의 홀(hole)이 형성될 수 있으며, 홀을 통해 몰딩 컴파운드 수지가 충진되어 메탈 캡(150) 내부의 몰딩이 가능하게 될 수 있다. In addition, a plurality of holes for molding may be formed in the metal cap 150, and the molding compound resin may be filled through the holes to enable molding of the metal cap 150.

그런 후, 도 1e에서와 같이 싱글 반도체 패키지 영역내 각각의 반도체 다이를 분리시키도록 그리드와 접착된 메탈 캡의 내부와 외부를 몰딩 컴파운드 수지 등의 몰드(160)를 이용하여 몰딩(molding)을 수행하여 반도체 패키지를 완성시키게 된다. Then, as shown in FIG. 1E, the inside and the outside of the metal cap bonded to the grid are molded using a mold 160 such as a molding compound resin so as to separate each semiconductor die in the single semiconductor package region Thereby completing the semiconductor package.

이어, 위와 같이 몰딩까지 수행되어 다수의 반도체 다이를 싱글 반도체 패키지로 형성하는 반도체 패키지가 완성되는 경우, 도 1f에서와 같이 소잉수단(170)을 사용하여 소잉라인(sawing line)을 따라 다수의 싱글 반도체 패키지가 완성된 프레임에 대해 소잉을 진행하게 되면, 낱개의 반도체 패키지로 싱귤레이션(singulation)이 이루어진다.When the semiconductor package is completed as described above to form a plurality of semiconductor dies into a single semiconductor package, a plurality of singles (not shown) are formed along sawing lines using the sawing means 170 as shown in FIG. 1F When the semiconductor package is sown with respect to the finished frame, singulation is performed with the individual semiconductor packages.

도 3은 본 발명의 실시예에 따른 메탈 캡 등으로 반도체 다이간 쉴드 처리가 이루어진 반도체 패키지의 평면도를 도시한 것이다.FIG. 3 is a plan view of a semiconductor package in which a metal cap or the like according to an embodiment of the present invention is shielded between semiconductor dies.

위, 도 3에서 보여지는 바와 같이 베이스 밴드 칩(baseband chip), RF(radio frequency) 칩, PMIC 칩 등 각각의 반도체 다이(120, 130, 140)를 하나의 반도체 패키지(300)내 포함시켜 싱글 반도체 패키지로 만들기 위해 반도체 패키지(300)의 내부에 각각의 반도체 다이(120, 130, 140)를 분리시킬 수 있는 메탈 그리드(110)를 형성시킨 후, 각 반도체 다이(120, 130, 140)를 분리시켜 반도체 다이(120, 130, 140)를 보호하는 메탈 캡(도시되지 않음)을 메탈 그리드(110) 상부에 접착시키게 된다.As shown in FIG. 3, each of the semiconductor dies 120, 130 and 140 such as a baseband chip, a radio frequency (RF) chip and a PMIC chip is included in one semiconductor package 300, A metal grid 110 is formed in the semiconductor package 300 to separate the semiconductor dies 120, 130 and 140 into semiconductor packages, and then the semiconductor dies 120, 130, (Not shown) that protects the semiconductor die 120, 130, and 140 are bonded to the top of the metal grid 110.

이에 따라, 메탈 그리드와 메탈 캡의 구성을 통해 쉴드 처리를 수행하여 다수의 반도체 다이를 하나의 싱글 반도체 패키지로 형성시킬 수 있음으로써 반도체 소자의 생산 공정을 간소화할 수 있어 생산율을 향상시킬 수 있다. 또한 다양한 형태의 싱글 반도체 패키지의 구현에 따라 다양한 형태의 맞춤형 반도체 소자의 개발이 가능하게 된다.Accordingly, a plurality of semiconductor dies can be formed as one single semiconductor package by performing the shielding process through the structure of the metal grid and the metal cap, thereby simplifying the production process of the semiconductor device, thereby improving the production rate. In addition, various types of customized semiconductor devices can be developed according to the implementation of various types of single semiconductor packages.

상기한 바와 같이, 본 발명에 따르면, 반도체 패키지에 있어서, 다수의 반도체 다이를 싱글 반도체 패키지로 구성 시 싱글 반도체 패키지 영역내 각 반도체 다이를 구분할 수 있는 그리드를 형성시키고, 그리드로 구분된 영역에 실장되는 각 반도체 다이를 그리드와 접착되는 메탈 캡으로 보호하여 반도체 다이간 간섭을 방지시킴으로써 다수의 반도체 다이에 대한 싱글 반도체 패키지가 가능하도록 한다. 또한, 메탈 그리드와 메탈 캡의 구성을 통해 쉴드 처리를 수행하여 다수의 반도체 다이를 하나의 싱글 반도체 패키지로 형성시킬 수 있음으로써 반도체 소자의 생산 공정을 간소화할 수 있어 생산율을 향상시킬 수 있으며, 다양한 형태의 싱글 반도체 패키지의 구현에 따라 다양한 형태의 맞춤형 반도체 소자의 개발이 가능하다. As described above, according to the present invention, in a semiconductor package, when a plurality of semiconductor dies are constituted by a single semiconductor package, a grid capable of distinguishing each semiconductor die in a single semiconductor package region is formed, Each semiconductor die being protected by a metal cap adhered to the grid to prevent interference between the semiconductor dies to enable a single semiconductor package for multiple semiconductor dies. In addition, since a plurality of semiconductor dies can be formed as a single semiconductor package by performing the shielding process through the structure of the metal grid and the metal cap, the production process of the semiconductor device can be simplified, It is possible to develop various types of customized semiconductor devices according to the implementation of the single semiconductor package in the form of a single semiconductor.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Accordingly, the scope of the invention should not be limited by the described embodiments but should be defined by the appended claims.

100 : 캐리어 테이프 102 : 그리드
120, 130, 140 : 반도체 다이 122, 132, 142 : PCB기판
150 : 메탈 캡 160 : 몰드
170 : 쏘잉수단100: carrier tape 102: grid
120, 130, 140: semiconductor die 122, 132, 142: PCB substrate
150: metal cap 160: mold
170: Sawing means

Claims (13)

반도체 패키지 형성방법으로서,
다수의 반도체 다이를 포함하는 싱글 반도체 패키지내 각 반도체 다이별 영역의 구분을 위한 그리드를 형성시키는 단계와,
PCB 기판상에 각각의 반도체 다이를 실장시키는 단계와,
상기 반도체 다이가 실장된 PCB 기판을 상기 그리드로 구분된 각각의 영역에 접착시키는 단계와,
상기 반도체 다이간을 전기적으로 연결시키는 단계와,
상기 그리드의 상부에 상기 각각의 반도체 다이를 쉴드시키기 위한 메탈 캡을 연결하여 상기 각각의 반도체 다이를 분리시키는 단계와,
상기 메탈 캡의 내부와 외부를 몰딩 컴파운드 수지를 이용하여 몰딩시키는 단계
를 포함하는 반도체 패키지 형성방법.
A method of forming a semiconductor package,
Forming a grid for dividing each semiconductor die into a single semiconductor package including a plurality of semiconductor dies;
Mounting respective semiconductor dies on a PCB substrate,
Bonding the PCB substrate on which the semiconductor die is mounted to each of the regions divided by the grid;
Electrically connecting the semiconductor die,
Connecting a metal cap for shielding the respective semiconductor die to an upper portion of the grid to separate the semiconductor die,
Molding the inside and the outside of the metal cap using a molding compound resin
≪ / RTI >
제 1 항에 있어서,
상기 메탈 캡은,
상기 메탈 캡의 일정 위치에 몰딩을 위한 홀이 형성되며, 상기 홀을 통해 몰딩 컴파운드 수지가 충진되어 상기 몰딩이 수행되는 것을 특징으로 하는 반도체 패키지 형성방법.
The method according to claim 1,
The metal cap
Wherein a hole for molding is formed at a predetermined position of the metal cap, and the molding compound is filled through the hole to perform the molding.
제 1 항에 있어서,
상기 반도체 다이는,
반도체 다이별로 분리된 각각의 PCB 기판에 실장되는 것을 특징으로 하는 반도체 패키지 형성방법.
The method according to claim 1,
Wherein the semiconductor die comprises:
Wherein each semiconductor die is mounted on each PCB substrate separated by semiconductor dies.
제 3 항에 있어서,
상기 반도체 다이는,
사전 검사를 통해 양품만 선별된 후, 양품으로 선별된 PCB 기판상 어셈블리되는 것을 특징으로 하는 반도체 패키지 형성방법.
The method of claim 3,
Wherein the semiconductor die comprises:
Characterized in that after only good products are selected through preliminary inspection, they are assembled on a PCB substrate selected as a good product.
제 1 항에 있어서,
상기 그리드는,
메탈로 형성되는 것을 특징으로 하는 반도체 패키지 형성방법.
The method according to claim 1,
The grid
Wherein the metal layer is formed of a metal.
제 1 항에 있어서,
상기 메탈 캡은,
각 반도체 다이에서 발생하는 전자파를 차단시키는 것을 특징으로 하는 반도체 패키지 형성방법.
The method according to claim 1,
The metal cap
And the electromagnetic wave generated in each semiconductor die is cut off.
제 1 항에 있어서,
상기 각각의 반도체 다이는,
플립칩 본딩 또는 와이어 본딩을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지 형성방법.
The method according to claim 1,
Each semiconductor die comprising:
Flip chip bonding, or wire bonding. ≪ RTI ID = 0.0 > 11. < / RTI >
다수의 반도체 다이와,
상기 다수의 반도체 다이가 각각 실장되는 PCB 기판과,
상기 다수의 반도체 다이가 싱글 반도체 패키지로 구성되는 상기 싱글 반도체 패키지의 영역상 각각의 반도체 다이를 구분하기 위한 그리드와,
상기 그리드의 상부에 연결되어 상기 각각의 반도체 다이를 서로 분리시키는 메탈 캡
을 포함하는 반도체 패키지.
A plurality of semiconductor die,
A PCB substrate on which the plurality of semiconductor dies are mounted,
A grid for identifying each semiconductor die on a region of the single semiconductor package in which the plurality of semiconductor dies are constituted by a single semiconductor package,
A metal cap connected to an upper portion of the grid for separating the respective semiconductor dies from each other;
≪ / RTI >
제 8 항에 있어서,
상기 메탈 캡은,
상기 메탈 캡의 일정 위치에 몰딩을 위한 홀이 형성되며, 상기 홀을 통해 몰딩 컴파운드 수지가 충진되어 상기 몰딩이 수행되는 것을 특징으로 하는 반도체 패키지.
9. The method of claim 8,
The metal cap
Wherein a hole for molding is formed at a predetermined position of the metal cap, and the molding compound resin is filled through the hole to perform the molding.
제 8 항에 있어서,
상기 반도체 다이는,
반도체 다이별로 분리된 각각의 PCB 기판에 실장되는 것을 특징으로 하는 반도체 패키지.
9. The method of claim 8,
Wherein the semiconductor die comprises:
Wherein the semiconductor package is mounted on each PCB substrate separated by semiconductor dies.
제 10 항에 있어서,
상기 반도체 다이는,
사전 검사를 통해 양품만 선별된 후, 양품으로 선별된 PCB 기판상 어셈블리되는 것을 특징으로 하는 반도체 패키지.
11. The method of claim 10,
Wherein the semiconductor die comprises:
Characterized in that after only the good products are selected through the preliminary inspection, they are assembled on the PCB substrate selected as good products.
제 8 항에 있어서,
상기 그리드는,
메탈로 형성되는 것을 특징으로 하는 반도체 패키지.
9. The method of claim 8,
The grid
Wherein the metal layer is formed of a metal.
제 8 항에 있어서,
상기 메탈 캡은,
각 반도체 다이에서 발생하는 전자파를 차단시키는 것을 특징으로 하는 반도체 패키지.9. The method of claim 8,
The metal cap
And the electromagnetic wave generated from each semiconductor die is cut off.
KR1020140026128A 2014-03-05 2014-03-05 Semiconductor package and method for fabricating the package KR101535174B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140026128A KR101535174B1 (en) 2014-03-05 2014-03-05 Semiconductor package and method for fabricating the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140026128A KR101535174B1 (en) 2014-03-05 2014-03-05 Semiconductor package and method for fabricating the package

Publications (1)

Publication Number Publication Date
KR101535174B1 true KR101535174B1 (en) 2015-07-22

Family

ID=53874627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140026128A KR101535174B1 (en) 2014-03-05 2014-03-05 Semiconductor package and method for fabricating the package

Country Status (1)

Country Link
KR (1) KR101535174B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183204A (en) * 1998-12-11 2000-06-30 Nec Kansai Ltd Metal cap coupled structure for hermetic package, manufacture thereof and manufacture of metal cap for the hermetic package
KR20080085441A (en) * 2007-03-20 2008-09-24 삼성테크윈 주식회사 Stack package and method for fabricating thereof
JP2009514242A (en) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ Semiconductor die mounting method and semiconductor package
KR20130074869A (en) * 2011-12-27 2013-07-05 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183204A (en) * 1998-12-11 2000-06-30 Nec Kansai Ltd Metal cap coupled structure for hermetic package, manufacture thereof and manufacture of metal cap for the hermetic package
JP2009514242A (en) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ Semiconductor die mounting method and semiconductor package
KR20080085441A (en) * 2007-03-20 2008-09-24 삼성테크윈 주식회사 Stack package and method for fabricating thereof
KR20130074869A (en) * 2011-12-27 2013-07-05 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US10103106B2 (en) Wafer level fan-out with electromagnetic shielding
TWI569398B (en) Semiconductor device packages and manufacturing method thereof
US9466550B2 (en) Electronic device with redistribution layer and stiffeners and related methods
US9627230B2 (en) Methods of forming a microshield on standard QFN package
US20170103953A1 (en) Method for fabricating package structure
US20100110656A1 (en) Chip package and manufacturing method thereof
US20180096967A1 (en) Electronic package structure and method for fabricating the same
US20140262475A1 (en) 3D Shielding Case and Methods for Forming the Same
KR101332332B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
US9000589B2 (en) Semiconductor device with redistributed contacts
US11127645B2 (en) Grounding lids in integrated circuit devices
CN110663113A (en) Shielded fan-out packaged semiconductor device and method of manufacture
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
TW201318138A (en) Wafer level applied RF shields
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
CN108231743A (en) Wafer scale metallic shield encapsulating structure and its manufacturing method
US10396040B2 (en) Method for fabricating electronic package having a protruding barrier frame
US8952503B2 (en) Organic module EMI shielding structures and methods
US20140312473A1 (en) Shield, package structure and semiconductor package having the shield and fabrication method of the semiconductor package
US11227848B2 (en) Chip package array, and chip package
KR101573283B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
KR101649404B1 (en) Semiconductor device and manufacturing method thereof
TWI491009B (en) Chip level emi shielding structure and manufacture method thereof
KR101535174B1 (en) Semiconductor package and method for fabricating the package
US20150332995A1 (en) Electronic device including components in component receiving cavity and related methods

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5