KR101461024B1

KR101461024B1 - 표시 패널의 구동 방법, 이를 수행하기 위한 구동 장치 및이 구동 장치를 포함하는 표시 장치

Info

Publication number: KR101461024B1
Application number: KR1020080020889A
Authority: KR
Inventors: 박봉임; 문회식; 전봉주; 정재원; 최용준
Original assignee: 삼성디스플레이 주식회사
Priority date: 2008-03-06
Filing date: 2008-03-06
Publication date: 2014-11-13
Also published as: US20090225105A1; KR20090095759A; US8681183B2

Abstract

표시 패널은 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 수신된 계조 데이터를 제1 보상 데이터로 변환한다. 제1 보상 데이터를 아날로그의 제1 데이터 신호로 변환하여 표시 패널에 형성된 데이터 배선에 제1 데이터 신호를 출력한다. 제1 보상 데이터는 제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터를 이용하여 제2 보상 데이터로 변환된다. 제2 보상 데이터를 아날로그의 제2 데이터 신호로 변환하여 데이터 배선에 제2 데이터 신호를 출력한다. 측면에서 관찰되는 옐로위시(yellowish)와 같은 표시 불량을 제거할 수 있다.

감마 곡선, 옐로위시, 옵셋값

Description

표시 패널의 구동 방법, 이를 수행하기 위한 구동 장치 및 이 구동 장치를 포함하는 표시 장치{METHODE FOR DRIVING A DISPLAY PANEL, DRIVING APPARATUS FOR PERFORMING THE METHOD AND DISPLAY APPARATUS HAVING THE DRIVING APPARATUS}

본 발명은 액정표시장치에 사용되는 표시 패널의 구동 방법, 이를 수행하기 위한 구동 장치 및 이 구동 장치를 포함하는 표시 장치에 관한 것이다.

일반적으로 액정표시장치(Liquid Crystal Display, LCD)는 두 개의 기판 사이에 개재된 액정층에 전압을 인가하여 광의 투과율을 제어함으로써 화상을 표시한다.

상기 액정표시장치는 상기 액정층의 액정분자에 의해 차폐되지 않은 방향으로만 광이 투과되어 영상을 구현하기 때문에, 다른 표시장치들에 비해 상대적으로 시야각이 좁다. 이에 따라 광시야각을 실현하기 위하여 수직 배향(Vertically Aligned, VA) 모드의 액정표시장치가 개발되었다.

상기 VA 모드의 액정표시장치는 서로 수직 배향 처리된 2개의 기판들 간에 밀봉된 네거티브 타입의 유전율 이방성(Negative type dielectric constant anisotropy)을 갖는 액정층을 포함한다. 상기 액정층의 액정분자는 수 직(homeotropic) 배향의 성질을 갖는다. 동작시, 두 기판들 사이에 전압이 인가되지 않으면 기판 표면에 대하여 대략 수직 방향으로 액정층이 정렬되어 블랙(black)을 표시하고, 소정의 전압이 인가되면 상기 기판 표면에 대략 수평 방향으로 액정층이 정렬되어 화이트(white)를 표시하며, 상기 화이트 표시를 위한 전압보다 작은 전압이 인가되면 상기 기판 표면에 대하여 경사지도록 액정층이 배향되어 그레이(gray)를 표시한다.

이러한 액정표시장치는 시야각이 좁은 단점을 가진다. 이를 해결하기 위해 PVA(Patterned Vertically Alignment) 모드의 액정표시장치가 채용되고 있다. 상기 PVA 모드의 액정표시장치는 다중 도메인을 정의하기 위해 패터닝된 공통 전극을 갖는 컬러필터 기판과 패터닝된 서브 화소 전극들을 갖는 어레이 기판을 포함한다. 상기 PVA 모드 중 상기 서브 화소 전극들에 서로 다른 감마 곡선에 의하여 서로 다른 화소 전압들을 인가하는 슈퍼-PVA(SPVA) 모드가 개발되었다.

한편, 상기 액정표시장치는 화질 개선을 위한 정확한 색 획득(Accurate Color Capture : 이하, ACC 라 칭함.) 기술을 사용하고 있다. 상기 ACC 기술은 데이터와 상기 데이터와 관련된 색 보상 데이터가 저장된 룩업 테이블(Look Up Table)을 이용하여 화질을 개선하는 방식이다.

상기 슈퍼-PVA 모드의 액정표시장치에 단일 룩업 테이블을 이용하여 상기 ACC 기술을 적용하는 경우 서로 다른 감마 곡선을 참조하여 화소 전압을 인가받는 서브 화소들에 동일한 ACC 보상이 적용되어 측면에서 노란색으로 시인되는 옐로위시(yellowish) 현상이 발생하는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 표시 품질 향상을 위한 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 구동 방법을 수행하기 위한 구동 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 구동 장치를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널 및 구동부를 포함한다. 상기 표시 패널은 제1 게이트 배선를 통하여 제1 게이트 신호를 전달받고 데이터 배선에 전기적으로 연결된 제1 서브 화소와, 상기 제1 게이트 배선과 인접한 제2 게이트 배선을 통하여 제2 게이트 신호를 전달받고 상기 데이터 배선에 전기적으로 연결된 제2 서브 화소를 포함하는 복수의 단위 화소를 포함한다. 상기 구동부는 상기 단위 화소에 해당하는 계조 데이터를 수신하고, 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 상기 계조 데이터의 제1 보상 데이터를 생성하는 제1 보상부를 가지는 타이밍 제어부, 및 제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 계조 데이터의 제2 보상 데이터를 생성하는 제2 보상부를 포함하는 데이터 구동부를 포함한다. 상기 제1 게이트 신호에 의하여 상기 제1 서브 화소가 턴-온 될 때 는 제1 보상 데이터가 상기 데이터 배선을 통하여 상기 제1 서브 화소에 전달되고, 상기 제2 게이트 신호에 의하여 제2 서브 화소가 턴-온 될 때는 제2 보상 데이터가 상기 데이터 배선을 통하여 제2 서브 화소에 전달된다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 구동 장치는 타이밍 제어부 및 데이터 구동부를 포함한다. 상기 타이밍 제어부는 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 수신된 계조 데이터의 제1 보상 데이터를 생성하는 제1 보상부를 포함한다. 상기 데이터 구동부는 제2 감마곡선을 샘플링 한 제2 샘플 계조 데이터에 해당하는 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 수신된 계조 데이터의 제2 보상 데이터를 생성하는 제2 보상부 및 상기 제1 및 제2 보상 데이터를 아날로그의 제1 및 제2 데이터 신호로 변환하여 출력하는 디지털 아날로그 변환부를 포함한다.

상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 수신된 계조 데이터의 제1 보상 데이터를 생성한다. 상기 제1 보상 데이터를 아날로그의 제1 데이터 신호로 변환하여 표시 패널에 형성된 데이터 배선에 상기 제1 데이터 신호를 출력한다. 제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 수신된 계조 데이터의 제2 보상 데이터를 생성한다. 상기 제2 보상 데이터를 아날로그의 제2 데이터 신호로 변환하여 상기 데이터 배선에 상기 제2 데이터 신호를 출력한다.

이러한 표시 패널의 구동 방법, 이를 수행하기 위한 구동 장치 및 이 구동 장치를 포함하는 표시 장치에 의하면, 다중 도메인 구현을 위한 서브 화소들에 서로 다른 색 보상 데이터를 적용함으로써 표시 품질을 향상시킬 수 있고, 상기 보상 데이터를 만들 때 필요한 샘플 보상 데이터를 저장하는 저장 장치의 용량을 줄여 제조 비용을 절감할 수 있다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이며, 도 2는 도 1의 구동 장치에 대한 상세한 블록도이다.

도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동시키는 구동 장치(200)를 포함한다.

상기 표시 패널(100)은 복수의 단위 화소들(Pu)을 포함한다. 각 단위 화소(Pu)는 제1 서브 화소(Ps1)와 제2 서브 화소(Ps2)를 포함한다.

상기 제1 서브 화소(Ps1)는 제1 게이트 배선(GL1)를 통하여 제1 게이트 신호를 전달받고 데이터 배선(DL)에 전기적으로 연결된다. 상기 제2 서브 화소(Ps2)는 상기 제1 게이트 배선(GL1))과 인접한 제2 게이트 배선(GL2)을 통하여 제2 게이트 신호를 전달받고 상기 데이터 배선(DL)인에 전기적으로 연결된다.

예를 들면, 상기 제1 서브 화소(Ps1)는 제1 게이트 배선(GL1)과 데이터 배 선(DL)에 연결된 제1 트랜지스터(TR1)와 상기 제1 트랜지스터(TR1)에 전기적으로 연결된 제1 액정 커패시터(CLC1) 및 제1 스토리지 커패시터(CST1)를 포함한다. 상기 제2 서브 화소(Ps2)는 제2 게이트 배선(GL2)과 상기 데이터 배선(DL)에 연결된 제2 트랜지스터(TR2)와 상기 제2 트랜지스터(TR2)에 전기적으로 연결된 제2 액정 커패시터(CLC2) 및 제2 스토리지 커패시터(CST2)를 포함한다.

상기 구동 장치(200)는 타이밍 제어부(210), 데이터 구동부(230) 및 게이트 구동부(250)를 포함한다.

상기 타이밍 제어부(210)는 외부로부터 제어신호(C) 및 계조 데이터(D)를 수신한다. 상기 타이밍 제어부(210)는 수신된 상기 제어신호(C)를 이용해 상기 데이터 구동부(230) 및 게이트 구동부(250)의 구동 타이밍을 제어하는 타이밍 제어신호들(이하, 데이터 제어신호 및 게이트 제어신호로 명칭 함)을 생성한다. 상기 타이밍 제어부(210)는 상기 데이터 제어신호(210d) 및 게이트 제어신호(210g)를 상기 데이터 구동부(230) 및 게이트 구동부(250)에 각각 출력한다. 또한, 상기 타이밍 제어부(210)는 제1 보상부(217)를 포함한다. 상기 제1 보상부(217)는 상기 계조 데이터(D)를 이용하여 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터를 이용하여 상기 계조 데이터의 제1 보상 데이터(D'1)를 생성한다. 상기 제1 보상부(217)는 상기 제1 보상 데이터(D'1)를 상기 데이터 구동부(230)에 출력한다.

상기 데이터 구동부(230)는 상기 제1 보상부(217)로부터 인가된 상기 제1 보상 데이터(D'1)를 아날로그의 제1 데이터 신호(d'1)로 변환하여 상기 표시 패널(100)의 데이터 배선(DL)에 출력한다. 또한, 상기 데이터 구동부(230)는 제2 보 상부(237)를 포함한다. 상기 제2 보상부(237)는 상기 제1 보상 데이터(D'1)와, 상기 제1 감마 곡선과 다른 제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터를 이용하여 제2 보상 데이터(D'2)를 생성한다. 상기 데이터 구동부(230)는 상기 제2 보상 데이터(D'2)를 아날로그의 제2 데이터 신호(d'2)로 변환하여 상기 표시 패널(100)의 데이터 배선(DL)에 출력한다.

예를 들면, 상기 제1 보상부(217)는 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 제1 보상 데이터(D'1)를 생성한다. 상기 데이터 구동부(230)는 상기 제1 보상 데이터(D'1)를 상기 제1 데이터 신호(d'1)로 변환하고, 상기 데이터 제어신호(210d)의 제어에 따라 상기 제1 서브 화소(Ps1)가 구동되는 초기 H/2(H : 수평 주기) 동안 상기 데이터 배선(DL)에 출력한다.

한편, 상기 제2 보상부(237)는 제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터를 이용하여 제2 보상 데이터(D'2)를 생성한다. 상기 데이터 구동부(230)는 상기 제2 보상 데이터(D'2)를 상기 제2 데이터 신호(d'2)로 변환하고, 상기 데이터 제어신호(210d)의 제어에 따라 상기 제2 서브 화소(Ps2)가 구동되는 후기 H/2 동안 상기 데이터 배선(DL)에 출력한다.

상기 게이트 구동부(250)는 상기 타이밍 제어부(210)로부터 제공된 상기 게이트 제어신호(210g) 및 외부로부터 수신된 게이트 온 및 오프 전압들(Von, Voff)을 이용해 게이트 신호를 생성한다. 예를 들면, 상기 게이트 구동회로(250)는 상기 제1 트랜지스터(TR1)와 전기적으로 연결된 제1 게이트 배선(GL1)에 상기 초기 H/2 동안 게이트 온 전압(Von)의 게이트 신호를 출력하고, 이어 상기 제2 트랜지스 터(TR2)와 전기적으로 연결된 제2 게이트 배선(GL2)에 상기 후기 H/2 동안 게이트 온 전압(Von)의 게이트 신호를 출력한다.

이에 따라, 상기 제1 서브 화소(Ps1)에는 상기 제1 게이트 신호가 상기 제1 게이트 배선(GL1)에 인가되는 초기 H/2 동안 턴-온 되어 상기 제1 보상 데이터(D'1)가 전달되고, 상기 제2 서브 화소(Ps2)에는 상기 제2 게이트 신호가 상기 제2 게이트 배선(GL2)에 인가되는 후기 H/2 동안 턴-온 되어 상기 제2 보상 데이터(D'2)가 전달된다. 상기 단위 화소(Pu)는 상기 제1 및 제2 서브 화소(Ps1, Ps2)에 상기 제1 및 제2 보상 데이터(D'1, D'2)가 전달되어 다중 도메인으로 구동된다.

또한, 상기 제1 및 제2 서브 화소(Ps1, Ps2)들이 서로 다른 감마 곡선이 적용된 색 보상 데이터인, 상기 제1 및 제2 보상 데이터(D'1, D'2)로 구동됨에 따라서 정면 및 측면에서 관찰되는 계조별 색 좌표값을 실질적으로 동일하게 적용한다. 이에 의해, 측면에서 관찰되는 옐로위시(yellowish) 현상을 제거할 수 있다.

도 3은 제1 및 제2 보상 데이터에 적용된 감마 곡선들을 나타낸 그래프들이다.

도 1 내지 도 3을 참조하면, 상기 구동 장치(200)는 타이밍 제어부(210) 및 데이터 구동부(230)를 포함한다. 상기 타이밍 제어부(210)는 제1 보상부(217)를 포함하고, 상기 제1 보상부(217)는 제1 저장부(211) 및 제1 보간부(213)를 포함하는 제1 보상부(217)를 포함한다. 상기 타이밍 제어부(210)는 상기 제1 보상부(217)를 포함하는 하나의 칩으로 형성될 수 있다.

상기 데이터 구동부(230)는 제2 보상부(237) 및 디지털 아날로그 변환 부(239)(이하, 'DAC'로 명칭 함)를 포함한다. 상기 제2 보상부(237)는 제2 저장부(231) 및 제2 보간부(233)를 포함한다. 상기 데이터 구동부(230)는 상기 제2 보상부(237) 및 상기 DAC(239)를 포함하는 하나의 칩으로 형성될 수 있다.

도 3에 도시된 감마 곡선들은 X축은 계조(예컨대, 256 계조)를 나타내고 Y축은 휘도(또는 투과율(%))를 나타낸다. 기준 감마 곡선(GAMMAr)은 정면 시인성이 최적화된 감마 곡선이고, 제1 감마 곡선(GAMMA1)과 제2 감마 곡선(GAMMA2)은 측면 시인성이 최적화된 감마 곡선들이다.

상기 제1 보상부(217)는 수신된 N(N은 자연수) 비트의 계조 데이터(D)에 상기 제1 감마 곡선(GAMMA1)이 적용되어 k(k는 자연수) 비트 확장된 N+k 비트의 제1 보상 데이터(D'1)를 생성한다. 이하에서는 상기 k가 '2' 인 것을 예로 하여 설명한다.

상기 제1 저장부(211)에는 상기 단위 화소(Pu)에 해당하는 계조 데이터(D)와상기 계조 데이터(D)에 해당하는 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값이 제1 룩업 테이블(LUT1)로 저장된다. 상기 단위 화소(Pu)는 적색(R), 녹색(G), 및 청색(B)의 단위 화소들을 포함한다.

예를 들면, 상기 제1 저장부(211)에는 상기 제1 감마 곡선을 샘플링 한 2^M개의 제1 샘플 보상 데이터의 옵셋값이 적색(R), 녹색(G) 및 청색(B)의 제1 룩업 테이블(LUT1)에 저장된다. 여기서, 2^M개의 적색(R), 녹색(G) 및 청색(B)의 제1 샘플 보상 데이터들(D'1)은 극성 반전 구동을 위해 양극의 적색(R), 녹색(G) 및 청 색(B)의 제1 샘플 보상 데이터들(+D'1) 및 음극의 적색(R), 녹색(G) 및 청색(B)의 제1 샘플 보상 데이터들(-D'1)을 가진다. 이에 따라, 상기 제1 저장부(211)는 2^M×3(R,G,B의 개수)×2(+,-의 개수)×q bits 용량을 가진다. 상기 q는 상기 옵셋값의 비트수로서 실험에 의해 결정될 수 있다. 상기 M과 상기 q는 동일할 수 있다.

상기 N비트의 계조 데이터는 2^N×3(R, G, B의 개수) 개의 계조를 표시하며, 상기 계조 데이터에 해당하는 감마 곡선을 저장하기 위하여 2^N×3(R,G,B의 개수)×2(+,-의 개수)×p bits의 용량이 필요하다. 상기 M이 N보다 작고 상기 q가 p보다 작을 경우 상기 감마 곡선의 샘플링을 통하여 감마 곡선을 저장하기 위하여 필요한 룩업 테이블의 저장 용량을 줄일 수 있다.

상기 제1 보간부(213)는 상기 제1 룩업 테이블(LUT1)에 저장된 옵셋값을 이용하여 상기 계조 데이터(D)에 해당하는 양극 및 음극성을 가지는 적색(R), 녹색(G) 및 청색(B)의 제1 보상 데이터(D'1)를 산출한다. 상기 제1 보간부(213)에 의해 산출된 상기 제1 보상 데이터(D'1)는 상기 데이터 구동부(230)의 제2 보상부(237)에 제공된다.

상기 제2 보상부(237)는 상기 제1 보상 데이터(D'1)를 변환하여 제2 보상 데이터(D'2)를 생성한다. 상기 제2 보상 데이터(D'2)는 N+2 비트의 데이터이다.

상기 제2 저장부(231)에는 제2 감마 곡선을 샘플링 한 2^L×3(R,G,B) 개의 제2 샘플 계조 데이터들에 해당하는 N+2 비트의 제2 샘플 보상 데이터들이 적색(R), 녹색(G) 및 청색(B)의 제2 룩업 테이블들(LUT2)로 저장된다(N > M > L 인 자연수).

바람직하게 상기 제2 저장부(231)에 저장된 제2 룩업 테이블들(LUT2)은 상기 양극 및 음극의 제1 보상 데이터들(D'1)에 대해 공용으로 사용될 수 있다. 상기 제2 저장부(231)는 2^L×3(R,G,B)×12 bits 용량을 가진다.

상기 제2 보간부(233)는 상기 제2 저장부(231)에 제2 샘플 보상 데이터들과 과 상기 제1 보상부(217)로부터 제공된 상기 제1 보상 데이터들(D'1)을 이용하여 상기 계조 데이터(D)의 제2 보상 데이터(D'2)를 산출한다.

예를 들어, i번째 계조 데이터에 대한 제2 보상 데이터(D'2(i))는 다음의 [수학식 1]과 같이 정의할 수 있다.

여기서, D'2(n) 및 D'2(n+1)은 상기 제2 저장부(231)에 저장된 n번째 및 n+1번째의 제2 샘플 보상 데이터들이고, D'1(n), D'1(i), D'1(n+1)는 상기 제1 보상부(217)로부터 제공된 n번째, i번째 및 n+1번째의 제1 보상 데이터들이며, n+1 > i > n 인 자연수이다.

상기 제1 및 제2 보상부(217, 237)는 상기 단위 화소(Pu)에 해당하는 N 비트의 계조 데이터(D)를 이용하여 상기 제1 및 제2 서브 화소(Ps1, Ps2)에 해당하는 N+2 비트의 제1 및 제2 보상 데이터(D'1, D'2)를 생성한다. 상기 제1 보상 데이터(D'1) 및 제2 보상 데이터(D'2)는 상기 DAC(239)를 통해 아날로그의 제1 및 제2 데이터 신호(d'1, d'2)로 각각 변환된다.

상기 DAC(239)는 C(Cyclic)-DAC 과 같은 선형-DAC를 사용된다. 또는, 상기 DAC(239)는 R(Resistance)-DAC 와 같은 비선형-DAC을 사용할 수 있으며, 이 경우 N+2 비트의 상기 제1 및 제2 보상 데이터들(D'1, D'2)을 N 비트의 제1 및 제2 보상 데이터들로 각각 디더링(Dithering) 한 후 상기 비선형-DAC을 이용하여 아날로그의 데이터 신호들로 변환할 수 있다.

상기 데이터 구동부(230)는 상기 제1 보상부(217) 및 제2 보상부(237)의 구동 순서에 따라 상기 제1 데이터 신호(d'1)이 먼저 출력되고 이어 상기 제2 데이터 신호(d'2)가 출력된다.

결과적으로, 상기 제1 저장부(211)에는 N 비트의 계조 데이터들에 대해 샘플링된 제1 샘플 계조 데이터들에 해당하는 제1 샘플 보상 데이터들의 옵셋값 만을 저장함으로써 저장 용량을 현저하게 줄일 수 있다. 또한, 제2 저장부(231)는 상기 제1 샘플 계조 데이터를 다시 샘플링 한 제2 샘플 계조 데이터들에 해당하는 제2 샘플 보상 데이터들이 저장됨에 따라서 상기 제1 저장부(211)의 저장 용량 보다 현저하게 줄일 수 있다.

따라서, 상기 제1 및 제2 저장부의 저장 용량을 줄임과 동시에, 서로 다른 감마 곡선이 적용된 상기 제1 및 제2 보상 데이터(D'1, D'2)를 이용하여 상기 제1 및 제2 서브 화소(Ps1, Ps2)들을 구동시킴으로써 측면에서 관찰되는 옐로위시(yellowish) 현상을 제거할 수 있고, 제조 비용을 줄일 수 있다.

이하에서는 도 4 내지 도 8을 참조하여 상기 구동 장치의 구동 방법을 설명한다.

도 4는 도 2에 도시된 구동 장치의 구동 방법을 설명하기 위한 흐름도이다. 도 5는 계조 데이터와 제1 보상 데이터의 관계를 나타낸 그래프이다. 도 6은 제1 저장부에 저장된 룩업 테이블의 개념도이다. 도 7a는 계조 데이터와 제2 보상 데이터의 관계를 나타낸 그래프이다. 도 8은 제2 보간부의 보간 방식을 설명하기 위한 개념도이다.

도 2 및 도 4를 참조하면, 상기 타이밍 제어부(210)에 10 비트의 계조 데이터(D(i))가 수신된다(단계 S110).

상기 계조 데이터(D(i))는 상기 제1 보상부(217)에 입력되고, 상기 제1 보상부(217)는 제1 감마 곡선이 적용되어 색이 보상된 12 비트의 제1 보상 데이터(D'1(i))을 생성한다(단계 S120).

상기 제1 보간부(213)는 상기 제1 저장부(211)에 저장된 상기 제1 샘플 보상 데이터(D'1)의 옵셋값을 이용하여 상기 계조 데이터(D(i))에 해당하는 상기 제1 보상 데이터(D'1(i))을 생성한다.

예를 들면, 10 비트의 상기 계조 데이터들(D)에 대해 상기 제1 감마 곡선이 적용된 12 비트의 제1 보상 데이터들(D'1)의 관계는 도 5에 도시된 그래프와 같다. 상기 제1 저장부(211)에 저장된 상기 제1 룩업 테이블(LUT1)에는 도 6에 도시된 옵셋값이 저장된다. 즉, 상기 제1 저장부(211)에는 1024(2¹⁰)개의 상기 계조 데이터 들(D) 중 샘플링 된 256(2⁸)개의 제1 샘플 계조 데이터들에 해당되는 제1 샘플 보상 데이터들 간의 옵셋값이 저장된다. 상기 옵셋값은 대략 8 비트로 표현 가능하며, 이는 실험치로서 변경될 수 있다. 상기 제1 보간부(213)는 상기 제1 룩업 테이블(LUT1)에 저장된 상기 옵셋값을 이용하여 상기 계조 데이터(D(i))의 제1 보상 데이터(D'1(i))을 산출한다.

상기 DAC(239)는 상기 제1 보상 데이터(D'1(i))를 수신하여 아날로그의 제1 데이터 신호(d'1(i))로 변환하여 단위 화소(Pu)에 연결된 데이터 배선(DL)에 출력한다(단계 S130).

상기 데이터 배선(DL)에 상기 제1 데이터 신호(d'1(i))가 인가되는 동안 상기 단위 화소(Pu)의 제1 서브 화소(Ps1)와 전기적으로 연결된 제1 게이트 배선(GL1)에 게이트 온 전압의 게이트 신호가 인가된다. 이에 따라 상기 제1 서브 화소(Ps1)가 구동된다.

상기 제1 보상 데이터(D'1(i))는 상기 데이터 구동부(230)의 제2 보상부(237)에 입력된다.

상기 제2 저장부(231)에는 제2 감마 곡선이 적용된 12 비트의 상기 제2 샘플 보상 데이터들이 저장된다. 예를 들면, 64(2⁶)개의 제2 샘플 계조 데이터들(예컨데, 0, 31, 63,..,2015, 2047)에 해당하는 제2 샘플 보상 데이터들이 제2 룩업 테이블(LUT2)이 저장된다.

예를 들면, 10 비트의 상기 계조 데이터들(D)에 대해 제2 감마 곡선이 적용 된 12 비트의 제2 보상 데이터들(D'2)의 관계는 도 7a에 도시된 그래프와 같다. 상기 제2 샘플 보상 데이터들은 도 7b에 도시된 그래프와 같이 상기 제1 샘플 보상 데이터들과의 관계로 상기 제2 룩업 테이블(LUT2)에 저장될 수 있다.

상기 제2 보상부(237)는 상기 제2 룩업 테이블(LUT2)에 저장된 제2 보상 데이터들(D'2)과 상기 제1 보간부(213)로부터 제공된 상기 제1 보상 데이터들(D'1)를 이용하여 상기 제2 보상 데이터(D'2(i))를 생성한다(단계 S140).

즉, 상기 제2 보간부(233)는 상기 [수학식 1]에서 설명된 바와 같이, 상기 제2 보상 데이터(D'2(i))를 산출한다. 도 8을 참조하면, 상기 제2 보간부(233)는 상기 제2 저장부(231)에 저장된 n번째 및 n+1번째의 제2 보상 데이터들(D'2(n), D'2(n+1))과, 상기 제1 보상부(217)로부터 제공된 n번째, i번째 및 n+1번째의 제1 보상 데이터들(D'1(n), D'1(i), D'1(n+1), n+1 > i > n 인 자연수)을 이용하여 상기 제2 보상 데이터(D'2(i))를 산출한다.

상기 DAC(239)는 상기 제2 보상 데이터(D'1(i))를 수신하여 아날로그의 제2 데이터 신호(d'2(i))로 변환하여 상기 단위 화소(Pu)에 연결된 데이터 배선(DL)에 출력한다(단계 S150).

상기 데이터 배선(DL)에 상기 제2 데이터 신호(d'2(i))가 인가되는 동안 상기 단위 화소(Pu)의 제2 서브 화소(Ps2)에 연결된 제2 게이트 배선(GL2)에 상기 게이트 온 전압의 게이트 신호가 인가된다. 이에 따라 상기 제2 서브 화소(Ps2)가 구동된다.

본 발명의 실시예들에 따르면, 다수의 도메인을 구현하기 위해 단위 화소가 두 개의 서브 화소들로 분할된 슈퍼-PVA 모드가 채용된 표시 장치에서, 상기 서브 화소들에 서로 다른 감마 곡선들을 적용하여 시야각을 개선함과 동시에 비트수가 확장된 보상 데이터들을 상기 서브 화소들에 각각 적용시킴으로써 측면에서 관찰되는 옐로위시(yellowish)와 같은 표시 불량을 제거할 수 있다. 또한, 상기 서브 화소들에 서로 다른 보상 데이터들을 적용하기 위해 사용되는 메모리의 용량을 최소화하여 제조 비용을 절감할 수 있다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.

도 2는 도 1의 구동 장치에 대한 상세한 블록도이다.

도 3은 제1 및 제2 보상 데이터에 적용된 감마 곡선들을 나타낸 그래프이다.

도 4는 도 2에 도시된 구동 장치의 구동 방법을 설명하기 위한 흐름도이다.

도 5는 계조 데이터와 제1 보상 데이터의 관계를 나타낸 그래프이다.

도 6은 제1 저장부에 저장된 룩업 테이블의 개념도이다.

도 7a는 계조 데이터와 제2 보상 데이터의 관계를 나타낸 그래프이다.

도 7b는 제1 및 제2 샘플 보상 데이터들 간의 관계를 나타낸 그래프이다.

도 8은 제2 보간부의 보간 방식을 설명하기 위한 개념도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 표시 패널 200 : 구동 장치

210 : 타이밍 제어부 211 : 제1 저장부

213 : 제1 보간부 230 : 데이터 구동부

231 : 제2 저장부 233 : 제2 보간부

239 : 디지털 아날로그 변환부 250 : 게이트 구동부

Claims

제1 게이트 배선를 통하여 제1 게이트 신호를 전달받고 데이터 배선에 전기적으로 연결된 제1 서브 화소와, 상기 제1 게이트 배선과 인접한 제2 게이트 배선을 통하여 제2 게이트 신호를 전달받고 상기 데이터 배선에 전기적으로 연결된 제2 서브 화소를 포함하는 복수의 단위 화소를 포함하는 표시 패널; 및

상기 단위 화소에 해당하는 계조 데이터를 수신하고, 제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 상기 계조 데이터의 제1 보상 데이터를 생성하는 제1 보상부를 가지는 타이밍 제어부, 및

제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 계조 데이터의 제2 보상 데이터를 생성하는 제2 보상부를 포함하는 데이터 구동부를 포함하며,

상기 제1 게이트 신호에 의하여 상기 제1 서브 화소가 턴-온 될 때는 제1 보상 데이터가 상기 데이터 배선을 통하여 상기 제1 서브 화소에 전달되고, 상기 제2 게이트 신호에 의하여 제2 서브 화소가 턴-온 될 때는 제2 보상 데이터가 상기 데이터 배선을 통하여 제2 서브 화소에 전달되는 표시 장치.
제1항에 있어서, 상기 데이터 구동부는 상기 제1 및 제2 보상 데이터를 아날로그방식의 제1 및 제2 데이터 신호로 변환하여 제1 서브 화소와 제2 서브 화소에 각각 출력하는 디지털 아날로그 변환부를 더 포함하는 표시 장치.
제1항에 있어서, 상기 제1 보상부는

서로 인접한 상기 제1 샘플 보상 데이터들 간의 옵셋값이 저장된 제1 저장부; 및

상기 옵셋값을 이용하여 상기 제1 보상 데이터를 산출하는 제1 보간부를 포함하는 표시 장치.
제3항에 있어서, 상기 제2 보상부는

상기 제2 샘플 보상 데이터가 저장된 제2 저장부; 및

상기 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 제2 보상 데이터를 산출하는 제2 보간부를 포함하는 표시 장치.
제4항에 있어서, 상기 제2 보간부는 다음의 식에 의해 수신된 i번째 계조 데이터의 상기 제2 보상 데이터(D'2(i))를 산출하는 것을 특징으로 하는 표시 장치;

여기서, D'2(n) 및 D'2(n+1)은 n 및 n+1번째의 제2 샘플 보상 데이터들이고, D'1(n), D'1(i), D'1(n+1)는 n, i 및 n+1번째의 제1 보상 데이터들이며, n+1 > i > n 인 자연수 임.
제4항에 있어서, 상기 제2 저장부는 상기 제1 저장부보다 저장 용량이 작은 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 수신된 계조 데이터는 N 비트이고, 상기 제1 및 제2 보상 데이터는 N+k 비트(N, k는 자연수)인 것을 특징으로 표시 장치.
제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 수신된 계조 데이터의 제1 보상 데이터를 생성하는 제1 보상부를 포함하는 타이밍 제어부; 및

제2 감마곡선을 샘플링 한 제2 샘플 계조 데이터에 해당하는 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 수신된 계조 데이터의 제2 보상 데이터를 생성하는 제2 보상부 및 상기 제1 및 제2 보상 데이터를 아날로그의 제1 및 제2 데이터 신호로 변환하여 출력하는 디지털 아날로그 변환부를 포함하는 데이터 구동부를 포함하는 구동 장치.
제8항에 있어서, 상기 제1 보상부는

서로 인접한 상기 제1 샘플 보상 데이터들 간의 옵셋값이 저장된 제1 저장부; 및

상기 옵셋값을 이용하여 상기 제1 보상 데이터를 산출하는 제1 보간부를 포함하는 구동 장치.
제9항에 있어서, 상기 제2 보상부는

상기 제2 샘플 보상 데이터가 저장된 제2 저장부; 및

상기 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 제2 보상 데이터를 산출하는 제2 보간부를 포함하는 구동 장치.
제10항에 있어서, 상기 제2 보간부는 다음의 식에 의해 수신된 i번째 계조 데이터의 상기 제2 보상 데이터(D'2(i))를 산출하는 것을 특징으로 하는 구동 장치;

여기서, D'2(n) 및 D'2(n+1)은 n 및 n+1번째의 제2 샘플 보상 데이터들이고, D'1(n), D'1(i), D'1(n+1)는 n, i 및 n+1번째의 제1 보상 데이터들이며, n+1 > i > n 인 자연수임.
제10항에 있어서, 상기 제2 저장부는 상기 제1 저장부 보다 저장 용량이 작은 것을 특징으로 하는 구동 장치.
제8항에 있어서, 상기 계조 데이터는 N 비트이고, 상기 제1 및 제2 보상 데이터는 N+k 비트(N, k는 자연수)인 것을 특징으로 구동 장치.
제8항에 있어서, 상기 디지털 아날로그 변환부는 선형 디지털 아날로그 변환기인 것을 특징으로 하는 구동 장치.
제8항에 있어서, 데이터 배선과 제1 트랜지스터를 통해 전기적으로 연결된 제1 게이트 배선에 제1 게이트 신호를 인가하여 상기 제1 트랜지스터를 포함하는 제1 서브 화소를 구동시키고,

상기 데이터 배선과 제2 트랜지스터를 통해 전기적으로 연결되고 상기 제1 게이트 배선과 인접한 제2 게이트 배선에 제2 게이트 신호를 인가하여 상기 제2 트랜지스터를 포함하는 제2 서브 화소를 구동시키는 게이트 구동부를 더 포함하는 구동 장치.
제1 감마 곡선을 샘플링 한 제1 샘플 보상 데이터의 옵셋값을 이용하여 수신된 계조 데이터의 제1 보상 데이터를 생성하는 단계;

상기 제1 보상 데이터를 아날로그의 제1 데이터 신호로 변환하여 표시 패널에 형성된 데이터 배선에 상기 제1 데이터 신호를 출력하는 단계;

제2 감마 곡선을 샘플링 한 제2 샘플 보상 데이터와 상기 제1 보상 데이터를 이용하여 상기 수신된 계조 데이터의 제2 보상 데이터를 생성하는 단계; 및

상기 제2 보상 데이터를 아날로그의 제2 데이터 신호로 변환하여 상기 데이터 배선에 상기 제2 데이터 신호를 출력하는 단계를 포함하는 표시 패널의 구동 방법.
제16항에 있어서, 상기 옵셋값은 서로 인접한 상기 제1 샘플 보상 데이터들 간의 차이값인 것을 특징으로 하는 표시 패널의 구동 방법.
제16항에 있어서, 상기 제1 보상 데이터는 제1 감마 곡선이 적용된 것이고, 상기 제2 보상 데이터는 상기 제1 감마 곡선과 다른 제2 감마 곡선이 적용된 것을 특징으로 하는 표시 패널의 구동 방법.
제16항에 있어서, 상기 제1 데이터 신호를 출력하는 단계에서

상기 데이터 배선과 전기적으로 연결된 제1 게이트 배선에 게이트 신호를 출력하여 상기 데이터 배선과 상기 제1 게이트 배선에 전기적으로 연결된 제1 서브 화소를 구동하고,

상기 제2 데이터 신호를 출력하는 단계에서

상기 데이터 배선과 전기적으로 연결되고 상기 제1 게이트 배선과 인접한 제2 게이트 배선에 게이트 신호를 출력하여 상기 데이터 배선과 상기 제2 게이트 배선에 전기적으로 연결된 제2 서브 화소를 구동하는 것을 특징으로 하는 표시 패널의 구동 방법.
제16항에 있어서, 상기 계조 데이터는 N 비트이고, 상기 제1 및 제2 보상 데이터는 N+k 비트(N, k는 자연수)인 것을 특징으로 표시 패널의 구동 방법.