KR101411079B1 - Method and apparatus for transmitting and receiving data in mobile communication system - Google Patents

Method and apparatus for transmitting and receiving data in mobile communication system Download PDF

Info

Publication number
KR101411079B1
KR101411079B1 KR1020070088204A KR20070088204A KR101411079B1 KR 101411079 B1 KR101411079 B1 KR 101411079B1 KR 1020070088204 A KR1020070088204 A KR 1020070088204A KR 20070088204 A KR20070088204 A KR 20070088204A KR 101411079 B1 KR101411079 B1 KR 101411079B1
Authority
KR
South Korea
Prior art keywords
bits
data
sub
block
systematic
Prior art date
Application number
KR1020070088204A
Other languages
Korean (ko)
Other versions
KR20080110441A (en
Inventor
최종수
신옌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2008/003289 priority Critical patent/WO2008153330A1/en
Publication of KR20080110441A publication Critical patent/KR20080110441A/en
Application granted granted Critical
Publication of KR101411079B1 publication Critical patent/KR101411079B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013Rate matching, e.g. puncturing or repetition of code symbols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607Details of the supervisory signal
    • H04L1/1664Details of the supervisory signal the supervisory signal being transmitted together with payload signals; piggybacking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20Modulator circuits; Transmitter circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 이동통신 시스템에서의 데이터 송신 방법 및 장치에 관한 것이다. 본 발명은 병렬로 인터리빙된 데이터 시퀀스를 변조 심볼에 중요도를 적용하여 전송할 때, S 비트로만 구성되었거나 S 비트가 시퀀스의 대다수를 차지하는 서브 블록은 신뢰도가 높은 비트 위치에 할당하고, P 비트로만 구성되었거나 P 비트가 대다수를 차지하는 서브 블록은 신뢰도가 낮은 비트 위치에 할당하여 전송한다.The present invention relates to a method and an apparatus for transmitting data in a mobile communication system. When transmitting a data sequence interleaved in parallel by applying importance to a modulation symbol, a sub-block composed only of S bits or a S bit occupying a majority of the sequences is allocated to a bit position having a high reliability, A sub-block occupying a majority of P bits is allocated to a bit position with low reliability and is transmitted.

인터리버, CDMA, EGPRS, 시스테메틱 비트, 패리티 비트 Interleaver, CDMA, EGPRS, systematic bits, parity bits

Description

이동통신 시스템에서의 데이터 송수신 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING AND RECEIVING DATA IN MOBILE COMMUNICATION SYSTEM}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method and apparatus for transmitting and receiving data in a mobile communication system,

본 발명은 이동통신 시스템에서 데이터 송신 방법 및 장치에 관한 것으로, 특히 이동통신 시스템에서 병렬 인터리빙을 적용한 이동통신 시스템에서 데이터 송신 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission method and apparatus in a mobile communication system, and more particularly, to a data transmission apparatus and method in a mobile communication system employing parallel interleaving in a mobile communication system.

이동통신 시스템이 급속하게 발전해 나감에 따라 무선 네트워크에서 유선 네트워크의 용량(capacity)에 근접하는 대용량 데이터를 전송할 수 있는 기술 개발이 요구되고 있다. 이렇게, 음성 위주의 서비스를 벗어나 영상, 무선 데이터 등의 다양한 정보를 처리하고 전송할 수 있는 고속 대용량 통신 시스템이 요구됨에 따라 적정한 채널 부호화(channel coding) 방식을 사용하여 시스템 전송 효율을 높이는 것이 시스템 성능 향상에 필수적인 요소로 작용하게 된다. 그러나, 이동통신 시스템은 시스템의 특성상 데이터를 전송할 때 채널의 상황에 따라 잡음(noise), 간섭(interference) 및 페이딩(fading) 등으로 인해 불가피하게 오류(error)가 발생하고, 따라서 상기 오류 발생으로 인한 정보 데이터의 손실이 발생한다. As the mobile communication system rapidly develops, it is required to develop a technology capable of transmitting large capacity data close to the capacity of a wired network in a wireless network. As a high-speed and high-capacity communication system capable of processing and transmitting various information such as video and wireless data is required beyond the voice-oriented service, it is necessary to improve the system transmission efficiency by using an appropriate channel coding method As a result. However, due to the characteristics of the system, the mobile communication system inevitably generates an error due to noise, interference, and fading depending on the channel condition when transmitting data, The loss of the information data due to the loss occurs.

이러한 오류 발생으로 인한 정보 데이터의 손실을 감소시키기 위해서 채널의 성격에 따라 다양한 오류 제어 방식(error-control scheme)들을 사용함으로써 상기 이동통신 시스템의 신뢰도를 향상시킬 수 있다. 상기 오류 제어 기술들 중에서 가장 보편적으로 사용되고 있는 오류 제어 기술은 오류 정정 부호(error-correcting code)를 사용하는 기술이다. 상기 오류 정정 부호의 대표적인 채널 부호들로는 터보 부호(turbo code)와 길쌈 부호(convolutional Codes) 등이 있다.In order to reduce the loss of information data due to the occurrence of such an error, the reliability of the mobile communication system can be improved by using various error-control schemes according to the characteristics of the channel. Among the above error control techniques, error control techniques most commonly used are techniques using error-correcting codes. Representative channel codes of the error correction code include turbo codes and convolutional codes.

상기 터보 부호는 종래 오류 정정을 위해 주로 사용되던 길쌈 부호에 비하여 고속 데이터 전송시에 성능 이득이 우수한 것으로 알려져 있으며, 전송 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 전송의 신뢰도를 높일 수 있다는 장점을 가진다. The turbo code is known to have a superior performance gain in high-speed data transmission compared to a convolutional code that has been mainly used for error correction in the prior art, and can improve the reliability of data transmission by effectively correcting errors due to noise occurring in a transmission channel .

도 1은 일반적인 병렬 인터리빙을 적용한 이동통신 시스템의 송신기 구조도이다. 1 is a block diagram of a transmitter of a mobile communication system to which general parallel interleaving is applied.

채널 부호화(channel encoding)부(110)는 입력된 데이터를 채널 부호화하여 출력한다. 채널 부호화부(110)의 출력은 사용되는 부호화기의 기법에 따라 시스테매틱 비트(Systematic bits, 이하 "S 비트"라 칭함)와 패리티 비트(Parity bits, 이하 "P 비트"라 칭함)로 구분할 수 있다. 부호화된 S 비트 및 P 비트는 레이트 매칭(Rate Matching)부(120)로 입력된다.The channel encoding unit 110 performs channel encoding on the input data and outputs the encoded data. The output of the channel coding unit 110 can be divided into systematic bits (hereinafter referred to as S bits) and parity bits (hereinafter referred to as P bits) according to a technique of an encoder used have. The encoded S bit and P bit are input to a rate matching unit 120.

상기 레이트 매칭부(120)는 비트 천공 또는 비트 반복을 통해서 데이터 전송률에 적합하도록 레이트 매칭을 수행한다. 레이트 매칭이 수행된 S 비트 및 P 비트는 분배(Distribution)부(130)로 입력된다. The rate matching unit 120 performs rate matching so as to match a data rate through bit puncturing or bit repetition. The S-bit and P-bit for which the rate matching has been performed are input to the distribution unit 130.

상기 분배부(130)는 레이트 매칭이 수행된 S 비트 및 P 비트를 분배하여 도 1에 도시된 2개의 병렬 인터리버(140, 150)로 출력한다.The distribution unit 130 distributes the rate-matched S and P bits to the two parallel interleavers 140 and 150 shown in FIG.

제1 인터리버(140)와 제2 인터리버(150)는 분배된 S 비트 및 P 비트를 인터리빙한 후 병/직렬 변환(Parallel-to-Serial Converting)부(160)로 출력한다. 일반적으로 인터리버는 인접한 심볼 또는 비트들을 불규칙한 채널 페이딩 영향을 받게 함으로써 군집 에러(burst errror)가 발생하지 않도록 해준다. The first interleaver 140 and the second interleaver 150 interleave the divided S bits and P bits and output the interleaved S bits and the P bits to the parallel-to-serial converter 160. In general, the interleaver will prevent burst errors from occurring by subjecting adjacent symbols or bits to irregular channel fading effects.

상기 병/직렬 변환부(160)는 인터리빙된 두 데이터 비트들을 직렬 형태로 변환하여 M-어레이 변조(M-ary Modulation)부(170)로 출력한다.The P / S converter 160 converts the two interleaved data bits into a serial form and outputs the serial data to the M-ary modulation (M-ary) modulator 170.

상기 M-어레이 변조부(170)는 인터리빙된 부호화 비트들을 8PSK(Phase Shift Keying), 16QAM(Quadrature Amplitude Modulation), 32QAM, 64QAM 등의 변조 방식에 따라 심볼 매핑하여 전송한다. The M-ary modulation unit 170 symbol-mutes the interleaved coded bits according to a modulation scheme such as 8PSK (Phase Shift Keying), 16QAM (Quadrature Amplitude Modulation), 32QAM or 64QAM.

도 1에서와 같이 채널 부호화부(110)로부터 출력된 정보를 S 비트와 P 비트를 구분하고, 상기 S 비트 및 P 비트의 중요도(Priority)를 고려한 심볼 매핑을 통해 성능을 향상시키는 방법은 이미 SMP(Symbol Mapping based on Priority) 기술로 알려진 바 있다.As shown in FIG. 1, a method for improving the performance by separating S bits and P bits from the information output from the channel encoding unit 110 and performing symbol mapping in consideration of the priority of the S bits and P bits, (Symbol Mapping based on Priority) technology.

SMP 기술을 적용함에 있어서, 병렬 연결된 두 개의 인터리버 중에서 제1 인터리버(140)는 S 비트에 대한 인터리빙을 수행하고, 제2 인터리버(150)는 P 비트에 대한 인터리빙을 수행한 후, 상기 M-어레이 변조부(170)에서 부호율 및 고차 변조 방식의 신뢰도 패턴에 따라 심볼을 매핑한다. 전송하는 데이터 블록에 대하여 SMP를 적용할 때, 신뢰도가 높은 비트로 고려할 수 있는 비트 개수는 사용하는 변조 방식의 신뢰도 패턴(예를 들면, 16QAM의 경우에는 [H H L L], 64QAM의 경우에는 [H H M M L L])에 의해서 결정된다.In the SMP technique, the first interleaver 140 performs interleaving for the S bits among the two interleavers connected in parallel, the second interleaver 150 performs interleaving for the P bits, The modulation unit 170 maps the symbols according to the coding rate and the reliability pattern of the higher order modulation scheme. When SMP is applied to a data block to be transmitted, the number of bits that can be considered as a highly reliable bit depends on the reliability pattern of the modulation scheme to be used (for example, [HHLL] for 16QAM and [HHMMLL] for 64QAM) .

SMP 기술을 적용함에 있어서, 중요도가 높은 비트(예컨대, S 비트)는 신뢰도가 높은 비트 위치 H에 할당하고, 중요도가 낮은 비트(예컨대, P 비트)는 신뢰도가 낮은 비트 위치 L에 할당된다. 그러나 32QAM, 64QAM, 128QAM과 같이 고차 변조 심볼은 신뢰도가 H와 L의 중간 정도인 비트 위치 M이 존재한다. In applying the SMP technique, a bit of high importance (e.g., S bit) is assigned to a bit position H of high reliability, and a bit of low importance (e.g., P bit) is assigned to a bit position L of low reliability. However, a higher order modulation symbol such as 32QAM, 64QAM, and 128QAM has a bit position M whose reliability is intermediate between H and L. [

따라서, 다양한 부호율 및 데이터 전송률을 지원하는 시스템의 경우, 채널 부호화부(110)를 통해 부호화된 비트(또는 시퀀스) 블록을 인터리버로 분할하여 보낼 때, 단지 S 비트 및 P 비트로 분류하여 보내게 되면 하기와 같은 문제점이 존재한다.Therefore, in the case of a system supporting various coding rates and data rates, when a bit (or sequence) block encoded through the channel coding unit 110 is divided and transmitted by an interleaver, it is classified into S bits and P bits The following problems exist.

예를 들면, 데이터 전송률 d는 0.37, 0.55, 0.65, 0.74, 0.88, 0.95, 1.0 등이 사용될 때, 채널 부호화부(110)에서 채널 부호화 후 레이트 매칭부(120)에서 레이트 매칭을 통해서 데이터 전송률을 맞추게 되는데, 만약 데이터 전송률 d가 1.0이라면 레이트 매칭을 수행한 후 데이터 블록에는 S 비트들만 남고, P 비트들은 모두 펑처링되어 하나도 남아있지 않게 된다. 그러면, 제2 인터리버(즉, P를 위한 인터리버)(150)로는 입력될 데이터가 없다.For example, when the data rate d is 0.37, 0.55, 0.65, 0.74, 0.88, 0.95, 1.0, or the like, the channel coding unit 110 performs rate matching on the data rate If the data rate d is 1.0, only the S bits remain in the data block after rate matching, and all of the P bits are punctured, leaving none. Then, there is no data to be input to the second interleaver (i. E., The interleaver for P) 150.

삭제delete

또한 데이터 전송률 d가 0.95이면, 레이트 매칭 수행 후의 데이터 블록에는 S 비트가 95%, P 비트가 5%를 차지하고 있게 되므로, 불균형 병렬 인터리빙을 수행하게 되는 문제점이 있다. 이렇게 되면 병렬 인터리빙하는 효과는 사라지게 된다.When the data rate d is 0.95, the S bit and the P bit occupy 95% and 5%, respectively, in the data block after the rate matching, thereby causing unbalanced parallel interleaving. This eliminates the effect of parallel interleaving.

따라서, 고차 변조 방식에 따른 비트 신뢰도 패턴을 사용하여 레이트 매칭된 데이터를 효율적으로 분할하는 방법 및 장치가 요구된다.Therefore, there is a need for a method and apparatus for efficiently partitioning rate-matched data using a bit reliability pattern according to a higher order modulation scheme.

본 발명이 해결하고자 하는 과제는 이동통신 시스템에서 성능 향상을 위해 병렬 인터리버 구조를 이용하는 송신기에서 채널 부호화된 데이터 시퀀스를 서브 블록으로 분할(또는 분배)하는 이동통신 시스템에서 데이터 송수신 장치 및 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a data transmitting and receiving apparatus and method in a mobile communication system for dividing (or distributing) a channel-encoded data sequence into subblocks in a transmitter using a parallel interleaver structure for improving performance in a mobile communication system will be.

또한 본 발명이 해결하고자 하는 과제는 병렬로 인터리빙된 데이터 시퀀스를 변조 심볼에 중요도를 적용하여 전송할 때, S 비트로만 구성되었거나 S 비트가 시퀀스의 대다수를 차지하는 서브 블록은 신뢰도가 높은 비트 위치에 할당하고, P 비트로만 구성되었거나 P 비트가 대다수를 차지하는 서브 블록은 신뢰도가 낮은 비트 위치에 할당하여 전송하는 이동통신 시스템에서 데이터 송수신 방법 및 장치를 제공하는 것이다.In addition, when a data sequence interleaved in parallel is transmitted by applying importance to a modulation symbol, a sub-block composed only of S bits or occupying a majority of S bits is allocated to a bit position having a high reliability , And a method and an apparatus for transmitting / receiving data in a mobile communication system in which subblocks composed only of P bits or occupying a majority of P bits are allocated to low-reliability bit positions and transmitted.

본 발명의 실시예에 따르면, 이동통신 시스템의 데이터 송신 방법에 있어서, 전송하고자 하는 데이터를 채널 부호화하는 과정과, 상기 부호화된 데이터를 미리 설정된 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 과정과, 상기 레이트 매칭이 수행된 데이터를 구성하는 시스테매틱 비트들과 패리티 비트들을 서브 블록 A와 서브 블록 B로 분할하고 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 과정을 포함하며, 상기 분할하는 과정은, 상기 변조 방식에 따라 상기 서브 블록 A와 상기 서브 블록 B에 포함되는 상기 시스테매틱 비트와 상기 패리티 비트의 비율을 결정한다.According to an embodiment of the present invention, there is provided a method of transmitting data in a mobile communication system, the method comprising the steps of: channel coding data to be transmitted; rate-matching and outputting the encoded data in a manner suitable for a predetermined data rate; Dividing systematic bits and parity bits constituting data for which rate matching is performed into subblocks A and B, and mapping and transmitting symbol-mapped bits according to a predetermined modulation scheme, And determines the ratio of the systematic bits and the parity bits included in the subblocks A and B according to the modulation scheme.

또한 본 발명의 실시예에 따르면, 이동통신 시스템의 데이터 송신 장치에 있어서, 전송하고자 하는 데이터를 채널 부호화하는 채널 부호화부와, 상기 부호화된 데이터를 미리 설정된 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 레이트 매칭부와, 상기 레이트 매칭이 수행된 데이터를 구성하는 시스테매틱 비트들과 패리티 비트들을 서브 블록 A와 서브 블록 B로 분할하여 출력하는 분배부와, 상기 서브 블록들을 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 변조부를 포함하며, 상기 분배부는, 상기 변조 방식에 따라 상기 서브 블록 A와 상기 서브 블록 B에 포함되는 상기 시스테매틱 비트와 상기 패리티 비트의 비율을 결정한다.
또한 본 발명의 실시예에 따르면, 이동통신 시스템의 데이터 수신 방법에 있어서, 수신된 데이터를 구성하는 서브 블록 A와 서브 블록 B를 시스테매틱 비트 블록과 패리티 비트 블록으로 재분배하는 과정과, 상기 시스테매틱 비트 블록과 상기 패리티 비트 블록을 각각 복수 개의 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들로 변환하는 과정과, 상기 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들을 각각 하나씩 채널 복호화하는 과정을 포함하며, 송신기에서 사용된 변조 방식에 따라 상기 서브 블록 A와 상기 서브 블록 B에 포함되는 상기 시스테매틱 비트와 상기 패리티 비트의 비율이 결정된다.
또한 본 발명의 실시예에 따르면, 이동통신 시스템의 데이터 수신 장치에 있어서, 수신된 데이터를 구성하는 서브 블록 A와 서브 블록 B를 시스테메틱 비트 블록과 패리티 비트 블록으로 재분배하는 재분배부와, 상기 시스테메틱 비트 블록과 패리티 비트 블록을 각각 복수 개의 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들로 변환하는 직병렬 변환부와, 상기 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들을 각각 하나씩 채널 복호화하는 복호화부를 포함하며, 송신기에서 사용된 변조 방식에 따라 상기 서브 블록 A와 상기 서브 블록 B에 포함되는 상기 시스테매틱 비트와 상기 패리티 비트의 비율이 결정된다.
According to another aspect of the present invention, there is provided a data transmission apparatus of a mobile communication system, including: a channel coding unit for channel coding data to be transmitted; a rate matching unit for rate matching the coded data with a predetermined data rate, A distribution unit for dividing systematic bits and parity bits constituting the rate-matched data into subblocks A and B, and outputting the subblocks as symbols And the distribution unit determines a ratio of the systematic bits and the parity bits included in the subblocks A and B according to the modulation scheme.
According to another embodiment of the present invention, there is provided a data reception method of a mobile communication system, comprising the steps of: redistributing subblocks A and B constituting received data into a systematic bit block and a parity bit block; Converting the systematic bit subblocks and the parity bitblocks into a plurality of systematic bit subblocks and parity bit subblocks respectively; And a ratio of the systematic bits and the parity bits included in the subblocks A and B is determined according to the modulation scheme used in the transmitter.
According to another aspect of the present invention, there is provided a data receiving apparatus of a mobile communication system, comprising: a redistributing unit for redistributing subblocks A and B constituting received data into systematic bit blocks and parity bit blocks; A serial-to-parallel converter for converting a systematic bit block and a parity bit block into a plurality of systematic bit subblocks and parity bit subblocks, respectively, and a systematic bit subblock and a parity bit subblock, And a ratio of the systematic bits and the parity bits included in the subblocks A and B is determined according to a modulation scheme used in the transmitter.

이하에서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 다음과 같다.Effects obtained by representative ones of the inventions disclosed below will be briefly described as follows.

본 발명은, 시스템 성능 향상을 위해 병렬 인터리버 구조를 이용하는 이동통신 시스템의 송신 장치에서 채널 부호화된 데이터 시퀀스를 서브 블록으로 효율적으로 분할하여 SMP와 같은 심볼 매핑을 수행한 후 데이터를 전송하여 인터리버에 공급되는 데이터의 불균형(특히, d가 큰 경우 즉 d가 1.0에 가까운 경우)을 해결함으로써 시스템의 성능을 향상시키는 효과를 가져온다. In order to improve system performance, a transmission apparatus of a mobile communication system using a parallel interleaver structure efficiently divides a channel-encoded data sequence into subblocks, performs symbol mapping such as SMP, and transmits data to the interleaver (Particularly, when d is large, that is, when d is close to 1.0), the system performance is improved.

삭제delete

삭제delete

이하 첨부된 도면을 참조하여 본 발명의 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an operation principle of an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intentions or customs of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

본 발명은 시스템 성능 향상을 위해 도 1에 도시된 송신기(100) 내의 분배부(130)에서 S 비트 및 P 비트를 서브 블록으로 분할하는 방법을 제공한다.The present invention provides a method for dividing S bits and P bits into sub-blocks in a distribution unit 130 in the transmitter 100 shown in FIG. 1 for improving system performance.

도 1에 나타낸 바와 같이, 채널 부호화부(110)에서 채널 부호화된 데이터 시퀀스는 시스테매틱 비트인 S 비트와 패리티 비트인 P 비트로 구분된다. 본 발명에서는 분배부(130)에서 S 비트 및 P 비트를 서브 블록으로 분할할 때 고차 변조방식 및 고차 변조 심볼의 비트 신뢰도를 반영한다.As shown in FIG. 1, a channel-encoded data sequence in the channel coding unit 110 is divided into S systematic bits and P bits, which are parity bits. In the present invention, when the S bit and the P bit are divided into sub-blocks in the distribution unit 130, the bit reliability of the higher-order modulation scheme and the higher-order modulation symbol is reflected.

도 2는 M-어레이 변조 심볼에 대한 비트 신뢰도 패턴의 일 예를 도시한 도면이다.FIG. 2 is a diagram illustrating an example of a bit reliability pattern for an M-array modulation symbol.

도 2에 나타낸 바와 같이, 고차 M-어레이 변조(M>7) 심볼은 비트 오차 확률에 따라 신뢰도가 높은 비트(Higher reliable bit) 위치(이하 "H"라 칭함), 신뢰도가 중간 정도인 비트(Medium reliable bit) 위치(이하 "M"이라 칭함), 신뢰도가 낮은 비트 (Lower reliable bit) 위치(이하 "L"이라 칭함)로 구분할 수 있다. 그러나, 변조 방식의 성상도에 사용된 그레이 심볼 패턴 및 심볼 전송 시 I/Q(In-phase/Quadrature) 비트 배치에 따라 또 다른 형태의 비트 신뢰도 패턴이 존재함을 쉽게 알 수 있다.2, a higher-order M-array modulation (M > 7) symbol is classified into a high reliability bit position (hereinafter referred to as "H" Medium reliable bit position (hereinafter referred to as "M") and a low-reliability bit position (hereinafter referred to as "L"). However, it can be easily seen that another type of bit reliability pattern exists according to the gray symbol pattern used in the modulation scheme scheme and the I / Q (In-phase / Quadrature) bit allocation scheme used in symbol transmission.

도 2를 참조하면, 변조 심볼에 대한 비트 신뢰도 배턴은 다음과 같다.Referring to FIG. 2, the bit reliability bit for the modulation symbol is as follows.

SMP 기술을 심볼 매핑에 적용함에 있어서, 중요도가 높은 비트(예컨대, S 비트)는 신뢰도가 높은 비트 위치(H)에 할당하고 중요도가 낮은 비트(예컨대, P 비트)는 신뢰도가 낮은 비트 위치(L)에 할당하여 심볼을 전송한다. 그러나, 32QAM/64QAM/128QAM 등의 고차 변조 심볼은 신뢰도가 중간 정도인 비트 위치 M이 존재한다. 다시 말하면, M에 해당하는 비트의 비트 오차 확률이 H에 대한 비트 오차 확률과 L에 대한 비트 오차 확률의 평균 정도에 해당한다. 따라서, 신뢰도가 중간 정도인 비트 위치 M은 상황에 따라 H 또는 L로 할당하여 심볼을 매핑할 수 있다. 예를 들면, 전송하고자 하는 데이터 블록에 P 비트에 비해 S 비트가 많을 경우 M을 H로 할당하여 심볼 매핑을 수행할 수 있다. 반면에, 데이터 블록에 S 비트에 비해 P 비트가 많을 경우에는 M을 L로 할당하여 심볼 매핑을 수행할 수 있다. In applying the SMP technique to symbol mapping, a bit of high importance (e.g., S bit) is allocated to a bit position H of high reliability, and a bit of low importance (e.g., P bit) ) To transmit the symbol. However, a higher order modulation symbol such as 32QAM / 64QAM / 128QAM has a bit position M with intermediate reliability. In other words, the bit error probability of the bit corresponding to M corresponds to the bit error probability for H and the average bit error probability for L. Therefore, the bit position M having a medium reliability can be mapped to H or L according to the situation. For example, when there are more S bits in the data block to be transmitted than the P bits, M may be allocated as H to perform symbol mapping. On the other hand, when the number of P bits is larger than the number of S bits in the data block, symbol mapping can be performed by allocating M to L. [

본 발명에서는 각 심볼에 포함된 H, M 및 L이 각각 차지하는 비트 수를 고려하여, 레이트 매칭을 거쳐 생성되어 부호화되었으며 S 비트 및 P 비트로 구성된 데이터 블록을 분배부(130)에서 두 개의 서브 블록으로 분할할 수 있다. 두 개의 데이터 서브 블록을 각각 A 및 B라 하면, 각 고차 변조 방식에 대한 서브 블록 비트수 분할 비율(A:B)을 하기 <표 1>에서와 같이 요약할 수 있다.In the present invention, a data block composed of S bits and P bits is generated and coded by rate matching in consideration of the number of bits occupied by H, M, and L included in each symbol, is divided into two sub-blocks in the distribution unit 130 Can be divided. Assuming that two data subblocks are A and B, the subblock bit number division ratio (A: B) for each higher order modulation scheme can be summarized as shown in Table 1 below.

Figure 112007063594817-pat00001
Figure 112007063594817-pat00001

도 3a는은 본 발명의 실시예에 따라 채널 부호화된 데이터 시퀀스 A 및 B로 분류하는 방법을 나타낸 것이다. FIG. 3A illustrates a method of classifying a channel-encoded data sequence A and B according to an embodiment of the present invention.

예를 들어, 채널 부호화부(110)로 부호율(r)이1/3인 터보 코드가 사용되고 이때 전송율 d는 0.5 라고 가정한다. 부호화된 데이터 시퀀스는 S 비트들 및 P 비트들로 구성되어 있다. 이 부호화된 데이터 시퀀스는 레이트 매칭을 통해서 부호화된 비트들에 대한 반복(repetition) 또는 천공(puncturing) 등의 동작에 따라 데이터 전송률에 일치하는 비트 수를 갖는 데이터 블록으로 생성되어 분배부(330)로 입력된다. For example, it is assumed that a turbo code having a coding rate r of 1/3 is used as the channel coding unit 110 and a transmission rate d is 0.5. The encoded data sequence consists of S bits and P bits. The coded data sequence is generated as a data block having a bit number corresponding to the data rate according to an operation such as repetition or puncturing on the coded bits through rate matching and is transmitted to the distribution unit 330 .

상기 분배부(330)는 입력된 데이터 블록을 두 개의 서브 블록 A 및 B로 분할한다. 서브 블록 A 및 B에 포함되는 S 비트와 P 비트의 비율은 상기 <표 1>에 예시한 바와 같이 고차 변조 심볼에 대한 신뢰도 패턴에 따라 결정할 수 있다. 도 3a에 나타낸 바와 같이, 분배부(330)는 서브 블록을 분할함에 있어서, 서브 블록 A에는 S 비트가 포함되도록 하고, 서브 블록 B에는 P 비트가 포함되도록 분할한다. 그러나, 분할하는 비율에 따라 서브 블록 A의 일부 비트는 P 비트를 포함할 수 있고, 동일한 이유로 서브 블록 B에도S 비트가 포함될 수 있다. 두 서브 블록 A 및 B에 포함된 S 비트와 P 비트의 비율(ratio)은 사용되는 변조 방식에 따라 선택된다. 즉, 서브 블록 내의 S 비트와 P 비트의 비율로는 8PSK가 데이터 전송이 사용될 경우에는 2:1, 16QAM의 경우에는 1:1, 32QAM의 경우에는 3:2 또는 2:3, 64QAM의 경우에는 2:1, 1:2 또는 1:1로, 128QAM인 경우에는 4:3 또는 2:5를 선택할 수 있다.The distribution unit 330 divides the input data block into two sub-blocks A and B. [ The ratio of the S bits to the P bits included in the subblocks A and B can be determined according to the reliability pattern for the higher order modulation symbols as illustrated in Table 1 above. As shown in FIG. 3A, the dividing unit 330 divides subblocks so that S bits are included in subblock A and P bits are included in subblock B. FIG. However, depending on the division ratio, some bits of sub-block A may include P bits, and for the same reason, S bits may also be included in sub-block B. The ratio of the S bits to the P bits included in the two subblocks A and B is selected according to the modulation scheme used. That is, the ratio of S bits to P bits in the sub-block is 2: 1 when 8PSK is used for data transmission, 1: 1 when using 16QAM, 3: 2 or 2: 3 when using 32QAM, 2: 1, 1: 2 or 1: 1, and in case of 128QAM, 4: 3 or 2: 5 can be selected.

도 3b는 본 발명의 실시 예에 따라 분할된 서브 블록을 병렬 인터리빙하는 인터리버를 도시한 도면이다.FIG. 3B is a diagram illustrating an interleaver for performing parallel interleaving on divided subblocks according to an embodiment of the present invention. Referring to FIG.

분배부(330)를 통해서 분할된 서브 블록 A 및 B는 각각 제1 인터리버(340)와 제2 인터리버(350)로 입력되어 인터리빙된다. 병렬 구조의 인터리빙을 거친 서브 블록 A' 및 B'는 SMP 방법을 사용하여 심볼 매핑된 후 M-어레이 변조부를 통해서 전송된다. 이때, 서브 블록 A'에 포함된 비트들은 전부 또는 대다수의 비트가 S 비트이기 때문에 신뢰도가 높은 비트 위치에 삽입되며, 서브 블록 B'에 포함된 비트들은 전부 또는 대다수의 비트가 P 비트이기 때문에 신뢰도가 낮은 비트 위치에 삽입된다. The subblocks A and B divided through the distributor 330 are input to the first interleaver 340 and the second interleaver 350, respectively, and interleaved. The subblocks A 'and B' having interleaved parallel structures are symbol-mapped using the SMP method and then transmitted through the M-array modulator. At this time, the bits included in the sub-block A 'are inserted in the bit positions with high reliability because all or most of the bits are S bits, and since all or most of the bits included in the sub-block B' Is inserted at a low bit position.

한편, 이동통신 시스템에 따라 인터리버는 생략될 수도 있다. 예를 들면, 레이트 매칭 과정에서 이미 독립된 인터리빙이 수행되어 추가적인 외부 인터리버가 필요 없는 전송 시스템 경우에는 서브 블록 A 및 B를 SMP 등의 방식을 사용하여 심볼 매핑할 수 있다. Meanwhile, the interleaver may be omitted depending on the mobile communication system. For example, in the case of a transmission system in which independent interleaving is performed in the rate matching process and no additional external interleaver is required, symbol mapping can be performed using sub-blocks A and B using a scheme such as SMP.

또한 시스템 성능 향상의 관점에서, 두 개로 구성되는 병렬 인터리버에 사용되는 인터리버는 전송되는 데이터 비트가 효율적으로 분산되도록 설계되어야 한다. 즉, 버스트, 동일 버스트 내의 비트, 동일 심볼 내의 비트가 효율적으로 분산되어야 한다. Also, in terms of system performance improvement, the interleaver used in the two-way parallel interleaver should be designed so that the transmitted data bits are efficiently distributed. That is, bursts, bits within the same burst, and bits within the same symbol must be efficiently distributed.

도 4는 본 발명의 실시예에 따른 데이터 송신 방법을 도시한 흐름도이다. 4 is a flowchart illustrating a data transmission method according to an embodiment of the present invention.

먼저, 채널 부호화부(110)는 401 단계에서 전송하고자 하는 데이터를 채널 부호화하여 부호화된 S 비트와 P 비트를 레이트 매칭부(120)로 출력한다. First, the channel encoding unit 110 channel-encodes the data to be transmitted in step 401 and outputs the encoded S bit and P bit to the rate matching unit 120.

레이트 매칭부(120,320)는 403 단계에서 상기 부호화된 S 비트와 P 비트를 천공 또는 반복을 통해서 데이터 전송률에 적합하도록 레이트 매칭하여 데이터 전송률에 일치하는 비트 수를 갖는 데이터 블록으로 생성한 후 분배부(130,330)로 출력한다.In step 403, the rate matching unit 120 or 320 generates a data block having a bit number matching the data rate by rate matching the encoded S bit and P bit to fit the data rate through puncturing or repetition, 130, and 330, respectively.

분배부(130,330)는 405 단계에서 레이트 매칭이 수행된 S 비트와 P 비트를 서브 블록으로 분할한 후 각각의 인터리버(140/340, 150/350)로 출력한다. 이때, 상기 서브 블록 A 및 B에 포함되는 비트 수의 비율은 사용되는 변조 방식에 따라 선택된다.The distribution units 130 and 330 divide the rate-matched S bit and the P bit into subblocks in step 405, and output the subblocks to the respective interleavers 140/340 and 150/350. At this time, the ratio of the number of bits included in the subblocks A and B is selected according to the modulation scheme used.

제1 인터리버(140/340) 및 제2 인터리버(150/350)는 407 단계에서 서브 블록으로 분할된 데이터를 각각 인터리빙한 후 M-어레이 변조부(170)로 출력한다.The first interleaver 140/340 and the second interleaver 150/350 interleave data divided into sub-blocks in step 407 and output the interleaved data to the M-array modulator 170.

M-어레이 변조부(170)는 409 단계에서 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송한다. In step 409, the M-ary modulation unit 170 performs symbol mapping according to a predetermined modulation scheme.

상기의 실시예에서는 한 개의 RLC (Radio Link Control) 데이터 블록이 전송되는 경우만을 고려하였으나, 이동통신 시스템에서는 여러 개의 RLC 데이터 블록을 독립적으로 채널 부호화하고, 모든 데이터를 대상으로 인터리빙을 수행한 다음 여러 개의 버스트로 나누어 전송한다. 예를 들면, EGPRS (Enhanced General Packet Radio Service)의 MCS(Modulation Coding Scheme)-7, MCS-8 및 MCS-9에서는 두 개의 RLC 데이터 블록이 하나의 무선(Radio) 블록당 전송되는 페이로드(payload)를 구성한다. 또한 EGPRS 진화에서는 최대 4개의 RLC 데이터 블록이 한 무선 블록의 페이로드를 구성할 수도 있다. 이 경우, 도 1에 도시한 송신기 구조는 도 5와 같이 N개의 RLC 블록이 페이로드를 구성하는 경우로 일반화될 수 있다. In the above embodiment, only one RLC (Radio Link Control) data block is considered to be transmitted. However, in the mobile communication system, a plurality of RLC data blocks are independently channel-coded, all data are interleaved, Bursts. For example, in the Modulation Coding Scheme (MCS) -7, the MCS-8 and the MCS-9 of Enhanced General Packet Radio Service (EGPRS), two RLC data blocks are allocated to one payload ). Also, in EGPRS evolution, up to four RLC data blocks may constitute the payload of one radio block. In this case, the transmitter structure shown in FIG. 1 can be generalized as a case where N RLC blocks form a payload as shown in FIG.

즉, N개의 RLC 데이터 블록은 각각 채널 부호화부(510,511) 및 레이트 매칭부(520,521)를 거쳐 시스테메틱 비트 서브 블록(S1,S2,…,SN)과 패리티 비트 서브 블록(P1,P2,…,PN)으로 구분된다. 상기 서브 블록들은 각각 분배부(530,531)에서 앞서 기술한 방식에 따라 서브 블록(A1,A2,…,AN)와 서브 블록(B1,B2,…,BN)으로 분배된다. 병/직렬 변환부(540)에서는 각각의 서브 블록을 도 6에 도시한 바와 같이 두 개의 데이터 블록 A=[A1,A2,…,AN]와 B=[B1,B2,…,BN]로 통합한 후, 각각 제1 인터리버(550) 및 제2 인터리버(551)로 입력한다. 인터리빙된 데이터 A'과 B'는 병/직렬 변환부(560)를 거친 다음 버스트 매핑 등 일련의 과정을 거쳐 M-어레이 변조부(570)로 보내진다. That is, the N RLC data blocks are transmitted through the channel encoding units 510 and 511 and the rate matching units 520 and 521 to the systematic bit subblocks S 1 , S 2 , ..., S N and the parity bit subblocks P 1 , P 2 , ..., P N ). The subblocks are divided into subblocks A 1 , A 2 , ..., A N and subblocks B 1 , B 2 , ..., B N according to the above-described method in the distributor 530, 531. In the P / S converter 540, each sub-block is divided into two data blocks A = [A 1 , A 2 , ... , A N ] and B = [B 1 , B 2 , ... , B N ], and then inputs them to the first interleaver 550 and the second interleaver 551, respectively. The interleaved data A 'and B' are sent to the M-array modulator 570 through a serial / parallel converter 560 and then through a series of processes such as burst mapping.

한편, GERAN(GSM EDGE Radio Access Network) 표준 릴리즈(Release) 7에서는EGPRS가 지연 감소(Reduced Latency, 이하 RL)를 위하여 FANR(Fast Ack/Nack Reporting) 기능을 지원한다(이러한 EPGRS를 RL-EPGRS라 칭함). 이러한 RL 기능을 지원하는 단말기는 헤더부(header part)에 PANI(PAN Indicator) 필드를 사용하여 PAN(Piggy-backed Ack/Nack) 리포트 데이터를 식별하게 된다. PAN 리포트 데이터는 독립된 채널 부호화를 거친 다음 페이로드 데이터와 함께 전송된다. Meanwhile, EGPRS supports FANR (Fast Ack / Nack Reporting) function for the reduced latency (RL) in GERAN (GSM EDGE Radio Access Network) Release 7 (RL-EPGRS Quot;). A terminal supporting the RL function identifies PAN (Piggy-backed Ack / Nack) report data using a PAN indicator field in a header part. The PAN report data is transmitted along with the next payload data after independent channel coding.

따라서 PAN 리포트 데이터가 사용되는 경우, 체널 부호화된 페이로드 데이터를 레이트 매칭부에서 데이터 전송률에 적합하도록 펑처링할 때 PAN 리포트 데이터가 차지하는 공간을 고려하여 펑처링을 수행해야 한다. 즉, 레이트 매칭부의 출력 비트수는 아래 수학식1과 같다. Therefore, when PAN report data is used, the puncturing should be performed considering the space occupied by the PAN report data when puncturing the channel-encoded payload data to match the data rate in the rate matching unit. That is, the number of output bits of the rate matching unit is expressed by Equation 1 below.

레이트 매칭부의 출력 비트 수 = (전송되는 데이터 비트 수 - PAN 비트 수)Number of output bits of the rate matching unit = (number of data bits to be transmitted - number of PAN bits)

또한 분배부는 본 발명의 실시예에 따라 레이트 매칭부의 출력인 S 비트 데이터와 P 비트 데이터를 서브 블록 A 와 B로 분할할 때 PAN 리포트 데이터를 고려해서 분할해야 한다. 즉 PAN 리포트 데이터는 서브 블록 A에 포함시키거나 서브 블록 B에 포함시킬 수 있는데, PAN 리포트 데이터는 제어신호로서 사용자 데이터보다 중요도가 높으므로 서브 블록 A에 삽입하는 것이 바람직하다. Further, the distributing unit must divide the S bit data and the P bit data, which are the outputs of the rate matching unit, into subblocks A and B in consideration of the PAN report data according to the embodiment of the present invention. That is, the PAN report data can be included in the subblock A or included in the subblock B. Since the PAN report data is more important than the user data as the control signal, it is preferable to insert the data into the subblock A.

도 7a 및 도 7b는 한 개의 RLC 데이터 블록이 사용자 데이터(페이로드)로 전송될 경우, 분배분에서 PAN 리포트 데이터를 고려하여 서브 블록 A 및 B로 분할하는 방법을 도시한 것이다. 도 7a는 PAN 리포트 데이터를 중요도가 높은 데이터로 고려한 경우이고, 도 7b는 상대적으로 덜 중요한 데이터로 고려한 경우에 해당한다. FIGS. 7A and 7B illustrate a method of dividing a single RLC data block into subblocks A and B in consideration of PAN report data in a partial distribution when one RLC data block is transmitted as user data (payload). FIG. 7A shows a case in which the PAN report data is considered as data with a high degree of importance, and FIG. 7B corresponds to a case in which it is considered as relatively less important data.

두 개 이상의 RLC 데이터 블록이 사용자 데이터를 구성할 경우에도 도7a 및 도 7b에 도시한 서브 블록 분할방법이 각 분배부(730,731)에 적용된다. 단, 각 레이트 메칭부(720,721) 및 분배부(730,731)에서는 전체 PAN 비트 수를 RLC 데이터 블록 수로 나눈 만큼의 PAN 리포트 데이터의 비트수만을 고려한다. 즉, N개의 RLC 데이터 블록에 대하여, i번째 RLC 데이터 블록(i=1,2,…N)에서 고려해야 할 PAN 리포트 데이터의 비트 수는 아래 수학식 2를 만족한다.Even when two or more RLC data blocks constitute user data, the sub-block dividing method shown in FIGS. 7A and 7B is applied to each of the distributing sections 730 and 731. FIG. However, only the number of bits of the PAN report data as much as the total number of PAN bits divided by the number of RLC data blocks is considered in each of the rate-meching units 720 and 721 and the distributing units 730 and 731. [ That is, for the N RLC data blocks, the number of bits of the PAN report data to be considered in the i-th RLC data block (i = 1, 2, ... N) satisfies the following equation (2).

i번째 PAN 리포트 데이터 비트 수 = (전체 PAN 리포트 데이터 비트 수 / N )Number of i-th PAN report data bits = (total number of PAN report data bits / N)

PAN 리포트 데이터는 사용자 데이터와 별도로 채널 부호화된다. PAN 리포트 데이터는 사용자 데이터에 첨부되어 심볼 매핑을 수행한후 전송된다. PAN 리포트 데이터를 사용자 데이터에 첨부하는 시기는 도 3b 또는 도 5에서 (병렬)인터리빙을 수행하기 전 또는 인터리빙을 수행한 후일 수 있다. The PAN report data is channel coded separately from the user data. The PAN report data is attached to the user data and is then transmitted after symbol mapping. The timing of attaching the PAN report data to the user data may be before (in parallel) interleaving or after performing interleaving in FIG. 3B or FIG.

도 8a는 인터리빙을 수행하기 전에 PAN 리포트 데이터를 첨부하는 방법을 도시한 것이다. 도 8a는 한 개의 RLC 데이터 블록이 페이로드를 구성하는 경우에 해당하며, PAN 리포트 데이터는 서브 블록 A의 포스트앰블(Postamble) 또는 프리앰블(Preamble) 형태로 첨부되어 서브 블록 A와 함께 인터리빙된다. 또한, 경우에 따라 서브 블록 B의 포스트앰블 또는 프리앰블 형태로 첨부되어 서브 블록 B와 함께 인터리빙될 수도 있다. 8A shows a method of attaching PAN report data before performing interleaving. FIG. 8A corresponds to a case where one RLC data block constitutes a payload, and the PAN report data is inserted in a postamble or preamble form of the subblock A and interleaved together with the subblock A. FIG. It may also be interleaved with the subblock B in the form of a postamble or preamble of subblock B, as the case may be.

도 8b는 N개의 RLC 데이터 블록이 페이로드를 구성하는 경우에 PAN 리포트 데이터를 첨부하는 실시예를 나타낸 것이며, 도 8c는 사용자 데이터 A 및 B에 대한 인터리빙을 수행한 후에 인터리빙된 PAN 리포트 데이터를 첨부하는 경우를 나타낸 것이다. 이 경우, 채널 부호화된 PAN 리포트 데이터에 대해서도 독립적인 인터리빙을 적용한 다음, 인터리빙된 PAN 리포트 데이터를 인터리빙된 서브 블록 A' 또는 B'에 포스트앰블 또는 프리앰블 형태로 첨부된다.8B shows an embodiment in which PAN report data is appended when N RLC data blocks constitute a payload, FIG. 8C illustrates interleaving of user data A and B and then interleaved PAN report data . In this case, independent interleaving is also applied to the channel-coded PAN report data, and the interleaved PAN report data is attached to the interleaved sub-block A 'or B' in the form of a post-amble or a preamble.

도 9는 본 발명의 실시예에 따라 여러 개의 RLC 데이터 블록에 대한 병렬 인터리빙을 적용한 또 다른 송신기의 구조를 나타낸 것이다. 9 illustrates a structure of another transmitter to which parallel interleaving is applied to a plurality of RLC data blocks according to an embodiment of the present invention.

도 9에서는 도 5의 송신기와 달리 분배부를 통해서 인터리버 후단에 위치시킨다. 즉, 채널 부호화부(910, 911) 및 레이트 매칭부(920, 921)를 거친 시스테메틱 비트 서브블록(S1,S2,…,SN) 및 패리티 비트 서브블록(P1,P2,…,PN)에 대하여 병/직렬 변환(930)을 수행하고, 인터리버(940,941)에서 S 비트 서브 블록들 및 P 비트 서브 블록들에 대하여 각각 인터리빙을 수행한 후 분배부(950)에서 본 발명의 실시예에 따른 분배 방식에 따라 두 개의 인터리빙된 데이터 블록 S' 및 P'를 데이터 블록 A 및 B로 분할한다. 따라서 N개의 RLC 데이터 블록이 전송된 경우, 도 5에 도시한 송신기는 N개의 분배부를 필요로 하는 반면, 도 9에 도시한 송신기는 단지 한 개의 분배부만을 필요로 한다. In FIG. 9, unlike the transmitter of FIG. 5, it is located at the rear end of the interleaver through a distributor. In other words, the systematic bit subblocks S 1 , S 2 , ..., S N and the parity bit subblocks P 1 , P 2 through the channel coding units 910, 911 and the rate matching units 920, , ..., perform the parallel / serial converter 930 with respect to P N) and, seen from the interleaver (940,941), s-bit sub-blocks and the P-bit sub-blocks one after the distributor 950 performs the interleaving, each with respect to the in Divides the two interleaved data blocks S 'and P' into data blocks A and B according to a distribution scheme according to an embodiment of the invention. Therefore, when N RLC data blocks are transmitted, the transmitter shown in FIG. 5 requires N distributors, while the transmitter shown in FIG. 9 requires only one distributor.

또한, 도 9에서는 두 개의 인터리버(940,941)를 구비하여 S 비트 및 P 비트에 대해 완전히 독립적으로 인터리빙을 수행한 다음, 분배기(950)를 통해 인터리빙된 S' 및 P'를 다시 두 개의 데이터 블록 A 및 B로 분배하기 때문에, 터보부호의 복호 시 성능개선에 유리하다. In addition, in FIG. 9, two interleavers 940 and 941 are provided to completely and independently interleave S and P bits, and then S 'and P' interleaved through the distributor 950 are divided into two data blocks A And B, it is advantageous in improving the performance in decoding turbo codes.

도 10은 도 5의 송신기에 대응하는 수신기 구조를 도시한 것이다. FIG. 10 shows a receiver structure corresponding to the transmitter of FIG. 5;

도 10을 참조하면, 수신된 데이터 버스트들은 각각 신호처리부(1010)에서 등화 및 복조 등의 신호처리를 거친 다음, 병/직렬 변환부(1020)에서 데이터 블록 A' 및 B'로 분리되어 출력된다. 두 데이터 블록 A' 및 B'은 각각 제1 역인터리버(1030) 및 제2 역인터리버(1031)에서 역인터리빙된 후 데이터 블록 A와 B로 출력된다. 재분배부(1040)에서는 역인터리빙된 데이터 블록 A와 B를 다시 시스테메틱 비트 블록 S 및 패리티 비트 블록 P로 재분배하여 출력한다. 직/병렬 변환부(1050)에서는 비트 블록 S 및 P를 각각 시스테메틱 비트 서브블록(S1,S2,…,SN) 및 패리티 비트 서브블록(P1,P2,…,PN)으로 변환하고 S 비트 서브 블록들과 P 비트 서브 블록들을 각각 N개의 버퍼(1060, 1061)에 저장한다. 버퍼(1060, 1061)에 저장된 데이터들은 N개의 채널 복호화부(1070, 1071)를 통해서 N개의 RLC 데이터 블록으로 복호된다. PAN 리포트 데이터가 적용되는 경우에도 앞서 기술한 바와 같이 동일하게 처리할 수 있다. 10, the received data bursts are subjected to signal processing such as equalization and demodulation in the signal processing unit 1010, respectively, and then separated into data blocks A 'and B' by the P / S converter 1020 . The two data blocks A 'and B' are deinterleaved in the first and second deinterleavers 1030 and 1031, respectively, and then output as data blocks A and B, respectively. The redistributing unit 1040 redistributes the inversely interleaved data blocks A and B to the systematic bit block S and the parity bit block P, and outputs the redistributed data blocks. The serial / parallel converter 1050-bit block S and the P, respectively systematic systematic bit sub-block (S 1, S 2, ... , S N) and the parity-bit sub-block (P 1, P 2, ... , P N ), And stores S-bit sub-blocks and P-bit sub-blocks in N buffers 1060 and 1061, respectively. Data stored in the buffers 1060 and 1061 are decoded into N RLC data blocks through the N channel decoders 1070 and 1071. [ Even when the PAN report data is applied, the same processing can be performed as described above.

도 11은 도 9에 도시한 송신기에 대응하는 수신기 구조를 도시한 것이다. 11 shows a receiver structure corresponding to the transmitter shown in Fig.

도 11에 도시한 수신기는 재분배부(1130)와 역인터리버(1140, 1141)의 위치가 뒤바뀐 것을 제외하면 도 10에 도시한 수신기의 구조와 동일하다.11 is the same as the structure of the receiver shown in FIG. 10 except that the positions of the redistributing unit 1130 and the de-interleavers 1140 and 1141 are reversed.

즉, 수신된 데이터 버스트들은 각각 신호처리부(1110)에서 등화 및 복조 등의 신호처리를 거친 다음, 병/직렬 변환부(1120)에서 데이터 블록 A' 및 B'로 분리되어 출력된다. 두 데이터 블록 A' 및 B'은 재분배부(1130)를 통해 시스테메틱 비트 블록 S' 및 패리티 비트 블록 P'로 재분배되어 출력되고, 비트 블록 S'와 P'는 각각 제1 역인터리버(1130) 및 제2 역인터리버(1131)에서 역인터리빙된다. 그리고 직/병렬 변환부(1150)에서는 역인터리빙된 비트 블록 S 및 P를 각각 시스테메틱 비트 서브블록(S1,S2,…,SN) 및 패리티 비트 서브블록(P1,P2,…,PN)으로 변환하고 S 비트 서브블록들과 P 비트 서브블록들을 각각 N개의 버퍼(1160, 1161)에 저장한다. 버퍼(1160, 1161)에 저장된 데이터들은 N개의 채널 복호화부(1170, 1171)를 통해서 N개의 RLC 데이터 블록으로 복호된다. PAN 리포트 데이터가 적용되는 경우에도 앞서 기술한 바와 같이 동일하게 처리할 수 있다.That is, the received data bursts are subjected to signal processing such as equalization and demodulation in the signal processing unit 1110, and then separated into data blocks A 'and B' by the P / S converter 1120, respectively. The two data blocks A 'and B' are redistributed to the systematic bit block S 'and the parity bit block P' via the redistribution block 1130 and the bit blocks S 'and P' ) And the second de-interleaver 1131, respectively. The S / P converter 1150 converts the deinterleaved bit blocks S and P into systematic bit subblocks S 1 , S 2 , ..., S N and parity bit subblocks P 1 , P 2 , ..., P N ), and stores S bit subblocks and P bit subblocks in N buffers 1160 and 1161, respectively. The data stored in the buffers 1160 and 1161 are decoded into N RLC data blocks through the N channel decoders 1170 and 1171. [ Even when the PAN report data is applied, the same processing can be performed as described above.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

도 1은 일반적인 병렬 인터리빙을 적용한 이동통신 시스템의 송신기 구조도1 is a block diagram of a transmitter of a mobile communication system to which general parallel interleaving is applied

도 2는 M-ary 변조 심볼에 대한 비트 신뢰도 패턴의 일 예를 도시한 도면2 is a diagram illustrating an example of a bit reliability pattern for an M-ary modulation symbol;

도 3a는 본 발명의 실시 예에 따른 이동통신 시스템에서 서브 블록 시퀀스를 분할하는 예를 도시한 도면3A is a diagram illustrating an example of dividing a sub-block sequence in a mobile communication system according to an embodiment of the present invention

도 3b는 본 발명의 실시 예에 따른 이동통신 시스템에서 분할된 서브 블록으로 병렬 인터리빙하는 인터리버를 도시한 도면3B is a diagram illustrating an interleaver for performing parallel interleaving in subblocks divided in a mobile communication system according to an embodiment of the present invention.

도 4는 본 발명의 실시 예에 따른 이동통신 시스템에서 서브 블록 시퀀스 분할 방법을 도시한 흐름도 4 is a flowchart illustrating a sub-block sequence division method in a mobile communication system according to an embodiment of the present invention.

도 5는 여러 개의 RLC 데이터 블록에 대한 병렬 인터리빙을 적용한 송신기 구조도5 is a diagram illustrating a transmitter structure in which parallel interleaving is applied to a plurality of RLC data blocks

도 6은 N개의 RLC 데이터 블록에 대하여 각각의 분배부를 거처 병/직렬 변환부에서 수행한 결과를 도시한 도면FIG. 6 is a diagram showing the results of performing the respective distributing units for the N RLC data blocks in the stationary / serial converting unit

도 7a는 분배기에서 PAN 데이터를 중요도가 높은 데이터로 고려하여 서브 블록 A에 PAN 데이터가 차지하는 비트 공간을 고려하여 분할하는 방법을 도시한 도면7A is a diagram illustrating a method of dividing PAN data in consideration of a bit space occupied by PAN data in sub-block A, considering PAN data as data of high importance in a distributor

도 7b는 분배기에서 PAN 데이터를 중요도가 낮은 데이터로 고려하여 서브 블록 B에 PAN 데이터가 차지하는 비트 공간을 고려하여 분할하는 방법을 도시한 도면7B illustrates a method of dividing PAN data in consideration of a bit space occupied by PAN data in subblock B by considering PAN data as low importance data in a distributor

도 8a는 PAN 데이터를 서브 블록 A 또는 B의 포스트앰블(Postamble) 또는 프리앰블(Preamble)로 첨부하는 실시예를 나타낸 도면8A is a diagram showing an embodiment in which PAN data is attached as a postamble or a preamble of subblocks A or B

도 8b는 N개의 RLC 데이터 블록에 대하여 는 PAN 데이터를 서브 블록 A 또는 B의 포스트앰블 또는 프리앰블로 첨부하는 실시예를 나타낸 도면 8B is a diagram illustrating an embodiment in which PAN data is attached to N RLC data blocks as a postamble or a preamble of subblock A or B

도 8c는 서브 블록 A' 또는 B'에 PAN 데이터를 첨부하는 경우에 대한 실시 예를 나타낸 도면8C is a diagram showing an embodiment of a case where PAN data is attached to the subblock A 'or B'

도 9는 여러 개의 RLC 데이터 블록에 대한 병렬 인터리빙을 적용한 또 다른 송신기 구조도9 shows another transmitter structure employing parallel interleaving for multiple RLC data blocks

도 10은 도 5의 송신기에 대응하는 수신기 구조도10 shows a receiver structure corresponding to the transmitter of Fig.

도 11은 도 9의 송신기에 대응하는 수신기 구조도11 shows a receiver structure corresponding to the transmitter of Fig. 9

Claims (22)

이동통신 시스템의 데이터 송신 방법에 있어서,A method for transmitting data in a mobile communication system, 전송하고자 하는 데이터를 채널 부호화하는 과정과, Channel encoding the data to be transmitted, 상기 부호화된 데이터를 미리 설정된 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 과정과,Rate-matching and outputting the encoded data so as to match a preset data rate; 상기 레이트 매칭이 수행된 데이터를 구성하는 시스테매틱 비트들과 패리티 비트들을 미리 설정된 변조 방식에 따라 정해진 비율에 따라 서브 블록 A와 서브 블록 B로 분할하고, 상기 분할된 서브 블록 A와 서브 블록 B를 상기 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 과정을 포함하며,The systematic bits and the parity bits constituting the rate-matched data are divided into sub-blocks A and B according to a predetermined modulation scheme, and the sub-blocks A and B And mapping and transmitting symbols according to the predetermined modulation scheme, 상기 비율에 따라 상기 서브 블록 A와 상기 서브 블록 B 각각에 포함된 상기 시스테매틱 비트와 상기 패리티 비트의 비트수가 다른 데이터 송신 방법.The number of bits of the systematic bits included in each of the subblocks A and B is different from the number of bits of the parity bits according to the ratio. 제1항에 있어서,The method according to claim 1, 상기 분할하는 과정은,Wherein the dividing step comprises: 상기 서브 블록 A와 상기 서브 블록 B를 구성하는 비트 수의 비율을, 상기 변조방식이 8PSK(Phase Shift Keying)이면 2:1, 16QAM(Quadrature Amplitude Modulation)이면 1:1, 32QAM이면 3:2 또는 2:3, 64QAM이면 2:1 또는 1:2 또는 1:1, 128QAM이면 4:3 또는 2:5 또는 3:4로 분할하는 데이터 송신 방법. The ratio of the number of bits constituting the subblock A and the subblock B is set to 2: 1 if the modulation scheme is 8PSK (Phase Shift Keying), 1: 1 if 16QAM (Quadrature Amplitude Modulation) 2: 1 or 1: 2 or 1: 1 in case of 2: 3, 64QAM, or 4: 3 or 2: 5 or 3: 4 in case of 128QAM. 제1항에 있어서,The method according to claim 1, 상기 서브블록 A는 패리티 비트보다 시스테매틱 비트를 더 많이 포함하며, 상기 서브블록B는 시스테매틱 비트보다 패리티 비트를 더 많이 포함하는 데이터 송신 방법.The sub-block A includes more systematic bits than the parity bit, and the sub-block B includes more parity bits than the systematic bits. 제1항에 있어서,The method according to claim 1, 상기 분할된 서브 블록 A와 서브 블록 B를 각각 인터리빙하는 과정을 더 포함하는 데이터 송신 방법.And interleaving the divided sub-blocks A and B, respectively. 제1항에 있어서,The method according to claim 1, 상기 분할하는 과정 이전에, 상기 레이트 매칭이 수행된 시스테매틱 비트들과 상기 패리티 비트들을 각각 인터리빙하는 과정을 더 포함하는 데이터 송신 방법.Further comprising interleaving the rate-matched systematic bits and the parity bits before the dividing step. 제1항에 있어서,The method according to claim 1, PAN(Piggy-backed Ack/Nack) 리포트 데이터를 채널 부호화하여 상기 서브 블록 A 또는 상기 서브 블록 B에 삽입하는 과정을 더 포함하며,Block P (Piggy-backed Ack / Nack) report data to the sub-block A or the sub-block B, 상기 분할하는 과정은, 상기 PAN 리포트 데이터의 비트수를 고려하여 상기 시스테매틱 비트들과 상기 패리티 비트들을 상기 서브 블록 A와 상기 서브 블록 B로 분할하는 데이터 송신 방법.And dividing the systematic bits and the parity bits into the sub-block A and the sub-block B in consideration of the number of bits of the PAN report data. 이동통신 시스템의 데이터 송신 장치에 있어서,A data transmitting apparatus of a mobile communication system, 전송하고자 하는 데이터를 채널 부호화하는 채널 부호화부와, A channel encoding unit for channel encoding the data to be transmitted, 상기 부호화된 데이터를 미리 설정된 데이터 전송률에 적합하도록 레이트 매칭하여 출력하는 레이트 매칭부와,A rate matching unit for rate matching and outputting the encoded data so as to match a predetermined data transmission rate, 상기 레이트 매칭이 수행된 데이터를 구성하는 시스테매틱 비트들과 패리티 비트들을 미리 설정된 변조 방식에 따라 정해진 비율에 따라 서브 블록 A와 서브 블록 B로 분할하여 출력하는 분배부와,A distribution unit for dividing systematic bits and parity bits constituting the rate-matched data into sub-blocks A and B according to a predetermined modulation scheme; 상기 분할된 서브 블록 A와 서브 블록 B를 상기 미리 설정된 변조 방식에 따라 심볼 매핑하여 전송하는 변조부를 포함하며,And a modulator for mapping and transmitting the divided subblocks A and B according to the predetermined modulation scheme, 상기 분배부는, Wherein the distributor comprises: 상기 비율에 따라 상기 서브 블록 A와 상기 서브 블록 B 각각에 포함된 상기 시스테매틱 비트와 상기 패리티 비트의 비트수를 결정하는 데이터 송신 장치.And determines the number of bits of the systematic bit and the parity bit included in each of the subblock A and the subblock B according to the ratio. 제7항에 있어서,8. The method of claim 7, 상기 분배부는,Wherein the distributor comprises: 상기 서브 블록 A와 상기 서브 블록 B를 구성하는 비트 수의 비율을, 상기 변조방식이 8PSK(Phase Shift Keying)이면 2:1, 16QAM(Quadrature Amplitude Modulation)이면 1:1, 32QAM이면 3:2 또는 2:3, 64QAM이면 2:1 또는 1:2 또는 1:1, 128QAM이면 4:3 또는 2:5 또는 3:4로 분할하는 데이터 송신 장치.The ratio of the number of bits constituting the subblock A and the subblock B is set to 2: 1 if the modulation scheme is 8PSK (Phase Shift Keying), 1: 1 if 16QAM (Quadrature Amplitude Modulation) 2: 1 or 1: 2 or 1: 1 for 2: 3, 64QAM, or 4: 3 or 2: 5 or 3: 4 for 128QAM. 제7항에 있어서,8. The method of claim 7, 상기 서브블록 A는 패리티 비트보다 시스테매틱 비트를 더 많이 포함하며, 상기 서브블록B는 시스테매틱 비트보다 패리티 비트를 더 많이 포함하는 데이터 송신 장치.The subblock A includes more systematic bits than the parity bit, and the subblock B includes more parity bits than systematic bits. 제7항에 있어서,8. The method of claim 7, 상기 분할된 서브 블록 A와 서브 블록 B를 각각 인터리빙하여 상기 변조부로 출력하는 제1 인터리버와 제2 인터리버를 더 포함하는 데이터 송신 장치.Further comprising a first interleaver and a second interleaver interleaving the divided subblocks A and B, respectively, and outputting the interleaved subblocks A and B to the modulator. 제7항에 있어서,8. The method of claim 7, 상기 레이트 매칭이 수행된 시스테매틱 비트들과 상기 패리티 비트들을 각각 인터리빙하여 상기 분배부로 출력하는 제1 인터리버와 제2 인터리버를 더 포함하는 데이터 송신 장치.Further comprising a first interleaver and a second interleaver interleaving the rate-matched systematic bits and the parity bits, respectively, and outputting the interleaved bits to the distribution unit. 제7항에 있어서,8. The method of claim 7, 상기 채널 부호화부는 상기 전송하고자 데이터와 별도로 PAN(Piggy-backed Ack/Nack) 리포트 데이터를 부호화하며,The channel coding unit encodes the PAN (Piggy-backed Ack / Nack) report data separately from the data to be transmitted, 상기 분배부는 상기 부호화된 PAN 리포트 데이터를 상기 서브 블록 A 또는 상기 서브 블록 B에 삽입하고, 상기 PAN 리포트 데이터의 비트수를 고려하여 상기 시스테매틱 비트들과 상기 패리티 비트들을 상기 서브 블록 A와 상기 서브 블록 B로 분할하는 데이터 송신 장치.The distributing unit inserts the encoded PAN report data into the subblock A or the subblock B and considers the systematic bits and the parity bits in the subblock A and the subblock B in consideration of the number of bits of the PAN report data, And sub-block B. 이동통신 시스템의 데이터 수신 방법에 있어서,A method of receiving data in a mobile communication system, 수신된 데이터를 구성하는 서브 블록 A와 서브 블록 B를 시스테매틱 비트 블록과 패리티 비트 블록으로 재분배하는 과정과, A step of redistributing subblocks A and B constituting received data into a systematic bit block and a parity bit block, 상기 시스테매틱 비트 블록과 상기 패리티 비트 블록을 각각 복수 개의 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들로 변환하는 과정과,Converting the systematic bit block and the parity bit block into a plurality of systematic bit sub-blocks and parity bit sub-blocks, respectively; 상기 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들을 각각 하나씩 채널 복호화하는 과정을 포함하며, And channel decoding the systematic bit subblocks and the parity bit subblocks one by one, 상기 서브 블록 A와 상기 서브 블록 B의 비율은 송신기에서 사용된 변조 방식에 따라 정해지며, 상기 서브 블록 A와 상기 서브 블록 B 각각에 포함되는 상기 시스테매틱 비트와 상기 패리티 비트의 비트수는 상기 비율에 따라 결정되는 데이터 수신 방법. The ratio of the sub-block A to the sub-block B is determined according to the modulation scheme used in the transmitter, and the number of bits of the systematic bits and the parity bits included in each of the sub- A method of receiving data determined by a ratio. 제13항에 있어서,14. The method of claim 13, 상기 서브 블록 A와 상기 서브 블록 B를 구성하는 비트 수의 비율은, 상기 변조방식이 8PSK(Phase Shift Keying)이면 2:1, 16QAM(Quadrature Amplitude Modulation)이면 1:1, 32QAM이면 3:2 또는 2:3, 64QAM이면 2:1 또는 1:2 또는 1:1, 128QAM이면 4:3 또는 2:5 또는 3:4로 결정되는 데이터 수신 방법. The ratio of the number of bits constituting the subblock A and the subblock B is 2: 1 if the modulation scheme is 8PSK (Phase Shift Keying), 1: 1 if 16QAM (Quadrature Amplitude Modulation) 2: 3 or 64: 2, 2: 1 or 1: 2 or 1: 1 for 128QAM, 4: 3 or 2: 5 or 3: 4 for 128QAM. 제13항에 있어서,14. The method of claim 13, 상기 서브블록 A는 패리티 비트보다 시스테매틱 비트를 더 많이 포함하며, 상기 서브블록B는 시스테매틱 비트보다 패리티 비트를 더 많이 포함하는 데이터 수신 방법.The subblock A includes more systematic bits than the parity bits, and the subblock B includes more parity bits than systematic bits. 제13항에 있어서,14. The method of claim 13, 상기 재분배된 시스테매틱 비트 블록과 상기 패리티 비트 블록을 각각 역인터리빙하는 과정을 더 포함하는 데이터 수신 방법.And deinterleaving the redistributed systematic bit block and the parity bit block, respectively. 제13항에 있어서,14. The method of claim 13, 상기 재분배하는 과정 이전에, 상기 서브 블록 A와 상기 서브 블록 B를 각각 역인터리빙하는 과정을 더 포함하는 데이터 수신 방법.Further comprising the step of de-interleaving the subblock A and the subblock B before the redistributing step. 이동통신 시스템의 데이터 수신 장치에 있어서,A data receiving apparatus of a mobile communication system, 수신된 데이터를 구성하는 서브 블록 A와 서브 블록 B를 시스테메틱 비트 블록과 패리티 비트 블록으로 재분배하는 재분배부와,A redistributing unit for redistributing the subblocks A and B constituting the received data into a systematic bit block and a parity bit block, 상기 시스테메틱 비트 블록과 패리티 비트 블록을 각각 복수 개의 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들로 변환하는 직병렬 변환부와,A serial-to-parallel converter for converting the systematic bit block and the parity bit block into a plurality of systematic bit sub-blocks and parity bit sub- 상기 시스테매틱 비트 서브 블록들과 패리티 비트 서브 블록들을 각각 하나씩 채널 복호화하는 복호화부를 포함하며,And a decoder for channel decoding the systematic bit subblocks and the parity bit subblocks one by one, 상기 서브 블록 A와 상기 서브 블록 B의 비율은 송신기에서 사용된 변조 방식에 따라 정해지며, 상기 서브 블록 A와 상기 서브 블록 B 각각에 포함되는 상기 시스테매틱 비트와 상기 패리티 비트의 비트수는 상기 비율에 따라 결정되는 데이터 수신 장치. The ratio of the sub-block A to the sub-block B is determined according to the modulation scheme used in the transmitter, and the number of bits of the systematic bits and the parity bits included in each of the sub- The data receiving device is determined according to a ratio. 제18항에 있어서,19. The method of claim 18, 상기 서브 블록 A와 상기 서브 블록 B를 구성하는 비트 수의 비율은, 상기 변조방식이 8PSK(Phase Shift Keying)이면 2:1, 16QAM(Quadrature Amplitude Modulation)이면 1:1, 32QAM이면 3:2 또는 2:3, 64QAM이면 2:1 또는 1:2 또는 1:1, 128QAM이면 4:3 또는 2:5 또는 3:4로 결정되는 데이터 수신 장치. The ratio of the number of bits constituting the subblock A and the subblock B is 2: 1 if the modulation scheme is 8PSK (Phase Shift Keying), 1: 1 if 16QAM (Quadrature Amplitude Modulation) 2: 1 or 1: 2 or 1: 1 for 2: 3, 64QAM, 4: 3 or 2: 5 or 3: 4 for 128QAM. 제18항에 있어서,19. The method of claim 18, 상기 서브블록 A는 패리티 비트보다 시스테매틱 비트를 더 많이 포함하며, 상기 서브블록B는 시스테매틱 비트보다 패리티 비트를 더 많이 포함하는 데이터 수신 장치.The subblock A includes more systematic bits than the parity bits, and the subblock B includes more parity bits than systematic bits. 제18항에 있어서,19. The method of claim 18, 상기 재분배된 시스테매틱 비트 블록과 상기 패리티 비트 블록을 각각 역인터리빙하여 상기 직병렬 변환부로 출력하는 제1 역인터리버와 제2 역인터리버를 더 포함하는 데이터 수신 장치.Further comprising a first de-interleaver and a second de-interleaver for de-interleaving the redistributed systematic bit block and the parity bit block, respectively, and outputting the de-interleaved systematic bit block and the parity bit block to the deserialization unit. 제18항에 있어서,19. The method of claim 18, 상기 서브 블록 A와 상기 서브 블록 B를 각각 역인터리빙하여 상기 재분배부로 출력하는 제1 역인터리버와 제2 역인터리버를 더 포함하는 데이터 수신 장치.Further comprising a first de-interleaver and a second de-interleaver for de-interleaving the sub-block A and the sub-block B and outputting the deinterleaved data to the redistributing unit.
KR1020070088204A 2007-06-15 2007-08-31 Method and apparatus for transmitting and receiving data in mobile communication system KR101411079B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2008/003289 WO2008153330A1 (en) 2007-06-15 2008-06-12 Method and apparatus for transmitting/receiving data in mobile communication system

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20070059163 2007-06-15
KR1020070059163 2007-06-15
KR1020070078065 2007-08-03
KR20070078065 2007-08-03

Publications (2)

Publication Number Publication Date
KR20080110441A KR20080110441A (en) 2008-12-18
KR101411079B1 true KR101411079B1 (en) 2014-06-30

Family

ID=40369353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088204A KR101411079B1 (en) 2007-06-15 2007-08-31 Method and apparatus for transmitting and receiving data in mobile communication system

Country Status (1)

Country Link
KR (1) KR101411079B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404072B (en) 2010-09-08 2013-03-20 华为技术有限公司 Method for sending information bits, device thereof and system thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021351A (en) * 2000-09-14 2002-03-20 윌리엄 비. 켐플러 Method and apparatus for prioritizing information protection in high order modulation symbol mapping
KR20020096197A (en) * 2001-06-18 2002-12-31 삼성전자 주식회사 Method and apparatus for transmitting and receiving in cdma mobile communication system
US20030031233A1 (en) 2001-04-04 2003-02-13 Samsung Electronics Co., Ltd. Apparatus and method for transporting/receiving data in a CDMA mobile communication system
US20030081690A1 (en) 2001-10-29 2003-05-01 Samsung Electronics Co., Ltd. Apparatus and method for transmitting/receiving data in a CDMA mobile communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021351A (en) * 2000-09-14 2002-03-20 윌리엄 비. 켐플러 Method and apparatus for prioritizing information protection in high order modulation symbol mapping
US20030031233A1 (en) 2001-04-04 2003-02-13 Samsung Electronics Co., Ltd. Apparatus and method for transporting/receiving data in a CDMA mobile communication system
KR20020096197A (en) * 2001-06-18 2002-12-31 삼성전자 주식회사 Method and apparatus for transmitting and receiving in cdma mobile communication system
US20030081690A1 (en) 2001-10-29 2003-05-01 Samsung Electronics Co., Ltd. Apparatus and method for transmitting/receiving data in a CDMA mobile communication system

Also Published As

Publication number Publication date
KR20080110441A (en) 2008-12-18

Similar Documents

Publication Publication Date Title
JP3753677B2 (en) Data transmission / reception apparatus and method in CDMA mobile communication system
CN107070587B (en) Selection of retransmission settings for HARQ in WCDMA and LTE networks
JP3701263B2 (en) Data transmission / reception apparatus and method in CDMA mobile communication system
KR101224177B1 (en) A New Interleaver Design with Column Skip for IEEE 802.11n Standard
AU768912B2 (en) Apparatus and method for transmitting/receiving data in a CDMA mobile communication system
RU2309538C2 (en) Device and method for generating and decoding codes with direct correction of errors, having alternating speed of transmission in high speed wireless data transmission system
US7729438B2 (en) Interleaver design for IEEE 802.11n standard
US8799735B2 (en) Channel interleaver having a constellation-based unit-wise permuation module
EP2043290B1 (en) Method and apparatus of improved circular buffer rate matching for coded MIMO-OFDM wireless systems
KR100474682B1 (en) Method and apparatus for transmitting/receiving for re-transmission of packet in wireless communication system
KR100754191B1 (en) Improved interleaver and parser for OFDM MIMO systems
US8369427B2 (en) Method and apparatus for symbol transmission in an OFDM mobile communication system
US20060036924A1 (en) Interleaving and parsing for MIMO-OFDM systems
KR101608573B1 (en) Wireless transceiver device, communication system and channel-coding processing method used in same device and system
US20070115960A1 (en) De-interleaver for data decoding
JP2010508690A (en) Single carrier block transmission with Trellis Coded Modulation (TCM), Multilevel Coded Modulation (MLCM) and Bit Interleaved MLCM (BIMLCM)
JP2010506524A (en) Method for transmitting a stream of data in a wireless system having at least two antennas and transmitter implementing the method
WO2009065326A1 (en) A bit mapping method of high-order modulation
KR101411079B1 (en) Method and apparatus for transmitting and receiving data in mobile communication system
WO2008153330A1 (en) Method and apparatus for transmitting/receiving data in mobile communication system
KR101785726B1 (en) Method and apparatus for transmitting and receiving data in a communication system using linear block code
AU2003259591C1 (en) Apparatus and method for transmitting/receiving data in a CDMA mobile communication system
KR101409571B1 (en) Appratus and method for transmitting/receiving data in mobile communication system
KR20080106703A (en) Apparatus and method for interleaving/de-interleaving channel in a mobile communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5