KR101296423B1 - LCD and drive method thereof - Google Patents

LCD and drive method thereof Download PDF

Info

Publication number
KR101296423B1
KR101296423B1 KR1020060090710A KR20060090710A KR101296423B1 KR 101296423 B1 KR101296423 B1 KR 101296423B1 KR 1020060090710 A KR1020060090710 A KR 1020060090710A KR 20060090710 A KR20060090710 A KR 20060090710A KR 101296423 B1 KR101296423 B1 KR 101296423B1
Authority
KR
South Korea
Prior art keywords
gate start
start pulse
pulse
timing controller
generating
Prior art date
Application number
KR1020060090710A
Other languages
Korean (ko)
Other versions
KR20080025913A (en
Inventor
박재현
신호섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060090710A priority Critical patent/KR101296423B1/en
Publication of KR20080025913A publication Critical patent/KR20080025913A/en
Application granted granted Critical
Publication of KR101296423B1 publication Critical patent/KR101296423B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스캔펄스 공급을 지시하는 게이트스타트펄스를 발생하기 위한 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 입력된 디지털 데이터를 래치시킨 후 아날로그 데이터전압으로 변환시키고 래치 과정에서 캐리들을 발생하는 데이터 구동부; 상기 캐리들 중에 특정번째 캐리의 갯수와 소정의 해상도 정보를 비교하여 비교결과에 따라 기준게이트스타트펄스를 발생하기 위한 제 1 펄스발생수단; 및 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 이용하여 상기 타이밍 컨트롤러로부터 발생된 정상 게이트스타트펄스와 동일한 정상 게이트스타트펄스를 발생하기 위한 제 2 펄스발생수단을 포함한다.The present invention provides a timing controller for generating a gate start pulse instructing scan pulse supply; A data driver configured to latch digital data input from the timing controller, convert the digital data into an analog data voltage, and generate carryes in a latch process; First pulse generating means for generating a reference gate start pulse according to a comparison result by comparing the number of specific carryes with predetermined resolution information among the carryes; And second pulse generating means for generating a normal gate start pulse equal to the normal gate start pulse generated from the timing controller using the gate start pulse from the timing controller and the reference gate start pulse.

액정표시장치, 게이트스타트펄스, 캐리, 스캔펄스 LCD, Gate Start Pulse, Carry, Scan Pulse

Description

액정표시장치 및 그의 구동 방법{LCD and drive method thereof}Liquid crystal display and driving method thereof

도 1은 일반적인 액정표시장치에 형성되는 픽셀의 등가 회로도.1 is an equivalent circuit diagram of a pixel formed in a general liquid crystal display device.

도 2는 종래의 액정표시장치의 구성도.2 is a block diagram of a conventional liquid crystal display device.

도 3a는 도 2에 도시된 게이트 구동부에 정상적으로 공급되는 게이트스타트펄스의 특성도.3A is a characteristic diagram of a gate start pulse supplied normally to the gate driver shown in FIG. 2.

도 3b는 도 2에 도시된 게이트 구동부에 비정상적으로 공급되는 게이트스타트펄스의 특성도.3B is a characteristic diagram of a gate start pulse supplied abnormally to the gate driver shown in FIG. 2.

도 4는 본 발명의 실시예에 따른 액정표시장치의 구성도.4 is a block diagram of a liquid crystal display device according to an exemplary embodiment of the present invention.

도 5는 본 발명에 따른 액정표시장치의 신호 특성도.5 is a signal characteristic diagram of a liquid crystal display device according to the present invention;

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

100, 200: 액정표시장치 110: 액정표시패널100 and 200: liquid crystal display 110: liquid crystal display panel

120: 데이터 구동부 130: 게이트 구동부120: data driver 130: gate driver

140: 감마기준전압 발생부 150: 백라이트 어셈블리140: gamma reference voltage generator 150: backlight assembly

160: 인버터 170: 공통전압 발생부160: inverter 170: common voltage generator

180: 게이트구동전압 발생부 190, 210: 타이밍 컨트롤러180: gate driving voltage generator 190, 210: timing controller

220: 저장부 230: 카운터220: storage unit 230: counter

240: 펄스발생부 241: 논리곱 게이트240: pulse generator 241: logical gate

본 발명은 액정표시장치에 관한 것으로, 특히 스캔펄스 공급에 이용되는 게이트스타트펄스에 발생되는 노이즈펄스를 제거할 수 있는 액정표시장치 및 그의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof capable of removing noise pulses generated in a gate start pulse used for scanning pulse supply.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.The liquid crystal display device displays an image by adjusting a light transmittance of liquid crystal cells according to a video signal, and an active matrix type liquid crystal display device in which a switching element is formed for each liquid crystal cell enables active control of the switching device This is advantageous for video implementation. As the switching element used in the active matrix liquid crystal display device, a thin film transistor (hereinafter referred to as TFT) is mainly used as shown in FIG. 1.

도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.Referring to FIG. 1, an active matrix type liquid crystal display converts digital input data into an analog data voltage based on a gamma reference voltage and supplies it to the data line DL and simultaneously supplies scan pulses to the gate line GL. The liquid crystal cell Clc is charged.

TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL) 에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.The gate electrode of the TFT is connected to the gate line GL, the source electrode is connected to the data line DL, and the drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc and one electrode of the storage capacitor Cst. Connected.

액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다. A common voltage Vcom is supplied to the common electrode of the liquid crystal cell Clc.

스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다. The storage capacitor Cst serves to charge the data voltage applied from the data line DL when the TFT is turned on to maintain the voltage of the liquid crystal cell Clc constant.

스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.When a scan pulse is applied to the gate line GL, the TFT is turned on to form a channel between the source electrode and the drain electrode to apply a voltage on the data line DL to the pixel electrode of the liquid crystal cell Clc Supply. At this time, the liquid crystal molecules of the liquid crystal cell Clc modulate the incident light by changing the arrangement by the electric field between the pixel electrode and the common electrode.

이와 같은 구조를 갖는 픽셀들을 구비하는 종래의 액정표시장치의 구성에 대하여 살펴보면 도 2에 도시된 바와 같다.A configuration of a conventional liquid crystal display device having pixels having such a structure will be described with reference to FIG. 2.

도 2는 종래의 액정표시장치의 구성도이다.2 is a block diagram of a conventional liquid crystal display device.

도 2를 참조하면, 종래의 액정표시장치(100)는, 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 액정표시패널(110)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(130)와, 감마기준전압을 발생하여 데이터 구동부(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(150)에 교류 전압 및 전류를 인가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동부(130)에 공급하기 위한 게이트구동전압 발생부(180)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 타이밍 컨트롤러(190)를 구비한다.Referring to FIG. 2, the liquid crystal display 100 according to the related art includes a thin film for driving the liquid crystal cell Clc at the intersections of the data lines DL1 to DLm and the gate lines GL1 to GLn. A liquid crystal display panel 110 having a TFT (TFT: Thin Film Transistor) formed thereon, a data driver 120 for supplying data to the data lines DL1 to DLm of the liquid crystal display panel 110, and a liquid crystal display panel ( A gate driver 130 for supplying scan pulses to the gate lines GL1 to GLn of the 110, a gamma reference voltage generator 140 for generating a gamma reference voltage and supplying the gamma reference voltage to the data driver 120; The backlight assembly 150 for irradiating light to the liquid crystal display panel 110, the inverter 160 for applying an alternating voltage and current to the backlight assembly 150, and a common voltage Vcom are generated to generate the liquid crystal display panel. Common voltage generation for supplying the common electrode of the liquid crystal cell Clc of (110) The gate 170 and the gate driving voltage generator 180 for generating and supplying the gate high voltage VGH and the gate low voltage VGL to the gate driver 130, the data driver 120 and the gate driver A timing controller 190 for controlling 130.

액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다. In the liquid crystal display panel 110, liquid crystal is injected between two glass substrates. On the lower glass substrate of the liquid crystal display panel 110, the data lines DL1 to DLm and the gate lines GL1 to GLn are orthogonal. TFTs are formed at intersections of the data lines DL1 to DLm and the gate lines GL1 to GLn. The TFT supplies the data on the data lines DL1 to DLm to the liquid crystal cell Clc in response to the scan pulse. The gate electrodes of the TFTs are connected to the gate lines GL1 to GLn, and the source electrodes of the TFTs are connected to the data lines DL1 to DLm. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell Clc and the storage capacitor Cst.

TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다. The TFT is turned on in response to the scan pulse supplied to the gate terminal via the gate lines GL1 to GLn. When the TFT is turned on, video data on the data lines DL1 to DLm is supplied to the pixel electrode of the liquid crystal cell Clc.

데이터 구동부(120)는 타이밍 컨트롤러(190)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 컨트롤러(190)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압을 기준으로 액 정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.The data driver 120 supplies data to the data lines DL1 to DLm in response to the data driving control signal DDC supplied from the timing controller 190, and digital video data supplied from the timing controller 190. (RGB) is sampled and latched, and then converted into an analog data voltage capable of expressing gray scales in the liquid crystal cell Clc of the liquid crystal display panel 110 based on the gamma reference voltage supplied from the gamma reference voltage generator 140. To be supplied to the data lines DL1 to DLm.

게이트 구동부(130)는 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동부(130)는 게이트구동전압 발생부(180)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.The gate driver 130 sequentially generates scan pulses, that is, gate pulses, in response to the gate driving control signal GDC and the gate shift clock GSC supplied from the timing controller 190, thereby providing the gate lines GL1 to GLn. To feed. The gate driver 130 determines the high level voltage and the low level voltage of the scan pulse in accordance with the gate high voltage VGH and the gate low voltage VGL supplied from the gate drive voltage generator 180, respectively.

감마기준전압 발생부(140)는 고전위 전원전압(VDD)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동부(120)로 출력한다.The gamma reference voltage generator 140 receives a high potential power supply voltage VDD to generate a positive gamma reference voltage and a negative gamma reference voltage and output the same to the data driver 120.

백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.The backlight assembly 150 is disposed on the rear surface of the liquid crystal display panel 110 and emits light by an AC voltage and a current supplied from the inverter 160 to irradiate light to each pixel of the liquid crystal display panel 110.

인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.The inverter 160 converts the square wave signal generated therein into a triangular wave signal and compares the triangular wave signal with a DC power supply voltage (VCC) supplied from the system to generate a burst dimming signal proportional to the comparison result. . When a burst dimming signal determined according to an internal square wave signal is generated, a driving IC (not shown) for controlling the generation of AC voltage and current in the inverter 160 is supplied to the backlight assembly 150 according to the burst dimming signal. Control the generation of alternating voltage and current.

공통전압 발생부(170)는 고전위 전원전압(VDD)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(Clc)들의 공통전극에 공급한다.The common voltage generator 170 receives the high potential power voltage VDD to generate the common voltage Vcom and supplies the common voltage Vcom to the common electrodes of the liquid crystal cells Clc of each pixel of the liquid crystal display panel 110.

게이트구동전압 발생부(180)는 고전위 전원전압(VDD)을 인가받아 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동부(130)에 공급한다. 여기서, 게이트구동전압 발생부(180)는 액정표시패널(110)의 각 픽셀에 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동부(130)에 의해 발생되는 스캔펄스의 하이레베전압과 로우레벨전압을 결정하는데 이용된다.The gate driving voltage generator 180 receives the high potential power voltage VDD to generate the gate high voltage VGH and the gate low voltage VGL to supply the gate driver 130 to the gate driver 130. Here, the gate driving voltage generation unit 180 generates a gate high voltage VGH that is greater than or equal to the threshold voltage of the TFTs provided in each pixel of the liquid crystal display panel 110, and the gate low voltage that is less than or equal to the threshold voltage of the TFT. VGL). The gate high voltage VGH and the gate low voltage VGL generated in this way are used to determine the high level voltage and the low level voltage of the scan pulse generated by the gate driver 130, respectively.

타이밍 컨트롤러(190)는 텔레비젼 수상기나 컴퓨터용 모니터 등의 시스템에 구비된 영상처리용 스케일러(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.The timing controller 190 supplies digital video data RGB, which is supplied from an image processing scaler (not shown) included in a system such as a television receiver or a computer monitor, to the data driver 120, and also provides a clock signal CLK. The data driving control signal DDC and the gate driving control signal GDC are generated using the horizontal / vertical synchronizing signals H and V and supplied to the data driver 120 and the gate driver 130, respectively. The data driving control signal DDC includes a source shift clock SSC, a source start pulse SSP, a polarity control signal POL, a source output enable signal SOE, and a gate driving control signal GDC. ) Includes a gate start pulse (GSP) and a gate output enable (GOE).

그리고, 타이밍 컨트롤러(190)는 멀티(Multi) 게이트스타트펄스(GSP)를 발생하여 게이트 구동부(130)로 공급하는데, 이러한 멀티 게이트스타트펄스(GSP)가 정상적으로 공급되는 경우, 도 3a에 도시된 바와 같이 멀티 게이트스타트펄스(GSP)는 1수직주기를 갖지만, 실제로 타이밍 컨트롤러(190)로부터 게이트 구동부(130)로 공급되는 멀티 게이트스타트펄스(GSP)에는 노이즈펄스(NSP)가 발생되어 도 3b에 도시된 바와 같이 멀티 게이트스타트펄스(GSP)는 1수직주기를 갖지 못한다. 이에 따라 게이트 구동부(130)가 멀티 게이트스타트펄스(GSP)에 발생된 노이즈펄스(NSP)로 인하여 스캔펄스를 정상적으로 공급하지 못함으로써, 종래의 액정표시장치는 화면 겹침 현상이 발생되고 플리커가 발생되는 문제점을 갖는다.In addition, the timing controller 190 generates a multi gate start pulse GSP and supplies it to the gate driver 130. When the multi gate start pulse GSP is normally supplied, as shown in FIG. 3A. Similarly, although the multi gate start pulse GSP has one vertical period, the noise pulse NSP is generated in the multi gate start pulse GSP supplied from the timing controller 190 to the gate driver 130. As shown, the multi gate start pulse (GSP) does not have one vertical period. Accordingly, since the gate driver 130 does not normally supply the scan pulse due to the noise pulse NSP generated in the multi gate start pulse GSP, the LCD of the related art may cause screen overlap and flicker. I have a problem.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 스캔펄스 공급에 이용되는 게이트스타트펄스에 발생되는 노이즈펄스를 제거할 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device and a driving method thereof capable of removing noise pulses generated in a gate start pulse used for supplying a scan pulse. have.

본 발명의 목적은 게이트스타트펄스에 발생되는 노이즈펄스를 제거함으로써, 화면 겸칩 현상과 플리커를 방지할 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a driving method thereof capable of preventing a screen cum chip phenomenon and flicker by removing noise pulses generated in a gate start pulse.

이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는, 스캔펄스 공급을 지시하는 게이트스타트펄스를 발생하기 위한 타이밍 컨트롤러; 상기 타이밍 컨트롤러로부터 입력된 디지털 데이터를 래치시킨 후 아날로그 데이터전압으로 변환시키고 래치 과정에서 캐리들을 발생하는 데이터 구동부; 상기 캐리들 중에 특정번 째 캐리의 갯수와 소정의 해상도 정보를 비교하여 비교결과에 따라 기준게이트스타트펄스를 발생하기 위한 제 1 펄스발생수단; 및 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 이용하여 상기 타이밍 컨트롤러로부터 발생된 정상 게이트스타트펄스와 동일한 정상 게이트스타트펄스를 발생하기 위한 제 2 펄스발생수단을 포함한다.The liquid crystal display device of the present invention for achieving the above object comprises a timing controller for generating a gate start pulse instructing the supply of scan pulses; A data driver configured to latch digital data input from the timing controller, convert the digital data into an analog data voltage, and generate carryes in a latch process; First pulse generating means for generating a reference gate start pulse according to a comparison result by comparing the number of specific times of the carry with predetermined resolution information; And second pulse generating means for generating a normal gate start pulse equal to the normal gate start pulse generated from the timing controller using the gate start pulse from the timing controller and the reference gate start pulse.

본 발명의 액정표시장치는, 상기 소정의 해상도 정보를 저장하기 위한 저장부를 더 포함한다.The liquid crystal display of the present invention further includes a storage unit for storing the predetermined resolution information.

상기 제 1 펄스발생수단은 상기 캐리들 중에 특정번째 캐리의 갯수를 카운팅하는 카운터인 것을 특징으로 한다.The first pulse generating means is characterized in that the counter for counting the number of specific carry of the carry.

상기 카운터는 상기 캐리들 중에 마지막번째로 발생된 라스트 캐리의 갯수를 카운팅하고 카운팅된 라스트 캐리의 갯수와 상기 해상도 정보를 비교하여 비교결과에 따라 상기 기준게이트스타트펄스를 발생하는 것을 특징으로 한다.The counter may count the number of last carry generated last among the carry and compare the number of counted last carry with the resolution information to generate the reference gate start pulse according to a comparison result.

상기 카운터는 상기 해상도 정보 중 수평라인 수와 상기 라스트 캐리의 갯수를 비교하여 비교결과 상기 라스트 캐리의 갯수와 수평라인 수가 동일하면 상기 기준게이트스타트펄스를 발생하는 것을 특징으로 한다.The counter may be configured to generate the reference gate start pulse when the number of horizontal lines and the number of horizontal lines in the resolution information are compared with each other.

상기 제 2 펄스발생수단은 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 논리곱하기 위한 논리곱 게이트인 것을 특징으로 한다.And the second pulse generating means is an AND gate for ANDing the gate start pulses from the timing controller and the reference gate start pulses.

본 발명의 액정표시장치의 구동 방법은, 스캔펄스 공급을 지시하는 게이트스타트펄스를 발생하기 위한 타이밍 컨트롤러와, 상기 타이밍 컨트롤러로부터 입력된 디지털 데이터를 래치시킨 후 아날로그 데이터전압으로 변환시키고 래치 과정에서 캐리들을 발생하는 데이터 구동부를 구비한 액정표시장치의 구동 방법에 있어서, 상기 캐리들 중에 특정번째 캐리의 갯수와 소정의 해상도 정보를 비교하여 비교결과에 따라 기준게이트스타트펄스를 발생하는 단계; 및 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 이용하여 상기 타이밍 컨트롤러로부터 발생된 정상 게이트스타트펄스와 동일한 정상 게이트스타트펄스를 발생하는 단계를 포함한다.According to an exemplary embodiment of the present invention, a driving method of a liquid crystal display device includes a timing controller for generating a gate start pulse for instructing scan pulse supply, latching digital data inputted from the timing controller, converting the digital data into an analog data voltage, and carrying it in a latch process. CLAIMS 1. A method of driving a liquid crystal display device having a data driver for generating a plurality of data signals, the method comprising: generating a reference gate start pulse according to a comparison result by comparing a number of specific carryes with predetermined resolution information; And generating a normal gate start pulse identical to the normal gate start pulse generated from the timing controller by using the gate start pulse from the timing controller and the reference gate start pulse.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 실시예에 따른 액정표시장치의 구성도. 단, 본 발명의 액정표시장치(200)는, 도 2에 도시된 액정표시장치(100)와 동일하게, 감마기준전압 발생부(140), 백라이트 어셈블리(150), 인버터(160), 공통전압 발생부(170) 및 게이트구동전압 발생부(180) 등을 구비하지만, 이 구성 요소들을 설명의 편의를 위해 도 4에 도시하지 않는다.4 is a block diagram of a liquid crystal display device according to an exemplary embodiment of the present invention. However, in the liquid crystal display device 200 of the present invention, the gamma reference voltage generator 140, the backlight assembly 150, the inverter 160, and the common voltage are the same as the liquid crystal display device 100 shown in FIG. 2. Although the generator 170 and the gate driving voltage generator 180 are provided, these components are not shown in FIG. 4 for convenience of description.

도 4를 참조하면, 본 발명의 액정표시장치(200)는, 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 액정표시패널(110)의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(130)를 구비한다. 여기서, 데이터 구동부(120)는 입력된 디지털 데이터 를 래치시킨 후 아날로그 데이터전압으로 변환시키며, 래치 과정에서 다수의 캐리들을 순차적으로 발생하는데, 데이터라인들(DL1 내지 DLm) 중에 마지막번째 데이터라인(DLm)에 공급될 데이터의 래치시에 발생되는 라스트 캐리(last carry)가 마지막번째로 발생된다.Referring to FIG. 4, in the liquid crystal display 200 of the present invention, the data lines DL1 to DLm and the gate lines GL1 to GLn cross each other and drive the liquid crystal cell Clc at an intersection thereof. The liquid crystal display panel 110 in which the thin film transistor TFT is formed, the data driver 120 for supplying data to the data lines DL1 to DLm of the liquid crystal display panel 110, and the liquid crystal display panel 110. A gate driver 130 is provided to supply scan pulses to the gate lines GL1 to GLn. Here, the data driver 120 latches the input digital data and converts the digital data into an analog data voltage, and sequentially generates a plurality of carry in the latching process. The last data line DLm among the data lines DL1 to DLm is generated. The last carry which occurs at the time of latching the data to be supplied to) is generated last.

그리고, 본 발명의 액정표시장치(200)는, 게이트라인의 구동과 데이터전압 공급을 제어하기 위한 타이밍 컨트롤러(210)와, 액정표시패널(110)의 해상도 정보를 저장하기 위한 저장부(220)와, 데이터 구동부(120)에서 발생된 캐리들 중에 라스트 캐리의 갯수와 저장부(220)의 해상도 정보를 비교하여 비교결과에 따라 기준게이트스타트펄스(RGSP)를 발생하기 위한 카운터(230)와, 타이밍 컨트롤러(210)로부터 공급된 비정상 게이트스타트펄스(AGSP)와 기준게이트스타트펄스(RGSP)를 이용하여 타이밍 컨트롤러(210)로부터 발생된 정상 게이트스타트펄스(GSP)와 동일한 정상 게이트스타트펄스(GSP)를 발생하기 위한 펄스발생부(240)를 구비한다.The liquid crystal display 200 of the present invention includes a timing controller 210 for controlling the driving of a gate line and supplying a data voltage, and a storage unit 220 for storing resolution information of the liquid crystal display panel 110. And, the counter 230 for generating a reference gate start pulse (RGSP) according to the comparison result by comparing the number of the last carry and the resolution information of the storage unit 220 of the carry generated in the data driver 120, The normal gate start pulse GSP which is the same as the normal gate start pulse GSP generated from the timing controller 210 using the abnormal gate start pulse AGSP and the reference gate start pulse RGSP supplied from the timing controller 210. It includes a pulse generator 240 for generating a.

타이밍 컨트롤러(210)는 시스템으로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트출력인에이블(GOE) 등을 포함한다.The timing controller 210 supplies the digital video data RGB supplied from the system to the data driver 120 and controls the data driving by using the horizontal / vertical synchronization signals H and V according to the clock signal CLK. The signal DDC and the gate driving control signal GDC are generated and supplied to the data driver 120 and the gate driver 130, respectively. The data driving control signal DDC includes a source shift clock SSC, a source start pulse SSP, a polarity control signal POL, a source output enable signal SOE, and a gate driving control signal GDC. ) Includes a gate output enable (GOE) and the like.

특히, 타이밍 컨트롤러(210)는 도 5에 도시된 바와 같이 노이즈펄스(NSP)가 혼합되지 않은 정상 멀티 게이트스타트펄스(GSP)를 발생하는 것을 특징으로 하는데, 실제로 타이밍 컨트롤러(210)에 의해 발생된 1수직주기의 정상 멀티 게이트스타트펄스(GSP)에 노이즈펄스(NSP)가 혼합되어 비정상 게이트스타트펄스(AGSP)가 펄스발생부(240)로 공급된다. 이에 따라, 본 발명은 비정상 게이트스타트펄스(AGSP)가 게이트 구동부(130)로 공급되는 것을 차단하고 펄스발생부(240)에 의해 발생된 정상 게이트스타트펄스(GSP)가 게이트 구동부(130)로 공급되도록 함으로써, 스캔펄스가 정상적으로 게이트라인들(GL1 내지 GLn)에 공급되도록 한다.In particular, as shown in FIG. 5, the timing controller 210 generates a normal multi-gate start pulse GSP in which the noise pulses NSP are not mixed, and is actually generated by the timing controller 210. The noise pulse NSP is mixed with the normal multi gate start pulse GSP of one vertical period, and the abnormal gate start pulse AGSP is supplied to the pulse generator 240. Accordingly, in the present invention, the abnormal gate start pulse AGSP is blocked from being supplied to the gate driver 130, and the normal gate start pulse GSP generated by the pulse generator 240 is supplied to the gate driver 130. By doing so, the scan pulse is normally supplied to the gate lines GL1 to GLn.

저장부(220)는 이이프롬(EEPROM) 등의 메모리 소자로 구현되며, 액정표시패널(110)의 픽셀 수와 유효 수평라인 수로 이루어진 해상도 정보를 저장하는데, 이러한 해상도 정보는 반드시 저장부(220)에 저장되도록 구현되는 것은 아니고 카운터(230) 내에 미리 설정될 수도 있다. 일예로, 액정표시패널(110)에 768개의 유효 수평라인들과 다수의 무효 수평라인들이 형성되고 1024개의 픽셀들이 형성되면, 저장부(220)에 저장되거나 카운터(230)에 설정되는 해상도는 "768(유효 수평라인 수)*1024(픽셀 수)"가 된다.The storage unit 220 may be implemented as a memory device such as an EEPROM. The storage unit 220 may store resolution information including a pixel number and an effective horizontal line number of the liquid crystal display panel 110. It is not implemented to be stored in, but may be preset in the counter 230. For example, if 768 effective horizontal lines and a plurality of invalid horizontal lines are formed in the liquid crystal display panel 110 and 1024 pixels are formed, the resolution stored in the storage unit 220 or set in the counter 230 is ". 768 (effective horizontal lines) * 1024 (pixels) ".

카운터(230)는 데이터 구동부(120)에 발생된 캐리들 중에 라스트 캐리의 갯수를 카운팅하고 카운팅된 라스트 캐리의 갯수와 저장부(220)의 해상도 정보를 비교하여 비교결과에 따라 도 5에 도시된 바와 같은 기준게이트스타트펄스(RGSP)를 발생한다. 여기서 비교 대상이 되는 해상도 정보는 액정표시패널(110)에 형성된 유효 수평라인 수이다.The counter 230 counts the number of the last carry among the carry generated in the data driver 120, compares the counted last carry with the resolution information of the storage 220, and compares the resolution information of the storage 220 with the result shown in FIG. 5. Generate a reference gate start pulse (RGSP) as shown. The resolution information to be compared is the number of effective horizontal lines formed on the liquid crystal display panel 110.

비교결과 카운팅된 라스트 캐리의 갯수와 저장부(220)의 수평라인 수가 동일 하면 기준게이트스타트펄스(RGSP)를 발생하며, 이때 발생된 기준게이트스타트펄스(RGSP)의 기간은 도 5에 보여지는 바와 같이 정상 게이트스타트펄스(GSP)의 기간보다 긴 것을 특징으로 한다.As a result of the comparison, if the number of last carry counted and the number of horizontal lines of the storage unit 220 are the same, a reference gate start pulse RGSP is generated, and the period of the reference gate start pulse RGSP generated at this time is shown in FIG. 5. It is characterized in that it is longer than the period of the normal gate start pulse (GSP).

예를 들어, 저장부(220)에 저장된 해상도를 이루는 유효 수평라인 수가 768일 경우, 카운터(230)는 카운팅된 라스트 캐리의 갯수가 768이 되면 기준게이트스타트펄스(RGSP)를 발생하여 펄스발생부(240)로 공급한다.For example, when the number of effective horizontal lines forming the resolution stored in the storage unit 768 is 768, the counter 230 generates a reference gate start pulse RGSP when the counted last carry counts to 768, thereby generating a pulse generator. Supply to 240.

펄스발생부(240)는 타이밍 컨트롤러(210)로부터 공급된 비정상 게이트스타트펄스(AGSP)를 입력받기 위한 제 1 입력단, 카운터(230)로부터 공급된 기준게이트스타트펄스(RGSP)를 입력받기 위한 제 2 입력단 및 게이트 구동부(130)의 게이트스타트펄스 입력단에 접속된 출력단을 갖는 논리곱 게이트(AND GATE)(241)로 이루어진다.The pulse generator 240 is a first input terminal for receiving an abnormal gate start pulse AGSP supplied from the timing controller 210 and a second gate terminal for receiving a reference gate start pulse RGSP supplied from the counter 230. And an AND gate 241 having an input terminal and an output terminal connected to the gate start pulse input terminal of the gate driver 130.

논리곱 게이트(241)는 제 1 입력단을 통해 입력된 정상 게이트스타트펄스(GSP)와 제 2 입력단을 통해 입력된 기준게이트스타트펄스(RGSP)를 논리곱하여 정상 게이트스타트펄스(GSP)를 발생한다. 이렇게 발생된 정상 게이트스타트펄스(GSP)는 타이밍 컨트롤러(210)로부터 발생된 정상 게이트스타트펄스(GSP)와 동일한 것을 특징으로 한다.The AND gate 241 generates a normal gate start pulse GSP by performing an AND operation on the normal gate start pulse GSP input through the first input terminal and the reference gate start pulse RGSP input through the second input terminal. The normal gate start pulse GSP generated as described above is the same as the normal gate start pulse GSP generated from the timing controller 210.

도 5를 참조하여 기준게이트스타트펄스(RGSP)의 발생 과정을 살펴보면, 비정상 게이트스타트펄스(AGSP)의 하이구간은 기준게이트스타트펄스(RGSP) 하이구간의 일부구간과 중첩되기 때문에, 비정상 게이트스타트펄스(AGSP)의 하이구간과 기준게이트스타트펄스(RGSP) 하이구간을 논리곱하면 비정상 게이트스타트펄스(AGSP)의 하 이구간이 논리곱 게이트(241)에 의해 출력된다. 그리고, 비정상 게이트스타트펄스(AGSP)에 혼합된 노이즈펄스(NSP)와 기준게이트스타트펄스(RGSP)의 로우구간을 논리곱하면 논리곱 게이트(241)로부터 로우구간이 출력된다. 결론적으로, 논리곱 게이트(241)에 의해 비정상 게이트스타트펄스(AGSP)에 혼합된 노이즈펄스(NSP)가 제거됨으로써, 1수직주기를 갖는 정상 게이트스타트펄스(GSP)가 게이트 구동부(130)로 공급된다.Looking at the generation process of the reference gate start pulse (RGSP) with reference to FIG. When the high section of the AGSP and the reference gate start pulse RGSP high section are logically multiplied, the high section of the abnormal gate start pulse AGSP is output by the AND gate 241. When the low section of the noise pulse NSP mixed with the abnormal gate start pulse AGSP and the reference gate start pulse RGSP are ANDed, the low section is output from the AND gate 241. As a result, the noise pulse NSP mixed with the abnormal gate start pulse AGSP is removed by the AND gate 241, so that the normal gate start pulse GSP having one vertical period is supplied to the gate driver 130. do.

이와 같이 본 발명은 논리곱 게이트(241)를 이용하여 게이트스타트펄스(GSP)에 발생된 노이즈펄스(NSP)를 제거함으로써 게이트 구동부(130)가 스캔펄스를 게이트라인들(GL1 내지 GLn)에 정상적으로 공급하도록 하고, 이로 인해 스캔펄스의 비정상 공급에 의해 발생되는 화면 겹침 현상과 플리커를 방지하여 준다.As described above, the present invention removes the noise pulse NSP generated in the gate start pulse GSP by using the AND gate 241 so that the gate driver 130 normally scans the scan pulse to the gate lines GL1 to GLn. This prevents screen overlap and flicker caused by abnormal supply of scan pulses.

이상에서 설명한 바와 같이 본 발명은, 게이트스타트펄스에 발생되는 노이즈펄스를 제거함으로써, 화면 겸칩 현상과 플리커를 방지할 수 있다.As described above, the present invention can prevent the screen cum chip phenomenon and flicker by removing the noise pulse generated in the gate start pulse.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.It is to be noted that the technical idea of the present invention has been specifically described in accordance with the above preferred embodiment, but the above-mentioned embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

Claims (11)

스캔펄스 공급을 지시하는 게이트스타트펄스를 발생하기 위한 타이밍 컨트롤러; A timing controller for generating a gate start pulse indicating the scan pulse supply; 상기 타이밍 컨트롤러로부터 입력된 디지털 데이터를 래치시킨 후 아날로그 데이터전압으로 변환시키고 래치 과정에서 캐리들을 발생하는 데이터 구동부;A data driver configured to latch digital data input from the timing controller, convert the digital data into an analog data voltage, and generate carryes in a latch process; 상기 캐리들 중에 특정번째 캐리의 갯수와 소정의 해상도 정보를 비교하여 비교결과에 따라 기준게이트스타트펄스를 발생하기 위한 제 1 펄스발생수단; 및First pulse generating means for generating a reference gate start pulse according to a comparison result by comparing the number of specific carryes with predetermined resolution information among the carryes; And 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 이용하여 상기 타이밍 컨트롤러로부터 발생된 정상 게이트스타트펄스와 동일한 정상 게이트스타트펄스를 발생하기 위한 제 2 펄스발생수단을 포함하고,A second pulse generating means for generating a normal gate start pulse equal to the normal gate start pulse generated from said timing controller using the gate start pulse from said timing controller and said reference gate start pulse, 상기 제 1 펄스발생수단은 상기 캐리들 중에 특정번째 캐리의 갯수를 카운팅하는 카운터인 것을 특징으로 하는 액정표시장치.And the first pulse generating means is a counter for counting the number of specific carryes among the carryes. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 카운터는 상기 캐리들 중에 마지막번째로 발생된 라스트 캐리의 갯수를 카운팅하고 카운팅된 라스트 캐리의 갯수와 상기 해상도 정보를 비교하여 비교결과에 따라 상기 기준게이트스타트펄스를 발생하는 것을 특징으로 하는 액정표시장치.Wherein the counter counts the number of last carry generated last among the carry and compares the counted last carry with the resolution information to generate the reference gate start pulse according to a comparison result. Device. 제 3 항에 있어서,The method of claim 3, wherein 상기 카운터는 상기 해상도 정보 중 수평라인 수와 상기 라스트 캐리의 갯수를 비교하여 비교결과 상기 라스트 캐리의 갯수와 수평라인 수가 동일하면 상기 기준게이트스타트펄스를 발생하는 것을 특징으로 하는 액정표시장치.And the counter is configured to generate the reference gate start pulse when the number of the horizontal lines and the number of the horizontal lines in the resolution information are compared with each other. 제 1 항에 있어서,The method of claim 1, 상기 제 2 펄스발생수단은 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 논리곱하기 위한 논리곱 게이트인 것을 특징으로 하는 액정표시장치.And said second pulse generating means is an AND gate for ANDing the gate start pulses from said timing controller and said reference gate start pulses. 제 1 항에 있어서,The method of claim 1, 상기 소정의 해상도 정보를 저장하기 위한 저장부A storage unit for storing the predetermined resolution information 를 더 포함하는 액정표시장치.Liquid crystal display further comprising. 스캔펄스 공급을 지시하는 게이트스타트펄스를 발생하기 위한 타이밍 컨트롤러와, 상기 타이밍 컨트롤러로부터 입력된 디지털 데이터를 래치시킨 후 아날로그 데이터전압으로 변환시키고 래치 과정에서 캐리들을 발생하는 데이터 구동부를 구비한 액정표시장치의 구동 방법에 있어서,A liquid crystal display comprising a timing controller for generating a gate start pulse for instructing scan pulse supply, and a data driver for latching digital data input from the timing controller, converting the digital data into an analog data voltage, and generating carryes in a latch process. In the driving method of, 상기 캐리들 중에 특정번째 캐리의 갯수와 소정의 해상도 정보를 비교하여 비교결과에 따라 기준게이트스타트펄스를 발생하는 단계; 및Generating a reference gate start pulse according to a comparison result by comparing the number of specific carryes among the carryes with predetermined resolution information; And 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 이용하여 상기 타이밍 컨트롤러로부터 발생된 정상 게이트스타트펄스와 동일한 정상 게이트스타트펄스를 발생하는 단계를 포함하고,Generating a normal gate start pulse equal to the normal gate start pulse generated from the timing controller using the gate start pulse from the timing controller and the reference gate start pulse, 상기 기준게이트스타트펄스 발생단계에서, 상기 캐리들 중에 특정번째 캐리의 갯수를 카운팅하는 것을 특징으로 하는 액정표시장치의 구동 방법.And in the step of generating the reference gate start pulse, counting the number of specific carryes among the carryes. 삭제delete 제 7 항에 있어서,The method of claim 7, wherein 상기 기준게이트스타트펄스 발생단계에서, 상기 캐리들 중에 마지막번째로 발생된 라스트 캐리의 갯수를 카운팅하고 카운팅된 라스트 캐리의 갯수와 상기 해상도 정보를 비교하여 비교결과에 따라 상기 기준게이트스타트펄스를 발생하는 것을 특징으로 하는 액정표시장치의 구동 방법.In the step of generating the reference gate start pulse, the reference gate start pulse is generated according to a comparison result by counting the number of last carry generated last among the carry and comparing the number of counted last carry with the resolution information. A method of driving a liquid crystal display device, characterized in that. 제 9 항에 있어서,The method of claim 9, 상기 기준게이트스타트펄스 발생단계에서, 상기 해상도 정보 중 수평라인 수와 상기 라스트 캐리의 갯수를 비교하여 비교결과 상기 라스트 캐리의 갯수와 수평 라인 수가 동일하면 상기 기준게이트스타트펄스를 발생하는 것을 특징으로 하는 액정표시장치의 구동 방법.In the generation of the reference gate start pulse, the reference gate start pulse is generated when the number of the last carry and the number of the horizontal lines are the same as a result of the comparison by comparing the number of horizontal lines and the number of the last carry among the resolution information. Driving method of liquid crystal display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 정상 게이트스타트펄스 발생단계에서, 상기 타이밍 컨트롤러로부터의 게이트스타트펄스와 상기 기준게이트스타트펄스를 논리곱하는 것을 특징으로 하는 액정표시장치의 구동 방법.And in the normal gate start pulse generating step, the gate start pulse from the timing controller and the reference gate start pulse are ANDed.
KR1020060090710A 2006-09-19 2006-09-19 LCD and drive method thereof KR101296423B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060090710A KR101296423B1 (en) 2006-09-19 2006-09-19 LCD and drive method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090710A KR101296423B1 (en) 2006-09-19 2006-09-19 LCD and drive method thereof

Publications (2)

Publication Number Publication Date
KR20080025913A KR20080025913A (en) 2008-03-24
KR101296423B1 true KR101296423B1 (en) 2013-08-13

Family

ID=39413556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090710A KR101296423B1 (en) 2006-09-19 2006-09-19 LCD and drive method thereof

Country Status (1)

Country Link
KR (1) KR101296423B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101969565B1 (en) * 2012-04-30 2019-04-17 삼성디스플레이 주식회사 Data driver with up-sclaing function and display device having them

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054897A (en) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 Liquid crystal display
KR20050078959A (en) * 2004-02-03 2005-08-08 삼성에스디아이 주식회사 Display pannel with noise filtering means
KR20060043380A (en) * 2004-10-15 2006-05-15 샤프 가부시키가이샤 Liquid crystal display apparatus and method of preventing malfunction in same
KR100612360B1 (en) 2004-05-20 2006-08-16 삼성에스디아이 주식회사 Liquid Crystal Display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054897A (en) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 Liquid crystal display
KR20050078959A (en) * 2004-02-03 2005-08-08 삼성에스디아이 주식회사 Display pannel with noise filtering means
KR100612360B1 (en) 2004-05-20 2006-08-16 삼성에스디아이 주식회사 Liquid Crystal Display
KR20060043380A (en) * 2004-10-15 2006-05-15 샤프 가부시키가이샤 Liquid crystal display apparatus and method of preventing malfunction in same

Also Published As

Publication number Publication date
KR20080025913A (en) 2008-03-24

Similar Documents

Publication Publication Date Title
US11081040B2 (en) Pixel circuit, display device and driving method
KR101157960B1 (en) Liquid Crystal Display
KR101265333B1 (en) LCD and drive method thereof
JP4982349B2 (en) Liquid crystal display device and driving method thereof
US8711068B2 (en) Liquid crystal display device and driving method thereof
KR101237201B1 (en) LCD and drive method thereof
KR20090069003A (en) Liquid crystal display for automatic control of common voltage
KR20080049329A (en) Lcd and drive method thereof
KR101186018B1 (en) LCD and drive method thereof
KR101296423B1 (en) LCD and drive method thereof
KR101245912B1 (en) Gate drive circuit of LCD
KR101327875B1 (en) LCD and drive method thereof
KR20080039717A (en) Lcd and drive method thereof
KR101264705B1 (en) LCD and drive method thereof
KR20080003193A (en) Lcd and drive method thereof
KR101264704B1 (en) LCD and drive method thereof
KR20070121284A (en) Lcd and driving method thereof
KR101177581B1 (en) LCD and drive method thereof
KR20080044454A (en) Lcd and drive method thereof
KR20070063739A (en) Apparatus and method for driving lcd
KR20070120824A (en) Lcd and drive method thereof
KR20080057923A (en) Lcd and drive method thereof
KR101264701B1 (en) LCD and drive method thereof
KR20080047875A (en) Image display system using lcd and drive method thereof
KR101287758B1 (en) LCD and drive method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7