KR101279711B1 - Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code - Google Patents

Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code Download PDF

Info

Publication number
KR101279711B1
KR101279711B1 KR1020060109632A KR20060109632A KR101279711B1 KR 101279711 B1 KR101279711 B1 KR 101279711B1 KR 1020060109632 A KR1020060109632 A KR 1020060109632A KR 20060109632 A KR20060109632 A KR 20060109632A KR 101279711 B1 KR101279711 B1 KR 101279711B1
Authority
KR
South Korea
Prior art keywords
parity check
generated
maximum
ace
emd
Prior art date
Application number
KR1020060109632A
Other languages
Korean (ko)
Other versions
KR20080041490A (en
Inventor
김동호
김영수
유철우
송홍엽
김준성
김성하
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020060109632A priority Critical patent/KR101279711B1/en
Publication of KR20080041490A publication Critical patent/KR20080041490A/en
Application granted granted Critical
Publication of KR101279711B1 publication Critical patent/KR101279711B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/034—Portable transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG(Improved PEG(Progressive-Edge-Growth) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE(Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD(Extrinsic Message Degree)를 가지는 검사 노드가 선택되어 생성된다.According to the present invention, in a signal transmission apparatus of a communication system using a low density parity check (LDPC) code, an information vector is encoded according to a parity check matrix to generate an LDPC code, and the parity check matrix is divided into two ( The bipartite graph is generated corresponding to the bipartite graph, and when the binary graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm, a minimum ACE (Approximate) among a plurality of candidate test nodes is generated. When there are a plurality of inspection nodes having a maximum cycle extrinsic, an inspection node having a maximum extrinsic message degree (EMD) is selected and generated among the inspection nodes having the maximum minimum ACE.

EMD-IPEG, IPEG, ACE, bipartite 그래프, 검사 노드 EMD-IPEG, IPEG, ACE, bipartite graph, inspection node

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM USING A LOW DENSITY PARITY CHECK CODE}Signal transceiving device and method in communication system using low density parity check code {APPARATUS AND METHOD FOR TRANSMITTING / RECEIVING SIGNAL IN A COMMUNICATION SYSTEM USING A LOW DENSITY PARITY CHECK CODE}

도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면1 is a diagram illustrating a structure of a signal transmission apparatus in a general communication system using an LDPC code.

도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면2 is a diagram illustrating a structure of a signal receiving apparatus in a general communication system using an LDPC code.

도 3은 본 발명의 실시 예에 따른 EMD-IPEG 알고리즘을 사용하여 이분 (bipartite) 그래프를 생성하는 동작을 개략적으로 도시한 도면3 is a diagram schematically illustrating an operation of generating a bipartite graph using an EMD-IPEG algorithm according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시 예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이 2000, 부호율 1/2을 사용할 경우의 성능을 도시한 그래프4 is a graph illustrating the performance of generating an LDPC code using an EMD-IPEG algorithm according to an embodiment of the present invention, particularly when using a block length of 2000 and a code rate of 1/2.

도 5는 본 발명의 실시 예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이 3000, 부호율 1/2을 사용할 경우의 성능을 도시한 그래프5 is a graph illustrating the performance of generating LDPC codes using the EMD-IPEG algorithm according to an embodiment of the present invention, particularly when using a block length 3000 and a code rate 1/2.

본 발명은 통신 시스템에서 신호 송수신 장치 및 방법에 관한 것으로서, 특히 저밀도 패리티 검사 (LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법에 관한 것이다. The present invention relates to an apparatus and method for transmitting and receiving signals in a communication system, and more particularly, to an apparatus and method for transmitting and receiving signals in a communication system using a Low Density Parity Check (LDPC) code. will be.

일반적으로, 차세대 통신 시스템은 이동 단말기 (MS: Mobile Station, 이하 'MS'라 칭하기로 한다)들에게 고속의 대용량 데이터 송수신이 가능한 서비스를 제공하기 위한 이동 통신 시스템 형태로 발전해나가고 있다. 또한, 차세대 통신 시스템에서는 터보 부호(turbo code)와 함께 고속 데이터 송신 시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 에러를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다.In general, the next generation communication system is developing into a mobile communication system for providing a service capable of high-speed, high-capacity data transmission and reception to mobile terminals (MSs). In addition, in the next-generation communication system, the performance gain is known to be excellent in high-speed data transmission together with a turbo code, and the advantage of improving reliability of data transmission by effectively correcting errors caused by noise generated in a transmission channel. The use of LDPC codes with

그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.Next, a structure of a signal transmission apparatus of a general communication system using an LDPC code will be described with reference to FIG. 1.

도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.1 is a diagram showing the structure of a signal transmission apparatus in a general communication system using an LDPC code.

도 1을 참조하면, 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다.
상기 신호 송신 장치에서 송신하고자 하는 정보 데이터, 즉 정보 벡터(information vector)가 발생하면, 상기 정보 벡터는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다. Referring to FIG. 1, a signal transmission apparatus includes an encoder 111, a modulator 113, and a transmitter 115.
When the information data to be transmitted in the signal transmission apparatus, that is, the information vector (information vector) occurs, the information vector is transmitted to the encoder 111. The encoder 111 encodes the information vector using a predetermined coding scheme, generates a codeword vector, that is, an LDPC codeword, and outputs the encoded vector to the modulator 113. Here, the coding scheme is an LDPC coding scheme. The modulator 113 modulates the codeword vector using a predetermined modulation scheme to generate a modulation vector and output the modulated vector to the transmitter 115. The transmitter 115 inputs a modulation vector output from the modulator 113, processes a transmission signal, and transmits the signal to a signal receiving apparatus through an antenna.

다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.Next, a structure of a signal receiving apparatus of a general communication system using an LDPC code will be described with reference to FIG. 2.

도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.2 is a diagram illustrating a structure of a signal receiving apparatus in a general communication system using an LDPC code.

도 2를 참조하면, 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다.
신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다.Referring to FIG. 2, the signal receiving apparatus includes a receiver 211, a demodulator 213, and a decoder 215.
The signal transmitted from the signal transmission device is received through the antenna of the signal reception device, and the signal received through the antenna is transmitted to the receiver 211. The receiver 211 processes the received signal and outputs the received signal processed vector to the demodulator 213. The demodulator 213 inputs a reception vector output from the receiver 211 and demodulates the demodulation vector after demodulating the demodulation vector corresponding to the modulation scheme applied by the modulator of the signal transmission apparatus, that is, the modulator 113. Output to the decoder 215. The decoder 215 inputs a demodulation vector output from the demodulator 213 to decode the decoder according to an encoding method applied by the encoder of the signal transmission apparatus, that is, the encoder 111, and finally decodes the decoded signal. Output as information vector reconstructed by.

한편, 상기 LDPC 부호는 샤논 (Shannon)의 채널 부호화 이론(channel coding theorem)에서 제시하는 채널 용량 한계에 거의 근접하는 성능을 가진다. 따라서, 성능이 우수한 LDPC 부호를 생성하기 위한 다양한 방식들에 대한 연구가 활발하게 진행되고 있으며, 그 대표적인 예로는 PEG(Progressive-Edge-Growth) 알고리즘과, ACE (Approximate Cycle Extrinsic) 알고리즘과, IPEG (Improved PEG) 알고리즘 등이 있다. 여기서, 상기 PEG 알고리즘과, ACE 알고리즘 및 IPEG 알고리즘은 LDPC 부호의 웨이트(weight) 분포가 미리 결정되었을 때 LDPC 부호를 설계하는 알고리즘이다. 상기 웨이트는 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)에서 0이 아닌(non-zero) 엘리먼트들의 개수를 나타낸다. 또한, 상기 ACE 알고리즘은 EMD(extrinsic message degree)를 가능한 크게 생성하는 알고리즘이며, 상기 IPEG 알고리즘은 상기 PEG 알고리즘과 ACE 알고리즘을 결합한 알고리즘이다. 상기 PEG 알고리즘과, ACE 알고리즘 및 IPEG 알고리즘 각각에 대해서 설명하면 다음과 같다.On the other hand, the LDPC code has a performance almost close to the channel capacity limit proposed by Shannon's channel coding theory. Therefore, various methods for generating a high performance LDPC code have been actively studied, and representative examples thereof include a Progressive-Edge-Growth (PEG) algorithm, an Approximate Cycle Extrinsic (ACE) algorithm, and an IPEG ( Improved PEG) algorithm. The PEG algorithm, the ACE algorithm, and the IPEG algorithm are algorithms for designing an LDPC code when a weight distribution of the LDPC code is predetermined. The weight represents the number of non-zero elements in the parity check matrix of the LDPC code. In addition, the ACE algorithm is an algorithm for generating an extrinsic message degree (EMD) as large as possible, and the IPEG algorithm is a combination of the PEG algorithm and the ACE algorithm. The PEG algorithm, the ACE algorithm, and the IPEG algorithm will be described as follows.

첫 번째로, 상기 PEG 알고리즘은 이분(bipartite) 그래프 상에서 어떤 변수 노드(variable node), 즉 비트 노드(bit node)와 검사 노드(check node)를 연결하였을 때 사이클(cycle)을 최대화시킬 수 있는지를 결정하는 알고리즘이다. First, the PEG algorithm determines which variable nodes, ie bit nodes and check nodes, can be maximized on a bipartite graph. The algorithm to decide.

두 번째로, 상기 ACE 알고리즘은 길이가 짧은 사이클이 생성되었을 때, 그 사이클에 대한 ACE를 계산하여 미리 설정된 ACE 이상이 되도록 bipartite 그래프를 생성하는 알고리즘이다.Secondly, when a short cycle is generated, the ACE algorithm generates an bipartite graph such that the ACE for the cycle is calculated to be greater than or equal to a preset ACE.

세 번째로, IPEG 알고리즘은 상기 ACE 알고리즘에서 사용되는 ACE의 개념을 상기 PEG 알고리즘에 도입하여 다수 개의 후보 검사 노드들 중에서 최소 ACE가 최대인 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다.Third, the IPEG algorithm is an algorithm for designing an LDPC code by selecting a test node having a minimum ACE among a plurality of candidate test nodes by introducing the concept of ACE used in the ACE algorithm into the PEG algorithm.

한편, LDPC 부호의 bipartite 그래프상에서 사이클이 길게 생성될수록 상기 bipartite 그래프상에 비교적 짧은 길이, 일 예로 길이 4의 사이클이 많이 존재할 때 발생하는 error floor 등의 성능 열화가 발생하지 않는다. 여기서, 길이가 짧은 사이클이 많다는 것은 작은 웨이트를 가지는 비트 노드가 많다는 것을 나타낸다. 따라서, bipartite 그래프상에서 길이가 짧은 사이클이 생성되지 않도록 패리티 검사 행렬을 생성하는 것이 중요한 요인으로 작용하게 된다. On the other hand, the longer the cycle is generated on the bipartite graph of the LDPC code, the less performance degradation such as an error floor occurs when there are many cycles of a relatively short length, for example, length 4, on the bipartite graph. Here, more cycles with shorter lengths indicate more bit nodes with smaller weights. Therefore, it is important to generate a parity check matrix so that short cycles are not generated on the bipartite graph.

그런데, 상기에서 설명한 바와 같이 상기 ACE알고리즘과 IPEG 알고리즘의 경우, bipartite 그래프상의 사이클의 EMD를 계산할 때 정확한 EMD가 아닌 대략적인 EMD인 ACE를 사용한다. 따라서 결정된 웨이트 분포를 사용하여 bipartite 그래프를 생성할 경우, error floor 현상을 발생시키는 원인이 되는 비교적 작은 웨이트를 가지는 비트 노드 생성에 있어서 더 좋은 성능을 가지도록 bipartite 그래프를 생성할 수 있음에도 불구하고 상기 ACE 사용으로 인해 그 성능이 저하된 bipartite 그래프를 생성하도록 하는 경우가 발생하게 되어 결과적으로 상기 LDPC 부호 자체의 성능을 저하시킬 수 있다. As described above, in the case of the ACE algorithm and the IPEG algorithm, when calculating the EMD of the cycle on the bipartite graph, an ACE which is an approximate EMD is used instead of an accurate EMD. Therefore, when the bipartite graph is generated using the determined weight distribution, the bipartite graph can be generated to have better performance in generating a bit node having a relatively small weight that causes an error floor phenomenon. In some cases, it is possible to generate a bipartite graph whose performance is degraded due to use, and as a result, the performance of the LDPC code itself may be degraded.

따라서, 본 발명의 목적은 LDPC 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for transmitting and receiving signals in a communication system using an LDPC code.

본 발명의 다른 목적은 LDPC 부호를 사용하는 통신 시스템에서 EMD-IPEG 방식을 사용하여 LDPC 부호를 생성하는 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide an apparatus and method for generating an LDPC code using an EMD-IPEG scheme in a communication system using an LDPC code.

상기한 목적들을 달성하기 위한 본 발명의 장치는; 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에 있어서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 부호화기를 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate cycle extrinsic)가 최대인 검사 노드가 다수 개 존재할 시에 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus comprising: A signal transmission apparatus of a communication system using a low density parity check (LDPC) code, the apparatus comprising: an encoder for generating an LDPC code by encoding an information vector corresponding to a parity check matrix, wherein the parity check matrix includes: A bipartite graph is generated corresponding to the bipartite graph, which is a minimum of a plurality of candidate test nodes when a bipartite graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having the maximum Approximate cycle extrinsic (ACE), the test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum ACE.

상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 복호기를 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 한다.Another apparatus of the present invention for achieving the above objects; A signal receiving apparatus of a communication system using a Low Density Parity Check (LDPC) code, the apparatus comprising: a decoder for decoding a received signal corresponding to a parity check matrix and restoring an information vector; A bipartite graph is generated corresponding to the bipartite graph, which is a minimum of a plurality of candidate test nodes when a bipartite graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having an maximum ACE (Approximate Cycle Extrinsic), the test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum ACE.

상기한 목적들을 달성하기 위한 본 발명의 방법은; 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 과정을 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 한다.According to an aspect of the present invention, A signal transmission method in a signal transmission apparatus of a communication system using a low density parity check (LDPC) code, the method comprising: generating an LDPC code by encoding an information vector corresponding to a parity check matrix; A parity check matrix is generated corresponding to a bipartite graph, which is a plurality of candidate checks when a binary graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having the maximum Approximate Cycle Extrinsic (ACE) maximum among the nodes, the test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum minimum ACE.

상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 과정을 포함하며, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 bipartite 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 경우, 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 한다. Another method of the present invention for achieving the above objects is; A signal receiving method in a signal receiving apparatus of a communication system using a Low Density Parity Check (LDPC) code, the method comprising: decoding a received signal corresponding to a parity check matrix and restoring an information vector; A parity check matrix is generated corresponding to a bipartite graph, and the bipartite graph is a plurality of candidate checks when a binary graph of the LDPC code is generated using an IPEG (Improved PEG (Progressive-Edge-Growth)) algorithm. When there are a plurality of test nodes having the maximum Approximate Cycle Extrinsic (ACE) maximum among the nodes, the test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum minimum ACE.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, only parts necessary for understanding the operation according to the present invention will be described, and the description of other parts will be omitted so as not to obscure the gist of the present invention.

본 발명은 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법을 제안한다. 특히, 본 발명은 LDPC 부호를 사용하는 통신 시스템에서 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프 상에서 비교적 짧은 길이의 사이클(cycle)이 생성되지 않도록 LDPC 부호를 생성하는 장치 및 방법을 제안한다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 본 발명의 종래 기술 부분의 도 1 및 도 2에서 설명한 바와 같은 통신 시스템의 신호 송신 장치 및 신호 수신 장치 구성에 본 발명에서 제안하는 LDPC 부호를 사용하여 신호를 송수신하는 동작을 적용할 수 있음은 물론이다. The present invention proposes a signal transmission and reception apparatus and method in a communication system using a low density parity check (LDPC) code. In particular, the present invention proposes an apparatus and method for generating an LDPC code such that a cycle of relatively short length is not generated on a bipartite (hereinafter referred to as 'bipartite') graph in a communication system using an LDPC code. do. In addition, although not shown and described separately in the present invention, the signal using the LDPC code proposed by the present invention in the signal transmission device and the signal reception device configuration of the communication system as described in FIGS. Of course, the operation of transmitting and receiving can be applied.

도 3은 본 발명의 실시 예에 따른 EMD(extrinsic message degree)-IPEG(improved PEG(progressive-edge-growth)) 알고리즘을 사용하여 bipartite 그래프를 생성하는 동작을 개략적으로 도시한 도면이다. FIG. 3 is a diagram schematically illustrating an operation of generating a bipartite graph using an extrinsic message degree (EMD) -improved progressive-edge-growth (IPEG) algorithm according to an embodiment of the present invention.

도 3을 설명하기에 앞서, LDPC 부호의 웨이트(weight) 분포가 미리 결정되었을 때 LDPC 부호를 설계하는 알고리즘으로는 PEG 알고리즘과, ACE(Approximate cycle extrinsic) 알고리즘과, IPEG 알고리즘 등이 존재하며, 본 발명에서는 상기 IPEG 알고리즘을 기반으로 하는 새로운 LDPC 부호 설계 알고리즘을 제안한다. 여기서, 상기 웨이트는 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)에서 0이 아닌(non-zero) 엘리먼트들의 개수를 나타낸다. 이하, 설명의 편의상 본 발명에서 새롭게 제안하는 LDPC 부호 설계 알고리즘을 EMD-IPEG 알고리즘이라 칭하기로 한다. Before describing FIG. 3, the algorithm for designing the LDPC code when the weight distribution of the LDPC code is predetermined may include a PEG algorithm, an Approximate cycle extrinsic (ACE) algorithm, an IPEG algorithm, and the like. The present invention proposes a new LDPC code design algorithm based on the IPEG algorithm. Here, the weight represents the number of non-zero elements in the parity check matrix of the LDPC code. For convenience of explanation, the LDPC code design algorithm newly proposed in the present invention will be referred to as an EMD-IPEG algorithm.

그러면 여기서 상기 EMD-IPEG 알고리즘에 대해서 간략하게 설명하면 다음과 같다.Here, the EMD-IPEG algorithm will be briefly described as follows.

먼저, 상기 EMD-IPEG 알고리즘은 IPEG 알고리즘을 기반으로 하는 알고리즘이며, 상기 IPEG 알고리즘은 상기 ACE 알고리즘에서 사용되는 ACE의 개념을 상기 PEG 알고리즘에 도입하여 다수 개의 후보 검사 노드들 중에서 최소 ACE가 최대인 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다. 그런데, 상기 IPEG 알고리즘의 경우 bipartite 그래프상의 사이클의 EMD를 계산할 때 정확한 EMD가 아닌 대략적인 EMD인 ACE를 사용한다. 따라서 결정된 웨이트 분포를 사용하여 bipartite 그래프를 생성할 경우, error floor 현상을 발생시키는 원인이 되는 비교적 작은 웨이트를 가지는 비트 노드 생성에 있어서 더 좋은 성능을 가지도록 bipartite 그래프를 생성할 수 있음에도 불구하고 상기 ACE 사용으로 인해 그 성능이 저하된 bipartite 그래프를 생성하도록 하는 경우가 발생하게 되어 결과적으로 상기 LDPC 부호 자체의 성능을 저하시킬 수 있다. First, the EMD-IPEG algorithm is an algorithm based on the IPEG algorithm, and the IPEG algorithm introduces the concept of ACE used in the ACE algorithm into the PEG algorithm to check the minimum ACE among the plurality of candidate test nodes. This algorithm selects nodes and designs LDPC codes. However, in the case of the IPEG algorithm, when calculating the EMD of a cycle on a bipartite graph, an ACE which is an approximate EMD is used instead of an accurate EMD. Therefore, when the bipartite graph is generated using the determined weight distribution, the bipartite graph can be generated to have better performance in generating a bit node having a relatively small weight that causes an error floor phenomenon. In some cases, it is possible to generate a bipartite graph whose performance is degraded due to use, and as a result, the performance of the LDPC code itself may be degraded.

따라서, 본 발명에서 제안하는 EMD-IPEG 알고리즘은 다수 개의 후보 검사 노드들 중에서 최소 ACE가 최대가 되는 검사 노드들의 개수가 다수 개 존재할 경우, 상기 최소 ACE가 최대가 되는 검사 노드들중 EMD가 최대가 되는 검사 노드를 선택하여 LDPC 부호를 설계하는 알고리즘이다. 그러면 여기서 EMD-IPEG 알고리즘에 대해서 구체적으로 설명하면 다음과 같다.Accordingly, in the EMD-IPEG algorithm proposed in the present invention, when there are a plurality of check nodes in which the minimum ACE is maximum among a plurality of candidate check nodes, the maximum EMD of the check nodes in which the minimum ACE is maximum is increased. It is an algorithm to design the LDPC code by selecting the check node. Then, the EMD-IPEG algorithm is described in detail as follows.

먼저, PEG 알고리즘은 하기에 나타낸 바와 같다. First, the PEG algorithm is as shown below.

<PEG 알고리즘><PEG algorithm>

Figure 112006081514122-pat00001
Figure 112006081514122-pat00001

Figure 112013012814510-pat00042
Figure 112013012814510-pat00042

상기 PEG 알고리즘에서 sj는 j번째 비트 노드를 나타내며,

Figure 112011086638265-pat00003
는 비트 노드 sj의 웨이트를 나타내며, ci는 i번째 검사 노드를 나타내며,
Figure 112011086638265-pat00004
는 비트 노드 sj의 k(
Figure 112011086638265-pat00005
)번째 에지를 나타내며,
Figure 112011086638265-pat00006
는 비트 노드 sj에서 출발하여 트리(tree)를 생성하였을 때, 깊이(depth) l까지 포함된 검사 노드의 집합을 나타내며,
Figure 112011086638265-pat00007
는
Figure 112011086638265-pat00008
에 속하지 않은 비트 노드의 집합(깊이 l까지의 트리에 포함되지 않은 검사 노드의 집합)을 나타낸다. In the PEG algorithm, s j represents the j th bit node,
Figure 112011086638265-pat00003
Denotes the weight of the bit node s j , c i denotes the i th check node,
Figure 112011086638265-pat00004
Is the k of the bit nodes s j
Figure 112011086638265-pat00005
) Edge,
Figure 112011086638265-pat00006
Denotes the set of check nodes, starting from the bit node s j , up to depth l when the tree is created.
Figure 112011086638265-pat00007
The
Figure 112011086638265-pat00008
Represents a set of bit nodes that do not belong to (a set of check nodes not included in the tree to depth l).

또한, 상기 PEG 알고리즘에서 트리가 지속적으로 확장되어 모든 검사 노드들이 포함되었을 경우, 최소 웨이트를 가지는 검사 노드가 다수 개 존재할 수 있다. 이렇게, 최소 웨이트를 가지는 검사 노드의 집합을

Figure 112011086638265-pat00009
이라고 정의하기로 한다. 상기 PEG 알고리즘은 상기 의 엘리먼트들 중에서 임의의 검사 노드를 선택하는 반면, IPEG 알고리즘은 상기
Figure 112011086638265-pat00011
의 엘리먼트들 각각에 대해서 최소 ACE를 계산하고, 그 최소 ACE가 최대인 검사 노드를 선택한다. 여기서, 상기 ACE 계산은 하기 수학식 1과 같이 수행된다. In addition, when the tree is continuously expanded in the PEG algorithm to include all the check nodes, there may be a plurality of check nodes having the minimum weight. Thus, the set of check nodes with the minimum weight
Figure 112011086638265-pat00009
It is defined as. The PEG algorithm is Selects a random check node among the elements of, while the IPEG algorithm
Figure 112011086638265-pat00011
Compute the minimum ACE for each of the elements of and select the check node whose minimum ACE is maximum. Here, the ACE calculation is performed as in Equation 1 below.

Figure 112006081514122-pat00012
Figure 112006081514122-pat00012

상기 수학식 1에서, di는 비트 노드 i의 웨이트를 나타낸다.In Equation 1, d i represents the weight of the bit node i.

한편, 본 발명에서 제안하는 EMD-IPEG 알고리즘은 상기 IPEG 알고리즘에서 최소 ACE가 최대가 되는 검사 노드가 다수 개 존재할 경우, 정확한 EMD를 계산하여 최대 EMD를 가지는 검사 노드를 선택한다. 상기 EMD 계산은 하기 수학식 2와 같이 수행된다.Meanwhile, the EMD-IPEG algorithm proposed in the present invention selects a test node having the maximum EMD by calculating an accurate EMD when a plurality of test nodes having the maximum minimum ACE exists in the IPEG algorithm. The EMD calculation is performed as in Equation 2 below.

Figure 112006081514122-pat00013
Figure 112006081514122-pat00013

상기 수학식 2에서,

Figure 112006081514122-pat00014
는 열 벡터(column vector)
Figure 112006081514122-pat00015
의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타 낸다. In Equation (2)
Figure 112006081514122-pat00014
Is a column vector
Figure 112006081514122-pat00015
Where v i represents a column vector and S represents a subset of the parity check matrix column vector.

또한, 최소 ACE가 최대가 되는 검사 노드의 집합을 K라 정의하기로 한다. 그러면, 상기 IPEG 알고리즘을 사용할 경우 생성되는 트리에서 K에 해당하는 검사 노드와 트리의 루트(root)와 연결된 서브 트리(sub-tree)를 검출할 수 있고, 상기 검출된 서브 트리에 해당하는 EMD를 상기 수학식 2를 사용하여 계산할 수 있다. In addition, the set of check nodes in which the minimum ACE is maximum will be defined as K. Then, when the IPEG algorithm is used, a test node corresponding to K and a sub-tree connected to the root of the tree may be detected in the generated tree, and the EMD corresponding to the detected subtree may be detected. It can be calculated using Equation 2.

따라서, 상기 도 3에 나타낸 바와 같이 동일한 ACE를 가지는 검사 노드 중에서 최대 EMD를 가지는 검사 노드를 선택하는 것이 가능하게 되며, LDPC 부호의 성능을 향상시키도록 bipartite를 생성하는 것이 가능하게 된다. 또한, 이렇게 생성된 bipartite 그래프에 상응하게 패리티 검사 행렬을 생성하게 되고, 상기 생성된 패리티 검사 행렬을 사용하여 LDPC 부호를 생성하게 되는 것이다. 여기서, bipartite 그래프에 상응하게 패리티 검사 행렬을 생성하는 동작은 이미 널리 알려진 동작이므로 그 상세한 설명을 생략하기로 한다.Therefore, as shown in FIG. 3, it is possible to select a check node having a maximum EMD among check nodes having the same ACE, and to generate a bipartite to improve the performance of the LDPC code. In addition, a parity check matrix is generated corresponding to the generated bipartite graph, and an LDPC code is generated using the generated parity check matrix. Here, since the operation of generating the parity check matrix corresponding to the bipartite graph is well known, a detailed description thereof will be omitted.

다음으로 도 4 및 도 5를 참조하여 본 발명의 실시 예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우의 성능에 대해서 설명하기로 한다.Next, the performance of generating an LDPC code using the EMD-IPEG algorithm according to an embodiment of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 본 발명의 실시 예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이(block length) 2000, 부호율(coding rate) 1/2을 사용할 경우의 성능을 도시한 그래프이다. FIG. 4 illustrates performance when LDPC codes are generated using an EMD-IPEG algorithm according to an embodiment of the present invention, particularly when block length 2000 and coding rate 1/2 are used. It is a graph.

도 4에 도시한 성능 그래프는 최대 반복 복호 횟수가 80회이고, 그 변조 방식으로 BPSK(Binary Phase Shift Keying) 방식을 사용하고, 그 채널 환경이 백색 가산성 가우시안 잡음(AWGN: Additive White Gaussian Noise, 이하, 'AWGN'이라 칭하기로 한다) 채널 환경이고, 웨이트 분포가

Figure 112013012814510-pat00043
라고 가정할 경우의 성능 그래프이다. 도 4에서 'Modified PEG'로 표시되어 있는 성능 그래프가 EMD-IPEG 알고리즘을 사용할 경우의 성능 그래프이며, 세로 축은 비트 에러 레이트(BER: Bit Error Rate, 이하 'BER'이라 칭하기로 한다) 및 프레임 에러 레이트(FER: Frame Error Rate, 이하 'FER'이라 칭하기로 한다)을 나타내며, 가로축은 신호대 잡음비(SNR: Signal to Noise Ratio, 이하 'SNR'이라 칭하기로 한다)을 나타낸다. 상기 도 4에 도시되어 있는 바와 같이 EMD-IPEG 알고리즘을 사용할 경우 그 BER 성능과 FER 성능이 IPEG 알고리즘을 사용할 경우에 비해 우수함을 알 수 있다. 특히, 높은 SNR 영역에서 EMD-IPEG 알고리즘을 사용할 경우 그 성능이 우수함을 알 수 있다. The performance graph shown in FIG. 4 has a maximum number of iterative decoding times of 80 times, and uses a BPSK (Binary Phase Shift Keying) method as its modulation method, and the channel environment is white additive Gaussian noise (AWGN). Hereinafter referred to as 'AWGN') channel environment, the weight distribution is
Figure 112013012814510-pat00043
Is a performance graph. In FIG. 4, the performance graph denoted as 'Modified PEG' is a performance graph when the EMD-IPEG algorithm is used, and the vertical axis represents a bit error rate (BER) and a frame error. It represents a frame (FER: Frame Error Rate, hereinafter referred to as "FER"), the horizontal axis represents a signal to noise ratio (SNR: hereinafter referred to as "SNR"). As shown in FIG. 4, the BER performance and the FER performance of the EMD-IPEG algorithm are superior to those of the IPEG algorithm. In particular, it can be seen that the performance is excellent when the EMD-IPEG algorithm is used in the high SNR region.

도 5는 본 발명의 실시 예에 따른 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우, 특히 블록 길이 3000, 부호율 1/2을 사용할 경우의 성능을 도시한 그래프이다. FIG. 5 is a graph illustrating the performance of generating an LDPC code using an EMD-IPEG algorithm according to an embodiment of the present invention, in particular, when a block length 3000 and a code rate 1/2 are used.

도 5에 도시한 성능 그래프는 최대 반복 복호 횟수가 80회이고, 그 변조 방식으로 BPSK 방식을 사용하고, 그 채널 환경이 AWGN 채널 환경이고, 웨이트 분포가

Figure 112013012814510-pat00044
라고 가정할 경우의 성능 그래프이다. 도 5에서 'proposed PEG'로 표시되어 있는 성능 그래프가 EMD-IPEG 알고리즘을 사용할 경우의 성능 그래프이며, 세로축은 BER 및 FER을 나타내며, 가로축은 SNR을 나타낸다. 도 5에 도시되어 있는 바와 같이 EMD-IPEG 알고리즘을 사용할 경우 그 BER 성능과 FER 성능이 IPEG 알고리즘을 사용할 경우에 비해 우수함을 알 수 있다. 특히, 높은 SNR 영역에서 EMD-IPEG 알고리즘을 사용할 경우 그 성능이 우수함을 알 수 있다. In the performance graph shown in Fig. 5, the maximum number of iterations of decoding is 80 times, the BPSK method is used as the modulation method, the channel environment is an AWGN channel environment, and the weight distribution is
Figure 112013012814510-pat00044
Is a performance graph. In FIG. 5, the performance graph denoted as 'proposed PEG' is a performance graph when the EMD-IPEG algorithm is used, and the vertical axis represents BER and FER, and the horizontal axis represents SNR. As shown in FIG. 5, the BER performance and the FER performance of the EMD-IPEG algorithm are superior to those of the IPEG algorithm. In particular, it can be seen that the performance is excellent when the EMD-IPEG algorithm is used in the high SNR region.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형할 수 있음은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited by the illustrated embodiments, but should be determined by the scope of the appended claims and equivalents thereof.

상술한 바와 같은 본 발명은, LDPC 부호를 사용하는 통신 시스템에서 EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성하도록 함으로써 성능이 향상된 LDPC 부호를 생성하는 것을 가능하게 한다는 이점을 가진다. 특히, EMD-IPEG 알고리즘을 사용하여 LDPC 부호를 생성할 경우 높은 SNR 영역에서 그 BER 성능 및 FER 성능이 우수하게 되어 error floor 현상을 방지할 수 있다는 이점을 가진다. The present invention as described above has the advantage that it is possible to generate an LDPC code with improved performance by allowing the LDPC code to be generated using the EMD-IPEG algorithm in a communication system using the LDPC code. In particular, when the LDPC code is generated using the EMD-IPEG algorithm, its BER performance and FER performance are excellent in a high SNR region, thereby preventing an error floor phenomenon.

Claims (14)

저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서,In a signal transmission method in a signal transmission apparatus of a communication system using a low density parity check (LDPC) code, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 과정을 포함하며, Generating an LDPC code by encoding the information vector corresponding to the parity check matrix; 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 시에 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 하는 신호 송신 장치에서 신호 송신 방법. The parity check matrix is generated corresponding to a bipartite graph, and the binary graph is a plurality of candidates when a binary graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having the maximum Approximate Cycle Extrinsic (ACE) maximum among the test nodes, a test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum minimum ACE. Signal transmission method in a signal transmission apparatus. 제1항에 있어서,The method of claim 1, 상기 생성한 LDPC 부호를 변조하고, 상기 변조된 신호를 송신 신호 처리하여 송신하는 과정을 더 포함하는 신호 송신 장치에서 신호 송신 방법.And modulating the generated LDPC code, and transmitting the modulated signal by transmitting a signal. 제1항에 있어서,The method of claim 1, 상기 ACE는
Figure 112011086638265-pat00018
에 의해 계산되며, 여기서 di는 비트 노드 i의 웨이트를 나타냄을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.The ACE is
Figure 112011086638265-pat00018
And d i denotes the weight of the bit node i. 제1항에 있어서,The method of claim 1, 상기 EMD는
Figure 112011086638265-pat00019
에 의해 계산되며, 여기서
Figure 112011086638265-pat00020
는 열 벡터
Figure 112011086638265-pat00021
의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.The EMD is
Figure 112011086638265-pat00019
Is calculated by
Figure 112011086638265-pat00020
The column vector
Figure 112011086638265-pat00021
And v i represents a column vector, and S represents a subset of the parity check matrix column vector. 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 송신 장치에 있어서,In the signal transmission apparatus of a communication system using a Low Density Parity Check (LDPC) code, 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 LDPC 부호로 생성하는 부호화기를 포함하며,A coder for encoding the information vector corresponding to the parity check matrix to generate an LDPC code, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 시에 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 하는 신호 송신 장치.The parity check matrix is generated corresponding to a bipartite graph, and the binary graph is a plurality of candidates when a binary graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having the maximum Approximate Cycle Extrinsic (ACE) maximum among the test nodes, a test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum minimum ACE. Signal transmission device. 제5항에 있어서,The method of claim 5, 상기 생성한 LDPC 부호를 변조 방식에 상응하게 변조하는 변조기와,A modulator for modulating the generated LDPC code according to a modulation scheme; 상기 변조된 신호를 송신 신호 처리하여 송신하는 송신기를 더 포함하는 신호 송신 장치.And a transmitter for transmitting the modulated signal by transmitting a signal. 제5항에 있어서,The method of claim 5, 상기 ACE는
Figure 112011086638265-pat00022
에 의해 계산되며, 여기서 di는 비트 노드 i의 웨이트를 나타냄을 특징으로 하는 신호 송신 장치.The ACE is
Figure 112011086638265-pat00022
And d i represents the weight of bit node i. 제5항에 있어서,The method of claim 5, 상기 EMD는
Figure 112011086638265-pat00023
에 의해 계산되며, 여기서
Figure 112011086638265-pat00024
는 열 벡터
Figure 112011086638265-pat00025
의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄을 특징으로 하는 신호 송신 장치.The EMD is
Figure 112011086638265-pat00023
Is calculated by
Figure 112011086638265-pat00024
The column vector
Figure 112011086638265-pat00025
And v i represents a column vector, and S represents a subset of the parity check matrix column vector. 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서,In the signal receiving method of the signal receiving apparatus of the communication system using the Low Density Parity Check (LDPC) code, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 과정을 포함하며,Restoring the received signal into an information vector by decoding the received signal corresponding to the parity check matrix; 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 시에 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 하는 신호 수신 장치에서 신호 수신 방법. The parity check matrix is generated corresponding to a bipartite graph, and the binary graph is a plurality of candidates when a binary graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having the maximum Approximate Cycle Extrinsic (ACE) maximum among the test nodes, a test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum minimum ACE. Signal receiving method in a signal receiving device. 제9항에 있어서,10. The method of claim 9, 상기 ACE는
Figure 112011086638265-pat00026
에 의해 계산되며, 여기서 di는 비트 노드 i의 웨이트를 나타냄을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.The ACE is
Figure 112011086638265-pat00026
And d i represents the weight of bit node i. 제9항에 있어서,10. The method of claim 9, 상기 EMD는
Figure 112011086638265-pat00027
에 의해 계산되며, 여기서
Figure 112011086638265-pat00028
는 열 벡터
Figure 112011086638265-pat00029
의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.The EMD is
Figure 112011086638265-pat00027
Is calculated by
Figure 112011086638265-pat00028
The column vector
Figure 112011086638265-pat00029
And v i denotes a column vector, and S denotes a subset of the parity check matrix column vector. 저밀도 패리티 검사 (LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템의 신호 수신 장치에 있어서, In a signal receiving apparatus of a communication system using a low density parity check (LDPC) code, 수신 신호를 패리티 검사 행렬에 상응하게 복호하여 정보 벡터로 복원하는 복호기를 포함하며, A decoder for decoding the received signal corresponding to the parity check matrix and restoring the information signal into an information vector, 상기 패리티 검사 행렬은 이분(bipartite) 그래프에 상응하게 생성되며, 상기 이분 그래프는 IPEG (Improved PEG (Progressive-Edge-Growth)) 알고리즘을 사용하여 상기 LDPC 부호의 이분 그래프가 생성될 경우, 다수 개의 후보 검사 노드들 중에서 최소 ACE (Approximate Cycle Extrinsic)가 최대인 검사 노드가 다수 개 존재할 시에 상기 최소 ACE가 최대인 검사 노드들 중에서 최대 EMD (Extrinsic Message Degree)를 가지는 검사 노드를 생성함을 특징으로 하는 신호 수신 장치.The parity check matrix is generated corresponding to a bipartite graph, and the binary graph is a plurality of candidates when a binary graph of the LDPC code is generated using an Improved PEG (Progressive-Edge-Growth) algorithm. When there are a plurality of test nodes having the maximum Approximate Cycle Extrinsic (ACE) maximum among the test nodes, a test node having the maximum EMD (Extrinsic Message Degree) is generated among the test nodes having the maximum minimum ACE. Signal receiving device. 제12항에 있어서,The method of claim 12, 상기 ACE는
Figure 112011086638265-pat00030
에 의해 계산되며, 여기서 di는 비트 노드 i의 웨이트를 나타냄을 특징으로 하는 신호 수신 장치.The ACE is
Figure 112011086638265-pat00030
And d i denotes the weight of the bit node i. 제12항에 있어서,The method of claim 12, 상기 EMD는
Figure 112011086638265-pat00031
에 의해 계산되며, 여기서
Figure 112011086638265-pat00032
는 열 벡터
Figure 112011086638265-pat00033
의 웨이트를 나타내며, vi는 열 벡터를 나타내며, S는 패리티 검사 행렬 열 벡터의 부분 집합을 나타냄을 특징으로 하는 신호 수신 장치.The EMD is
Figure 112011086638265-pat00031
Is calculated by
Figure 112011086638265-pat00032
The column vector
Figure 112011086638265-pat00033
And v i represents a column vector, and S represents a subset of the parity check matrix column vector.
KR1020060109632A 2006-11-07 2006-11-07 Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code KR101279711B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109632A KR101279711B1 (en) 2006-11-07 2006-11-07 Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109632A KR101279711B1 (en) 2006-11-07 2006-11-07 Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code

Publications (2)

Publication Number Publication Date
KR20080041490A KR20080041490A (en) 2008-05-13
KR101279711B1 true KR101279711B1 (en) 2013-06-27

Family

ID=39648643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109632A KR101279711B1 (en) 2006-11-07 2006-11-07 Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code

Country Status (1)

Country Link
KR (1) KR101279711B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016168991A1 (en) * 2015-04-21 2016-10-27 华为技术有限公司 Low-density parity-check code generation method and device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113434B1 (en) * 2010-10-29 2012-02-24 성균관대학교산학협력단 Methods of encoding and decoding using rate-adaptive ldpc code and apparatuses for using the same
CN109714060A (en) * 2018-12-26 2019-05-03 西安烽火电子科技有限责任公司 A kind of adaptive decoding method that LDPC code can be translated suitable for majority logic

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050062942A (en) * 2003-12-19 2005-06-28 삼성전자주식회사 Apparatus for transmitting and receiving coded data by encoder having unequal error probability in mobile communication system and the method therof
KR20060023225A (en) * 2004-09-09 2006-03-14 한국전자통신연구원 The method for forming ldpc codes using growth network model
KR20060097503A (en) * 2005-03-11 2006-09-14 삼성전자주식회사 Channel interleaving/de-interleaving apparatus in a communication system using a low density parity check code and control method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050062942A (en) * 2003-12-19 2005-06-28 삼성전자주식회사 Apparatus for transmitting and receiving coded data by encoder having unequal error probability in mobile communication system and the method therof
KR20060023225A (en) * 2004-09-09 2006-03-14 한국전자통신연구원 The method for forming ldpc codes using growth network model
KR20060097503A (en) * 2005-03-11 2006-09-14 삼성전자주식회사 Channel interleaving/de-interleaving apparatus in a communication system using a low density parity check code and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016168991A1 (en) * 2015-04-21 2016-10-27 华为技术有限公司 Low-density parity-check code generation method and device

Also Published As

Publication number Publication date
KR20080041490A (en) 2008-05-13

Similar Documents

Publication Publication Date Title
KR100943589B1 (en) Apparatus and method for transmitting/receiving signal in a communication system
US8369448B2 (en) Bit mapping scheme for an LDPC coded 32APSK system
KR100630177B1 (en) Apparatus and method for encoding/decoding space time low density parity check code with full diversity gain
JP3990396B2 (en) Method and system for providing long and short block length low density parity check (LDPC) codes
TWI401892B (en) Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
JP4109241B2 (en) Method and apparatus for providing reduced memory low density parity check (LDPC) code
US9203431B2 (en) Low density parity check (LDPC) encoding and decoding for small terminal applications
KR20070079448A (en) Iterative detection and decoding receiver and method in multiple antenna system
KR20100058260A (en) Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
KR20100117051A (en) Secure communication using error correction codes
JP5355033B2 (en) Wireless relay device, wireless reception device, and decoding method
KR100819247B1 (en) Apparatus and method for transmitting/receiving signal in a communication system
KR101612294B1 (en) Apparatus and method for decoding in communication system
KR100996030B1 (en) Apparatus and method for transmitting/receiving signal in a communication system
KR20150084308A (en) Apparatus and method for adaptively selecting channel code based on non-gaussianity of channel in wireless communication system
KR101279711B1 (en) Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code
KR20070118835A (en) Apparatus and method for improving of iterative detection and decoding in multiple antenna system
JP2005039585A (en) Information transmission method and device
KR100929080B1 (en) Signal transceiving device and method in communication system
CN101150377A (en) Bit mapping scheme of 32APSK system for low-density checksum coding
US20090041097A1 (en) Apparatus and method for network-coding
JP2008011260A (en) Radio communication method, radio transmitter, and radio receiver
KR20070084951A (en) Apparatus and method for receiving signal in a communication system
Aubault-Roudier et al. LDPC channel code optimization for a GNSS CSK-modulated signal
CN114448448B (en) CA-SCL-based polarization code encoding and decoding method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 6