KR101276793B1 - Apparatus for detecting flp signal and method thereof - Google Patents

Apparatus for detecting flp signal and method thereof Download PDF

Info

Publication number
KR101276793B1
KR101276793B1 KR1020110143949A KR20110143949A KR101276793B1 KR 101276793 B1 KR101276793 B1 KR 101276793B1 KR 1020110143949 A KR1020110143949 A KR 1020110143949A KR 20110143949 A KR20110143949 A KR 20110143949A KR 101276793 B1 KR101276793 B1 KR 101276793B1
Authority
KR
South Korea
Prior art keywords
flp
phy
signal
network infrastructure
mac
Prior art date
Application number
KR1020110143949A
Other languages
Korean (ko)
Inventor
김용호
이상학
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020110143949A priority Critical patent/KR101276793B1/en
Application granted granted Critical
Publication of KR101276793B1 publication Critical patent/KR101276793B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321—Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: An FLP (Fast Link Pulse) signal detection device and an operation method thereof are provided to detect an FLP generated for connecting a link between the PHY end of a network infrastructure device and the PHY end of a client device in a network infrastructure environment comprising a router, a switch, and a home gateway. CONSTITUTION: An FLP signal detection module (322) detects an FLP inputted to a PHY end of a network infrastructure device. A MAC (Medium Access Control) power control module (312) controls the power supplied to a MAC end of the network infrastructure device regarding the detection of the FLP based on the FLP signal detection module. A PHY power control module (324) controls the power supplied to a PHY end of the network infrastructure device regarding the detection of the FLP based on the FLP signal detected by the FLP signal detection module. [Reference numerals] (312) MAC power control module; (322) FLP detection module; (324) PHY power control module

Description

ＦＬＰ 신호 검출 장치 및 동작 방법{Apparatus for Detecting FLP Signal and Method Thereof}Apparatus for Detecting FLP Signal and Method Thereof}

본 발명은 패스트 링크 펄스(FLP: Fast Link Pulse, 이하 'FLP'라 칭함) 신호 검출 장치 및 동작 방법에 관한 것이다. 특히 본 발명은 라우터, 스위치, 홈 게이트웨이 등으로 구성되는 네트워크 인프라 환경에서 클라이언트 장치의 물리 계층(이하 'PHY'라 칭함)과 네트워크 인프라 기기의 PHY 계층 사이의 링크를 연결하기 위해 발생하는 FLP를 검출하는 장치 및 이의 동작 방법에 관한 것이다.The present invention relates to a fast link pulse (FLP) signal detecting apparatus and a method of operation. In particular, the present invention detects an FLP generated to connect a link between a physical layer (hereinafter referred to as a 'PHY') of a client device and a PHY layer of a network infrastructure device in a network infrastructure environment including a router, a switch, a home gateway, and the like. An apparatus and a method of operating the same.

라우터, 스위치, 홈 게이트웨이 등으로 구성되는 네트워크 인프라와 PC, 인터넷 TV 셋톱박스 등으로 구성되는 클라이언트로 구성되는 네트워크 인프라 환경에서, 네트워크 인프라 기기의 이더넷 연결 회로 부품인 스위치 IC의 내부는 도 1과 같이 다수의 포트 블록(Port Block)과 프레임 버스(Frame Bus), 스위치 로직(Analyzer/Arbiter) 및 메인 프로세서(CPU) 등으로 구성된다.In a network infrastructure environment consisting of a network infrastructure consisting of a router, a switch, a home gateway, and a client including a PC, an Internet TV set-top box, and the like, the inside of the switch IC, which is an Ethernet connection circuit component of the network infrastructure device, is illustrated in FIG. It consists of a number of port blocks, a frame bus, a switch logic (Analyzer / Arbiter), and a main processor (CPU).

포트 블록은 Tri-speed(또는 Dual-speed)의 PHY 블록과 그 상위에 Tri-speed Mac 블록, 카테고라이저(Categorizer), 리라이터(Rewriter), 스케쥴러(Scheduler) 및 FIFO(First In First Out)로 구성된다. 또한, 스위치 로직에 의해 패킷의 이동이 결정된다. The port block is a Tri-speed (or Dual-speed) PHY block and a Tri-speed Mac block on top of it, the Categorizer, Rewriter, Scheduler, and First In First Out. It consists of. In addition, the movement of the packet is determined by the switch logic.

Tri-speed PHY 블록을 통해 입력된 데이터는 MAC 블록 등을 거쳐, Frame Bus나 스위치 로직으로 전달되며, MAC 블록 또는 상위 패킷 프로세싱 과정을 거쳐 다른 네트워크 기기나 클라이언트로 전송된다. 여기서, 네트워크 IC 부품에서 소비되는 전원 중 80% 이상이 PHY 블록에서 소비된다. 이와 같은 PHY 상태 모니터링 및 제어 구조는 도 2와 같다.Data input through the Tri-speed PHY block is transferred to the frame bus or switch logic via the MAC block, etc., and transmitted to other network devices or clients through the MAC block or higher packet processing. Here, over 80% of the power consumed by the network IC components is consumed by the PHY block. This PHY status monitoring and control structure is shown in FIG.

이와 같은 네트워크 구성에서 PHY 블록은 스위칭 로직의 상위에 위치한 메인 프로세서에서 제어하며, 일부 저전력 부품의 경우 PHY 블록의 소비 전력을 차단하는 옵션을 제공하고 있다. 이와 같은 방법을 통하여 소비 전력을 제어할 수 있으나, 이를 위하여 메인 프로세서가 지속적으로 PHY 블록에 대한 모니터링을 수행하여야 한다. 그러나, 대부분의 네트워크 기기에서는 이와 같은 기능을 지원하고 있지 않은 상황이다.In this network configuration, the PHY block is controlled by the main processor located above the switching logic, and some low-power components offer the option to shut down the power consumption of the PHY block. Power consumption can be controlled through this method, but for this purpose, the main processor must continuously monitor the PHY block. However, most network devices do not support such functions.

또한, 서버용 PC 또는 WOL(Wake on Lan) 지원 장치 등의 클라이언트 장치들은 대기 모드 상태에서도 WOL 기능을 지원하기 위하여, PHY 단에 전원을 공급하고 있으므로, 네트워크 인프라 기기 소비 전력 증가의 원인이 되고 있다.In addition, client devices such as server PCs or WOL (Wake on Lan) supporting devices are supplying power to the PHY stage in order to support the WOL function even in the standby mode, thereby increasing the power consumption of network infrastructure devices.

이와 같은 문제점을 해결하기 위하여, 본 발명은 라우터, 스위치, 홈 게이트웨이 등으로 구성되는 네트워크 인프라 환경에서 클라이언트 장치의 PHY단과 네트워크 인프라 기기의 PHY단 사이의 링크를 연결하기 위해 발생하는 FLP를 검출하는 장치 및 이의 동작 방법을 제공하는 것이다.In order to solve this problem, the present invention is an apparatus for detecting a FLP generated to connect a link between the PHY terminal of the client device and the PHY terminal of the network infrastructure device in a network infrastructure environment consisting of routers, switches, home gateways, etc. And to provide a method of operation thereof.

본 발명의 실시예에 따른 FLP 신호 검출 장치는 클라이언트 장치와 네트워크 인프라 기기 사이의 FLP를 이용하여, 네트워크 인프라 기기로 공급되는 전원을 제어하는 FLP 신호 검출 장치로서, 네트워크 인프라 기기의 PHY단으로 입력되는 FLP를 검출하는 FLP 신호 검출 모듈; FLP 신호 검출 모듈에 의한 FLP 검출 여부에 따라, 네트워크 인프라 기기의 MAC단에 공급되는 전원을 제어하는 MAC 전원 제어 모듈; 및 FLP 신호 검출 모듈에 의한 FLP 검출 여부에 따라, 네트워크 인프라 기기의 PHY단에 공급되는 전원을 제어하는 PHY 전원 제어 모듈을 포함한다.An FLP signal detection apparatus according to an embodiment of the present invention is an FLP signal detection apparatus for controlling power supplied to a network infrastructure device by using an FLP between a client device and a network infrastructure device, and is input to the PHY terminal of the network infrastructure device. An FLP signal detection module for detecting FLP; A MAC power control module for controlling the power supplied to the MAC terminal of the network infrastructure device according to whether the FLP signal detection module detects the FLP; And a PHY power control module for controlling power supplied to the PHY terminal of the network infrastructure device according to whether the FLP signal detection module detects the FLP.

또한, 본 발명의 실시예에 따른 FLP 신호 검출 방법은 네트워크 인프라 기기로 공급되는 전원을 제어하기 위한 FLP 신호를 검출하는 방법으로서, (a) 네트워크 인프라 기기의 PHY단으로 입력되는 RX 신호를 모니터링하는 단계; (b) RX 패킷이 수신되지 않거나 PHY단의 링크가 끊어짐이 확인되면, 네트워크 인프라 기기로 공급되는 전원을 차단하는 단계; (c) RX 신호의 모니터링을 통해, FLP 신호의 검출 여부를 확인하는 단계; 및 (d) FLP 신호의 검출이 확인되면 네트워크 인프라 기기로 전원을 공급하여 정상 모드로 동작시키는 단계를 포함한다.In addition, the FLP signal detection method according to an embodiment of the present invention is a method for detecting the FLP signal for controlling the power supplied to the network infrastructure device, (a) monitoring the RX signal input to the PHY terminal of the network infrastructure device step; (b) disconnecting power supplied to the network infrastructure device when it is confirmed that the RX packet is not received or the link of the PHY terminal is broken; (c) checking whether the FLP signal is detected by monitoring the RX signal; And (d) supplying power to the network infrastructure device to operate in the normal mode when the detection of the FLP signal is confirmed.

본 발명에 의하여 라우터, 스위치, 홈 게이트웨이 등으로 구성되는 네트워크 인프라 환경에서 클라이언트 장치의 PHY단과 네트워크 인프라 기기의 PHY단 사이의 링크를 연결하기 위해 발생하는 FLP를 검출하여, 패킷이 일정 시간 동안 검출되지 않거나, 전원이 차단된 대기 모드로 확인되는 경우에는 자동적으로 MAC단과 PHY단으로 공급되는 전원을 차단하고, 정상 모드로 확인되는 경우에는 자동으로 MAC단과 PHY단으로 전원을 공급함으로써, CPU 제어 없이 네트워크 인프라 기기의 PHY단에서 소비되는 전력을 절감할 수 있는 효과가 있다.According to the present invention, a FLP generated to connect a link between a PHY end of a client device and a PHY end of a network infrastructure device is detected in a network infrastructure including a router, a switch, a home gateway, and the like. Otherwise, if the power is turned off in the standby mode, the power is automatically cut off from the MAC and PHY stages. If it is checked in the normal mode, the power is automatically supplied to the MAC and PHY stages. There is an effect that can reduce the power consumed in the PHY stage of the infrastructure device.

도 1은 네트워크 인프라 기기의 이더넷 연결 회로 부품인 스위치 IC의 내부 구성을 간략하게 나타낸 도면,
도 2는 PHY 블록에서의 PHY 상태 모니터링 및 제어 구조를 간략하게 나타낸 도면,
도 3은 본 발명의 실시예에 따른 네트워크 인프라 기기의 MAC 및 PHY 제어 회로 구성을 간략하게 나타낸 블록 구성도,
도 4는 본 발명의 실시예에 따른 FLP 검출 모듈의 구성도,
도 5는 본 발명의 실시예에 따른 FLP 검출 모듈과 PHY 로직 모듈 사이의 연결 방식을 설명하기 위한 블록 구성도,
도 6은 본 발명에서 사용되는 FLP 신호를 설명하기 위한 도면,
도 7은 본 발명의 실시예에 따른 FLP 검출 방법을 설명하기 위한 순서도,
도 8은 본 발명의 실시예에 따른 홈게이트웨이 또는 네트워크 라우터의 구조를 나타낸 도면이다.1 is a diagram schematically illustrating an internal configuration of a switch IC that is an Ethernet connection circuit component of a network infrastructure device;
2 is a simplified diagram of a PHY status monitoring and control structure in a PHY block;
3 is a block diagram schematically illustrating a MAC and PHY control circuit configuration of a network infrastructure device according to an embodiment of the present invention;
4 is a configuration diagram of an FLP detection module according to an embodiment of the present invention;
5 is a block diagram illustrating a connection scheme between an FLP detection module and a PHY logic module according to an embodiment of the present invention;
6 is a view for explaining an FLP signal used in the present invention;
7 is a flowchart illustrating a FLP detection method according to an embodiment of the present invention;
8 is a diagram illustrating a structure of a home gateway or a network router according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise. Also, the terms " part, "" module," and " module ", etc. in the specification mean a unit for processing at least one function or operation and may be implemented by hardware or software or a combination of hardware and software have.

도 3은 본 발명의 실시예에 따른 네트워크 인프라 기기의 MAC 및 PHY 제어 회로 구성을 간략하게 나타낸 블록 구성도이다.3 is a block diagram schematically illustrating a configuration of a MAC and PHY control circuit of a network infrastructure device according to an embodiment of the present invention.

본 발명의 실시예에 따라, 라우터, 스위치, 홈 게이트웨이 등의 네트워크 인프라 기기에서의 제어 회로는 MAC 제어 회로(310)와 PHY 제어 회로(320)를 포함하여 구성된다.According to an embodiment of the present invention, a control circuit in a network infrastructure device such as a router, a switch, a home gateway, etc. includes a MAC control circuit 310 and a PHY control circuit 320.

MAC 제어 회로(310)는 MAC 전원 제어 모듈(312), MAC 수신 모듈(314) 및 MAC 송신 모듈(316)을 포함하며, PHY 제어 회로(320)는 FLP 검출 모듈(Detect Circuit) (322), PHY 전원 제어 모듈(324) 및 PHY 로직 모듈(326)을 포함한다.The MAC control circuit 310 includes a MAC power supply control module 312, a MAC receiving module 314 and a MAC transmitting module 316, and the PHY control circuit 320 includes a FLP Detect Circuit 322, PHY power supply control module 324 and PHY logic module 326.

정상적인 동작 상태에서 MAC 제어 회로(310) 및 PHY 제어 회로(320)에서는 FLP 검출 모듈(322)에 의해 MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 전원이 정상적으로 공급됨으로써, MAC 수신 모듈(314), MAC 송신 모듈(316) 및 PHY 로직 모듈(326)이 동작을 수행하여 네트워크 패킷을 처리하게 된다.In the normal operation state, the MAC control circuit 310 and the PHY control circuit 320 are normally supplied with power to the MAC power control module 312 and the PHY power control module 324 by the FLP detection module 322, thereby receiving MAC. The module 314, the MAC transmitting module 316, and the PHY logic module 326 perform operations to process network packets.

여기서, FLP 검출 모듈(322)은 PHY 제어 회로(320)로 입력되는 RX+ 신호를 검출하여, 전원 공급 여부를 결정한다. 이와 같은 내용은 도 5를 통하여 상세하게 설명하기로 한다.Here, the FLP detection module 322 detects the RX + signal input to the PHY control circuit 320 to determine whether to supply power. Such details will be described in detail with reference to FIG. 5.

그러나, FLP 검출 모듈(322)로부터 MAC 제어 회로(310) 및 PHY 제어 회로(320)에 일정 기간 동안 패킷이 들어오지 않거나, 연결된 네트워크 클라이언트 링크가 차단된 상태에서는 MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 대한 전원이 차단됨으로써 대기 상태로 동작한다.However, the MAC power control module 312 and the PHY power supply do not enter packets from the FLP detection module 322 to the MAC control circuit 310 and the PHY control circuit 320 for a predetermined period of time, or the connected network client link is disconnected. The power to the control module 324 is cut off to operate in the standby state.

도 4는 본 발명의 실시예에 따른 FLP 검출 모듈의 구성도이다.4 is a block diagram of an FLP detection module according to an embodiment of the present invention.

FLP 검출 모듈(322)은 PHY 제어 회로(320)로 입력되는 이더넷 라인의 RX+ 신호를 모니터링함으로써 전원 공급 여부를 결정한다. 그리고, RX+ 신호의 모니터링을 통해 클라이언트 기기에 전원이 공급되거나 대기모드에서 정상모드로 복귀하는 경우, 링크 연결을 위해 발생하는 FLP를 검출하는 기능을 수행한다.The FLP detection module 322 determines whether to supply power by monitoring the RX + signal of the Ethernet line input to the PHY control circuit 320. When the power is supplied to the client device through the monitoring of the RX + signal or when the client device returns from the standby mode to the normal mode, the FLP detects an FLP generated for link connection.

이에 따라 FLP 검출 모듈(322)은 메인 프로세서에서 'FLP Detect Start' 신호를 펄스 형태로 인가한 이후, 디플립플롭(D Flip-Flop)으로부터 출력되는 신호를 확인함으로써 FLP의 검출 여부를 결정한다.Accordingly, the FLP detection module 322 determines whether to detect the FLP by checking the signal output from the D flip-flop after applying the 'FLP Detect Start' signal in the form of a pulse from the main processor.

즉, 도 4와 같이 구성되는 FLP 검출 모듈(322)에서 디플립플롭으로부터 'FLP Not Detected' 상태의 High 신호가 출력되면, MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 의하여 공급되는 전원이 차단됨으로써, MAC 제어 회로(310) 및 PHY 제어 회로(320)가 대기 상태로 동작한다.That is, when the high signal of the 'FLP Not Detected' state is output from the flip-flop in the FLP detection module 322 configured as shown in FIG. 4, it is supplied by the MAC power control module 312 and the PHY power control module 324. When the power is cut off, the MAC control circuit 310 and the PHY control circuit 320 operate in a standby state.

반면, 디플립플롭으로부터 'FLP Detected' 상태의 Low 신호가 출력되면, MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 의하여 전원이 공급됨으로써, MAC 제어 회로(310) 및 PHY 제어 회로(320)가 패킷을 처리하게 된다.On the other hand, when the Low signal of the 'FLP Detected' state is output from the flip-flop, the power is supplied by the MAC power supply control module 312 and the PHY power supply control module 324, the MAC control circuit 310 and PHY control circuit 320 will process the packet.

도 5는 본 발명의 실시예에 따른 FLP 검출 모듈과 PHY 로직 모듈 사이의 연결 방식을 설명하기 위한 블록 구성도이다.5 is a block diagram illustrating a connection method between an FLP detection module and a PHY logic module according to an embodiment of the present invention.

FLP 검출 모듈(322)은 PHY 로직 모듈(326)과 이더넷 트랜스 포머(X-former)(504) 사이에 위치한다. 여기서, 이더넷 트랜스포머(504)는 인터넷 연결 단자인 RJ-45(502)와 연결되어 PHY 제어 회로(320)로 입력되는 신호를 수신한다.The FLP detection module 322 is located between the PHY logic module 326 and the Ethernet transformer (X-former) 504. Here, the Ethernet transformer 504 is connected to the RJ-45 (502), the Internet connection terminal receives a signal input to the PHY control circuit 320.

FLP 검출 모듈(322)은 이더넷 트랜스포머(504)로부터 PHY 로직 모듈(326)로 전달되는 RX+ 신호를 검출 신호로 이용한다.The FLP detection module 322 uses the RX + signal transmitted from the Ethernet transformer 504 to the PHY logic module 326 as a detection signal.

도 6은 본 발명에서 사용되는 FLP 신호를 설명하기 위한 도면이다.6 is a view for explaining the FLP signal used in the present invention.

본 발명에 따르면, 이더넷 전원이 차단된 상태에서는 이더넷 트랜스포머(504)에서 출력되는 RX+ 신호는 1V 수준에서 머물러 있으나, 네트워크 클라이언트의 PHY 제어 회로(320)가 정상적으로 동작하면 1V의 펄스(Pulse) 형태로 신호가 변화하게 된다. 이에 따라, PHY 제어 회로(320)가 동작하는 경우, 도 6에 도시된 것과 같은 형태의 FLP 신호가 발생된다.According to the present invention, the RX + signal output from the Ethernet transformer 504 stays at 1V level when the Ethernet power is cut off, but when the PHY control circuit 320 of the network client operates normally, it is in the form of 1V pulse. The signal will change. Accordingly, when the PHY control circuit 320 operates, an FLP signal of the type shown in FIG. 6 is generated.

여기서, FLP 신호에 사용되는 펄스의 전압 및 시간 간격을 실제로 구현함에 있어서, 다양한 크기로 구현할 수 있다.Here, in realizing the voltage and time interval of the pulse used for the FLP signal, it can be implemented in various sizes.

도 7은 본 발명의 실시예에 따른 FLP 검출 방법을 설명하기 위한 순서도이다.7 is a flowchart illustrating a FLP detection method according to an embodiment of the present invention.

본 발명의 실시예에 따르면, MAC 제어 회로(310)와 PHY 제어 회로(320)는 정상 모드로 동작을 시작한다(S700).According to the exemplary embodiment of the present invention, the MAC control circuit 310 and the PHY control circuit 320 start operation in the normal mode (S700).

그리고, PHY 제어 회로(320)가 동작을 시작함에 따라, FLP 검출 모듈(322)도 이더넷 트랜스포머(504)로부터 전달되는 RX+ 신호의 모니터링을 시작한다(S702). Then, as the PHY control circuit 320 starts operation, the FLP detection module 322 also starts monitoring the RX + signal transmitted from the Ethernet transformer 504 (S702).

RX+ 신호를 모니터링한 결과, RX 패킷이 수신되지 않거나, PHY의 링크가 끊어짐이 확인되면(S704), MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 의해 전원을 차단하며(S706), FLP 검출 모듈(322)의 FLP 검출 작업을 시작한다(S708).As a result of monitoring the RX + signal, if no RX packet is received or it is confirmed that the link of the PHY is broken (S704), the power is cut off by the MAC power control module 312 and the PHY power control module 324 (S706). In operation S708, the FLP detection operation of the FLP detection module 322 is started.

FLP 검출 모듈(322)에서의 FLP 검출 작업 결과, FLP의 검출이 확인되면(S710), MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 의하여 전원이 정상적으로 인가됨으로써, MAC 제어 회로(310)와 PHY 제어 회로(320)는 정상 모드로 작동된다(S712).As a result of the FLP detection operation in the FLP detection module 322, when the detection of the FLP is confirmed (S710), the power is normally applied by the MAC power supply control module 312 and the PHY power supply control module 324, whereby the MAC control circuit ( 310 and the PHY control circuit 320 is operated in the normal mode (S712).

그러나, S710 단계에서 FLP의 검출이 확인되지 않는 경우에는, MAC 전원 제어 모듈(312) 및 PHY 전원 제어 모듈(324)에 의해 전원을 차단한 상태에서의 FLP 검출 작업을 계속하여 수행하는 S706 이후의 단계를 반복하여 수행한다.However, if the detection of the FLP is not confirmed in step S710, after the step S706 that continues to perform the FLP detection operation in the state of power off by the MAC power control module 312 and PHY power control module 324 Repeat the steps.

이와 같은 방법을 통하여, FLP 검출에 따른 MAC단과 PHY단의 전원 공급을 제어할 수 있다.Through this method, it is possible to control the power supply of the MAC terminal and the PHY terminal according to the FLP detection.

도 8은 본 발명의 실시예에 따른 홈 게이트웨이 또는 네트워크 라우터의 구조를 나타낸 도면이다.8 is a diagram illustrating the structure of a home gateway or a network router according to an embodiment of the present invention.

도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 FLP 검출 모듈(322)을 적용한 홈 게이트웨이 또는 네트워크 라우터에서는, 패킷 모니터링 애플리케이션을 통하여 PHY단의 링크가 끊어진 상태를 확인하면, FLP 검출 모듈(322)이 구동을 시작하며, MAC 제어 회로(310)와 PHY 제어 회로(320)는 전원을 차단한 상태로 대기한다.As shown in FIG. 8, in the home gateway or the network router to which the FLP detection module 322 is applied according to an embodiment of the present invention, when the link of the PHY terminal is checked through the packet monitoring application, the FLP detection module ( 322 starts driving, and the MAC control circuit 310 and the PHY control circuit 320 wait with the power off.

그러다가, FLP 검출 모듈(322)이 이더넷 트랜스포머(X-Former)(504)로부터 전달되는 RX의 출력을 확인하는 경우, 자동으로 MAC 전원 제어 모듈 및 PHY 전원 제어 모듈을 통해 전원을 공급하여 패킷을 처리한다.Then, when the FLP detection module 322 checks the output of the RX transmitted from the Ethernet transformer (X-Former) 504, it automatically supplies power through the MAC power control module and the PHY power control module to process the packet. do.

이와 같이 FLP 검출 모듈(322)에서의 FLP 검출 작업을 통해 MAC단과 PHY단의 전원 공급을 제어함으로써, 소비되는 전력을 절감할 수 있다.As such, the power consumption of the MAC and PHY terminals may be controlled through the FLP detection operation in the FLP detection module 322, thereby reducing power consumption.

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. The embodiments of the present invention described above are not only implemented by the apparatus and method but may be implemented through a program for realizing the function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded, The embodiments can be easily implemented by those skilled in the art from the description of the embodiments described above.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

310: MAC 제어 회로 312: MAC 전원 제어 모듈
314: MAC 수신 모듈 316: MAC 송신 모듈
320: PHY 제어 회로 322: FLP 검출 회로
324: PHY 전원 제어 모듈 326: PHY 로직 모듈
502: 인터넷 연결 단자(RJ-45) 504: 이더넷 트랜스포머310: MAC control circuit 312: MAC power control module
314: MAC reception module 316: MAC transmission module
320: PHY control circuit 322: FLP detection circuit
324: PHY power control module 326: PHY logic module
502: Internet connection terminal (RJ-45) 504: Ethernet transformer

Claims (6)

클라이언트 장치와 네트워크 인프라 기기 사이의 FLP(Fast Link Pulse)를 이용하여, 상기 네트워크 인프라 기기로 공급되는 전원을 제어하는 FLP 신호 검출 장치로서,
상기 네트워크 인프라 기기의 PHY단으로 입력되는 상기 FLP를 검출하는 FLP 신호 검출 모듈;
상기 FLP 신호 검출 모듈에 의한 FLP 검출 여부에 따라, 상기 네트워크 인프라 기기의 MAC단에 공급되는 전원을 제어하는 MAC 전원 제어 모듈; 및
상기 FLP 신호 검출 모듈에 의한 FLP 검출 여부에 따라, 상기 네트워크 인프라 기기의 PHY단에 공급되는 전원을 제어하는 PHY 전원 제어 모듈
을 포함하는 FLP 신호 검출 장치.An FLP signal detection apparatus for controlling power supplied to the network infrastructure device by using a fast link pulse (FLP) between a client device and a network infrastructure device,
A FLP signal detection module detecting the FLP input to the PHY terminal of the network infrastructure device;
A MAC power control module for controlling power supplied to the MAC terminal of the network infrastructure device according to whether the FLP signal is detected by the FLP signal detection module; And
PHY power control module for controlling the power supplied to the PHY terminal of the network infrastructure device according to whether the FLP signal detection module detects the FLP
FLP signal detection apparatus comprising a. 제 1항에 있어서,
상기 MAC 전원 제어 모듈 및 상기 PHY 전원 제어 모듈은,
상기 FLP 신호 검출 모듈에 의해 FLP 검출이 확인되면, 상기 MAC단 또는 상기 PHY단으로 전원을 인가하고,
상기 FLP 신호 검출 모듈에 의한 FLP의 검출이 확인되지 않으면, 상기 MAC단 또는 상기 PHY단으로 제공되는 전원을 차단하는 것을 특징으로 하는 FLP 신호 검출 장치.The method of claim 1,
The MAC power control module and the PHY power control module,
When FLP detection is confirmed by the FLP signal detection module, power is supplied to the MAC terminal or the PHY terminal,
If the detection of the FLP by the FLP signal detection module is not confirmed, the power supply to the MAC terminal or the PHY terminal is cut off characterized in that the FLP signal detection device. 제1항 또는 제2항에 있어서,
상기 FLP 검출 모듈은,
이더넷 라인을 통해 상기 네트워크 인프라 기기의 PHY단으로 입력되는 RX+ 신호로부터 상기 FLP의 검출을 확인하는 것을 특징으로 하는 FLP 신호 검출 장치.The method according to claim 1 or 2,
The FLP detection module,
And detecting the detection of the FLP from an RX + signal input to the PHY terminal of the network infrastructure device through an Ethernet line. 제3항에 있어서,
상기 FLP 검출 모듈은 디플립플롭(D Flip-Flop)을 포함하며, 상기 디플립플롭으로부터 출력되는 신호가 'TLP Detected'신호이면 상기 MAC단 또는 상기 PHY단으로 전원을 인가하고, 상기 디플립플롭으로부터 출력되는 신호가 'TLP Not Detected'신호이면 상기 MAC단 또는 상기 PHY단으로 제공되는 전원을 차단하는 것을 특징으로 하는 FLP 신호 검출 장치.The method of claim 3,
The FLP detection module includes a D flip-flop, and when the signal output from the flip-flop is a 'TLP Detected' signal, power is supplied to the MAC terminal or the PHY terminal, and the flip-flop If the signal output from the 'TLP Not Detected' signal, the FLP signal detection device, characterized in that to cut off the power provided to the MAC terminal or the PHY terminal. 네트워크 인프라 기기로 공급되는 전원을 제어하기 위한 FLP(Fast Link Pulse) 신호를 검출하는 방법에 있어서,
(a) 상기 네트워크 인프라 기기의 PHY단으로 입력되는 RX 신호를 모니터링하는 단계;
(b) 상기 RX 신호가 수신되지 않거나, 상기 PHY단의 링크가 끊어짐이 확인되면, 상기 네트워크 인프라 기기로 공급되는 전원을 차단하는 단계;
(c) 상기 RX 신호의 모니터링을 통해, 상기 FLP 신호의 검출 여부를 확인하는 단계; 및
(d) 상기 FLP 신호의 검출이 확인되면, 상기 네트워크 인프라 기기로 전원을 공급하여 정상 모드로 동작시키는 단계
를 포함하는 FLP 신호 검출 방법.In the method for detecting a FLP (Fast Link Pulse) signal for controlling the power supplied to the network infrastructure device,
(a) monitoring an RX signal input to a PHY terminal of the network infrastructure device;
(b) disconnecting power supplied to the network infrastructure device when the RX signal is not received or the link of the PHY terminal is confirmed to be disconnected;
(c) checking whether the FLP signal is detected by monitoring the RX signal; And
(d) if the detection of the FLP signal is confirmed, supplying power to the network infrastructure device to operate in a normal mode;
FLP signal detection method comprising a. 제5항에 있어서, 상기 단계 (d)는,
상기 FLP 신호의 검출이 확인되면, 상기 네트워크 기기의 MAC단 및 PHY단으로 각각 전원을 인가하는 것을 특징으로 하는 FLP 신호 검출 방법.The method of claim 5, wherein step (d)
And when the detection of the FLP signal is confirmed, power is applied to the MAC and PHY terminals of the network device, respectively.
KR1020110143949A 2011-12-27 2011-12-27 Apparatus for detecting flp signal and method thereof KR101276793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110143949A KR101276793B1 (en) 2011-12-27 2011-12-27 Apparatus for detecting flp signal and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110143949A KR101276793B1 (en) 2011-12-27 2011-12-27 Apparatus for detecting flp signal and method thereof

Publications (1)

Publication Number Publication Date
KR101276793B1 true KR101276793B1 (en) 2013-06-20

Family

ID=48867379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143949A KR101276793B1 (en) 2011-12-27 2011-12-27 Apparatus for detecting flp signal and method thereof

Country Status (1)

Country Link
KR (1) KR101276793B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010021A (en) * 2002-07-22 2004-01-31 삼성전자주식회사 Inproved method of parallel detection for ethernet protocol

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010021A (en) * 2002-07-22 2004-01-31 삼성전자주식회사 Inproved method of parallel detection for ethernet protocol

Similar Documents

Publication Publication Date Title
US8108705B2 (en) Power supplying device, power supply controlling method, power supply controlling program and network system
US9519327B2 (en) Communication apparatus and control method therefor
US7903597B2 (en) Power management of a network device
US8234510B2 (en) System and method for energy savings through emulation of wake on LAN in energy efficient ethernet
US20120188885A1 (en) Method and system for self-adapting dynamic power reduction mechanism for physical layer devices in packet data networks
EP3041167B1 (en) Wake-on-link
US8504856B2 (en) Communication apparatus with power saving
JP5704904B2 (en) DATA PROCESSING DEVICE, DATA PROCESSING DEVICE CONTROL METHOD, AND PROGRAM
US20080307042A1 (en) Information processing system, information processing method, and program
US9007930B2 (en) Communication apparatus
US9377838B2 (en) Data processing apparatus and power saving control method when transiting to a power saving state
US8756447B2 (en) Apparatus and method for transmitting a pause frame to a link partner to establish a transmission pause period according to a low data rate being detected
JP2005123715A (en) Network relay apparatus
JP5171591B2 (en) Network system and network relay device power control method
JP2013027991A (en) Image processing apparatus, communication method and communication program using the same
JP4871924B2 (en) Network equipment
US20120110357A1 (en) Communication apparatus, method of controlling the same, and storage medium
JP4643499B2 (en) Information processing device
US8095667B1 (en) Methods and apparatus for remotely waking up a computer system on a computer network
KR101276793B1 (en) Apparatus for detecting flp signal and method thereof
JP2007148781A (en) Power management controller for network peripheral device
US20100211831A1 (en) Fault notification method and communication apparatus
JP2012186557A (en) Communication circuit and communication method
JP6555027B2 (en) Information processing system, communication relay device, and information processing device
JP2011151592A (en) Communication device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6