KR101221643B1 - Flip chip Light-emitting device and Method of manufacturing the same - Google Patents
Flip chip Light-emitting device and Method of manufacturing the same Download PDFInfo
- Publication number
- KR101221643B1 KR101221643B1 KR1020120024516A KR20120024516A KR101221643B1 KR 101221643 B1 KR101221643 B1 KR 101221643B1 KR 1020120024516 A KR1020120024516 A KR 1020120024516A KR 20120024516 A KR20120024516 A KR 20120024516A KR 101221643 B1 KR101221643 B1 KR 101221643B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- type semiconductor
- semiconductor layer
- emitting device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 33
- 230000031700 light absorption Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 185
- 230000008569 process Effects 0.000 description 21
- 239000010408 film Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000454 electroless metal deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 베이스 기판의 일면에 n형 반도체층, 상기 n형 반도체층의 일부에 형성된 p형 반도체층과, 오믹성 투과층을 포함하는 발광 셀이 형성된 발광 셀 블록 및 상기 발광 셀 블록이 플립칩 본딩되는 서브 마운트 기판을 포함하고, 상기 서브 마운트 기판은 플립칩 본딩되는 상면에 반사층을 포함하는 것을 특징으로 하는 발광 소자 및 이의 제조 방법을 제공한다.
본 발명에 의한 발광 소자 및 이이 제조 방법은 p형 반도체층 상에 오믹성 투과층을 형성하고 서브 마운트 기판 상에 반사층을 형성함으로써, 광의 흡수를 막고 반사율을 높여 발광 효율을 향상시킬 수 있으며 광출력 특성을 향상시킬 수 있다.The present invention provides an n-type semiconductor layer on one surface of a base substrate, a p-type semiconductor layer formed on a portion of the n-type semiconductor layer, a light emitting cell block including a light emitting cell including an ohmic transmission layer, and the light emitting cell block is a flip chip. It includes a sub-mount substrate to be bonded, the sub-mount substrate provides a light emitting device and a method for manufacturing the same, characterized in that it comprises a reflective layer on the upper surface is flip-chip bonded.
The light emitting device and the method of manufacturing the same according to the present invention form an ohmic transmission layer on the p-type semiconductor layer and a reflection layer on the sub-mount substrate, thereby preventing the absorption of light and increasing the reflectance to improve the luminous efficiency and the light output. Properties can be improved.
Description
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 플립칩(Flip-Chip) 구조의 발광 소자에 있어서 발광 효율과 휘도를 향상시키기 위한 발광 소자 및 이의 제조 방법에 관한 것이다.
The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a light emitting device for improving the luminous efficiency and brightness in a light emitting device having a flip-chip structure and a manufacturing method thereof.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다. A light emitting diode (LED) refers to a device that makes a small number of carriers (electrons or holes) injected using a pn junction structure of a semiconductor and emits a predetermined light by recombination thereof. GaAs, AlGaAs, GaN Various colors may be realized by configuring a light emitting source by changing a compound semiconductor material such as InGaN, AlGaInP, or the like.
이러한 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명용, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.Such a light emitting device has a smaller power consumption and a longer life than conventional light bulbs or fluorescent lamps, can be installed in a narrow space, and exhibits strong vibration resistance. These light emitting devices are used as display devices and backlights, and because they have excellent characteristics in terms of power consumption reduction and durability, they are expected to be widely applied to general lighting, large LCD-TV backlights, automotive headlights, and general lighting. For this purpose, the light emission efficiency of the light emitting device needs to be improved, the heat dissipation problem must be solved, and the high brightness and high power of the light emitting device must be achieved.
이러한 문제를 해결하기 위해 최근에 플립칩(flip-chip) 구조의 반도체 발광 소자에 대한 관심이 날로 높아지고 있다. 플립칩 구조의 발광 소자는 p형 반도체층이 아닌 사파이어 기판을 통해 발광함으로써 두꺼운 p형 전극을 사용하여 p형 반도체층의 전류 퍼짐을 좋게 하고 서브 마운트 기판을 통한 열방출로 인해 열저항을 크게 감소시킬 수 있다. In order to solve this problem, interest in semiconductor light emitting devices having a flip-chip structure has recently increased. The light emitting device of the flip chip structure emits light through the sapphire substrate instead of the p-type semiconductor layer to improve current spreading of the p-type semiconductor layer by using a thick p-type electrode and greatly reduce thermal resistance due to heat dissipation through the sub-mount substrate. You can.
플립칩 구조의 발광 소자는 활성층에서 p형 반도체층으로 방출되는 광을 반사시켜 사파이어 기판 쪽으로 빛을 나오게 해야 하기 때문에 반사층의 형성이 필수적인 요소이며, 이의 접촉 저항을 개선하여 구동전압 특성을 향상시키고, 광 추출 효율(light extraction efficiency)의 향상을 위해 반사율을 높이기 위한 노력이 필요하다.Since the light emitting device having a flip chip structure has to reflect light emitted from the active layer to the p-type semiconductor layer and emit light toward the sapphire substrate, the formation of the reflective layer is an essential element, and the contact resistance is improved to improve driving voltage characteristics. Efforts to increase reflectance are needed to improve light extraction efficiency.
이에 반사층에 대한 많은 연구들이 수행되고 있다. 대한민국 등록특허 제0506741호에서는 밀착력 확보층, 반사전극층, 캡층의 세 층을 구비함으로써, 반사효율 및 전류확산 효율을 개선하고, 접촉저항을 개선함으로써 휘도 및 구동전압 특성이 향상된 플립칩용 질화물 반도체 발광 소자를 개시하고 있다. 또한 대한민국 공개특허 제2005-0068402에서는 p형 클래드층 상부의 소정 영역에 소정 굴절율의 제1코팅층과 상기 제2코팅층이 교대로 한 쌍 이상 형성되어 이루어진 고반사코팅층을 포함하여 접촉 저항을 낮추고 반사율이 증가된 발광 소자를 개시하고 있다. Accordingly, many studies on the reflective layer have been performed. In Korean Patent No.0506741, a nitride semiconductor light emitting device for flip chip having improved adhesion and current spreading efficiency and contact resistance by providing three layers of adhesion securing layer, reflective electrode layer, and cap layer has improved brightness and driving voltage characteristics. It is starting. In addition, the Republic of Korea Patent Publication No. 2005-0068402 includes a high reflection coating layer formed by alternately forming a pair of the first coating layer and the second coating layer of a predetermined refractive index in a predetermined region of the p-type cladding layer to lower the contact resistance and reflectance An increased light emitting device is disclosed.
상기 특허에서는 일반적으로 도 1에 도시한 바와 같이 p형 반도체층 상에 반사층을 형성하고 플립칩 구조로 형성하고 있다. 즉, 소정의 기판(1) 상에 n형 반도체층(5), 활성층(6), p형 반도체층(7)을 순차적으로 형성한다. p형 반도체층(7)과 활성층(6)의 일부를 식각하여 n형 반도체층(5)을 노출시킨 후, p형 반도체층(7) 상에 오믹성 반사층(8)을 형성하여 발광 셀을 제조한다. 또한, 별도의 서브 마운트 기판(2)을 준비하여 제 1 및 제 2 전극(3, 4)을 형성하고, 제 1 전극(3) 상에는 p형 솔더(9)를 형성하고, 제 2 전극(4) 상에는 n형 솔더(10)를 형성한다. 이후, 상기 발광 셀을 상기 서브 마운트 기판(2)에 본딩하되, 발광 셀의 p 전극을 p형 솔더(9)에, n 전극을 n형 솔더(10)에 본딩한다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 형성하여 발광 소자를 제작한다. In the patent, generally, as shown in FIG. 1, a reflective layer is formed on a p-type semiconductor layer and a flip chip structure is formed. That is, the n-
그러나 이와 같은 구조의 반도체 발광 소자는 발광층에서 생성된 광자의 많은 양이 플립칩 내부 공간에서 흡수되어 소멸된다. 즉, 활성층에서 p형 반도체층 상의 반사층에 의해 반사되어 다시 반도체층을 통하며 흡수 소멸되기 때문에 발광 소자의 외부로 잘 빠져나가지 못하고 광출력이 저조한 단점이 있다.
However, in the semiconductor light emitting device having such a structure, a large amount of photons generated in the light emitting layer is absorbed and dissipated in the space inside the flip chip. That is, since the active layer is reflected by the reflective layer on the p-type semiconductor layer and absorbs and disappears again through the semiconductor layer, it does not easily escape to the outside of the light emitting device and has a disadvantage in low light output.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 갖고, 발생열을 효과적으로 확산시켜 향상된 광출력 특성과 재현성을 갖는 플립칩 구조의 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
Disclosure of Invention The present invention has been made to solve the above-mentioned problem, and has a high brightness and luminous efficiency by preventing light absorption and smooth reflection of light, and efficiently dissipates generated heat, thereby providing a light emitting device having a flip-chip structure and improved light output characteristics and reproducibility thereof. It is an object to provide a manufacturing method.
상술한 목적을 달성하기 위하여, 본 발명은 베이스 기판의 일면에 n형 반도체층, 상기 n형 반도체층의 일부에 형성된 p형 반도체층과, 오믹성 투과층을 포함하는 발광 셀이 형성된 발광 셀 블록 및 상기 발광 셀 블록이 플립칩 본딩되는 서브 마운트 기판을 포함하고, 상기 서브 마운트 기판은 플립칩 본딩되는 상면에 반사층을 포함하는 것을 특징으로 하는 발광 소자를 제공한다. In order to achieve the above object, the present invention provides a light emitting cell block on which a light emitting cell including an n-type semiconductor layer, a p-type semiconductor layer formed on a portion of the n-type semiconductor layer, and an ohmic transmission layer is formed on one surface of the base substrate. And a sub-mount substrate on which the light-emitting cell block is flip chip bonded, and the sub-mount substrate includes a reflective layer on an upper surface of the flip chip bonding.
상기 베이스 기판의 일면에 서로 이격된 발광 셀이 다수개 형성되고, 상기 일 발광 셀의 n형 반도체층과 그에 인접한 다른 일 발광 셀의 p형 반도체층이 연결될 수 있으며, 상기 일 발광 셀의 n형 반도체층과 그에 인접한 다른 일 발광 셀의 p형 반도체층을 연결하기 위한 배선을 더 포함할 수 있다. A plurality of light emitting cells spaced apart from each other may be formed on one surface of the base substrate, and an n-type semiconductor layer of the one light emitting cell and a p-type semiconductor layer of another light emitting cell adjacent thereto may be connected, and the n-type of the one light emitting cell may be connected. The semiconductor device may further include a wiring for connecting the semiconductor layer and the p-type semiconductor layer of another light emitting cell adjacent thereto.
상기 반사층은 Al, Ag 또는 이의 합금일 수 있으며, 상기 반사층 상에 유전체막을 더 포함할 수 있다. 상기 오믹성 투과층은 ITO(Indium Tin Oxide) 또는 Ni를 포함한 2층 이상의 합금일 수 있다. The reflective layer may be Al, Ag, or an alloy thereof, and may further include a dielectric film on the reflective layer. The ohmic transmission layer may be an alloy of two or more layers including indium tin oxide (ITO) or Ni.
상기 베이스 기판은 요철을 포함할 수 있으며, 상기 베이스 기판의 타면에 요철을 포함하는 투과층을 더 포함할 수도 있다.The base substrate may include irregularities, and may further include a transmissive layer including irregularities on the other surface of the base substrate.
본 발명은 베이스 기판의 상면에 순차적으로 n형 반도체층, p형 반도체층, 오믹성 투과층을 형성하여 발광 셀 블록을 마련하는 단계, 반사층이 형성된 서브 마운트 기판을 마련하는 단계 및 상기 발광 셀 블록을 상기 서브 마운트 기판에 플립칩 본딩하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. According to the present invention, a light emitting cell block is formed by sequentially forming an n-type semiconductor layer, a p-type semiconductor layer, and an ohmic transmission layer on an upper surface of a base substrate, providing a sub-mount substrate on which a reflective layer is formed, and the light emitting cell block. It provides a method of manufacturing a light emitting device comprising flip chip bonding to the sub-mount substrate.
상기 발광 셀 블록을 마련하는 단계는, 상기 n형 반도체층, p형 반도체층, 오믹성 투과층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계 및 브리지 배선을 통해 일 발광 셀의 n형 반도체층과 그에 인접한 다른 일 발광 셀의 p형 반도체층을 연결하는 단계를 더 포함할 수 있다. 상기 브리지 배선은 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 공정을 통해 일 발광 셀의 n형 반도체층과 인접한 다른 일 발광 셀의 p형 반도체층을 연결하는 것을 특징으로 한다. The preparing of the light emitting cell block may include forming a plurality of light emitting cells by removing a portion of the n-type semiconductor layer, the p-type semiconductor layer, and the ohmic transmission layer, and the n-type semiconductor of one light emitting cell through a bridge wiring. The method may further include connecting the p-type semiconductor layer of another light emitting cell adjacent to the layer. The bridge wiring may connect an n-type semiconductor layer of one light emitting cell to a p-type semiconductor layer of another adjacent light emitting cell through a bridge process or a step cover process.
상기 발광 셀 블록을 마련하는 단계 이전에, 상기 베이스 기판에 요철을 형성하는 단계를 더 포함할 수 있다. 또는 상기 베이스 기판의 하면에 요철을 포함하는 투과층을 형성하는 단계를 더 포함할 수 있다.
Prior to preparing the light emitting cell block, the method may further include forming irregularities on the base substrate. Alternatively, the method may further include forming a transmission layer including irregularities on the lower surface of the base substrate.
본 발명에 의한 발광 소자 및 이의 제조 방법은 다수의 발광 셀이 플립칩 구조로 어레이된 발광 소자를 구현함으로써, 서브 마운트 기판을 통한 열방출로 발광 소자의 열적 부담을 줄일 수 있고, 별도의 제어 장치 없이 일반 조명용 소자로 사용할 수 있는 장점이 있다. The light emitting device and the method of manufacturing the same according to the present invention implement a light emitting device in which a plurality of light emitting cells are arranged in a flip chip structure, thereby reducing the thermal burden of the light emitting device by heat emission through a sub-mount substrate, and a separate control device. There is an advantage that can be used as a general lighting device without.
또한 이러한 발광 소자에 있어서, p형 반도체층 상에 오믹성 투과층을 형성하고 서브 마운트 기판 상에 반사층을 형성함으로써, 광의 흡수를 막고 반사율을 높여 발광 효율을 향상시킬 수 있으며 광출력 특성을 향상시킬 수 있다.
Also, in such a light emitting device, by forming an ohmic transmissive layer on a p-type semiconductor layer and a reflective layer on a sub-mount substrate, it is possible to prevent light absorption and improve reflectance to improve luminous efficiency and improve light output characteristics. Can be.
도 1은 종래 플립칩 구조의 발광 소자를 도시한 단면도.
도 2는 본 발명에 따른 제 1 실시예를 도시한 단면도.
도 3a 내지 도 3f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.
도 4a 내지 도 4d는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.
도 5는 본 발명에 따른 제 3 실시예를 도시한 단면도.
도 6은 본 발명에 따른 제 4 실시예를 도시한 단면도. 1 is a cross-sectional view showing a light emitting device having a conventional flip chip structure.
2 is a sectional view showing a first embodiment according to the present invention;
3A to 3F are cross-sectional views illustrating a manufacturing process of the first embodiment according to the present invention.
4A to 4D are cross-sectional views for explaining a manufacturing process of the second embodiment according to the present invention.
5 is a sectional view showing a third embodiment according to the present invention;
6 is a sectional view showing a fourth embodiment according to the present invention;
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, a light emitting device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
본 발명은 플립칩 구조의 반도체 발광 소자에 있어서, p형 반도체층 상에 종래의 반사층 대신 오믹성 투과층을 형성하고 서브마운트 기판 상에 반사층을 형성하여 발광층에서 발생한 광이 반도체 발광 소자를 투과하여 서브 마운트 기판에서 반사가 일어나도록 함으로써 광의 흡수 없이 광이 발산되어 광효율을 향상시키고자 한다. In the semiconductor light emitting device having a flip chip structure, an ohmic transmission layer is formed on a p-type semiconductor layer instead of a conventional reflection layer, and a reflection layer is formed on a submount substrate so that light generated in the light emitting layer passes through the semiconductor light emitting device. By causing reflection in the sub-mount substrate, light is emitted without absorbing light, thereby improving light efficiency.
도 2는 본 발명에 따른 제 1 실시예를 도시한 단면도이다.2 is a cross-sectional view showing a first embodiment according to the present invention.
도면을 참조하면, 베이스 기판(20) 상에 순차적으로 형성된 발광층, 즉 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 포함하고, 금속 범프(70, 75)를 이용하여 상기 발광층이 형성된 베이스 기판(20)과 플립칩 본딩되는 서브 마운트 기판을 포함한다. 상기 발광층의 금속 범프(70)가 본딩되는 면, 즉 상기 p형 반도체층(50)의 상면에는 빛을 투과시키며 전류 주입 면적을 증가시키는 오믹성 투과층(60)을 포함한다. 상기 서브 마운트 기판은 별도의 기판(210) 상에 상기 발광층에서 방출되는 광을 반사시키는 반사층(220)과, 상기 발광층의 p형 반도체층(50)과 n형 반도체층(30)과 각각 본딩될 p형 본딩 패드(240)와 n형 본딩 패드(245)를 포함한다. 상기 반사층(220)이 금속인 경우, 반사층(220)의 절연 역할을 하는 유전체막(230)을 더 포함한다.Referring to the drawings, a light emitting layer sequentially formed on the
이와 같은 본 발명의 발광 소자는 서브 마운트 기판을 통한 열방출을 통해 발광 소자의 열적 부담을 줄일 수 있고, 발광층에서 발생한 광이 p형 반도체층 상에 형성한 오믹성 투과층을 투과하고 서브 마운트 기판의 반사층으로 인해 반사됨으로써 반도체층을 통한 광의 흡수 없이 외부로 빠져나가기 때문에 향상된 발광 효율을 얻을 수 있다. The light emitting device of the present invention can reduce the thermal burden of the light emitting device through heat dissipation through the sub-mount substrate, the light generated in the light emitting layer is transmitted through the ohmic transmission layer formed on the p-type semiconductor layer and the sub-mount substrate By reflecting due to the reflective layer of the light exits to the outside without absorbing light through the semiconductor layer it is possible to obtain improved luminous efficiency.
하나의 기판 상에 다수 개의 발광 소자를 제작하고 추후 개별적으로 절단하여 단일 셀을 하나의 발광 소자로 사용할 수 있으며, 하기 설명되는 바와 같이 웨이퍼 레벨에서 다수 개의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 하나의 발광 소자를 제조할 수도 있다. 이와 같은 발광 소자는 다수의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 소자의 크기를 줄이고, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하며 교류 전원에서도 구동할 수 있다. 이에 대해 구체적으로 후술한다.A plurality of light emitting devices can be fabricated on a substrate and later cut individually to use a single cell as a light emitting device, and as described below, a plurality of light emitting cells can be connected in series, in parallel or in parallel to each other at the wafer level. One light emitting device may be manufactured. Such a light emitting device can be connected to a plurality of light emitting cells in series, parallel or series-parallel to reduce the size of the device, to be driven at a suitable voltage and current can be used for lighting and can also be driven in AC power. This will be described later in detail.
도 3a 내지 도 3f는 본 발명에 따른 제 1 실시예의 제조 공정의 일예를 설명하기 위한 단면도들이다.3A to 3F are cross-sectional views illustrating an example of a manufacturing process of the first embodiment according to the present invention.
도 3a를 참조하면, 베이스 기판(20) 상에 발광층, 즉 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 순차적으로 형성한다. Referring to FIG. 3A, an emission layer, that is, an n-
상기의 베이스 기판(20)으로는 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, ZnO, LiAl2O3 등의 투명 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 상기 베이스 기판(20) 상에 n형 반도체층(30)을 형성하기 전에 사파이어 기판과의 격자 부정합도를 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수도 있다. The
n형 반도체층(30)은 전자가 생성되는 층으로서, n형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 n형 AlxGa1 - xN(0≤x≤1)을 포함하는 n형 반도체층(30)을 형성한다. 또한, p형 반도체층(50)은 정공이 생성되는 층으로서, p형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 p형 AlxGa1 - xN(0≤x≤1)을 포함하는 p형 반도체층(50)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 n형 반도체층(30) 및 p형 반도체층(50)은 다층막으로 형성할 수도 있다. The n-
활성층(40)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(40)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(40)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.The
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.The above-described material layers may include metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma chemical vapor deposition (PCVD), molecular beam growth (MBE), and molecular beam growth (MBE). It is formed through various deposition and growth methods including beam epitaxy) and hydride vapor phase epitaxy (HVPE).
이후, 도 3b에 도시한 바와 같이 p형 반도체층(50), 활성층(40) 및 n형 반도체층(30)의 일부를 제거하여 발광 셀 간을 분리한다. 이를 위해 p형 반도체층(50) 상에 소정의 마스크 패턴(미도시)을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 p형 반도체층(50), 활성층(40) 및 n형 반도체층(30)을 식각하여 다수의 발광 셀을 전기적으로 분리한다.Thereafter, as shown in FIG. 3B, portions of the p-
도 3c에 도시한 바와 같이 소정의 식각 공정을 통해 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출한다. p형 반도체층(50) 상에 소정의 식각 마스크 패턴을 형성한 다음, 건식/습식 식각 공정을 실시하여 p형 반도체층(50) 및 활성층(40)을 제거하여 n형 반도체층(30)을 노출시킨다. As shown in FIG. 3C, a portion of the n-
도 3d에서 볼 수 있듯이 상기 p형 반도체층(50) 상에는 p형 반도체층(50)의 저항을 줄이고 광의 투과율을 향상시키기 위해 오믹성 투과층(60)을 형성한다. 상기 오믹성 투과층(60)으로는 ITO(Indium Tin Oxide), 또는 Ni를 포함한 2층 이상의 합금층을 사용한다. 또한 상기 노출된 n형 반도체층(30) 상에 전류의 공급을 원활히 하기 위해 Cr, Au를 포함하는 별도의 오믹 금속층을 더 형성할 수도 있다. As shown in FIG. 3D, an
또한 p형 반도체층(30) 상의 오믹성 투과층(60) 상에 p형 금속 범프(70)를 형성하고, 노출된 n형 반도체층(30) 상에 n형 금속 범프(75)를 형성한다. 이를 위해, 전체 구조 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각 공정을 실시하여 오믹성 투과층(60)과 n형 반도체층(30)의 일부를 노출시킨 소정의 감광막 패턴(미도시)을 형성한다. 전체 구조상에 금속막을 증착한 다음, 상기 감광막 패턴에 의해 노출된 오믹성 투과층(60) 상부에 형성된 금속막과, n형 반도체층(30)의 상부에 형성된 금속막을 제외한 나머지 영역의 금속막 및 상기 감광막 패턴을 제거한다. 이로써, 오믹성 투과층(60) 상에는 p형 금속 범프(70)가 형성되고, n형 반도체층(30) 상에는 n형 금속 범프(75)가 형성된다. 상기 p형 및 n형 금속범프(70, 75)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있고, 이들의 합금을 사용할 수 있다. In addition, a p-
이로써, 다수의 발광 셀이 형성된 발광 셀 블록(100)이 형성된다. 이러한 발광 셀 블록(100)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, p형 반도체층(50) 상에 오믹성 투과층(60)을 형성한 다음, 발광 셀간의 분리를 위한 식각을 실시할 수도 있다. 또한, n형 반도체층(30)을 먼저 노출시킨 다음, 발광 셀간의 분리를 위해 노출된 n형 반도체층(30)의 일부를 제거할 수도 있다. As a result, the light emitting
다음으로, 상기 발광 셀 블록(100)과 본딩될 별도의 서브 마운트 기판(200)을 마련한다. Next, a separate
도 3e를 참조하면, 서브 마운트 기판(200)은 기판(210)과, 상기 기판(210) 표면에 형성된 반사층(220)과, 유전체막(230)과, 상기 발광 셀 블록(100)의 일 발광 셀의 n형 반도체층(30)과 인접한 다른 발광 셀의 p형 반도체층(50)을 연결하는 다수 개의 전극층(250)을 포함한다. 또한, 일 가장자리에 형성된 p형 본딩 패드(240)와, 다른 일 가장자리에 형성된 n형 본딩 패드(245)를 더 포함한다. Referring to FIG. 3E, the
이 때 기판(210)으로는 열전도성이 우수한 SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 본 실시예에서는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용한다. 물론 이에 한정되지 않고, 열전도율이 크며 전기 전도성이 우수한 금속성 물질을 사용할 수 있다. In this case, SiC, Si, Ge, SiGe, AlN, metal, or the like having excellent thermal conductivity is used as the
상기 기판(210) 표면의 반사층(220)은 Al, Ag 또는 이들 금속의 합금을 사용한다. 반사층(220) 상에 절연막 또는 유전체막을 형성하여 충분한 절연 역할을 하도록 한다. 유전체막(230)으로 SiO2, MgO 및 SiN, 또는 절연성 물질을 사용할 수 있다. 또한, 상기 전극층(250)과 n형 본딩 패드(245) 및 p형 본딩 패드(240)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다. The
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩 하여 발광 소자를 제작한다. 즉, 도 3f는 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200)이 본딩된 것을 도시한 것으로, 본 발명의 발광 소자는 금속 범프(70, 75)를 통해 본딩하되, 발광 셀 블록(100)의 일 발광 셀의 p형 반도체층(50)과 인접한 다른 발광 셀의 n형 반도체층(30)이 금속 범프(70, 75)와 서브 마운트 기판(200)의 전극층(250)을 통해 전기적으로 연결되도록 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(70)는 서브 마운트 기판(200)의 p형 본딩 패드(240)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(75)는 서브 마운트 기판(200)의 n형 본딩 패드(245)에 접속된다. Thereafter, the light emitting
이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속범프(70, 75)와 하부 본딩 패드(240, 245)와의 접속은 다양한 본딩 방법을 통해 본딩된다. At this time, the bonding may be performed using heat or ultrasonic waves, or simultaneously using heat and ultrasonic waves. The connection between the metal bumps 70 and 75 and the
또한, 발광 셀의 상부에 n형 및 p형 금속범프(70, 75)가 형성되지 않고, 서브 마운트 기판에 각각의 금속범프(70, 75)가 형성될 수도 있다. In addition, the n-type and p-type metal bumps 70 and 75 may not be formed on the light emitting cell, and the metal bumps 70 and 75 may be formed on the sub-mount substrate.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.The manufacturing process of the light emitting device of the present invention described above is not limited thereto, and various processes and manufacturing methods may be changed or added according to the characteristics of the device and the convenience of the process.
이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다. 이러한 본 발명의 발광 소자는 p형 반도체층 상의 오믹성 투과층을 통해 발광층에서 발생한 광을 투과시키고 서브 마운트 기판 상의 반사층에 의해 반사시킴으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 얻을 수 있다.As a result, a light emitting device in which a plurality of light emitting cells in a flip chip form is arranged on a sub-mount substrate may be manufactured. The light emitting cells may be variously connected in series, in parallel, or in parallel and according to a desired purpose. The light emitting device of the present invention transmits the light generated in the light emitting layer through the ohmic transmission layer on the p-type semiconductor layer and reflects it by the reflective layer on the sub-mount substrate, thereby preventing the absorption of the light and smoothly reflecting the light to achieve high luminance and luminous efficiency. You can get it.
본 실시예는 발광 셀 블록과 서브 마운트 기판의 플립칩 본딩시 금속 범프를 이용하여 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되도록 한다. 그러나 이에 한정되지 않고, 발광 셀 블록의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층과 p형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩할 수도 있다. 이에 관한 구체적인 설명은 후술한다. In the present embodiment, the n-type semiconductor layer and the p-type semiconductor layer of adjacent light emitting cells are electrically connected to each other using metal bumps during flip chip bonding of the light emitting cell block and the sub-mount substrate. However, the present invention is not limited thereto, and the bridge wiring electrically connecting the n-type semiconductor layer and the p-type semiconductor layer of adjacent light emitting cells through a bridge process or a step cover during manufacturing of the light emitting cell block. After the formation, the chip may be flip-chip bonded to the sub-mount substrate. Detailed description thereof will be described later.
도 4a 내지 도 4d는 제 2 실시예를 설명하기 위한 단면도들이다.4A to 4D are cross-sectional views for describing the second embodiment.
도 4a를 참조하면, 베이스 기판(20) 상에 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)이 순차적으로 형성된 다수개의 발광 셀을 형성한다. 상기 p형 반도체층(50) 상에 ITO(Indium Tin Oxide), 또는 Ni를 포함한 2층 이상의 합금층으로 이루어진 오믹성 투과층(60)을 형성한다. 이는 상술한 제 1 실시예의 경우와 동일하며, 중복되는 설명은 생략한다. Referring to FIG. 4A, a plurality of light emitting cells in which an n-
이후, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 n형 반도체층(30)과 p형 반도체층(50)을 연결한다. 즉, 일 발광 셀의 노출된 n형 반도체층(30)과 이와 인접한 다른 일 발광 셀의 p형 반도체층(50)을 배선(80)으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층(30)과 p형 반도체층(50) 간을 전기적으로 연결하는 도전성 배선(80)을 형성한다. Thereafter, the n-
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다. The bridge process described above is also referred to as an air bridge process, by using a photo process between the chips to be connected to each other by using a photo process to form a photoresist pattern, and then forming a material such as metal on the first thin film by a method such as vacuum deposition, Again, a conductive material containing gold is applied to a predetermined thickness by a method such as electroplating, electroplating or metal deposition. Subsequently, when the photoresist pattern is removed with a solution such as solvent, the lower portion of the conductive material is removed and only the bridge-shaped conductive material is formed in the space.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다. In addition, the step cover process uses a photo process between the chips to be connected to each other using a photo process, and develops, leaving only the portions to be connected to each other, and covering the other portions with a photoresist pattern, and on top of it by electroplating, electroless plating or metal deposition. Applying a conductive material containing a predetermined thickness. Subsequently, when the photoresist pattern is removed with a solution such as a solvent, all portions other than the conductive material are covered and only the covered portions remain to electrically connect the chips to be connected.
상기의 배선(80)으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다. 예를 들어, Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성할 수 있다. As the
이후, 발광 셀의 상부에 다수 개의 금속 범프(70, 75)를 형성하고, 발광 셀 블록(100)의 일 가장자리에 위치한 발광 셀의 p형 반도체층(50)과 다른 일 가장자리에 위치한 발광 셀의 n형 반도체층(30) 상에 각각 p형 금속 범프(70) 및 n형 금속 범프(75)를 형성한다. Subsequently, a plurality of
이로써, 다수의 발광 셀이 도전성 배선(80)에 의해 전기적으로 연결된 발광 셀 블록(100)이 형성된다.
As a result, the light emitting
*다음으로 본 발명의 플립칩 구조의 발광 소자용 서브 마운트 기판(200)을 마련한다. Next, a
도 4c를 참조하면, 서브 마운트 기판(200)은 기판(210)과, 상기 기판(210) 표면에 형성된 반사층(220)과, 유전체막(230)과, 상기 유전체막(230) 상부에 형성된 다수의 본딩층(260)을 포함한다. 또한, 일 가장자리에 위치한 p형 본딩 패드(240)와, 다른 일 가장자리에 위치한 n형 본딩 패드(245)를 더 포함한다. Referring to FIG. 4C, the
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩 하여 발광 소자를 제작한다. Thereafter, the light emitting
도 4d를 참조하면, 본 발명의 발광 소자는 발광 셀 블록(100)과 서브 마운트 기판(200)을 플립칩 본딩하되, 발광 셀 상부에 형성된 금속 범프(70, 75)에 의해 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(70)는 서브 마운트 기판(200)의 p형 본딩 패드(240)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(75)는 서브 마운트 기판(200)의 n형 본딩 패드(245)에 접속된다. 이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. Referring to FIG. 4D, the light emitting device of the present invention flip-bonds the light emitting
금속 범프(70, 75)의 위치는 이에 한정되지 않고, 상기 브리지 배선(80)의 전기 흐름을 방해하지 않는다면 플립칩 본딩에 바람직한 위치에 다양하게 형성할 수 있다. 또한, 발광 셀 블록(100) 내의 발광 셀에 금속 범프(70, 75)가 형성되지 않고, 서브 마운트 기판(200) 상에 금속 범프(70, 75)가 형성될 수도 있다. The position of the metal bumps 70 and 75 is not limited thereto, and the metal bumps 70 and 75 may be formed in various positions in flip chip bonding as long as they do not interfere with the electric flow of the
상기 발광 셀 블록(100)과 서브 마운트 기판(200)의 본딩은 상술한 방법에 한정되지 않고, 다양한 본딩 방법에 의해 플립칩 본딩될 수 있다. Bonding of the light emitting
본 실시예는 플립칩 본딩 이전에 브리지 배선(80)을 통해 이미 전기적 연결이 완료된 상태이므로, 플립칩 본딩시 전기 연결을 위해 별도의 패턴을 형성하거나, 그에 따라 정확한 얼라인을 고려해야 하는 등의 번거로움을 줄일 수 있는 장점이 있다. In the present embodiment, since the electrical connection is already completed through the
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다. The manufacturing process of the light emitting device of the present invention described above is not limited thereto, and various processes and manufacturing methods may be changed or added according to the characteristics of the device and the convenience of the process.
이로써, 다수의 발광 셀들이 도전성 배선에 의해 연결되어 서브 마운트 기판 상에 플립칩 본딩된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다. 이러한 본 발명의 발광 소자는 p형 반도체층 상의 오믹성 투과층을 통해 발광층에서 발생한 광을 투과시키고 서브 마운트 기판 상의 반사층에 의해 반사시킴으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 얻을 수 있다.As a result, a plurality of light emitting cells may be connected by conductive lines to fabricate a light emitting device flip-bonded on a sub-mount substrate. The light emitting cells may be variously connected in series, in parallel, or in parallel and according to a desired purpose. The light emitting device of the present invention transmits the light generated in the light emitting layer through the ohmic transmission layer on the p-type semiconductor layer and reflects it by the reflective layer on the sub-mount substrate, thereby preventing the absorption of the light and smoothly reflecting the light to achieve high luminance and luminous efficiency. You can get it.
본 발명의 발광 소자는 상술한 설명에 한정되지 않고 다양한 실시예가 가능하다. The light emitting device of the present invention is not limited to the above description and various embodiments are possible.
도 5에 도시한 제 3 실시예를 참조하면, 발광 소자는 요철을 포함한 베이스 기판(25) 상에 다수개의 발광 셀들이 어레이된 발광 셀 블록과, 상기 발광 셀 블록이 플립칩 본딩되는 서브 마운트 기판을 포함한다.Referring to the third embodiment shown in FIG. 5, the light emitting device includes a light emitting cell block in which a plurality of light emitting cells are arranged on a
이는 먼저 베이스 기판(25)에 소정의 식각 공정을 통해 일정한 형상의 요철을 형성한 다음, 상기와 동일한 제조 공정을 실시하여 제조할 수 있다. This may be manufactured by first forming irregularities of a predetermined shape on the
본 실시예는 종래의 평탄한 표면에서 반사되었던 광자가 요철로 인해 다양한 각의 표면에 반사되지 않고 외부로 빠져나가기 때문에 더욱 높은 휘도와 발광 효율을 얻을 수 있는 장점이 있다. The present embodiment has an advantage that higher luminance and luminous efficiency can be obtained because photons that have been reflected on a conventional flat surface exit outside without being reflected by various angles due to unevenness.
또는 도 6에 도시한 제 4 실시예와 같이, 발광 셀 블록의 베이스 기판(20)의 하면에 요철을 포함하는 투과층(90)을 형성하여 발광 소자를 형성할 수 있다. 이는 상기와 마찬가지로 표면의 요철이 광의 임계각을 변화시켜 보다 용이하게 광을 추출할 수 있게 돕는다. 그리하여 발광층에서 발생한 광이 발광 소자의 외부로 방출될 확률을 높여 더욱 높은 휘도와 발광 효율을 얻을 수 있다. Alternatively, as in the fourth exemplary embodiment illustrated in FIG. 6, a light emitting device may be formed by forming a
상술한 제 3 및 제 4 실시예는 도시된 바와 같이 한정되지 않고 다른 실시예에도 적용될 수 있다. 예를 들어, 도 3f에 도시한 제 1 실시예와 같이 금속 범프와 전극층을 이용하여 다수 개의 발광 셀을 전기 연결한 본 발명의 발광 소자에 있어서, 베이스 기판 상에 요철을 형성함으로써 발광 효율을 향상시킬 수 있다. 또한 상술한 각 실시예는 서로 조합되어 적용될 수도 있다.
The third and fourth embodiments described above are not limited as shown and may be applied to other embodiments. For example, in the light emitting device of the present invention in which a plurality of light emitting cells are electrically connected by using a metal bump and an electrode layer as in the first embodiment shown in FIG. 3F, light emission efficiency is improved by forming irregularities on a base substrate. You can. In addition, the above-described embodiments may be applied in combination with each other.
20, 25 : 베이스 기판 30 : n형 반도체층
40 : 활성층 50 : p형 반도체층
60 : 오믹성 투과층 70, 75 : 금속범프
80 : 배선 90 : 투과층
100 : 발광 셀 블록 200 : 서브 마운트 기판
210 : 기판 220 : 반사층
230 : 유전체막 240, 245 : 본딩 패드
250 : 전극층 260 : 본딩층20, 25: base substrate 30: n-type semiconductor layer
40: active layer 50: p-type semiconductor layer
60:
80
100: light emitting cell block 200: sub-mount substrate
210: substrate 220: reflective layer
230:
250: electrode layer 260: bonding layer
Claims (10)
상기 발광 셀 블록이 플립칩 본딩되는 서브 마운트 기판; 및
상기 발광 셀 블록을 상기 서브 마운트 기판에 플립칩 본딩하기 위한 p형 금속범프 및 n형 금속범프를 포함하고,
상기 서브 마운트 기판의 상면에 반사층을 포함하며, 상기 반사층 상에 절연막 또는 유전체막을 포함하는 발광 소자.
at least one light emitting cell block including an n-type semiconductor layer, an active layer formed on a portion of the n-type semiconductor layer, a p-type semiconductor layer formed on the active layer, and an ohmic transmission layer formed on the p-type semiconductor layer;
A sub-mount substrate on which the light emitting cell blocks are flip chip bonded; And
A p-type metal bump and an n-type metal bump for flip chip bonding the light emitting cell block to the sub-mount substrate,
A light emitting device comprising a reflective layer on an upper surface of the sub-mount substrate, the insulating layer or a dielectric film on the reflective layer.
The light emitting device according to claim 1, wherein the ohmic transmission layer is ITO.
The light emitting device according to claim 1, wherein the ohmic transmission layer is an alloy layer of two or more layers including Ni.
The light emitting device of claim 1, wherein the sub-mount substrate is any one of SiC, Si, Ge, SiGe, AlN, and metal.
The light emitting device of claim 4, wherein the sub-mount substrate has insulation.
The light emitting device of claim 4, wherein the sub-mount substrate is AlN.
The light emitting device according to claim 1, wherein the reflective layer is Al, Ag, or an alloy of these metals.
The light emitting device according to claim 7, further comprising an electrode layer provided on the insulating film or the dielectric film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120024516A KR101221643B1 (en) | 2012-03-09 | 2012-03-09 | Flip chip Light-emitting device and Method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120024516A KR101221643B1 (en) | 2012-03-09 | 2012-03-09 | Flip chip Light-emitting device and Method of manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20050089759A Division KR101205524B1 (en) | 2005-09-27 | 2005-09-27 | Flip chip Light-emitting device and Method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120041717A KR20120041717A (en) | 2012-05-02 |
KR101221643B1 true KR101221643B1 (en) | 2013-01-21 |
Family
ID=46262705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120024516A KR101221643B1 (en) | 2012-03-09 | 2012-03-09 | Flip chip Light-emitting device and Method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101221643B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170077367A (en) * | 2015-12-28 | 2017-07-06 | 엘지이노텍 주식회사 | Ultraviolet light emitting diode package |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102034710B1 (en) * | 2013-01-10 | 2019-10-21 | 엘지이노텍 주식회사 | Light Emitting Device |
KR101781748B1 (en) | 2016-09-01 | 2017-09-25 | 주식회사 루멘스 | Uv led package |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040006056A (en) * | 2002-07-09 | 2004-01-24 | 엘지이노텍 주식회사 | Light emitting diode and method for processing flip chip of led |
KR20040013394A (en) * | 2002-08-06 | 2004-02-14 | 주식회사 옵토웨이퍼테크 | A Light Emitting Diode and A Method for Manufacturing thereof |
KR20050032290A (en) * | 2003-10-01 | 2005-04-07 | 삼성전자주식회사 | Snagau solder bump, method of manufacturing the same and method of bonding light emitting device using method of manufacturing solder bump |
KR20050041536A (en) * | 2003-10-31 | 2005-05-04 | 엘지이노텍 주식회사 | Light emitting diode |
-
2012
- 2012-03-09 KR KR1020120024516A patent/KR101221643B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040006056A (en) * | 2002-07-09 | 2004-01-24 | 엘지이노텍 주식회사 | Light emitting diode and method for processing flip chip of led |
KR20040013394A (en) * | 2002-08-06 | 2004-02-14 | 주식회사 옵토웨이퍼테크 | A Light Emitting Diode and A Method for Manufacturing thereof |
KR20050032290A (en) * | 2003-10-01 | 2005-04-07 | 삼성전자주식회사 | Snagau solder bump, method of manufacturing the same and method of bonding light emitting device using method of manufacturing solder bump |
KR20050041536A (en) * | 2003-10-31 | 2005-05-04 | 엘지이노텍 주식회사 | Light emitting diode |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170077367A (en) * | 2015-12-28 | 2017-07-06 | 엘지이노텍 주식회사 | Ultraviolet light emitting diode package |
KR102509311B1 (en) * | 2015-12-28 | 2023-03-14 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Ultraviolet light emitting diode package |
Also Published As
Publication number | Publication date |
---|---|
KR20120041717A (en) | 2012-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998479B2 (en) | Light emitting diode | |
US11094850B2 (en) | Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer | |
JP5591487B2 (en) | LIGHT EMITTING DEVICE, PACKAGE AND SYSTEM INCLUDING THE SAME, AND MANUFACTURING METHOD THEREOF | |
US9455378B2 (en) | High efficiency light emitting diode and method for fabricating the same | |
KR101081135B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
KR100652133B1 (en) | Flip chip light-emitting device | |
KR101047720B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package using the light emitting device | |
KR101260000B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR100646636B1 (en) | Luminous device and method of manufacturing the same | |
KR20120002130A (en) | Flip-chip light-emitting device and method of manufacturing the same | |
KR101864195B1 (en) | Light emitting device | |
KR101221643B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR20070075164A (en) | Luminous device and the method therefor | |
KR100675268B1 (en) | Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same | |
KR100670929B1 (en) | Flip chip light-emitting device and Method of manufacturing the same | |
KR101115533B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR100646635B1 (en) | Light-emitting device having arrayed cells and method of manufacturing the same | |
KR20090113223A (en) | Luminous devices, packages and systems containing the same, and fabricating methods thereof | |
KR101205524B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR102170219B1 (en) | Light Emitting Device and light emitting device package | |
KR101115538B1 (en) | Luminous device and the method therefor | |
KR101337613B1 (en) | Luminous device and the method therefor | |
KR20090016779A (en) | Flip chip type light emitting diode and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161212 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 6 |