KR101208540B1 - Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System - Google Patents

Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System Download PDF

Info

Publication number
KR101208540B1
KR101208540B1 KR1020060105789A KR20060105789A KR101208540B1 KR 101208540 B1 KR101208540 B1 KR 101208540B1 KR 1020060105789 A KR1020060105789 A KR 1020060105789A KR 20060105789 A KR20060105789 A KR 20060105789A KR 101208540 B1 KR101208540 B1 KR 101208540B1
Authority
KR
South Korea
Prior art keywords
code
sync
correlation
synchronization
candidate
Prior art date
Application number
KR1020060105789A
Other languages
Korean (ko)
Other versions
KR20080038635A (en
Inventor
김수진
배효원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060105789A priority Critical patent/KR101208540B1/en
Priority to CN200710184928XA priority patent/CN101175335B/en
Publication of KR20080038635A publication Critical patent/KR20080038635A/en
Application granted granted Critical
Publication of KR101208540B1 publication Critical patent/KR101208540B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7083Cell search, e.g. using a three-step approach
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • H04B1/70751Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752Partial correlation

Abstract

본 발명은 코드 분할 다중 접속 방식 이동통신 시스템에서 동기 코드 특성을 이용한 초기 셀 탐색 방법 및 장치에 대한 것이다. 본 발명에 따르면 동기 코드의 일정 길이 부분만을 이용하여 수신 신호와 상관관계를 구하여 소정 개수의 후보 코드를 선정하고, 이후 선정된 후보 코드의 전체 길이를 이용하여 정확한 동기 코드 및 타이밍 동기를 획득함으로써, 초기 셀 탐색에 있어 동기 추정의 정확도를 유지하면서도 연산량을 저감시킬 수 있다.

Figure R1020060105789

CDMA, TDD-LCR, 초기 셀 탐색, 동기 코드 길이, 타이밍 동기

The present invention relates to an initial cell search method and apparatus using synchronization code characteristics in a code division multiple access mobile communication system. According to the present invention, a predetermined number of candidate codes are selected by obtaining a correlation with a received signal using only a predetermined length portion of a sync code, and then an accurate sync code and timing sync are obtained by using the entire length of the selected candidate code. In the initial cell search, the amount of computation can be reduced while maintaining the accuracy of the synchronization estimation.

Figure R1020060105789

CDMA, TDD-LCR, initial cell search, sync code length, timing sync

Description

코드 분할 다중 접속 방식 이동통신 시스템에서 동기 코드 특성을 이용한 초기 셀 탐색 방법 및 장치{Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System}Method and Apparatus for Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System} in code division multiple access mobile communication system

도 1은 전체적인 초기 셀 탐색 과정을 설명하기 위한 순서도.1 is a flow chart illustrating the overall initial cell search process.

도 2는 TDD-LCR에서의 서브 프레임 구조를 도시한 도면.2 illustrates a subframe structure in TDD-LCR.

도 3은 길이 64칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프.3 is a graph showing a correlation value using a SYNC_DL code having a length of 64 chips.

도 4는 길이 32칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프.4 is a graph showing a correlation value using a SYNC_DL code having a length of 32 chips.

도 5는 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법을 설명하기 위한 순서도.5 is a flowchart for explaining an initial cell search method according to an embodiment of the present invention.

도 6은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 후보 코드를 선정하는 방법을 설명하기 위한 도면.6 is a view for explaining a method of selecting a candidate code of the initial cell search method according to an embodiment of the present invention.

도 7은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 수신 신호에 이용된 SYNC_DL 코드 및 타이밍 동기를 추정하는 방법을 설명하기 위한 도면.7 is a view for explaining a method of estimating SYNC_DL code and timing synchronization used for a received signal in an initial cell search method according to an embodiment of the present invention.

도 8은 본 발명의 일 실시형태에 따른 초기 셀 탐색 장치의 특징 구성을 도시한 도면.8 is a diagram showing a feature configuration of an initial cell search apparatus according to an embodiment of the present invention.

본 발명은 코드 분할 다중 접속(CDMA) 방식 이동통신 기술에 대한 것으로서, 특히 동기 코드 특성을 이용한 초기 셀 탐색 방법 및 장치에 관한 것이다.The present invention relates to a code division multiple access (CDMA) mobile communication technology, and more particularly, to an initial cell search method and apparatus using a synchronization code characteristic.

TD-SCDMA 시스템에서 단말기의 셀 탐색 과정은 다음의 4단계로 이루어질 수 있으며, 이를 통하여 하향링크 동기 코드(SYNC_DL), 기본 미드앰블(Basic Midamble) 코드, 스크램블링(Scrambling) 코드, 프레임 동기, BCH 정보 및 칩 타이밍(Chip timing) 정보 등을 획득할 수 있다.In the TD-SCDMA system, a cell search process of a mobile station can be performed in four steps, through which a downlink sync code (SYNC_DL), a basic midamble code, a scrambling code, a frame sync, and a BCH information And chip timing information.

도 1은 전체적인 초기 셀 탐색 과정을 설명하기 위한 순서도이다.1 is a flowchart illustrating an overall initial cell search process.

먼저, 단계 1은 단말기가 하향링크 파일럿 시간 슬롯(이하 "DwPTS"라 함)를 탐색하는 단계이다. 단말기는 탐색하고자 하는 셀(Cell) 정보를 모르는 상태에서 32가지의 가능한 하향링크 동기 코드(SYNC_DL)를 이용하여 탐색하고자 하는 셀(Cell)에서 사용된 하향링크 동기 코드(SYNC_DL)를 찾고, DwPTS에 타이밍 동기를 맞춘다.First, step 1 is a step in which the terminal searches for a downlink pilot time slot (hereinafter referred to as "DwPTS"). The terminal finds the downlink sync code SYNC_DL used in the cell to search using 32 possible downlink sync codes SYNC_DL without knowing the cell information to be searched, and sends it to DwPTS. Synchronize timing

그 후, 단계 2는 스크램블링 코드 및 미드엠블 코드를 식별하는 단계로서, 단계 1에서 찾은 DwPTS의 하향링크 동기 코드(SYNC_DL)는 4개의 기본 미드엠블(basic midamble)을 갖는 하나의 코드 그룹에 해당하므로 단말기는 4개의 기본 미드엠블 중 시행착오(try and error) 방법으로 셀 내에서 사용된 기본 미드엠블을 찾을 수 있다. 또한, 기본 미드엠블은 스크램블링 코드와 연관되어 있으므로 스크램블링 코드를 찾을 수 있다.Thereafter, step 2 is a step of identifying a scrambling code and a midamble code, and the downlink synchronization code (SYNC_DL) of DwPTS found in step 1 corresponds to one code group having four basic midambles. The terminal may find the basic midamble used in the cell by a try and error method among the four basic midambles. In addition, since the basic midamble is associated with the scrambling code, the scrambling code can be found.

단계 3은 다중 프레임 동기화를 수행하는 단계이다. 즉, 단말기는 P_CCPCH 미드엠블에 대한 DwPTS의 QPSK 위상변조로부터 BCH 다중 프레임의 MIB를 찾는다.Step 3 is to perform multi-frame synchronization. That is, the terminal finds the MIB of the BCH multiple frame from the QPSK phase modulation of DwPTS for the P_CCPCH midamble.

마지막으로 단계 4는 상술한 단계 1 내지 3을 통해 획득된 정보를 통해 방송 채널(BCH)의 정보를 판독하는 단계이다.Finally, step 4 is to read the information of the broadcast channel (BCH) through the information obtained through the above-described steps 1 to 3.

도 1과 관련하여 상술한 과정 중 단계 1에서 전체 서브 프레임 동안 수신 신호를 32가지의 하향링크 동기 코드(SYNC_DL) 모두와 상관연산을 수행하여 상관값을 구하여 이들 중 최대값을 취하면 연산에 있어 많은 반복 횟수와 많은 계산량을 요구하게 된다. In operation 1 of the above-described process with reference to FIG. 1, the received signal is correlated with all 32 downlink sync codes (SYNC_DL) during the entire subframe, and the correlation value is obtained. It requires a lot of iterations and a lot of computation.

구체적으로, 3GPP TDD LCR 시스템의 초기 셀 탐색 방법에서는 수신된 신호와 하향링크 동기 코드(SYNC_DL)간에 상관관계(correlation)가 가장 큰 값을 이용하여 셀 동기를 추정한다. 그러나, 다중 경로 페이딩 채널의 영향으로 인하여 상관관계의 값은 신뢰할 수 없게 된다. 이를 감쇄하기 위하여 일반적으로 상관기(correlator) 혹은 정합 여파기(matched filter) 출력들을 여러 서브 프레임에 걸쳐 누적한 뒤에 평균을 취하여 최대값을 추적하는 방식을 사용하고 있다. 하지만, 이 방식은 한 서브 프레임의 길이(6400chip)·오버샘플(n)·하향링크 동기 코드의 개수(32)만큼의 메모리가 필요하게 된다. Specifically, in the initial cell search method of the 3GPP TDD LCR system, cell synchronization is estimated using a value having the largest correlation between the received signal and the downlink synchronization code (SYNC_DL). However, due to the influence of the multipath fading channel, the value of the correlation becomes unreliable. In order to attenuate this, the correlator or matched filter outputs are accumulated over several subframes and averaged to track the maximum value. However, this system requires a memory equal to the number 32 of the length (6400 chip), the oversample (n), and the downlink synchronization code of one subframe.

이를 해결하기 위한 방법으로 한 서브 프레임당 가장 상관 관계가 큰 값만 저장하고, 여러 서브 프레임 동안 가장 빈도수가 높은 코드와 동기 지점을 추적하는 방식과, 한 서브 프레임을 여러 개의 영역으로 나누어 상관관계를 취하는 기법을 적용하는 방식 등이 제안되어 있다. As a way to solve this problem, only the most correlated values are stored per subframe, the most frequent code and the synchronization point are tracked during several subframes, and one subframe is divided into several areas to correlate them. The method of applying the technique is proposed.

다만, 이러한 방식들 역시 검출 성능과 요구되는 메모리의 용량, 그리고 연 산량에 있어 만족할만한 성능을 보이지 못하고 있어, 이와 같이 초기 셀 탐색 과정에 있어 수신 신호에 이용된 동기 코드 및 타이밍 정보를 획득하기 위해 높은 검출 성능을 가지면서도 요구되는 메모리 용량 및 연산량을 감소시키기 위한 기술이 요구되고 있다.However, these methods do not show satisfactory performance in terms of detection performance, required memory capacity, and computation amount. Thus, in order to obtain the synchronization code and timing information used for the received signal during the initial cell search, There is a need for a technique for reducing the memory capacity and the amount of computation required while having high detection performance.

상술한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 동기 코드의 특징을 이용하여 적은 연산량으로, 높은 검출 성능을 가지고 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 방법을 제공하는 데 있다. SUMMARY OF THE INVENTION An object of the present invention for solving the above problems is to provide a method for acquiring a synchronization code and a timing synchronization used for a received signal with high detection performance with a small amount of calculation using the characteristics of the synchronization code.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법은 동기 코드 세트 중 각각의 동기 코드의 일부인 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 적어도 하나의 후보 코드를 선정하는 단계; 및 상기 수신 신호와, 선정된 상기 적어도 하나의 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 단계를 포함하는 것을 특징으로 한다.The initial cell search method according to an embodiment of the present invention for achieving the above object is at least one candidate according to the size of the correlation value between the predetermined length portion, which is part of each sync code of the sync code set and the received signal Selecting a code; And acquiring a synchronization code and a timing synchronization used for the received signal according to a correlation value between the received signal and the selected full length portion of the at least one candidate code.

이 경우, 상기 소정 길이는 각 동기 코드의 상기 소정 길이 부분 간의 상관값이 자기 상관인 경우와 상호 상관인 경우의 차이가 미리 설정된 임계치 이상을 가지도록 설정될 수 있으며, 상기 후보 코드 선정 단계는, 하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들을 H 개의 서브 프레임 동안 합산하는 단계; 및 합산된 상기 상관값들 중 큰 값 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함할 수 있다.In this case, the predetermined length may be set such that the difference between the case where the correlation value between the predetermined length portions of each sync code is autocorrelation and the case where the correlation value is correlated is greater than or equal to a preset threshold value. Summing during the H subframes the correlation values computed using the predetermined length portion of the sync code during one subframe; And selecting N candidate code indices in order of the larger values among the summed correlation values.

또한, 상기 후보 코드 선정 단계는, 하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함할 수도, 상기 후보 코드 선정 단계는, 하나의 서브 프레임을 복수개의 영역으로 나누어 각각의 상기 영역들에서 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함할 수도 있다.The candidate code selecting step may further include: storing, during H subframes, a maximum value of the correlation values calculated using the predetermined length portion of the synchronization code during one subframe; And selecting N candidate code indices in the order of high frequency among the stored maximum values. The candidate code selecting step includes dividing one subframe into a plurality of regions and in each of the regions. Storing a maximum value of the correlation values calculated using the predetermined length portion of a synchronization code for H subframes; And selecting N candidate code indices in order of high frequency among the stored maximum values.

또한, 상기 수신 신호에 이용된 동기 코드는, 하나의 서브 프레임 동안 각각의 상기 후보 코드 전체 길이를 이용하여 연산된 상기 상관값들을 G 개의 서브 프레임 동안 합산하는 단계; 및 합산된 상기 상관값들을 중 최대값을 나타내는 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득될 수도, 하나의 서브 프레임 동안 각각의 상기 후보 코드 전체 길이를 이용하여 연산된 상기 상관값들 중 최대값을 G 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 상관값들을 중 가장 높은 빈도수로 저장된 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득될 수도 있으며, 이와 달리 하나의 서브 프레임을 복수개의 영역으로 나누어, 각각의 상기 영역들에서 상기 동기 코드 전체 길이를 이용하여 연산된 상기 상관값들 중 최대값을 G 개의 서브 프레임 동안 저장하는 단계; 및 저장된 상기 상관값들 중 가장 높은 빈도수로 저장된 후보 코드를 상기 수신 신호에 이용된 동기 코드로 선택하는 단계에 의해 획득될 수도 있다.The synchronization code used for the received signal may further include: summing, for G subframes, the correlation values computed using the total length of each candidate code during one subframe; And selecting a candidate code representing the maximum value among the summed correlation values as a synchronization code used for the received signal, and calculating the total length of each candidate code during one subframe. Storing a maximum value of the correlation values for G subframes; And selecting a candidate code stored at the highest frequency among the stored correlation values as a synchronization code used for the received signal. Alternatively, one subframe is divided into a plurality of regions, and each of the Storing, during G subframes, a maximum value of the correlation values calculated using the sync code total length in regions; And selecting a candidate code stored at the highest frequency among the stored correlation values as a synchronization code used for the received signal.

또한, 상기 타이밍 동기는, 매 서브 프레임마다 각각의 상기 후보 코드에 대하여 상기 후보 코드 전체 길이를 이용하여 연산된 상관값들의 최대값이 나타나는 타이밍 인덱스를 저장하는 단계; 및 상기 수신 신호에 이용된 동기 코드로서 선택된 후보 코드에 대하여 저장된 상기 타이밍 인덱스 중 저장 빈도수가 가장 높은 타이밍 인덱스를 상기 수신 신호의 타이밍 동기로서 선정하는 단계에 의해 획득될 수 있으며, 상기 동기 코드 및 타이밍 동기 획득 단계에서, 상기 G 개의 서브 프레임 동안 합산된 상관값들 중 상기 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상인 경우, 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택하거나, 이와 달리 상기 G 개의 서브 프레임 동안 합산된 상관값들 중 상기 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상이 아닌 경우라도 상기 G 개의 서브 프레임 동안 합산된 상기 상관값들 중 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택할 수도 있다.The timing synchronization may further include: storing a timing index indicating a maximum value of correlation values calculated using the candidate code total length for each candidate code for each subframe; And selecting a timing index having the highest storage frequency among the timing indexes stored for the candidate code selected as the synchronization code used for the received signal as timing synchronization of the received signal. In the synchronization acquiring step, when a difference between the maximum value and the second largest value among the correlation values added during the G subframes is equal to or greater than a preset threshold, a synchronization code indicating the maximum value is used for the received signal. Select as a sync code or otherwise sum up during the G subframes even if the difference between the maximum value and the second largest value among the summed values during the G subframes is not greater than or equal to a preset threshold; A sync code representing the maximum value among correlation values is added to the received signal. It can also be selected as a used sync code.

아울러, 각각의 상기 동기 코드는 64칩 길이를 가지며, 상기 소정 길이는 32칩이고, 상기 동기 코드의 소정 길이 부분은 상기 동기 코드의 전반부 32칩 부분일 수 있으며, 선정된 상기 N 개의 후보 코드의 수는 4 개일 수도 있다.In addition, each of the sync codes has a length of 64 chips, the predetermined length is 32 chips, and a predetermined length portion of the sync code may be a 32-chip portion of the first half of the sync code. The number may be four.

본 발명의 다른 일 실시형태에 따른 수신 신호에 이용된 동기 코드 획득 방법은, 상기 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 상기 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 단계; 및 상기 수신 신호를 선정된 상기 후보 코드의 전체 길이 부분과의 상관값의 크기에 따라 상기 수신 신호에 이용된 동기 코드를 획득하는 단계를 포함하는 것을 특징으로 한다.A synchronization code acquisition method used for a received signal according to another embodiment of the present invention includes selecting a candidate code according to a predetermined length portion of each sync code of the sync code set and the correlation values of the received signal. step; And acquiring a synchronization code used for the received signal according to the magnitude of a correlation value of the received signal with a full length portion of the selected candidate code.

또한, 본 발명의 또 다른 일 실시형태에 따른 타이밍 동기 획득 방법은 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 단계; 및 상기 수신 신호를 선정된 상기 후보 코드의 전체 길이 부분과의 상관값들 중 최대값이 나타나는 위치를 타이밍 동기로서 획득하는 단계를 포함하는 것을 특징으로 한다.In addition, a timing synchronization acquisition method according to another embodiment of the present invention includes selecting a candidate code according to a magnitude of correlation values between a predetermined length portion of each synchronization code of a synchronization code set and a received signal; And acquiring, as timing synchronization, a position at which the maximum value among the correlation values with the entire length portion of the candidate code selected appears.

마지막으로 본 발명의 또 다른 일 실시형태에 따른 초기 셀 검색 장치는 동기 코드 세트 중 각각의 동기 코드의 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 후보 코드 선정 모듈; 및 상기 수신 신호를 상기 후보 코드 선정 모듈에 의해 선정된 상기 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 동기 코드 및 타이밍 동기 획득 모듈을 포함하는 것을 특징으로 한다.Lastly, an initial cell search apparatus according to another embodiment of the present invention includes: a candidate code selecting module configured to select a candidate code according to a correlation between a predetermined length portion of each sync code of a sync code set and a received signal; And a synchronization code and a timing synchronization acquisition module for acquiring a synchronization code and a timing synchronization used for the received signal according to a correlation value of the received signal with a full length portion of the candidate code selected by the candidate code selection module. Characterized in that.

이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The following detailed description, together with the accompanying drawings, is intended to illustrate exemplary embodiments of the invention and is not intended to represent the only embodiments in which the invention may be practiced.

이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위 하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시된다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.The following detailed description includes specific details in order to provide a thorough understanding of the present invention. However, those skilled in the art will appreciate that the present invention may be practiced without these specific details. In some instances, well-known structures and devices are omitted or shown in block diagram form, centering on the core functions of each structure and device, in order to avoid obscuring the concepts of the present invention. In addition, the same components will be described with the same reference numerals throughout the present specification.

본 발명은 초기 셀 탐색 방법 및 장치에 관한 것으로, 특히 상기 도 1의 단계 1과 같이 DwPTS 탐색 과정 즉, 하향링크 동기코드(SYNC_DL)를 추정하고, 이에 따라 타이밍 동기를 획득하는 방법에 관한 것이다. 본 발명은 상술한 바와 같이 도 1의 단계 1에서 서브프레임과 32가지의 온전한 하향링크 동기 코드(SYNC_DL)의 상관관계를 모두 구하여 최대값을 취하게 되면 발생할 수 있는 연산에 있어 과다한 반복 횟수와 많은 제거할 수 있도록 하기 위한 방법을 제안한다. 본 발명의 일 실시형태에서는 동기 코드의 전체 길이가 아닌 일부 길이의 코드와의 연산을 통해 32가지의 하향링크 동기 코드(SYNC_DL) 중 후보군을 선택한 다음, 선택된 하향링크 동기 코드(SYNC_DL)에 대해서만 전체 길이를 이용하여 코드 및 타이밍 추정을 함으로써 계산량을 감소시키는 방법을 제안한다. 이를 위해 일반적인 동기 코드 추정과 타이밍 동기 획득을 위해 사용되는 다양한 방법들의 특징과 장단점을 통해 본 발명에 따른 초기 셀 탐색 방법을 구체적으로 설명하기로 한다.The present invention relates to an initial cell search method and apparatus, and more particularly, to a method of estimating a DwPTS search, that is, a downlink sync code (SYNC_DL), and thus obtaining a timing sync as in step 1 of FIG. 1. As described above, the present invention obtains the correlation between the subframe and 32 intact downlink synchronization codes (SYNC_DL) in step 1 of FIG. Suggest ways to remove it. In one embodiment of the present invention, candidate groups are selected from 32 downlink sync codes (SYNC_DL) through operations with codes of some lengths rather than the entire lengths of sync codes, and then all of the selected downlink sync codes (SYNC_DL) only. We propose a method to reduce the amount of computation by performing code and timing estimation using length. To this end, the initial cell search method according to the present invention will be described in detail through features and advantages and disadvantages of various methods used for general synchronization code estimation and timing synchronization acquisition.

먼저, 일반적인 하나의 서브 프레임 내에서 상관값의 최대값을 이용한 방법에 대해 설명한다.First, a method of using the maximum value of the correlation value in one general subframe will be described.

이 방법은 하나의 서브 프레임 내에서 수신되는 신호와 셀에서 이용할 수 있는 하향링크 동기코드(SYNC_DL)와의 상관관계를 모두 구하여 최대값을 찾는다. 이때 수신 동기가 이뤄지게 된다. 이와 같이 수신되는 하나의 서브 프레임에서 상관 관계를 구하여 최대값을 찾아내는 방법은 그 구현 방법이 쉽다. 그러나 낮은 SNR과 다중 경로 페이딩 채널환경 하에서는 수신되는 신호의 레벨의 변화가 빠르게 되므로 상관관계의 신뢰도가 낮을 수 있다. 더욱이 수신 신호의 샘플링을 적게 하였을 경우 타이밍 에러는 더욱 커질 수 있다.This method finds the maximum value by obtaining all correlations between the signal received in one subframe and the downlink sync code (SYNC_DL) available in the cell. At this time, reception synchronization is achieved. The method of finding the maximum value by obtaining correlation in one subframe received in this way is easy to implement. However, in a low SNR and multipath fading channel environment, the reliability of the correlation may be low because the level of the received signal is changed rapidly. Furthermore, when the sampling of the received signal is reduced, the timing error may be greater.

다음으로, 상관연산 값들을 여러 서브 프레임에 걸쳐 누적하여 평균을 이용하는 방법에 대해 설명하면 다음과 같다.Next, a method of using the average by accumulating correlation values over several subframes will be described.

이 방법에 따르면 수신되는 신호와 셀에서 이용할 수 있는 모든 하향링크 동기코드(SYNC_DL)와의 상관관계를 구하여 여러 서브 프레임에 걸쳐 누적시킨 뒤 평균을 취한다. 평균값 중에 제일 큰 값을 찾으면 이때 수신 동기가 이뤄지게 된다.이와 같은 방식에 따르면, 페이딩 영향에 의한 수신 신호의 레벨 변화량을 경감시켜 신뢰도가 높은 타이밍 상관관계를 구할 수 있다. According to this method, a correlation between a received signal and all downlink sync codes (SYNC_DL) available in a cell is obtained, accumulated over several subframes, and averaged. When the largest value is found among the average values, reception synchronization is achieved at this time. According to this method, a timing correlation with high reliability can be obtained by reducing the level variation of the received signal due to fading effects.

그러나 여러 서브 프레임에 걸쳐 수신되는 각 서브 프레임마다 32개 코드에 대해 상관관계를 모두 저장하고 있어야 하므로 메모리의 증가를 가져온다. 더욱이 수신 신호를 오버 샘플링 하였을 경우에 최대의 상관 관계를 순차적으로 찾아내는 비교기를 구현하였을 경우, "6400·32·오버샘플링 비율" 만큼 비교 및 저장을 반복해야 하는 부담을 가지게 된다. 또한 서브 프레임의 수를 무한히 할 수 없으므로 일정한 수만큼 제한하게 된다면, 이로 인하여 노이즈에 의해 심하게 잘못된 상관관계의 오류 값이 누적되어 평균을 취하게 되어 성능 저하의 원인이 될 수 있다.However, since all correlations must be stored for 32 codes in each subframe received over several subframes, the memory increases. Furthermore, when a comparator that sequentially finds the maximum correlation when over-sampling a received signal is implemented, the burden of having to repeat comparison and storage by "6400 占 32 oversampling ratio" is imposed. In addition, if the number of subframes cannot be infinitely limited, the number of subframes may be limited, thereby causing the error value of a severely incorrect correlation to be accumulated and averaged by noise, which may cause performance degradation.

다음으로, 여러 서브 프레임 동안 가장 빈도수가 높은 코드와 동기 지점을 추적하는 방법에 대해 설명한다.Next, a description will be given of a method of tracking the most frequent code and sync point for several subframes.

여러 서브 프레임에 걸쳐 판단되는 확률을 살펴 보았을 때 수신 신호에 이용된 코드와 동일한 코드가 상관값이 최대인 빈도 수가 높아진다. 이러한 발생 빈도를 이용하여 오류 상관값들을 제거하고 남은 유력한 타이밍 후보를 가지고 평균을 취한다. 이럴 경우 만족한 타이밍 동기를 획득하게 된다.When the probability determined over several subframes is examined, the frequency of the maximum correlation value of the same code used for the received signal increases. This frequency of occurrence is used to remove the error correlations and average them with the remaining probable timing candidates. In this case, satisfactory timing synchronization is obtained.

이 방법에 따르면, 하나의 서브 프레임 동안 상관관계 값이 가장 큰 코드의 인덱스와 상관관계 값만 저장하게 되면, 한 서브 프레임당 필요한 메모리 크기는 현저하게 줄어들게 된다.According to this method, if only the index and correlation value of the code having the largest correlation value are stored during one subframe, the required memory size per subframe is significantly reduced.

그러나 여러 서브 프레임 동안 빈도수가 높은 코드와 동기 지점을 추적하기 위해서는 많은 서브 프레임을 관찰하여야 하며, 적은 서브 프레임을 관찰할 경우 정확도가 떨어지게 된다. 또한 채널 환경이 안 좋을 경우, 정확한 하향링크 동기 코드를 찾지 못하여, 더 많은 서브 프레임을 관찰하여야 하고, 그렇지 못할 경우 정확도는 현저하게 떨어지게 된다.However, in order to track high frequency codes and sync points during several subframes, many subframes need to be observed, and when a small number of subframes are observed, accuracy decreases. In addition, when the channel environment is not good, the correct downlink synchronization code cannot be found, and thus more subframes must be observed, otherwise the accuracy is significantly reduced.

마지막으로, 한 서브 프레임을 여러 개의 영역으로 나누어 상관관계의 최대값을 이용하는 방법에 대해 설명한다.Finally, a method of using a maximum value of correlation by dividing a subframe into several areas will be described.

하나의 서브 프레임을 여러 개의 영역으로 나누고, 각각의 영역에서의 상관관계를 구하여 최대값을 구하고, 여러 서브 프레임 동안 각 영역별 최대값을 더하여, 가장 큰 값을 갖는 코드와 영역을 선택한다. 최종 선택된 영역에서 최대값의 빈도수가 가장 많은 지점을 동기가 맞는 지점으로 선택한다. One subframe is divided into several regions, correlations in each region are obtained to obtain a maximum value, and a maximum value for each region is added by selecting a code and region having the largest value during multiple subframes. The point with the highest frequency in the last selected area is selected as the point of synchronization.

이 방법에 따르면, 여러 서브 프레임 동안 영역별 상관관계 최대값을 합산하기 때문에, 한 서브 프레임에서 모든 상관값을 가지고 있어야 하는 방식에 비해, 영역 개수만큼의 상관값만 저장하면 되므로 메모리의 증가를 막을 수 있다. 또한 한 서브 프레임 동안 하나의 최대 상관값만 가지고 있는 방식보다, 적은 프레임만으로도 높은 신뢰도를 갖는 초기 동기를 획득하게 된다.According to this method, since the maximum correlation value for each region is summed over several subframes, only the number of correlation values need to be stored in the subframe to prevent the increase of memory. Can be. In addition, the initial synchronization with high reliability is obtained with only a few frames, rather than having only one maximum correlation value during one subframe.

그러나 32가지의 SYNC_DL 코드 전체의 상관관계 최대값을 구하여야 하기 때문에 여전히 많은 계산량을 요구하게 된다. However, since the maximum correlation value of all 32 SYNC_DL codes has to be obtained, it still requires a large amount of computation.

따라서, 본 발명은 서브 프레임 중 DwPTS에 위치한 동기 코드(SYNC_DL 코드)들의 특성을 이용하여 동기 코드 중 일부의 특정 길이만을 이용하여 상관관계를 구함으로써 초기 셀 검색에서의 연산량을 감소시키는 방법을 제안하고자 한다. 이를 위해 구체적 예로서 TDD-LCR에서의 서브 프레임 구조와 이중 DwPTS에 포함된 동기 코드의 특성에 대해 살펴보면 다음과 같다.Accordingly, the present invention proposes a method of reducing the amount of computation in initial cell search by obtaining a correlation using only a specific length of a part of the sync code by using the characteristics of the sync codes (SYNC_DL codes) located in DwPTS among subframes. do. As a concrete example, the subframe structure of the TDD-LCR and the characteristics of the synchronization code included in the double DwPTS will be described below.

도 2는 TDD-LCR에서의 서브 프레임 구조를 도시한 도면이다.2 is a diagram illustrating a subframe structure in a TDD-LCR.

3GPP TDD LCR 시스템에서 하향링크의 동기 코드 SYNC_DL은 도 2에 도시된 바와 같이 첫 번째 시간 슬롯 다음에 있는 DwPTS에 위치한다. DwPTS는 96 칩의 길이를 가지며, 32 칩의 가드 영역과 64 칩의 SYNC_DL 코드로 구성된다. SYNC_DL 코드로는 32가지가 존재하고, 기지국마다 하나의 SYNC_DL 코드가 사용되도록 할당된다. In the 3GPP TDD LCR system, the downlink sync code SYNC_DL is located in the DwPTS following the first time slot as shown in FIG. 2. The DwPTS is 96 chips long and consists of a 32 chip guard region and 64 chips of SYNC_DL code. There are 32 types of SYNC_DL codes, and one SYNC_DL code is allocated to each base station.

일반적으로 초기 셀 탐색할 때, 한 서브 프레임 구간 동안 32개의 SYNC_DL 코드와 상관관계를 구하여 코드를 추정하고, 초기 동기를 맞춘다. 하지만, 모든 코드에 대하여 상관관계를 구하므로 계산량이 증가하게 된다.In general, when searching for an initial cell, the code is estimated by correlating with 32 SYNC_DL codes during one subframe period, and initial synchronization is performed. However, since all the codes are correlated, the amount of computation increases.

도 3은 길이 64칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프이고, 도 4는 길이 32칩인 SYNC_DL 코드를 이용한 상관값을 도시한 그래프이다.FIG. 3 is a graph showing a correlation value using a SYNC_DL code having a length of 64 chips, and FIG. 4 is a graph showing a correlation value using a SYNC_DL code having a length of 32 chips.

길이 64 칩의 SYNC_DL 코드를 이용하여 수신 신호와 상관연산을 수행한 경우 도 3에 도시된 바와 같이 다른 SYNC_DL 코드간의 상호상관(cross-correlation)값들 중 최대값에 비해 자기상관(auto-correlation)값, 즉 수신 신호에 이용된 코드와 동일한 코드와의 상관 관계값이 큰 성질을 이용하여 SYNC_DL 코드 정보와 타이밍 정보를 획득할 수 있다. 하지만, 길이 32칩의 SYNC_DL 코드를 이용하여 수신 신호와 상관관계를 구하는 경우에도 도 4에 도시된 바와 같이 다른 SYNC_DL 코드 간의 상호상관값들에 비해 자기상관값이 2배 이상 높음을 알 수 있다. When the correlation with the received signal is performed using the SYNC_DL code having a length of 64 chips, the auto-correlation value is compared with the maximum value among the cross-correlation values among other SYNC_DL codes as shown in FIG. 3. That is, the SYNC_DL code information and the timing information can be obtained using a property of having a high correlation value with the same code as the code used for the received signal. However, even when the correlation with the received signal is obtained using the SYNC_DL code of 32 chips in length, it can be seen that the autocorrelation value is two times higher than the cross-correlation values between other SYNC_DL codes as shown in FIG. 4.

따라서, 본 발명의 일 실시형태에서는 이와 같이 동기 코드들 간에 자기상관값이 다른 상호상관값들에 비해 구분을 위한 소정 임계 이상이도록 하는 길이의 동기 코드만을 이용하여 수신 신호에 이용되었을 가능성이 높은 소정 개수의 후보 코드를 선택한 다음, 다시 64 칩의 전체 길이를 가진 후보 코드들과 수신 신호와 상관관계를 구하여 수신 신호에 이용된 최종 SYNC_DL 코드와 타이밍 동기를 획득하는 방법을 제안한다. Accordingly, in one embodiment of the present invention, a predetermined high likelihood that the autocorrelation value between the sync codes is used for the received signal using only a sync code of a length such that the autocorrelation value is greater than or equal to a predetermined threshold for discrimination from other cross-correlation values. After selecting the number of candidate codes, a method of obtaining timing synchronization with the final SYNC_DL code used for the received signal is again obtained by correlating the received codes with the candidate codes having the total length of 64 chips.

본 발명의 구체적인 일 실시예에서는 전체 64칩 길이를 가지는 SYNC_DL 코드 중 후보 코드 선택 단계에서 절반인 32칩 길이만을 이용하고, 이후 4 개의 선택된 후보 코드 전체 길이를 이용하여 수신 신호에 이용된 동기 코드와 타이밍 동기를 획득하는 방법을 개시한다. 상술한 실시예에서 32칩 길이만을 이용하여 수신 신호와 상관연산을 수행하는 경우라도 도 4에 도시된 바와 같이 자기상관값과 상호상관값들 중 최대값 사이에는 2배 이상의 차이를 가지며, 여기서 자기상관값과 상호상관값 사이의 구분을 위한 소정값은 16인 경우로 볼 수 있다.According to a specific embodiment of the present invention, a sync code used for a received signal using only 32 chips of half of the candidate code selection step among SYNC_DL codes having a total of 64 chips in length and then using four selected candidate codes in full length A method of obtaining timing synchronization is disclosed. In the above-described embodiment, even when the correlation with the received signal is performed using only 32 chip lengths, as shown in FIG. 4, the correlation between the autocorrelation value and the maximum value of the cross-correlation value is two times or more. The predetermined value for distinguishing between the correlation value and the cross-correlation value may be regarded as 16.

이와 같이 32개의 SYNC_DL 코드의 전체 길이를 이용하여 상관연산을 수행하는 대신, 이들의 일부 길이만 이용하여 후보 코드를 선정함으로써 상관연산에 따른 연산량을 현저하게 감소시킬 수 있다. 다만, 상술한 일부 길이, 예를 들어 32칩 길이 만을 이용하여 최종적으로 수신 신호에 이용된 동기 코드의 종류와 타이밍 정보를 추정하는 경우 그 정확도가 떨어질 수 있으므로, 본 발명의 상술한 실시형태에서는 일단 일부 길이를 이용하여 후보 코드를 선정하고, 선정된 후보 코드의 경우 이들의 전체 길이를 이용하도록 함으로써 정확한 동기 코드 추정과 타이밍 정보 획득이 가능하도록 하였다.As described above, instead of performing the correlation operation using the total lengths of the 32 SYNC_DL codes, the candidate amount can be significantly reduced by selecting the candidate codes using only some of these lengths. However, when estimating the type and timing information of the sync code finally used for the received signal using only the above-described partial length, for example, 32 chip length, the accuracy may be deteriorated. Therefore, in the above-described embodiment of the present invention, Candidate codes are selected using some lengths, and the selected candidate codes are used for their entire lengths to enable accurate synchronization code estimation and timing information acquisition.

이와 같은 본 발명에 따른 동기 코드 및 타이밍 정보 획득을 위한 초기 셀 탐색 방법을 각 단계별로 보다 구체적으로 설명하기 위해 일반적인 동기 코드 및 타이밍 동기 획득 과정에 대해 살펴보면 다음과 같다.In order to describe the initial cell search method for acquiring the synchronization code and the timing information according to the present invention in more detail at each step, the general synchronization code and the timing synchronization acquisition process will be described below.

초기 셀 탐색에서 단말은 탐색하고자 하는 셀에 대한 정보와 타이밍 정보가 없는 상태에서 서브프레임 내의 DwPTS를 찾게 된다. DwPTS는 도 2에 도시된 바와 같이 32 칩의 가드 영역과 64 칩의 SYNC_DL 코드로 이루어져 있으며, SYNC_DL 코드는 32가지 중 하나가 선택되어 사용된다. In the initial cell search, the UE finds the DwPTS in the subframe without information and timing information on the cell to be searched. As shown in FIG. 2, the DwPTS includes a 32 chip guard region and a 64 chip SYNC_DL code, and one of 32 SYNC_DL codes is selected and used.

일반적인 초기 셀 탐색 방법은 길이가 64 칩인 32가지의 SYNC_DL 코드와 수신된 신호의 상관도를 이용한다. 또한, 채널에 대한 영향을 대비하기 위하여 여러 서브 프레임 동안 상관도를 구하여 누적하여 동기를 추정하기도 한다. 이 과정을 수식적으로 살펴보면 다음과 같다. A typical initial cell search method uses a correlation of the received signal with 32 SYNC_DL codes of 64 chips in length. In addition, in order to prepare for the effect on the channel, a correlation may be calculated and accumulated for several subframes to estimate synchronization. The process is as follows.

수신 신호 r = {r0, r1, ...}은 일반적으로 칩 레이트(chip rate)보다 오버샘플링(oversampling)되어 수신된다. 한편, l번째 SYNC_DL 코드는 S l = {s0 l, s1 l, ..., s63 l)으로 표현될 수 있다. si l은 QPSK 심볼이고, 0≤l≤32는 SYNC_DL 코드들에 대한 인덱스이고, i는 칩 인덱스이다. 수신 신호와 l번째 SYNC_DL 코드의 상관관계에 대한 수식은 다음과 같이 규정될 수 있다.Received signals r = {r 0 , r 1 , ...} are generally oversampled and received rather than chip rates. On the other hand, the l-th SYNC_DL code may be represented by S l = (s 0 l , s 1 l , ..., s 63 l ). s i 1 is a QPSK symbol, 0 ≦ l ≦ 32 is the index for the SYNC_DL codes, and i is the chip index. The equation for the correlation between the received signal and the l-th SYNC_DL code may be defined as follows.

Figure 112006079172006-pat00001
Figure 112006079172006-pat00001

따라서, 상관관계 최대값을 갖는 하향링크 동기 코드

Figure 112006079172006-pat00002
와 그 위치 정보
Figure 112006079172006-pat00003
는 다음과 같은 최대 유사 관계 추적 (Maximum Likelihood Detection)방법에 의해 구할 수 있다. Thus, downlink sync code having a correlation maximum
Figure 112006079172006-pat00002
And its location information
Figure 112006079172006-pat00003
Can be obtained by the following Maximum Likelihood Detection method.

Figure 112006079172006-pat00004
Figure 112006079172006-pat00004

여기서, OSR은 오버샘플링 레이트를 나타낸다. 이러한 과정을 통하여 최대 상관관계 값을 갖는 코드를 하향링크 동기 코드(

Figure 112006079172006-pat00005
)로 추정하고, 그 값이 발생한 곳을 최종 동기지점(
Figure 112006079172006-pat00006
)으로 추정한다.Where OSR represents the oversampling rate. Through this process, the code having the maximum correlation value is converted into a downlink sync code (
Figure 112006079172006-pat00005
), And where the value occurred is the final sync point (
Figure 112006079172006-pat00006
Estimate).

그러나, 하나의 서브프레임 정보만 가지고 SYNC_DL 코드와 타이밍 정보를 추적하면 잘못된 정보를 추적할 확률이 높아진다. 따라서, 여러 개의 서브 프레임 동안 상관관계의 최대값을 누적함으로써 이러한 오류 확률을 감소시킬 수 있다. 물론, 상술한 설명 중 32개의 동기 코드의 상관값 모두를 여러 개의 서브 프레임 동안 누적하는 방법 대신, 하나의 서브 프레임에서 최대값을 나타내는 동기 코드의 상관값만을 저장하고, 이후 그 빈도수가 높은 동기 코드와 타이밍 동기를 획득하는 방법, 또는 하나의 서브 프레임을 소정 영역으로 나누어 각 영역에서의 최대값을 가지는 동기 코드를 누적하여, 그 빈도수가 높은 코드와 타이밍 동기를 획득하는 방법을 모두 적용할 수 있다. 다만, 여기서는 소정 프레임 동안 32개의 동기 코드 모두와의 상관관계값을 모두 저장하여 최대값을 통해 동기 코드 및 타이밍 동기를 획득하는 방법을 중심으로 설명한다.However, tracking SYNC_DL code and timing information with only one subframe information increases the probability of tracking incorrect information. Therefore, this error probability can be reduced by accumulating the maximum value of correlation for several subframes. Of course, instead of accumulating all of the correlation values of the 32 synchronization codes in a plurality of subframes in the above description, only the correlation values of the synchronization codes representing the maximum values in one subframe are stored, and then the synchronization codes having a high frequency. And a method for acquiring timing synchronization, or a method for acquiring a timing synchronization with a high frequency by accumulating one subframe into a predetermined region and accumulating a synchronization code having a maximum value in each region. . However, the following description will focus on a method of acquiring a synchronization code and a timing synchronization using a maximum value by storing all correlation values with all 32 synchronization codes during a predetermined frame.

상술한 예에서, 상관관계값을 누적하는 서브 프레임 수로 H개의 서브 프레임 동안 상관관계값을 누적하였을 경우, 앞의 수식을 다음과 같이 다시 나타낼 수 있다.In the above-described example, when the correlation value is accumulated during the H subframes by the number of subframes that accumulate the correlation value, the previous equation may be expressed as follows.

Figure 112006079172006-pat00007
Figure 112006079172006-pat00007

이와 같이 H 개의 프레임 동안 상관관계 값을 누적하여 최대값을 나타내는 코드를 동기코드로 추정하고, 이를 통해 타이밍 정보를 획득함으로써 보다 정확도 를 높일 수 있다. 다만, H 프레임 동안 길이가 64 칩인 32가지의 SYNC_DL 코드에 대하여 모두 상관관계를 구할 경우 많은 계산량을 필요로 하게 된다. As such, a code indicating the maximum value by accumulating correlation values during H frames is estimated as a sync code, and thus, accuracy can be improved by acquiring timing information. However, a large amount of computation is required when all correlations are obtained for 32 SYNC_DL codes having 64 chips in length during H frames.

따라서, 본 발명의 일 실시형태에서는 전체 64 칩 중 앞 부분의 32 칩만 선택된 32가지의 SYNC_DL 코드와 수신된 신호 사이의 상관관계를 통해 후보 코드를 선정한 후, 이후 전체 길이를 이용하여 정확한 동기 코드와 타이밍 정보를 획득하는 방법을 제안한다. 또한, 바람직한 본 발명의 일 실시형태에서는 상술한 후보 코드 선정 단계를 하나의 프레임에서의 상관값을 통해 선정하는 것이 아닌, 동기 코드의 32 칩을 이용한 상관관계값을 H 프레임 동안 누적하여, 누적된 값들 중 큰 순서대로 4개의 코드를 후보 코드로서 선정하여, 이후 정확한 동기 코드 및 타이밍 동기를 획득하는 단계에 넘겨주는 방법을 제안한다. 이러한 방법을 도면을 참조하여 구체적으로 설명하면 다음과 같다.Therefore, in one embodiment of the present invention, after selecting the candidate code through the correlation between the 32 received SYNC_DL codes and the received signal, only the first 32 chips of the 64 chips are selected, and then the correct sync code A method of obtaining timing information is proposed. In the preferred embodiment of the present invention, the above-described candidate code selection step is not selected through the correlation value in one frame, but the correlation value using 32 chips of the synchronization code is accumulated for H frames, We propose a method of selecting four codes as candidate codes in large order among the values, and then transferring them to the step of obtaining the correct sync code and timing sync. This method will be described in detail with reference to the drawings.

도 5는 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법을 설명하기 위한 순서도이다.5 is a flowchart illustrating an initial cell search method according to an embodiment of the present invention.

먼저, 도 5의 좌측에 도시된 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 후보 코드 선정 단계에 대해 설명한다.First, the candidate code selection step of the initial cell search method according to the embodiment shown in the left side of FIG. 5 will be described.

본 발명의 바람직한 일 실시형태에서는 후보 코드 선정 단계 중 단계 S501에서 64 칩 길이의 동기 코드 중 앞부분의 32 칩만을 이용한다. 동기 코드의 특성상 32칩 길이 만으로도 도 4와 같이 자기상관값과 상호상관값들 중 최대를 나타내는 값 사이의 구별이 용이하며, 동기 코드의 특성상 이러한 32 칩은 동기 코드의 앞 부분을 이용하는 것이 바람직하기 때문이나, 본 발명의 특징을 포함하는 한 반드시 이에 한정될 필요는 없다.In a preferred embodiment of the present invention, only the first 32 chips of the 64 chip length sync code are used in step S501 during the candidate code selection step. Due to the nature of the sync code, it is easy to distinguish between the autocorrelation value and the value representing the maximum value among the cross-correlation values as shown in FIG. 4 only by the length of 32 chips. However, the present invention is not necessarily limited thereto as long as it includes the features of the present invention.

앞부분 32 칩만 선택된 l번째 SYNC_DL 코드는

Figure 112006079172006-pat00008
으로 표현될 수 있으며, 여기서
Figure 112006079172006-pat00009
은 QPSK 심볼이고, l은 SYNC_DL 코드들에 대한 인덱스이며, 0≤l≤31을 만족한다. The l-th SYNC_DL code with only the first 32 chips selected
Figure 112006079172006-pat00008
Can be expressed as
Figure 112006079172006-pat00009
Is the QPSK symbol, l is the index for the SYNC_DL codes, and satisfies 0 ≦ l ≦ 31.

한편, 단계 S502에서는 수신 신호와 단계 S501에서 구한 32개의 SYNC_DL 코드와 상관관계를 구하며, 수신 신호와 l번째 SYNC_DL 코드의 상관관계에 대한 수식은 다음과 같이 다시 나타낼 수 있다.Meanwhile, in step S502, a correlation between the received signal and the 32 SYNC_DL codes obtained in step S501 is obtained. The equation for the correlation between the received signal and the 1 st SYNC_DL code may be expressed as follows.

Figure 112006079172006-pat00010
Figure 112006079172006-pat00010

상기 수학식 4와 같은 상관연산을 하나의 서브 프레임 동안 반복하여 단계 S503에서 각 코드별로 최대값을 구한다. 이 과정을 H 서브프레임 동안 반복하기 위해 단계 S504는 상관관계 누적이 H 프레임 동안 이루어졌는지를 판정하여, H 프레임이 아닌 경우 단계 S505로 진행하여 서브 프레임 인덱스를 증가시킨 후 상술한 과정을 반복하고, H 프레임 동안 누적이 완료된 경우 단계 S506으로 진행한다. 이때, 누적된 상관관계의 최대값은 다음과 같이 나타낼 수 있다.The correlation as shown in Equation 4 is repeated for one subframe to obtain a maximum value for each code in step S503. In order to repeat this process during the H subframe, step S504 determines whether correlation accumulation has been performed during the H frame, and if it is not the H frame, proceeds to step S505 to increase the subframe index and repeat the above-described process, If accumulation is completed during the H frame, the flow proceeds to step S506. In this case, the maximum value of the accumulated correlation may be expressed as follows.

Figure 112006079172006-pat00011
Figure 112006079172006-pat00011

그후, 단계 S506에서는 이와 같은 32개의 K 중 가장 큰 값부터 4개 선택하고, 단계 S507을 통해 해당하는 코드 인덱스, 예를 들어 a, b, c, d를 도 5의 우측에 도시된 두 번째 단계로 넘겨준다.Thereafter, in step S506, four of the 32 largest K values are selected, and in step S507, corresponding code indices, for example, a, b, c, and d, are shown in the second step shown on the right side of FIG. Pass it to.

본 발명의 일 실시형태에 따른 두 번째 단계는 첫 번째 단계를 통해 선택된 64 칩의 후보 코드 전체 길이를 이용하여 정확한 동기 코드 및 타이밍 동기를 획득하는 단계이다. 구체적으로 도 5와 관련한 예를 통해 설명하면, 단계 S508에서 단계 S507을 통해 전달받은 4개의 후보 코드 전체 길이인 64 칩을 이용하여, 단계 S509에서 후보 SYNC_DL 코드별로 수신 신호와 상관관계를 구한다.The second step according to an embodiment of the present invention is to obtain accurate sync code and timing sync using the total length of the candidate code of 64 chips selected through the first step. Specifically, referring to the example related to FIG. 5, in step S508, correlations with the received signal are obtained for each candidate SYNC_DL code in step S509, using 64 chips, which are the total lengths of the four candidate codes received in step S507.

본 발명의 바람직한 일 실시형태에서는 이러한 상관관계의 연산을 하나의 서브 프레임에서만 행하지 않고, 소정 프레임에 걸쳐 상관관계 값을 누적한 후 이들 중 최대값을 이용함으로써 보다 정확한 동기 코드 추정이 가능하도록 한다.In a preferred embodiment of the present invention, the correlation calculation is not performed only in one subframe, but the correlation value is accumulated over a predetermined frame, and then the maximum value thereof is used to enable more accurate sync code estimation.

즉, 단계 S510에서 상술한 바와 같은 상관관계 값을 여러 서브 프레임 동안 반복하여 상관관계의 최대값을 코드별로 누적한다. 이러한 상관관계 값의 누적은 미리 정해진 G 프레임 동안만 반복하는 것일 수도 있으며, 누적된 상관관계 값들 중 가장 큰 값과 그 다음으로 큰 값 사이의 차이가 미리 설정된 임계치 이상일 때까지 반복할 수도 있다. 단계 S511은 이에 따라 누적된 상관관계 값들 중 가장 큰 값과 두 번째로 큰 값을 구하고, 단계 S512에서는 이들 사이의 차이가 임계치 이상인지, 또는 그 차이에 관계없이 미리 설정된 G 서브 프레임 수만큼만 반복하기로 설정된 경우, 그 서브 프레임 수만큼 상관관계값이 누적되었는지를 판정한다. 이에 따라 첫 번째로 큰 값과 두번째로 큰 값 사이의 차이가 소정 임계치 이상이거나, 미리 정해진 G 서브 프레임만큼 상관관계값이 누적된 경우 단계 S514로 진행하고, 그 밖의 경우에는 단계 S513으로 진행하여 서브 프레임을 인덱스를 증가시킨 후 상술한 과정을 반복할 수 있다.That is, the correlation value as described above in step S510 is repeated for several subframes, and the maximum value of the correlation is accumulated for each code. The accumulation of such correlation values may be repeated only for a predetermined G frame, or may be repeated until a difference between the largest value and the next largest value among the accumulated correlation values is greater than or equal to a preset threshold. Step S511 obtains the largest and second largest values of the accumulated correlation values accordingly, and in step S512 repeats only the number of preset G subframes regardless of whether the difference is greater than or equal to the threshold. If set to, it is determined whether the correlation value has accumulated by the number of subframes. Accordingly, if the difference between the first largest value and the second largest value is greater than or equal to a predetermined threshold value, or if correlation values are accumulated by a predetermined G subframe, the process proceeds to step S514; otherwise, the process proceeds to step S513. After increasing the index of the frame, the above-described process may be repeated.

그 후, 단계 S514에서는 누적된 상관관계 값 중 가장 큰 값을 갖는 코드를 수신 신호에 이용된 SYNC_DL 코드로 추정한다. Thereafter, in step S514, the code having the largest value among the accumulated correlation values is estimated as the SYNC_DL code used for the received signal.

한편, 단계 S510에서 구하는 상관관계값의 최대값 누적시 각 SYNC_DL 코드 인덱스별로 최대 상관관계 값이 발생한 인덱스를 저장한다. 이를 통해 단계 S514에서 수신 신호에 이용된 동기 코드로 선택된 SYNC_DL 코드에서 최대값이 발생한 빈도수가 가장 큰 인덱스를 단계 S516에서 타이밍 동기로서 획득할 수 있다.On the other hand, when the maximum cumulative value of the correlation value obtained in step S510 is stored for each SYNC_DL code index, the index generated the maximum correlation value. Through this, an index having the highest frequency in which the maximum value occurs in the SYNC_DL code selected as the synchronization code used for the received signal in step S514 may be obtained as timing synchronization in step S516.

도 5와 관련하여 상술한 본 발명의 일 실시형태에 따른 동기 코드 획득 방법, 타이밍 동기 획득 방법 및 이들을 포함한 초기 셀 탐색 방법은 후보 코드를 선정하는 첫 번째 단계와 최종 동기 코드와 타이밍 동기를 획득하는 두 번째 단계에서 보다 정확한 초기 셀 탐색을 위해 하나의 서브 프레임 동안 연산된 상관관계값들 중 각 코드별 최대값을 소정 프레임 동안 반복하여 누적한 후, 이들 누적값들 중 최대값을 통해 동기 코드 및/또는 타이밍을 획득하는 것을 예시하였으나, 요구되는 정확성, 연산량 및 저장 용량 등에 따라 상술한 바와 같이 하나의 서브 프레임 동안 32개의 동기 코드들 중 최대 상관값을 나타내는 동기 코드의 인덱스만을 저장하는 방법, 하나의 서브 프레임을 소정 영역으로 나누어 각 영역별 최대값을 저장하는 방법과 함께 사용할 수 있음은 당업자에게 자명하다.A synchronization code acquisition method, a timing synchronization acquisition method, and an initial cell search method including the same according to an embodiment of the present invention described above with reference to FIG. 5 include a first step of selecting a candidate code and a final synchronization code and timing synchronization. In the second step, the maximum value for each code among the correlation values calculated during one subframe is repeatedly accumulated for a predetermined frame for more accurate initial cell search, and then the synchronization code and the maximum value among the accumulated values are accumulated. And / or acquiring timing, but storing only the index of the synchronization code representing the maximum correlation value among the 32 synchronization codes during one subframe as described above according to the required accuracy, arithmetic amount and storage capacity, etc. It can be used together with the method of dividing the subframe into predetermined areas and storing the maximum value of each area. Yes, it is obvious to those skilled in the art.

만일, 후보 코드 선정 단계와 최종 동기 코드 및 타이밍 획득 단계에서 각각 의 서브 프레임별 상관관계 값이 가장 큰 코드의 인덱스만을 저장하는 방법을 사용하는 경우, 상술한 방법에 비해 메모리의 저장 용량의 부담이 더 감소할 수 있으나, 신뢰도를 높이기 위해 H, G를 더 큰 수로 설정할 필요가 있다. 따라서, 요구되는 동기 추정의 정확성과, 메모리 용량 및 연산량 등을 고려하여 적절한 조합을 구현할 수 있다.In the case of using the method of storing only the index of the code having the largest correlation value for each subframe in the candidate code selection step, the final synchronization code, and the timing acquisition step, the burden of the storage capacity of the memory is higher than the aforementioned method. It can be reduced further, but it is necessary to set H and G to a larger number in order to increase the reliability. Therefore, an appropriate combination can be implemented in consideration of the accuracy of the required synchronization estimation, memory capacity, and computation amount.

이하에서는 상술한 본 발명의 일 실시형태에 따른 후보 코드 선정 단계 및 최종 동기 코드 추정 및 타이밍 동기 획득 단계에 대해 도 6 및 도 7과 함께 구체적으로 설명한다.Hereinafter, the candidate code selection step, the final synchronization code estimation, and the timing synchronization acquisition step according to an embodiment of the present invention will be described in detail with reference to FIGS. 6 and 7.

도 6은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 후보 코드를 선정하는 방법을 설명하기 위한 도면이다.6 is a view for explaining a method of selecting a candidate code of the initial cell search method according to an embodiment of the present invention.

도 6은 본 발명의 일 실시형태에 따른 후보 코드 선정 방법 중 H 서브 프레임 동안 전체 64칩의 절반 길이를 가지는 32개의 SYNC_DL 코드와 수신 신호와의 상관관계값을 각각 누적하는 것을 도시하고 있다.FIG. 6 illustrates accumulating correlation values between 32 SYNC_DL codes having a half length of a total of 64 chips and a received signal during H subframes in the candidate code selection method according to an embodiment of the present invention.

32개의 SYNC_DL 코드는 도 6에 도시된 바와 같이 SYNC_DL 0 내지 SYNC_DL 31과 같이 나타낼 수 있으며, 각 SYNC_DL 코드는 도 6의 죄측 하단에 도시한 바와 같이 전체 64칩 길이 중 앞부분 32 칩 길이를 가지는 부분인 것이 바람직하다. 그 후, 이와 같은 상관관계값을 H 프레임 동안 누적한 결과를 도 6의 우측 하단에 도시하고 있다. 즉 SYNC-DL 코드 인덱스 0내지 31 은 각각 누적된 상관관계값이 상이하게 나타나며, 이들 중 가장 큰 값을 나타내는 4개의 인덱스를 a, b, c, d로서 선택한다. 이와 같이 선택된 4개의 후보 코드의 인덱스는 이후 본 발명의 일 실시형 태에서의 두 번째 단계인 최종 동기 코드 추정 및 타아밍 동기 획득 단계에 전달된다.32 SYNC_DL codes may be represented as SYNC_DL 0 to SYNC_DL 31 as shown in FIG. 6, and each SYNC_DL code is a part having a first 32 chip length of the total 64 chip lengths as shown in the lower side of FIG. 6. It is preferable. Then, the result of accumulating such a correlation value for H frame is shown in the lower right of FIG. That is, the accumulated correlation values of SYNC-DL code indices 0 to 31 are different from each other, and four indices representing the largest values are selected as a, b, c, and d. The indexes of the four candidate codes thus selected are then transferred to the final sync code estimation and timing synchronization acquisition stages, which are the second stage in one embodiment of the present invention.

도 7은 본 발명의 일 실시형태에 따른 초기 셀 탐색 방법 중 수신 신호에 이용된 SYNC_DL 코드 및 타이밍 동기를 추정하는 방법을 설명하기 위한 도면이다.FIG. 7 is a diagram for describing a method of estimating SYNC_DL code and timing synchronization used for a received signal in an initial cell search method according to an embodiment of the present invention.

도 6에서 상술한 바와 같이 4개의 선택된 후보 코드의 인덱스(a, b, c, d)를 전달받아, 도 7의 좌측 하단에 도시된 바와 같이 각 후부 코드들(SYNC-DL a, SYNC-DL b, SYNC-DL c, 및 SYNC-DL d)의 전체 길이(64칩)을 이용하여 수신 신호와의 상관관계를 구한다. 이러한 상관관계값은 보다 정확한 동기 코드 추정을 위하여 소정 프레임 동안 반복하는 것이 바람직하며, 도 7은 G 서브 프레임 동안 상관관계 값을 누적하는 것을 도시하였다. 이와 같은 상관관계 값을 누적하는 서브 프레임의 수는 미리 필요에 따라 결정된 수일 수도, 누적된 상관관계 값들 중 가장 큰 값과 두 번째로 큰 값 사이의 차이가 소정 임계치 이상일 때까지 반복하는 것일 수도 있다.As described above with reference to FIG. 6, the indexes a, b, c, and d of four selected candidate codes are received, and the respective rear codes SYNC-DL a and SYNC-DL as shown in the lower left of FIG. 7. The total length (64 chips) of b, SYNC-DL c, and SYNC-DL d) is used to obtain correlation with the received signal. This correlation value is preferably repeated for a predetermined frame for more accurate sync code estimation, and FIG. 7 illustrates accumulating correlation values during the G subframe. The number of subframes accumulating such correlation values may be a number determined in advance, or may be repeated until a difference between the largest value and the second largest value among the accumulated correlation values is greater than or equal to a predetermined threshold. .

이와 같이 G 서브 프레임 동안 a, b, c, d 4개의 후보 코드들과 수신 신호간의 상관관계의 누적값은 도 7의 우측 하단에 도시된 바와 같이 나타날 수 있다. 이 경우 예를 들어 가장 큰 값을 나타내는 SYNC-DL 코드(SYNC-DL c)와 두 번째로 큰 값을 나타내는 SYNC-DL 코드(SYNC-DL d)사이의 차이가 소정 임계치 이상이거나, 미리 G 서브 프레임만큼 누적하기로 결정하여, 최대값을 나타내는 SYNC_DL 코드(SYNC-DL c)를 수신 신호에 이용된 동기 코드로서 추정할 수 있다. 또한, 이와 같이 선택된 SYNC-DL c에 대해 각 서브 프레임에서 최대값을 나타내는 타이밍 시점의 빈도수를 통해 타이밍 동기를 획득할 수 있다.As such, the accumulated value of the correlation between the four candidate codes a, b, c, and d candidate codes and the received signal during the G subframe may be shown as shown in the lower right of FIG. 7. In this case, for example, the difference between the SYNC-DL code (SYNC-DL c) representing the largest value and the SYNC-DL code (SYNC-DL d) representing the second largest value is greater than or equal to a predetermined threshold, or in advance the G sub. By deciding to accumulate as many frames as possible, the SYNC_DL code (SYNC-DL c) representing the maximum value can be estimated as the sync code used for the received signal. In addition, the timing synchronization can be obtained through the frequency of the timing point representing the maximum value in each subframe for the SYNC-DL c thus selected.

한편, 본 발명의 다른 일 실시형태에 따른 초기 셀 탐색 장치에 대해 설명하면 다음과 같다.Meanwhile, an initial cell search apparatus according to another embodiment of the present invention will be described.

도 8은 본 발명의 일 실시형태에 따른 초기 셀 탐색 장치의 특징 구성을 도시한 도면이다.8 is a diagram illustrating a feature configuration of an initial cell search apparatus according to an embodiment of the present invention.

본 발명의 일 실시형태에 따른 초기 셀 탐색 장치는 크게 후보 코드 선정 모듈(801)과 동기 및 타이밍 동기 획득 모듈(802)을 포함한다. 구체적으로 후보 코드 선정 모듈(801)은 수신 신호를 32개의 SYNC_DL 코드의 전체 길이를 이용하는 것이 아닌 SYNC_DL 코드 중 32칩 부분만을 이용하여 상관 연산을 수행하는 상관연산부(803), 상관연산부에 의해 계산된 상관관계값을 소정 서브 프레임 동안 누적할 수 있는 저장 수단(804), 및 저장 수단(804)에 누적된 상관관계 값들 중 소정 개수, 예를 들어 4개의 후보 코드 인덱스를 선택하는 후보 코드 인덱스 선택부(805)를 포함할 수 있다.An initial cell search apparatus according to an embodiment of the present invention largely includes a candidate code selection module 801 and a synchronization and timing synchronization acquisition module 802. Specifically, the candidate code selection module 801 is calculated by the correlation operator 803 and the correlation operator that perform a correlation operation using only 32 chip portions of the SYNC_DL code instead of using the entire length of the 32 SYNC_DL codes. A storage means 804 capable of accumulating correlation values for a predetermined subframe, and a candidate code index selector for selecting a predetermined number of correlation values accumulated in the storage means 804, for example, four candidate code indexes. 805 may be included.

이와 같은 후보 코드 선정 모듈(801)에 의해 선택된 후보 코드의 인덱스들, 예를 들어 a, b, c, d는 이후 동기 코드 및 타이밍 동기 획득 모듈(802)에 입력되어 정확한 동기 코드 및 타이밍 동기 획득 과정에 이용된다.The indices of the candidate codes selected by the candidate code selection module 801, for example, a, b, c, and d, are then input to the synchronization code and timing synchronization acquisition module 802 to obtain accurate synchronization codes and timing synchronization. It is used for the process.

한편, 동기 코드 및 타이밍 동기 획득 모듈(802)은 구체적으로 후보 코드 선정 모듈(801)에 의해 선택된 후보 코드들읠 64칩 전체 길이를 이용하여 수신 신호와의 상관관계를 구하는 상관연산부(806), 이 상관연산부(806)에 의해 연산된 상관관계값들 및 이 상관관계값들이 최대값을 나타낼 때의 타이밍 인덱스를 저장하기 위한 저장 수단(807), 저장 수단에 저장된 각 후보 코드별 상관관계값들 중 최대값 을 나타내는 동기 코드를 선택하고, 이 동기 코드에 대해 상관관계의 최대값이 나타난 타이밍 인덱스의 빈도수를 통해 타이밍 동기를 추정하기 위한 동기 코드 및 타이밍 동기 추정부(808)를 포함할 수 있다.On the other hand, the synchronization code and timing synchronization acquisition module 802 is specifically a correlation calculation unit 806 for obtaining a correlation with the received signal using the candidate code # 64 chip full length selected by the candidate code selection module 801, Storage means 807 for storing the correlation values calculated by the correlation calculation unit 806 and the timing index when these correlation values indicate a maximum value, and correlation values for each candidate code stored in the storage means. And a synchronization code and a timing synchronization estimator 808 for selecting a synchronization code indicating a maximum value, and estimating timing synchronization through a frequency of a timing index in which a maximum value of correlation for the synchronization code is shown. .

도 8과 관련하여 상술한 바와 같은 본 발명의 일 실시형태에 따른 초기 셀 탐색 장치의 구조는 예시적인 구조를 도시한 것일 뿐, 이에 한정될 필요는 없다. 예를 들어 후보 코드 선정 모듈(801)의 상관연산부(803) 및 저장 수단(804)은 동기 코드 및 타이밍 동기 획득 모듈(802)의 상관연산부(806) 및 저장 수단(807)과 각 연산 용량 및 저장 용량에 따라 물리적으로 동일한 수단에 의해 구현될 수도 있음은 당업자에게 자명하다.The structure of the initial cell search apparatus according to the embodiment of the present invention as described above with reference to FIG. 8 is merely an exemplary structure and need not be limited thereto. For example, the correlation calculation unit 803 and the storage means 804 of the candidate code selection module 801 may include the correlation calculation unit 806 and the storage means 807 of the synchronization code and timing synchronization acquisition module 802, and the respective operational capacities, It will be apparent to those skilled in the art that the storage capacity may be implemented by the same physical means.

상술한 바와 같이 개시된 본 발명의 바람직한 실시형태에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 형태를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. The detailed description of the preferred embodiments of the invention disclosed as described above is provided to enable any person skilled in the art to make and practice the invention. Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art will variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. I can understand that you can. Accordingly, the present invention is not intended to be limited to the embodiments shown herein but is to be accorded the widest scope consistent with the principles and novel features disclosed herein.

상기와 같은 본 발명의 일 실시형태에 따른 다중화 방식에 따르면 동기 코드의 전체 길이가 아닌 소정 길이의 동기 코드만을 이용하여 후보 코드를 선택한 후, 선택된 후보 코드에 대해서만 전체 길이를 이용하여 수신 신호와 상관관계를 구하여 동기 코드 및 타이밍 동기를 획득함으로써 추정되는 동기 코드 및 타이밍 동기의 정확성을 유지하면서도 초기 셀 탐색에 소요되는 연산량을 효과적으로 감소시킬 수 있다.According to the multiplexing method according to an embodiment of the present invention as described above, after selecting a candidate code using only a synchronization code of a predetermined length and not the entire length of the synchronization code, the candidate code is correlated with the received signal using the entire length only for the selected candidate code. By obtaining the relationship and obtaining the synchronization code and the timing synchronization, it is possible to effectively reduce the amount of computation required for initial cell search while maintaining the accuracy of the estimated synchronization code and the timing synchronization.

Claims (16)

동기 코드 세트 중 각각의 동기 코드의 일부인 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 적어도 하나의 후보 코드를 선정하는 단계; 및Selecting at least one candidate code according to a magnitude of correlation values between a predetermined length portion, which is a part of each sync code of the sync code set, and a received signal; And 상기 수신 신호와, 선정된 상기 적어도 하나의 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 단계를 포함하되,Acquiring a synchronization code and a timing synchronization used for the received signal according to a correlation value between the received signal and a selected full length portion of the at least one candidate code, 상기 소정 길이는 각 동기 코드의 상기 소정 길이 부분 간의 상관값이 자기 상관인 경우와 상호 상관인 경우의 차이가 미리 설정된 임계치 이상을 가지도록 설정되는 것을 특징으로 하는 초기 셀 탐색 방법.And the predetermined length is set such that a difference between the case where the correlation value between the predetermined length portions of each sync code is autocorrelation and the case of cross correlation is greater than or equal to a preset threshold. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 후보 코드 선정 단계는, The candidate code selection step, 하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들을 H 개의 서브 프레임 동안 합산하는 단계; 및Summing during the H subframes the correlation values computed using the predetermined length portion of the sync code during one subframe; And 합산된 상기 상관값들 중 큰 값 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.And selecting N candidate code indices in order of the largest value among the summed correlation values. 제 1 항에 있어서,The method of claim 1, 상기 후보 코드 선정 단계는,The candidate code selection step, 하나의 서브 프레임 동안 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및Storing, during H subframes, a maximum value of the correlation values calculated using the predetermined length portion of the sync code during one subframe; And 저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.Selecting N candidate code indices in order of high frequency among the stored maximum values. 제 1 항에 있어서,The method of claim 1, 상기 후보 코드 선정 단계는,The candidate code selection step, 하나의 서브 프레임을 복수개의 영역으로 나누어 각각의 상기 영역들에서 상기 동기 코드의 상기 소정 길이 부분을 이용하여 연산된 상기 상관값들 중 최대값을 H 개의 서브 프레임 동안 저장하는 단계; 및Dividing one subframe into a plurality of regions and storing, during H subframes, a maximum value of the correlation values calculated using the predetermined length portion of the synchronization code in each of the regions; And 저장된 상기 최대값들 중 빈도수가 높은 순서로 N 개의 후보 코드 인덱스를 선정하는 단계를 포함하는 것을 특징으로 하는 초기 셀 탐색 방법.Selecting N candidate code indices in order of high frequency among the stored maximum values. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 타이밍 동기는,The timing synchronization is, 매 서브 프레임마다 각각의 상기 후보 코드에 대하여 상기 후보 코드 전체 길이를 이용하여 연산된 상관값들의 최대값이 나타나는 타이밍 인덱스를 저장하는 단계; 및Storing a timing index indicating a maximum value of correlation values calculated using the candidate code total length for each of the candidate codes every subframe; And 상기 수신 신호에 이용된 동기 코드로서 선택된 후보 코드에 대하여 저장된 상기 타이밍 인덱스 중 상기 연산된 상관값들의 최대값이 발생한 빈도수가 가장 높은 타이밍 인덱스를 상기 수신 신호의 타이밍 동기로서 선정하는 단계에 의해 획득되는 것을 특징으로 하는 초기 셀 탐색 방법.Selecting a timing index having the highest frequency of occurrence of the maximum value of the calculated correlation values among the timing indexes stored for the candidate code selected as the synchronization code used for the received signal, as the timing synchronization of the received signal; Initial cell search method, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 동기 코드 및 타이밍 동기 획득 단계에서, G 개의 서브 프레임 동안 합산된 상관값들 중 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상인 경우, 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택하는 것을 특징으로 하는 초기 셀 탐색 방법.In the synchronizing code and timing synchronization acquiring step, when the difference between the maximum value and the second largest value among the correlation values added during the G subframes is greater than or equal to a preset threshold, the synchronization code indicating the maximum value is received. Selecting as a sync code used for the initial cell search method. 제 1 항에 있어서,The method of claim 1, 상기 동기 코드 및 타이밍 동기 획득 단계에서, G 개의 서브 프레임 동안 합산된 상관값들 중 최대값과 두 번째로 큰 값 사이의 차이가 미리 설정된 임계치 이상이 아닌 경우라도 상기 G 개의 서브 프레임 동안 합산된 상기 상관값들 중 상기 최대값을 나타내는 동기 코드를 상기 수신 신호에 이용된 동기 코드로서 선택하는 것을 특징으로 하는 초기 셀 탐색 방법.In the synchronizing code and timing synchronization acquiring step, the sum summed during the G subframes even if the difference between the maximum value and the second largest value among the summed values during the G subframes is not greater than or equal to a preset threshold. And selecting a sync code representing the maximum value among correlation values as a sync code used for the received signal. 제 1 항에 있어서,The method of claim 1, 각각의 상기 동기 코드는 64칩 길이를 가지며,Each said sync code is 64 chips long, 상기 소정 길이는 32칩이고, 상기 동기 코드의 소정 길이 부분은 상기 동기 코드의 전반부 32칩 부분인 것을 특징으로 하는 초기 셀 탐색 방법.The predetermined length is 32 chips, and the predetermined length portion of the sync code is the first 32 chip portion of the sync code. 제 12 항에 있어서,13. The method of claim 12, 선정된 상기 후보 코드의 수는 4 개인 것을 특징으로 하는 초기 셀 탐색 방법.The selected number of candidate codes is four initial cell search method. 삭제delete 삭제delete 동기 코드 세트 중 각각의 동기 코드의 일부인 소정 길이 부분과 수신 신호와의 상관값들의 크기에 따라 후보 코드를 선정하는 후보 코드 선정 모듈; 및A candidate code selecting module selecting a candidate code according to a magnitude of correlation values between a predetermined length portion, which is a part of each sync code of the sync code set, and a received signal; And 상기 수신 신호를 상기 후보 코드 선정 모듈에 의해 선정된 상기 후보 코드의 전체 길이 부분과의 상관값에 따라 상기 수신 신호에 이용된 동기 코드 및 타이밍 동기를 획득하는 동기 코드 및 타이밍 동기 획득 모듈을 포함하되,A synchronization code and a timing synchronization acquisition module for acquiring a synchronization code and a timing synchronization used for the received signal according to a correlation value of the received signal with a full length portion of the candidate code selected by the candidate code selection module; , 상기 소정 길이는 각 동기 코드의 상기 소정 길이 부분 간의 상관값이 자기 상관인 경우와 상호 상관인 경우의 차이가 미리 설정된 임계치 이상을 가지도록 설정되는 것을 특징으로 하는 초기 셀 탐색 장치.And the predetermined length is set such that a difference between the case where the correlation value between the predetermined length portions of each sync code is autocorrelation and the case of cross correlation is greater than or equal to a preset threshold.
KR1020060105789A 2006-10-30 2006-10-30 Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System KR101208540B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060105789A KR101208540B1 (en) 2006-10-30 2006-10-30 Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System
CN200710184928XA CN101175335B (en) 2006-10-30 2007-10-30 Initial subdistrict searching method and device in CDMA mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060105789A KR101208540B1 (en) 2006-10-30 2006-10-30 Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System

Publications (2)

Publication Number Publication Date
KR20080038635A KR20080038635A (en) 2008-05-07
KR101208540B1 true KR101208540B1 (en) 2012-12-05

Family

ID=39423517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060105789A KR101208540B1 (en) 2006-10-30 2006-10-30 Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System

Country Status (2)

Country Link
KR (1) KR101208540B1 (en)
CN (1) CN101175335B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101683B1 (en) * 2009-12-16 2011-12-30 삼성전기주식회사 Apparatus for driving emitting device using pwm
ES2661052T3 (en) * 2013-01-17 2018-03-27 Sun Patent Trust Dynamic TDD configuration of the uplink / downlink using DCI

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034642A2 (en) 2001-10-17 2003-04-24 Nortel Networks Limited Synchronisation in multicarrier cdma systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292631A (en) * 1999-10-08 2001-04-25 西门子(中国)有限公司 Small region search method in code-division multiple address system and base-mobile station system using said method
JP3805205B2 (en) * 2000-04-06 2006-08-02 株式会社エヌ・ティ・ティ・ドコモ Method and apparatus for measuring communication quality in CDMA cellular system
US7269206B2 (en) * 2003-05-13 2007-09-11 Benq Corporation Flexible correlation for cell searching in a CDMA system
CN1780174B (en) * 2004-11-19 2011-05-25 上海宣普实业有限公司 The first and second steps series iterative method for area searching in time divided duplexing system
KR20060101040A (en) * 2005-03-18 2006-09-22 엘지전자 주식회사 Method for searching initial synchronization of mobile cpmmunication system
CN100377519C (en) * 2005-06-17 2008-03-26 凯明信息科技股份有限公司 Relative method for primary synchronizing in CDMA mobile communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034642A2 (en) 2001-10-17 2003-04-24 Nortel Networks Limited Synchronisation in multicarrier cdma systems

Also Published As

Publication number Publication date
CN101175335A (en) 2008-05-07
KR20080038635A (en) 2008-05-07
CN101175335B (en) 2011-04-13

Similar Documents

Publication Publication Date Title
US6775318B2 (en) Method and apparatus for code group identification and frame synchronization in DS/CDMA systems
US8831070B2 (en) Method and apparatus for start of frame delimiter detection
US6990091B2 (en) Method and apparatus for fast WCDMA acquisition
KR100703645B1 (en) An improved apparatus and method for performing initial cell search in wireless communication systems
USRE42827E1 (en) Apparatus and method for synchronizing channels in a WCDMA communication system
EP0701333B1 (en) Synchronisation method and apparatus for a direct sequence spread spectrum communications system
KR100869465B1 (en) Method and apparatus for searching a gated pilot
US6892072B2 (en) Method of optimizing the search for cells in a mobile telecommunication network
CN109328452B (en) Adaptive selection of signal detection modes
KR101208540B1 (en) Method And Apparatus For Initial Cell Search Using A Character Of Synchronization Code In CDMA Mobile Communications System
US20100142657A1 (en) Selection scheme for selecting a peak in a correlation signal
JP4386176B2 (en) Method and apparatus for cell search in WCDMA system
JP3802025B2 (en) Initial synchronization search apparatus and method for mobile communication system
JP2005518132A (en) Receiver and receiving method for radio communication transmitting / receiving station
KR101055734B1 (en) Initial Sync Estimation Method and Apparatus in Code Division Multiple Access Mobile Communication System
KR100353840B1 (en) Apparatus and method for serearching cell in wireless communication system
KR20000001049A (en) Apparatus and method to estimate channel within c.d.m.a. cellular mobile telecommunication system
US7295598B2 (en) System and method for intelligent processing of results from search of direct sequence spread spectrum (DSSS) signals
KR20060101040A (en) Method for searching initial synchronization of mobile cpmmunication system
US8804672B2 (en) Chunk-based double-dwell preamble detection
KR101128802B1 (en) Method and apparatus for estimating synchronization in mobile communications system
GB2368753A (en) Code group identification and frame synchronization in DS-CDMA systems
KR100562679B1 (en) A Method of Rapid Acquisition of PN Sequences with A New Decision Logic
KR100311528B1 (en) Base-station searching method, and receiver for the method
KR20070075473A (en) Apparatus searching multipath and reporting multiphath energy in mobile communications system and therefor method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee